JP2004304191A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2004304191A JP2004304191A JP2004094344A JP2004094344A JP2004304191A JP 2004304191 A JP2004304191 A JP 2004304191A JP 2004094344 A JP2004094344 A JP 2004094344A JP 2004094344 A JP2004094344 A JP 2004094344A JP 2004304191 A JP2004304191 A JP 2004304191A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- transparent conductive
- electrode
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
液晶ディスプレイの薄膜トランジスタの製造方法における従来のマルチ・エッチングの不都合を回避し、画素電極、ソース電極およびドレイン電極を同時に形成して、レチクルを削減する。
【解決手段】
本発明においては、液晶パネルに薄膜トランジスタ(TFT)を形成する方法において、ソース電極/ドレイン電極が画素電極の材料で形成される。これによりソース電極/ドレイン電極の形成工程および画素電極の形成工程が結合できる。また、金属シリサイド層を使用することにより遮光も可能となる。その結果として、従来技術のマルチ・エッチング用マスクの製造困難問題を回避できる。
【選択図】図6
Description
本製造方法においては、まず、基板上にゲート電極を形成し、ゲート電極と基板とを覆う絶縁層を形成し、絶縁層の上であってゲート電極の上部の位置に島状半導体層を形成する。そして、金属シリサイド層を島状半導体の上に形成する。次いで、透明導電層を金属シリサイド層および絶縁層を覆うように堆積させる。パターン転写を行って、透明導電層と金属シリサイド層とをエッチングし、前記島状半導体層の上にソース電極とドレイン電極とを形成し、絶縁層の上に画素電極を形成する。
本製造方法においては、まず、基板の上にゲート電極を形成する。そして、絶縁層をゲート電極および基板を覆うように形成する。次いで、半導体層が絶縁層の上であってゲート電極の上部の位置に形成される。クロムシリサイド(chromium silicide)層が、半導体層の上に形成される。透明導電層が、クロムシリサイド層および絶縁層を覆うように形成される。フォトレジスト層が、透明導電層の上にフォトリソグラフィーで形成される。フォトレジスト層をマスクとして、透明導電層をエッチングし、絶縁層の上に画素電極領域を形成する。フォトレジスト層をマスクとして、クロムシリサイド層をエッチングし、半導体層の上にソース電極領域およびドレイン電極領域を形成する。
基板上にゲート電極を形成し、前記ゲート電極と前記基板とを覆う絶縁層を形成し、前記絶縁層の上であって前記ゲート電極の上部の位置に島状半導体層を形成する工程と、
前記島状半導体層の上に金属シリサイド層を形成する工程と、
前記金属シリサイド層および前記絶縁層を覆うように、透明導電層を堆積させる工程と、
パターン転写を行なって、前記透明導電層と前記金属シリサイド層とをエッチングし、前記島状半導体層の上にソース電極とドレイン電極とを形成し、前記絶縁層の上に画素電極を形成する工程と、
を含むことを特徴する液晶パネル用薄膜トランジスタの製造方法。
前記島状半導体は、アモルファスシリコン層とn型ドープアモルファスシリコン層とからなることを特徴する第1の実施態様に記載の薄膜トランジスタの製造方法。
パターン転写を行なって、前記透明導電層と前記金属シリサイド層とをエッチングする工程において、前記n型ドープアモルファスシリコン層の一部を取り除き、前記ソース電極と前記ドレイン電極の間にチャネル領域を形成することを特徴する第2の実施態様に記載の薄膜トランジスタの製造方法。
基板上にゲート電極を形成する工程と、
前記ゲート電極と前記基板とを覆うように絶縁層を形成する工程と、
前記絶縁層の上であって前記ゲート電極の上部の位置に半導体層を形成する工程と、
前記半導体層の上にクロムシリサイド(chromium silicide)層を形成する工程と、
前記クロムシリサイド層および前記絶縁層を覆うように、透明導電層を形成する工程と、
前記透明導電層の上に、フォトレジスト層をフォトリソグラフィーにより形成する工程と、
前記フォトレジスト層をマスクとして、前記透明導電層をエッチングし、前記絶縁層の上に画素電極領域を形成する工程と、
前記フォトレジスト層をマスクとして、前記クロムシリサイド層をエッチングし、前記半導体層の上にソース電極領域およびドレイン電極領域を形成する工程と、
を含むことを特徴する液晶パネル(液晶ディスプレイ)用薄膜トランジスタの製造方法。
パターン転写を行なって、前記透明導電層と前記金属シリサイド層とをエッチングする工程において、前記半導体層上のn型ドープアモルファスシリコン層の一部を取り除き、前記ソース電極領域と前記ドレイン電極領域との間にチャネル領域を形成することを特徴する第4の実施態様に記載の薄膜トランジスタの製造方法。
12 ゲート電極
14 絶縁層
16 アモルファスシリコン層
18 n型ドープアモルファスシリコン層
20 金属シリサイド層
22 透明導電層
24 パッシベーション層
100 基板
102 ゲート電極
104 絶縁層
106 アモルファスシリコン層
108 金属シリサイド層
110 透明導電層
Claims (5)
- 基板上にゲート電極を形成し、前記ゲート電極と前記基板とを覆う絶縁層を形成し、前記絶縁層の上であって前記ゲート電極の上部の位置に島状半導体層を形成する工程と、
前記島状半導体層の上に金属シリサイド層を形成する工程と、
前記金属シリサイド層および前記絶縁層を覆うように、透明導電層を堆積させる工程と、
パターン転写を行なって、前記透明導電層と前記金属シリサイド層とをエッチングし、前記島状半導体層の上にソース電極とドレイン電極とを形成し、前記絶縁層の上に画素電極を形成する工程と、
を含むことを特徴する液晶パネル用薄膜トランジスタの製造方法。 - 前記島状半導体は、アモルファスシリコン層とn型ドープアモルファスシリコン層とからなることを特徴する請求項1記載の薄膜トランジスタの製造方法。
- パターン転写を行なって、前記透明導電層と前記金属シリサイド層とをエッチングする工程において、前記n型ドープアモルファスシリコン層の一部を取り除き、前記ソース電極と前記ドレイン電極の間にチャネル領域を形成することを特徴する請求項2記載の薄膜トランジスタの製造方法。
- 基板上にゲート電極を形成する工程と、
前記ゲート電極と前記基板とを覆うように絶縁層を形成する工程と、
前記絶縁層の上であって前記ゲート電極の上部の位置に半導体層を形成する工程と、
前記半導体層の上にクロムシリサイド層を形成する工程と、
前記クロムシリサイド層および前記絶縁層を覆うように、透明導電層を形成する工程と、
前記透明導電層の上に、フォトレジスト層をフォトリソグラフィーにより形成する工程と、
前記フォトレジスト層をマスクとして、前記透明導電層をエッチングし、前記絶縁層の上に画素電極領域を形成する工程と、
前記フォトレジスト層をマスクとして、前記クロムシリサイド層をエッチングし、前記半導体層の上にソース電極領域およびドレイン電極領域を形成する工程と、
を含むことを特徴する液晶パネル用薄膜トランジスタの製造方法。 - パターン転写を行なって、前記透明導電層と前記金属シリサイド層とをエッチングする工程において、前記半導体層上のn型ドープアモルファスシリコン層の一部を取り除き、前記ソース電極領域と前記ドレイン電極領域との間にチャネル領域を形成することを特徴する請求項4記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW92107193A TW589745B (en) | 2003-03-28 | 2003-03-28 | Method for fabricating thin film transistor for liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004304191A true JP2004304191A (ja) | 2004-10-28 |
Family
ID=33414941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004094344A Pending JP2004304191A (ja) | 2003-03-28 | 2004-03-29 | 薄膜トランジスタの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004304191A (ja) |
TW (1) | TW589745B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI298513B (en) | 2006-07-03 | 2008-07-01 | Au Optronics Corp | Method for forming an array substrate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07175084A (ja) * | 1993-12-21 | 1995-07-14 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
JPH09329804A (ja) * | 1996-06-11 | 1997-12-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JPH1048651A (ja) * | 1996-07-31 | 1998-02-20 | Furontetsuku:Kk | 薄膜トランジスタ型液晶表示装置 |
-
2003
- 2003-03-28 TW TW92107193A patent/TW589745B/zh not_active IP Right Cessation
-
2004
- 2004-03-29 JP JP2004094344A patent/JP2004304191A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07175084A (ja) * | 1993-12-21 | 1995-07-14 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
JPH09329804A (ja) * | 1996-06-11 | 1997-12-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JPH1048651A (ja) * | 1996-07-31 | 1998-02-20 | Furontetsuku:Kk | 薄膜トランジスタ型液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
TW589745B (en) | 2004-06-01 |
TW200419809A (en) | 2004-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192904B2 (en) | Array substrate and manufacturing method thereof, display device | |
JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
US8349630B1 (en) | Methods for manufacturing thin film transistor array substrate and display panel | |
US8193534B2 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
US7638375B2 (en) | Method of manufacturing thin film transistor substrate | |
US8173494B2 (en) | Thin film transistor array and method of manufacturing the same | |
US7381597B2 (en) | Method for fabricating a thin-film transistor | |
US7422916B2 (en) | Method of manufacturing thin film transistor panel | |
CN102543863A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
JP2010061095A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
CN211554588U (zh) | 阵列基板及液晶显示面板 | |
US20100155730A1 (en) | Thin film transistor display panel and manufacturing method thereof | |
JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
KR20130039945A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
US20080003728A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
KR20070038331A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
WO2013174105A1 (zh) | 阵列基板、其制造方法、显示面板及显示装置 | |
US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
US20070145436A1 (en) | Thin film transistor substrate of liquid crystal display and method for fabricating same | |
JP2004304191A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |