JP2004303644A - Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus - Google Patents

Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus Download PDF

Info

Publication number
JP2004303644A
JP2004303644A JP2003097257A JP2003097257A JP2004303644A JP 2004303644 A JP2004303644 A JP 2004303644A JP 2003097257 A JP2003097257 A JP 2003097257A JP 2003097257 A JP2003097257 A JP 2003097257A JP 2004303644 A JP2004303644 A JP 2004303644A
Authority
JP
Japan
Prior art keywords
layer
organic
electro
optical device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003097257A
Other languages
Japanese (ja)
Inventor
Yuji Kayano
祐治 茅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003097257A priority Critical patent/JP2004303644A/en
Publication of JP2004303644A publication Critical patent/JP2004303644A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of an electrooptical device capable of precisely flattening an inter-layer insulating film (a flattened insulating film) for forming an excellent organic EL element, and provide an electrooptical device, as well as an electronic apparatus. <P>SOLUTION: In the manufacturing method of the electrooptical device equipped with a flattened insulating film 284 between a substrate 20 and a light-emitting layer 60, a process of forming the insulating film 284 is provided with a polishing process. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の製造方法、及び電気光学装置、並びに電子機器に関するものである。
【従来の技術】
【０００２】
従来、基板上に複数の薄膜トランジスタ（以下、ＴＦＴと称す。）と、このＴＦＴによって駆動される有機ＥＬ素子とを有した有機ＥＬ表示装置が知られている。また、このような有機ＥＬ表示装置においては、ＴＦＴと有機ＥＬ素子との間に層間絶縁膜が形成されており、良好な電気絶縁性が得られた構成となっている。
【０００３】
このような有機ＥＬ表示装置の中でも、層間絶縁膜を形成する方法として、ＣＶＤ法（化学的気相成長法）や蒸着法等のいわゆる乾式成膜法を用いるのが一般的であったが、近年ではスピンコート法等の湿式成膜法により、基板全面に塗布膜を形成する方法が挙げられている（特許文献１参照。）。
また、有機ＥＬ素子を形成する方法としては、湿式成膜法の中でも液体吐出法が提案されており、当該方法は各種材料を液状化させた液体材料を微細な領域に正確に吐出して定着させることができるので、フォトリソグラフィが不要になり、材料の無駄が発生せず、製造コストの低減が可能になる。
【０００４】
【特許文献１】
特開２００１−３５６７１１号公報
【０００５】
【発明が解決しようとする課題】
ところが、上記の液体吐出法により発光層を含む有機層を形成する場合には、層間絶縁膜の表面に高精度な平坦性が要求される。その理由は層間絶縁膜の表面が凹凸を有した場合に、その上に積層される画素電極にも凹凸が生じ、液体材料が凸部よりも凹部に偏って配置されるため、当該層間絶縁膜上に均一な膜厚の有機層を形成できないからである。膜厚が不均一な有機層を備えた表示装置は、発光特性のバラツキや有機ＥＬ表示装置の短寿命化を招いてしまうという問題があった。
【０００６】
更に、液体吐出法により形成される有機ＥＬ素子の膜厚は約０．１μｍ程度が好ましく、これに対して上記特許文献の層間絶縁膜（平坦化絶縁膜）の平坦性は約０．３μｍ程度である。従って、上記特許文献の層間絶縁膜は、良好な有機ＥＬ素子を湿式成膜法で形成するための十分な平坦性を有していないという問題があった。
【０００７】
この発明は、このような事情を考慮してなされたもので、良好な有機ＥＬ素子を形成するために、より高精度に層間絶縁膜（平坦化絶縁膜）の平坦化が可能になる電気光学装置の製造方法、及び電気光学装置、並びに電子機器を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明は以下の手段を採用した。
即ち、本発明の電気光学装置の製造方法は、基板と発光層との間に平坦化絶縁膜を備えた電気光学装置の製造方法であって、平坦化絶縁膜を形成する工程は研磨工程を具備していることを特徴とする。
ここで、基板とは、ガラス等の透明性を有する材料に限らず、薄膜フィルム、絶縁基板、シリコンウェハ等の所定材料からなるものであり、当該基板には後述のスイッチング素子、配線、各種電極等により構成された電気光学装置を駆動するための回路が形成される。
また、発光層とは、電気光学装置が備える一対の電極から供給される正孔と電子が結合し、励起状態から失活することにより、発光現象が生ずる性質を有したものである。
また、平坦化絶縁膜とは、基板上に形成されたスイッチング素子、配線、電極等の各種素子の上方に形成される層間絶縁膜であり、当該各種素子の配置に伴って相対的に形成された凹凸部を埋設すると共に、後の工程で発光層や画素電極等が形成される下地膜を意味する。
また、研磨工程とは、種種の表面粗さを有する研磨部材と平坦化絶縁膜とを接触させた状態でこれらを摺動することにより、平坦化絶縁膜の表面上の微細な凸部を連続的に除去して当該表面を平滑に仕上げ、平坦化された面を形成する工程である。また、ここで言う研磨工程とは、一般的にラッピング処理やポリッシング処理と呼ばれる工程を含むものであり、また、研磨液による化学的反応を生じさせつつ研磨工程を行う、所謂ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法も含む。
従って、本発明によれば、平坦化絶縁膜の表面が研磨工程によって高精度に平坦化されるので、平坦化絶縁膜の上方に形成される電極、発光層等の種種の機能層が当該平坦化絶縁膜の表面に従って均一かつ平滑に形成され、均一な膜厚を有する層膜が形成される。特に、発光層を含む有機層の膜厚が均一になることにより、駆動電流が供給された場合に、画素電極（後述）上の有機層薄膜部に電流が集中しないために当該有機層の劣化を抑制することができ、発光輝度のバラツキが生じることなく良好な発光特性を得ることができる。更に、電気光学装置の長寿命化を達成することが可能となる。
【０００９】
また、本発明は先に記載の電気光学装置の製造方法であり、平坦化絶縁膜を形成する工程は湿式成膜法を施す工程を具備していることを特徴とする。
ここで、湿式成膜法とは、スイッチング素子等が形成された基板と種種の液体材料とを接触状態にする方法であって、スピンコート法、スリットコート法、ディップコート法、スプレー成膜法、印刷法、液体吐出法等を意味している。また、当該湿式成膜法を施した後には、液体材料に含まれる揮発性溶媒を蒸発乾燥させて薄膜を形成する熱処理等の工程が行われ、また、必要に応じて当該薄膜を更に熱処理して所望の層膜に形成する工程が行われる。
従って、本発明によれば、先に記載の製造方法と同様の効果を奏すると共に、従来の乾式成膜法で用いた真空装置が不要になるので、低コストで電気光学装置を製造することが可能になる。
【００１０】
また、本発明は先に記載の電気光学装置の製造方法であり、平坦化絶縁膜の材料は有機材料であることを特徴とすることを特徴とする。ここで、有機材料の中でも、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂のうちいずれかを含んでいることが好ましい。また、有機材料は感光性材料であってもよい。
従って、本発明によれば、先に記載の製造方法と同様の効果を奏すると共に、有機材料は無機材料と比較して硬度が低いため、研磨工程を容易に行うことが可能になる。また、有機材料の中でも好適な材料を用いるので、好適な電気光学装置をとなる。また、有機材料として感光性材料を用いることにより、平坦化絶縁膜にコンタクトホール等のパターンを形成する工程で、レジストが不要になるので、当該レジストに起因する工程、即ち、塗布・乾燥工程、アッシング工程等が不要になり、低コストで電気光学装置を製造することが可能になる。
【００１１】
また、本発明は先に記載の電気光学装置の製造方法であり、発光層を形成する工程は湿式成膜法を施す工程を具備することを特徴とする。ここで、湿式成膜法の中でも液体吐出法であることが好ましい。
従って、本発明によれば、液体吐出装置に設定されたパターンの電子データに応じて、吐出量が制御された液体材料を微細な領域に正確に吐出して定着させることができるので、マスクパターンを転写するフォトリソグラフィが不要になり、材料の無駄が発生せず、製造コストの低減が可能になる。
また、平坦化絶縁膜が高精度な平坦面を有しているので、上記方法で吐出された発光層の液体材料は均一になり、また、液体吐出法により一滴あたりの液体材料の吐出量が一定に管理されているので、発光層を含む有機層の膜厚が均一になり、先に記載の製造方法と同様の効果を奏する。
【００１２】
また、本発明の電気光学装置は、基板と発光層との間に平坦化絶縁膜を備えた電気光学装置であって、先に記載の製造方法で形成されることを特徴とする。
従って、先に記載の電気光学装置の製造方法と同様の効果を奏する。
【００１３】
また、本発明は先に記載の電気光学装置であり、発光層と平坦化絶縁膜との間に電極を具備する電気光学装置であって、第一の電極と当該第一の電極に隣接する第二の電極との間には所定の方向に延在する棒状バンクが複数並んで形成され、当該棒状バンクの両端部には棒状バンクに交わる方向に延在する端部バンクが接続され、棒状バンク及び端部バンクによって形成された空間に発光層が形成されていることを特徴とする。
ここで、電極とは、平坦化絶縁膜に形成されたコンタクトホールに埋設された配線によって上記のスイッチング素子と接続される部位であり、正孔を発光層に供給する、所謂画素電極である。
また、棒状バンク及び端部バンクとは、湿式成膜法により塗布又は吐出された液体材料をこれらバンクに囲まれた部位に留める部材である。また、棒状バンク及び端部バンクは電極外周の上部に形成されている。
従って、本発明によれば、先に記載の電気光学装置と同様の効果を奏すると共に、棒状バンク及び端部バンクによって形成された空間に発光層が形成されるので、所謂ストライプ型の電気光学装置となる。また、当該空間に一様に発光層が形成されるとともに、発光光を遮蔽する部材、例えばバンク等がないので、画素電極を大きくして開口率を向上させることができ、パネル輝度を向上させることができる。また、当該空間の底面は、上記の製造方法によって高精度に平坦化されているので、発光層を含む有機層の膜厚が均一となり発光特性にバラツキが生じない。
また、当該空間に発光層を含む有機層を形成する工程として液体吐出法を行う場合に、棒状バンクの延在する方向の吐出精度は高精度が要求されないので、基板と吐出ヘッドとの相対移動速度を大きく設定し、液体吐出の工程時間を短縮し、歩留まりを向上させることができる。
【００１４】
また、本発明の電子機器は、先に記載の電気光学装置を具備することを特徴とする。
従って、本発明の電子機器としては、例えば、携帯電話機、移動体情報端末、時計、ワープロ、パソコン、ＴＶなどの情報処理装置などを例示することができる。このように電子機器の表示部に、本発明の電気光学装置を採用することによって、良好な発光特性及び発光寿命の表示部を備え、低コストの電子機器となる。
これらの電子機器を製造するには、電気光学装置を携帯電話、携帯型情報処理装置、腕時計型電子機器等の各種電子機器の表示部に組み込むことにより製造される。
【００１５】
【発明の実施の形態】
以下では、本発明に係る電気光学装置の製造方法、及び電気光学装置、並びに電子機器の実施の形態について、図面を参照して説明する。なお、係る実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。なお、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
【００１６】
（第１の実施形態）
（ＥＬ表示装置）
まず、第１の実施形態として本発明の製造方法によって製造される電気光学装置について説明する。そこで、電気光学物質の一例である電界発光型物質、中でも有機エレクトロルミネッセンス（ＥＬ）材料を用いたＥＬ表示装置について説明する。図１は本実施形態に係るＥＬ表示装置の配線構造を示す模式図である。
【００１７】
図１に示すＥＬ表示装置（電気光学装置）１は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下では、ＴＦＴと略記する）を用いたアクティブマトリクス方式のＥＬ表示装置である。
【００１８】
このＥＬ表示装置１は、複数の走査線（配線）１０１…と、各走査線１０１に対して直角に交差する方向に延びる複数の信号線（配線）１０２…と、各信号線１０２に並列に延びる複数の電源線（配線）１０３…とがそれぞれ配線された構成を有するとともに、走査線１０１…と信号線１０２…の各交点付近に、画素領域Ｘ…が設けられている。
【００１９】
信号線１０２には、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチを備えるデータ線駆動回路１００が接続されている。また、走査線１０１には、シフトレジスタ及びレベルシフタを備える走査線駆動回路８０が接続されている。
【００２０】
更に、画素領域Ｘ各々には、走査線１０１を介して走査信号がゲート電極に供給されるスイッチング用ＴＦＴ（スイッチング素子）１１２と、このスイッチング用ＴＦＴ１１２を介して信号線１０２から共有される画素信号を保持する保持容量１１３と、該保持容量１１３によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ（スイッチング素子）１２３と、この駆動用ＴＦＴ１２３を介して電源線１０３に電気的に接続したときに当該電源線１０３から駆動電流が流れ込む画素電極（電極）２３と、当該画素電極２３と陰極５０との間に挟み込まれた機能層１１０とが設けられている。
【００２１】
このＥＬ表示装置１によれば、走査線１０１が駆動されてスイッチング用ＴＦＴ１１２がオン状態になると、そのときの信号線１０２から供給される電荷が保持容量１１３に保持され、該保持容量１１３の状態に応じて、駆動用ＴＦＴ１２３のオン・オフ状態が決まる。そして、駆動用ＴＦＴ１２３のチャネルを介して、電源線１０３から画素電極２３に電流が流れ、更に機能層１１０を介して陰極５０に電流が流れる。機能層１１０は、これを流れる電流量に応じて発光する。
【００２２】
次に、本実施形態のＥＬ表示装置１の具体的な態様を図２から図５を参照して説明する。図２はＥＬ表示装置１の構成を模式的に示す平面図である。図３は図２のＡ−Ｂ線に沿う断面図、図４は図２のＣ−Ｄ線に沿う断面図である。図５は図３の要部拡大断面図である。
【００２３】
図２に示すＥＬ表示装置１は、電気絶縁性を備える基板２０と、図示略のスイッチング用ＴＦＴに接続された画素電極が基板２０上にマトリックス状に配置される図示略の画素電極域と、画素電極域の周囲に配置されるとともに各画素電極に接続される図示略の電源線と、少なくとも画素電極域上に位置する平面視ほぼ矩形の画素部３（図中一点鎖線枠内）とを具備して構成されている。また画素部３は、中央部分の実表示領域４（図中二点鎖線枠内）と、実表示領域４の周囲に配置されたダミー領域５（一点鎖線および二点鎖線の間の領域）とに区画されている。
【００２４】
実表示領域４には、図１に示した画素領域Ｘに対応して画素Ｒ、Ｇ、Ｂが複数形成され、また、Ａ−Ｂ方向およびＣ−Ｄ方向に離間して配置されている。
また、実表示領域４の図中両側には、走査線駆動回路８０、８０が配置されている。この走査線駆動回路８０、８０はダミー領域５の下層側に位置して設けられている。
【００２５】
更に、実表示領域４の図中上側には、検査回路９０が配置されている。この検査回路９０はダミー領域５の下層側に位置して設けられている。この検査回路９０は、ＥＬ表示装置１の作動状況を検査するための回路であって、例えば検査結果を外部に出力する不図示の検査情報出力手段を備え、製造途中や出荷時の表示装置の品質、欠陥の検査を行うことができるように構成されている。
【００２６】
走査線駆動回路８０および検査回路９０の駆動電圧は、所定の電源部から駆動電圧導通部３１０（図３参照）および駆動電圧導通部３４０（図４参照）を介して印加されている。また、これら走査線駆動回路８０および検査回路９０への駆動制御信号および駆動電圧は、このＥＬ表示装置１の作動制御を司る所定のメインドライバなどから駆動制御信号導通部３２０（図３参照）および駆動電圧導通部３５０（図４参照）を介して送信および印加されるようになっている。なお、この場合の駆動制御信号とは、走査線駆動回路８０および検査回路９０が信号を出力する際の制御に関連するメインドライバなどからの指令信号である。
【００２７】
次に、図２を断面視した図３及び図４を用いて、ＥＬ表示装置１の構成について詳細に説明する。
ＥＬ表示装置１は、図３及び図４に示すように、基板２０上に形成された回路部１１を覆うように形成された陰極５０と、透明保護膜４０と、接着層４５と、カバー基板４６とが順に形成されている。即ち、ＥＬ表示装置１は発光光を陰極側に取り出す、所謂トップエミッション型（封止側発光型）表示装置である。
【００２８】
基板２０は、トップエミッション型の場合には、透明基板及び不透明基板のいずれも用いることができる。不透明基板としては、例えば、アルミナ等のセラミック、ステンレススチール等の金属シートに表面酸化などの絶縁処理を施したものの他に、熱硬化性樹脂、熱可塑性樹脂などが挙げられる。
また、所謂バックエミッション型（基板側発光型）のＥＬ表示装置の場合には、基板２０側から発光光を取り出す構成であるので、基板２０は透明あるいは半透明のものが採用される。例えば、ガラス、石英、樹脂（プラスチック、プラスチックフィルム）等が挙げられ、特に、安価なソーダガラス基板が好適に用いられる。
【００２９】
透明保護膜４０は、発光光を遮蔽することなく透過させると共に、ＥＬ表示装置１の外部から侵入する水分や酸素に対するガスバリア性を備えた部材である。この透明保護膜４０の材料としては、酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ）等が採用される。なお、窒化シリコンを採用する場合には、透明性を有する程度に薄膜化する必要がある。
接着層４５は、透明保護膜４０にカバー基板４６を接着すると共に、カバー基板４６の外部からの衝撃を緩衝する緩衝材としての機能を有するものである。
カバー基板４６は、例えば、電気絶縁性を有する板状部材を採用することができる。
【００３０】
また、基板２０上には、画素電極２３を駆動するための駆動用ＴＦＴ１２３などを含む回路部１１が形成され、更に、画素電極２３上に機能層１１０（図１参照）が設けられている。機能層１１０は、正孔を注入／輸送可能な正孔注入／輸送層７０と、電気光学物質の一つである有機ＥＬ物質を備える有機ＥＬ層（発光層）６０と、有機ＥＬ層６０に対して電子を注入する電子注入層５２とが順に形成されたものであり、画素電極２３と陰極５０とによって狭持されている。
従って、有機ＥＬ層６０においては、正孔注入／輸送層７０から注入された正孔と、陰極５０からの電子とが結合して発光光が発生するようになっている。
【００３１】
画素電極２３は、トップエミッション型及びバックエミッション型に応じて、アルミ（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）等の金属やＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ（登録商標））（出光興産社製）等の透明性金属等によって形成されており、これらの材料の単層構造や２層構造が好適に採用される。トップエミッション型の場合、画素電極としてＣｒ等を採用した場合、発光光を好適に反射するため、発光効率を向上させることができる。またＴｉとＩＴＯの積層膜の場合、ＩＴＯ、正孔注入／輸送層７０、有機ＥＬ層６０、電子注入層５２、陰極５０の屈折率を基に、各層の膜厚を最適化することにより、入射光の反射を抑制して画素部３を黒色化してコントラストを改善することができる。
【００３２】
正孔注入／輸送層７０は、例えば、ポリチオフェン誘導体、ポリピロール誘導体など、または、それらのドーピング体等の材料が採用される。より具体的には、例えば、ＰＥＤＯＴ：ＰＳＳの一種であるバイトロン−ｐ（Ｂｙｔｒｏｎ−ｐ：バイエル社製）などを好適に用いることができる。
【００３３】
有機ＥＬ層６０は、蛍光あるいは燐光を発光することが可能な公知の発光材料が採用される。具体的には、（ポリ）フルオレン誘導体（ＰＦ）、（ポリ）パラフェニレンビニレン誘導体（ＰＰＶ）、ポリフェニレン誘導体（ＰＰ）、ポリパラフェニレン誘導体（ＰＰＰ）、ポリビニルカルバゾール（ＰＶＫ）、ポリチオフェン誘導体、ポリメチルフェニルシラン（ＰＭＰＳ）などのポリシラン系などが好適に用いられる。また、これらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素などの高分子系材料、例えば、ルブレン、ペリレン、９，１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等の低分子材料をドープして用いることができる。
また、有機ＥＬ層６０の膜厚は、１００ｎｍ程度であることが好ましい。
【００３４】
上記の正孔注入／輸送層７０と、有機ＥＬ層６０の形成方法としては、液体吐出法が好適に用いられる。当該液体吐出法においては、各種材料を好適な溶媒に溶解させた液体材料を微細な領域に正確に吐出して定着させることができるので、フォトリソグラフィが不要になり、材料の無駄が発生せず、製造コストの低減が可能になる。
【００３５】
電子注入層５２を形成するための材料としては、例えばバソクプロインとセシウムの共蒸着膜が好適に採用される。バソクプロインとセシウムの共蒸着膜は、バソクプロインとセシウムを蒸発源とする共蒸着法により形成される。
【００３６】
陰極５０は、図３から図５に示すように、実表示領域４およびダミー領域５の総面積より広い面積を備え、それぞれを覆うように形成されている。
陰極５０を形成するための材料としては、所謂トップエミッション型のＥＬ表示装置の場合には、透明性を備えた公知の材料として、ＩＴＯが好適に採用される。その他の透明性を備えた金属として、金属酸化物に亜鉛（Ｚｎ）を含有した材料、例えば、酸化インジウム・酸化亜鉛系アモルファス透明導電膜（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ／アイ・ゼット・オー）（登録商標））（出光興産社製）等を採用することができる。
また、所謂バックエミッション型のＥＬ表示装置の場合には、特に光透過性を備えた材料を採用する必要はなく、好適な材料であればよい。
このような陰極５０は、上記の材料のターゲット材を用いたスパッタリング法、或いは上記材料を含有する反応性ガスを用いるＣＶＤ法などにより形成される。
【００３７】
次に、実表示領域４に設けられた駆動用ＴＦＴ１２３の近傍の構成について、図５を参照して説明する。
図５に示すように、基板２０の表面には、ＳｉＯ２を主体とする下地保護層２８１を下地として、その上層にはシリコン層（スイッチング素子）２４１が形成されている。このシリコン層２４１の表面は、ＳｉＯ２および／またはＳｉＮを主体とするゲート絶縁層（絶縁膜）２８２によって覆われている。なお、本明細書において、「主体」とする成分とは、構成成分のうち最も含有率の高い成分を指すこととする。また、シリコン層２４１、ゲート絶縁層２８２、ゲート電極２４２などの構造体から駆動用ＴＦＴ１２３が構成されている。
【００３８】
このシリコン層２４１のうち、ゲート絶縁層２８２を挟んでゲート電極２４２と重なる領域がチャネル領域２４１ａとされている。なお、このゲート電極２４２は図示略のスイッチング用ＴＦＴ１１２のドレイン領域に電気的に接続されている。一方、シリコン層２４１を覆い、ゲート電極２４２が形成されたゲート絶縁層２８２の表面は、ＳｉＯ２を主体とする層間絶縁層（絶縁膜）２８３によって覆われている。
【００３９】
また、シリコン層２４１のうち、チャネル領域２４１ａのソース側には低濃度ソース領域２４１ｂおよび高濃度ソース領域２４１Ｓが設けられる一方、チャネル領域２４１ａのドレイン側には低濃度ドレイン領域２４１ｃおよび高濃度ドレイン領域２４１Ｄが設けられて、所謂ＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）構造となっている。これらのうち、高濃度ソース領域２４１Ｓは、ゲート絶縁層２８２と層間絶縁層２８３とにわたって開孔するコンタクトホール２４３ａを介して、ソース電極２４３に接続されている。このソース電極２４３は、上述した電源線１０３（図１参照、図５においてはソース電極２４３の位置に紙面垂直方向に延在する）の一部として構成される。一方、高濃度ドレイン領域２４１Ｄは、ゲート絶縁層２８２と層間絶縁層２８３とにわたって開孔するコンタクトホール２４４ａを介して、ソース電極２４３と同一層からなるドレイン電極２４４に接続されている。更に、ソース電極２４３およびドレイン電極２４４が形成された層間絶縁層２８３の上層は、平坦化絶縁層（平坦化絶縁膜）２８４によって覆われている。
【００４０】
平坦化絶縁層２８４は、基板２０上に形成された上記の部位、即ち、シリコン層２４１、ゲート電極２４２、ソース電極２４３、ドレイン電極２４４、ゲート絶縁層２８２、層間絶縁層２８３等の各種素子の上方に形成される層間絶縁膜であり、当該各種素子の配置に伴って相対的に形成された凹凸部を埋設すると共に、後に詳細を説明するように有機ＥＬ層６０等を均一に形成するための下地膜である。平坦化絶縁層２８４の材料は有機材料が好適であり、本実施形態においては非感光性アクリル樹脂を採用する。なお、アクリル樹脂に限定することなく、他の有機材料としてポリイミド樹脂、ベンゾシクロブテン樹脂（以下、ＢＣＢ樹脂と称す）等を採用してもよい。また、上記の有機材料の中でも感光性材料を採用してもよく、この場合はコンタクトホール２３ａ等のパターンを形成するための前工程であるレジスト塗布工程が不要になる。また、平坦化絶縁層２８４は、後に製造方法を説明するようにスピンコート等の湿式成膜法により液体材料が塗布された後に、研磨工程により所望の膜厚に形成され、高精度に平坦化されている。その膜厚は３μｍ以下に形成され、表面の平坦性（凹凸部の最大高低差）は０．２μｍ以下、斜面の傾斜（画素電極２３形成領域を基準）は４度以下となっている。
以上に説明した基板２０から平坦化絶縁層２８４までの層は回路部１１を構成している。
【００４１】
更に、この平坦化絶縁層２８４の面上には、画素電極２３が形成されると共に、平坦化絶縁層２８４を貫通するようにコンタクトホール２３ａが形成され、当該コンタクトホールに埋設された配線を介して、画素電極２３とドレイン電極２４４とが接続されている。即ち、画素電極２３は、ドレイン電極２４４を介して、シリコン層２４１の高濃度ドレイン領域２４１Ｄに電気的に接続されている。
【００４２】
なお、走査線駆動回路８０および検査回路９０に含まれるＴＦＴ（駆動回路用ＴＦＴ）、すなわち、例えばこれらの駆動回路のうち、シフトレジスタに含まれるインバータを構成するＮチャネル型又はＰチャネル型のＴＦＴは、画素電極２３と接続されていない点を除いて上記駆動用ＴＦＴ１２３と同様の構造であり、同一のプロセスで形成される。
【００４３】
画素電極２３が形成された平坦化絶縁層２８４の表面は、画素電極２３と、例えばＳｉＯ２などの親液性材料を主体とする親液性制御層２５と、アクリル樹脂やポリイミド樹脂などからなる有機バンク層（バンク）２２１とによって覆われている。そして、画素電極２３には親液性制御層２５に設けられた開口部２５ａ、および有機バンク２２１に設けられた開口部２２１ａの開口内部に、正孔注入／輸送層７０と、有機ＥＬ層６０とが画素電極２３側からこの順で積層されている。なお、本実施形態における親液性制御層２５の「親液性」とは、少なくとも有機バンク層２２１を構成するアクリル樹脂、ポリイミド樹脂などの材料と比べて親液性が高いことを意味するものとする。
【００４４】
また、本実施形態のＥＬ表示装置１は、カラー表示を行うべく、各有機ＥＬ層６０が、その発光波長帯域が光の三原色にそれぞれ対応して形成されている。例えば、有機ＥＬ層６０として、発光波長帯域が赤色に対応した赤色用有機ＥＬ層６０Ｒ、緑色に対応した緑色用有機ＥＬ層６０Ｇ、青色に対応した青色用有機ＥＬ層６０Ｂとをそれぞれに対応する画素Ｒ、Ｇ、Ｂに設け、これら画素Ｒ、Ｇ、Ｂをもってカラー表示を行う１画素が構成されている。
【００４５】
このように構成されたＥＬ表示装置１においては、平坦化絶縁層２８４の表面が研磨工程によって高精度に平坦化されるので、平坦化絶縁層２８４の上方に形成される画素電極２３、有機ＥＬ層６０等を有する機能層１１０が平坦化絶縁層２８４の表面に従って均一かつ平滑に形成され、均一な膜厚を有する層膜が形成される。特に、機能層１１０の膜厚が均一になることにより、駆動電流が機能層１１０に供給された場合に、画素電極２３（後述）上の機能層１１０の薄膜部に集中しないために薄膜部の劣化を抑制することができ、発光輝度のバラツキが生じることなく良好な発光特性を得ることができる。更に、ＥＬ表示装置１の長寿命化を達成することが可能となる。
【００４６】
なお、本実施形態においては、トップエミッション型表示装置について説明したが、本発明はトップエミッション型に限定するものではなく、バックエミッション型にも対応できるものである。この場合、基板２０と封止基板との間の空間に不活性ガスが充填され、封止樹脂により当該不活性ガスが密閉されると共に、好適な位置に乾燥剤が配置された構成が代表的である。
このような構成によれば、水分及び酸素のＥＬ表示装置１内部への浸入を抑制し、ＥＬ表示装置の長寿命化を達成することが可能になる。
【００４７】
（ＥＬ表示装置の製造方法）
次に、本実施形態に係るＥＬ表示装置１の製造方法の一例として、トップエミッション型ＥＬ表示装置の製造方法について、図６から図１０を参照して説明する。なお、図６から図１０に示す各断面図は、図２のＡ−Ｂ線の断面図に対応しており、各製造工程順に示している。
【００４８】
まず、図６（ａ）に示すように、基板２０の表面に、下地保護層２８１を形成する。次に、下地保護層２８１上に、プラズマＣＶＤ法などを用いてアモルファスシリコン層５０１を形成した後、レーザアニール法又は急速加熱法により結晶粒を成長させてポリシリコン層とする。
【００４９】
次に、図６（ｂ）に示すように、ポリシリコン層をフォトリソグラフィ法によりパターニングし、島状のシリコン層２４１、２５１および２６１を形成する。これらのうちシリコン層２４１は、実表示領域４内に形成され、画素電極２３に接続される駆動用ＴＦＴ１２３を構成するものであり、シリコン層２５１、２６１は、走査線駆動回路８０に含まれるＰチャネル型およびＮチャネル型のＴＦＴ（駆動回路用ＴＦＴ）をそれぞれ構成するものである。
【００５０】
次に、プラズマＣＶＤ法、熱酸化法などの方法により、シリコン層２４１、２５１および２６１、下地保護層２８１の全面に厚さが約３０ｎｍ〜２００ｎｍのシリコン酸化膜からなるゲート絶縁層２８２を形成する。ここで、熱酸化法を利用してゲート絶縁層２８２を形成する際には、シリコン層２４１、２５１および２６１の結晶化も行い、これらのシリコン層をポリシリコン層とすることができる。
【００５１】
また、シリコン層２４１、２５１および２６１にチャネルドープを行う場合には、例えば約１×１０１２ｃｍ−２のドーズ量でボロンイオンを打ち込む。その結果、シリコン層２４１、２５１および２６１は、不純物濃度（活性化アニール後の不純物にて算出）が約１×１０１７ｃｍ−３の低濃度Ｐ型のシリコン層となる。
【００５２】
次に、Ｐチャネル型ＴＦＴ、Ｎチャネル型ＴＦＴのチャネル層の一部にイオン注入選択マスクを形成し、この状態でリンイオンを約１×１０１５ｃｍ−２のドーズ量でイオン注入する。その結果、パターニング用マスクの開口部に対して高濃度不純物が導入され、図６（ｃ）に示すように、シリコン層２４１及び２６１中に高濃度ソース領域２４１Ｓおよび２６１Ｓ並びに高濃度ドレイン領域２４１Ｄおよび２６１Ｄが形成される。
【００５３】
次に、図６（ｃ）に示すように、ゲート絶縁層２８２の表面全体に、ドープドシリコンやシリサイド膜、或いはアルミニウム膜やクロム膜、タンタル膜という金属膜からなるゲート電極形成用導電層５０２を形成する。この導電層５０２の厚さは概ね５００ｎｍ程度である。その後、フォトリソグラフィ法により、図６（ｄ）に示すように、Ｐチャネル型の駆動回路用ＴＦＴを形成するゲート電極２５２、画素用ＴＦＴを形成するゲート電極２４２、Ｎチャネル型の駆動回路用ＴＦＴを形成するゲート電極２６２を形成する。また、駆動制御信号導通部３２０（３５０）、陰極電源配線の第１層１２１も形成する。なお、この場合、駆動制御信号導通部３２０（３５０）はダミー領域５に配設するものとされている。
【００５４】
次に、図６（ｄ）に示すように、ゲート電極２４２，２５２および２６２をマスクとして用い、シリコン層２４１，２５１および２６１に対してリンイオンを約４×１０１３ｃｍ−２のドーズ量でイオン注入する。その結果、ゲート電極２４２，２５２および２６２に対して低濃度不純物が導入され、図６（ｃ）および（ｄ）に示すように、シリコン層２４１および２６１中に低濃度ソース領域２４１ｂおよび２６１ｂ、並びに低濃度ドレイン領域２４１ｃおよび２６１ｃが形成される。また、シリコン層２５１中に低濃度不純物領域２５１Ｓおよび２５１Ｄが形成される。
【００５５】
次に、図７（ｅ）に示すように、Ｐチャネル型の駆動回路用ＴＦＴ２５２以外の部分を覆うイオン注入選択マスク５０３を形成する。このイオン注入選択マスク５０３を用いて、シリコン層２５１に対してボロンイオンを約１．５×１０１５ｃｍ−２のドーズ量でイオン注入する。結果として、Ｐチャネル型駆動回路用ＴＦＴを構成するゲート電極２５２もマスクとして機能するため、シリコン層２５２中に高濃度不純物がドープされる。従って、低濃度不純物領域２５１Ｓおよび２５１Ｄはカウンタードープされ、Ｐ型チャネル型の駆動回路用ＴＦＴのソース領域およびドレイン領域となる。
【００５６】
次に、図７（ｆ）に示すように、基板２０の全面にわたって層間絶縁層２８３を形成すると共に、フォトリソグラフィ法を用いて当該層間絶縁層２８３およびゲート絶縁層２８２をエッチングすることによって、各ＴＦＴのソース電極およびドレイン電極に対応する位置にコンタクトホールＣを形成する。
【００５７】
次に、図７（ｇ）に示すように、層間絶縁層２８３を覆うように、アルミニウム、クロム、タンタルなどの金属からなる導電層５０４を形成する。この導電層５０４の厚さは概ね２００ｎｍないし８００ｎｍ程度である。この後、導電層５０４のうち、各ＴＦＴのソース電極およびドレイン電極が形成されるべき領域２４０ａ、駆動電圧導通部３１０（３４０）が形成されるべき領域３１０ａ、陰極電源配線の第２層が形成されるべき領域１２２ａを覆うようにエッチング用マスク５０５を形成すると共に、当該導電層５０４をエッチングして、図９（ｈ）に示すソース電極２４３、２５３、２６３、ドレイン電極２４４、２５４、２６４を形成する。
【００５８】
次に、図８（ｉ）に示すように、平坦化絶縁層２８４を形成する。当該平坦化絶縁層２８４の形成方法としては、非感光性アクリル樹脂を含有した液体材料をスピンコート法により塗布した後に、熱処理によりハーフキュア（半焼成、仮焼）を施す。ここで、ハーフキュアの処理時間は、後の研磨工程を行う際に好適な硬度が得られるように設定される。また、スピンコート法を施すことにより研磨工程前の良好な膜厚均一性が得られる。なお、液体材料の塗布方法は、スピンコート法に限定することなく、所望の膜厚均一性が得られれば他の湿式成膜法を用いてもよい。
【００５９】
次に、図８（ｊ）に示すように、平坦化絶縁層２８４に対して研磨工程を施す。研磨工程においては、研磨液及び研磨部材Ｗは種種の好適な材料が用いられ、研磨部材Ｗと平坦化絶縁層２８４とを相対的に回転運動及び往復運動させつつ、当該両者の隙間に研磨液を流動させることにより、平坦化絶縁層２８４は高精度に平坦化される。
【００６０】
次に、図８（ｋ）に示すように、平坦化絶縁層２８４にコンタクトホール２３ａを形成する工程が施される。従って、コンタクトホール２３ａを形成するには、第１にスピンコート法により平坦化絶縁層２８４にレジストを塗布するレジスト塗布工程を施し、第２にコンタクトホール２３ａのパターンマスクを介して露光光をレジストに照射する露光工程を施し、第３にコンタクトホール２３ａが形成される部分のレジストを除去する現像工程を施し、第４にレジストが除去されて露出状態となった平坦化絶縁層２８４を除去するエッチング工程を施す。なお、エッチング工程の後に残留したレジストを除去するアッシング処理を第５の工程として行ってもよいが、エッチング工程で酸素（Ｏ２）プラズマ等の処理を行うことにより、当該アッシング処理を行うこともできる。
更に、コンタクトホール２３ａが形成された後に熱処理によるキュア（焼成）を行うことにより、平坦化絶縁層２８４が硬化される。
【００６１】
更に、基板２０の全面を覆うように画素電極２３となる導電膜を形成する。そして、この透明導電膜をパターニングすることにより、図９（ｌ）に示すように、平坦化絶縁層２８４のコンタクトホール２３ａを介してドレイン電極２４４と導通する画素電極２３を形成すると同時に、ダミー領域のダミーパターン２６も形成する、なお、図３、４では、これら画素電極２３、ダミーパターン２６を総称して画素電極２３としている。
なお、画素電極２３はＩＴＯ、ＩＺＯなどの透明材料でも良いし、チタンとＩＴＯ、アルミとＩＺＯ等の積層構造でも良い。
【００６２】
ダミーパターン２６は、平坦化絶縁層２８４を介して下層のメタル配線へ接続しない構成とされている。即ち、ダミーパターン２６は、島状に配置され、実表示領域４に形成されている画素電極２３の形状とほぼ同一の形状を有している。もちろん、実表示領域４に形成されている画素電極２３の形状と異なる構造であってもよい。なお、この場合、ダミーパターン２６は少なくとも上記駆動電圧導通部３１０（３４０）の上方に位置するものも含むものとする。
【００６３】
次に、図９（ｍ）に示すように、画素電極２３、ダミーパターン２６上、および第２層間絶縁膜上に絶縁層である親液性制御層２５を形成する。なお、画素電極２３においては一部が開口する態様にて親液性制御層２５を形成し、開口部２５ａ（図３も参照）において画素電極２３からの正孔移動が可能とされている。ダミー領域５においては、親液性制御層２５に開口部を設けない構造となっているが、設けてもかまわない。
【００６４】
次に、図９（ｎ）に示すように、親液性制御層２５の所定位置に有機バンク層２２１を形成する。具体的な有機バンク層２２１の形成方法としては、例えば感光性アクリル樹脂、感光性ポリイミド樹脂を用いる方法が挙げられる。なお、有機バンク層２２１の構成材料は、後述するインクの溶媒に溶解せず、しかもエッチングなどによってパターニングし易いものであればどのようなものでも良く、感光性を有し露光現像によってパターン形成できることが更に望ましい。
【００６５】
まず、親液性制御層２５形成後の基板に、液状感光性アクリル樹脂をスピンコート法によって塗布し、次いでプレベークする。その後、有機バンク層２２１のパターンマスクを通して紫外光を感光性アクリル樹脂層に照射し、現像、焼成することで有機質物のバンク開口部２２１ａを形成し、開口部２２１ａに壁面を備えた有機バンク層２２１を形成する。なお、この場合、有機バンク層２２１は少なくとも上記駆動制御信号導通部３２０の上方に位置するものを含むものとされる。
【００６６】
次に、画素電極２３、親液性制御層２５、有機バンク層２２１の表面に、プラズマ処理することにより、親液性を示す領域と、撥液性を示す領域を形成する。具体的には、該プラズマ処理工程は、予備加熱工程と、有機バンク層２２１の上面および開口部２２１ａの壁面ならびに画素電極２３の電極面２３ｃ、親液性制御層２５の上面を親液性にする親インク化工程と、有機バンク層２２１の上面および開口部２２１ａの壁面を撥液性にする撥インク化工程とを具備している。
【００６７】
即ち、基材（バンクなどを含む基板２０）を所定温度、例えば７０〜８０℃程度に加熱し、次に親インク化工程として大気圧下で酸素を反応ガスとするプラズマ処理（Ｏ２プラズマ処理）を行う。次に、撥インク化工程として大気圧下で４フッ化メタンを反応ガスとするプラズマ処理（ＣＦ４プラズマ処理）を行うことで、親液性および撥液性が所定箇所に付与されることとなる。
【００６８】
なお、このＣＦ４プラズマ処理においては、画素電極２３の電極面２３ｃおよび親液性制御層２５についても多少の影響を受けるが、画素電極２３の材料であるＩＴＯはフッ素に対する親和性に乏しく、またシリコンのフッ素化合物は不安定だったり蒸気圧が高かったりするため、ＳｉＯ２がフッ素化されても親液性が保たれる。
【００６９】
次に、正孔注入／輸送層７０を形成するべく正孔注入／輸送層形成工程が行われる。正孔注入／輸送層形成工程では、インクジェット法（液体吐出法）により、正孔注入／輸送層材料を含む材料インクを電極面２３ｃ上に吐出した後に、乾燥処理および熱処理を行い、電極２３上に正孔注入／輸送層７０を形成する。なお、この正孔注入／輸送層形成工程以降は、正孔注入／輸送層７０および有機ＥＬ層６０の酸化を防止すべく、窒素雰囲気、アルゴン雰囲気などの不活性ガス雰囲気で行うことが好ましい。
このようなインクジェット法によれば、インクジェットヘッド（図示略、吐出ヘッド）に正孔注入／輸送層材料を含む材料インクを充填し、インクジェットヘッドの吐出ノズルを親液性制御層２５に形成された上記開口部２５ａ内に位置する電極面２３ｃに対向させ、インクジェットヘッドと基板２０とを相対移動させながら、吐出ノズルから１滴当たりの液量が制御された液滴を電極面２３ｃに吐出する。次に、吐出後の液滴を乾燥処理して材料インクに含まれる極性溶媒を蒸発させることにより、正孔注入／輸送層７０が形成される。
材料インクとしては、例えば、ポリエチレンジオキシチオフェンなどのポリチオフェン誘導体と、ポリスチレンスルホン酸などの混合物を、イソプロピルアルコールなどの極性溶媒に溶解させたものを用いることができる。ここで、吐出された液滴は、親インク処理された電極面２３ｃおよび親液性制御層２５の上に広がる。その一方で、撥インク処理された有機バンク層２２１の上面では、液滴がはじかれて付着しない。従って、液滴が所定の吐出位置からずれて有機バンク層２２１の表面に液滴の一部がかかったとしても、有機バンク層２２１表面面が液滴で濡れることがなく、弾かれた液滴が親液性制御層２５および電極２３の露出領域に引き込まれる。更に、上記の平坦化絶縁層２８４が形成されているので、液滴が電極２３表面に濡れ広がり、均一な厚さの正孔注入／輸送層７０を形成可能である。
【００７０】
次に、有機ＥＬ層６０を形成すべく発光層形成工程が行われる。発光層形成工程では、上記と同様のインクジェット法により、発光層用材料を含む材料インクを正孔注入／輸送層７０上に吐出した後に乾燥処理および熱処理して、有機バンク層２２１に形成された開口部２２１ａ内に有機ＥＬ層６０を形成する。
【００７１】
発光層形成工程では、正孔注入／輸送層７０の再溶解を防止するために、発光層形成の際に用いる材料インクの溶媒として、正孔注入／輸送層７０が不溶な無極性溶媒を用いる。
この発光層形成工程としては、例えばインクジェットヘッド（図示略）に、青色（Ｂ）発光層の材料を含有する材料インクを充填し、インクジェットヘッドの吐出ノズルを有機バンク層２２１の開口部２２１ａ内に位置する正孔注入／輸送層７０に対向させ、インクジェットヘッドと基板２０とを相対移動させながら、吐出ノズルから青色（Ｂ）発光層の材料を含有する材料インクを、１滴当たりの液量が制御された液滴として正孔注入／輸送層７０上に吐出する。
【００７２】
吐出された液滴は、正孔注入／輸送層７０上に広がって有機バンク層２２１の開口部２２１ａ内に満たされる。その一方で、撥インク処理された有機バンク層２２１表面では、液滴が弾かれて付着しない。これにより、液滴が所定の吐出位置からずれて有機バンク層２２１表面に液滴の一部がかかったとしても、該表面が液滴で濡れることがなく、液滴が上記有機バンク層２２１の開口部２２１ａ内に引き込まれる。次に、吐出後の液滴を乾燥処理することにより材料インクに含まれる無極性溶媒を蒸発させ、有機ＥＬ層６０が形成される。なお、各色の有機ＥＬ層６０は、それぞれ各色表示領域Ｒ、Ｇ、Ｂ（図５参照）に対応して液滴が滴下される。更に、上記の平坦化絶縁層２８４が形成されているので、液滴が正孔注入／輸送層７０の表面に均一に濡れ広がる。
【００７３】
ここで、正孔注入／輸送層７０、有機ＥＬ層６０をそれぞれインクジェットプロセスにより形成するが、この際、インクジェットヘッドは発光ドット間のピッチに合わせてヘッドまたは基板の移動方向に対する傾きを制御している。
【００７４】
次に、図１０（ｏ）に示すように、有機ＥＬ層６０上に電子注入層５２を形成すべく電子注入層形成工程が行われ、この工程においては蒸着法が用いられる。ここで、蒸着法とは、真空容器内で金属または／および有機物を加熱・蒸発させ、材料原子または分子を所望の基板に堆積させて薄膜を形成する方法であり、高品質の薄膜をナノメートルオーダーで容易に形成する方法である。
【００７５】
続いて、図１０（ｐ）に示すように、陰極５０を形成すべく陰極層形成工程が行われ、この陰極層形成工程はスパッタリング法が用いられ、陰極５０の材料としては透明導電膜となるＩＴＯが用いられ、膜厚が１５０ｎｍとなるように形成される。
【００７６】
最後に、透明保護膜４０、接着層４５、カバー基板４６を順に形成することにより、ＥＬ表示装置１が完成となる。この工程は、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うことが好ましい。
【００７７】
本実施形態のＥＬ表示装置１の製造方法によれば、平坦化絶縁層２８４が研磨工程により高精度に平坦化されるので、先に記載したＥＬ表示装置１と同様の効果を奏する。
【００７８】
（第２の実施形態）
次に、本発明の電気光学装置の第２の実施形態について説明する。
図１１は、本実施形態のＥＬ表示装置（電気光学装置）１’の平面図を示すものである。本実施形態においては、第１実施形態と異なる部分のみ説明し、同一構成には同一符号を付して詳細な説明を省略する。なお、当該ＥＬ表示装置１’においては、透明保護膜４０、接着層４５及びカバー基板４６が図示略されている。また、図１１の紙面上下方向をＹ方向、紙面左右方向をＸ方向として本実施形態について説明する。
【００７９】
図１１に示すように、ＥＬ表示装置１’においてはＹ方向に画素電極２３が配列した画素電極列２３Ｙ（２３Ｙ１、２３Ｙ２、２３Ｙ３…）が形成されている。また、画素電極（第一の電極）２３ｍと画素電極（第二の電極）２３ｎとの間、即ち、画素電極列２３Ｙ１、２３Ｙ２との相互間には有機バンク層２２１がＹ方向（所定の方向）に延在する棒状バンク（バンク）２２１Ｙが設けられ、また、同様に他の画素電極列２３Ｙ２、２３Ｙ３…の相互間にも棒状バンク２２１Ｙが設けられている。更に、棒状バンク２２１Ｙの両端には、当該棒状バンク２２１Ｙの端部にＸ方向（棒状バンク２２１Ｙと交わる方向）に延在する端部バンク（バンク）２２１Ｘが設けられている。また、画素電極２３の下層には、第１の実施形態と同様に平坦化絶縁層２８４が形成されている。
【００８０】
更に、棒状バンク２２１Ｙ及び端部バンク２２１Ｘにより囲まれた空間、即ち画素電極列２３Ｙ（２３Ｙ１、２３Ｙ２、２３Ｙ３…）上には、正孔注入／輸送層７０および有機ＥＬ層６０がＹ方向に一様に形成された有機ＥＬ層列６０Ｙ（６０Ｙ１、６０Ｙ２、６０Ｙ３…）が形成されている。また、有機ＥＬ層列６０Ｙ１、６０Ｙ２、６０Ｙ３は、それぞれ赤色用有機ＥＬ層６０Ｒ、緑色用有機ＥＬ層６０Ｇ、青色用有機ＥＬ層６０Ｂに対応しており、従って、本実施形態のＥＬ表示装置１’の全体として正孔注入／輸送層７０および有機ＥＬ層６０が所謂ストライプ型に配列している。
【００８１】
このように構成されたＥＬ表示装置１’においては、平坦化絶縁層２８４が形成されているので第１の実施形態と同様の効果を奏する。また、有機ＥＬ層列６０Ｙが形成されることによりＹ方向の画素電極２３の相互間隔ｔが正孔注入／輸送層７０および有機ＥＬ層６０に覆われると共に、同一の画素電極列２３Ｙに含まれて隣り合う画素電極２３（例えば２３ｍと２３ｏ）間においては画素を縮小する仕切り部材（例えばバンク）等が形成されていないので画素電極を広げられ、開口率が大きくなり、従ってパネル輝度を向上させることができる。また、Ｙ方向の画素電極間に仕切り部材が無いため正孔注入／輸送層７０および有機ＥＬ層６０が均一に形成され、膜厚むらに起因するＹ方向の発光不均一が解消され、発光特性、発光寿命、画質を向上させることができる。
【００８２】
次に、ＥＬ表示装置１’の製造方法について、特に有機ＥＬ層列６０Ｙ（６０Ｙ１、６０Ｙ２、６０Ｙ３…）の製造方法について説明する。有機ＥＬ層列６０Ｙの形成方法は第１の実施形態と同様に液体吐出法が用いられ、特に本実施形態においては、Ｙ方向同色の有機ＥＬ層列６０Ｙが形成されるので、基板２０と吐出ヘッドとをＹ方向に相対移動させつつ液体材料を吐出することにより形成される。
【００８３】
このような製造方法によれば、Ｙ方向の液体吐出精度は高精度が要求されないので、上記相対移動の速度を大きく設定することが可能になり、従って、液体吐出の工程時間を短縮することができ、ＥＬ表示装置の低コスト化を図ることができる。
【００８４】
（第３の実施形態）
次に、本発明の電気光学装置の第３の実施形態について説明する。
本実施形態と第１の実施形態との相違点は、平坦化絶縁層２８４の材料及び形成方法のみが異なっている。本実施形態においては、第１実施形態と異なる部分について、図８（ｉ）、図８（ｊ）、図８（ｋ）を参照して説明し、また、同一構成には同一符号を付して詳細な説明を省略する。
【００８５】
本実施形態においては、平坦化絶縁層２８４の材料として感光性アクリル樹脂を採用している。
まず、図８（ｉ）に示すように、感光性アクリル樹脂を含有した液体材料を第１の実施形態と同様にスピンコート法により塗布した後に、熱処理によりプレベークを施す。
次に、図８（ｊ）に示すように、第１の実施形態と同様に研磨工程を施し、平坦化絶縁層２８４は高精度に平坦化される。
次に、図８（ｋ）に示すように、平坦化絶縁層２８４にコンタクトホール２３ａを形成する工程が施される。平坦化絶縁層２８４の材料として感光性アクリル樹脂を採用しているので、レジスト塗布工程を行う必要がなく、更に他の工程は第１実施形態と同様に行われる。
【００８６】
このようなＥＬ表示装置の製造方法によれば、第１の実施形態と同様の効果を奏すると共に、レジスト塗布工程が不要になるので、ＥＬ表示装置の低コスト化を図ることができる。
なお、本実施形態においては、感光性アクリル樹脂に限定することなく、感光性ポリイミド樹脂を採用してもよい。
【００８７】
（第４の実施形態）
次に、本発明の電気光学装置の第４の実施形態について説明する。
本実施形態と第１の実施形態との相違点は、平坦化絶縁層２８４の材料及び形成方法のみが異なっている。本実施形態においては、第１実施形態と異なる部分について、図８（ｉ）、図８（ｊ）、図８（ｋ）を参照して説明し、また、同一構成には同一符号を付して詳細な説明を省略する。
【００８８】
本実施形態においては、平坦化絶縁層２８４の材料として非感光性ＢＣＢ樹脂を採用している。
まず、図８（ｉ）に示すように、非感光性ＢＣＢ樹脂を含有した液体材料を第１の実施形態と同様にスピンコート法により塗布した後に、熱処理によりプレベークを施す。
次に、図８（ｊ）に示すように、第１の実施形態と同様に研磨工程を施し、平坦化絶縁層２８４は高精度に平坦化される。続いて、窒化シリコン（ＳｉＮ）膜を平坦化絶縁層２８４上に形成する。
次に、図８（ｋ）に示すように、窒化シリコン膜及び平坦化絶縁層２８４を貫通するコンタクトホール２３ａを形成する工程が施される。当該工程においてはエッチング工程で酸素（Ｏ２）ガスとＣＦ４ガスとの混合ガスを用いたドライエッチング法が用いられ、他の工程は第１実施形態と同様である。
【００８９】
このようなＥＬ表示装置の製造方法によれば、第１の実施形態と同様の効果を奏すると共に、上記混合ガスによるドライエッチングにより、レジストの残渣を除去することができる。
なお、本実施形態においては、平坦化絶縁層２８４上に窒化シリコン膜を形成したが、窒化シリコン膜に代わって酸化シリコン（ＳｉＯ２）膜を形成してもよい。
【００９０】
次に、上述第４の実施形態の変形例について説明する。
本変形例においては、平坦化絶縁層２８４の材料として感光性ＢＣＢ樹脂を採用している。本変形例においては、図８（ｉ）、図８（ｊ）、図８（ｋ）を参照して説明し、また、同一構成には同一符号を付して詳細な説明を省略する。
【００９１】
まず、図８（ｉ）に示すように、感光性ＢＣＢ樹脂を含有した液体材料を第１の実施形態と同様にスピンコート法により塗布した後に、熱処理によりプレベークを施す。
次に、図８（ｊ）に示すように、第１の実施形態と同様に研磨工程を施し、平坦化絶縁層２８４は高精度に平坦化される。
次に、図８（ｋ）に示すように、窒化シリコン膜及び平坦化絶縁層２８４を貫通するコンタクトホール２３ａを形成する工程が施される。平坦化絶縁層２８４の材料として感光性ＢＣＢ樹脂を採用しているので、レジスト塗布工程が省略される。また、現像工程または最終焼成工程の後で、残渣を除去する工程で酸素（Ｏ２）ガスとＣＦ４ガスとの混合ガスを用いたドライエッチング法が用いられ、他の工程は第１実施形態と同様である。
【００９２】
このようなＥＬ表示装置の製造方法によれば、第１の実施形態と同様の効果を奏すると共に、レジスト塗布工程が不要になるので、ＥＬ表示装置の低コスト化を図ることができる。
【００９３】
（第５の実施形態）
以下、第１の実施形態のＥＬ表示装置を備えた電子機器の具体例について図１２に基づき説明する。
図１２（ａ）は、携帯電話の一例を示した斜視図である。図１２（ａ）において、符号１０００は携帯電話本体を示し、符号１００１は前記のＥＬ表示装置を用いた表示部を示している。
図１２（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１２（ｂ）において、符号１１００は時計本体を示し、符号１１０１は前記のＥＬ表示装置を用いた表示部を示している。
図１２（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１２（ｃ）において、符号１２００は情報処理装置、符号１２０１はキーボードなどの入力部、符号１２０２は前記のＥＬ表示装置を用いた表示部、符号１２０３は情報処理装置本体を示している。
【００９４】
図１２（ａ）〜（ｃ）に示すそれぞれの電子機器は、前記の第１の実施形態のＥＬ表示装置を用いた表示部を備えたものであり、先の第１の実施形態のＥＬ表示装置の特徴を有するので、好適な電子機器となる。
これらの電子機器を製造するには、第１、２、３または４の実施形態のＥＬ表示装置１を、携帯電話、携帯型情報処理装置、腕時計型電子機器などの各種電子機器の表示部に組み込むことにより製造される。
【図面の簡単な説明】
【図１】本発明の第１実施形態のＥＬ表示装置の配線構造を示す模式図。
【図２】本発明の第１実施形態のＥＬ表示装置の構成を模式的に示す平面図。
【図３】図２のＡ−Ｂ線に沿う断面図。
【図４】図２のＣ−Ｄ線に沿う断面図。
【図５】図３の要部拡大断面図。
【図６】本発明の第１実施形態のＥＬ表示装置の製造方法を説明する工程図。
【図７】図６に続く本発明のＥＬ表示装置の製造方法を説明する工程図。
【図８】図７に続く本発明のＥＬ表示装置の製造方法を説明する工程図。
【図９】図８に続く本発明のＥＬ表示装置の製造方法を説明する工程図。
【図１０】図９に続く本発明のＥＬ表示装置の製造方法を説明する工程図。
【図１１】本発明の第２実施形態のＥＬ表示装置の平面図。
【図１２】本発明の電子機器を示す斜視図。
【符号の説明】
１、１’ ＥＬ表示装置（電気光学装置）、２０ 基板、２３ 画素電極（電極）、２３ｍ 画素電極（第一の電極）、２３ｎ 画素電極（第二の電極）、６０有機ＥＬ層（発光層）、２８４ 平坦化絶縁層（平坦化絶縁層膜）、２２１Ｙ棒状バンク、２２１Ｘ 端部バンク、１０００、１１００、１２００ 電子機器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing an electro-optical device, an electro-optical device, and an electronic apparatus.
[Prior art]
[0002]
Conventionally, an organic EL display device having a plurality of thin film transistors (hereinafter, referred to as TFTs) on a substrate and an organic EL element driven by the TFTs has been known. Further, in such an organic EL display device, an interlayer insulating film is formed between the TFT and the organic EL element, so that good electrical insulation is obtained.
[0003]
Among such organic EL display devices, as a method of forming an interlayer insulating film, a so-called dry film forming method such as a CVD method (chemical vapor deposition method) or a vapor deposition method is generally used. In recent years, a method of forming a coating film on the entire surface of a substrate by a wet film forming method such as a spin coating method has been proposed (see Patent Document 1).
As a method for forming an organic EL element, a liquid discharging method has been proposed among wet film forming methods, and this method accurately discharges and fixes a liquid material obtained by liquefying various materials to a fine region. Since photolithography can be performed, photolithography is not required, no waste of material occurs, and manufacturing costs can be reduced.
[0004]
[Patent Document 1]
JP 2001-356711 A
[0005]
[Problems to be solved by the invention]
However, when an organic layer including a light-emitting layer is formed by the above-described liquid discharge method, highly accurate flatness is required on the surface of the interlayer insulating film. The reason is that when the surface of the interlayer insulating film has unevenness, the unevenness also occurs in the pixel electrode laminated thereon, and the liquid material is arranged more in the concave portion than in the convex portion. This is because an organic layer having a uniform thickness cannot be formed thereon. A display device provided with an organic layer having a non-uniform film thickness has a problem in that the light emission characteristics vary and the life of the organic EL display device is shortened.
[0006]
Further, the thickness of the organic EL element formed by the liquid discharge method is preferably about 0.1 μm, whereas the flatness of the interlayer insulating film (planarization insulating film) of the above-mentioned patent document is about 0.3 μm. It is. Therefore, there is a problem that the interlayer insulating film of the above-mentioned patent document does not have sufficient flatness for forming a good organic EL element by a wet film forming method.
[0007]
The present invention has been made in view of such circumstances, and in order to form a favorable organic EL element, an electro-optical device capable of more accurately planarizing an interlayer insulating film (planarizing insulating film). It is an object of the present invention to provide a device manufacturing method, an electro-optical device, and an electronic device.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the present invention employs the following solutions.
That is, the method for manufacturing an electro-optical device of the present invention is a method for manufacturing an electro-optical device including a planarizing insulating film between a substrate and a light emitting layer, wherein the step of forming the planarizing insulating film includes a polishing step. It is characterized by having.
Here, the substrate is not limited to a transparent material such as glass, but is made of a predetermined material such as a thin film, an insulating substrate, a silicon wafer, and the like. Thus, a circuit for driving the electro-optical device constituted by the above is formed.
The light-emitting layer has a property in which holes and electrons supplied from a pair of electrodes included in the electro-optical device are combined and deactivated from an excited state, so that a light-emitting phenomenon occurs.
Further, the planarization insulating film is an interlayer insulating film formed above various elements such as switching elements, wirings, and electrodes formed on a substrate, and is relatively formed with the arrangement of the various elements. Means a base film on which a light emitting layer, a pixel electrode, and the like are formed in a later step while embedding the uneven portion.
In the polishing step, a polishing member having various surface roughnesses and a planarizing insulating film are brought into contact with each other, and these are slid to continuously form fine convex portions on the surface of the planarizing insulating film. This is a step of forming a flattened surface by removing the surface to a smooth finish. The polishing step referred to here includes a step generally called a lapping process or a polishing process, and a so-called CMP (Chemical Mechanical Polishing) in which a polishing process is performed while causing a chemical reaction with a polishing liquid. ) Method.
Therefore, according to the present invention, since the surface of the planarization insulating film is planarized with high precision by the polishing step, various functional layers such as an electrode and a light-emitting layer formed above the planarization insulating film are flattened. A layer film having a uniform thickness is formed uniformly and smoothly according to the surface of the passivation insulating film. In particular, when the driving current is supplied due to the uniform thickness of the organic layer including the light emitting layer, the current does not concentrate on the organic layer thin film portion on the pixel electrode (described later), so that the organic layer is deteriorated. And it is possible to obtain good light emission characteristics without variation in light emission luminance. Further, the life of the electro-optical device can be extended.
[0009]
According to another aspect of the invention, there is provided a method of manufacturing the electro-optical device, wherein the step of forming the planarizing insulating film includes a step of performing a wet film forming method.
Here, the wet film forming method is a method for bringing a substrate on which switching elements and the like are formed into contact with various liquid materials, and includes a spin coating method, a slit coating method, a dip coating method, and a spray film forming method. , Printing method, liquid ejection method, and the like. Further, after performing the wet film forming method, a process such as heat treatment of forming a thin film by evaporating and drying a volatile solvent contained in the liquid material is performed, and further, if necessary, further heat-treating the thin film. To form a desired layer film.
Therefore, according to the present invention, the same effects as those of the manufacturing method described above can be obtained, and the vacuum apparatus used in the conventional dry film forming method is not required, so that the electro-optical device can be manufactured at low cost. Will be possible.
[0010]
According to another aspect of the invention, there is provided a method of manufacturing an electro-optical device, wherein the material of the planarizing insulating film is an organic material. Here, among the organic materials, it is preferable to include any one of an acrylic resin, a polyimide resin, and a benzocyclobutene resin. Further, the organic material may be a photosensitive material.
Therefore, according to the present invention, the same effects as those of the above-described manufacturing method can be obtained, and the hardness of the organic material is lower than that of the inorganic material, so that the polishing step can be easily performed. Further, since a suitable material is used among the organic materials, a suitable electro-optical device is obtained. In addition, by using a photosensitive material as the organic material, in the step of forming a pattern such as a contact hole in the planarization insulating film, a resist is not required, so a step caused by the resist, that is, a coating and drying step, An ashing process or the like is not required, and the electro-optical device can be manufactured at low cost.
[0011]
According to another aspect of the invention, there is provided a method of manufacturing the electro-optical device, wherein the step of forming the light emitting layer includes a step of performing a wet film formation method. Here, a liquid discharge method is preferable among the wet film forming methods.
Therefore, according to the present invention, it is possible to accurately discharge and fix a liquid material having a controlled discharge amount to a fine region in accordance with the electronic data of the pattern set in the liquid discharge device. This eliminates the need for photolithography for transferring the material, thereby preventing waste of material and reducing manufacturing costs.
In addition, since the planarization insulating film has a highly accurate flat surface, the liquid material of the light emitting layer discharged by the above method becomes uniform, and the discharge amount of the liquid material per droplet is reduced by the liquid discharge method. Since the thickness is controlled to be constant, the thickness of the organic layer including the light emitting layer becomes uniform, and the same effects as those of the above-described manufacturing method can be obtained.
[0012]
Further, an electro-optical device according to the present invention is an electro-optical device provided with a planarizing insulating film between a substrate and a light emitting layer, and is formed by the manufacturing method described above.
Therefore, the same effects as those of the above-described method for manufacturing an electro-optical device are obtained.
[0013]
Further, the present invention is the electro-optical device described above, which is an electro-optical device including an electrode between the light emitting layer and the planarizing insulating film, wherein the first electrode is adjacent to the first electrode. A plurality of bar-shaped banks extending in a predetermined direction are formed between the second electrode and the second electrode, and end banks extending in a direction intersecting with the bar-shaped banks are connected to both ends of the bar-shaped banks. The light emitting layer is formed in a space formed by the bank and the end bank.
Here, the electrode is a portion connected to the above-described switching element by a wiring buried in a contact hole formed in the planarization insulating film, and is a so-called pixel electrode that supplies holes to the light emitting layer.
Further, the rod-shaped bank and the end bank are members for retaining a liquid material applied or discharged by a wet film forming method in a portion surrounded by these banks. Further, the rod-shaped banks and the end banks are formed above the outer periphery of the electrode.
Therefore, according to the present invention, the same effect as the above-described electro-optical device is obtained, and the light emitting layer is formed in the space formed by the rod-shaped bank and the end bank, so-called stripe-type electro-optical device. It becomes. In addition, since the light emitting layer is uniformly formed in the space and there is no member for shielding emitted light, for example, a bank or the like, the pixel electrode can be enlarged to improve the aperture ratio and improve the panel luminance. be able to. In addition, since the bottom surface of the space is flattened with high precision by the above-described manufacturing method, the thickness of the organic layer including the light emitting layer is uniform, and the light emitting characteristics do not vary.
In addition, when performing a liquid discharge method as a step of forming an organic layer including a light emitting layer in the space, high precision is not required for the discharge accuracy in the direction in which the rod-shaped bank extends, so that the relative movement between the substrate and the discharge head The speed can be set high, the process time of liquid ejection can be reduced, and the yield can be improved.
[0014]
According to another aspect of the invention, an electronic apparatus includes the electro-optical device described above.
Therefore, examples of the electronic device of the present invention include a mobile phone, a mobile information terminal, a clock, a word processor, a personal computer, and an information processing device such as a TV. As described above, by employing the electro-optical device of the present invention for the display portion of an electronic device, a low cost electronic device is provided with a display portion having good light emission characteristics and light emission life.
These electronic devices are manufactured by incorporating the electro-optical device into a display unit of various electronic devices such as a mobile phone, a portable information processing device, and a wristwatch-type electronic device.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of an electro-optical device manufacturing method, an electro-optical device, and an electronic apparatus according to the present invention will be described with reference to the drawings. The embodiment shows one embodiment of the present invention, and does not limit the present invention, and can be arbitrarily changed within the technical idea of the present invention. In each of the drawings described below, the scale of each layer and each member is different so that each layer and each member have a size recognizable in the drawings.
[0016]
(1st Embodiment)
(EL display device)
First, an electro-optical device manufactured by the manufacturing method of the present invention will be described as a first embodiment. Therefore, an EL display device using an electroluminescent material as an example of an electro-optical material, particularly, an organic electroluminescence (EL) material will be described. FIG. 1 is a schematic diagram showing a wiring structure of the EL display device according to the present embodiment.
[0017]
An EL display device (electro-optical device) 1 shown in FIG. 1 is an active matrix type EL display device using thin film transistors (hereinafter, abbreviated as TFTs).
[0018]
The EL display device 1 includes a plurality of scanning lines (wirings) 101, a plurality of signal lines (wirings) 102 extending in a direction perpendicular to each scanning line 101, and a plurality of signal lines 102 in parallel. A plurality of extending power supply lines (wirings) 103 are wired, and a pixel area X is provided near each intersection of the scanning lines 101 and the signal lines 102.
[0019]
The data line drive circuit 100 including a shift register, a level shifter, a video line, and an analog switch is connected to the signal line 102. The scanning line 101 is connected to a scanning line driving circuit 80 including a shift register and a level shifter.
[0020]
Further, in each of the pixel regions X, a switching TFT (switching element) 112 to which a scanning signal is supplied to a gate electrode via a scanning line 101, and a pixel signal shared from the signal line 102 via the switching TFT 112 , A driving TFT (switching element) 123 to which the pixel signal held by the storage capacitor 113 is supplied to the gate electrode, and an electric connection to the power supply line 103 via the driving TFT 123. A pixel electrode (electrode) 23 into which a drive current flows from the power supply line 103 when the power supply line 103 is turned on, and a functional layer 110 sandwiched between the pixel electrode 23 and the cathode 50 are provided.
[0021]
According to the EL display device 1, when the scanning line 101 is driven and the switching TFT 112 is turned on, the electric charge supplied from the signal line 102 at that time is held in the storage capacitor 113, and the state of the storage capacitor 113 is changed. , The on / off state of the driving TFT 123 is determined. Then, a current flows from the power supply line 103 to the pixel electrode 23 via the channel of the driving TFT 123, and further, a current flows to the cathode 50 via the functional layer 110. The functional layer 110 emits light according to the amount of current flowing therethrough.
[0022]
Next, a specific mode of the EL display device 1 of the present embodiment will be described with reference to FIGS. FIG. 2 is a plan view schematically showing the configuration of the EL display device 1. FIG. 3 is a sectional view taken along the line AB in FIG. 2, and FIG. 4 is a sectional view taken along the line CD in FIG. FIG. 5 is an enlarged sectional view of a main part of FIG.
[0023]
The EL display device 1 shown in FIG. 2 includes a substrate 20 having electrical insulation, a pixel electrode area (not shown) in which pixel electrodes connected to a switching TFT (not shown) are arranged in a matrix on the substrate 20, A power supply line (not shown) arranged around the pixel electrode area and connected to each pixel electrode, and a substantially rectangular pixel portion 3 (in the dashed-dotted frame in the drawing) located at least on the pixel electrode area in plan view. It is provided with. The pixel portion 3 includes a real display area 4 at the center (in a two-dot chain line frame in the figure) and a dummy area 5 (an area between the one-dot chain line and the two-dot chain line) arranged around the real display area 4. Is divided into
[0024]
In the actual display area 4, a plurality of pixels R, G, and B are formed corresponding to the pixel area X shown in FIG. 1, and are arranged apart from each other in the AB direction and the CD direction.
Further, scanning line driving circuits 80 are arranged on both sides of the actual display area 4 in the drawing. The scanning line driving circuits 80 are provided below the dummy area 5.
[0025]
Further, an inspection circuit 90 is arranged above the actual display area 4 in the drawing. The inspection circuit 90 is provided below the dummy region 5. The inspection circuit 90 is a circuit for inspecting the operation status of the EL display device 1 and includes, for example, an inspection information output unit (not shown) for outputting an inspection result to the outside. It is configured so that quality and defect inspection can be performed.
[0026]
The driving voltages of the scanning line driving circuit 80 and the inspection circuit 90 are applied from a predetermined power supply unit via the driving voltage conducting unit 310 (see FIG. 3) and the driving voltage conducting unit 340 (see FIG. 4). The drive control signal and the drive voltage to the scanning line drive circuit 80 and the test circuit 90 are supplied from a predetermined main driver or the like which controls the operation of the EL display device 1 to the drive control signal conducting section 320 (see FIG. 3). The data is transmitted and applied via the drive voltage conducting section 350 (see FIG. 4). The drive control signal in this case is a command signal from a main driver or the like related to control when the scanning line drive circuit 80 and the inspection circuit 90 output signals.
[0027]
Next, the configuration of the EL display device 1 will be described in detail with reference to FIGS.
As shown in FIGS. 3 and 4, the EL display device 1 includes a cathode 50 formed so as to cover the circuit portion 11 formed on the substrate 20, a transparent protective film 40, an adhesive layer 45, and a cover substrate. 46 are sequentially formed. That is, the EL display device 1 is a so-called top emission type (sealing side light emitting type) display device in which emitted light is extracted to the cathode side.
[0028]
When the substrate 20 is of a top emission type, either a transparent substrate or an opaque substrate can be used. Examples of the opaque substrate include a thermosetting resin, a thermoplastic resin, and the like, in addition to a ceramic sheet such as alumina or a metal sheet such as stainless steel subjected to an insulation treatment such as surface oxidation.
In the case of a so-called back-emission type (substrate-side light-emitting type) EL display device, a structure in which emitted light is extracted from the substrate 20 side is used. For example, glass, quartz, resin (plastic, plastic film) and the like can be mentioned. In particular, an inexpensive soda glass substrate is suitably used.
[0029]
The transparent protective film 40 is a member that transmits emitted light without blocking it and has a gas barrier property against moisture and oxygen entering from outside the EL display device 1. The material of the transparent protective film 40 is silicon oxide (SiO 2). x ) And silicon nitride (SiN) x ), Silicon oxynitride (SiO x N y ) Etc. are adopted. Note that when silicon nitride is employed, it is necessary to make the film thin enough to have transparency.
The adhesive layer 45 adheres the cover substrate 46 to the transparent protective film 40 and has a function as a buffer material for buffering an external impact of the cover substrate 46.
As the cover substrate 46, for example, a plate-like member having electrical insulation properties can be adopted.
[0030]
Further, a circuit section 11 including a driving TFT 123 for driving the pixel electrode 23 is formed on the substrate 20, and a functional layer 110 (see FIG. 1) is provided on the pixel electrode 23. The functional layer 110 includes a hole injection / transport layer 70 capable of injecting / transporting holes, an organic EL layer (light emitting layer) 60 including an organic EL material which is one of electro-optical materials, and an organic EL layer 60. On the other hand, an electron injection layer 52 for injecting electrons is sequentially formed, and is sandwiched between the pixel electrode 23 and the cathode 50.
Accordingly, in the organic EL layer 60, the holes injected from the hole injection / transport layer 70 are combined with the electrons from the cathode 50 to generate light emission.
[0031]
The pixel electrode 23 is made of a metal such as aluminum (Al), chromium (Cr), tantalum (Ta), molybdenum (Mo), titanium (Ti), tungsten (W), etc., depending on the top emission type and the back emission type. (Indium Tin Oxide) and a transparent metal such as IZO (Indium Zinc Oxide (registered trademark)) (manufactured by Idemitsu Kosan Co., Ltd.). A single-layer structure or a two-layer structure of these materials is suitably used. You. In the case of the top emission type, when Cr or the like is used as the pixel electrode, the emitted light is appropriately reflected, so that the luminous efficiency can be improved. In the case of a laminated film of Ti and ITO, the film thickness of each layer is optimized based on the refractive indexes of ITO, the hole injection / transport layer 70, the organic EL layer 60, the electron injection layer 52, and the cathode 50. The reflection of incident light can be suppressed, and the pixel portion 3 can be blackened to improve the contrast.
[0032]
For the hole injection / transport layer 70, for example, a material such as a polythiophene derivative, a polypyrrole derivative, or a doping material thereof is adopted. More specifically, for example, Baytron-p (manufactured by Bayer), which is a kind of PEDOT: PSS, can be suitably used.
[0033]
For the organic EL layer 60, a known light emitting material capable of emitting fluorescence or phosphorescence is employed. Specifically, (poly) fluorene derivative (PF), (poly) paraphenylenevinylene derivative (PPV), polyphenylene derivative (PP), polyparaphenylene derivative (PPP), polyvinylcarbazole (PVK), polythiophene derivative, polymethyl Polysilanes such as phenylsilane (PMPS) are preferably used. In addition, polymer materials such as perylene dyes, coumarin dyes, and rhodamine dyes such as rubrene, perylene, 9,10-diphenylanthracene, tetraphenylbutadiene, nile red, coumarin 6, A low molecular material such as quinacridone can be doped and used.
Further, the thickness of the organic EL layer 60 is preferably about 100 nm.
[0034]
As a method for forming the hole injection / transport layer 70 and the organic EL layer 60, a liquid discharge method is suitably used. In the liquid discharge method, a liquid material in which various materials are dissolved in a suitable solvent can be accurately discharged and fixed in a fine region, so that photolithography is not required, and no waste of material occurs. Thus, manufacturing costs can be reduced.
[0035]
As a material for forming the electron injection layer 52, for example, a co-deposited film of bathocuproine and cesium is preferably used. The co-evaporated film of bathocuproine and cesium is formed by a co-evaporation method using bathocuproine and cesium as evaporation sources.
[0036]
As shown in FIGS. 3 to 5, the cathode 50 has an area larger than the total area of the real display area 4 and the dummy area 5, and is formed so as to cover each of them.
As a material for forming the cathode 50, in the case of a so-called top emission type EL display device, ITO is suitably adopted as a known material having transparency. As another transparent metal, a material containing zinc (Zn) in a metal oxide, for example, an indium oxide / zinc oxide based amorphous transparent conductive film (Indium Zinc Oxide: IZO / I.Z.O.) (Registered) Trademark)) (made by Idemitsu Kosan Co., Ltd.) and the like.
In the case of a so-called back-emission type EL display device, it is not necessary to use a material having a light transmitting property, and any suitable material may be used.
Such a cathode 50 is formed by a sputtering method using a target material of the above material, a CVD method using a reactive gas containing the material, or the like.
[0037]
Next, a configuration near the driving TFT 123 provided in the actual display area 4 will be described with reference to FIG.
As shown in FIG. 2 , A silicon layer (switching element) 241 is formed thereon. The surface of this silicon layer 241 is made of SiO 2 And / or a gate insulating layer (insulating film) 282 mainly composed of SiN. In the present specification, the term “main component” refers to a component having the highest content ratio among constituent components. Further, the driving TFT 123 is constituted by a structure such as the silicon layer 241, the gate insulating layer 282, and the gate electrode 242.
[0038]
In the silicon layer 241, a region overlapping the gate electrode 242 with the gate insulating layer 282 interposed therebetween is a channel region 241a. The gate electrode 242 is electrically connected to a drain region of the switching TFT 112 (not shown). On the other hand, the surface of the gate insulating layer 282 which covers the silicon layer 241 and has the gate electrode 242 formed thereon is made of SiO 2 2 Is covered by an interlayer insulating layer (insulating film) 283 mainly composed of
[0039]
In the silicon layer 241, a lightly doped source region 241b and a heavily doped source region 241S are provided on the source side of the channel region 241a, while a lightly doped drain region 241c and a heavily doped drain region 241S are provided on the drain side of the channel region 241a. 241D are provided to form a so-called LDD (Light Doped Drain) structure. Of these, the high-concentration source region 241S is connected to the source electrode 243 via a contact hole 243a opened over the gate insulating layer 282 and the interlayer insulating layer 283. The source electrode 243 is configured as a part of the above-described power supply line 103 (see FIG. 1, and extends in the direction perpendicular to the paper of FIG. 5 at the position of the source electrode 243). On the other hand, the high-concentration drain region 241D is connected to a drain electrode 244 formed of the same layer as the source electrode 243 via a contact hole 244a opened over the gate insulating layer 282 and the interlayer insulating layer 283. Further, the upper layer of the interlayer insulating layer 283 on which the source electrode 243 and the drain electrode 244 are formed is covered with a planarizing insulating layer (planarizing insulating film) 284.
[0040]
The planarizing insulating layer 284 is formed of the above-described portions formed on the substrate 20, that is, various elements such as the silicon layer 241, the gate electrode 242, the source electrode 243, the drain electrode 244, the gate insulating layer 282, and the interlayer insulating layer 283. It is an interlayer insulating film formed on the upper side for embedding uneven portions relatively formed in accordance with the arrangement of the various elements and for uniformly forming the organic EL layer 60 and the like as described in detail later. Of the underlayer. The material of the planarization insulating layer 284 is preferably an organic material, and in this embodiment, a non-photosensitive acrylic resin is used. Note that, without being limited to the acrylic resin, a polyimide resin, a benzocyclobutene resin (hereinafter, referred to as a BCB resin), or the like may be employed as another organic material. In addition, a photosensitive material may be used among the organic materials described above, and in this case, a resist coating step which is a previous step for forming a pattern such as the contact hole 23a becomes unnecessary. Further, the flattening insulating layer 284 is formed to a desired film thickness by a polishing process after a liquid material is applied by a wet film forming method such as spin coating as described in a manufacturing method later. Have been. The film thickness is formed to be 3 μm or less, the flatness of the surface (maximum height difference of the uneven portion) is 0.2 μm or less, and the slope of the slope (based on the pixel electrode 23 formation region) is 4 degrees or less.
The layers from the substrate 20 to the planarization insulating layer 284 described above constitute the circuit unit 11.
[0041]
Further, on the surface of the flattening insulating layer 284, a pixel electrode 23 is formed, and a contact hole 23a is formed so as to penetrate the flattening insulating layer 284, and via a wiring buried in the contact hole. Thus, the pixel electrode 23 and the drain electrode 244 are connected. That is, the pixel electrode 23 is electrically connected to the high-concentration drain region 241D of the silicon layer 241 via the drain electrode 244.
[0042]
Note that TFTs (TFTs for driving circuits) included in the scanning line driving circuit 80 and the inspection circuit 90, that is, N-channel or P-channel TFTs forming an inverter included in a shift register among these driving circuits, for example. Has the same structure as the driving TFT 123 except that it is not connected to the pixel electrode 23, and is formed by the same process.
[0043]
The surface of the planarization insulating layer 284 on which the pixel electrode 23 is formed is in contact with the pixel electrode 23, for example, SiO 2. 2 And the like, and an organic bank layer (bank) 221 made of an acrylic resin or a polyimide resin. In the pixel electrode 23, the hole injection / transport layer 70 and the organic EL layer 60 are provided inside the openings 25 a provided in the lyophilic control layer 25 and the openings 221 a provided in the organic bank 221. Are stacked in this order from the pixel electrode 23 side. The “lyophilicity” of the lyophilicity control layer 25 in the present embodiment means that the lyophilicity is higher than at least the material of the organic bank layer 221 such as an acrylic resin or a polyimide resin. And
[0044]
Further, in the EL display device 1 of the present embodiment, in order to perform color display, each organic EL layer 60 is formed so that its emission wavelength band corresponds to each of the three primary colors of light. For example, as the organic EL layer 60, a red organic EL layer 60R corresponding to a red emission wavelength band, a green organic EL layer 60G corresponding to a green color, and a blue organic EL layer 60B corresponding to a blue color respectively correspond to each other. The pixels R, G, and B are provided, and one pixel for performing color display is configured by the pixels R, G, and B.
[0045]
In the EL display device 1 configured as described above, since the surface of the planarization insulating layer 284 is planarized with high precision by the polishing process, the pixel electrode 23 formed above the planarization insulating layer 284 and the organic EL layer are formed. The functional layer 110 having the layer 60 and the like is formed uniformly and smoothly according to the surface of the planarization insulating layer 284, and a layer film having a uniform film thickness is formed. In particular, when the drive current is supplied to the functional layer 110 by making the thickness of the functional layer 110 uniform, the thin film portion of the functional layer 110 on the pixel electrode 23 (described later) is not concentrated. Deterioration can be suppressed, and good emission characteristics can be obtained without variation in emission luminance. Further, the life of the EL display device 1 can be extended.
[0046]
In the present embodiment, the top emission type display device has been described. However, the present invention is not limited to the top emission type, but can be applied to a back emission type. In this case, a space between the substrate 20 and the sealing substrate is filled with an inert gas, the inert gas is sealed by a sealing resin, and a desiccant is disposed at a suitable position. It is.
According to such a configuration, it is possible to suppress the entry of moisture and oxygen into the inside of the EL display device 1 and to achieve a longer life of the EL display device.
[0047]
(Method of manufacturing EL display device)
Next, as an example of a method of manufacturing the EL display device 1 according to the present embodiment, a method of manufacturing a top emission type EL display device will be described with reference to FIGS. Each of the cross-sectional views shown in FIGS. 6 to 10 corresponds to a cross-sectional view taken along line AB in FIG. 2, and is shown in the order of each manufacturing process.
[0048]
First, as shown in FIG. 6A, a base protective layer 281 is formed on the surface of the substrate 20. Next, an amorphous silicon layer 501 is formed over the base protective layer 281 using a plasma CVD method or the like, and then crystal grains are grown by a laser annealing method or a rapid heating method to form a polysilicon layer.
[0049]
Next, as shown in FIG. 6B, the polysilicon layer is patterned by photolithography to form island-like silicon layers 241, 251 and 261. Among these, the silicon layer 241 is formed in the actual display area 4 and constitutes the driving TFT 123 connected to the pixel electrode 23. The silicon layers 251 and 261 are formed of the P-type TFT included in the scanning line driving circuit 80. This constitutes a channel type and an N-channel type TFT (TFT for a driving circuit), respectively.
[0050]
Next, a gate insulating layer 282 made of a silicon oxide film having a thickness of about 30 nm to 200 nm is formed on the entire surface of the silicon layers 241, 251 and 261, and the base protective layer 281 by a method such as a plasma CVD method or a thermal oxidation method. . Here, when the gate insulating layer 282 is formed using the thermal oxidation method, the silicon layers 241, 251 and 261 are also crystallized, and these silicon layers can be used as a polysilicon layer.
[0051]
When channel doping is performed on the silicon layers 241, 251 and 261, for example, about 1 × 10 12 cm -2 Boron ions are implanted at a dose of. As a result, the silicon layers 241, 251 and 261 have an impurity concentration (calculated based on the impurities after activation annealing) of about 1 × 10 17 cm -3 Becomes a low-concentration P-type silicon layer.
[0052]
Next, an ion implantation selection mask is formed on a part of the channel layer of the P-channel TFT and the N-channel TFT, and about 1 × 10 Fifteen cm -2 Is implanted at a dose of. As a result, high-concentration impurities are introduced into the openings of the patterning mask, and high-concentration source regions 241S and 261S and high-concentration drain regions 241D and 241D are formed in the silicon layers 241 and 261 as shown in FIG. 261D are formed.
[0053]
Next, as shown in FIG. 6C, a gate electrode forming conductive layer 502 made of doped silicon, a silicide film, or a metal film such as an aluminum film, a chromium film, or a tantalum film is formed over the entire surface of the gate insulating layer 282. To form The thickness of the conductive layer 502 is about 500 nm. Thereafter, by photolithography, as shown in FIG. 6D, a gate electrode 252 for forming a P-channel type driving circuit TFT, a gate electrode 242 for forming a pixel TFT, and an N-channel type driving circuit TFT. Is formed. Further, the drive control signal conducting section 320 (350) and the first layer 121 of the cathode power supply wiring are also formed. In this case, the drive control signal conducting section 320 (350) is arranged in the dummy area 5.
[0054]
Next, as shown in FIG. 6 (d), using the gate electrodes 242, 252 and 262 as a mask, phosphorus ions are applied to the silicon layers 241, 251 and 261 by about 4 × 10 Thirteen cm -2 Is implanted at a dose of. As a result, low concentration impurities are introduced into the gate electrodes 242, 252 and 262, and as shown in FIGS. 6C and 6D, the low concentration source regions 241b and 261b in the silicon layers 241 and 261 and Low concentration drain regions 241c and 261c are formed. Further, low-concentration impurity regions 251S and 251D are formed in silicon layer 251.
[0055]
Next, as shown in FIG. 7E, an ion implantation selection mask 503 that covers portions other than the P-channel type driving circuit TFT 252 is formed. Using this ion implantation selection mask 503, boron ions are applied to the silicon layer 251 by about 1.5 × 10 Fifteen cm -2 Is implanted at a dose of. As a result, the gate electrode 252 forming the TFT for the p-channel drive circuit also functions as a mask, so that the silicon layer 252 is doped with a high concentration impurity. Accordingly, the low-concentration impurity regions 251S and 251D are counter-doped and become a source region and a drain region of a P-type channel type driving circuit TFT.
[0056]
Next, as shown in FIG. 7F, an interlayer insulating layer 283 is formed over the entire surface of the substrate 20, and the interlayer insulating layer 283 and the gate insulating layer 282 are etched using a photolithography method. A contact hole C is formed at a position corresponding to the source electrode and the drain electrode of the TFT.
[0057]
Next, as shown in FIG. 7G, a conductive layer 504 made of a metal such as aluminum, chromium, or tantalum is formed so as to cover the interlayer insulating layer 283. The thickness of the conductive layer 504 is approximately 200 nm to 800 nm. Thereafter, of the conductive layer 504, a region 240a where the source electrode and the drain electrode of each TFT are to be formed, a region 310a where the drive voltage conducting portion 310 (340) is to be formed, and a second layer of the cathode power supply wiring are formed. An etching mask 505 is formed so as to cover the region 122a to be formed, and the conductive layer 504 is etched so that the source electrodes 243, 253, 263 and the drain electrodes 244, 254, 264 shown in FIG. Form.
[0058]
Next, as shown in FIG. 8I, a planarization insulating layer 284 is formed. As a method for forming the planarization insulating layer 284, a liquid material containing a non-photosensitive acrylic resin is applied by a spin coating method, and then half-cured (half-baked or calcined) by heat treatment. Here, the processing time of the half-cure is set so that a suitable hardness can be obtained when a subsequent polishing step is performed. In addition, by performing the spin coating method, good film thickness uniformity before the polishing step can be obtained. The method for applying the liquid material is not limited to the spin coating method, and another wet film forming method may be used as long as a desired film thickness uniformity is obtained.
[0059]
Next, as shown in FIG. 8J, a polishing step is performed on the planarization insulating layer 284. In the polishing step, various kinds of suitable materials are used for the polishing liquid and the polishing member W. The polishing liquid and the polishing member W are relatively rotated and reciprocated between the polishing member W and the planarizing insulating layer 284, and the polishing liquid is supplied to a gap between the two. Is flown, the planarization insulating layer 284 is planarized with high precision.
[0060]
Next, as shown in FIG. 8K, a step of forming a contact hole 23a in the planarization insulating layer 284 is performed. Therefore, in order to form the contact hole 23a, first, a resist coating step of applying a resist to the planarization insulating layer 284 by a spin coating method is performed, and second, exposure light is applied through the pattern mask of the contact hole 23a. The third step is a development step of removing the resist in the portion where the contact hole 23a is to be formed, and the fourth step is to remove the exposed planarized insulating layer 284 from which the resist has been removed. An etching process is performed. Note that an ashing process for removing the resist remaining after the etching step may be performed as a fifth step, but oxygen (O 2 O) is used in the etching step. 2 The ashing process can also be performed by performing a process such as plasma.
Further, after the contact hole 23a is formed, curing (baking) by heat treatment is performed, whereby the planarization insulating layer 284 is cured.
[0061]
Further, a conductive film serving as the pixel electrode 23 is formed so as to cover the entire surface of the substrate 20. Then, by patterning the transparent conductive film, as shown in FIG. 9 (l), a pixel electrode 23 which is electrically connected to the drain electrode 244 via the contact hole 23a of the planarization insulating layer 284 is formed, and at the same time, the dummy region is formed. 3 and 4, the pixel electrode 23 and the dummy pattern 26 are collectively referred to as the pixel electrode 23 in FIGS.
The pixel electrode 23 may be made of a transparent material such as ITO or IZO, or may be a laminated structure of titanium and ITO, or aluminum and IZO.
[0062]
The dummy pattern 26 is configured not to be connected to a lower metal wiring via the planarization insulating layer 284. That is, the dummy patterns 26 are arranged in an island shape, and have substantially the same shape as the shape of the pixel electrode 23 formed in the actual display area 4. Of course, the structure may be different from the shape of the pixel electrode 23 formed in the actual display area 4. In this case, the dummy pattern 26 includes at least the pattern located above the drive voltage conducting portion 310 (340).
[0063]
Next, as shown in FIG. 9 (m), a lyophilic control layer 25 as an insulating layer is formed on the pixel electrode 23, the dummy pattern 26, and the second interlayer insulating film. In the pixel electrode 23, the lyophilic control layer 25 is formed so as to be partially open, and holes can be moved from the pixel electrode 23 in the opening 25a (see also FIG. 3). The dummy region 5 has a structure in which an opening is not provided in the lyophilic control layer 25, but may be provided.
[0064]
Next, as shown in FIG. 9N, an organic bank layer 221 is formed at a predetermined position of the lyophilic control layer 25. As a specific method for forming the organic bank layer 221, there is a method using a photosensitive acrylic resin or a photosensitive polyimide resin, for example. The material of the organic bank layer 221 may be any material as long as it does not dissolve in the solvent of the ink described below and is easily patterned by etching or the like. Is more desirable.
[0065]
First, a liquid photosensitive acrylic resin is applied to the substrate after the formation of the lyophilic control layer 25 by spin coating, and then prebaked. Thereafter, the photosensitive acrylic resin layer is irradiated with ultraviolet light through a pattern mask of the organic bank layer 221, developed and baked to form a bank opening 221 a of an organic substance, and the organic bank layer having a wall surface in the opening 221 a. 221 is formed. In this case, the organic bank layer 221 includes at least the organic bank layer 221 located above the drive control signal conducting section 320.
[0066]
Next, the surface of the pixel electrode 23, the lyophilic control layer 25, and the organic bank layer 221 are subjected to plasma processing to form a lyophilic region and a lyophobic region. Specifically, the plasma processing step includes a preheating step and a step of making the upper surface of the organic bank layer 221 and the wall surface of the opening 221a, the electrode surface 23c of the pixel electrode 23, and the upper surface of the lyophilic control layer 25 lyophilic. And a step of making the upper surface of the organic bank layer 221 and the wall surface of the opening 221a lyophobic.
[0067]
That is, a substrate (the substrate 20 including a bank or the like) is heated to a predetermined temperature, for example, about 70 to 80 ° C., and then a plasma treatment (O 2) using oxygen as a reaction gas under atmospheric pressure is performed as an ink-philic process. 2 (Plasma treatment). Next, a plasma treatment (CF) using methane tetrafluoride as a reaction gas under atmospheric pressure is performed as an ink repelling process. 4 By performing (plasma treatment), lyophilicity and lyophobic properties are imparted to predetermined locations.
[0068]
Note that this CF 4 In the plasma processing, the electrode surface 23c of the pixel electrode 23 and the lyophilic control layer 25 are also slightly affected, but ITO, which is a material of the pixel electrode 23, has poor affinity for fluorine, and the fluorine compound of silicon is Because of unstable or high vapor pressure, SiO 2 Maintains lyophilicity even if it is fluorinated.
[0069]
Next, a hole injection / transport layer forming step is performed to form the hole injection / transport layer 70. In the hole injecting / transporting layer forming step, after the material ink containing the hole injecting / transporting layer material is ejected onto the electrode surface 23c by an inkjet method (liquid ejection method), a drying process and a heat treatment are performed. Then, a hole injection / transport layer 70 is formed. Note that, after the hole injection / transport layer forming step, the hole injection / transport layer is preferably performed in an inert gas atmosphere such as a nitrogen atmosphere or an argon atmosphere in order to prevent oxidation of the hole injection / transport layer 70 and the organic EL layer 60.
According to such an ink jet method, a material ink containing a hole injection / transport layer material was filled in an ink jet head (discharge head, not shown), and a discharge nozzle of the ink jet head was formed in the lyophilic control layer 25. While the ink jet head and the substrate 20 are relatively moved to face the electrode surface 23c located in the opening 25a, a droplet whose liquid amount per droplet is controlled is discharged from the discharge nozzle to the electrode surface 23c. Next, the hole injection / transport layer 70 is formed by evaporating the polar solvent contained in the material ink by performing a drying process on the ejected droplets.
As the material ink, for example, an ink obtained by dissolving a mixture of a polythiophene derivative such as polyethylene dioxythiophene and polystyrene sulfonic acid in a polar solvent such as isopropyl alcohol can be used. Here, the discharged droplet spreads on the electrode surface 23c and the lyophilic control layer 25 on which the lyophilic treatment has been performed. On the other hand, on the upper surface of the organic bank layer 221 subjected to the ink-repellent treatment, the droplet is repelled and does not adhere. Therefore, even if the droplet is displaced from the predetermined discharge position and a part of the droplet is applied to the surface of the organic bank layer 221, the surface of the organic bank layer 221 is not wetted by the droplet and the repelled droplet Is drawn into the exposed region of the lyophilic control layer 25 and the electrode 23. Further, since the flattening insulating layer 284 is formed, the liquid droplets spread on the surface of the electrode 23 and the hole injecting / transporting layer 70 having a uniform thickness can be formed.
[0070]
Next, a light emitting layer forming step is performed to form the organic EL layer 60. In the light emitting layer forming step, the material ink containing the light emitting layer material was discharged onto the hole injecting / transporting layer 70 by the same inkjet method as described above, followed by drying treatment and heat treatment to form the organic bank layer 221. The organic EL layer 60 is formed in the opening 221a.
[0071]
In the light emitting layer forming step, a nonpolar solvent in which the hole injection / transport layer 70 is insoluble is used as a solvent of the material ink used in forming the light emitting layer in order to prevent the hole injection / transport layer 70 from being redissolved. .
In this light emitting layer forming step, for example, an ink jet head (not shown) is filled with a material ink containing the material of the blue (B) light emitting layer, and the discharge nozzle of the ink jet head is placed in the opening 221 a of the organic bank layer 221. The material ink containing the material of the blue (B) light emitting layer is discharged from the discharge nozzle while the ink jet head and the substrate 20 are relatively moved while being opposed to the hole injection / transport layer 70 located therein. The droplets are discharged onto the hole injection / transport layer 70 as controlled droplets.
[0072]
The discharged droplet spreads on the hole injection / transport layer 70 and fills the opening 221a of the organic bank layer 221. On the other hand, on the surface of the organic bank layer 221 subjected to the ink-repellent treatment, the droplet is repelled and does not adhere. Thus, even if the droplet is displaced from the predetermined discharge position and a part of the droplet hangs on the surface of the organic bank layer 221, the surface does not get wet with the droplet, and the droplet is discharged from the organic bank layer 221. It is drawn into the opening 221a. Next, the non-polar solvent contained in the material ink is evaporated by subjecting the discharged droplets to a drying process, whereby the organic EL layer 60 is formed. In addition, droplets are dropped on the organic EL layer 60 of each color corresponding to each of the color display regions R, G, and B (see FIG. 5). Further, since the flattening insulating layer 284 is formed, the liquid droplets uniformly spread on the surface of the hole injection / transport layer 70.
[0073]
Here, the hole injection / transport layer 70 and the organic EL layer 60 are respectively formed by an ink jet process. At this time, the ink jet head controls the inclination of the head or the substrate in the moving direction according to the pitch between the light emitting dots. I have.
[0074]
Next, as shown in FIG. 10 (o), an electron injection layer forming step is performed to form the electron injection layer 52 on the organic EL layer 60, and in this step, an evaporation method is used. Here, the vapor deposition method is a method in which a metal or / and an organic substance is heated and evaporated in a vacuum vessel to deposit material atoms or molecules on a desired substrate to form a thin film. This is a method that can be easily formed in order.
[0075]
Subsequently, as shown in FIG. 10 (p), a cathode layer forming step is performed to form the cathode 50. In the cathode layer forming step, a sputtering method is used, and a material of the cathode 50 is a transparent conductive film. ITO is used, and is formed to have a thickness of 150 nm.
[0076]
Finally, the EL display device 1 is completed by sequentially forming the transparent protective film 40, the adhesive layer 45, and the cover substrate 46. This step is preferably performed in an atmosphere of an inert gas such as nitrogen, argon, or helium.
[0077]
According to the method for manufacturing the EL display device 1 of the present embodiment, the flattening insulating layer 284 is flattened with high precision by the polishing process, and thus has the same effect as the EL display device 1 described above.
[0078]
(Second embodiment)
Next, a second embodiment of the electro-optical device of the present invention will be described.
FIG. 11 is a plan view of an EL display device (electro-optical device) 1 ′ according to the present embodiment. In the present embodiment, only portions different from the first embodiment will be described, and the same components will be denoted by the same reference numerals and detailed description thereof will be omitted. In the EL display device 1 ', the transparent protective film 40, the adhesive layer 45, and the cover substrate 46 are not shown. Further, the present embodiment will be described with the vertical direction in the drawing of FIG. 11 as the Y direction and the horizontal direction in the drawing as the X direction.
[0079]
As shown in FIG. 11, in the EL display device 1 ′, a pixel electrode row 23Y (23Y1, 23Y2, 23Y3...) In which the pixel electrodes 23 are arranged in the Y direction is formed. The organic bank layer 221 is disposed between the pixel electrode (first electrode) 23m and the pixel electrode (second electrode) 23n, that is, between the pixel electrode rows 23Y1 and 23Y2, in the Y direction (predetermined direction). ), A bar-shaped bank (bank) 221Y is provided, and similarly, a bar-shaped bank 221Y is provided between the other pixel electrode rows 23Y2, 23Y3. Further, at both ends of the bar-shaped bank 221Y, end banks (banks) 221X extending in the X direction (directions intersecting with the bar-shaped bank 221Y) are provided at the ends of the bar-shaped bank 221Y. Further, a flattening insulating layer 284 is formed below the pixel electrode 23 as in the first embodiment.
[0080]
Further, the hole injection / transport layer 70 and the organic EL layer 60 are arranged in the Y direction in a space surrounded by the rod-shaped banks 221Y and the end banks 221X, that is, on the pixel electrode rows 23Y (23Y1, 23Y2, 23Y3 ...). The organic EL layer row 60Y (60Y1, 60Y2, 60Y3...) Formed in the above manner is formed. The organic EL layer rows 60Y1, 60Y2, and 60Y3 correspond to the red organic EL layer 60R, the green organic EL layer 60G, and the blue organic EL layer 60B, respectively. As a whole, the hole injection / transport layer 70 and the organic EL layer 60 are arranged in a so-called stripe type.
[0081]
In the EL display device 1 'configured as described above, since the flattening insulating layer 284 is formed, the same effects as those of the first embodiment can be obtained. Further, by forming the organic EL layer row 60Y, the mutual interval t between the pixel electrodes 23 in the Y direction is covered by the hole injection / transport layer 70 and the organic EL layer 60, and is included in the same pixel electrode row 23Y. Since no partition member (for example, a bank) for reducing pixels is formed between the adjacent pixel electrodes 23 (for example, 23m and 23o), the pixel electrodes can be widened, the aperture ratio increases, and the panel brightness improves. be able to. Further, since there is no partition member between the pixel electrodes in the Y direction, the hole injection / transport layer 70 and the organic EL layer 60 are formed uniformly, and the non-uniform light emission in the Y direction due to the uneven film thickness is eliminated, and the light emission characteristics are improved. , Light emission life and image quality can be improved.
[0082]
Next, a method of manufacturing the EL display device 1 ', particularly, a method of manufacturing the organic EL layer row 60Y (60Y1, 60Y2, 60Y3...) Will be described. The liquid discharge method is used as the method of forming the organic EL layer row 60Y as in the first embodiment. Particularly, in the present embodiment, the organic EL layer row 60Y having the same color in the Y direction is formed. It is formed by ejecting a liquid material while moving the head relatively in the Y direction.
[0083]
According to such a manufacturing method, since high accuracy of liquid ejection in the Y direction is not required, the speed of the relative movement can be set to be large, and therefore, the process time of liquid ejection can be reduced. Thus, the cost of the EL display device can be reduced.
[0084]
(Third embodiment)
Next, a third embodiment of the electro-optical device according to the present invention will be described.
The present embodiment is different from the first embodiment only in the material and forming method of the planarizing insulating layer 284. In the present embodiment, portions different from the first embodiment will be described with reference to FIGS. 8 (i), 8 (j), and 8 (k), and the same components will be denoted by the same reference numerals. And a detailed description is omitted.
[0085]
In this embodiment, a photosensitive acrylic resin is used as the material of the planarization insulating layer 284.
First, as shown in FIG. 8 (i), a liquid material containing a photosensitive acrylic resin is applied by a spin coating method as in the first embodiment, and then prebaked by a heat treatment.
Next, as shown in FIG. 8J, a polishing step is performed in the same manner as in the first embodiment, and the planarization insulating layer 284 is planarized with high precision.
Next, as shown in FIG. 8K, a step of forming a contact hole 23a in the planarization insulating layer 284 is performed. Since a photosensitive acrylic resin is used as the material of the planarizing insulating layer 284, there is no need to perform a resist coating step, and other steps are performed in the same manner as in the first embodiment.
[0086]
According to such a method for manufacturing an EL display device, the same effects as in the first embodiment can be obtained, and the resist coating step is not required, so that the cost of the EL display device can be reduced.
In the present embodiment, a photosensitive polyimide resin may be adopted without being limited to the photosensitive acrylic resin.
[0087]
(Fourth embodiment)
Next, a fourth embodiment of the electro-optical device according to the present invention will be described.
The present embodiment is different from the first embodiment only in the material and forming method of the planarizing insulating layer 284. In the present embodiment, portions different from the first embodiment will be described with reference to FIGS. 8 (i), 8 (j), and 8 (k), and the same components will be denoted by the same reference numerals. And a detailed description is omitted.
[0088]
In the present embodiment, a non-photosensitive BCB resin is employed as a material of the planarizing insulating layer 284.
First, as shown in FIG. 8I, a liquid material containing a non-photosensitive BCB resin is applied by a spin coating method as in the first embodiment, and then prebaked by a heat treatment.
Next, as shown in FIG. 8J, a polishing step is performed in the same manner as in the first embodiment, and the planarization insulating layer 284 is planarized with high precision. Subsequently, a silicon nitride (SiN) film is formed on the planarization insulating layer 284.
Next, as shown in FIG. 8K, a step of forming a contact hole 23a penetrating the silicon nitride film and the planarizing insulating layer 284 is performed. In this step, oxygen (O 2 ) Gas and CF 4 A dry etching method using a mixed gas with a gas is used, and the other steps are the same as in the first embodiment.
[0089]
According to such a method of manufacturing an EL display device, the same effects as in the first embodiment can be obtained, and the residue of the resist can be removed by dry etching using the mixed gas.
In this embodiment, the silicon nitride film is formed on the planarization insulating layer 284. However, instead of the silicon nitride film, silicon oxide (SiO 2 ) A film may be formed.
[0090]
Next, a modification of the fourth embodiment will be described.
In this modification, a photosensitive BCB resin is employed as the material of the planarizing insulating layer 284. This modification will be described with reference to FIGS. 8 (i), 8 (j) and 8 (k), and the same components will be denoted by the same reference numerals and detailed description thereof will be omitted.
[0091]
First, as shown in FIG. 8I, a liquid material containing a photosensitive BCB resin is applied by a spin coating method as in the first embodiment, and then prebaked by a heat treatment.
Next, as shown in FIG. 8J, a polishing step is performed in the same manner as in the first embodiment, and the planarization insulating layer 284 is planarized with high precision.
Next, as shown in FIG. 8K, a step of forming a contact hole 23a penetrating the silicon nitride film and the planarizing insulating layer 284 is performed. Since the photosensitive BCB resin is used as the material of the planarization insulating layer 284, the resist coating step is omitted. Further, after the development step or the final baking step, oxygen (O 2 O) is used in the step of removing the residue. 2 ) Gas and CF 4 A dry etching method using a mixed gas with a gas is used, and the other steps are the same as in the first embodiment.
[0092]
According to such a method for manufacturing an EL display device, the same effects as in the first embodiment can be obtained, and the resist coating step is not required, so that the cost of the EL display device can be reduced.
[0093]
(Fifth embodiment)
Hereinafter, a specific example of an electronic apparatus including the EL display device according to the first embodiment will be described with reference to FIG.
FIG. 12A is a perspective view illustrating an example of a mobile phone. In FIG. 12A, reference numeral 1000 denotes a mobile phone main body, and reference numeral 1001 denotes a display unit using the EL display device.
FIG. 12B is a perspective view illustrating an example of a wristwatch-type electronic device. In FIG. 12B, reference numeral 1100 denotes a watch main body, and reference numeral 1101 denotes a display unit using the EL display device.
FIG. 12C is a perspective view illustrating an example of a portable information processing device such as a word processor or a personal computer. In FIG. 12C, reference numeral 1200 denotes an information processing device, reference numeral 1201 denotes an input unit such as a keyboard, reference numeral 1202 denotes a display unit using the above-described EL display device, and reference numeral 1203 denotes an information processing device main body.
[0094]
Each of the electronic devices shown in FIGS. 12A to 12C includes a display unit using the EL display device according to the first embodiment, and the EL display according to the first embodiment. Because of the features of the device, the electronic device is suitable.
To manufacture these electronic devices, the EL display device 1 of the first, second, third, or fourth embodiment is used as a display unit of various electronic devices such as a mobile phone, a portable information processing device, and a wristwatch-type electronic device. Manufactured by assembling.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a wiring structure of an EL display device according to a first embodiment of the present invention.
FIG. 2 is a plan view schematically showing the configuration of the EL display device according to the first embodiment of the present invention.
FIG. 3 is a sectional view taken along the line AB in FIG. 2;
FIG. 4 is a sectional view taken along the line CD of FIG. 2;
FIG. 5 is an enlarged sectional view of a main part of FIG. 3;
FIG. 6 is a process chart for explaining a method of manufacturing the EL display device according to the first embodiment of the present invention.
FIG. 7 is a process chart illustrating a method for manufacturing the EL display device of the present invention following FIG. 6;
FIG. 8 is a process chart illustrating a method for manufacturing the EL display device of the present invention, following FIG. 7;
FIG. 9 is a process chart illustrating a method for manufacturing the EL display device of the present invention, following FIG. 8;
FIG. 10 is a process chart illustrating a method for manufacturing the EL display device of the present invention, following FIG. 9;
FIG. 11 is a plan view of an EL display device according to a second embodiment of the present invention.
FIG. 12 is a perspective view showing an electronic device of the invention.
[Explanation of symbols]
1, 1 'EL display device (electro-optical device), 20 substrates, 23 pixel electrodes (electrodes), 23m pixel electrodes (first electrodes), 23n pixel electrodes (second electrodes), 60 organic EL layers (light-emitting layers) ), 284 planarizing insulating layer (planarizing insulating layer film), 221Y rod-shaped bank, 221X end bank, 1000, 1100, 1200

Claims (10)

基板と発光層との間に平坦化絶縁膜を備えた電気光学装置の製造方法であって、
前記平坦化絶縁膜を形成する工程は研磨工程を具備していることを特徴とする電気光学装置の製造方法。A method for manufacturing an electro-optical device including a planarizing insulating film between a substrate and a light-emitting layer,
The method for manufacturing an electro-optical device, wherein the step of forming the planarizing insulating film includes a polishing step. 前記平坦化絶縁膜を形成する工程は湿式成膜法を施す工程を具備していることを特徴とする請求項１に記載の電気光学装置の製造方法。The method of manufacturing an electro-optical device according to claim 1, wherein the step of forming the planarizing insulating film includes a step of performing a wet film forming method. 前記平坦化絶縁膜の材料は有機材料であることを特徴とする請求項１又は請求項２に記載の電気光学装置の製造方法。The method for manufacturing an electro-optical device according to claim 1, wherein a material of the planarizing insulating film is an organic material. 前記有機材料は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂のうちいずれかを含んでいることを特徴とする請求項３に記載の電気光学装置の製造方法。The method according to claim 3, wherein the organic material includes any one of an acrylic resin, a polyimide resin, and a benzocyclobutene resin. 前記有機材料は感光性材料であることを特徴とする請求項３又は請求項４に記載の電気光学装置の製造方法。The method according to claim 3, wherein the organic material is a photosensitive material. 前記発光層を形成する工程は湿式成膜法を施す工程を具備することを特徴とする請求項１に記載の電気光学装置の製造方法。2. The method according to claim 1, wherein the step of forming the light emitting layer includes a step of performing a wet film forming method. 前記湿式成膜法は液体吐出法であることを特徴とする請求項６に記載の電気光学装置の製造方法。7. The method according to claim 6, wherein the wet film forming method is a liquid discharging method. 基板と発光層との間に平坦化絶縁膜を備えた電気光学装置であって、
請求項１から請求項７のうちいずれかに記載の製造方法で形成されることを特徴とする電気光学装置。An electro-optical device having a planarizing insulating film between a substrate and a light emitting layer,
An electro-optical device formed by the manufacturing method according to claim 1. 前記発光層と前記平坦化絶縁膜との間に電極を具備する電気光学装置であって、
第一の電極と当該第一の電極に隣接する第二の電極との間には所定の方向に延在する棒状バンクが複数並んで形成され、
当該棒状バンクの両端部には前記棒状バンクに交わる方向に延在する端部バンクが接続され、
前記棒状バンク及び前記端部バンクによって形成された空間に前記発光層が形成されていることを特徴とする請求項８に記載の電気光学装置。An electro-optical device including an electrode between the light emitting layer and the planarizing insulating film,
A plurality of bar-shaped banks extending in a predetermined direction are formed between the first electrode and the second electrode adjacent to the first electrode,
End banks extending in a direction intersecting the rod bank are connected to both ends of the rod bank,
The electro-optical device according to claim 8, wherein the light emitting layer is formed in a space formed by the rod-shaped bank and the end bank. 請求項８又は請求項９に記載の電気光学装置を具備することを特徴とする電子機器。An electronic apparatus comprising the electro-optical device according to claim 8.
JP2003097257A 2003-03-31 2003-03-31 Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus Withdrawn JP2004303644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003097257A JP2004303644A (en) 2003-03-31 2003-03-31 Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003097257A JP2004303644A (en) 2003-03-31 2003-03-31 Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus

Publications (1)

Publication Number Publication Date
JP2004303644A true JP2004303644A (en) 2004-10-28

Family

ID=33409094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003097257A Withdrawn JP2004303644A (en) 2003-03-31 2003-03-31 Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus

Country Status (1)

Country Link
JP (1) JP2004303644A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006162881A (en) * 2004-12-06 2006-06-22 Sharp Corp Manufacturing method of display device substrate
JP2006294623A (en) * 2005-04-14 2006-10-26 Thomson Licensing Active matrix type display device having electro-optical element with lower two layer electrode
JP2007128688A (en) * 2005-11-01 2007-05-24 Toshiba Matsushita Display Technology Co Ltd Display device and manufacturing method of the same
JP2007287537A (en) * 2006-04-19 2007-11-01 Dainippon Printing Co Ltd Manufacturing method of electroluminescent element
US7986095B2 (en) 2005-08-26 2011-07-26 Samsung Electronics Co., Ltd. Organic light emitting diode with enhanced luminance and light uniformity
WO2016158678A1 (en) * 2015-03-31 2016-10-06 株式会社神戸製鋼所 Metal substrate
US11050045B2 (en) 2018-10-23 2021-06-29 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP2022177093A (en) * 2019-10-11 2022-11-30 堺ディスプレイプロダクト株式会社 Organic el display device and method for manufacturing the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006162881A (en) * 2004-12-06 2006-06-22 Sharp Corp Manufacturing method of display device substrate
KR101267357B1 (en) * 2005-04-14 2013-05-27 톰슨 라이센싱 Active-matrix display with electrooptic elements having lower bilayer electrodes
JP2006294623A (en) * 2005-04-14 2006-10-26 Thomson Licensing Active matrix type display device having electro-optical element with lower two layer electrode
US7986095B2 (en) 2005-08-26 2011-07-26 Samsung Electronics Co., Ltd. Organic light emitting diode with enhanced luminance and light uniformity
JP2007128688A (en) * 2005-11-01 2007-05-24 Toshiba Matsushita Display Technology Co Ltd Display device and manufacturing method of the same
JP2007287537A (en) * 2006-04-19 2007-11-01 Dainippon Printing Co Ltd Manufacturing method of electroluminescent element
JP4736923B2 (en) * 2006-04-19 2011-07-27 大日本印刷株式会社 Method for manufacturing electroluminescent device
WO2016158678A1 (en) * 2015-03-31 2016-10-06 株式会社神戸製鋼所 Metal substrate
JP2016193512A (en) * 2015-03-31 2016-11-17 株式会社神戸製鋼所 Metal substrate
CN107409446A (en) * 2015-03-31 2017-11-28 株式会社神户制钢所 Metal substrate
TWI629801B (en) * 2015-03-31 2018-07-11 神戶製鋼所股份有限公司 Metal substrate for substrate type thin film solar cell or upper light emitting type organic EL element
US11050045B2 (en) 2018-10-23 2021-06-29 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US12082479B2 (en) 2018-10-23 2024-09-03 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP2022177093A (en) * 2019-10-11 2022-11-30 堺ディスプレイプロダクト株式会社 Organic el display device and method for manufacturing the same
JP7410242B2 (en) 2019-10-11 2024-01-09 堺ディスプレイプロダクト株式会社 Organic EL display device and its manufacturing method

Similar Documents

Publication Publication Date Title
JP4366988B2 (en) Organic EL device and electronic device
JP3997888B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
KR100702022B1 (en) Organic el device, method of manufacturing the same, and electronic apparatus
KR100498850B1 (en) Display device and electronic equipment
KR100498849B1 (en) Display device and electronic equipment
JP4465951B2 (en) Manufacturing method of electro-optical device
JP5126168B2 (en) Organic EL device and electronic device
JP2004127606A (en) Electrooptical device and electronic apparatus
JP4678124B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2004303644A (en) Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus
JP4701580B2 (en) ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2006222195A (en) Organic el apparatus, manufacturing method thereof, and electronic apparatus
JP4736544B2 (en) Electro-optical device and electronic apparatus
JP2005011572A (en) Organic electroluminescent device, its manufacturing method, and electronic apparatus
JP4470385B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4207511B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2004303645A (en) Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus
JP2005085487A (en) Electro-optical device, manufacturing method of electro-optical device, and electronic equipment
JP4273808B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4613700B2 (en) Electro-optical device and electronic apparatus
JP3733947B2 (en) Display device and electronic device
JP4649860B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP5003808B2 (en) Electro-optical device and electronic apparatus
JP4466479B2 (en) Electro-optical device and electronic apparatus
JP2004071460A (en) Electro-optical device, its manufacturing method and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080124