JP4470385B2 - Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus - Google Patents

Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP4470385B2
JP4470385B2 JP2003097259A JP2003097259A JP4470385B2 JP 4470385 B2 JP4470385 B2 JP 4470385B2 JP 2003097259 A JP2003097259 A JP 2003097259A JP 2003097259 A JP2003097259 A JP 2003097259A JP 4470385 B2 JP4470385 B2 JP 4470385B2
Authority
JP
Japan
Prior art keywords
thin film
electro
film transistor
optical device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003097259A
Other languages
Japanese (ja)
Other versions
JP2004303646A5 (en
JP2004303646A (en
Inventor
祐治 茅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003097259A priority Critical patent/JP4470385B2/en
Publication of JP2004303646A publication Critical patent/JP2004303646A/en
Publication of JP2004303646A5 publication Critical patent/JP2004303646A5/ja
Application granted granted Critical
Publication of JP4470385B2 publication Critical patent/JP4470385B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、及び電気光学装置の製造方法、並びに電子機器に関するものである。
【従来の技術】
【０００２】
従来、基板上に複数の薄膜トランジスタ（以下、ＴＦＴと称す。）と、このＴＦＴによって駆動される有機ＥＬ素子とを有した有機ＥＬ表示装置が知られている。また、このような有機ＥＬ表示装置においては、ＴＦＴと有機ＥＬ素子との間に層間絶縁膜が形成されており、良好な電気絶縁性が得られた構成となっている。
【０００３】
このような有機ＥＬ表示装置の中でも、有機ＥＬ素子を形成する方法としては、蒸着法を用いるのが一般的であったが、近年では湿式法による形成方法が提案され、その中でも液体吐出法が注目されている。当該液体吐出法は、各種材料を液状化させた液体材料を微細な領域に正確に吐出して定着させることができるので、フォトリソグラフィが不要になり、材料の無駄が発生せず、製造コストの低減が可能になる。
【０００４】
上記の湿式法によれば、液体材料が配置される部位が凹凸面を有した場合に、当該液体材料が凹部に偏って配置され、その膜厚が不均一になり、発光特性のバラツキや、有機ＥＬ表示装置の短寿命化を招くという課題がある。そのため、湿式法を施す前に下地の層間絶縁膜等の表面を高精度に平坦化する必要がある。
【０００５】
層間絶縁膜等の表面を平坦化する技術として、予め基板に溝を設け、ＴＦＴ等の駆動素子を当該溝に埋設する技術が提案されている（特許文献１〜７参照。）。
【０００６】
【特許文献１】
特開平０３−１５９１７５号公報
【特許文献２】
特開平０６−０９５１５５号公報
【特許文献３】
特開平０６−１３０４１８号公報
【特許文献４】
特開平０８−０９５０６２号公報
【特許文献５】
特開平１０−２６８３４３号公報
【特許文献６】
特開平１０−３３９８７３号公報
【特許文献７】
特開２０００−２１４４８２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の特許文献の技術によれば、ゲート電極（駆動素子）だけを埋め込んでも、他の回路及び配線（駆動素子）が突起となり平坦化が困難であるという問題があった。また、大画面パネルの場合、配線抵抗の影響を軽減するために配線幅を広げるだけでなく、ある程度の厚みで配線を形成する必要があるため、平坦化が困難になるという問題があった。また、コンデンサ（駆動素子）を形成する場合には、配線を重ねる必要があり、平坦化が更に困難になるという問題あった。
【０００８】
また、図９に示すように、基板５００に溝５１０を設け、当該溝５１０に薄膜層（多結晶シリコン層、配線等）５２０を形成する場合に、理想的には図９（ａ）及び（ｂ）に示すように基板表面５００ａが平坦となるように溝５１０に薄膜層５２０が形成されることが好ましいが、一般的なフォトリソプロセスでは基板表面５００ａの平坦化は困難であり、図９（ｃ）及び（ｄ）に示すようにスイッチング素子のパターンの位置ズレや寸法ズレによって隙間５５０や突起部５６０が形成されてしまい、完全な平坦化を実現することができないという問題があった。
【０００９】
この発明は、このような事情を考慮してなされたもので、良好な有機ＥＬ素子を形成するために、液体吐出法で有機ＥＬ素子を形成することが容易になる電気光学装置、及び電気光学装置の製造方法、並びに電子機器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明は以下の手段を採用した。
即ち、本発明の電気光学装置は、基板上に設けられている駆動素子を含む回路部および画素電極を有する電気光学装置であって、前記基板は前記駆動素子を含む回路部の位置に対応して形成された凹部を有し、さらにスイッチング素子及び配線と画素電極の間に平坦化絶縁膜を有していることを特徴とする。
また、前記凹部は基板表面からの深さが異なる部分を含むことを特徴とする。
ここで、駆動素子とは、スイッチング素子、各種電極、各種配線、各種絶縁膜、保持容量等からなり、電気光学装置の駆動信号（走査信号、画素信号、駆動制御信号等）に応じて、発光層を狭持する対向電極間に電圧を付与するものであり、当該駆動信号に応じて発光層を発光する機能を備えた素子である。
また、発光層とは、画素電極と対向電極から供給される正孔と電子が結合し、励起状態から失活することにより、発光現象が生ずる性質を有したものである。
また、凹部とは、駆動素子のうちいずれかを埋設するために、基板に形成された部位であり、当該凹部の位置は駆動素子の位置に対応して形成されている。更に、従来まで基板面から突起した駆動素子が埋設されるので、所望に平坦化された平坦面が形成される。
また、平坦化絶縁膜とは、凹部に埋設された駆動素子の上方に形成される層間絶縁膜であり、また、上記所望に平坦化された平坦面に対して更に高精度な平坦化を補完的に行い、で画素電極や発光層等の発光機能層が形成される下地膜を意味する。
従って本発明によれば、駆動素子を基板に埋設して得られる平坦面を、平坦化絶縁膜によって更に高精度に平坦化することができるので、平坦化絶縁膜の上層に形成される発光層等の発光機能層が均一に形成され、発光特性のバラツキが生じず、良好な発光特性が得られ、長寿命化が達成された電気光学装置を提供することができる。
また本発明は先に記載の電気光学装置であり、前記平坦化絶縁膜の材料が有機材料であることを特徴とする。
有機材料はフォトリソプロセスによってパターンを容易に形成できるだけでなく、感光性を持たせてフォト工程のみでパターンを形成することができる。そのため、無機材料と比べて工程短縮・コスト削減という効果が得られる。
また本発明は先に記載の電気光学装置であり、前記有機材料は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂のうちいずれかを含んでいることを特徴とする。
これらの材料は、有機材料の特徴を有するのみならず、耐熱性にすぐれ、電気光学装置製造プロセスの加工条件（温度）を高く設定することができるので、他の材料を使った場合に比べて高信頼性の電気光学装置を提供することができる。
また、本発明は先に記載の電気光学装置であり、前記回路部が、電源線、走査線、データ線の一部を含むことを特徴とする。
また本発明の電気光学装置の製造方法は、基板上に、駆動素子と、平坦化絶縁膜と、画素電極と、発光層と、対向電極とを順に形成する電気光学装置の製造方法であって、基板に凹部をする工程と、当該凹部に駆動素子を含む回路部を形成する工程と、前記回路部を埋設して平坦面を形成する工程と、平坦面を補完する平坦化絶縁膜を形成する工程とを具備することを特徴とする。
従って本発明によれば、所望に平坦化された平坦面が平坦化絶縁膜によって更に高精度に平坦化されるので、平坦化絶縁膜の上層に形成される発光層等の発光機能層が均一に形成され、発光特性のバラツキが生じず、良好な発光特性が得られ、長寿命化が達成された電気光学装置を提供することができる。
【００１１】
また、本発明の電気光学装置の製造方法は前記基板に凹部を形成する工程が、第１のパターンにより凹部を形成する工程と、第１のパターンとは異なる第２のパターンにより凹部を形成する工程とを具備することを特徴とする。
また、本発明は先に記載の電気光学装置の製造方法であり、平坦化絶縁膜を形成する工程は、耐熱性感光性樹脂を塗布する工程と、前記耐熱性感光性樹脂を乾燥させる工程と、平坦化膜パターンの露光用マスクを通して前記耐熱性感光性樹脂に対して紫外線を照射する工程と、現像液によって前記耐熱性感光性樹脂の不要部分を溶解除去する工程と、前記耐熱性感光性樹脂を焼成する工程とを具備していることを特徴とする。
有機材料のパターニングによって平坦化絶縁膜を形成する場合、耐熱性感光性樹脂を用いるのが最も簡便で低コスト化が可能である。従って、高信頼性の電気光学装置を低コストで提供することができる。
また、本発明は先に記載の電気光学装置の製造方法であり、前記耐熱性感光性樹脂が、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂のうちいずれかを含んでいることを特徴とする。
これらの耐熱性感光樹脂は、表示体分野、半導体分野等で広く使われており、容易に入手でき、コストも類似材料の中では比較的安い。従って高信頼性の電気光学装置を低コストで提供することができる。
【００１２】
また、本発明は先に記載の電気光学装置の製造方法であり、発光層を形成する工程は湿式法を施す工程を具備することを特徴とする。ここで、湿式法の中でも液体吐出法であることが好ましい。
従って、本発明によれば、液体吐出装置に設定されたパターンの電子データに応じて、吐出量が制御された液体材料を微細な領域に正確に吐出して定着させることができるので、マスクパターンを転写するフォトプロセスが不要になり、材料の無駄が発生せず、製造コストの低減が可能になる。
また、平坦化絶縁膜が高精度な平坦面を有しているので、上記方法で吐出された発光層の液体材料は均一になり、また、液体吐出法により一滴あたりの液体材料の吐出量が一定に管理されているので、発光層の膜厚が均一になり、先に記載の製造方法と同様の効果を奏する。
【００１３】
次に、本発明の電子機器は、先に記載の電気光学装置を備えたことを特徴とするものである。
従って、本発明の電子機器としては、例えば、携帯電話機、移動体情報端末、時計、ワープロ、パソコンなどの情報処理装置などを例示することができる。このように電子機器の表示部に、本発明の電気光学装置を採用することによって、良好な発光特性及び発光寿命の表示部を備え、低コストの電子機器となる。
これらの電子機器を製造するには、電気光学装置を携帯電話、携帯型情報処理装置、腕時計型電子機器等の各種電子機器の表示部に組み込むことにより製造される。
【００１４】
【発明の実施の形態】
以下では、本発明に係る電気光学装置、及び電気光学装置の製造方法、並びに電子機器の実施の形態について、図面を参照して説明する。なお、係る実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。なお、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
【００１５】
（第１の実施形態）
（ＥＬ表示装置）
まず、第１の実施形態として本発明の製造方法によって製造される電気光学装置について説明する。そこで、電気光学物質の一例である電界発光型物質、中でも有機エレクトロルミネッセンス（ＥＬ）材料を用いたＥＬ表示装置について説明する。図１は本実施形態に係るＥＬ表示装置の配線構造を示す模式図である。
【００１６】
図１に示すＥＬ表示装置（電気光学装置）１は、薄膜トランジスタ（Thin Film Transistor、以下では、ＴＦＴと略記する）を用いたアクティブマトリクス方式のＥＬ表示装置である。
【００１７】
このＥＬ表示装置１は、複数の走査線（配線）１０１…と、各走査線１０１に対して直角に交差する方向に延びる複数の信号線（配線）１０２…と、各信号線１０２に並列に延びる複数の電源線（配線）１０３…とがそれぞれ配線された構成を有するとともに、走査線１０１…と信号線１０２…の各交点付近に、画素領域Ｘ…が設けられている。
【００１８】
信号線１０２には、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチを備えるデータ線駆動回路１００が接続されている。また、走査線１０１には、シフトレジスタ及びレベルシフタを備える走査線駆動回路８０が接続されている。
【００１９】
更に、画素領域Ｘ各々には、走査線１０１を介して走査信号がゲート電極に供給されるスイッチング用ＴＦＴ（駆動素子）１１２と、このスイッチング用ＴＦＴ１１２を介して信号線１０２から共有される画素信号を保持する保持容量（駆動素子）１１３と、当該保持容量１１３によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ（駆動素子）１２３と、この駆動用ＴＦＴ１２３を介して電源線１０３に電気的に接続したときに当該電源線１０３から駆動電流が流れ込む画素電極２３と、当該画素電極２３と陰極５０との間に挟み込まれた発光機能層１３とが設けられている。
【００２０】
このＥＬ表示装置１によれば、走査線１０１が駆動されてスイッチング用ＴＦＴ１１２がオン状態になると、そのときの信号線１０２の電位が保持容量１１３に保持され、当該保持容量１１３の状態に応じて、駆動用ＴＦＴ１２３のオン・オフ状態が決まる。そして、駆動用ＴＦＴ１２３のチャネルを介して、電源線１０３から画素電極２３に電流が流れ、更に発光機能層１３を介して陰極５０に電流が流れる。発光機能層１３は、これを流れる電流量に応じて発光する。
【００２１】
次に、本実施形態のＥＬ表示装置１の全体的な態様について説明する。
図２に示すＥＬ表示装置１は、電気絶縁性を備える基板２０と、図示略のスイッチング用ＴＦＴに接続された画素電極が基板２０上にマトリックス状に配置される図示略の画素電極域と、画素電極域の周囲に配置されるとともに各画素電極に接続される電源線１０３…と、少なくとも画素電極域上に位置する平面視ほぼ矩形の画素部３（図中一点鎖線枠内）とを具備して構成されている。また画素部３は、中央部分の実表示領域４（図中二点鎖線枠内）と、実表示領域４の周囲に配置されたダミー領域５（一点鎖線および二点鎖線の間の領域）とに区画されている。
【００２２】
実表示領域４には、図１に示した画素領域Ｘに対応して画素Ｒ、Ｇ、Ｂが複数配置されている。また、実表示領域４の図中両側には、走査線駆動回路８０、８０が配置されている。この走査線駆動回路８０、８０はダミー領域５の下層側に位置して設けられている。
【００２３】
更に、実表示領域４の図中上側には、検査回路９０が配置されている。この検査回路９０はダミー領域５の下層側に位置して設けられている。この検査回路９０は、ＥＬ表示装置１の作動状況を検査するための回路であって、例えば検査結果を外部に出力する不図示の検査情報出力手段を備え、製造途中や出荷時の表示装置の品質、欠陥の検査を行うことができるように構成されている。
【００２４】
走査線駆動回路８０および検査回路９０の駆動電圧は、所定の電源部から駆動電圧導通部を介して印加されている。また、これら走査線駆動回路８０および検査回路９０への駆動制御信号および駆動電圧は、このＥＬ表示装置１の作動制御を司る所定のメインドライバなどから駆動制御信号導通部及び駆動電圧導通部を介して送信および印加されるようになっている。
なお、この場合の駆動制御信号とは、走査線駆動回路８０および検査回路９０が信号を出力する際の制御に関連するメインドライバなどからの指令信号である。
【００２５】
次に、図３及び図４を参照し、ＥＬ表示装置１の中でも画素Ｒ、Ｇ、Ｂを構成している画素領域Ｘについて説明する。図３はＥＬ表示装置１の要部断面図、図４は図３のＡ−Ａ’平面図である。なお、図３は図４のＢ−Ｂ’断面に対応している。また、図３及び図４においては、配線や絶縁膜の境界線が重なっている部分を拡大分離して表示している。
ＥＬ表示装置１は、基板２０上に、回路部（駆動素子）と、層間絶縁層１２と、発光機能層１３とを備えた構成となっている。次に、本実施形態においては、回路部、層間絶縁層１２、発光機能層１３を順に説明する。
【００２６】
（回路部）
回路部は、基板２０に形成された凹部７７に埋設されており、スイッチング用ＴＦＴ（駆動素子）１１２と、駆動用ＴＦＴ（駆動素子）１２３と、保持容量（駆動素子）１１３とを備えている。なお、凹部７７を含む基板２０の表面には不図示の下地保護層が形成されている。
【００２７】
基板２０は、透明基板及び不透明基板のいずれも用いることができる。不透明基板としては、例えば、アルミナ等のセラミック、ステンレススチール等の金属シートに表面酸化などの絶縁処理を施したものの他に、熱硬化性樹脂、熱可塑性樹脂などが挙げられる。なお、凹部７７をエッチング法により形成する場合には、エッチング性が良好な材料が好ましい。
【００２８】
図４に示すように、スイッチング用ＴＦＴ１１２は、ゲート電極１１２Ｇと、ソース領域１１２Ｓと、ドレイン領域１１２Ｄとを有しており、これらは凹部７７に埋設されている。これらは、ポリシリコン等の半導体材料からなり、イオン注入法によりＰ（リン）イオン等の不純物が混入されている。ソース領域１１２Ｓとドレイン領域１１２Ｄとの間には不図示のチャネル領域が形成されており、当該チャネル領域はゲート電極１１２Ｇの電界の作用によってソース領域１１２Ｓとドレイン領域１１２Ｄとは導通状態となる。ゲート電極１１２Ｇと走査線１０１とは同一部材であるので、走査線駆動回路８０の走査信号がゲート電極１１２Ｇに供給されるようになっている。また、ソース領域１１２Ｓ及び信号線１０２、ドレイン領域１１２Ｄ及びドレイン電極ＤＲは、コンタクトホールＣを介して電気的に接続されている。
【００２９】
駆動用ＴＦＴ１２３は、ゲート電極１２３Ｇと、ソース領域１２３Ｓと、ドレイン領域１２３Ｄとを有しており、これらは凹部７７に埋設されている。これらは、ポリシリコン等の半導体材料からなり、イオン注入法によりＰ（リン）イオン等の不純物が混入されている。ソース領域１２３Ｓとドレイン領域１２３Ｄとの間には不図示のチャネル領域が形成されており、当該チャネル領域はゲート電極１２３Ｇの電界の作用によってソース領域１２３Ｓとドレイン領域１２３Ｄとは導通状態となる。ゲート電極１２３Ｇは、ドレイン電極ＤＲとコンタクトホールを介して電気的に接続されていると共に、下層電極４１と同一部材で一体形成されている。また、ソース領域１２３Ｓ及び電源線１０３、ドレイン領域１２３Ｄ及び画素電極２３は、コンタクトホールＣ及び中継電極１０を介して電気的に接続されている。ここで、中継電極１０は、層間絶縁層１２（後述）に形成されたコンタクトホールＣを埋設するように形成されている。
【００３０】
保持容量（駆動素子）１１３は、電源線１０３と下層電極４１とからなり、下層電極４１が凹部７７に埋設されている。下層電極４１はゲート電極１２３Ｇ及びドレイン電極ＤＲと接続されているので、ドレイン領域１１２Ｄを介して供給される画像信号を保持し、当該保持された画像信号がゲート電極１２３Ｇに供給されるようになっている。
このような回路部においては、凹部７７によって基板２０の内部に埋設されるので、その表面は所望に平坦化された平坦面となる。
【００３１】
（層間絶縁層）
層間絶縁層１２は、第１層間絶縁層７１と、第２層間絶縁層７２と、平坦化絶縁層（平坦化絶縁膜）７５とを備えている。
第１層間絶縁層７１は、下層電極４１と電源線１０３とを絶縁するものであり、ドレイン電極ＤＲ及び信号線１０２および電源線１０３の側面を埋めるように形成されている。
第２層間絶縁層７２は、ドレイン電極ＤＲ、信号線１０２、電源線１０３及び第１層間絶縁層７１を完全に覆うように形成されている。
平坦化絶縁層７５は、層間絶縁層１２の最上部に位置する層膜であり、上記回路部の埋設により形成された平坦面に対して、補完的に高精度に平坦化するための層膜である。
なお、第１層間絶縁層７１と、第２層間絶縁層７２とは一括して形成してもよい。
【００３２】
このような層間絶縁層１２の材料としては、種種の材料が採用され、特に、平坦化絶縁層７５は有機材料を用いて形成されている。当該有機材料としてはアクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂等が好適に採用される。第１層間絶縁層７１及び第２層間絶縁層７２の材料は、製造プロセスや完成後の信頼性等に問題がなければ平坦化絶縁層７５と同じ材料であることが好ましいが、酸化シリコンや窒化シリコンなどの無機絶縁膜でもかまわない。
【００３３】
（発光機能層）
発光機能層１３は、正孔を注入／輸送可能な正孔注入／輸送層７０と、電気光学物質の一つである有機ＥＬ物質を備える有機ＥＬ層（発光層）６０と、有機ＥＬ層６０に対して電子を注入する電子注入層５２とが順に形成されたものであり、画素電極２３と陰極５０とによって狭持されている。
【００３４】
画素電極２３は、中継電極１０と電気的に接続された部位である。その材料としては、アルミ（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）等の金属やＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide（登録商標））（出光興産社製）等の透明性金属等によって形成されており、これらの材料の単層構造や２層構造が好適に採用される。トップエミッション型の場合、画素電極としてＣｒ等を採用した場合、発光光を好適に反射するため、発光効率を向上させることができる。また、画素電極がＴｉとＩＴＯとの積層膜の場合、ＩＴＯ、正孔注入／輸送層７０や有機ＥＬ層６０、陰極５０の屈折率／反射率から各層の膜厚を最適化することにより、入射光の反射を抑制して実表示領域４を黒色化してコントラストを改善することができる。
【００３５】
正孔注入／輸送層７０は、画素電極２３から有機ＥＬ層６０に正孔を注入するものであり、その材料としては、例えば、ポリチオフェン誘導体、ポリピロール誘導体など、または、それらのドーピング体等の材料が採用される。より具体的には、例えば、ＰＥＤＯＴ：ＰＳＳの一種であるバイトロン−ｐ（Bytron-p：バイエル社製）などを好適に用いることができる。正孔注入／輸送層７０の形成方法としては、液体吐出法が好適に用いられる。当該液体吐出法においては、各種材料と揮発性液体とを混合させた液体材料を微細な領域に正確に吐出して定着させることができるので、フォトリソグラフィが不要になり、材料の無駄が発生せず、製造コストの低減が可能になる。
【００３６】
有機ＥＬ層６０は、蛍光あるいは燐光を発光することが可能な公知の発光材料が採用される。具体的には、（ポリ）フルオレン誘導体（ＰＦ）、（ポリ）パラフェニレンビニレン誘導体（ＰＰＶ）、ポリフェニレン誘導体（ＰＰ）、ポリパラフェニレン誘導体（ＰＰＰ）、ポリビニルカルバゾール（ＰＶＫ）、ポリチオフェン誘導体、ポリメチルフェニルシラン（ＰＭＰＳ）などのポリシラン系などが好適に用いられる。また、これらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素などの高分子系材料、例えば、ルブレン、ペリレン、９，１０-ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等の低分子材料をドープして用いることができる。
また、有機ＥＬ層６０の膜厚は、５０〜１００ｎｍ程度であることが好ましい。有機ＥＬ層６０の形成方法としては、正孔注入／輸送層７０と同様に液体吐出法が用いられる。
【００３７】
電子注入層５２は、陰極５０から有機ＥＬ層６０に電子を注入するものであり、バソクプロインとＣｓの共蒸着膜、ＣａまたはＭｇ−Ａｇ合金のような低仕事関数金属を光が十分透過する程度の厚さ（概ね５〜２０ｎｍ）に形成した薄膜等の材料が採用される。また、電子注入層５２は、上記材料を蒸発源とする蒸着法、又は上記金属化合物のターゲット材を用いたプラズマダメージが少ないスパッタリング法などにより形成される。
【００３８】
陰極５０は、実表示領域４（図２参照）を覆うように形成されている。
陰極５０を形成するための材料としては、透明性を備えた公知の材料として、ＩＴＯが好適に採用される。その他の透明性を備えた金属として、金属酸化物に亜鉛（Ｚｎ）を含有した材料、例えば、酸化インジウム・酸化亜鉛系アモルファス透明導電膜（Indium Zinc Oxide：ＩＺＯ／アイ・ゼット・オー）（登録商標））（出光興産社製）等を採用することができる。
このような陰極５０は、上記の材料のターゲット材を用いたスパッタリング法、或いは上記材料を含有する反応性ガスを用いるＣＶＤ法などにより形成される。
【００３９】
また、上記正孔注入／輸送層７０と有機ＥＬ層６０の側部には、画素電極２３と接触するように配置された親液性制御層２５と、バンク５１とが形成されている。親液性制御層２５は、例えばＳｉＯ2などの親液性材料を主体とした材料によって形成されており、絶縁材料であることが好ましい。また、バンク５１は、アクリル樹脂やポリイミド樹脂等の材料によって形成されており、各画素領域Ｘを囲うように形成してもよいし、同色の列または行の画素を繋げるように形成してもよい。親液性制御層２５が親液性を有することにより、正孔注入／輸送層７０と有機ＥＬ層６０とを液体吐出法により形成する場合（後述）に、液体材料が一様に濡れ広がるので、陰極と陽極間とのショート等の欠陥発生を防止することができる。
なお、本実施形態における親液性制御層２５の「親液性」とは、少なくともバンク５１を構成するアクリル樹脂、ポリイミド樹脂などの材料と比べて親液性が高いことを意味するものとする。
【００４０】
更に、陰極５０上には、不図示の保護膜、接着層、カバー基板が形成されている。保護膜は、ＥＬ表示装置１の外部から侵入する水分や酸素に対するガスバリア性を備えた部材である。保護膜の材料としては、酸化シリコン（ＳｉＯ2）や窒化シリコン（ＳｉＮ）等が採用される。
接着層は、保護膜にカバー基板を接着すると共に、カバー基板の外部からの衝撃を緩衝する緩衝材としての機能を有するものである。
カバー基板は、電気絶縁性を有する種種の板状部材であって、ガラス基板等が好適である。また、ＥＬ表示装置の形態によってはフレキシブル基板でもよい。
【００４１】
このように構成されたＥＬ表示装置１においては、まず、走査線駆動回路８０が走査信号を発した際に、ゲート電極１１２Ｇに電流が流れ、ゲート電極１１２Ｇ近傍への電界の作用により、ソース領域１１２Ｓとドレイン領域１１２Ｄとが導通状態となる。ここで、データ線駆動回路１００が駆動信号を発した際には、信号線１０２から、ソース領域１１２Ｓとドレイン領域１１２Ｄを介してドレイン電極ＤＲ及びゲート電極１２３Ｇへ電流が流れる。更に、ゲート電極１２３Ｇ近傍への電界の作用により、ソース領域１２３Ｓとドレイン領域１２３Ｄとが導通状態となり、電源線１０３の電流がソース領域１２３Ｓとドレイン領域１２３Ｄと中継電極１０を介して、画素電極２３に供給される。更に、ドレイン電極ＤＲは下層電極４１と接続されているので、駆動信号は保持容量１１３によって保持される。
【００４２】
画素電極２３に電流が供給されることにより、画素電極２３と陰極５０には所定の電圧が供給される。これに伴って、有機ＥＬ層６０に対して正孔注入／輸送層７０から正孔が注入され、電子注入層５２から電子が注入される。有機ＥＬ層６０において正孔と電子が結合し、励起状態から失活することにより、発光現象が生ずる。ここで発光光は、陰極５０側に出射する。
【００４３】
上述したように、ＥＬ表示装置１においては、凹部７７に回路部が埋設されることにより、その表面は所望に平坦化された平坦面となる。更に、平坦化絶縁層７５が形成されるので、補完的に高精度に平坦化される。従って、画素電極２３の面積を駆動素子の上層側まで広げても画素電極２３の表面も高精度に平坦化されているため、正孔注入／輸送層７０及び有機ＥＬ層６０を液体吐出法によって均一に形成することが可能になる。よって、画素内における有機ＥＬ６０の発光量のバラツキが生じることがなく、良好な発光特性を得ることが可能になる。更に、画素電極２３の面積を広げて開口率が向上しているため、パネルの輝度を下げることなく各画素の単位面積あたりの発光輝度を低くすることができ、長寿命のＥＬ表示装置となる。
【００４４】
（ＥＬ表示装置の製造方法）
次に、本実施形態に係るＥＬ表示装置１の製造方法の一例として、トップエミッション型ＥＬ表示装置の製造方法について、図５から図７を参照して説明する。なお、図５から図７に示す各断面図は、図３の断面図に対応しており、各製造工程順に示している。
【００４５】
まず、図５（ａ）に示すように、基板２０にエッチングにより第１の凹部７７ａ（７７）を形成する。基板２０表面から第１の凹部７７ａ（７７）の底部までの深さは、スイッチング用ＴＦＴ１１２及び駆動用ＴＦＴ１２３のソース領域１１２Ｓ、１２３Ｓ及びドレイン領域１１２Ｄ、１２３Ｄの膜厚と同じにする。
【００４６】
次に、図５（ｂ）に示すように、基板２０に第２の凹部７７ｂ（７７）を形成する。基板２０表面から第２の凹部７７ｂ（７７）の底部までの深さは、ゲート電極１１２Ｇ、１２３Ｇと、その下層のチャネル領域との膜厚の合計と同じにする。
次に、図５（ｃ）に示すように、基板２０に第３の凹部７７ｃ（７７）を形成する。基板２０表面から第３の凹部７７ｃ（７７）の底部までの深さは、ソース領域１２３Ｓと、後に形成するゲート絶縁膜８０、下層電極４１の膜厚の合計と同じにする。
【００４７】
このような一連の凹部７７の形成方法は、レジスト塗布工程、露光工程、現像工程、エッチング工程等の一連のフォトリソグラフィ法を施すことにより行われる。従って、基板２０にレジストを塗布した後に、凹部７７のマスクパターンによる露光が行われ、これを現像することにより、マスクパターンに対応してレジストが除去され、基板２０の一部分が露出状態となる。更に、ドライ又はウエットのドライエッチング法を施すことにより、凹部７７が形成される。ここで、凹部７７のパターンは、後に形成される回路部のいずれかの部位に対応している。
なお、エッチング法においては、エッチング処理時間、エッチング液の種類やエッチングガスの種類等の条件を設定することにより、凹部７７の深さ、テーパ角度等を所望に設定することが可能である。
【００４８】
次に、凹部７７を含む基板２０の表面に、必要に応じて不図示の下地保護層を形成する。この下地保護層は、基板２０が不純物を有する場合にポリシリコン層へのドーピングを防ぐものである。当該下地保護層の形成方法は、テトラエトキシシラン（以下ＴＥＯＳ）や酸素等を原料ガスとして、プラズマＣＶＤ法により形成される。
【００４９】
次に、図５（ｄ）に示すように、ポリシリコン層を形成する。ポリシリコン層は、プラズマＣＶＤ法によってアルモファスシリコン膜からなる半導体膜を形成後、レーザーアニール法又は固定成長法などの結晶化工程を行い、半導体膜を結晶化することにより形成される。更に、ポリシリコン層をフォトリソグラフィ法によりパターニングを行い、ＴＦＴとなるポリシリコンパターンパターン２０１が形成される。ここで、ポリシリコンパターン２０１上面位置が基板２０上面と同位置となるように、ポリシリコンパターン２０１の膜厚が決定される。
ポリシリコンパターン２０１は、後の工程でソース領域１１２Ｓ、１２３Ｓ、ドレイン領域１１２Ｄ、１２３Ｄとなる。
【００５０】
次に、図５（ｅ）に示すように、ゲート絶縁膜１４０を形成する。
当該ゲート絶縁膜１４０の形成方法は、ＴＥＯＳや酸素等を原料ガスとして、プラズマＣＶＤ法により成膜し、その後にフォトリソグラフィ法によりパターニングすることで形成される。
【００５１】
次に、図５（ｆ）に示すように、ゲート電極１１２Ｇ、１２３Ｇ、下層電極４１を形成する。
当該ゲート電極１１２Ｇ、１２３Ｇ及び下層電極４１の形成方法は、アルミ、タンタル、モリブデン、チタン、タングステン等の金属膜からなる導電膜をスパッタ法によって形成し、その後にフォトリソグラフィ法によりパターニングが行われる。この際に、走査線１０１（図１、図４参照）も同時に形成する。
【００５２】
次に、高濃度のリンイオンを打ち込んで、ゲート電極１１２Ｇ、１２３Ｇに対してセルフアライン（自己整合）的にソース領域１１２Ｓ、１２３Ｓ、ドレイン領域１１２Ｄ、１２３Ｄを形成する。
当該工程においてはイオン注入法が施され、例えば、リンイオンを約１×１０15ｃｍ-2のドーズ量でイオン注入することにより、露出状態のポリシリコンパターン２０１にリンイオンがドーピングされる。なお、本工程においては、イオン注入選択マスクを用いてもよい。更に、リンイオンが注入されなかった部分、即ち、ゲート電極１１２Ｇ、１２３Ｇの下方部分がチャネル領域となる。
【００５３】
次に、図５（ｇ）に示すように、第１層間絶縁層７１を形成する。
当該第１層間層７１の形成方法としては、スピンコート等の湿式法が用いられる。スピンコート法により液体材料を塗布した後には、熱処理によりプレベークが行われる。
更に、第１層間層７１に対して、フォトリソグラフィ法を施すことによりコンタクトホールＣがパターニングされる。
【００５４】
次に、図６（ｈ）に示すように、データ線１０２（図１、図４参照）、ドレイン電極ＤＲ、電源線１０３及び中継電極１０の下層部分１０ａを形成する。
当該工程においては、アルミ、タンタル、モリブデン、チタン、タングステン等の金属膜をスパッタ法によって形成し、その後にフォトリソグラフィ法によりパターニングが行われる。
【００５５】
次に、図６（ｉ）に示すように、第２層間絶縁層７２を形成し、中継電極１０に相当する部分にコンタクトホールＣを形成する。
当該第２層間層７２、コンタクトホールＣの形成方法は、第１層間絶縁層７１と同様であり、説明を省略する。
次に、コンタクトホールＣに対して中継電極１０の中層部１０ｂを形成する。
当該中層部１０ｂの形成方法は、下層部分１０ａと同様であり、説明を省略する。
【００５６】
次に、図６（ｊ）に示すように、平坦化絶縁層７５を形成し、第２層間絶縁層７２表面の平坦性が補完される。
当該平坦化絶縁層７５の形成方法においては、スピンコート法等の湿式法が採用される。従って、第２層間絶縁層７２上に上述の感光性有機材料を塗布し、更に、プレベークを行うことにより平坦化絶縁層７５が乾燥される。その後、露光、現像、リンス、乾燥、焼成の各プロセスを経て平坦化絶縁膜が硬化される。
なお、本実施形態においては、スピンコート法を限定することなく、インクジェット法（液体吐出法）等を用いてもよい。インクジェット法を用いる場合には、第２層間絶縁層７２表面の凹凸を測定し、測定結果に基づいて液体吐出パターン（例えば、ビットマップデータ）を作成し、当該パターンに応じて液体を吐出して第２層間絶縁層７２表面の凹部を埋設する。即ち、第２層間絶縁層７２の平坦化を補完することができる。
【００５７】
次に、中継電極１０の上層部１０ｃを形成する。
当該形成方法は、上記の他の中継電極１０の下層部１０ａおよび中層部１０ｂと同様であり、説明を省略する。
【００５８】
次に、図６（ｋ）に示すように、画素電極２３を形成する。
当該工程においては、アルミ、タンタル、モリブデン、チタン、タングステン等の金属膜、及びＩＴＯ等の透明導電膜をスパッタ法等により積層した後に、フォトリソグラフィ法によりパターニングすることで行われる。
ここで、上述した平坦化絶縁層７５が形成されているので、当該画素電極２３を形成することにより、その表面も同じように平坦化される。
【００５９】
次に、図６（ｌ）に示すように、画素電極２３、及び平坦化絶縁層７５上に絶縁層である親液性制御層２５を形成する。
従って、親液性制御層２５を形成することにより、画素電極２３の一部が開口した状態になる。
【００６０】
次に、図７（ｍ）に示すように、親液性制御層２５を覆うようにバンク５１を形成する。当該バンク５１の形成方法としては、例えばアクリル樹脂、ポリイミド樹脂などのレジストを溶媒に溶かしたものを、スピンコート法、ディップコート法などの各種塗布法により塗布して有機質層を形成する。なお、有機質層の構成材料は、後述するインクの溶媒に溶解せず、しかも露光現像プロセスなどによってパターニングし易いものであればどのようなものでもよい。
【００６１】
次に、バンク５１の表面に、親液性を示す領域と、撥液性を示す領域とを形成する。本実施形態においてはプラズマ処理工程により、各領域を形成するものとしている。具体的には、当該プラズマ処理工程は、予備加熱工程と、バンク５１の上面及び壁面並びに画素電極２３の上面、親液性制御層２５の上面を親液性にする親インク化工程と、有機バンク層の上面および開口部の壁面を撥液性にする撥インク化工程と、冷却工程とを具備している。
【００６２】
即ち、基材（バンクなどを含む基板２０）を所定温度、例えば７０〜８０℃程度に加熱し、次に親インク化工程として大気圧下で酸素を反応ガスとするプラズマ処理（Ｏ2プラズマ処理）を行う。次に、撥インク化工程として大気圧下で４フッ化メタンを反応ガスとするプラズマ処理（ＣＦ4プラズマ処理）を行い、その後、プラズマ処理のために加熱された基材を室温まで冷却することで、親液性および撥液性が所定箇所に付与されることとなる。
【００６３】
なお、このＣＦ4プラズマ処理においては、画素電極２３の表面および親液性制御層２５についても多少の影響を受けるが、画素電極２３の材料であるＩＴＯおよび親液性制御層２５の構成材料であるＳｉＯ2、ＴｉＯ2などはフッ素に対する親和性に乏しいため、親インク化工程で付与された水酸基がフッ素基で置換されることがなく親液性が保たれる。
【００６４】
次に、図７（ｎ）に示すように、正孔注入／輸送層７０を形成する。
当該正孔注入／輸送層７０形成工程では、インクジェット法により正孔注入／輸送層材料を含む材料インクを画素電極２３上に吐出した後に、乾燥処理および熱処理を行い、画素電極２３上に正孔注入／輸送層７０を形成する。なお、この正孔注入／輸送層形成工程以降は、正孔注入／輸送層７０および有機ＥＬ層６０の酸化を防止すべく、窒素雰囲気、アルゴン雰囲気などの不活性ガス雰囲気で行うことが好ましい。
このようなインクジェット法によれば、インクジェットヘッド（図示略、吐出ヘッド）に正孔注入／輸送層７０の液体材料を充填し、インクジェットヘッドの吐出ノズルを画素電極２３に対向させ、インクジェットヘッドと基板２０とを相対移動させながら、吐出ノズルから１滴当たりの液量が制御された液滴を画素電極２３上に吐出する。ここで、吐出された液滴は、親インク処理された画素電極２３表面に広がる。その一方で、撥インク処理されたバンク５１の上面では、液滴がはじかれて付着しない。従って、液滴が所定の吐出位置からずれて、バンク５１の上面に液滴の一部がかかったとしても、当該上面が液滴で濡れることがなく、弾かれた液滴がバンクの開口部内に引き込まれる。更に、上述の平坦化絶縁層７５が形成されているので、インクジェット法により正孔注入／輸送層７０を形成しても、その膜厚は均一になる。
次に、吐出後の液滴を乾燥処理して材料インクに含まれる極性溶媒を蒸発させることにより、正孔注入／輸送層７０が形成される。
【００６５】
次に、図７（ｏ）に示すように、有機ＥＬ層６０を形成する。
当該有機ＥＬ層６０の形成工程においては、上記同様のインクジェット法により有機ＥＬ層６０の液体材料を正孔注入／輸送層７０上に吐出した後に乾燥処理及び熱処理する。特に、本工程においては、正孔注入／輸送層７０の再溶解を防止するために、有機ＥＬ層６０形成の際に用いる材料材料の溶媒として、正孔注入／輸送層７０が不溶な無極性溶媒を用いる。
【００６６】
吐出された液滴は、正孔注入／輸送層７０上に広がり、親液性制御層２５間、バンク５１間に満たされる。その一方で、撥インク処理されたバンク５１上面では、液滴が弾かれて付着しない。これにより、液滴が所定の吐出位置からずれて、バンク５１の上面に液滴の一部がかかったとしても、当該上面が液滴で濡れることがなく、液滴がバンク５１バンク５１の開口部内に引き込まれる。次に、吐出後の液滴を乾燥処理することにより材料インクに含まれる無極性溶媒が蒸発し、有機ＥＬ層６０が形成される。なお、各色の有機ＥＬ層６０は、それぞれ各色表示領域Ｒ、Ｇ、Ｂに対応して液滴が滴下される。更に、上記の平坦化絶縁層７５が形成されているので、液滴が面内を均一に濡れ広がる。
ここで、正孔注入／輸送層７０、有機ＥＬ層６０をそれぞれインクジェットプロセスにより形成するが、この際、インクジェットヘッドは発光ドット間のピッチにより傾き方向を制御している。
【００６７】
次に、図７（ｐ）に示すように、電子注入層５２を形成する。
当該電子注入層５２の形成工程においては、蒸着法が用いられる。ここで、蒸着法とは、所定の温度及び圧力に保たれた真空容器内で金属を蒸発させ、金属分子を所望の基板に堆積させて薄膜を形成する方法であり、高品質の薄膜を形成するだけでなく、ナノメートルオーダーの薄膜を容易に形成する方法である。
【００６８】
続いて、図７（ｑ）に示すように、陰極５０を形成する。
当該陰極の形成工程においては、スパッタリング法が用いられ、陰極５０の材料としては透明導電膜となるＩＴＯが用いられ、膜厚が１００ｎｍとなるように形成される。
【００６９】
最後に、透明保護膜、接着層、カバー基板を順に形成することにより、ＥＬ表示装置１が完成となる。この工程は、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うことが好ましい。
【００７０】
このような製造方法によれば、平坦化絶縁層７５を形成することにより平坦性が補完され、正孔注入／輸送層７０及び有機ＥＬ層６０を均一に形成することが可能になる。即ち、上述したＥＬ表示装置１と同様の効果を奏する。
【００７１】
（第２の実施形態）
以下、第１の実施形態のＥＬ表示装置を備えた電子機器の具体例について図８に基づき説明する。
図８（ａ）は、携帯電話の一例を示した斜視図である。図８（ａ）において、符号１０００は携帯電話本体を示し、符号１００１は前記のＥＬ表示装置（電気光学装置）１を用いた表示部を示している。
図８（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図８（ｂ）において、符号１１００は時計本体を示し、符号１１０１は前記のＥＬ表示装置（電気光学装置）１を用いた表示部を示している。
図８（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図８（ｃ）において、符号１２００は情報処理装置、符号１２０１はキーボードなどの入力部、符号１２０２は前記のＥＬ表示装置（電気光学装置）１を用いた表示部、符号１２０３は情報処理装置本体を示している。
【００７２】
図８（ａ）〜（ｃ）に示すそれぞれの電子機器は、前記の第１の実施形態のＥＬ表示装置を用いた表示部を備えたものであり、先の第１の実施形態のＥＬ表示装置の特徴を有するので、好適かつ長寿命の電子機器となる。
これらの電子機器を製造するには、ＥＬ表示装置１を、携帯電話、携帯型情報処理装置、腕時計型電子機器などの各種電子機器の表示部に組み込むことにより製造される。
【図面の簡単な説明】
【図１】 本発明のＥＬ表示装置の配線構造を示す模式図。
【図２】 本発明のＥＬ表示装置の構成を模式的に示す平面図。
【図３】 本発明のＥＬ表示装置の画素領域Ｘの要部断面図。
【図４】 本発明のＥＬ表示装置の画素領域Ｘの平面図。
【図５】 本発明のＥＬ表示装置の製造方法を説明する工程図。
【図６】 図５に続く本発明のＥＬ表示装置の製造方法を説明する工程図。
【図７】 図６に続く本発明のＥＬ表示装置の製造方法を説明する工程図。
【図８】 本発明の実施形態の電子装置を示す斜視図。
【図９】 従来技術の問題点を説明するための説明図。
【符号の説明】
１ ＥＬ表示装置（電気光学装置）、２０ 基板、１１２ スイッチング用ＴＦＴ（駆動素子）、１１３ 保持容量（駆動素子）、１２３ 駆動用ＴＦＴ（駆動素子）、７５ 平坦化絶縁層（平坦化絶縁膜）、７７ 凹部、１０００、１１００、１２００ 電子機器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device, a method for manufacturing the electro-optical device, and an electronic apparatus.
[Prior art]
[0002]
Conventionally, an organic EL display device having a plurality of thin film transistors (hereinafter referred to as TFTs) and an organic EL element driven by the TFTs on a substrate is known. Further, in such an organic EL display device, an interlayer insulating film is formed between the TFT and the organic EL element, and a good electrical insulating property is obtained.
[0003]
Among such organic EL display devices, a vapor deposition method has been generally used as a method for forming an organic EL element, but in recent years, a formation method using a wet method has been proposed. Attention has been paid. In the liquid discharge method, liquid materials obtained by liquefying various materials can be accurately discharged and fixed in a fine area, so that photolithography is not required, material is not wasted, and manufacturing costs are reduced. Reduction is possible.
[0004]
According to the above-described wet method, when the portion where the liquid material is disposed has an uneven surface, the liquid material is disposed biased toward the concave portion, the film thickness becomes non-uniform, There is a problem that the lifetime of the organic EL display device is shortened. Therefore, it is necessary to planarize the surface of the underlying interlayer insulating film or the like with high accuracy before performing the wet method.
[0005]
As a technique for flattening the surface of an interlayer insulating film or the like, a technique is proposed in which a groove is provided in advance in a substrate and a driving element such as a TFT is embedded in the groove (see Patent Documents 1 to 7).
[0006]
[Patent Document 1]
Japanese Patent Laid-Open No. 03-159175
[Patent Document 2]
Japanese Patent Laid-Open No. 06-095155
[Patent Document 3]
Japanese Patent Laid-Open No. 06-130418
[Patent Document 4]
Japanese Patent Laid-Open No. 08-095062
[Patent Document 5]
JP-A-10-268343
[Patent Document 6]
Japanese Patent Laid-Open No. 10-339873
[Patent Document 7]
JP 2000-214482 A
[0007]
[Problems to be solved by the invention]
However, according to the technique of the above-mentioned patent document, there is a problem that even if only the gate electrode (driving element) is embedded, other circuits and wirings (driving elements) become protrusions and it is difficult to planarize. Further, in the case of a large screen panel, there is a problem that not only the wiring width is increased in order to reduce the influence of the wiring resistance, but also it is necessary to form the wiring with a certain thickness, so that flattening becomes difficult. Further, when forming a capacitor (driving element), it is necessary to overlap wiring, and there is a problem that planarization becomes more difficult.
[0008]
Further, as shown in FIG. 9, when a groove 510 is provided in the substrate 500 and a thin film layer (polycrystalline silicon layer, wiring, etc.) 520 is formed in the groove 510, ideally, FIGS. As shown in FIG. 9B, it is preferable that the thin film layer 520 is formed in the groove 510 so that the substrate surface 500a becomes flat. However, it is difficult to flatten the substrate surface 500a by a general photolithography process. As shown in c) and (d), the gap 550 and the protrusions 560 are formed due to the positional deviation and dimensional deviation of the pattern of the switching element, and there is a problem that complete flattening cannot be realized.
[0009]
The present invention has been made in view of such circumstances, and in order to form a good organic EL element, an electro-optical device and an electro-optical device that make it easy to form the organic EL element by a liquid discharge method An object of the present invention is to provide a device manufacturing method and an electronic device.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the present invention employs the following means.
That is, the electro-optical device of the present invention is an electro-optical device having a circuit portion including a driving element and a pixel electrode provided on a substrate, and the substrate corresponds to a position of the circuit portion including the driving element. And a planarization insulating film between the switching element and the wiring and the pixel electrode.
The concave portion includes a portion having a different depth from the substrate surface.
Here, the driving element includes a switching element, various electrodes, various wirings, various insulating films, a storage capacitor, and the like, and emits light according to a driving signal (scanning signal, pixel signal, driving control signal, etc.) of the electro-optical device. A voltage is applied between the counter electrodes sandwiching the layers, and the device has a function of emitting light from the light emitting layer in accordance with the drive signal.
The light-emitting layer has a property that a light emission phenomenon occurs when holes and electrons supplied from the pixel electrode and the counter electrode are combined and deactivated from an excited state.
The concave portion is a portion formed on the substrate in order to embed any one of the driving elements, and the position of the concave portion is formed corresponding to the position of the driving element. Further, since the drive element protruding from the substrate surface is buried so far, a flat surface that is flattened as desired is formed.
Further, the planarization insulating film is an interlayer insulating film formed above the drive element embedded in the recess, and complements the flattening with higher accuracy with respect to the flattened surface flattened as desired. In other words, it means a base film on which a light emitting functional layer such as a pixel electrode or a light emitting layer is formed.
Therefore, according to the present invention, the flat surface obtained by embedding the drive element in the substrate can be flattened with higher accuracy by the flattening insulating film, and thus the light emitting layer formed on the flattening insulating film. Thus, it is possible to provide an electro-optical device in which a light emitting functional layer such as the above is uniformly formed, light emission characteristics do not vary, good light emission characteristics are obtained, and a long lifetime is achieved.
The present invention is also the electro-optical device described above, wherein the material of the planarization insulating film is an organic material.
The organic material can not only easily form a pattern by a photolithography process, but also can form a pattern only by a photo process with photosensitivity. Therefore, the effects of process shortening and cost reduction can be obtained as compared with inorganic materials.
The present invention is the above-described electro-optical device, wherein the organic material includes any one of an acrylic resin, a polyimide resin, and a benzocyclobutene resin.
These materials not only have the characteristics of organic materials, but also have excellent heat resistance, and the processing conditions (temperature) of the electro-optical device manufacturing process can be set high, so compared to the case where other materials are used. A highly reliable electro-optical device can be provided.
In addition, the present invention is the electro-optical device described above, wherein the circuit unit includes a part of a power supply line, a scanning line, and a data line.
The electro-optical device manufacturing method of the present invention is a method for manufacturing an electro-optical device in which a driving element, a planarization insulating film, a pixel electrode, a light emitting layer, and a counter electrode are formed in this order on a substrate. A step of forming a recess in the substrate; a step of forming a circuit portion including a driving element in the recess; a step of embedding the circuit portion to form a flat surface; and a planarizing insulating film that complements the flat surface And a step of performing.
Therefore, according to the present invention, the flat surface that is flattened as desired is flattened with higher accuracy by the flattening insulating film, so that the light emitting functional layer such as the light emitting layer formed on the flattening insulating film is uniform. Thus, it is possible to provide an electro-optical device in which the emission characteristics are not varied, good emission characteristics are obtained, and a long lifetime is achieved.
[0011]
In the method of manufacturing the electro-optical device according to the aspect of the invention, the step of forming the concave portion on the substrate includes the step of forming the concave portion by the first pattern and the second pattern different from the first pattern. And a process.
Further, the present invention is the above-described method for manufacturing an electro-optical device, and the step of forming the planarization insulating film includes a step of applying a heat-resistant photosensitive resin, and a step of drying the heat-resistant photosensitive resin. Irradiating the heat-resistant photosensitive resin with ultraviolet rays through an exposure mask having a planarized film pattern; dissolving and removing unnecessary portions of the heat-resistant photosensitive resin with a developer; and And a step of baking the resin.
In the case of forming a planarization insulating film by patterning an organic material, it is most simple and cost-effective to use a heat-resistant photosensitive resin. Therefore, a highly reliable electro-optical device can be provided at a low cost.
In addition, the present invention is the above-described method for manufacturing an electro-optical device, wherein the heat-resistant photosensitive resin includes any one of an acrylic resin, a polyimide resin, and a benzocyclobutene resin.
These heat-resistant photosensitive resins are widely used in the display field, the semiconductor field, etc., are easily available, and the cost is relatively low among similar materials. Therefore, a highly reliable electro-optical device can be provided at a low cost.
[0012]
According to another aspect of the invention, there is provided the method for manufacturing the electro-optical device, wherein the step of forming the light emitting layer includes a step of applying a wet method. Here, the liquid discharge method is preferable among the wet methods.
Therefore, according to the present invention, the liquid material whose ejection amount is controlled can be accurately ejected and fixed in a fine area in accordance with the electronic data of the pattern set in the liquid ejecting apparatus. This eliminates the need for a photo process for transferring the material, wastes material, and reduces manufacturing costs.
Further, since the planarization insulating film has a highly accurate flat surface, the liquid material of the light emitting layer discharged by the above method is uniform, and the discharge amount of the liquid material per droplet is reduced by the liquid discharge method. Since it is controlled uniformly, the film thickness of the light emitting layer becomes uniform, and the same effect as the manufacturing method described above is obtained.
[0013]
Next, an electronic apparatus according to an aspect of the invention includes the electro-optical device described above.
Accordingly, examples of the electronic apparatus of the present invention include information processing apparatuses such as a mobile phone, a mobile information terminal, a clock, a word processor, and a personal computer. As described above, by adopting the electro-optical device of the present invention in the display unit of the electronic device, the display unit has good light emission characteristics and light emission lifetime, and the electronic device can be manufactured at low cost.
In order to manufacture these electronic devices, the electro-optical device is manufactured by incorporating it into a display unit of various electronic devices such as a mobile phone, a portable information processing device, and a wristwatch type electronic device.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of an electro-optical device, a method for manufacturing the electro-optical device, and an electronic apparatus according to the present invention will be described with reference to the drawings. It should be noted that such an embodiment shows one aspect of the present invention, and is not intended to limit the present invention, and can be arbitrarily changed within the scope of the technical idea of the present invention. In each of the drawings shown below, the scale of each layer and each member is different in order to make each layer and each member recognizable on the drawing.
[0015]
(First embodiment)
(EL display device)
First, an electro-optical device manufactured by the manufacturing method of the present invention will be described as a first embodiment. Therefore, an EL display device using an electroluminescent material as an example of an electro-optical material, in particular, an organic electroluminescence (EL) material will be described. FIG. 1 is a schematic diagram showing a wiring structure of an EL display device according to this embodiment.
[0016]
An EL display device (electro-optical device) 1 shown in FIG. 1 is an active matrix type EL display device using a thin film transistor (hereinafter abbreviated as TFT).
[0017]
The EL display device 1 includes a plurality of scanning lines (wirings) 101, a plurality of signal lines (wirings) 102 extending in a direction perpendicular to the scanning lines 101, and the signal lines 102 in parallel. A plurality of extending power supply lines (wirings) 103 are respectively wired, and pixel regions X are provided in the vicinity of intersections of the scanning lines 101 and the signal lines 102.
[0018]
A data line driving circuit 100 including a shift register, a level shifter, a video line, and an analog switch is connected to the signal line 102. Further, a scanning line driving circuit 80 including a shift register and a level shifter is connected to the scanning line 101.
[0019]
Further, in each pixel region X, a switching TFT (driving element) 112 to which a scanning signal is supplied to the gate electrode via the scanning line 101 and a pixel signal shared from the signal line 102 via the switching TFT 112. Storage capacitor (drive element) 113 for holding the pixel, a driving TFT (drive element) 123 to which the pixel signal held by the storage capacitor 113 is supplied to the gate electrode, and the power supply line 103 via the driving TFT 123. A pixel electrode 23 into which a drive current flows from the power supply line 103 when electrically connected, and a light emitting functional layer 13 sandwiched between the pixel electrode 23 and the cathode 50 are provided.
[0020]
According to the EL display device 1, when the scanning line 101 is driven and the switching TFT 112 is turned on, the potential of the signal line 102 at that time is held in the holding capacitor 113, and according to the state of the holding capacitor 113. The on / off state of the driving TFT 123 is determined. Then, current flows from the power supply line 103 to the pixel electrode 23 through the channel of the driving TFT 123, and further current flows to the cathode 50 through the light emitting functional layer 13. The light emitting functional layer 13 emits light according to the amount of current flowing through it.
[0021]
Next, an overall aspect of the EL display device 1 of the present embodiment will be described.
An EL display device 1 shown in FIG. 2 includes a substrate 20 having electrical insulation, a pixel electrode region (not shown) in which pixel electrodes connected to a switching TFT (not shown) are arranged in a matrix on the substrate 20, A power supply line 103 arranged around the pixel electrode area and connected to each pixel electrode, and a pixel portion 3 (inside the one-dot chain line in the drawing) at least on the pixel electrode area and having a substantially rectangular shape in plan view. Configured. In addition, the pixel unit 3 includes a real display area 4 (within the two-dot chain line frame in the drawing) in the center part, and a dummy area 5 (area between the one-dot chain line and the two-dot chain line) arranged around the real display area 4. It is divided into.
[0022]
In the actual display region 4, a plurality of pixels R, G, and B are arranged corresponding to the pixel region X shown in FIG. Further, scanning line driving circuits 80 and 80 are arranged on both sides of the actual display area 4 in the drawing. The scanning line driving circuits 80 and 80 are provided on the lower layer side of the dummy region 5.
[0023]
Further, an inspection circuit 90 is arranged on the upper side of the actual display area 4 in the figure. The inspection circuit 90 is provided on the lower layer side of the dummy region 5. The inspection circuit 90 is a circuit for inspecting the operating state of the EL display device 1 and includes, for example, inspection information output means (not shown) for outputting inspection results to the outside. It is configured to be able to inspect quality and defects.
[0024]
The driving voltages of the scanning line driving circuit 80 and the inspection circuit 90 are applied from a predetermined power supply unit through the driving voltage conduction unit. Further, the drive control signal and the drive voltage to the scanning line drive circuit 80 and the inspection circuit 90 are sent from a predetermined main driver that controls the operation of the EL display device 1 through the drive control signal conduction unit and the drive voltage conduction unit. Are transmitted and applied.
The drive control signal in this case is a command signal from a main driver or the like related to control when the scanning line drive circuit 80 and the inspection circuit 90 output signals.
[0025]
Next, the pixel region X constituting the pixels R, G, and B in the EL display device 1 will be described with reference to FIGS. 3 is a cross-sectional view of the main part of the EL display device 1, and FIG. 4 is a plan view taken along the line AA 'of FIG. 3 corresponds to the BB ′ cross section of FIG. In FIGS. 3 and 4, the portion where the boundary lines of the wiring and the insulating film overlap is enlarged and displayed.
The EL display device 1 includes a circuit unit (driving element), an interlayer insulating layer 12, and a light emitting functional layer 13 on a substrate 20. Next, in this embodiment, a circuit part, the interlayer insulation layer 12, and the light emission functional layer 13 are demonstrated in order.
[0026]
(Circuit part)
The circuit section is embedded in a recess 77 formed in the substrate 20 and includes a switching TFT (driving element) 112, a driving TFT (driving element) 123, and a storage capacitor (driving element) 113. . A base protective layer (not shown) is formed on the surface of the substrate 20 including the recesses 77.
[0027]
As the substrate 20, either a transparent substrate or an opaque substrate can be used. Examples of the opaque substrate include a thermosetting resin and a thermoplastic resin in addition to a ceramic sheet such as alumina and a metal sheet such as stainless steel that has been subjected to an insulation treatment such as surface oxidation. In addition, when the recessed part 77 is formed by the etching method, a material with favorable etching property is preferable.
[0028]
As shown in FIG. 4, the switching TFT 112 has a gate electrode 112 </ b> G, a source region 112 </ b> S, and a drain region 112 </ b> D, which are embedded in the recess 77. These are made of a semiconductor material such as polysilicon, and are mixed with impurities such as P (phosphorus) ions by an ion implantation method. A channel region (not shown) is formed between the source region 112S and the drain region 112D. In the channel region, the source region 112S and the drain region 112D are brought into conduction by the action of the electric field of the gate electrode 112G. Since the gate electrode 112G and the scanning line 101 are the same member, the scanning signal of the scanning line driving circuit 80 is supplied to the gate electrode 112G. The source region 112S, the signal line 102, the drain region 112D, and the drain electrode DR are electrically connected through the contact hole C.
[0029]
The driving TFT 123 has a gate electrode 123G, a source region 123S, and a drain region 123D, which are embedded in the recess 77. These are made of a semiconductor material such as polysilicon, and are mixed with impurities such as P (phosphorus) ions by an ion implantation method. A channel region (not shown) is formed between the source region 123S and the drain region 123D. In the channel region, the source region 123S and the drain region 123D are brought into conduction by the action of the electric field of the gate electrode 123G. The gate electrode 123G is electrically connected to the drain electrode DR through a contact hole, and is integrally formed with the lower layer electrode 41 by the same member. Further, the source region 123S, the power supply line 103, the drain region 123D, and the pixel electrode 23 are electrically connected through the contact hole C and the relay electrode 10. Here, the relay electrode 10 is formed so as to bury a contact hole C formed in the interlayer insulating layer 12 (described later).
[0030]
The storage capacitor (drive element) 113 includes the power supply line 103 and the lower layer electrode 41, and the lower layer electrode 41 is embedded in the recess 77. Since the lower layer electrode 41 is connected to the gate electrode 123G and the drain electrode DR, the lower layer electrode 41 holds an image signal supplied via the drain region 112D, and the held image signal is supplied to the gate electrode 123G. ing.
In such a circuit part, since it is embedded inside the substrate 20 by the recess 77, the surface thereof becomes a flat surface which is flattened as desired.
[0031]
(Interlayer insulation layer)
The interlayer insulating layer 12 includes a first interlayer insulating layer 71, a second interlayer insulating layer 72, and a planarizing insulating layer (planarizing insulating film) 75.
The first interlayer insulating layer 71 insulates the lower layer electrode 41 and the power supply line 103 and is formed so as to fill the side surfaces of the drain electrode DR, the signal line 102, and the power supply line 103.
The second interlayer insulating layer 72 is formed so as to completely cover the drain electrode DR, the signal line 102, the power supply line 103, and the first interlayer insulating layer 71.
The planarization insulating layer 75 is a layer film located on the uppermost part of the interlayer insulating layer 12, and is a layer film for planarizing with high precision complementary to the flat surface formed by embedding the circuit section. It is.
Note that the first interlayer insulating layer 71 and the second interlayer insulating layer 72 may be formed together.
[0032]
Various materials are employed as the material of the interlayer insulating layer 12, and in particular, the planarizing insulating layer 75 is formed using an organic material. As the organic material, acrylic resin, polyimide resin, benzocyclobutene resin, or the like is preferably used. The material of the first interlayer insulating layer 71 and the second interlayer insulating layer 72 is preferably the same material as that of the planarization insulating layer 75 if there is no problem in the manufacturing process, reliability after completion, and the like. An inorganic insulating film such as silicon may be used.
[0033]
(Light emitting functional layer)
The light emitting functional layer 13 includes a hole injecting / transporting layer 70 capable of injecting / transporting holes, an organic EL layer (light emitting layer) 60 including an organic EL material that is one of electro-optical materials, and an organic EL layer 60. An electron injection layer 52 for injecting electrons is formed in order, and is sandwiched between the pixel electrode 23 and the cathode 50.
[0034]
The pixel electrode 23 is a part that is electrically connected to the relay electrode 10. The materials include metals such as aluminum (Al), chromium (Cr), tantalum (Ta), molybdenum (Mo), titanium (Ti), tungsten (W), ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide). (Registered trademark)) (made by Idemitsu Kosan Co., Ltd.) and the like, and a single-layer structure or a two-layer structure of these materials is preferably employed. In the case of the top emission type, when Cr or the like is used as the pixel electrode, the light emission is favorably reflected, so that the light emission efficiency can be improved. Further, when the pixel electrode is a laminated film of Ti and ITO, by optimizing the film thickness of each layer from the refractive index / reflectance of ITO, hole injection / transport layer 70, organic EL layer 60, and cathode 50, It is possible to improve the contrast by suppressing reflection of incident light and blackening the actual display area 4.
[0035]
The hole injection / transport layer 70 is for injecting holes from the pixel electrode 23 into the organic EL layer 60. Examples of the material include a polythiophene derivative, a polypyrrole derivative, or a material such as a doped body thereof. Is adopted. More specifically, for example, Vitron-p (Bytron-p: manufactured by Bayer), which is a kind of PEDOT: PSS, can be preferably used. As a method for forming the hole injection / transport layer 70, a liquid discharge method is preferably used. In the liquid ejection method, a liquid material in which various materials and volatile liquids are mixed can be accurately ejected and fixed in a fine region, so that photolithography is not required and material is wasted. Therefore, the manufacturing cost can be reduced.
[0036]
For the organic EL layer 60, a known light emitting material capable of emitting fluorescence or phosphorescence is employed. Specifically, (poly) fluorene derivative (PF), (poly) paraphenylene vinylene derivative (PPV), polyphenylene derivative (PP), polyparaphenylene derivative (PPP), polyvinylcarbazole (PVK), polythiophene derivative, polymethyl Polysilanes such as phenylsilane (PMPS) are preferably used. In addition, these polymer materials include polymer materials such as perylene dyes, coumarin dyes, rhodamine dyes, such as rubrene, perylene, 9,10-diphenylanthracene, tetraphenylbutadiene, Nile red, coumarin 6, A low molecular material such as quinacridone can be used after being doped.
The film thickness of the organic EL layer 60 is preferably about 50 to 100 nm. As a method for forming the organic EL layer 60, a liquid discharge method is used similarly to the hole injection / transport layer 70.
[0037]
The electron injection layer 52 is for injecting electrons from the cathode 50 to the organic EL layer 60, and the light is sufficiently transmitted through a low-work function metal such as bathocuproine and Cs co-deposited film, Ca or Mg-Ag alloy. A material such as a thin film formed to a thickness (approximately 5 to 20 nm) is employed. The electron injection layer 52 is formed by a vapor deposition method using the above material as an evaporation source or a sputtering method with little plasma damage using the metal compound target material.
[0038]
The cathode 50 is formed so as to cover the actual display area 4 (see FIG. 2).
As a material for forming the cathode 50, ITO is suitably employed as a known material having transparency. Other transparent metals that contain zinc (Zn) in metal oxides, for example, indium oxide / zinc oxide amorphous transparent conductive film (Indium Zinc Oxide: IZO) Trademark)) (made by Idemitsu Kosan Co., Ltd.) and the like.
Such a cathode 50 is formed by a sputtering method using a target material of the above material, a CVD method using a reactive gas containing the above material, or the like.
[0039]
A lyophilic control layer 25 and a bank 51 are formed on the side portions of the hole injection / transport layer 70 and the organic EL layer 60 so as to be in contact with the pixel electrode 23. The lyophilic control layer 25 is made of, for example, SiO. 2 For example, the insulating material is preferable. The bank 51 is formed of a material such as acrylic resin or polyimide resin, and may be formed so as to surround each pixel region X, or may be formed so as to connect pixels of the same color column or row. Good. Since the lyophilic control layer 25 has lyophilicity, when the hole injection / transport layer 70 and the organic EL layer 60 are formed by a liquid discharge method (described later), the liquid material spreads uniformly. It is possible to prevent the occurrence of defects such as a short circuit between the cathode and the anode.
In addition, “lyophilic” of the lyophilic control layer 25 in this embodiment means that the lyophilic property is higher than at least materials such as acrylic resin and polyimide resin constituting the bank 51. .
[0040]
Further, a protective film (not shown), an adhesive layer, and a cover substrate are formed on the cathode 50. The protective film is a member having a gas barrier property against moisture and oxygen entering from the outside of the EL display device 1. The material of the protective film is silicon oxide (SiO 2 ), Silicon nitride (SiN), or the like is employed.
The adhesive layer adheres the cover substrate to the protective film and has a function as a buffer material that cushions an impact from the outside of the cover substrate.
The cover substrate is a variety of plate-like members having electrical insulation, and a glass substrate or the like is preferable. Further, a flexible substrate may be used depending on the form of the EL display device.
[0041]
In the EL display device 1 configured as described above, first, when the scanning line driving circuit 80 generates a scanning signal, a current flows through the gate electrode 112G, and the source region is caused by the action of the electric field in the vicinity of the gate electrode 112G. 112S and the drain region 112D become conductive. Here, when the data line driving circuit 100 generates a driving signal, a current flows from the signal line 102 to the drain electrode DR and the gate electrode 123G through the source region 112S and the drain region 112D. Further, the source region 123S and the drain region 123D are brought into conduction by the action of the electric field in the vicinity of the gate electrode 123G, and the current of the power line 103 is passed through the source region 123S, the drain region 123D, and the relay electrode 10 to the pixel electrode 23. To be supplied. Furthermore, since the drain electrode DR is connected to the lower layer electrode 41, the drive signal is held by the holding capacitor 113.
[0042]
By supplying current to the pixel electrode 23, a predetermined voltage is supplied to the pixel electrode 23 and the cathode 50. Along with this, holes are injected from the hole injection / transport layer 70 into the organic EL layer 60 and electrons are injected from the electron injection layer 52. In the organic EL layer 60, holes and electrons are combined and deactivated from an excited state, whereby a light emission phenomenon occurs. Here, the emitted light is emitted to the cathode 50 side.
[0043]
As described above, in the EL display device 1, the circuit portion is embedded in the recess 77, so that the surface thereof becomes a flat surface that is flattened as desired. Further, since the planarization insulating layer 75 is formed, the planarization is performed with high accuracy in a complementary manner. Therefore, even if the area of the pixel electrode 23 is expanded to the upper layer side of the driving element, the surface of the pixel electrode 23 is also flattened with high accuracy. Therefore, the hole injection / transport layer 70 and the organic EL layer 60 are formed by a liquid discharge method. It becomes possible to form uniformly. Therefore, there is no variation in the light emission amount of the organic EL 60 in the pixel, and good light emission characteristics can be obtained. Furthermore, since the aperture ratio is improved by expanding the area of the pixel electrode 23, the emission luminance per unit area of each pixel can be lowered without lowering the luminance of the panel, resulting in a long-life EL display device. .
[0044]
(Method for manufacturing EL display device)
Next, as an example of a method for manufacturing the EL display device 1 according to this embodiment, a method for manufacturing a top emission type EL display device will be described with reference to FIGS. Each of the cross-sectional views shown in FIGS. 5 to 7 corresponds to the cross-sectional view of FIG. 3 and is shown in the order of each manufacturing process.
[0045]
First, as shown in FIG. 5A, a first recess 77a (77) is formed in the substrate 20 by etching. The depth from the surface of the substrate 20 to the bottom of the first recess 77a (77) is made the same as the film thickness of the source regions 112S and 123S and the drain regions 112D and 123D of the switching TFT 112 and the driving TFT 123.
[0046]
Next, as shown in FIG. 5B, a second recess 77 b (77) is formed in the substrate 20. The depth from the surface of the substrate 20 to the bottom of the second recess 77b (77) is the same as the total thickness of the gate electrodes 112G and 123G and the channel region underneath.
Next, as shown in FIG. 5C, a third recess 77 c (77) is formed in the substrate 20. The depth from the surface of the substrate 20 to the bottom of the third recess 77c (77) is made the same as the total thickness of the source region 123S, the gate insulating film 80 and the lower layer electrode 41 to be formed later.
[0047]
Such a series of methods for forming the recesses 77 is performed by performing a series of photolithography methods such as a resist coating process, an exposure process, a development process, and an etching process. Therefore, after the resist is applied to the substrate 20, exposure is performed with the mask pattern of the recess 77, and by developing the resist, the resist is removed corresponding to the mask pattern, and a part of the substrate 20 is exposed. Furthermore, the concave portion 77 is formed by performing a dry etching method of dry or wet. Here, the pattern of the concave portion 77 corresponds to any portion of the circuit portion to be formed later.
In the etching method, the depth of the recess 77, the taper angle, and the like can be set as desired by setting conditions such as the etching processing time, the type of etching solution, and the type of etching gas.
[0048]
Next, a base protective layer (not shown) is formed on the surface of the substrate 20 including the recesses 77 as necessary. This base protective layer prevents doping of the polysilicon layer when the substrate 20 has impurities. The base protective layer is formed by a plasma CVD method using tetraethoxysilane (hereinafter TEOS), oxygen, or the like as a source gas.
[0049]
Next, as shown in FIG. 5D, a polysilicon layer is formed. The polysilicon layer is formed by crystallizing the semiconductor film by performing a crystallization process such as a laser annealing method or a fixed growth method after forming a semiconductor film made of an amorphous silicon film by plasma CVD. Further, the polysilicon layer is patterned by a photolithography method to form a polysilicon pattern pattern 201 to be a TFT. Here, the film thickness of the polysilicon pattern 201 is determined such that the upper surface position of the polysilicon pattern 201 is the same position as the upper surface of the substrate 20.
The polysilicon pattern 201 becomes the source regions 112S and 123S and the drain regions 112D and 123D in a later process.
[0050]
Next, as shown in FIG. 5E, a gate insulating film 140 is formed.
The gate insulating film 140 is formed by forming a film by a plasma CVD method using TEOS, oxygen, or the like as a source gas, and then patterning by a photolithography method.
[0051]
Next, as shown in FIG. 5F, the gate electrodes 112G and 123G and the lower layer electrode 41 are formed.
The gate electrodes 112G and 123G and the lower layer electrode 41 are formed by forming a conductive film made of a metal film of aluminum, tantalum, molybdenum, titanium, tungsten, or the like by sputtering, and then patterning by photolithography. At this time, the scanning line 101 (see FIGS. 1 and 4) is also formed at the same time.
[0052]
Next, high concentration phosphorus ions are implanted to form source regions 112S and 123S and drain regions 112D and 123D in a self-aligned manner with respect to the gate electrodes 112G and 123G.
In this step, an ion implantation method is performed. For example, phosphorus ions are about 1 × 10 × 10. 15 cm -2 By implanting ions with a dose amount of phosphorus, the exposed polysilicon pattern 201 is doped with phosphorus ions. In this step, an ion implantation selection mask may be used. Further, a portion where phosphorus ions are not implanted, that is, a lower portion of the gate electrodes 112G and 123G becomes a channel region.
[0053]
Next, as shown in FIG. 5G, a first interlayer insulating layer 71 is formed.
As a method of forming the first interlayer layer 71, a wet method such as spin coating is used. After applying the liquid material by spin coating, pre-baking is performed by heat treatment.
Further, the contact hole C is patterned by applying a photolithography method to the first interlayer layer 71.
[0054]
Next, as shown in FIG. 6H, the data line 102 (see FIGS. 1 and 4), the drain electrode DR, the power supply line 103, and the lower layer portion 10a of the relay electrode 10 are formed.
In this step, a metal film such as aluminum, tantalum, molybdenum, titanium, or tungsten is formed by a sputtering method, and then patterning is performed by a photolithography method.
[0055]
Next, as shown in FIG. 6I, a second interlayer insulating layer 72 is formed, and a contact hole C is formed in a portion corresponding to the relay electrode 10.
The method of forming the second interlayer layer 72 and the contact hole C is the same as that of the first interlayer insulating layer 71, and the description thereof is omitted.
Next, the middle layer portion 10 b of the relay electrode 10 is formed in the contact hole C.
The method for forming the middle layer portion 10b is the same as that for the lower layer portion 10a, and a description thereof will be omitted.
[0056]
Next, as shown in FIG. 6J, a planarization insulating layer 75 is formed, and the flatness of the surface of the second interlayer insulating layer 72 is supplemented.
In the method for forming the planarization insulating layer 75, a wet method such as a spin coating method is employed. Therefore, the planarized insulating layer 75 is dried by applying the above-described photosensitive organic material on the second interlayer insulating layer 72 and further performing pre-baking. Thereafter, the planarization insulating film is cured through processes of exposure, development, rinsing, drying, and baking.
In the present embodiment, an inkjet method (liquid ejection method) or the like may be used without limiting the spin coating method. When using the inkjet method, the unevenness on the surface of the second interlayer insulating layer 72 is measured, a liquid ejection pattern (for example, bitmap data) is created based on the measurement result, and the liquid is ejected according to the pattern. A concave portion on the surface of the second interlayer insulating layer 72 is buried. That is, the planarization of the second interlayer insulating layer 72 can be supplemented.
[0057]
Next, the upper layer part 10c of the relay electrode 10 is formed.
The formation method is the same as that of the lower layer portion 10a and the middle layer portion 10b of the other relay electrode 10, and the description thereof is omitted.
[0058]
Next, as shown in FIG. 6K, the pixel electrode 23 is formed.
In this step, a metal film such as aluminum, tantalum, molybdenum, titanium, or tungsten and a transparent conductive film such as ITO are stacked by a sputtering method or the like, and then patterned by a photolithography method.
Here, since the planarization insulating layer 75 described above is formed, the surface of the pixel electrode 23 is planarized in the same manner by forming the pixel electrode 23.
[0059]
Next, as shown in FIG. 6L, the lyophilic control layer 25 which is an insulating layer is formed on the pixel electrode 23 and the planarization insulating layer 75.
Therefore, by forming the lyophilic control layer 25, a part of the pixel electrode 23 is opened.
[0060]
Next, as shown in FIG. 7M, a bank 51 is formed so as to cover the lyophilic control layer 25. As a method for forming the bank 51, for example, an organic layer is formed by applying a resist such as an acrylic resin or a polyimide resin dissolved in a solvent by various coating methods such as a spin coating method or a dip coating method. The constituent material of the organic layer may be any material as long as it does not dissolve in an ink solvent described later and can be easily patterned by an exposure development process or the like.
[0061]
Next, a region showing lyophilicity and a region showing liquid repellency are formed on the surface of the bank 51. In the present embodiment, each region is formed by a plasma treatment process. Specifically, the plasma treatment process includes a preliminary heating process, an ink lyophilization process in which the upper surface and wall surfaces of the bank 51, the upper surface of the pixel electrode 23, and the upper surface of the lyophilic control layer 25 are made lyophilic, organic An ink repellent process for making the upper surface of the bank layer and the wall surface of the opening liquid repellent and a cooling process are provided.
[0062]
That is, the base material (substrate 20 including a bank or the like) is heated to a predetermined temperature, for example, about 70 to 80 ° C., and then subjected to a plasma treatment (O 2 Plasma treatment) is performed. Next, as an ink repellent process, plasma treatment (CF) using tetrafluoromethane as a reaction gas under atmospheric pressure Four Plasma treatment) is performed, and then the substrate heated for the plasma treatment is cooled to room temperature, whereby lyophilicity and liquid repellency are imparted to predetermined locations.
[0063]
This CF Four In the plasma processing, the surface of the pixel electrode 23 and the lyophilic control layer 25 are also somewhat affected, but ITO that is a material of the pixel electrode 23 and SiO that is a constituent material of the lyophilic control layer 25. 2 TiO 2 And the like have poor affinity for fluorine, so that the hydroxyl group imparted in the lyophilic process is not substituted with the fluorine group and the lyophilic property is maintained.
[0064]
Next, as shown in FIG. 7 (n), a hole injection / transport layer 70 is formed.
In the hole injecting / transporting layer 70 forming step, a material ink containing a hole injecting / transporting layer material is ejected onto the pixel electrode 23 by an ink jet method, and then a drying process and a heat treatment are performed. An injection / transport layer 70 is formed. In addition, it is preferable to carry out after this hole injection / transport layer formation process in inert gas atmosphere, such as nitrogen atmosphere and argon atmosphere, in order to prevent the oxidation of the hole injection / transport layer 70 and the organic EL layer 60.
According to such an ink jet method, an ink jet head (not shown, discharge head) is filled with the liquid material of the hole injection / transport layer 70, the discharge nozzle of the ink jet head is opposed to the pixel electrode 23, and the ink jet head and the substrate. The liquid droplets whose liquid amount per droplet is controlled are ejected from the ejection nozzle onto the pixel electrode 23 while relatively moving the nozzle 20. Here, the ejected liquid droplets spread on the surface of the pixel electrode 23 that has been subjected to the parent ink treatment. On the other hand, on the upper surface of the bank 51 subjected to the ink repellent treatment, the droplets are repelled and do not adhere. Therefore, even if the liquid droplet is displaced from a predetermined discharge position and a part of the liquid droplet is applied to the upper surface of the bank 51, the upper surface is not wetted by the liquid droplet, and the repelled liquid droplet is not inside the opening of the bank. Be drawn into. Further, since the above-described planarization insulating layer 75 is formed, even if the hole injection / transport layer 70 is formed by the ink jet method, the film thickness becomes uniform.
Next, the hole injection / transport layer 70 is formed by drying the discharged droplets to evaporate the polar solvent contained in the material ink.
[0065]
Next, an organic EL layer 60 is formed as shown in FIG.
In the formation process of the organic EL layer 60, after the liquid material of the organic EL layer 60 is discharged onto the hole injection / transport layer 70 by the same ink jet method as described above, a drying process and a heat treatment are performed. In particular, in this step, in order to prevent re-dissolution of the hole injection / transport layer 70, the non-polarity in which the hole injection / transport layer 70 is insoluble as a solvent for the material used for forming the organic EL layer 60 is used. Use solvent.
[0066]
The discharged droplets spread on the hole injection / transport layer 70 and are filled between the lyophilic control layers 25 and between the banks 51. On the other hand, on the upper surface of the bank 51 subjected to the ink repellent treatment, the droplets are repelled and do not adhere. As a result, even if the liquid droplet is displaced from a predetermined discharge position and a part of the liquid droplet is applied to the upper surface of the bank 51, the upper surface is not wetted by the liquid droplet, and the liquid droplet is opened in the bank 51 bank 51. It is drawn into the club. Next, by drying the discharged liquid droplets, the nonpolar solvent contained in the material ink is evaporated, and the organic EL layer 60 is formed. Note that droplets are dropped on the organic EL layers 60 of the respective colors corresponding to the color display regions R, G, and B, respectively. Furthermore, since the planarization insulating layer 75 is formed, the droplets spread uniformly in the surface.
Here, the hole injection / transport layer 70 and the organic EL layer 60 are each formed by an inkjet process. At this time, the inkjet head controls the tilt direction by the pitch between the light emitting dots.
[0067]
Next, as shown in FIG. 7 (p), the electron injection layer 52 is formed.
In the step of forming the electron injection layer 52, a vapor deposition method is used. Here, the vapor deposition method is a method of forming a thin film by evaporating a metal in a vacuum vessel maintained at a predetermined temperature and pressure and depositing metal molecules on a desired substrate to form a high-quality thin film. In addition to this, it is a method of easily forming a nanometer-order thin film.
[0068]
Subsequently, as shown in FIG. 7 (q), the cathode 50 is formed.
In the step of forming the cathode, a sputtering method is used. As a material of the cathode 50, ITO that becomes a transparent conductive film is used, and the film is formed to have a film thickness of 100 nm.
[0069]
Finally, the EL display device 1 is completed by sequentially forming a transparent protective film, an adhesive layer, and a cover substrate. This step is preferably performed in an inert gas atmosphere such as nitrogen, argon or helium.
[0070]
According to such a manufacturing method, the flatness is complemented by forming the planarization insulating layer 75, and the hole injection / transport layer 70 and the organic EL layer 60 can be formed uniformly. That is, the same effect as the EL display device 1 described above is obtained.
[0071]
(Second Embodiment)
Hereinafter, a specific example of an electronic apparatus including the EL display device according to the first embodiment will be described with reference to FIG.
FIG. 8A is a perspective view showing an example of a mobile phone. In FIG. 8A, reference numeral 1000 indicates a mobile phone body, and reference numeral 1001 indicates a display unit using the EL display device (electro-optical device) 1.
FIG. 8B is a perspective view showing an example of a wristwatch type electronic device. In FIG. 8B, reference numeral 1100 denotes a watch body, and reference numeral 1101 denotes a display unit using the EL display device (electro-optical device) 1.
FIG. 8C is a perspective view showing an example of a portable information processing apparatus such as a word processor or a personal computer. 8C, reference numeral 1200 denotes an information processing apparatus, reference numeral 1201 denotes an input unit such as a keyboard, reference numeral 1202 denotes a display unit using the EL display device (electro-optical device) 1, and reference numeral 1203 denotes an information processing apparatus main body. Is shown.
[0072]
Each of the electronic devices shown in FIGS. 8A to 8C includes a display unit using the EL display device of the first embodiment, and the EL display of the first embodiment. Since it has the characteristics of the device, it is a suitable and long-life electronic device.
In order to manufacture these electronic devices, the EL display device 1 is manufactured by being incorporated in a display unit of various electronic devices such as a mobile phone, a portable information processing device, and a wristwatch type electronic device.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a wiring structure of an EL display device of the present invention.
FIG. 2 is a plan view schematically showing a configuration of an EL display device of the present invention.
FIG. 3 is a cross-sectional view of a main part of a pixel region X of an EL display device of the present invention.
FIG. 4 is a plan view of a pixel region X of an EL display device of the present invention.
FIG. 5 is a process diagram illustrating a method for manufacturing an EL display device of the present invention.
6 is a process diagram illustrating the manufacturing method of the EL display device of the present invention following FIG. 5. FIG.
FIG. 7 is a process diagram illustrating the manufacturing method of the EL display device of the present invention following FIG. 6;
FIG. 8 is a perspective view showing an electronic apparatus according to an embodiment of the invention.
FIG. 9 is an explanatory diagram for explaining the problems of the prior art.
[Explanation of symbols]
1 EL display device (electro-optical device), 20 substrate, 112 switching TFT (driving element), 113 holding capacitor (driving element), 123 driving TFT (driving element), 75 flattening insulating layer (flattening insulating film) 77 Recess, 1000, 1100, 1200 Electronic equipment

Claims (11)

基板上に、走査線と、信号線と、電源線と、複数の素子と、画素電極と、対向電極と、前記画素電極と前記対向電極との間に挟み込まれた発光層と、を有する電気光学装置であって、
前記複数の素子は、前記走査線を介して走査信号がゲート電極に供給される第１の薄膜トランジスタ素子と、前記第１の薄膜トランジスタ素子を介して前記信号線から供給される画素信号を保持する保持容量素子と、前記保持容量素子によって保持された画素信号がゲート電極に供給され第２の薄膜トランジスタ素子と、を含んでおり、
前記画素電極には、前記第２の薄膜トランジスタ素子を介して前記電源線に電気的に接続したときに当該電源線から駆動電流が流れ込み、
前記保持容量素子は、前記電源線の一部と、電極とを備え、
前記基板は、前記第１の薄膜トランジスタ素子と重なる領域に設けられた第１の凹部と、前記保持容量素子と重なる領域に設けられた第２の凹部と、前記第２の薄膜トランジスタ素子と重なる領域に設けられた第３の凹部と、を有し、
前記第１の薄膜トランジスタ素子は、前記第１の凹部に埋設されており、
前記保持容量素子の前記電極は、前記第２の凹部に埋設されており、
前記第２の薄膜トランジスタ素子は、前記第３の凹部に埋設されており、
前記複数の素子と前記画素電極の間には、前記複数の素子をまとめて覆うように一層に形成された平坦化絶縁膜が設けられており、
前記画素電極は、前記複数の素子を構成する、前記第１の薄膜トランジスタ素子、前記保持容量素子、及び前記第２の薄膜トランジスタ素子の直上まで延ばして配置されてなる、
ことを特徴とする電気光学装置。An electric circuit comprising: a scanning line; a signal line; a power line; a plurality of elements; a pixel electrode; a counter electrode; and a light emitting layer sandwiched between the pixel electrode and the counter electrode. An optical device,
The plurality of elements hold a first thin film transistor element in which a scanning signal is supplied to a gate electrode through the scanning line and a pixel signal supplied from the signal line through the first thin film transistor element. A capacitor element; and a second thin film transistor element in which a pixel signal held by the holding capacitor element is supplied to a gate electrode,
When the pixel electrode is electrically connected to the power line via the second thin film transistor element, a driving current flows from the power line.
The storage capacitor element includes a part of the power supply line and an electrode,
The substrate includes a first recess provided in a region overlapping with the first thin film transistor element, a second recess provided in a region overlapping with the storage capacitor element, and a region overlapping with the second thin film transistor element. A third recess provided,
The first thin film transistor element is embedded in the first recess;
The electrode of the storage capacitor is embedded in the second recess,
The second thin film transistor element is embedded in the third recess,
Wherein between the plurality of elements and the pixel electrode, and a planarization insulating film is provided which is more formed to cover collectively the plurality of elements,
The pixel electrode is arranged to extend up to just above the first thin film transistor element, the storage capacitor element, and the second thin film transistor element that constitute the plurality of elements.
An electro-optical device. 前記複数の素子と前記画素電極との間には層間絶縁膜が設けられており、
前記平坦化絶縁膜は、前記層間絶縁膜上に設けられていることを特徴とする請求項１に記載の電気光学装置。 An interlayer insulating film is provided between the plurality of elements and the pixel electrode,
The electro-optical device according to claim 1, wherein the planarization insulating film is provided on the interlayer insulating film. 前記第１及び第２の薄膜トランジスタ素子の各々は、チャネル領域が形成された半導体層を有し、
前記半導体層のうちチャネル領域の上層には、ゲート電極が設けられており、
前記基板表面から前記凹部の底部までの深さは、前記ゲート電極の層厚と前記チャネル領域との層厚の合計と同じになっている
ことを特徴とする請求項１又は請求項２に記載の電気光学装置。 Each of the first and second thin film transistor elements includes a semiconductor layer in which a channel region is formed,
A gate electrode is provided above the channel region in the semiconductor layer,
The depth from the said substrate surface to the bottom part of the said recessed part is the same as the sum total of the layer thickness of the said gate electrode, and the layer thickness of the said channel area | region. The Claim 1 or Claim 2 characterized by the above-mentioned. Electro-optic device. 前記平坦化絶縁膜の材料が有機材料であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の電気光学装置。  The electro-optical device according to claim 1, wherein a material of the planarization insulating film is an organic material. 前記有機材料は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂のうちいずれかを含んでいることを特徴とする請求項４に記載の電気光学装置。  The electro-optical device according to claim 4, wherein the organic material includes any one of an acrylic resin, a polyimide resin, and a benzocyclobutene resin. 基板上に、走査線と、信号線と、電源線と、複数の素子と、平坦化絶縁膜と、画素電極と、発光層と、対向電極とを有し、前記複数の素子は、前記走査線を介して走査信号がゲート電極に供給される第１の薄膜トランジスタ素子と、前記第１の薄膜トランジスタ素子を介して前記信号線から供給される画素信号を保持する保持容量素子と、前記保持容量素子によって保持された画素信号がゲート電極に供給され第２の薄膜トランジスタ素子と、を含み、前記保持容量素子は、前記電源線の一部と、電極とを備える電気光学装置の製造方法であって、
前記基板に、第１の凹部、第２の凹部、第３の凹部を形成する工程と、
前記第１の薄膜トランジスタ素子を前記第１の凹部に埋設して形成し、前記保持容量素子の前記電極を前記第２の凹部に埋設して形成し、前記第２の薄膜トランジスタ素子を前記第３の凹部に埋設させて形成する工程と、
前記凹部に形成した複数の前記素子上に複数の前記素子をまとめて覆うように一層に平坦化絶縁膜を形成する工程と、
前記複数の素子を構成する、前記第１の薄膜トランジスタ素子、前記保持容量素子、及び前記第２の薄膜トランジスタ素子の直上まで延ばして前記画素電極を形成する工程と、
を含むことを特徴とする電気光学装置の製造方法。A scanning line, a signal line, a power supply line, a plurality of elements, a planarization insulating film, a pixel electrode, a light emitting layer, and a counter electrode are provided over the substrate, and the plurality of elements include the scanning A first thin film transistor element in which a scanning signal is supplied to a gate electrode through a line; a storage capacitor element that holds a pixel signal supplied from the signal line through the first thin film transistor element; and the storage capacitor element A pixel signal held by a gate electrode and a second thin film transistor element, wherein the holding capacitor element includes a part of the power line and an electrode .
Forming a first recess , a second recess, and a third recess in the substrate ;
The first thin film transistor element is embedded in the first recess, the electrode of the storage capacitor element is embedded in the second recess, and the second thin film transistor element is formed in the third recess. A step of embedding in the recess ,
Forming a planarization insulating film on one layer so as to collectively cover the plurality of elements on the plurality of elements formed in the recess;
Extending the first thin film transistor element, the storage capacitor element, and the second thin film transistor element to form the pixel electrode constituting the plurality of elements;
A method for manufacturing an electro-optical device. 前記平坦化絶縁膜を形成する工程は、
耐熱性感光性樹脂を塗布する工程と、
前記耐熱性感光性樹脂を乾燥させる工程と、
平坦化膜パターンの露光用マスクを通して前記耐熱性感光性樹脂に対して紫外線を照射する工程と、
現像液によって前記耐熱性感光性樹脂の不要部分を除去する工程と、
前記耐熱性感光性樹脂を焼成する工程と
を具備していることを特徴とする請求項６に記載の電気光学装置の製造方法。The step of forming the planarization insulating film includes:
Applying a heat-resistant photosensitive resin;
Drying the heat-resistant photosensitive resin;
Irradiating the heat-resistant photosensitive resin with ultraviolet rays through an exposure mask having a planarizing film pattern;
Removing unnecessary portions of the heat-resistant photosensitive resin with a developer;
The method of manufacturing an electro-optical device according to claim 6, further comprising a step of baking the heat-resistant photosensitive resin. 前記耐熱性感光性樹脂が、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂のうちいずれかを含んでいることを特徴とする請求項７に記載の電気光学装置の製造方法。  The method of manufacturing an electro-optical device according to claim 7, wherein the heat-resistant photosensitive resin includes any one of an acrylic resin, a polyimide resin, and a benzocyclobutene resin. 前記発光層を形成する工程は湿式法を施す工程を具備することを特徴とする請求項６又は請求項７に記載の電気光学装置の製造方法。  8. The method of manufacturing an electro-optical device according to claim 6, wherein the step of forming the light emitting layer includes a step of applying a wet method. 前記湿式法は液体吐出法であることを特徴とする請求項９に記載の電気光学装置の製造方法。  The method of manufacturing an electro-optical device according to claim 9, wherein the wet method is a liquid discharge method. 請求項１乃至請求項５のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。  An electronic apparatus comprising the electro-optical device according to claim 1.
JP2003097259A 2003-03-31 2003-03-31 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus Expired - Fee Related JP4470385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003097259A JP4470385B2 (en) 2003-03-31 2003-03-31 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003097259A JP4470385B2 (en) 2003-03-31 2003-03-31 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2004303646A JP2004303646A (en) 2004-10-28
JP2004303646A5 JP2004303646A5 (en) 2005-10-27
JP4470385B2 true JP4470385B2 (en) 2010-06-02

Family

ID=33409096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003097259A Expired - Fee Related JP4470385B2 (en) 2003-03-31 2003-03-31 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4470385B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4774891B2 (en) * 2005-09-28 2011-09-14 カシオ計算機株式会社 Display device and manufacturing method thereof
JP6477838B2 (en) * 2017-11-16 2019-03-06 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR102513333B1 (en) * 2018-01-31 2023-03-23 삼성디스플레이 주식회사 Display device
JP6702457B2 (en) * 2019-02-07 2020-06-03 セイコーエプソン株式会社 Electro-optical device and electronic equipment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230669B2 (en) * 1998-11-26 2001-11-19 日本電気株式会社 Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
JP2001052864A (en) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd Making method of opto-electronical device
JP2001281680A (en) * 2000-03-29 2001-10-10 Sharp Corp Liquid crystal display device, method of manufacture for the same and film-laminated structure
JP2002015866A (en) * 2000-06-30 2002-01-18 Seiko Epson Corp Method of manufacturing organic electroluminescent display
JP4254023B2 (en) * 2000-07-07 2009-04-15 セイコーエプソン株式会社 SUBSTRATE FOR CURRENT DRIVING ELEMENT AND MANUFACTURING METHOD THEREOF
JP3982183B2 (en) * 2001-02-14 2007-09-26 セイコーエプソン株式会社 Electro-optical device and projection display device

Also Published As

Publication number Publication date
JP2004303646A (en) 2004-10-28

Similar Documents

Publication Publication Date Title
KR100702022B1 (en) Organic el device, method of manufacturing the same, and electronic apparatus
JP4366988B2 (en) Organic EL device and electronic device
JP3915806B2 (en) Electro-optical device and electronic apparatus
US7777411B2 (en) Light-emitting device, method of producing light-emitting device, exposure unit, and electronic device
JP4645064B2 (en) Manufacturing method of electro-optical device
KR100638160B1 (en) Method for manufacturing electro-optic device, electro-optic device, and electronic apparatus
JP2004146244A (en) Electrooptical device and electronic equipment
JP2004006137A (en) Electro-optical device, its manufacturing method, and electronic apparatus
JP2005327674A (en) Organic electroluminescent display element, display device having the same, and manufacturing method thereof
KR20070073394A (en) Ink jet printing system and manufacturing method of display device using the same
JP4556566B2 (en) Electro-optical device and electronic apparatus
JP2004200146A (en) Electroluminescent display device and its manufacturing method as well as electronic equipment
KR20110013289A (en) Light emitting device, display device, and method of manufacturing light emitting device
JP2009070708A (en) Display device and method of manufacturing the same
JP2006310289A (en) Light emitting device, method of manufacturing the same, and electronic apparatus
JP5126168B2 (en) Organic EL device and electronic device
JP2005116313A (en) Organic electroluminescent device and manufacturing method and electronic equipment
JP2006222195A (en) Organic el apparatus, manufacturing method thereof, and electronic apparatus
JP4470385B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2004303644A (en) Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus
JP2011029195A (en) Electro-optic device, semiconductor device, substrate for electro-optic device, manufacturing method thereof, and electronic equipment
JP2005011572A (en) Organic electroluminescent device, its manufacturing method, and electronic apparatus
JP4207511B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2007019072A (en) Wiring, its patterning method, display panel, and manufacturing method thereof
JP2004303645A (en) Manufacturing method for electrooptical device, and electrooptical device, as well as electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees