JP2004301824A - 測定誤差の補正方法 - Google Patents

Abstract

【課題】非同軸電子部品のポート数の増加傾向に対応した精度の高いマルチポート対応の相対補正法の提供。
【解決手段】測定装置２の同軸接続面における誤差要因を同定する。測定対象電子部品１１Ａの実測測定治具測定値Ｓ_21T,Ｓ_11Tと、測定対象電子部品１１Ａの基準測定治具測定値Ｓ_21D,Ｓ_11Dとの間の相対関係を算定する。誤差要因を相対関係に基づいて修正することで当該測定装置の新たな誤差要因を同定する。測定装置２で測定した測定対象電子部品の実測測定治具測定値Ｓ_21T,Ｓ_11Tから新たな誤差要因を取り除くことで補正を行う。
【選択図】 図２４

Description

本発明は、電子部品測定時の誤差補正方法であり、特に実測測定装置で測定した測定結果をこれとは別の測定系で測定した測定結果に補正する（推定する）方法に関する

従来から、測定値から測定系の誤差の影響を除去することを目的としてＳＯＬＴ補正が実施される。この補正法は、次のように実施される。まず、電気特性（散乱係数等）の物理的真値が予め特定された標準器が用意される。ここでは、電気特性の物理的真値が極限値を示す同軸電子部品が標準器として用いられる。このような同軸電子部品が標準器として用いられるのは、電気特性が極限値を示す同軸電子部品であればその電気特性の物理的真値の特定が比較的容易であるためである。開放,短絡,終端等の電気状態を有する同軸電子部品の電気特性の物理的真値は極限値を示す。そのため、このような同軸電子部品が標準器として用いられる。なお、同軸電子部品等の電子部品において電気特性の物理的真値を特定することを、以下、値付けと称される。

ＳＯＬＴ補正の説明に戻る。次に、測定装置に設けられた一つないし複数の接続ポートに同軸ケーブルが接続されたうえでその同軸ケーブルの先端に、用意した標準器が接続される。この状態で標準器の電気特性が測定される。さらに、標準器が取り除かれた状態で同軸ケーブルの先端同士（測定装置の接続ポート同士）が接続（スルー接続）され、この状態でも電気特性が測定される。そして、標準器が接続された状態での電気特性から同軸ケーブル先端までの誤差要因が同定される。誤差要因を同定することで、測定された電気特性から誤差の影響を除去し、同軸ケーブル先端に接続した同軸電子部品の電気特性が算定される。この場合、同軸ケーブルの先端が校正面となる。

以上の標準器の測定値と標準器の物理的真値との対応関係の算定（誤差要因の同定）を実施したうえで、実際の被検体試料の電気特性測定時において、算定した対応関係に基づいて測定値を補正する（誤差要因の影響を計算により取り除く）。このような対応関係の算定および対応関係に基づく測定値の補正（誤差要因の同定および計算による誤差要因の取り除き作業）が校正と呼ばれており、上述したＳＯＬＴ補正は校正の一例である。

同軸コネクタを有しない電子部品（以下、非同軸電子部品という）、例えば、表面実装型電子部品の電気特性を測定する際においても、上記校正は必要となる。この場合、測定装置の接続ポートに接続された同軸ケーブルと非同軸電子部品とが治具により中継される。治具は同軸ケーブルに接続される同軸コネクタを有しており、この同軸コネクタが同軸ケーブルに接続された状態で同軸ケーブルに接続される。非同軸電子部品は同軸ケーブルに接続された治具上に実装されてその電気特性が測定される。

非同軸電子部品の校正においても基本的には標準器が必要となる。しかしながら、非同軸電子部品の標準器を造ることは、現実的にほとんど不可能である。これは、同軸形状以外の標準器はその値付けが非常に困難であることに起因している。したがって、非同軸形状標準器がない状態で非同軸電子部品を対象とする校正を行う場合、同軸ケーブルに治具を取り付けるにも拘わらず、その校正面は、同軸ケーブルの先端となる。非同軸電子部品では、このような理由により、校正面で無い治具に取り付けられてその電気特性が測定される。

この場合、治具にも誤差が生じる可能性がある。そのため、治具により生じる誤差要因を無視した状態で非同軸電子部品の電気特性が同定されるか、あるいは治具の物理的寸法を基にした計算によって治具に起因する誤差要因が推定される。そのうえで、測定により得られる電気特性から治具の推定誤差要因が計算により除去されることで、非同軸電子部品の測定時の校正精度が高められる。（非特許文献１参照）
Agilent Technologies 8720ES Network Analyzer User’s Guide p.6-29 to p.6-32 Advantest R3860 コンポーネントアナライザ 取扱説明書 p.5-1 to p.5-6

このようにして非同軸電子部品の特定測定時に校正を実施する従来の構成では、校正精度が必ずしも高いものにならないという課題がある。上述したように、測定装置（主にネットワークアナライザ）の校正面は同軸ケーブルの先端等の同軸面にならざるを得ない。測定装置は、このような制限を受ける校正面を介して接続された電子部品の特性を測定する。しかしながら、非同軸電子部品は同軸面（校正面）に直接接続することができない。そのため、非同軸電子部品は、治具という一種の中継伝送路を介して測定装置に接続されてその特性が測定される。ここで治具は治具固有の特性をそれぞれ有しており、複数の治具の間で特性を均一化することは困難である。このような理由により、治具を介した特性測定を実施する場合、各治具毎に治具固有の誤差が発生せざるを得ず、このことが測定結果にばらつきを生じさせて校正精度を劣化させる原因となる。

加えて、ポート数が３つ以上ある非同軸電子部品（例えば、デュプレクサ）では、複数の治具の間で特性を均一化することはさらに困難であり、実用的なものといえるものでは全くない。

さらに、高周波で用いられる電子部品は従来の不平衡信号に代わって平衡信号で動作するものが増えつつある。平衡信号とは、１つの信号を位相が１８０°異なる２信号として送信するものであり、信号の受信側ではこれら２信号の差として元の信号を取出す。平衡信号は従来の不平衡信号よりも耐ノイズ性に優れるため、近年好んで使われるようになってきている。しかし、平衡信号は１つの信号を２つの信号として送受信する方式であるので、平衡ポート１つが不平衡ポート２つに相当する。例えば、平衡入出力のフィルタは入力１ポート、出力１ポートの２ポートのデバイスだが、実は４ポートの不平衡デバイスに相当し、実際、信号入出力端子も接地端子を除いて４つ設けられている。

このように、電子部品の平衡化が進展する中、今後ますます表面実装電子部品といった非同軸電子部品のポート数は増加する傾向が続くと予想され、これら電子部品に対応しかつ精度の高いマルチポート対応の相対補正法（校正方法）が要望されている。

上述した目的を達成するためには、本発明の第１は次の構成を有している。 測定装置の同軸接続面に実測測定治具を接続したうえで前記実測測定治具に測定対象電子部品を実装しこの状態で前記測定装置で測定した前記測定対象電子部品の実測測定治具測定値を、前記実測測定治具とは同一測定対象電子部品の電気特性の測定結果が異なる基準測定治具に実装した状態で前記測定装置もしくは前記測定装置と同等の測定特性を有すると見なせる他の測定装置で前記測定対象電子部品を測定する場合に得られると推定される電気特性に補正する測定誤差の補正方法において次の工程を含んでいる。

前記同軸接続面における誤差要因を同定する工程と、
前記測定対象電子部品の前記実測測定治具測定値と、前記測定対象電子部品を前記基準測定治具に実装した状態で前記測定装置もしくは前記他の測定装置で前記測定対象電子部品を測定する場合に得られると推定される電気特性との間の相対関係を算定する工程と、
前記誤差要因を前記相対関係に基づいて修正することで当該測定装置の新たな誤差要因として同定する工程と、
前記同軸接続面に前記実測測定治具を接続したうえで前記実測測定治具に前記測定対象電子部品を実装しこの状態で前記測定対象電子部品の電気特性を前記測定装置で測定する工程と、
測定により得られた前記測定対象電子部品の電気特性から前記新たな誤差要因を取り除く工程と、
を含んでいる。

また、本発明の第２は、測定装置に実測測定治具を接続したうえで前記実測測定治具に測定対象電子部品を実装しこの状態で前記測定装置で測定した前記測定対象電子部品の実測測定治具測定値を、前記実測測定治具とは同一測定対象電子部品の電気特性の測定結果が異なる基準測定治具に実装した状態で前記測定装置もしくは前記測定装置と同等の測定特性を有すると見なせる他の測定装置で前記測定対象電子部品を測定する場合に得られると推定される電気特性に補正する測定誤差の補正方法において次の工程を含んでいる。

前記同軸接続面における誤差要因を同定する工程と、
前記測定対象電子部品の前記実測測定治具測定値と、前記測定対象電子部品を前記基準測定治具に実装した状態で前記測定装置もしくは前記他の測定装置で前記測定対象電子部品を測定する場合に得られると推定される電気特性との間の相対関係を算定する工程と、
前記測定装置に前記実測測定治具を接続したうえで前記実測測定治具に前記測定対象電子部品を実装し、この状態で前記測定対象電子部品の電気特性を前記測定装置で測定する工程と、
測定により得られた前記測定対象電子部品の電気特性から前記誤差要因を取り除くことで前記実測測定治具に接続された前記測定対象電子部品の電気特性を得る工程と、
誤差要因を取り除くことで得られた前記実測測定治具に接続された前記測定対象電子部品の電気特性を前記相対関係に基づいて修正する工程と、
を含んでいる。

本発明の特徴となる構成は、前記測定対象電子部品の前記実測測定治具測定値と、前記測定対象電子部品を前記基準測定治具に実装した状態で前記測定装置もしくは前記他の測定装置で前記測定対象電子部品を測定する場合に得られると推定される電気特性との間の相対関係を算定したうえで、その想定関係に基づいて、誤差要因を修正することである。ここで、誤差要因とは、前記同軸接続面における誤差要因であり（請求項１）、前記測定対象電子部品に他の回路要素を接続したうえで前記実測測定治具に実装した状態で前記測定装置で前記測定対象電子部品を測定する場合に生じる誤差要因である（請求項２）。これらの誤差要因を同定する手段は、既存の測定装置において備えられている。そのため、本発明は、外部の計算装置において相対関係を求めたうえで、測定装置で設定されている誤差要因を本発明で求めた相対関係によって修正すれば実現できる。つまり、本発明は、ほとんど新たな構成を付け加えることなく、既存の測定装置において測定誤差の補正方法を実現することができる。しかも、その具体的な補正方法である請求項３〜７を実施すれば、非常に精度の高いものとなる。

以上説明したように、本発明によれば、実測測定装置（実測測定治具を用いている）よる実測測定治具測定値を、基準測定装置（基準測定治具を用いている）による基準測定治具測定値に精度高く一致させることが可能となる。しかも、そのような精度の高い補正に実施するのに必要な補正データ取得試料の個数を少なくとも３個という必要最小限にすることができる。

さらには、本発明によれば、フル２ポート補正等の校正機能を有する従前の測定装置や、実施の形態中で命名したデバイス接続想定補正機能を有する従前の測定装置において、ほとんど新たな構成を付け加えることなく実施することができ、その分、補正システムの構築に要する初期コストを必要最小限に抑制することができるうえに利便性にも優れる。

第１の実施の形態
まず、本実施の形態の補正方法の基本構成が説明される。本実施の形態では、表面実装型のＳＡＷフィルタを測定対象電子部品として、このＳＡＷフィルタの電気特性を、ネットワークアナライザを有する測定装置で測定する際の測定誤差の補正方法やその補正方法を採用した電気特性測定装置において本発明が実施される。なお、本発明は、２ポート以上、特に３ポート以上の複数ポートでの測定結果の補正方法に実施可能であるが、本実施形態の以下の説明では、３ポートでの測定結果の補正方法やその補正方法を採用した電気特性測定装置において本発明が説明される。しかしながら、４ポート以上の測定結果の補正方法やその補正方法を採用した装置においても本発明は同様に実施可能である。さらには、１ポートの測定結果の補正方法やその補正方法を採用した装置においても、また、２ポートの測定結果の補正方法やその補正方法を採用した装置においても同様に実施できる。

図１は本実施形態の基準特性測定装置と実測測定装置の構成を示す平面図であり、図２は測定治具の構成を示す平面図であり、図３は特性測定装置のネットワークアナライザの構成を示すブロック図であり、図４は測定対象試料である電子部品や補正データ取得試料の構成を示す裏面図である。

実測測定装置２と基準測定装置１とは、同等の測定特性を有すると見なせる装置であり、基本的に同一の装置から構成することができる。しかしながら、同等の測定特性が得られるのであれば、これら装置１,２の構成は相違してもよい。両装置１,２は、同軸標準器等を用いた校正を実施することで測定特性を同一とすることができる。

装置１,２は、複数のポートを有する測定対象電子部品１１Ａや補正データ取得試料１１Ｂの電気特性を、基準測定治具５Ａや実測測定治具５Ｂに実装した状態で測定する装置である。

実測測定装置２は、測定対象電子部品１１Ａを実測測定治具５Ｂに実装した状態で測定する測定値を、実測測定治具５Ｂとは特性の異なる基準測定治具５Ａに測定対象電子部品１１Ａを実装した状態で測定する場合に得られると推定される電気特性に補正する機能を有する。

装置１,２は、図１に示されるように、ネットワークアナライザ３Ａ,３Ｂと、同軸ケーブル４Ａ,４Ｂ,４Ｃと、基準測定治具５Ａと実測測定治具５Ｂとを備える。なお、ネットワークアナライザ３Ａと基準測定治具５Ａとは基準測定装置１に設けられており、ネットワークアナライザ３Ｂと実測測定治具５Ｂとは実測測定装置２に設けられる。

ネットワークアナライザ３Ａ,３Ｂは、高周波に用いられる電子部品の電気特性を測定する測定器であって、複数ポートの入出力部（本実施形態では、ポート１,ポート２,ポート３の３つのポート）を有する。これらのポート１〜３それぞれに同軸ケーブル４Ａ,４Ｂ,４Ｃが接続される。同軸ケーブル４Ａ,４Ｂ,４Ｃの遊端には、同軸ケーブルコネクタ６が設けられる。

測定治具５Ａ,５Ｂは、図２に示すように、絶縁基板７と、接続用配線部８と、同軸コネクタ９Ａ,９Ｂ,９Ｃとを備える。接続用配線部８は、絶縁基板７の基板表面７ａに形成され、信号伝送路８ａ,８ｂ,８ｃと、接地線路８ｄ〜８ｉとを備える。信号伝送路８ａ,８ｂ,８ｃは、絶縁基板７の基板表面７ａにおいて、基板周面それぞれから基板中央に向かって延出配置され、その延出端部それぞれは、基板表面７ａの中央部において所定の離間間隔を空けて互いに離間配置される。接地線路８ｃ〜８ｉは、基板表面７ａの中央部において、信号伝送路８ａ,８ｂ,８ｃの両側それぞれに設けられる。伝送路８ａ側に位置する接地線路８ｄ,８ｅと、伝送路８ｂ側に位置する接地線路８ｆ,８ｆｇと、伝送路８ｃ側に位置する接地線路８ｈ,８ｉとは、基板表面７ａの中央部において所定の離間間隔（信号伝送路８ａ,８ｂ,８ｃと同等）を空けて離間配置される。

信号伝送路８ａ,８ｂ,８ｃは、基板端部において同軸コネクタ９Ａ,９Ｂ,９Ｃの内部導体コンタクト（図示省略）に接続される。接地線路８ｃ〜８ｉは、スルーホール接続部１０を介して基板裏面のグランドパターン（図示省略）に接続され、さらには、グランドパターンを介して、同軸コネクタ９Ａ,９Ｂ,９Ｃの外部導体コンタクト（図示省略）に接続される。

なお、図２においては、基準測定装置１の基準測定治具５Ａと、実測測定装置２の実測測定治具５Ｂとを、同じ形状を有するものとしているが、これらは、特に同じ形状のものとする必要はない。特に、実測測定治具５Ｂの形状は、自動選別測定機等に適した形状にするなどにより、基準測定治具５Ａと異なる形状にしてもよい。

実測測定装置２を構成するネットワークアナライザ３Ｂは、図３に示されるように、ネットワークアナライザ本体２０と、制御部２１とを備えている。制御部２１は、制御部本体２２と、メモリ２３と、誤差要因同定手段２４と、補正算定手段２５とを備える。

測定対象電子部品１１Ａや補正データ取得試料１１Ｂは、３ポート以上（本実施形態では３ポート）の入出力端子を有する電子部品であって、図４に示されるように、その裏面１１ａに、伝送路端子１２ａ,１２ｂ,１２ｃと、接地端子１２ｄ〜１２ｉとを備える。試料１１Ａ,１１Ｂは、裏面１１ａを測定治具５Ａ,５Ｂの基板表面７ａに当接させることで、伝送路端子１２ａ,１２ｂ,１２ｃと接地端子１２ｄ〜１２ｉとを、信号伝送路８ａ,８ｂ,８ｃ,接地線路８ｄ〜８ｉに圧着させる。これにより測定対象電子部品１１Ａ,補正データ取得試料１１Ｂは、測定治具５Ａ,５Ｂに測定実装される。

本実施形態では、補正データ取得試料１１Ｂとして、測定装置１,２による測定操作により測定対象電子部品１１Ａの任意の電気特性と同等の電気特性を発生させる試料が用意される。補正データ取得試料１１Ｂは、測定装置により発生させる前記電気特性（反射係数等）が互いに異なる３個の試料１１Ｂとされる。補正データ取得試料１１Ｂは、各ポート間の伝達係数が極めて小さいものとされる。好ましくは、補正データ取得試料１１Ｂはポート間伝達係数が−２０ｄＢ以下とされる。このような特性を有する試料１１Ｂが、その試料の接続ポートに拘わらず少なくとも３個用意される。

以下、本実施形態の測定装置１,２による測定誤差の補正方法が説明される。まず、その骨子となる補正方法が説明される。

本実施形態の測定装置１,２で実施される測定値の補正方法（以下、補正アダプタ型相対補正法という）では、実測測定治具５Ｂと基準測定治具５Ａとのそれぞれで３個の同じ補正データ取得試料１１Ｂが測定され、この測定結果から補正係数（相対補正アダプタ）が求められる。補正係数設定時に必要な補正データ取得試料１１Ｂは、原理的には測定系のポート数に関わらず３個である。また、補正データ取得試料１１Ｂは物理的真値で値付けされている必要はないが、伝達係数が十分に小さい試料でなければならない。

本発明の補正法（補正アダプタ型相対補正法）の目的は、測定対象（非同軸電子部品）を実測測定治具５Ｂに実装した状態で実測測定装置２で測定した電気特性（以下、実測測定治具測定値と称される）から、前記測定対象を基準測定治具５Ａに実装した状態で基準測定装置１で測定する電気特性（以下、基準測定治具測定値と称される）を推定することである。

基準測定治具５Ａは、それを用いて測定した電子部品の測定値をその電子部品の基準測定値とする治具である。具体的には、電子部品メーカが電子部品ユーザにその電子部品の特性を保証する際に用いられる治具などが基準測定治具５Ａに該当する。実測測定治具５Ｂは、電子部品を実務上測定する際に用いられる治具である。実測測定治具５Ｂの例は、電子部品の特性選別工程（自動特性選別機）などに取り付けて測定を行う治具が挙げられる。

治具は、その構造上、測定時の特定を複数の治具の間で精度高く一致させることができない。そのため、実測測定治具５Ｂを用いた測定値と基準測定治具５Ａを用いた測定値とを補正なしに一致させることは困難である。実測測定治具５Ｂと基準測定治具５Ａとの間にはこのような関係性を有している。

以下、基準測定治具５Ａ,実測測定治具５Ｂで測定される測定値は、それぞれ基準測定治具測定値と実測測定治具測定値と称される。

基準測定措置１や実測測定装置２の測定器として汎用されるネットワークアナライザにおいては、同装置の各ポートに接続された同軸ケーブル等の先端（以下、同軸接続点という）にＳＯＬＴ補正やＴＲＬ補正等が実施されておれば、同軸接続点に接続された任意の回路網の散乱係数の真値を求めることができる。以下、ＳＯＬＴ補正やＴＲＬ補正が実施された同軸接続点が校正面(Calibration Plane)と称される。

測定装置１,２で非同軸電子部品の電気特性が測定される場合、校正面に基準測定治具５Ａや実測測定治具５Ｂが取り付けられ、さらにこれら治具５Ａ,５Ｂに非同軸電子部品が取り付けられた状態でその電気特性が測定される。基準測定治具測定値といえども試料真値ではなく、基準測定治具測定値は、試料真値に基準測定治具５Ａに起因して生じる測定誤差が重畳されたものとなる。本発明の補正アダプタ型相対補正法は、試料真値自体を求めることは不可能であるという前提に立って、基準測定治具測定値を精度高く推定する補正方法である。

以下、本発明の補正アダプタ型相対補正法が、２ポート測定系の補正方法を例にして説明される。２ポート測定系を例にしたのは、本発明の補正アダプタ型相対補正法の理解を容易にするためである。しかしながら、以下の説明から明らかになるように、本発明の補正アダプタ型相対補正法は、任意のｎポート（ｎは自然数）の場合について全く支障なく実施できる。

非同軸電子部品の任意の試料が基準測定治具５Ａを用いて測定される場合、その試料散乱係数の真値を測定することは困難である。しかしながら、真値が存在していることは間違いなく、以下の説明では、これら真値がＳ_21DUT,Ｓ_11DUT等と称される。基準測定治具５Ａに試料を実装した状態でその特性を観測可能な値は、真値Ｓ_21DUT,Ｓ_11DUTに基準測定治具５Ａの誤差（以下、基準測定治具誤差と称される）が重畳された値となる。この値が基準測定治具測定値となる。

上記測定の状態が図５に示される。図中、任意の試料自身はＤＵＴと称される。基準測定治具測定値はS_21D,S_11Dと称される。基準測定治具誤差は、Ｅ_D1（入力側）,Ｅ_D２（出力側）と称される。図中の基準測定治具測定値Ｓ_2１D,Ｓ_11Dに付された○印は、これら測定値が測定可能であることを示している。基準測定治具誤差Ｅ_D1,Ｅ_D２は、試料真値Ｓ_21DUT,Ｓ_11DUTと同様、同定することが不可能である。

次に、図６に示されるように、試料ＤＵＴと同一の試料ＤＵＴが実測測定治具５Ｂに実装されて測定される状態が想定される。この場合、試料真値Ｓ_21DUT,Ｓ_11DUT自体は同一試料ＤＵＴを測定する限り、基準測定治具５Ａを用いた状態に等しい。しかしながら、試料真値Ｓ_21DUT,Ｓ_11DUTに重畳される誤差は実測測定治具５Ｂに起因して生じる誤差となる。図中、実測測定治具５Ｂを用いた試料ＤＵＴの特性を測定した値が実測測定治具測定値S_21T,S_11Tと称される。実測測定治具５Ｂに起因して生じる誤差は実測測定治具誤差Ｅ_T1(入力側),Ｅ_T2(出力側)と称される。実測測定治具誤差Ｅ_T1,Ｅ_T2は、基準測定治具誤差Ｅ_D1,Ｅ_D２と同様、同定することが不可能である。

次に、試料ＤＵＴが実装された実測測定治具５Ｂをさらに実装する誤差除去アダプタ３０が想定される。誤差除去アダプタ３０はこのような実装状態で実測測定装置２に接続される。誤差除去アダプタ３０は、実測測定治具誤差Ｅ_T1,Ｅ_T2を相殺してその誤差を打ち消す特性を有するものとして想定される。

具体的には誤差除去アダプタ３０は、２ポートの散乱係数で表現される仮想上のアダプタであって次のように想定される。まず、実測測定治具誤差Ｅ_T1,Ｅ_T2の散乱係数行列が伝送行列に変換された上で、その伝送行列の逆行列が求められる。求められた逆行列が散乱係数行列に戻される。このような行列変換が実施されることで、誤差Ｅ_T1 ^-1,Ｅ_T2 ^-1を有する誤差除去アダプタ２０が想定される。誤差除去アダプタ３０の誤差Ｅ_T1 ^-1,Ｅ_T2 ^-1を実測することは不可能であるが、誤差Ｅ_T1 ^-1,Ｅ_T2 ^-1を上述したように想定することは可能である。

図７に示されるように、試料ＤＵＴ付きの実測測定治具５Ｂを実装した状態の誤差除去アダプタ３０が実測測定装置２に接続され、その状態で試料ＤＵＴの特性が測定される状態が想定される。この場合、実測測定治具誤差Ｅ_T1,Ｅ_T2は誤差除去アダプタ２０の誤差Ｅ_T1 ^-1,Ｅ_T2 ^-1によって相殺(除去)されることになる。したがって、その場合の試料ＤＵＴの測定値は試料真値Ｓ_21DUT,Ｓ_11DUTと見なされる。

図８に示されるように、試料ＤＵＴ付き実測測定治具５Ｂが実装された誤差除去治具アダプタ３０が、さらに基準測定治具５Ａに実装される状態が想定される。そしてこの状態の基準測定治具５Ａが実測測定装置２に接続されて試料ＤＵＴの特性が測定される場合が想定される。このとき、誤差除去アダプタ３０の入出力点における特性は、上述されたように試料真値Ｓ_21DUT,Ｓ_11DUTと見なされる。そのため、基準治具５Ａの入出力点における特性は、基準治具測定値Ｓ_21D,Ｓ_11Dと見なされる。つまり、実測測定治具５Ｂと誤差除去アダプタ３０と基準測定治具５Ａとが順次実装された状態で試料ＤＵＴの特性が測定される状態は、図５に示された状況、すなわち、実測測定装置２に基準測定治具５Ａが取り付けられた状態で試料ＤＵＴの特性が測定される状況と同一と見なされる。

以上の考察から、実測測定治具測定値Ｓ_21T,Ｓ_11Tに誤差除去アダプタ３０の誤差Ｅ_T1 ^-1,Ｅ_T2 ^-1と基準測定治具誤差Ｅ_D1,Ｅ_D２とを掛け合わせれば、実測測定装置２における基準測定治具測定値Ｓ_21D,Ｓ_11Dを推定できることが理解される。

この推定を実現するためには、試料真値Ｓ_21DUT,Ｓ_11DUTと実測測定治具誤差Ｅ_T1,Ｅ_T2と基準測定治具誤差Ｅ_D1,Ｅ_D２と誤差除去アダプタの誤差Ｅ_T1 ^-1,Ｅ_T2 ^-1とが同定されることが条件となる。しかしながら、これらの値を同定することは不可能である。そのため、本発明では、次のような新たな状況が想定される。

上述した図８に示される測定想定において、基準測定治具５Ａと誤差除去アダプタ３０とを合成することで、図９に示される単一のアダプタとすることが想定される。以下、上記合成により新たに想定されるアダプタが相対補正アダプタ３１と称される。相対補正アダプタ３１に起因して生じる誤差Ｃ１,Ｃ２は次のようにして算出される。基準測定治具誤差Ｅ_D1,Ｅ_D２と誤差除去アダプタ３０の誤差Ｅ_T1 ^-1,Ｅ_T2 ^-1との散乱係数行列が伝送行列に変換されたうえでこれらの積が求められる。さらに求められる積が散乱係数行列に変換されることで、相対補正アダプタ３１の誤差Ｃ１,Ｃ２が算出される。

さらに、図９に示されるように、試料ＤＵＴが相対補正アダプタ３１に実装され、さらに相対補正アダプタ３１が実測測定治具５Ｂに実装される実装状態が想定される。さらにこのような実装形態において実測測定装置２が試料ＤＵＴの特定を測定する測定状態が想定される。このような測定状態で測定される測定値は基準測定治具測定値Ｓ_21D,Ｓ_11Dとなる。つまり、相対補正アダプタ３１を想定すれば、基準測定治具５Ａを用いることなく、実測測定治具５Ｂを用いても基準測定治具測定値Ｓ_21D,Ｓ_11Dを算定することができる。

ここで、実測測定治具測定値Ｓ_21T,Ｓ_11Tと基準測定治具測定値Ｓ_21D,Ｓ_11Dとは、測定により得られる既知の値である。また、相対補正アダプタ３１の誤差Ｃ１,Ｃ２を発生させる誤差要因（未知数）は有限数である。そのため、有限数の試料ＤＵＴを用いて、試料ＤＵＴ（標準試料）の実測測定治具測定値Ｓ_21T,Ｓ_11Tと、基準測定治具測定値Ｓ_21D,Ｓ_11Dとが得られれば、相対補正アダプタ３１に含まれる誤差要因を算定して前記誤差Ｃ１,Ｃ２を同定することができる。相対補正アダプタ３１の誤差要因は種々の方法で算定することができる。次に相対補正アダプタ３１の誤差要因の同定法の１例が説明される。

本発明の補正アダプタ型相対補正法を実施するには、試料ＤＵＴとして、伝達係数が十分小さくほとんど無視し得る（好ましくはポート間伝達係数が−２０ｄＢ以下の）特性を有する試料ＤＵＴが必要となる。

ここで、試料ＤＵＴの伝達係数がどの程度小さくなければならないかについて検討する。測定治具の各ポートの補正アダプタを求める場合に、当該ポートにおける試料ＤＵＴの反射係数の測定値が他のポートの影響を受けていないことが望ましい。このとき、試料ＤＵＴの伝達係数が−ＡｄＢであったとすると、試料のあるポートに入射した測定信号は−ＡｄＢ減衰して他のポートに伝達する。そして、前記他のポートに伝達した信号の一部は前記他のポートで反射され再び当該ポートに−Ａｄｂ減衰して伝達する。この信号は、前記ポートにおける試料ＤＵＴの反射係数に重畳して誤差を生じる。例えば数ＧＨｚ程度であれば、一般に前記他のポートで生じる反射は概ね−２０ｄＢ程度であるから、試料ＤＵＴの伝達係数が−２０ｄＢあるとすれば、試料ＤＵＴへの入射信号に対して結局−６０ｄＢ程度の信号が誤差信号になる。これは試料ＤＵＴへの入射信号の０．１％であり、この程度であればその影響は無視し得ることが多い。無論、ここで例に挙げた数値は必要な補正精度等によって変化するものであることはいうまでも無い。

補正アダプタ型相対補正法の説明に戻る。この状態が図１０,図１１に示される。図１０は試料ＤＵＴが２ポートの場合の全体構成図であり、図１１は、２ポートの試料ＤＵＴの１ポート拡大図である。以下の説明では、複数あるポートの中から任意の一ポートとしてポート１が説明に取り上げられる。

この場合、ポート（図１０,図１１ではポート１）からみて試料ＤＵＴは１ポートデバイスと見なされる。そのため、相対補正アダプタ３１の誤差要因Ｃ１₀₀,Ｃ１₁₀,Ｃ１₁₁,Ｃ１₀₁は各ポート毎に独立に求められる。相対補正アダプタ３１の誤差要因である順方向伝達係数Ｃ１₁₀と逆方向伝達係数Ｃ１₀₁とは相反定理により必ず等しくなる。したがって、一見、４つあるように見える相対補正アダプタ３１の誤差要因は、詳細に見れば独立変数として３つ係数Ｃ１₀₀,（Ｃ１₁₀＝ Ｃ１₀₁）,Ｃ１₁₁となる。そのため、３種類の試料ＤＵＴについて、実測測定治具測定値Ｓ_21T,Ｓ_11Tと、基準測定治具測定値Ｓ_21D,Ｓ_11Dとが得られれば、相対補正アダプタ３１の誤差要因（伝達係数等）Ｃ１₀₀,（Ｃ１₁₀＝ Ｃ１₀₁）,Ｃ１₁₁を同定することが可能となる。

ポート１において、３個の試料ＤＵＴ（補正データ取得試料１１Ｂ）について測定した実測測定治具測定値Ｓ_21T,Ｓ_11Tと基準測定治具測定値Ｓ_21D,Ｓ_11Dとを用いた誤差補正アダプタ３１の誤差要因の算定式は、次の（１）式となる。（１）式において、実測測定治具測定値Ｓ_21T,Ｓ_11Tや基準測定治具測定値Ｓ_21D,Ｓ_11Dの下付文字の末尾に付された番号_１,２,３は、それぞれ特性を測定した３個の試料ＤＵＴ（補正データ取得試料１１Ｂ）の試料番号を示している。

ここで、Ｃ１₀₁（＝Ｃ１₁₀）に含まれる符号(±Sqrt…の部分)を決定することは直接的には不可能である。これは、治具の電気長が物理的には半波長だけ長い（又は短い）場合には往復で位相が２π回転することから反射波だけを観察しても元の電気長と区別不可能である、という理由に因っている。しかしながら、伝達係数ではこの符号が重要になる場合があり、正しい符号を決定しなければならない。

本発明が主に適用される数ＧＨｚ程度の低い周波数では一般に波長は治具５Ａ,５Ｂの電気長よりも長く、冶具５Ａ,５Ｂのほうが波長の電気長より長い場合は正符号を、逆の場合には負符号を付せばよく、そのような場合においては特に問題なく、本発明の補正アダプタ型相対補正法が実施可能となる。

ポート２側の相対補正アダプタ３１の誤差要因も上述したポート１側と同様に同定される。さらには、このようにして同定されるポート１,２の誤差要因を、次の（２）式に代入することで、実測測定治具測定値Ｓ_21T,Ｓ_11Tから基準測定治具測定値Ｓ_21D,Ｓ_11Dを推定することができる。

次に、ポート数３以上の場合において、実測測定治具測定値Ｓ_21T,Ｓ_11Tから基準測定治具測定値Ｓ_21D,Ｓ_11Dを推定する補正方法が説明される。補正アダプタ型相対補正法の計算は、上述したように、実測測定治具測定値Ｓ_21T,Ｓ_11Tが既知定数となり、基準治具測定値Ｓ_21D,Ｓ_11Dが未知変数となる線形連立方程式に帰着する。線形連立方程式の元数はポート数×３である。この方程式を解くことで本発明の補正アダプタ型相対補正法が実現される。

上記線形連立方程式は計算機アルゴリズムで容易に自動的に生成される。さらにこの連立方程式を、ＬＵ分解法（線形連立方程式の求解アルゴリズムの一つであっていわゆる直説法である）などの一般的方法で解くことにより、任意のポート数の測定系に対応した本発明の補正アダプタ型相対補正法が実現される。

この方法は測定系のポート数を問わずに適用できるものの、計算時間が長くなる。処理の迅速性を高めるのであれば、線形連立方程式をあらかじめ代数的に解いておき、この式を用いて補正計算をすれば良い。ただし、この場合、任意のポート数の測定系に対応可能な汎用性は失われる。

実測測定治具測定値Ｓ_21T,Ｓ_11Tを未知変数とし、基準測定治具測定値Ｓ_21D,Ｓ_11Dを既知定数として上記線形連立方程式を解くことは、ＳＯＬＴ補正法における計算方法と等価である。これにより、本発明の補正アダプタ型相対補正法で、任意のポート数の測定系におけるＳＯＬＴ補正が実施可能となる。以下、３ポート以上を対象とした補正アダプタ型相対補正法が説明される。

本発明の補正アダプタ型相対補正法においては、基準測定治具測定値Ｓ_21D,Ｓ_11Dは次のように求められる。基準測定治具測定値Ｓ_21D,Ｓ_11Dは、実測測定治具測定値Ｓ_21T,Ｓ_11Tとして表される測定モデルにおける各ポートに相対補正アダプタ３１という一種の２ポート回路網を接続した場合の散乱係数として求められる。したがって、本発明の補正アダプタ型相対補正法は、実測測定治具測定値Ｓ_21T,Ｓ_11Tで表される測定モデルに相対補正アダプタ３１を取り付けた状態の散乱係数を求める方法として規定される。

以下、既に相対補正アダプタ３１が得られているとして、実際に実測測定治具測定値Ｓ_21T,Ｓ_11Tから基準測定治具測定値Ｅ_D1,Ｅ_D２を計算する手順が説明される。なお、説明の都合上、２ポート測定系のモデルを用いて説明するが、任意のポート数の測定系について全く機械的に拡張できるのはいうまでもない。

図１２には、基準測定治具測定値Ｓ_21D,Ｓ_11Dで表される測定モデルの各ポートに相対補正アダプタ３１を取り付けた状態の順方向シグナルフローダイアグラムが示される。図１２は、図９の測定モデルをさらに詳細に規定した測定モデルである。

図１２において、Ｅ_T1,Ｅ_T2は、実測測定治具５Ｂの各ポートの誤差要因を示す２ポート回路網である。２ポート回路網Ｅ_T1,Ｅ_T2の誤差要因となる散乱係数は測定により求められない。Ｃ¹ ₁₁,Ｃ¹ ₁₂,Ｃ¹ ₂₁,Ｃ¹ ₂₂は、ポート１側の相対補正アダプタ３１の誤差要因となる係数である。係数Ｃ¹ ₁₁,Ｃ¹ ₁₂,Ｃ¹ ₂₁,Ｃ¹ ₂₂は、計算により得られる。Ｎ¹ _１,Ｎ¹ _２,Ｎ¹ ₃,Ｎ¹ ₄は、ポート１側の相対補正アダプタ３１の各ノードの値である。Ｃ² ₁₁,Ｃ² ₁₂,Ｃ² ₂₁,Ｃ² ₂₂は、ポート２側の相対補正アダプタ３１の誤差要因となる係数である。係数Ｃ² ₁₁,Ｃ² ₁₂,Ｃ² ₂₁,Ｃ² ₂₂は、計算により得られる。Ｎ² _１,Ｎ² _２,Ｎ² ₃,Ｎ² ₄は、ポート２側の相対補正アダプタ３１の各ノードの値である。Ｓ_11DUT,Ｓ_21DUTは試料ＤＵＴの散乱係数である。散乱係数Ｓ_11DUT,Ｓ_21DUTは測定により求められない。Ｓ_11T,Ｓ_21Tは実測測定治具測定値である。実測測定治具測定値Ｓ_11T,Ｓ_21Tは測定装置で測定される値である。Ｓ_11D,Ｓ_21Dは、補正アダプタ型相対補正法により推定される基準治具測定値である。

図１２のシグナルフローダイアグラムにおいて、各ノードの値は隣接するノードからの信号入力の和である。また、この入力は隣接するノードの値と信号伝達経路の係数の積として与えられる。

図中のノードＮ¹ ₃はノードＮ¹ ₁とノードＮ¹ ₄とから信号が入力される。また、これらノードＮ¹ ₁,Ｎ¹ ₄からノードＮ¹ ₃に信号が伝播する間にそれぞれＣ¹ ₁₁,Ｃ¹ ₁₂倍される。したがって、ノードＮ¹ ₃においては次の（３）式が成立する。
Ｎ¹ ₃＝Ｃ¹ ₁₁Ｎ¹ ₁＋Ｃ¹ ₁₂Ｎ¹ ₄ …（３）
各ノードにおいても上記した関係がそれぞれ成立する。このような関係を整理すると、次の（４）式群が得られる。なお、（４）式群は各ポート毎に機械的に求めることができるので、計算機処理を行う際には任意のｎポートについてこの関係式を算定することは容易である （４）式群の左側に記した式はポート１に、右側に記した式はポート２に対応している。両者はポート番号を除き全く同じ式であり、さらにポート数が増えても計算機アルゴリズムで自動生成できる 。

Ｎ¹ ₂＝Ｃ¹ ₂₁Ｎ¹ ₁＋Ｃ¹ ₂₂Ｎ¹ ₄ Ｎ² ₂＝Ｃ² ₂₁Ｎ² ₁＋Ｃ² ₂₂Ｎ² ₄
Ｎ¹ ₃＝Ｃ¹ ₁₁Ｎ¹ ₁＋Ｃ¹ ₁₂Ｎ¹ ₄ Ｎ² ₃＝Ｃ² ₁₁Ｎ² ₁＋Ｃ² ₁₂Ｎ² ₄
Ｎ¹ ₄＝Ｓ_11TＮ¹ ₂＋Ｓ_12TＮ² ₂ Ｎ² ₄＝Ｓ_22TＮ² ₂＋Ｓ_21TＮ¹ ₂
…（４）
定数条件となる既知量が以下に説明される。順方向測定の場合には、ポート１側の信号源出力は１と見なされる。また、ポート２側の信号入力は０と見なされる。これより、以下に示す（５）式の条件が得られる。

また、求めたい未知数（基準測定治具測定値Ｓ_21D,Ｓ_11D）と各ノードとの間には、次の（６）式が成立する。

（４）式〜（６）式は線形連立方程式である。この線形連立方程式において未知数の数と方程式の数が一致している。そのため、これらの線形連立方程式を解くことによって未知数である基準測定治具測定値Ｓ_11D,Ｓ_21Dが求められる。計算機による線形連立方程式の解法はどんな物でも良いが、方程式の元数が大きくないのでＬＵ分解法のような直接法により比較的簡単に解くことができる。

以上は、順方向の測定時における基準測定治具測定値Ｓ_11D,Ｓ_21Dの算定方法である。逆方向測定時における基準測定治具測定値Ｓ_11D,Ｓ_21Dは、定数条件と未知数の算定式である前記（５）,（６）式に替えて、それぞれ（７）式と（８）式とを用いるだけであって、（４）式はそのまま用いられる。

以上、２ポートの場合を例に挙げて説明したが、上記連立方程式を任意のｎポートの場合に計算機アルゴリズムによって自動的に発生させてこれを解くことは容易であり、これによって任意のポート数の測定系について補正アダプタ型相対補正法が実施可能である。

上述した説明では、相対補正アダプタ３１を実測測定治具測定値Ｓ_21T,Ｓ_11Tで表される測定モデルに取り付けた場合の散乱係数として基準測定治具測定値Ｓ_21D,Ｓ_11Dを求める方法について説明した。これは、数学的にいえば、実測測定治具測定値Ｓ_21T,Ｓ_11Tを既知定数と見なし、基準測定治具測定値Ｓ_21D,Ｓ_11Dを未知変数と見なしたうえで、前記（４）式を解いていることになる。

これに対して、上記とは逆に、基準測定治具測定値Ｓ_21D,Ｓ_11Dを既知定数と見なし、実測測定治具測定値Ｓ_21T,Ｓ_11Tを未知変数と見なしたうえで、前記（４）式を解くことも可能である。この場合、実測測定治具測定値Ｓ_21T,Ｓ_11Tを試料ＤＵＴの真値と読み替え、基準測定治具測定値Ｓ_21D,Ｓ_11Dを測定装置の観測値と読み替えることで、測定装置の観測値から試料ＤＵＴの真値を求めることができる。これは、ＳＯＬＴ補正と全く同じ処理である。この場合、相対補正アダプタ３１はＳＯＬＴ補正の誤差モデルに対応するものとなる。

上記解法に従い、前記（４）式に次の（９）式を適用した方程式と、前記（４）式に次の（１０）式を適用した方程式とで表される連立方程式を解くことでＳＯＬＴ補正が実施される。ＳＯＬＴ補正の実施により、未知数とされたＳ_11T・Ｓ_21T・Ｓ_12T・Ｓ_22Tが特定される。

なお、Ｓ_12T,Ｓ_22Tは、図示はしていないがそれぞれ逆方向の伝達係数,反射係数の実測測定治具測定値を示している。これらは順方向測定のＳ_21T,Ｓ_22Tに対応する。

前述したように、これら連立方程式はポート数を任意に設定した測定系おいて容易に計算機アルゴリズムで生成して解くことが可能である。これにより、任意のｎポートにおいてＳＯＬＴ補正を実行することが可能となる。

なお、ＳＯＬＴ補正の誤差要因（散乱係数等）の求め方は次のようにすればよい。特性の異なる３種の試料ＤＵＴを用意し、各ポートそれぞれにおける３種の試料ＤＵＴの測定値を既知量とする。これにより、方向性・ソースマッチ・反射トラッキングの３つの誤差要因（誤差係数）を求めて１ポート補正する。さらに、１ポート補正が終わったポートで他のポートのロードマッチ・伝達トラッキングの２つの誤差要因（誤差係数）を求める。これにより、ＳＯＬＴ補正の誤差要因（散乱係数数）は求められる。

このような補正アダプタ型相対補正方法は、５ポート以上の測定系の補正を行う必要がある場合に有効となる。特に、平衡測定では不平衡ポートに換算した場合のポート数が非常に多くなることがあるので有用であると思われる。

次に、本発明の補正アダプタ型相対補正法が、実際的に測定された結果が参照されながら説明される。主な測定条件は以下の通りである。
測定対象電子部品１１Ａ（試料ＤＵＴ）：不平衡入力-平行出力ＳＡＷフィルタ（ｆｎ＝１８４２.５ＭＨｚ）（ＳＡＦＳＤ１Ｇ８４ＣＢ０Ｔ００）であって、これら電子部品の良品（３個）と不良品（２個）とが測定対象電子部品１１Ａとして用意される。
補正データ取得試料１１Ｂ：ＳＭＡコネクタに直接チップ部品がはんだ付けされる等の処理が施されることで略開放・略短絡・略終端が設定された３種の電子部品が補正データ取得試料１１Ｂとして用意される。
基準測定治具５Ａ：上記測定対象電子部品１１Ａ（試料ＤＵＴ）が実装可能なＫＭＭ製の治具が基準測定治具５Ａとして用意される。
実測測定治具５Ｂ：上記治具の校正面に誤差要因として、ポート１に５０ｃｍの同軸ケーブルが取り付けられ、ポート２に３０ｍｍのアダプタが取り付けられ、ポート３に−３ｄＢの減衰器が取り付けられたものが実測測定治具５Ｂとして用意される。
基準測定装置１や実測測定装置２を構成する測定器：ＡＤＶＡＮＴＥＳＴ社製 Ｒ３８６０ (〜８ＧＨｚの４ポートネットワークアナライザ)が測定器として用意される。上記基準測定治具５Ａが接続された測定器が基準測定装置１となり、上記実測測定治具５Ｂが接続された測定器が実測測定装置２となる。
周波数範囲：１６５０ＭＨｚ〜２０５０ＭＨｚ
データ数：４０１点
ＩＦ帯域幅等：１０００Ｈｚ（平均化処理無し）
測定方法：
１．上記基準測定治具５Ａに３種の上記補正データ取得試料１１Ｂがそれぞれ実装される。試料１１Ｂ実装状態の基準測定治具５Ａが上記測定装置に接続されてその特性が測定される。この場合、測定装置は基準測定装置１と見なされる。測定された特性が補正データ取得試料１１Ｂの基準測定治具測定値Ｓ_21D,Ｓ_11Dと見なされる。
２．同様に、上記実測測定治具５Ｂに３種の上記補正データ取得試料１１Ｂがそれぞれ実装される。試料１１Ｂ実装状態の実測測定治具５Ｂが上記測定装置に接続されてその特性が測定される。この場合、測定装置は実測測定装置２と見なされる。測定された特性が補正データ取得試料１１Ｂの実測測定治具測定値Ｓ_21T,Ｓ_11Tと見なされる。
３．補正データ取得試料１１Ｂの測定結果である基準測定治具測定値Ｓ_21D,Ｓ_11Dと実測測定治具測定値Ｓ_21T,Ｓ_11Tとが、前述された（１）式に代入されることで、相対補正アダプタ３１の誤差要因が算定される。
４．上記基準測定治具５Ａに測定対象電子部品１１Ａがそれぞれ実装される。部品１１Ａ実装状態の基準測定治具５Ａが上記測定装置に接続されてその特性が測定される。この場合、測定装置は基準測定装置１と見なされる。測定された特性が測定対象電子部品１１Ａの基準測定治具測定値Ｓ_21D,Ｓ_11Dと見なされる。
５．同様に、上記実測測定治具５Ｂに上記測定対象電子部品１１Ａがそれぞれ実装される。部品１１Ａ実装状態の実測測定治具５Ｂが上記測定装置に接続されてその特性が測定される。この場合、測定装置は実測測定装置２と見なされる。測定された特性が測定対象電子部品１１Ａの実測測定治具測定値Ｓ_21T,Ｓ_11Tと見なされる。
６．測定対象電子部品１１Ａの実測測定治具測定値Ｓ_21T,Ｓ_11Tが前述された（２）式に代入されることで、測定対象電子部品１１Ａの基準測定治具測定値Ｓ_21D,Ｓ_11Dが推定される。

図１３,図１４に測定対象電子部品（良品）１１Ａの伝達係数（Ｓｄｓ２１）の補正結果が示される。図１３は１６５０ＭＨｚ〜２０５０ＭＨｚの全体像を示し、図１４は図１３の要部拡大図である。これらの図において、Ｄｅｆｉｎｉｔｉｏｎは、基準測定治具測定値Ｓ_21D,Ｓ_11Dを示し、Ｔｅｓｔは実測測定治具測定値Ｓ_21T,Ｓ_11Tを示し、Ｃｏｒｒｅｃｔｅｄは、相対補正結果を示す。これらの図においては、Ｔｅｓｔが相対補正されることによってＣｏｒｒｅｃｔｅｄに補正され、これがＤｅｆｉｎｉｔｉｏｎと一致していれば良い、ということである。

これらの図を詳細に検討すれば明らかなように、実測測定治具測定値Ｓ_21T,Ｓ_11Tは治具間誤差の相違の影響で基準測定治具測定値Ｓ_21D,Ｓ_11Dと大きく異なる結果となっている。しかしながら、実測測定治具測定値Ｓ_21T,Ｓ_11Tが本発明の相対アダプタ型相対補正法により補正された結果は、ほぼ正確に基準測定治具測定値Ｓ_21D,Ｓ_11Dに一致している。つまり、本願発明の補正アダプタ型相対補正法を実施することにより、正確に補正されていることが分かる。

図１５,図１６に測定対象電子部品（不良品）１１Ａの伝達係数（Ｓｄｓ２１）の補正結果が示される。図１５は１６５０ＭＨｚ〜２０５０ＭＨｚの全体像を示し、図１６は図１５の要部拡大図である。本発明の補正アダプタ型相対補正法は試料特性の線形性が保たれる限り、試料の特性に関係無く補正を実施できる。したがって、測定対象電子部品（不良品）１１Ａについても精度の高い補正が実施されている。なお、これらの図において、Ｄｅｆｉｎｉｔｉｏｎ，Ｔｅｓｔ，Ｃｏｒｒｅｃｔｅｄは、図１３，図１４で説明したものと同様のものを示す。

図１７に測定対象電子部品(良品)１１Ａの通過域付近における一方の不平衡伝達係数（Ｓｓｓ３１)の補正結果が示される。補正結果は極座標表示で示される。平衡ポートには２つの不平衡ポートの差動信号が入力される。そのため、振幅が正しく補正されているだけでは正常な平衡ポートの補正は期待できない。振幅と同時に位相も正しく補正されていることが必要である。

これに対して、図１７は、ポート３に減衰器を挿入したことにより、実測測定治具測定値Ｓ_21T,Ｓ_11Tは、基準測定治具測定値Ｓ_21D,Ｓ_11Dに対して振幅が大きく減衰（３ｄＢ減衰しているはずである）していると共に、その電気長によって位相が回転している。これに対して、補正結果は振幅・位相とも正常に再現されている。

図１８に、測定対象電子部品（良品）１１Ａの通過域付近の反射係数（Ｓｓｓ３３）の補正結果が示される。反射係数に関しても、本発明の補正アダプタ型相対補正法を実施すれば良好な補正結果が得られる。

次に、本発明の補正アダプタ型相対補正法に用いる補正データ取得試料１１Ｂが説明される。

本発明の補正アダプタ型相対補正法を実施するためには、ポート間の伝達係数が０に限りなく近い（好ましくは、ポート間伝達係数が−２０ｄＢ以下）特性を有する補正データ取得試料１１Ｂが必要となる。そのような補正データ取得試料１１Ｂを構成するためには、補正データ取得試料１１Ｂのポート間絶縁をできる限り高くする必要がある。ポート間絶縁を高めるためにはポート間にシールドを設けることも考えられるが、構成が複雑化してコストアップを招く。

ここで、静電結合や誘電結合が強い素子から補正データ取得試料１１Ｂを構成する場合、ポート間の漏洩を多く生じる伝送モードは試料１１Ｂの形状によって決まる。そのため、例えば、誘導結合が強い素子から補正データ取得試料１１Ｂを構成する場合には次のような特性が得られる。すなわち、両方のポートとも短絡状態にすると、その両ポート間の絶縁性は非常に低くなる。一方のポートを短絡状態にし他方のポートを開放状態にすれば、開放側ポートが磁気結合しないので、両ポート間の絶縁特性は高く保持される。したがって、図１９（ａ）,（ｂ）に示されるように、３個必要となる補正データ取得試料１１Ｂの一方を、（開放・短絡）の構成とし、他方を（短絡・開放）の構成とすればよい。そうすれば、従来実施されていた（開放・開放＋短絡・短絡）という組合せと同様に、（開放・短絡＋短絡・開放）という組合せを使うことが可能となる。これにより、補正手順に影響を与えることなく、本発明の補正アダプタ型相対補正法が実施可能となる。

補正データ取得試料１１Ｂとして終端(５０Ω)を使う場合も同様である。この場合、（終端・終端）の構成にすると絶縁性が低下する場合がある。これに対して、（終端・開放）の構成にすれば、両ポート間の絶縁特性を高く保持することができる。したがって、図１９（ｃ）,（ｄ）に示されるように、３個必要となる補正データ取得試料１１Ｂの一方を、（開放・終端）の構成とし、他方を（終端・開放）の構成とすればよい。そうすれば、従来実施されていた（開放・開放＋終端・終端）という組合せと同様に、（開放・終端＋終端・開放）という組合せを使うことが可能となる。これにより、補正手順に影響を与えることなく、補正アダプタ型相対補正法が実施可能となる。ただし、この場合、補正データ取得試料１１Ｂとして必要な個数は、１つ増えて４個となる。開放は、すでに他の補正データ取得試料１１Ｂで測定が完了しているので、そのデータは捨てられることになる。終端以外の反射端(例えば１００Ωや１０Ω等)を用いる場合も、同様となる。

多層構造を有する電子部品（ＬＴＣＣデバイス等）から補正データ取得試料１１Ｂを構成する場合、開放,短絡は容易に製作できても終端(５０Ω)等を製作することは困難である。

その場合には、終端形成に必要な抵抗素子の代わりにディレイラインを用いることができる。この場合、ディレイラインの末端は、開放端でも短絡端でもよい。ただし、この場合、挿入されるディレイラインによって、補正データ取得試料１１Ｂの反射波の位相が相互にほぼ均等にずれるように設計することが望ましい。そうすれば、補正データ取得試料１１Ｂ相互の特性が離間する結果、測定誤差の影響をさらに受けにくくなる。具体的には、開放,短絡とともに必要となる場合には、９０°位相と、２７０°位相のディレイラインを設けるのが好ましい。これは、開放は０°、短絡は１８０°の位相を有する為である。３種類のディレイラインが必要となる場合には、０°(＝開放)位相のディレイラインと,１２０°位相のディレイラインと,２４０°位相のディレイラインとを設けるのが最適である。

ディレイラインは、導体パターンだけ形成できる。そのため、ディレイラインを有する補正データ取得試料１１ＢがＬＴＣＣデバイス（低温焼成セラミックスを用いたデバイス）として容易に実現可能である。これに対して、終端(５０Ω)のように抵抗体を必要とする補正データ取得試料１１ＢをＬＴＣＣデバイスで実現するのは困難であるか、実現できたとても高コストとなる。

２ポート以上の補正データ取得試料１１Ｂの各ポートにディレイラインを設ける場合には、絶縁性が低下することがある。この場合には、１ポートをディレイラインにしたうえで、他のポートを開放にする、短絡にする、といった構成にすることで、絶縁性の低下を阻止することができる。

上記のように補正データ取得試料１１Ｂを構成すれば、ポート間の伝達係数が非常に小さくなる結果、ポート間のアイソレーションが高い補正データ取得試料１１Ｂが獲得できる。したがって、本発明の補正アダプタ型相対補正方法の補正精度が高くなる。

また、開放端では電流は全く流れない代わりに電圧の変動が生じる。そのため、開放端から短絡端へ向かって電界波が生じる。ところが、短絡端では電流は流れることができる（磁界波は受信する）ものの電圧の変動は生じ得ない（電界波は受信しない）。したがって、結局のところ、ポート間の結合が生じず、高いアイソレーションが得られる。逆の構成でも同様の効果が得られる。

終端とは、通常５０Ωであってその他端には電界波・磁界波の両方が伝わる。この場合、補正データ取得試料１１Ｂの構造によって電界波の影響が大きい場合には他端を短絡端に、磁界波の影響が大きい場合には他端を開放端にすればよい。そうすれば、ポート間の伝達係数を最も小さくすることができる。このことは、５０Ω以外の終端を構成する場合も同様である。

ただし、例えば、終端・開放という構成を有する補正データ取得試料１１Ｂを作製した場合、別の補正データ取得試料１１Ｂとして短絡・開放という構成を備えたものを作製する場合、ポート２側について考察すると、開放という特性を有する補正データ取得試料１１Ｂが２つ配置されることになる。これでは相対補正を正常に行えない。その場合、別に開放・終端という構成を有する補正データ取得試料１１Ｂを作製すればよい。そうすれば、この補正データ取得試料１１Ｂによるポート２の測定データでもってデータの重複を防ぐことができる。このことは、３ポート以上の場合も同様である。

以上が本実施の形態の補正方法の基本構成である。次に本実施の形態の補正方法の特徴となる部分が説明される。

汎用されているネットワークアナライザ等の測定装置では、装置単体で相対補正アダプタ３１を算出することはできない。しかしながら、このような測定装置においても、校正面における校正機能（ＳＯＬＴ補正機能）は備えられている。本実施形態の補正アダプタ型相対補正法は、実測測定装置２が有する校正機能（ＳＯＬＴ補正機能）で用いられる補正係数（誤差係数（誤差要因））を外部で計算する際に、補正アダプタ型相対補正法による補正係数要素を加味させた状態で計算を実施することで、実施することができる。本発明は、このようにして補正アダプタ型相対補正法を実施することに最大の特徴がある。以下に、その方法が説明される。

まず、実測測定装置２の校正面（同軸接続面）における誤差モデル（ＳＯＬＴ補正の誤差モデル）と実測測定治具測定値Ｓ_21T,Ｓ_11Tとの関係が図２０を参照して説明される。図２０中、ＤＵＴは試料である。Ｅ_T1,Ｅ_T2は実測測定治具５Ｂの誤差を示す。試料ＤＵＴの特性真値Ｓ_21DUT,Ｓ_11DUTと誤差Ｅ_T1,Ｅ_T2とは同定不可能な量である。試料ＤＵＴを実測測定治具５Ｂに実装した状態で測定した値である実測測定治具測定値Ｓ_21T,Ｓ_11Tは測定により得られる量である。Ｅ_NA1,E_NA2は実測測定装置２が有する固有の誤差であり、実測測定装置２自体の誤差やケーブルの誤差などを含む。

ここで、実際に実測測定装置２が観測する量はＳ_11M,Ｓ_21M等で示される。実測測定装置２は、校正（ＳＯＬＴ補正）が実施されることで、観測値Ｓ_11M,Ｓ_21Mから測定系の誤差Ｅ_NA1,Ｅ_NA2を数学的に除去して実測治具測定値Ｓ_11T,Ｓ_21T等を出力する。

補正アダプタ型相対補正法は、図９等を参照して前述したように、実測測定治具測定値Ｓ_21T,Ｓ_11Tで表されるモデルに相対補正アダプタ３１を取り付けることで、基準測定治具測定値Ｓ_21D,Ｓ_11Dを出力させる補正法であって、実測測定治具測定値Ｓ_11T,Ｓ_21Tから基準治具測定値Ｓ_11D,Ｓ_21Dを推定する方法である。

ここで、相対補正アダプタ３１が、さらにもう一つの補正アダプタに実装された状態が想定される。もう一つの補正アダプタは、相対補正アダプタ３１の誤差を相殺して中和する特性を有するアダプタであって、以後、このアダプタは中和アダプタ３２と称される。相対補正アダプタ３１が中和アダプタ３２に実装された状態が図２１に示される。図２１において、Ｃ１^-1は相対補正アダプタ３１の誤差Ｃ１を中和（相殺）する中和アダプタ３２の誤差である。Ｃ２^-1は相対補正アダプタ３１の誤差Ｃ２を中和（相殺）する中和アダプタ３２の誤差である。このように、中和アダプタ３２は、相対補正アダプタ３１が接続されると相対補正アダプタ３１の影響を中和して相対補正アダプタ３１が存在しない状態にするアダプタである。例えば、相対補正アダプタ３１として損失を有するアダプタを設定した場合には、中和アダプタ３２は増幅作用のあるアダプタなどが該当する。

より厳密には、中和アダプタ３２は、散乱行列（Ｓパラメータ）である相対補正アダプタ３１を伝送行列（Ｔパラメータ）に変換した上でこれの逆行列を求め、さらにこの伝送行列（Ｔパラメータ）を散乱行列（Ｓパラメータ）に変換することで規定される。中和アダプタ３２を設けると、相対補正アダプタ３１が無いかのような状態になる。この状態は、装置外部から見れば実測測定治具測定値Ｓ_21T,Ｓ_11Tを観測することが可能な状態であるとみなせる。そのため、中和アダプタ３２を設けた状態と、単に試料ＤＵＴを実測測定治具５Ｂに実装した状態とは、実質的に同一であると見なすことができる。したがって、図２２に示すように、中和アダプタ３２を設けた状態で実測測定装置２に接続する状態と、試料ＤＵＴを実測測定治具５Ｂに実装した状態で実測測定装置２に接続する状態とは全く同じ状態であると見なすことができる。

次に、図２３に示されるように、測定系の誤差Ｅ_NA1,Ｅ_NA2が中和アダプタ３２の誤差Ｃ１^-1,Ｃ２^-1によって修正される。すなわち、誤差Ｅ_NA1,Ｅ_NA2と中和アダプタ３２の誤差Ｃ１^-1,Ｃ２^-1とを合成した新たな測定系誤差Ｆ_NA1,Ｆ_NA2が想定される。具体的には、新たな測定系誤差Ｆ_NA1,Ｆ_NA2は、測定系誤差Ｅ_NA1,Ｅ_NA2と中和アダプタＣ１^-1,Ｃ２^-1とを、それぞれ伝送係数に変換した上で積を求めこれを散乱係数に戻すことで求められる。

想定した新たな測定系誤差Ｆ_NA1,Ｆ_NA2を実測測定装置２の誤差係数として書き込んだと仮定する。すると、実測測定装置（ネットワークアナライザ）２は、測定により得られた観測値Ｓ_11M,Ｓ_21Mから誤差係数Ｆ_NA1,Ｆ_NA2の影響を取り除いた値、すなわち、基準測定治具測定値Ｓ_11D,Ｓ_21Dを測定結果として出力する。したがって、実測測定装置２は、実測測定治具５Ｂで試料ＤＵＴの特性を測定しているにも関わらず、実測測定治具測定値Ｓ_11T,Ｓ_21Tではなく基準測定治具測定値Ｓ_11D,Ｓ_21Dを測定値として出力することになる。このように、中和アダプタ３２を想定すれば、本発明の補正アダプタ型相対補正法を実測測定装置２単体で実施することが可能となる。

この方法は、実測測定装置２の校正面（同軸接続面）の誤差係数（誤差要因）を書き換えるための補正データ（測定系誤差Ｆ_NA1,Ｆ_NA2）を算出するための外部計算機等を必要とする。しかしながら、いったん実測測定装置２の誤差係数を書き換えてしまえば、外部計算機にデータを取り込む等の処理を必要とすることなく補正アダプタ型相対補正法を実施できる。また、実測測定装置２は通常の校正（ＳＯＬＴ補正）の計算を行っているに過ぎないので、余分な計算時間は一切かからない。

次に、実測測定装置２において、校正面（同軸接続面）の校正（フル２ポート補正等）により設定される誤差要因を、相対補正アダプタ３１の誤差要因に基づいて修正する（合算する）機能を具体化した構成(ソフトウェア)が、図２４のフローチャートを参照して説明される。

以下に説明する構成(ソフトウェア)はフル２ポート補正を行う実測測定装置２から誤差係数（誤差要因）を読み出し、相対補正アダプタ３１と合成して新たな誤差係数を求め、求めた新誤差係数を実測測定装置２に書き戻す機能を発揮するソフトウェアである。

まず、補正データ取得試料１１Ｂの基準測定治具測定値Ｓ_21D,Ｓ_11Dと実測測定治具測定値Ｓ_21T,Ｓ_11Tとが測定され、その測定データを用いて相対補正アダプタ３１が算出される。相対補正アダプタ３１の算出は、本ソフトウェア（新誤差係数を算定して実測測定装置２に書き戻すソフトウェア）とは別のソフトウェアにより実施される。算出された相対補正アダプタ３１は、実測測定装置２で読み出し可能な記録媒体（図示省略）に記録される。

次に、記録媒体が実測測定装置２の読み出し装置（図示省略）に装填されて読み出されることで、相対補正アダプタ３１のデータ（誤差係数）が実測測定装置２に入力される（Ｓ２４０１）。入力された相対補正アダプタ３１のデータはメモリ２３に書き込まれる。メモリ２３への書き込み制御は制御部本体２２により行われる。

メモリ２３に書き込まれる相対補正アダプタ３１の相対補正係数は、Ｓパラメータのデータ形態を有している。相対補正アダプタ３１の相対補正係数（Ｓパラメータ）は、まず、Ｔパラメータに変換される（Ｓ２４０２）。変換は、誤差要因同定手段２４等により実施される。

変換は、例えば、補正算定手段２５により実施される。Ｔパラメータへの変換はこの処理以降に実施される行列計算を容易にするために実施される。変換は、例えば、次の（１１）式に基づいて実施される。

Ｓ₁₁,Ｓ₁₂,Ｓ₂₁,Ｓ₂₂：相対補正係数（Ｓパラメータ）
Ｔ₁₁,Ｔ₁₂,Ｔ₂₁,Ｔ₂₂：相対補正係数（Ｔパラメータ）
次に、変換された相対補正アダプタ３１の相対補正係数（Ｔパラメータ）が逆行列に変換されることで、中和アダプタ３２の相対補正係数（Ｔパラメータ）が生成される。逆行列変換は、誤差要因同定手段２４等により実施される。逆行列変換は、例えば、次の（１２）式に基づいて実施される。

Ｔ₁₁,Ｔ₁₂,Ｔ₂₁,Ｔ₂₂：相対補正係数（Ｔパラメータ）
Ｘ₁₁,Ｘ₁₂,Ｘ₂₁,Ｘ₂₂：逆変換後の相対補正係数（Ｔパラメータ）
一方、実測測定装置２では、その校正面（同軸接続面）における校正（フル２ポート補正）がＳＯＬＴ補正等により実施される。これにより、実測測定装置２の誤差Ｅ_NA1,Ｅ_NA2の誤差係数（誤差要因）が設定され、設定された誤差係数が実測測定装置２のメモリ２３に記録される（Ｓ２４０４）。誤差係数の設定は誤差要因同定手段２４等により実施される。メモリ２３の記録制御は制御部本体２２より行われる。メモリ２３に書き込まれる誤差係数はＳパラメータのデータ形態を有している。

次に、誤差係数（誤差要因）がメモリ２３から読み出されたうえで（Ｓ２４０５）、読み出された誤差係数がＴパラメータに変換される（Ｓ２４０６）。変換は、誤差要因同定手段２４等により実施される。

次に、誤差係数（Ｔパラメータ）と、中和アダプタ３２の相対補正係数（Ｔパラメータ）により修正される（具体的には両者が合算される）ことで、実測測定装置２の新たな誤差Ｆ_NA1,Ｆ_NA2の誤差係数（Ｔパラメータ）が算定される。（Ｓ２４０７）。新たな誤差Ｆ_NA1,Ｆ_NA2の誤差係数（Ｔパラメータ）は、各ポート毎に算定される。

次に合成された各ポートの新たな誤差Ｆ_NA1,Ｆ_NA2の誤差係数（Ｔパラメータ）がＳパラメータに変換される（Ｓ２４０８）。Ｓパラメータへの変換は例えば、次の（１３）式に基づいて実施される。

次に、各ポートの新たな誤差Ｆ_NA1,Ｆ_NA2の誤差係数（Ｓパラメータ）が合算され（Ｓ２４０９）、さらに合算された新たな誤差Ｆ_NA1,Ｆ_NA2の誤差係数（Ｓパラメータ）が、実測測定装置２用に正規化される（Ｓ２４１０）。例えば、フル２ポート補正が実施された場合における正規化は、ソートトラッキングを１に調整する処理を行うことで実施される。これは、フル２ポート補正の誤差モデルでは、ソーストラッキングを基準の１としているためになされる処理である。

最後に、正規化された新たな誤差Ｆ_NA1,Ｆ_NA2の誤差係数（Ｓパラメータ）がメモリ２３に書き込まれて記憶される（Ｓ２４１１）。つまり、最初にメモリ２３に記憶されていた誤差Ｅ_NA1,Ｅ_NA2が新たな誤差Ｆ_NA1,Ｆ_NA2の誤差係数に書き換えられる。

以後、実測測定装置２の校正（フル２ポート補正等）は、メモリ２３に書き込まれた新たな誤差Ｆ_NA1,Ｆ_NA2の誤差係数に基づいて実施される。これにより、実測測定装置２では、校正実施時において同時に且つ自動的に補正アダプタ型相対補正が実施されるようになる。したがって、以後、実測測定治具５Ｂを用いて測定対象電子部品１１Ａの電気特定を測定すると、その測定値（実測測定治具測定値Ｓ_21T,Ｓ_11T）は基準測定治具測定値Ｓ_21D,Ｓ_11Dと精度高く一致する。

第２の実施の形態
次に、第２の実施形態が説明される。本実施形態の相対補正方法が実施される実測測定装置２や基準測定装置１の構成やその基本的な補正アダプタ型相対補正法の構成は、第１の実施の形態と同様である。そのため、以下の説明では、装置の構成要素等については、第１の実施の形態で用いた符号等がそのまま用いられる。

汎用される電子部品特性測定装置（ネットワークアナライザ等）の中には、いわゆるソフトウェアフィクスチャと称される機能を備えた装置がある。この機能は、測定装置の測定結果から、実際の校正面において設定された誤差要因を排除したうえで、さらに、誤差要因排除後の測定値から、散乱係数を指定しておいた２ポート回路網を除去したり、インピーダンス変換を行ったり、あるいは理想バランを挿入したりといった処理を行ったと仮定して、その処理結果を計算により求めて測定結果として出力するという機能である。具体的には、２ポート回路網の除去、インピーダンス変換回路の挿入、あるいは理想バラン回路の挿入により、測定対象電子部品１１Ａの測定結果に重畳される誤差要因を想定したうえで、想定した誤差要因を測定対象電子部品１１Ａの実測測定治具測定値から除去する機能をいう。以下、この機能をデバイス接続想定補正機能という。

デバイス接続想定補正機能は、シミュレーションなどによって求めた治具の誤差要因を除去して試料ＤＵＴの散乱係数真値を得たり、異なる特性インピーダンス系で測定した場合の測定結果を推定する場合、あるいはバランによる平衡デバイスの測定結果の推定等に使用される機能である。ここで、上記処理のために試料ＤＵＴ（測定対象電子部品１１Ａ等）に接続される各種要素は全て架空の要素であり、さらにそれらの架空の要素を接続することで発生する誤差要因についても架空の要因であって、それらはシミュレーション上において設定されるものである。

このように、デバイス接続想定補正機能を用いれば任意の２ポート散乱係数を有する回路網を測定中の試料ＤＵＴに接続した状態をシミュレートすることができる。したがって、デバイス接続想定補正機能を有する実測測定装置２に相対補正アダプタ３１の散乱係数を与えておくことで、補正アダプタ型相対補正法を測定器単体で実施することができる。

具体的には、まず測定対象電子部品１１Ａの実測測定治具測定値Ｓ_11T,Ｓ_21T,Ｓ_12T,Ｓ_22Tで表される散乱係数行列が伝送係数行列Ｔ０に変換される。次に、相対補正アダプタ３１の誤差Ｃ１、Ｃ２それぞれの散乱係数行列が伝送係数行列Ｔ１、Ｔ２に変換される。そして、Ｔ１とＴ０とＴ２の積が計算され、さらにこの伝送係数行列が散乱係数行列に変換される。この散乱係数行列が基準測定装置で測定対象電子部品１１Ａを測定した場合に得られると想定される測定値である。以上のようにして、補正アダプタ型相対補正法が測定器単体で実施される。

本実施形態の補正方法を、不平衡入力-平衡出力ＳＡＷフィルタ（不平衡換算３ポートデバイス）を用いた実験により説明する。主な実験条件は、本発明の補正アダプタ型相対補正法の基本説明の説明において実施した実験の条件と全く同一である。

図２５はデバイス接続想定補正機能を有する実測測定装置２において、デバイス接続想定補正機能を無効にした状態での測定対象電子部品１１Ａの実測測定治具測定値Ｓ_21T,Ｓ_11Tを示す。図２５には、測定対象電子部品１１Ａの基準測定治具測定値Ｓ_21D,Ｓ_11Dも図示する。基準測定治具測定値Ｓ_21D,Ｓ_11Dは実測測定装置２のメモリ機能を用いて出力される。図２５から明らかなように、実測測定治具測定値Ｓ_21T,Ｓ_11Tは、基準測定治具測定値Ｓ_21D,Ｓ_11Dと一致していない。

図２６は、上記実測測定装置２において、デバイス接続想定補正機能を有効にした状態での測定対象電子部品１１Ａの実測測定治具測定値Ｓ_21T,Ｓ_11Tを示す。図２６には、測定対象電子部品１１Ａの基準測定治具測定値Ｓ_21D,Ｓ_11Dも図示する。図２６から明らかなように、実測測定治具測定値Ｓ_21T,Ｓ_11Tは、基準測定治具測定値Ｓ_21D,Ｓ_11Dとほぼ完全に一致している。このように、デバイス接続想定補正機能が無効時には計測される基準測定治具測定値Ｓ_21D,Ｓ_11Dと実測測定治具測定値Ｓ_21T,Ｓ_11Tとの間の差異がほぼ完全に消失しており、実測測定装置２単体で治具間差異が相対補正されていることがわかる。

以上から、不平衡−平衡測定（不平衡換算３ポート測定）で実測測定装置２単体で本発明の補正アダプタ型相対補正法を実施することができる。このことは、ポート数には制限無く、実測測定装置２が対応している限り任意のポート数を有する実測測定装置２において実施可能である。

以上説明した第１,第２の実施の形態では、測定対象電子部品１１Ａを実測測定治具５Ｂに実装した状態で実測測定装置２で測定した測定結果を、測定対象電子部品１１Ａを基準測定治具５Ａに実装した状態で基準測定装置１で測定した測定結果に補正する際に本発明を実施する場合が説明された。ここで、基準測定装置１は、同一測定対象電子部品の電気特性の測定結果が実測測定装置２とは異なる測定装置の一例として規定される装置である。しかしながら、本発明はこの他、測定対象電子部品１１Ａを実測測定治具５Ｂに実装した状態で実測測定装置２で測定した測定結果を、測定対象電子部品１１Ａを基準測定治具５Ａに実装した状態で実測測定装置２で測定した測定結果に補正する際においても本発明は同様に実施される。

本発明の測定誤差の補正方法を実施する測定装置の概略構成を示す平面図である。 本発明の測定誤差の補正方法を実施する測定装置を構成する測定治具の構成を示す平面図である。 本発明の測定誤差の補正方法を実施する測定装置の概略構成を示すブロック図である。 本発明の測定誤差の補正方法を実施する測定装置を構成する補正データ取得試料および測定対象電子部品の構成を示す裏面図である。 本発明の測定誤差の補正方法の説明に供する第１の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第２の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第３の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第４の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第５の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第６の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第７の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第８の補正概念図である。 本発明の測定誤差の補正方法の補正結果を示す第１の線図である。 図１３の要部拡大図である。 本発明の測定誤差の補正方法の補正結果を示す第２の線図である。 図１５の要部拡大図である。 本発明の測定誤差の補正方法の補正結果を示す第３の線図である。 本発明の測定誤差の補正方法の補正結果を示す第４の線図である。 本発明の測定誤差の補正方法で好適に用いることができる補正データ取得試料の構成を示す概念図である。 本発明の測定誤差の補正方法の説明に供する第９の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第１０の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第１１の補正概念図である。 本発明の測定誤差の補正方法の説明に供する第１２の補正概念図である。 本発明の測定誤差の補正方法の動作の流れを示すフローチャートである。 本発明の測定誤差の補正方法の補正結果を示す第５の線図である。 本発明の測定誤差の補正方法の補正結果を示す第６の線図である。

符号の説明

１ 基準測定装置
２ 実測測定装置
３Ａ,３Ｂ ネットワークアナライザ
４Ａ,４Ｂ,４Ｃ 同軸ケーブル
５Ａ 基準測定治具
５Ｂ 実測測定治具
６ 同軸ケーブルコネクタ
７ 絶縁基板
７Ａ 基板表面
８Ａ,８Ｂ 信号伝送路
８Ｃ〜８ｉ接地線路
９Ａ,９Ｂ,９Ｃ 同軸コネクタ
１０ スルーホール接続部
１１Ａ 測定対象電子部品
１１Ｂ 補正データ取得試料
１１ａ 基板裏面
１２ａ,１２ｂ 伝送路端子
１２Ｃ〜１２ｆ 接地端子
１３ 枠体
２０ ネットワークアナライザ本体
２１ 制御部
２２ 制御部本体
２３ メモリ
２４ 誤差要因同定手段
２５ 補正算定手段
３０ 誤差除去アダプタ
３１ 相対補正アダプタ
３２ 中和アダプタ
Ｓ_１１ 順方向反射係数
Ｓ_２１ 順方向伝達係数
Ｓ_１２ 逆方向伝達係数
Ｓ_２２ 逆方向反射係数
Ｓ_21DUT,Ｓ_11DUT 試料真値
Ｓ_21D,Ｓ_11D 基準測定治具測定値
Ｓ_21T,Ｓ_11T 実測測定治具測定値
Ｅ_D1,Ｅ_D２ 基準測定治具誤差
Ｅ_T1,Ｅ_T2 実測測定治具誤差
Ｅ_T1 ^-1,Ｅ_T2 ^-1 第１誤差除去アダプタの誤差
Ｃ１,Ｃ２ 相対補正アダプタの誤差
Ｓ_11M,Ｓ_21M 実測測定装置２が観測する観測値
Ｅ_NA1,Ｅ_NA2 測定系の誤差
Ｆ_NA1,Ｆ_NA2 新たな測定系誤差

Claims (7)

1. 測定装置の同軸接続面に実測測定治具を接続したうえで前記実測測定治具に測定対象電子部品を実装しこの状態で前記測定装置で測定した前記測定対象電子部品の実測測定治具測定値を、前記実測測定治具とは同一測定対象電子部品の電気特性の測定結果が異なる基準測定治具に実装した状態で前記測定装置もしくは前記測定装置と同等の測定特性を有すると見なせる他の測定装置で前記測定対象電子部品を測定する場合に得られると推定される電気特性に補正する測定誤差の補正方法であって、
   前記同軸接続面における誤差要因を同定する工程と、
   前記測定対象電子部品の前記実測測定治具測定値と、前記測定対象電子部品を前記基準測定治具に実装した状態で前記測定装置もしくは前記他の測定装置で前記測定対象電子部品を測定する場合に得られると推定される電気特性との間の相対関係を算定する工程と、
   前記誤差要因を前記相対関係に基づいて修正することで当該測定装置の新たな誤差要因として同定する工程と、
   前記同軸接続面に前記実測測定治具を接続したうえで前記実測測定治具に前記測定対象電子部品を実装しこの状態で前記測定対象電子部品の電気特性を前記測定装置で測定する工程と、
   測定により得られた前記測定対象電子部品の電気特性から前記新たな誤差要因を取り除く工程と、
   を含むことを特徴とする測定誤差の補正方法。
2. 測定装置に実測測定治具を接続したうえで前記実測測定治具に測定対象電子部品を実装しこの状態で前記測定装置で測定した前記測定対象電子部品の実測測定治具測定値を、前記実測測定治具とは同一測定対象電子部品の電気特性の測定結果が異なる基準測定治具に実装した状態で前記測定装置もしくは前記測定装置と同等の測定特性を有すると見なせる他の測定装置で前記測定対象電子部品を測定する場合に得られると推定される電気特性に補正する測定誤差の補正方法であって、
   前記同軸接続面における誤差要因を同定する工程と、
   前記測定対象電子部品の前記実測測定治具測定値と、前記測定対象電子部品を前記基準測定治具に実装した状態で前記測定装置もしくは前記他の測定装置で前記測定対象電子部品を測定する場合に得られると推定される電気特性との間の相対関係を算定する工程と、
   前記測定装置に前記実測測定治具を接続したうえで前記実測測定治具に前記測定対象電子部品を実装しこの状態で前記測定対象電子部品の電気特性を前記測定装置で測定する工程と、
   測定により得られた前記測定対象電子部品の電気特性から前記誤差要因を取り除くことで前記実測測定治具に接続された前記測定対象電子部品の電気特性を得る工程と、
   誤差要因を取り除くことで得られた前記実測測定治具に接続された前記測定対象電子部品の電気特性を前記相対関係に基づいて修正する工程と、
   を含むことを特徴とする測定誤差の補正方法。
3. 請求項１または２に記載の測定誤差の補正方法において、
   前記相対関係を算定する工程は、
   互いに異なる電気特性を有するとともに、各ポート間の伝達係数が極めて小さい補正用データ取得試料を少なくとも３個用意する手順と、
   前記補正データ取得試料の電気特性を基準測定治具実装状態で前記測定装置もしくは前記他の測定装置で測定することで、前記補正データ取得試料の基準測定治具測定値を取得する手順と、
   前記補正データ取得試料の電気特性を実測測定治具実装状態で前記測定装置もしくは前記他の測定装置で測定することで、前記補正データ取得試料の実測測定治具測定値を取得する手順と、
   前記実測測定治具の前記測定装置側に位置する各ポートに接続される２ポート回路網からなり、測定対象電子部品実装状態の前記実測測定治具が発生させる電気特性を測定対象電子部品実装状態の前記基準測定治具が発生させる電気特性に変更する特性を有する相対補正アダプタを想定したうえで、想定した前記相対補正アダプタの誤差要因を、前記補正データ取得試料の前記基準測定治具測定値および前記実測測定治具測定値から同定する手順と、
   を含み、
   前記相対補正アダプタの誤差要因を前記相対関係とする、
   ことを特徴とする測定誤差の補正方法。
4. 請求項３に記載の測定誤差の補正方法において、
   前記補正データ取得試料として、ポート間伝達係数が−２０ｄＢ以下のものを用いる、
   ことを特徴とする測定誤差の補正方法。
5. 請求項３または４に記載の測定誤差の補正方法において、
   前記補正データ取得試料として、各ポートの反射係数が試料間で互いに異なるものを用いる、
   ことを特徴とする測定誤差の補正方法。
6. 請求項３ないし５のいずれかに記載の測定誤差の補正方法において、
   前記相対補正アダプタの誤差要因の同定する手順を、
   次の（１）式に基づいて実施する、
   

   

   Ｃ１₀₀,Ｃ１₀₁,Ｃ１₁₀,Ｃ１₁₁：相対補正アダプタの誤差要因
   Ｓ_11D1,Ｓ_11D2,Ｓ_11D3：補正データ取得試料の基準測定治具測定値
   Ｓ_11T1,Ｓ_11T2,Ｓ_11T3：補正データ取得試料の実測測定治具測定値
   ことを特徴とする測定誤差の補正方法。
7. 請求項６に記載の測定誤差の補正方法において、
   前記測定対象電子部品の基準測定治具測定値算定工程を、
   次の（２）式に基づいて実施する、
   

   

   ことを特徴とする測定誤差の補正方法。

Images