JP2004301658A - Substrate inspection device - Google Patents

Substrate inspection device Download PDF

Info

Publication number
JP2004301658A
JP2004301658A JP2003094753A JP2003094753A JP2004301658A JP 2004301658 A JP2004301658 A JP 2004301658A JP 2003094753 A JP2003094753 A JP 2003094753A JP 2003094753 A JP2003094753 A JP 2003094753A JP 2004301658 A JP2004301658 A JP 2004301658A
Authority
JP
Japan
Prior art keywords
signal
substrate
inspection
probe
forming circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003094753A
Other languages
Japanese (ja)
Inventor
Shinichiro Ishida
進一郎 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2003094753A priority Critical patent/JP2004301658A/en
Publication of JP2004301658A publication Critical patent/JP2004301658A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the number of wires on a probe frame in a substrate inspection device. <P>SOLUTION: This substrate inspection device is used for inspecting a panel 2a on a substrate by impressing an inspection signal on an electrode 2c formed on the substrate 2. This device is equipped, on the same probe frame 1a, with a probe 1b electrically connected to the electrode 2c to impress the inspection signal on the electrode and at least one signal forming circuit 1c for forming the inspection signal sent to the probe 1b. The probe frame 1a is mounted with the circuits (signal forming circuits) for forming the inspection signal. This makes it possible to reduce the number of wires on the probe frame 1a. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、液晶ディスプレイや有機ELディスプレイなどのフラットパネルディスプレイに使われる基板検査装置に関する。
【0002】
【従来の技術】
フラットパネルディスプレイのパネルはその製造工程において、通常マザーガラス基板の上にTFTアレイのパターンを含む複数のパネルを形成し、このマザーガラス基板から各パネルを切り出している。このフラットパネルディスプレイの製造、検査において、マザーガラス基板から各パネルを切り離す前に、マザーガラス基板の状態においてTFTや画素の特性を評価する必要がある。
【0003】
薄膜トランジスタアレイ基板(以下、TFTアレイ基板という)は、マザーガラス基板の各パネル上にマトリックス状に薄膜トランジスタ(TFTアレイ)が配置される。TFTアレイをアモルファスシリコンを用いるパネルと、ポリシリコンを用いるパネルが知られている。
【0004】
ポリシリコンを用いたパネルでは、ガラス基板上にTFTアレイに駆動信号を供給してパネルを駆動する駆動回路を形成することができる。
【0005】
図6はTFTアレイ基板の概略説明するための図であり、図7は従来のTFTアレイ検査装置のプローブフレームの概略を説明するための図である。
【0006】
図6において、ガラス基板等で形成される基板2上には、TFTアレイ2bから成る複数のパネル2aが形成される。各TFTアレイ2bはマトリックス状に配列された複数の薄膜トランジスタ(図示していない)を備え、この薄膜トランジスタは、走査信号電極端子2ca,映像信号電極端子2cbから入力される信号により駆動される。
【0007】
この基板2に形成される各パネル2aを検査する装置として基板検査装置が知られている。図7において、基板検査装置は、基板2と電気的に接続するプローバ11を備え、プローバ11は基板2の走査信号電極端子2ca,映像信号電極端子2cbと電気的に接続するプローブ11ba,11bbを備える。プローブ11ba,11bbには、図示しない検査装置からコネクタ11c及び配線11dを介して検査信号が供給され、これにより、ゲート−ソース間の短絡、点欠陥、断線等を調べる。
【0008】
このようなTFTアレイ検査装置の例として、例えば特許文献1が知られている。
【0009】
【特許文献1】
特開2001−272643号公報
【0010】
【発明が解決しようとする課題】
基板上に駆動回路を形成するパネルでは、電極端子を通して各々別々の信号を入出力する必要があるため、多数の信号線を備えている。そのため、プローブによって基板検査を行うには、プローブフレームに対して多数の検査信号を供給する必要があり、プローブフレーム上に多数の配線を設ける必要がある。
【0011】
通常、基板上に複数のパルスを形成する場合、パネルを効率的に形成するために、各パネル間は限られた間隔しか許されていない。そのため、プローブフレーム上の限られたスペースに多数の配線を設けなければならず、配線スペースや結線において問題がある。配線スペースや結線の問題は、プローブフレーム上の配線に限らず、プローブフレームと外部装置とを結ぶ配線にもあり、外部装置とプローブフレーム側のコネクタとの間においても多数の配線が必要となる。
【0012】
また、多数の配線をまとめて各パネル間を従属接続することにより配線の本数を減らすことも考えられるが、途中の動作不良のパネルがある場合には検査信号の供給に支障が生じ、他の正常なパネルの動作も不安になるという問題がある。
そこで、本発明は前記した従来の問題点を解決し、プローブフレーム上の配線数を減らすことを目的とする。
【0013】
【課題を解決するための手段】
本発明は、基板に形成される電極に検査信号を印加することにより基板上のパネルを検査する基板検査装置であって、電極と電気的に接続して検査信号を電極に印加するプローブと、プローブに送る検査信号を形成する少なくとも一つの信号形成回路とを、同一のプローブフレーム上に備える構成とし、プローブフレームに検査信号を形成する回路を実装することにより、プローブフレーム上の配線数を減らすことができる。信号形成回路はプローブフレーム上に限らず、ステージ上あるいはパレット上に備える構成としもよい。
【0014】
信号形成回路は、プローブフレームの外部から受けた検査指令に基づいて検査信号を形成し、この検査信号をプローブを通して基板側の電極に送り、基板上のパネルを検査する。プローブフレーム上において、信号形成回路は対応する各プローブとの間のみで配線を行う構成とすることにより、全てのプローブとの間で配線を行う従来の構成と比較して、プローブフレーム内に設ける配線数を減らすことができる。
【0015】
また、信号形成回路は外部から検査指令のみを受けるため、外部から全てのプローブに対する検査信号を受ける従来の構成と比較して、外部と接続する配線の本数を減らすことができる。
【0016】
本発明の一態様は、基板が備えるパネルと同じ個数の信号形成回路を備え、各信号形成回路は対応する各パネルに対して検査信号を供給する。
【0017】
本発明の他の態様は、信号形成回路は基板上の任意の複数パネルに対して検査信号を供給する。この態様では、プローブフレーム上に一つの信号形成回路を備え、この信号形成回路から基板上の全てのパネルに対して検査信号を供給するようにしてもよく、これによれば、外部とプローブフレームとの間に信号線の配線数を減少させることができる。
【0018】
なお、外部装置は、TFTアレイを駆動する電圧を供給する電源装置、TFTアレイの信号を検出する検出手段、検出信号に基づいてTFTアレイの短絡,点欠陥,断線等の検査を行う検査手段を備えた構成とすることができる。
【0019】
本発明によれば、プローブフレームに信号形成回路を実装することにより、プローブフレームの外部から信号形成回路を駆動する指令を入出力するだけで基板検査を行うことができ、各パネルの電極端子に供給する多数の検査信号を入力する必要がない。
【0020】
本発明によれば、プローブフレームに信号形成回路を実装することにより、パネルに供給する信号自体のノイズを低減することができる。
【0021】
本発明によれば、各パネルには信号形成回路から検査信号が供給されるため、パネル間の干渉を防ぐことができ、また、不良パネルの影響を受けることなく検査信号の供給が可能である。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
【0023】
図1は本発明のTFTアレイ検査装置を説明するために各構成部分を分離して示した概略図である。
【0024】
基板2は液晶基板検査装置10が検査する検査対象であり、基板2上にはTFTアレイ2bが形成された複数のパネル2aが形成される。この基板2に形成されるTFTアレイ2bのレイアウトは、例えば液晶パネルのサイズや仕様に応じて種々に設定される。基板2上のTFTアレイ2bには薄膜トランジスタがマトリックス状に形成され、各薄膜トランジスタを駆動する信号電極端子2c(例えば、走査信号電極端子,映像信号電極端子)が形成されている。なお、図1では、信号電極端子2cは基板2の外部と電気的に接続するための電極を兼ねているが、別に電極を設けることもできる。
【0025】
本発明の液晶基板検査装置10は、基板2の信号電極端子2cと電気的に接続し、信号電極端子2cに検査信号を供給するプローバ1を備える。プローバ1はプローバフレーム1aを備え、液晶基板2の信号電極端子2cと電気的に接続するプローブピン(図示していない)を備える。プローブピンのピン数及び配列は、基板2の信号電極端子2cに対応して設けられる。
【0026】
基板2はパレット3上に配置され、プローバフレーム1aは基板2上に配置される。基板2とプローバフレーム1aとの間は、前記した信号電極端子2cとプローブ1bのプローブピンとの間の電気的な接触により行われ、プローバフレーム1aとパレット3との間は、プローバフレーム1aに設けたコネクタ(図示していない)とパレット3に設けたコネクタ4aとにより行われる。なお、図1では、パレット3に設けたパレット側コネクタ3aのみを示し、プローバフレーム1a側のコネクタは省略している。
【0027】
さらに、パレット3はステージ4上に載置され、移動自在とすることができる。パレット3とステージ4との間は、パレット3側に設けたパレット側コネクタ3bとステージ4側に設けたステージ側コネクタ4aとにより行われる。
【0028】
次に、本発明の基板検査装置が備えるプローブの構成について図2を用いて説明する。
【0029】
図2(b)は基板の一例を示し、図2(a)はこの基板に対応するプローブの一構成例を示している。図2(b)において、基板2上には、4枚のパネル3a1〜3a4が形成され、各パネル3a1〜3a4はTFTアレイ2b、及びTFTアレイ2bを駆動する信号電極端子2c(例えば、走査信号電極端子2ca,映像信号電極端子2cb)が形成されている。
【0030】
図2(a)において、プローバ1のプローブフレーム1aには、各信号電極端子2cと接触して信号を供給するプローブ1bを備える。本発明の基板検査装置では、プローブフレーム1a上に信号形成回路1cを備える。この信号形成回路1cとプローブ1bとの間には配線1dが設けられ、信号形成回路1cと外部との間は、例えば前記したパレット3のコネクタ3a,3bやステージ4のコネクタ4aにより接続される。
【0031】
信号形成回路1cは、プローブフレーム1aの外部から検査指令を受け、この検査指令に基づいて検査信号を形成する回路であり、形成した検査信号をプローブ1bを通して基板側の信号電極端子2cに送り、基板2上のパネル2aを検査する。検査指令を、例えば検査内容に応じて符号化された信号である場合には、信号形成回路1cはこの符号化信号を変換して、各検査内容に応じたパターンの検査信号を形成する。この検査指令から検査信号への信号変換は、例えば、信号形成回路1c内に検査指令と検査信号との対応関係を記憶させておき、この対応関係に基づいて入力した検査指令に対応する検査信号のパターンを読み出し、このパターンに基づいてプローブ1bに検査信号を形成することにより行うことができる。信号形成回路1cは、形成した検査信号を配線1dを介してプローブ1bに送る。プローブ1bと信号電極端子2cとの間は電気的に接触しているため、基板2上の各パネル2aのTFTアレイ2bには検査信号が供給され、TFTアレイ2bや画素の特性検査が行われる。
【0032】
信号形成回路1cは、検査指令から検査信号を形成する機能を有するハード回路、あるいはこの機能をソフトで実行する回路等の専用回路とすることも、あるは各パネルを駆動するパネル駆動用のICを備えた回路とするなど、任意の回路形態とすることができる。
【0033】
信号形成回路1cは、プローブフレーム1aの上面あるいは下面の何れの面に配置することも、あるいはプローブフレーム1aの内部に埋め込むこともできる。また、信号形成回路1cは、パレット3やステージ4に配置してもよい。また、プローブフレームとパレットやプローブフレームとステージ等、プローブフレーム、パレット、ステージの任意の組み合わせに配置する構成としてもよい。
【0034】
また、信号形成回路とパネルとの対応関係は、図2に示すように一対一に限らず他の形態とすることもできる。
【0035】
図3は、一つの信号形成回路を複数のパネルに対応付けした構成例であり、一つの信号形成回路で形成した検査信号を2つのパネルに供給する例を示している。図3において、信号形成回路1c1は、2つのパネルに対応するプローブと配線を介して接続され、また、信号形成回路1c2は、他の2つのパネルに対応するプローブと配線を介して接続される。
【0036】
信号形成回路が供給するパネルの個数は任意に設定することができ、図示していないが、プローブフレーム上に設けた一つの信号形成回路から基板上の全パネルに対応するプローブに、配線を介して接続する構成とすることもできる。
【0037】
次に、本発明の基板検査装置において、信号形成回路をプローブフレームに設けることによる効果について従来の構成と比較しながら、図4,5を用いて説明する。
【0038】
図4は本発明の基板検査装置の信号形成回路による信号状態を説明するための図である。図4において、本発明の基板検査装置では、外部からプローブフレーム1aに設けた信号形成回路1c(1c1〜1c4)に対して、コネクタ1eを介して検査指令が入力される。各信号形成回路1cは入力した検査指令に基づいて検査信号を形成し、形成した検査信号を各プローブ1b(1b1〜1b4)に送る。
【0039】
プローブフレーム1aの各プローブ1bは、基板2に設けた信号電極端子2c(2c1〜2c4)と電気的に接続して検査信号を受け、各パネル2a(2a1〜2a4)に供給する。
【0040】
これに対して、図5に示す従来構成では、外部からプローブフレーム11aに対して、コネクタ11eを介して検査信号が入力される。プローブフレーム11a内において、検査信号を送る配線11dは、基板3上に形成したパネルに供給する検査信号の信号数だけ用意される。配線11dは、入力された検査信号を各プローブ1b(1b1〜1b4)に送る。
【0041】
プローブフレーム1aの各プローブ1bは、基板2に設けた信号電極端子2c(2c1〜2c4)と電気的に接続して検査信号を受け、各パネル2a(2a1〜2a4)に供給する。
【0042】
本発明の基板検査装置によれば、プローブフレーム1aには外部から検査指令の信号形態で送られ、プローブフレーム1a内において信号形成回路1c(1c1〜1c4)まではこの検査指令の信号形態で送られる。検査指令は、例えば符号化した信号形態とすることができるため、送信に用いる信号線の本数を減らせることができる。
【0043】
したがって、配線スペースが限られているプローブフレーム内では、従来のように検査信号の数だけ配線を設けることは困難であるが、本発明の基板検査装置ではプローブフレーム上に信号形成回路を配置することにより、配線を容易に形成することができ、また、パネルに供給する信号自体のノイズを低減することができる。
【0044】
また、各パネルに信号形成回路から信号を供給することにより、パネル間を結ぶ配線をなくすことができ、パネル間の干渉を防ぐことができる。また、検査信号に対して各パネルは独立した構成となるため、不良パネルによる影響を受けることなく信号を供給することができる。
【0045】
また、プローブフレームに対する信号線の本数も低減することができる。
【0046】
【発明の効果】
以上説明したように、本発明によれば、プローブフレーム上の配線数を減らすことができる。
【図面の簡単な説明】
【図1】本発明のTFTアレイ検査装置を説明するために各構成部分を分離して示した概略図である。
【図2】本発明の基板検査装置が備えるプローブの構成を説明するための図である。
【図3】一つの信号形成回路を複数のパネルに対応付けした構成例を説明するための図である。
【図4】本発明の基板検査装置の信号形成回路による信号状態を説明するための図である。
【図5】従来の基板検査装置の信号状態を説明するための図である。
【図6】TFTアレイ基板の概略説明するための図である。
【図7】従来のTFTアレイ検査装置のプローブフレームの概略を説明するための図である。
【符号の説明】
1…プローバ、1a…プローブフレーム、1b,1b1〜1b4…プローブ、1c,1c1〜1c4…信号形成回路、1d…配線、1e…コネクタ、2…基板、2a,2a1〜2a4…パネル、2b…TFTアレイ、2c,2c1,2c2…信号電極端子、3…パレット、3a,3b…コネクタ、3c1〜3c4…信号電極端子、4…ステージ、4a…コネクタ、10…基板検査装置、11…プローブフレーム、11b,11b1〜11b4…プローブ、11d…配線、11e…コネクタ。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a substrate inspection device used for a flat panel display such as a liquid crystal display and an organic EL display.
[0002]
[Prior art]
In a manufacturing process of a flat panel display panel, a plurality of panels including a pattern of a TFT array are usually formed on a mother glass substrate, and each panel is cut out from the mother glass substrate. In manufacturing and inspecting this flat panel display, it is necessary to evaluate the characteristics of the TFTs and pixels in the state of the mother glass substrate before separating each panel from the mother glass substrate.
[0003]
In a thin film transistor array substrate (hereinafter, referred to as a TFT array substrate), thin film transistors (TFT arrays) are arranged in a matrix on each panel of a mother glass substrate. A panel using a TFT array using amorphous silicon and a panel using polysilicon are known.
[0004]
In a panel using polysilicon, a driving circuit for driving a panel by supplying a driving signal to a TFT array on a glass substrate can be formed.
[0005]
FIG. 6 is a diagram schematically illustrating a TFT array substrate, and FIG. 7 is a diagram schematically illustrating a probe frame of a conventional TFT array inspection apparatus.
[0006]
In FIG. 6, a plurality of panels 2a including a TFT array 2b are formed on a substrate 2 formed of a glass substrate or the like. Each TFT array 2b includes a plurality of thin film transistors (not shown) arranged in a matrix, and the thin film transistors are driven by signals input from the scanning signal electrode terminal 2ca and the video signal electrode terminal 2cb.
[0007]
As a device for inspecting each panel 2a formed on the substrate 2, a substrate inspection device is known. 7, the board inspection apparatus includes a prober 11 electrically connected to the board 2. The prober 11 includes probes 11 ba and 11 bb electrically connected to the scanning signal electrode terminal 2 ca and the video signal electrode terminal 2 cb of the board 2. Prepare. An inspection signal is supplied to the probes 11ba and 11bb from an inspection device (not shown) via the connector 11c and the wiring 11d, and thereby a short circuit between the gate and the source, a point defect, a disconnection, and the like are checked.
[0008]
Patent Document 1 is known as an example of such a TFT array inspection device.
[0009]
[Patent Document 1]
JP 2001-272643 A
[Problems to be solved by the invention]
A panel in which a driver circuit is formed over a substrate is provided with a large number of signal lines because it is necessary to input and output different signals through electrode terminals. Therefore, in order to perform a board inspection using a probe, it is necessary to supply a large number of inspection signals to the probe frame, and it is necessary to provide a large number of wirings on the probe frame.
[0011]
Usually, when a plurality of pulses are formed on a substrate, only a limited interval is allowed between the panels in order to form the panels efficiently. Therefore, many wires must be provided in a limited space on the probe frame, and there is a problem in the wiring space and connection. The problem of the wiring space and connection is not limited to the wiring on the probe frame, but also to the wiring connecting the probe frame and the external device, and a large number of wiring is required between the external device and the connector on the probe frame side. .
[0012]
It is also conceivable to reduce the number of wirings by connecting a large number of wirings in a cascade connection between the panels. There is a problem that normal panel operation becomes uneasy.
Therefore, an object of the present invention is to solve the above-mentioned conventional problems and reduce the number of wires on a probe frame.
[0013]
[Means for Solving the Problems]
The present invention is a substrate inspection apparatus that inspects a panel on a substrate by applying an inspection signal to an electrode formed on the substrate, and a probe that is electrically connected to the electrode and applies an inspection signal to the electrode. At least one signal forming circuit that forms a test signal to be sent to a probe is provided on the same probe frame, and the circuit that forms the test signal is mounted on the probe frame, thereby reducing the number of wires on the probe frame. be able to. The signal forming circuit is not limited to being provided on the probe frame, but may be provided on a stage or a pallet.
[0014]
The signal forming circuit forms a test signal based on a test command received from the outside of the probe frame, sends the test signal to the electrode on the board side through the probe, and tests the panel on the board. On the probe frame, the signal forming circuit is provided in the probe frame by performing the wiring only between the corresponding probes, compared to the conventional configuration in which the wiring is performed between all the probes. The number of wirings can be reduced.
[0015]
Further, since the signal forming circuit receives only the inspection command from the outside, the number of wirings connected to the outside can be reduced as compared with the conventional configuration in which the inspection signal for all the probes is received from the outside.
[0016]
One embodiment of the present invention includes the same number of signal forming circuits as the panels included in the substrate, and each signal forming circuit supplies a test signal to each of the corresponding panels.
[0017]
According to another aspect of the present invention, the signal forming circuit supplies a test signal to an arbitrary plurality of panels on the substrate. In this aspect, one signal forming circuit may be provided on the probe frame, and the inspection signal may be supplied from this signal forming circuit to all the panels on the substrate. And the number of signal lines can be reduced.
[0018]
The external device includes a power supply unit for supplying a voltage for driving the TFT array, a detecting unit for detecting a signal of the TFT array, and an inspecting unit for inspecting the TFT array for short-circuit, point defect, disconnection, and the like based on the detection signal. It can be provided with a configuration.
[0019]
According to the present invention, by mounting the signal forming circuit on the probe frame, the board inspection can be performed only by inputting / outputting a command for driving the signal forming circuit from the outside of the probe frame. There is no need to input a large number of test signals to be supplied.
[0020]
According to the present invention, the noise of the signal supplied to the panel itself can be reduced by mounting the signal forming circuit on the probe frame.
[0021]
According to the present invention, since the inspection signal is supplied to each panel from the signal forming circuit, interference between the panels can be prevented, and the inspection signal can be supplied without being affected by the defective panel. .
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0023]
FIG. 1 is a schematic diagram showing each component part separately for explaining a TFT array inspection apparatus of the present invention.
[0024]
The substrate 2 is an inspection target to be inspected by the liquid crystal substrate inspection device 10, and a plurality of panels 2 a on which the TFT array 2 b is formed are formed on the substrate 2. The layout of the TFT array 2b formed on the substrate 2 is variously set according to, for example, the size and specifications of the liquid crystal panel. In the TFT array 2b on the substrate 2, thin film transistors are formed in a matrix, and signal electrode terminals 2c (for example, scanning signal electrode terminals and video signal electrode terminals) for driving each thin film transistor are formed. In FIG. 1, the signal electrode terminal 2c also serves as an electrode for electrically connecting to the outside of the substrate 2, but another electrode may be provided.
[0025]
The liquid crystal substrate inspection apparatus 10 of the present invention includes a prober 1 that is electrically connected to the signal electrode terminal 2c of the substrate 2 and supplies an inspection signal to the signal electrode terminal 2c. The prober 1 includes a prober frame 1a and a probe pin (not shown) that is electrically connected to the signal electrode terminal 2c of the liquid crystal substrate 2. The number and arrangement of the probe pins are provided corresponding to the signal electrode terminals 2 c of the substrate 2.
[0026]
The substrate 2 is arranged on a pallet 3, and the prober frame 1 a is arranged on the substrate 2. The electrical connection between the signal electrode terminals 2c and the probe pins of the probe 1b is performed between the substrate 2 and the prober frame 1a, and the prober frame 1a is provided between the prober frame 1a and the pallet 3. This is performed by a connector (not shown) and a connector 4a provided on the pallet 3. In FIG. 1, only the pallet-side connector 3a provided on the pallet 3 is shown, and the connector on the prober frame 1a side is omitted.
[0027]
Further, the pallet 3 is placed on the stage 4 and can be moved freely. The connection between the pallet 3 and the stage 4 is performed by a pallet-side connector 3b provided on the pallet 3 side and a stage-side connector 4a provided on the stage 4 side.
[0028]
Next, the configuration of a probe included in the substrate inspection apparatus of the present invention will be described with reference to FIG.
[0029]
FIG. 2B illustrates an example of a substrate, and FIG. 2A illustrates an example of a configuration of a probe corresponding to the substrate. In FIG. 2B, four panels 3a1 to 3a4 are formed on a substrate 2, and each of the panels 3a1 to 3a4 has a TFT array 2b and a signal electrode terminal 2c (for example, a scanning signal) for driving the TFT array 2b. The electrode terminal 2ca and the video signal electrode terminal 2cb) are formed.
[0030]
In FIG. 2A, a probe frame 1a of the prober 1 includes a probe 1b that contacts each signal electrode terminal 2c and supplies a signal. In the board inspection apparatus of the present invention, a signal forming circuit 1c is provided on the probe frame 1a. A wiring 1d is provided between the signal forming circuit 1c and the probe 1b, and the signal forming circuit 1c and the outside are connected by the connectors 3a and 3b of the pallet 3 and the connector 4a of the stage 4, for example. .
[0031]
The signal forming circuit 1c is a circuit that receives a test command from outside the probe frame 1a and forms a test signal based on the test command, sends the formed test signal to the signal electrode terminal 2c on the substrate side through the probe 1b, The panel 2a on the substrate 2 is inspected. When the inspection command is, for example, a signal encoded according to the inspection content, the signal forming circuit 1c converts the encoded signal to form an inspection signal having a pattern corresponding to each inspection content. The signal conversion from the inspection command to the inspection signal is performed, for example, by storing the correspondence between the inspection command and the inspection signal in the signal forming circuit 1c, and checking the inspection signal corresponding to the inspection command input based on the correspondence. Is read out and an inspection signal is formed on the probe 1b based on this pattern. The signal forming circuit 1c sends the formed inspection signal to the probe 1b via the wiring 1d. Since the probe 1b and the signal electrode terminal 2c are in electrical contact with each other, an inspection signal is supplied to the TFT array 2b of each panel 2a on the substrate 2, and the characteristic inspection of the TFT array 2b and the pixels is performed. .
[0032]
The signal forming circuit 1c may be a hardware circuit having a function of forming an inspection signal from an inspection command, a dedicated circuit such as a circuit for executing this function by software, or a panel driving IC for driving each panel. And any other circuit configuration.
[0033]
The signal forming circuit 1c can be arranged on either the upper surface or the lower surface of the probe frame 1a, or can be embedded inside the probe frame 1a. Further, the signal forming circuit 1c may be arranged on the pallet 3 or the stage 4. Further, the configuration may be such that the probe frame and the pallet, the probe frame and the stage, and the like are arranged on any combination of the probe frame, the pallet, and the stage.
[0034]
The correspondence between the signal forming circuit and the panel is not limited to one-to-one as shown in FIG.
[0035]
FIG. 3 is a configuration example in which one signal forming circuit is associated with a plurality of panels, and shows an example in which an inspection signal formed by one signal forming circuit is supplied to two panels. In FIG. 3, the signal forming circuit 1c1 is connected to the probes corresponding to the two panels via wiring, and the signal forming circuit 1c2 is connected to the probes corresponding to the other two panels via the wiring. .
[0036]
The number of panels supplied by the signal forming circuit can be set arbitrarily, and although not shown, one signal forming circuit provided on the probe frame is connected to probes corresponding to all panels on the board via wiring. Connection.
[0037]
Next, the effect of providing the signal forming circuit on the probe frame in the board inspection apparatus of the present invention will be described with reference to FIGS.
[0038]
FIG. 4 is a diagram for explaining a signal state by the signal forming circuit of the board inspection apparatus of the present invention. In FIG. 4, in the board inspection apparatus of the present invention, an inspection command is input from the outside to the signal forming circuit 1c (1c1 to 1c4) provided in the probe frame 1a via the connector 1e. Each signal forming circuit 1c forms a test signal based on the input test command, and sends the formed test signal to each probe 1b (1b1 to 1b4).
[0039]
Each probe 1b of the probe frame 1a is electrically connected to a signal electrode terminal 2c (2c1-2c4) provided on the substrate 2, receives an inspection signal, and supplies it to each panel 2a (2a1-2a4).
[0040]
On the other hand, in the conventional configuration shown in FIG. 5, an inspection signal is externally input to the probe frame 11a via the connector 11e. In the probe frame 11a, the wirings 11d for transmitting the inspection signals are prepared by the number of the inspection signals to be supplied to the panel formed on the substrate 3. The wiring 11d sends the input inspection signal to each probe 1b (1b1 to 1b4).
[0041]
Each probe 1b of the probe frame 1a is electrically connected to a signal electrode terminal 2c (2c1-2c4) provided on the substrate 2, receives an inspection signal, and supplies it to each panel 2a (2a1-2a4).
[0042]
According to the board inspection apparatus of the present invention, the signal is sent from the outside to the probe frame 1a in the form of an inspection command, and the signal forming circuit 1c (1c1 to 1c4) is sent in the probe frame 1a in the signal form of the inspection command. Can be Since the inspection command can be in the form of, for example, an encoded signal, the number of signal lines used for transmission can be reduced.
[0043]
Therefore, it is difficult to provide the same number of wirings as the number of inspection signals as in the related art in a probe frame having a limited wiring space, but in the substrate inspection apparatus of the present invention, a signal forming circuit is arranged on the probe frame. Thus, the wiring can be easily formed, and the noise of the signal supplied to the panel can be reduced.
[0044]
In addition, by supplying a signal from each signal forming circuit to each panel, wiring connecting the panels can be eliminated, and interference between the panels can be prevented. Further, since each panel has an independent configuration with respect to the inspection signal, the signal can be supplied without being affected by the defective panel.
[0045]
Also, the number of signal lines for the probe frame can be reduced.
[0046]
【The invention's effect】
As described above, according to the present invention, the number of wires on a probe frame can be reduced.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing components separated to explain a TFT array inspection apparatus of the present invention.
FIG. 2 is a diagram for explaining a configuration of a probe included in the substrate inspection apparatus of the present invention.
FIG. 3 is a diagram illustrating a configuration example in which one signal forming circuit is associated with a plurality of panels.
FIG. 4 is a diagram for explaining a signal state by a signal forming circuit of the board inspection apparatus of the present invention.
FIG. 5 is a diagram for explaining signal states of a conventional board inspection apparatus.
FIG. 6 is a diagram for schematically explaining a TFT array substrate.
FIG. 7 is a view schematically illustrating a probe frame of a conventional TFT array inspection apparatus.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Prober, 1a ... Probe frame, 1b, 1b1-1b4 ... Probe, 1c, 1c1-1c4 ... Signal formation circuit, 1d ... Wiring, 1e ... Connector, 2 ... Board, 2a, 2a1-2a4 ... Panel, 2b ... TFT Array, 2c, 2c1, 2c2 ... signal electrode terminal, 3 ... pallet, 3a, 3b ... connector, 3c1-3c4 ... signal electrode terminal, 4 ... stage, 4a ... connector, 10 ... board inspection device, 11 ... probe frame, 11b , 11b1 to 11b4 ... probe, 11d ... wiring, 11e ... connector.

Claims (3)

基板に形成される電極に検査信号を印加することにより基板上のパネルを検査する基板検査装置であって、
前記電極と電気的に接続して検査信号を電極に印加するプローブと、
前記プローブに送る検査信号を形成する少なくとも一つの信号形成回路とを、
同一のプローブフレーム上、ステージ上、パレット上の少なくともいずれかに備えることを特徴とする基板検査装置。
A board inspection apparatus for inspecting a panel on a substrate by applying an inspection signal to an electrode formed on the substrate,
A probe electrically connected to the electrode and applying a test signal to the electrode;
At least one signal forming circuit for forming a test signal to be sent to the probe,
A substrate inspection apparatus provided on at least one of the same probe frame, stage, and pallet.
前記信号形成回路は対応する各パネルに対して検査信号を供給することを特徴とする請求項1に記載の基板検査装置。2. The board inspection apparatus according to claim 1, wherein the signal forming circuit supplies an inspection signal to each corresponding panel. 前記信号形成回路は基板上の任意の複数パネルに対して検査信号を供給することを特徴とする請求項1に記載の基板検査装置。The substrate inspection apparatus according to claim 1, wherein the signal forming circuit supplies an inspection signal to a plurality of arbitrary panels on the substrate.
JP2003094753A 2003-03-31 2003-03-31 Substrate inspection device Withdrawn JP2004301658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003094753A JP2004301658A (en) 2003-03-31 2003-03-31 Substrate inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003094753A JP2004301658A (en) 2003-03-31 2003-03-31 Substrate inspection device

Publications (1)

Publication Number Publication Date
JP2004301658A true JP2004301658A (en) 2004-10-28

Family

ID=33407250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003094753A Withdrawn JP2004301658A (en) 2003-03-31 2003-03-31 Substrate inspection device

Country Status (1)

Country Link
JP (1) JP2004301658A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184518A (en) * 2004-12-27 2006-07-13 Shimadzu Corp Tft array inspecting device
JP2007271585A (en) * 2006-03-31 2007-10-18 Shimadzu Corp Tft array substrate inspection device
WO2009157074A1 (en) * 2008-06-26 2009-12-30 株式会社島津製作所 Prober for inspecting liquid crystal substrate
JP2011085570A (en) * 2009-10-14 2011-04-28 Samsung Mobile Display Co Ltd One-sheet inspection device and inspection method therefor
WO2012120973A1 (en) * 2011-03-09 2012-09-13 シャープ株式会社 Defect inspection method, defect inspection apparatus, and method for manufacturing substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184518A (en) * 2004-12-27 2006-07-13 Shimadzu Corp Tft array inspecting device
JP2007271585A (en) * 2006-03-31 2007-10-18 Shimadzu Corp Tft array substrate inspection device
WO2009157074A1 (en) * 2008-06-26 2009-12-30 株式会社島津製作所 Prober for inspecting liquid crystal substrate
JP2011085570A (en) * 2009-10-14 2011-04-28 Samsung Mobile Display Co Ltd One-sheet inspection device and inspection method therefor
WO2012120973A1 (en) * 2011-03-09 2012-09-13 シャープ株式会社 Defect inspection method, defect inspection apparatus, and method for manufacturing substrate
CN103380366A (en) * 2011-03-09 2013-10-30 夏普株式会社 Defect inspection method, defect inspection apparatus, and method for manufacturing substrate
JP5628410B2 (en) * 2011-03-09 2014-11-19 シャープ株式会社 Defect inspection method, defect inspection apparatus, and substrate manufacturing method

Similar Documents

Publication Publication Date Title
US7265572B2 (en) Image display device and method of testing the same
US7274352B2 (en) Combining detection circuit for a display panel
US7388626B2 (en) Liquid crystal display panel having a cell test structure comprising bounding pads connecting shorting bars to flexible printed circuit and driving IC
KR100818563B1 (en) Method of testing for display panel and the device thereof
US20050057273A1 (en) Built-in testing apparatus for testing displays and operation method thereof
US7053649B1 (en) Image display device and method of testing the same
JP4610886B2 (en) Image display device, electronic equipment
JP2004301658A (en) Substrate inspection device
JP2006214834A (en) Apparatus and method for testing optical panel, and test probe
CN106909008B (en) Array substrate, display panel and detection method of display panel
US20040183985A1 (en) Liquid crystal display apparatus
US7518601B2 (en) Array substrate and display apparatus and method for manufacturing display apparatus
WO2017168530A1 (en) Inspection method and inspection system for wiring path of substrate
KR100945951B1 (en) Probe unit for both visual inspection and gross test
US7298163B2 (en) TFT array inspection device
KR100916218B1 (en) Multi testing apparatus for flat panel display
KR100696602B1 (en) Method of detecting a board and apparatus for performing the same
US20220319937A1 (en) Method of fabricating array substrate, array substrate, display apparatus, and probe unit
KR20190074101A (en) Printed circuit board and display device using the same
TWI444712B (en) Testing probe
KR20110066752A (en) Apparatus for inspecting liquid crystal display panel
JP2005049519A (en) Display device
KR100696597B1 (en) Method of detecting a board and apparatus for performing the same
KR100913805B1 (en) Apparatus of probing lighting for liquid crystaldisplay and testing method thereof
CN108039140B (en) Display panel test system and display panel test method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606