【０００１】
【発明の属する技術分野】
本発明は、配線板の製造方法に関するものである。
【０００２】
【従来の技術】
近年のプリント配線板の製造方法は小型化、高密度化に伴って多種多様化しており、ビルドアップ工法や、一括積層工法が用いられるようになり、特に、プリント配線板の層間接続部分においては、ブラインドビアからフィルドビアに変わりつつある。例えば、配線板の製造方法としては、片側に導体回路を有した絶縁層に、前記絶縁層側にビアホールを形成し、前記ビアホールに、電解銅メッキにより金属を析出させて導体ポストを形成させている（例えば、特許文献１参照。）。この際に、絶縁層と導体回路の密着性を向上させるため、導体回路上に粗化処理を施しているが、この粗化処理により、前記ビアホール底部では凹凸が形成される。この凹凸は導体ポストを形成する際に影響を与えており、導体ポスト表面にも、凹凸を発生させ、また、導体ポストの内部に空隙を生じさせる。これは、後で層間接続させる際に、接続不良や接続強度の低下などの原因となる。
【０００３】
【特許文献１】
特願２００１−３２０１６７号公報（５頁、第１図）
【０００４】
【発明が解決しようとする課題】
本発明は、上記のような問題に鑑みなされたもので、導体ポストを形成する際において、導体ポストの表面の凹凸が無く、また、導体ポストの内部に空隙等の不良を生じることがない導体ポストを有する配線板の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
即ち、本発明は、
（１） 絶縁層と前記絶縁層を貫通するビアホールと前記ビアホール底部に露出する金属層を有した配線板を用いて、電解銅めっきにより、前記金属層のビアホール底部に露出する表面上に、前記ビアホールを充填して、導体ポストを形成する工程を含んで配線板を製造する方法において、前記金属層のビアホール底部に露出する表面が、０．５μｍ以下の表面粗さを有するものであることを特徴とする配線板の製造方法、
（２） 前記導体ポストが、電解銅メッキによって、前記絶縁層の厚み方向に５μｍ以上２５μｍ以下の厚みで充填して形成される第（１）項記載の配線板の製造方法、
（３） 前記金属層のビアホール底部に露出する表面の粗さが、エッチング処理によって調整される第（１）項または第（２）項に記載の配線板の製造方法、
である。
【０００６】
【発明の実施の形態】
本発明は、絶縁層と前記絶縁層を貫通するビアホールと前記ビアホール底部に露出する金属層を有する配線板において、電解めっきにより、前記金属層のビアホール底部に露出する表面上に、前記ビアホールを充填して、導体ポストを形成する際に、前記絶縁層低部に露出する金属層表面の表面粗さを、一定の範囲に調整することにより、前記ビアに導体ポストを形成する際に発生する、前記導体ポスト表面の凹凸および前記導体ポスト内部の空隙をなくし、層間接続における接続不良や接続強度の低下などを防止するものである。
【０００７】
本発明においては、前記金属層表面の表面粗さを０．５μｍ以下とすることにより、上記効果を達成することができる。特に、導体ポストが、前記絶縁層の厚み方向に５μｍ以上２５μｍ以下の厚みで、電解銅メッキにより充填して形成される場合に、より良好な導体ポストを得ることができる。
【０００８】
以下に、図面を参照して本発明の実施形態について説明するが、本発明は、これにより何ら限定されるものではない。
本発明に用いられる配線板は、図１（Ａ）に示すように、金属層１０１上に、絶縁層１０２を有しているものであればどのようなものでも良い。例えば、金属層１０１上に、絶縁フィルムを、ラミネート、または圧着プレス等によって、絶縁層１０２を形成したものなどが挙げられる。また、ワニス状態の絶縁樹脂を、ロールコータ、スピンコート等により、金属層１０１上に塗布して、絶縁層１０２を形成しても良い。また、絶縁層１０２に金属を蒸着方法により、金属層１０１を形成しても良く、この場合は、金属層１０１を薄膜状に形成できるため好ましい。
【０００９】
金属層１０１の材質はどのようなものでも良く、例えば、銅、銅合金、ニッケル、セラミック等が挙げられる。特に、銅は、銅箔、および銅板などと厚みを調整できるので好ましい。
【００１０】
前記金属層１０１と絶縁層１０２との密着性を向上させる必要があれば、金属層１０１の表面に粗化処理を行っても良い。粗化処理の方法としては、例えば、黒化処理、酸化銅還元法、無電解銅メッキ法、マイクロエッチング法などが挙げられる。絶縁層１０２と金属層１０１の密着性によって金属層１０１に施す粗化処理の方法を選択ができる。
【００１１】
次に、絶縁層１０２にビアホール１０３を形成する（図１（Ｂ））。これにより、ビアホール１０３の低部に金属層１０１の金属表面１０４が露出する。
ビアホール１０３を形成する方法としては、レーザー、プラズマによるドライエッチング、ケミカルエッチング等が挙げられるが、特にレーザーによる開口は、微細なビアホール１０３形成に好適である。レーザーとしてはエキシマレーザー、ＵＶレーザー、炭酸ガスレーザー等が使用できる。
【００１２】
続いて、ビアホール１０３形成の際に発生したスミアが付着している場合、スミアを除去する。スミアの除去する方法としては、例えば、デスミア処理等が挙げられる。デスミア処理は、例えば、過マンガン酸カリウム処理、プラズマ放電処理、コロナ放電処理等により行うことが出来る。
【００１３】
次に、ビアホール底部に露出した金属表面１０４の表面粗さが、０．５μｍ以下にない場合、表面粗さを調整する。表面粗さの調整方法としては、エッチング処理等の方法が挙げられる。金属層１０１と絶縁層１０２との密着性に問題がなければ、予め、０．５μｍ以下の表面粗さを有する金属層を選んでも用いることもできる。金属層の表面粗さは、０．１μｍ以下が、より好ましく、さらには、０μｍに限りなく近いほど、空隙のない良好な導体ポストが得られるので、好ましい。
本発明において、表面粗さの測定方法は、ＪＩＳＢ０６０１−１９９４に規格している算術平均粗さ法を用いる。
【００１４】
最後にビアホール１０３に、電解銅メッキにより、導体ポスト１０５を形成して、絶縁層１０２と前記絶縁層を貫通する導体ポスト１０５と金属層１０１を有する配線板１０７が得られる（図１（Ｃ））。
【００１５】
ここで、前記金属層１０１をエッチングして、配線板の導体回路を形成することができる（図示なし）。また、導体回路を形成する別の方法としては、前記工程において、金属層１０１上に絶縁層１０２を形成する前に、前記金属層１０１上に、公知のアディティブ法により導体回路を形成して絶縁層１０２を形成して良い。この際には、導体回路上にビアホール１０３を形成するため、ビアホール１０３の底部に露出する導体回路の表面が金属表面１０４となる。
【００１６】
上記で得られた導体回路を有する配線板を用い、積層して、多層配線板を製造することができるが、積層する方法としては、例えば、導体ポスト表面１０６に、層間接続用金属層を形成して、接着剤層を介して、配線板の複数枚を積み重ねて熱圧着し、積層する方法等が挙げられる（図示なし）。ここで、接続用金属層の厚みと、導体ポスト１０５の厚みを任意に変化させることにより、得られる積層の厚みを調整することができる。例えば、絶縁層１０２におけるビアホール１０３の深さを２５μｍとすると、導体ポスト１０５の厚みを５μｍとして、ビアホール１０３の内部に形成する。次に、導体ポスト１０５の上に、層間接続用金属層を厚み２０μｍで形成して、ビアホールに充填させることにより、絶縁層の表面に層間接続用金属層だけを露出して形成することができる。そのため、積層する際に、余分な厚みが無く、層間接続することができるため好ましい。
【００１７】
【実施例】
以下に、本発明について実施例により更に詳細に説明するが、本発明は何らこれらに限定されない。
【００１８】
［実施例１］
厚み２５μｍのポリイミドフィルム上に、蒸着方法により、厚み５μｍで銅層を形成した２層基材（東洋メタライジング社製 メタロイヤル）を用意した。この２層基材の導体ポスト形成位置に、ＵＶ−ＹＡＧレーザー（三菱（株）社）により、銅層の表面が露出するように、ビアホールを形成した。その後、ビアホールを形成する際に発生する樹脂スミアを、デスミア処理によって除去した。このとき、デスミア処理の条件は▲１▼ホールコンディショニング（マキュダイザー９２７６ マクダミット（株）社）：４分間浸漬、▲２▼樹脂エッチング（マキュダイザー９２７５ マクダミット（株）社）：８分間浸漬、▲３▼中和（マキュダイザー９２７９ マクダミット（株）社）：４分間浸漬の順に行った。なお、このデスミア処理の際には超音波も同時に用いた。
次に、共焦点レーザー顕微鏡（キーエンス社）により、ビアホール底面の表面粗さを算術平均粗さＲａにより測定したところ、０．１５５であった。測定範囲は１５μｍ×１５μｍとする。
続いて、蒸着した厚み５μｍの銅層を電解メッキ用のリードとして、硫酸銅水溶液（エンソンジャパン（株）社製）を用いて、ビアホールに厚み２５μｍの導体ポストを形成した。この際に、ビアホール内部に銅メッキを充填させるため、メッキ電流密度を３．０Ａ／ｄｍ２でコントロールした。
その後、導体ポスト内部の形状を観察するため、断面研磨を行い、光学顕微鏡をもちいて断面観察を行った。断面写真を図２に示す。
【００１９】
［実施例２］
厚み７０μｍの電解銅箔に粗化処理（旭電化工業（株）社 テックＳＯ−Ｇ）を施し、その後に、前記粗化処理面に厚み２５μｍのエポキシ樹脂フィルムをラミネートして、絶縁層を形成した。加熱処理により、絶縁層を硬化させた後に、実施例１と同様に、レーザーによるビアホールの形成、デスミア処理を行い、その後、エッチング処理（メルテックス（株）社製エッチング液、エンプレートＡＤ−４８５）により、ビアホール底部に露出した銅箔の表面粗さを調整した。ビアホール底面の銅箔の表面粗さを測定後、実施例１と同様にして、導体ポストを形成し、導体ポストの断面観察を行った。ビアホール底面の表面粗さＲａの測定結果と、導体ポストの断面写真を図２に示す。
【００２０】
［比較例１］
まず、ポリイミド層と電解銅箔の２層材（フジクラ（株）社製、ＴＦＣ−１３Ａ１−Ａ−Ｆ）を用意した。ポリイミド層の厚みは２５μｍで、電解銅箔の厚みは１５μｍであった。次いで、この２層材を用いて、レーザーによるビアホールの形成、デスミア処理、ビアホール底面の表面粗さの測定、導体ポストの形成、断面観察の方法は実施例１と同様の方法で行った。ビアホール底面の表面粗さＲａと導体ポストの断面写真を図２に示す。
【００２１】
実施例１、２および比較例１の結果から、比較例１では、相対ポストの内部に空隙が存在し、露出面には凹凸が見られたが、実施例においては、良好な導体ポストが得られ、特に実施例１においては良好な導体ポストが得られた。
【００２２】
【発明の効果】
本発明によれば、表面に凹凸が無く、内部に空隙が存在しない導体ポストを形成することができ、層間接続させる際において接続不良が無く、信頼性の高い配線板を提供することが出来る。
【図面の簡単な説明】
【図１】本発明における導体ポスト形成方法の一例を示す断面図である。
【図２】実施例および比較例におけるビアホール底面の表面粗さＲａと導体ポストの断面写真である。
【符号の説明】
１０１ 金属層
１０２ 絶縁層
１０３ ビアホール
１０４ 金属層表面
１０５ 導体ポスト
１０６ 導体ポスト表面
１０７ 配線板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a wiring board.
[0002]
[Prior art]
In recent years, manufacturing methods of printed wiring boards have been diversified along with miniaturization and high density, and build-up methods and collective lamination methods have been used, particularly in interlayer connection portions of printed wiring boards. Is changing from blind via to filled via. For example, as a method of manufacturing a wiring board, a via hole is formed on the insulating layer side on an insulating layer having a conductor circuit on one side, and the via hole is formed by depositing a metal by electrolytic copper plating to form a conductor post. (For example, see Patent Document 1). At this time, in order to improve the adhesion between the insulating layer and the conductor circuit, a roughening process is performed on the conductor circuit. However, the roughening process forms irregularities at the bottom of the via hole. The irregularities have an effect on the formation of the conductor posts, and also cause irregularities on the surface of the conductor posts, and also cause voids inside the conductor posts. This causes a connection failure or a decrease in connection strength when interlayer connection is performed later.
[0003]
[Patent Document 1]
Japanese Patent Application No. 2001-320167 (5 pages, FIG. 1)
[0004]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described problems, and has no irregularities on the surface of the conductor post when forming the conductor post, and does not cause defects such as voids inside the conductor post. An object of the present invention is to provide a method for manufacturing a wiring board having posts.
[0005]
[Means for Solving the Problems]
That is, the present invention
(1) Using a wiring board having an insulating layer, a via hole penetrating through the insulating layer, and a metal layer exposed at the bottom of the via hole, electrolytic copper plating is performed on the surface of the metal layer exposed at the bottom of the via hole. A method for manufacturing a wiring board including a step of filling a via hole and forming a conductor post, wherein the surface of the metal layer exposed at the bottom of the via hole has a surface roughness of 0.5 μm or less. Characteristic wiring board manufacturing method,
(2) The method for manufacturing a wiring board according to (1), wherein the conductor post is formed by filling the insulating layer with a thickness of 5 μm or more and 25 μm or less in a thickness direction of the insulating layer by electrolytic copper plating.
(3) The method for manufacturing a wiring board according to (1) or (2), wherein the roughness of the surface of the metal layer exposed at the bottom of the via hole is adjusted by an etching process.
It is.
[0006]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the present invention, in a wiring board having an insulating layer, a via hole penetrating the insulating layer, and a metal layer exposed at the bottom of the via hole, the via hole is filled on the surface of the metal layer exposed at the bottom of the via hole by electrolytic plating. Then, when forming the conductor post, by adjusting the surface roughness of the metal layer surface exposed to the lower portion of the insulating layer to a certain range, occurs when forming the conductor post in the via, An object of the present invention is to eliminate irregularities on the surface of the conductor posts and voids inside the conductor posts, thereby preventing poor connection and reduction in connection strength in interlayer connection.
[0007]
In the present invention, the above effects can be achieved by setting the surface roughness of the metal layer surface to 0.5 μm or less. In particular, when the conductor posts are formed to have a thickness of 5 μm or more and 25 μm or less in the thickness direction of the insulating layer by filling by electrolytic copper plating, more favorable conductor posts can be obtained.
[0008]
Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited thereto.
The wiring board used in the present invention may be any wiring board having an insulating layer 102 on a metal layer 101 as shown in FIG. For example, a material in which an insulating film is formed on a metal layer 101 by laminating, pressing, or the like is used. Alternatively, the insulating layer 102 may be formed by applying a varnished insulating resin onto the metal layer 101 by a roll coater, spin coating, or the like. Further, the metal layer 101 may be formed on the insulating layer 102 by a metal deposition method. In this case, the metal layer 101 can be formed in a thin film shape, which is preferable.
[0009]
The material of the metal layer 101 may be any material, and examples thereof include copper, copper alloy, nickel, and ceramic. In particular, copper is preferable because its thickness can be adjusted to a copper foil, a copper plate, or the like.
[0010]
If it is necessary to improve the adhesion between the metal layer 101 and the insulating layer 102, the surface of the metal layer 101 may be subjected to a roughening treatment. Examples of the method of the roughening treatment include a blackening treatment, a copper oxide reduction method, an electroless copper plating method, and a microetching method. Depending on the adhesion between the insulating layer 102 and the metal layer 101, a method of a roughening treatment applied to the metal layer 101 can be selected.
[0011]
Next, a via hole 103 is formed in the insulating layer 102 (FIG. 1B). As a result, the metal surface 104 of the metal layer 101 is exposed at the lower portion of the via hole 103.
Examples of a method for forming the via hole 103 include dry etching using a laser or plasma, chemical etching, and the like. An opening using a laser is particularly suitable for forming a fine via hole 103. Excimer laser, UV laser, carbon dioxide laser, etc. can be used as the laser.
[0012]
Subsequently, if smear generated during formation of the via hole 103 is attached, the smear is removed. Examples of a method for removing smear include desmear treatment. The desmear treatment can be performed by, for example, potassium permanganate treatment, plasma discharge treatment, corona discharge treatment, or the like.
[0013]
Next, when the surface roughness of the metal surface 104 exposed at the bottom of the via hole is not less than 0.5 μm, the surface roughness is adjusted. Examples of a method for adjusting the surface roughness include a method such as an etching process. If there is no problem in the adhesion between the metal layer 101 and the insulating layer 102, a metal layer having a surface roughness of 0.5 μm or less may be selected and used in advance. The surface roughness of the metal layer is more preferably 0.1 μm or less, and further preferably as close as possible to 0 μm, since a good conductor post without voids can be obtained.
In the present invention, as a method of measuring the surface roughness, an arithmetic average roughness method specified in JIS B0601-1994 is used.
[0014]
Finally, a conductor post 105 is formed in the via hole 103 by electrolytic copper plating, and a wiring board 107 having the insulating layer 102, the conductor post 105 penetrating the insulating layer, and the metal layer 101 is obtained (FIG. 1C). ).
[0015]
Here, the metal layer 101 can be etched to form a conductor circuit of the wiring board (not shown). Further, as another method of forming a conductive circuit, in the above-described step, before forming the insulating layer 102 on the metal layer 101, a conductive circuit is formed on the metal layer 101 by a known additive method to form an insulating circuit. The layer 102 may be formed. In this case, since the via hole 103 is formed on the conductor circuit, the surface of the conductor circuit exposed at the bottom of the via hole 103 becomes the metal surface 104.
[0016]
A multilayer wiring board can be manufactured by laminating and using the wiring board having the conductor circuit obtained above. As a method of laminating, for example, a metal layer for interlayer connection is formed on the conductor post surface 106. Then, a method of stacking a plurality of wiring boards via an adhesive layer, thermocompression bonding, and laminating the wiring boards (not shown) may be used. Here, by arbitrarily changing the thickness of the connection metal layer and the thickness of the conductor post 105, the thickness of the obtained laminate can be adjusted. For example, assuming that the depth of the via hole 103 in the insulating layer 102 is 25 μm, the thickness of the conductor post 105 is 5 μm and the via hole 103 is formed inside the via hole 103. Next, a metal layer for interlayer connection having a thickness of 20 μm is formed on the conductor post 105 and is filled in the via hole, so that only the metal layer for interlayer connection can be exposed on the surface of the insulating layer. . Therefore, it is preferable that the layers can be connected without any extra thickness when they are stacked.
[0017]
【Example】
Hereinafter, the present invention will be described in more detail with reference to Examples, but the present invention is not limited thereto.
[0018]
[Example 1]
A two-layer substrate (Metaroyal, manufactured by Toyo Metallizing Co., Ltd.) was prepared by forming a copper layer with a thickness of 5 μm on a 25 μm-thick polyimide film by a vapor deposition method. Via holes were formed at positions where the conductor posts were to be formed on the two-layer base material by using a UV-YAG laser (Mitsubishi Corporation) so that the surface of the copper layer was exposed. Thereafter, resin smear generated when forming via holes was removed by desmear treatment. At this time, the conditions of the desmear treatment are as follows: (1) Hole conditioning (Macudiser 9276 MacDammit Co., Ltd.): immersion for 4 minutes; (2) Resin etching (Macudadizer 9275 MacDammit Co., Ltd.): immersion for 8 minutes; ▼ Neutralization (Macudiser 9279 MacDammit Co., Ltd.): Immersion was performed in the order of 4 minutes. Note that ultrasonic waves were also used at the time of this desmearing treatment.
Next, the surface roughness of the bottom surface of the via hole was measured by an arithmetic average roughness Ra using a confocal laser microscope (Keyence Corporation) to be 0.155. The measurement range is 15 μm × 15 μm.
Subsequently, a conductor post having a thickness of 25 μm was formed in the via hole using an aqueous copper sulfate solution (manufactured by Enson Japan Co., Ltd.) with the deposited copper layer having a thickness of 5 μm as a lead for electrolytic plating. At this time, in order to fill the inside of the via hole with copper plating, the plating current density was controlled at 3.0 A / dm 2 .
Thereafter, in order to observe the shape inside the conductor post, the cross section was polished, and the cross section was observed using an optical microscope. A cross-sectional photograph is shown in FIG.
[0019]
[Example 2]
A 70 μm-thick electrolytic copper foil is subjected to a roughening treatment (Tec SO-G, Asahi Denka Kogyo Co., Ltd.), and then a 25 μm-thick epoxy resin film is laminated on the roughened surface to form an insulating layer. did. After the insulating layer was cured by heat treatment, via holes were formed by laser and desmearing treatment was performed in the same manner as in Example 1, and then etching treatment (etching solution manufactured by Meltex Co., Ltd., Enplate AD-485) ), The surface roughness of the copper foil exposed at the bottom of the via hole was adjusted. After measuring the surface roughness of the copper foil on the bottom surface of the via hole, a conductor post was formed in the same manner as in Example 1, and the cross section of the conductor post was observed. FIG. 2 shows a measurement result of the surface roughness Ra of the via hole bottom surface and a cross-sectional photograph of the conductor post.
[0020]
[Comparative Example 1]
First, a two-layer material (TFC-13A1-AF, manufactured by Fujikura Ltd.) of a polyimide layer and an electrolytic copper foil was prepared. The thickness of the polyimide layer was 25 μm, and the thickness of the electrolytic copper foil was 15 μm. Next, using the two-layered material, the methods of forming a via hole by laser, desmearing, measuring the surface roughness of the bottom surface of the via hole, forming a conductor post, and observing the cross section were performed in the same manner as in Example 1. FIG. 2 shows a photograph of the surface roughness Ra of the bottom surface of the via hole and a cross section of the conductor post.
[0021]
From the results of Examples 1 and 2 and Comparative Example 1, in Comparative Example 1, voids were present inside the relative posts and irregularities were seen on the exposed surface. In particular, in Example 1, good conductor posts were obtained.
[0022]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the conductor post which has no unevenness | corrugation on a surface and does not have a space | gap inside can be formed, and when connecting between layers, there is no poor connection and a highly reliable wiring board can be provided.
[Brief description of the drawings]
FIG. 1 is a sectional view illustrating an example of a method for forming a conductor post according to the present invention.
FIG. 2 is a photograph of a surface roughness Ra of a bottom surface of a via hole and a cross section of a conductor post in Examples and Comparative Examples.
[Explanation of symbols]
Reference Signs List 101 metal layer 102 insulating layer 103 via hole 104 metal layer surface 105 conductor post 106 conductor post surface 107 wiring board
