JP2004287301A - Matrix display device - Google Patents

Matrix display device Download PDF

Info

Publication number
JP2004287301A
JP2004287301A JP2003081715A JP2003081715A JP2004287301A JP 2004287301 A JP2004287301 A JP 2004287301A JP 2003081715 A JP2003081715 A JP 2003081715A JP 2003081715 A JP2003081715 A JP 2003081715A JP 2004287301 A JP2004287301 A JP 2004287301A
Authority
JP
Japan
Prior art keywords
source driver
start signal
data start
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003081715A
Other languages
Japanese (ja)
Other versions
JP4599037B2 (en
Inventor
Koichi Katagawa
晃一 形川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Display Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Display Technologies Corp filed Critical Fujitsu Display Technologies Corp
Priority to JP2003081715A priority Critical patent/JP4599037B2/en
Publication of JP2004287301A publication Critical patent/JP2004287301A/en
Application granted granted Critical
Publication of JP4599037B2 publication Critical patent/JP4599037B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a matrix display device which can reduce the labor and time for repair by specifying an abnormal driving circuit among driving circuits driving a matrix display panel through single screen display. <P>SOLUTION: The matrix display device has a source driver part 9 constituted by interposing auxiliary circuits 10-1 to 10-3 in data start signal lines 8-2 to 8-4, and makes an auxiliary circuit, monitoring whether a data start signal is outputted from an abnormal source driver IC outputs a dummy data start signal when one, two, or three of source driver ICs 5-1 to 5-3 are abnormal and output no data start signal. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置などのように、画素をマトリックス状に配置してなるマトリックス表示装置に関する。
【０００２】
近年、デスクトップ型のパーソナルコンピュータにおいては、省エネルギー、省スペースの要求から、ＣＲＴ（陰極線管）に代わり、液晶表示装置を備える製品が市場を拡大しており、競合メーカでは、歩留まり向上によるコストダウンが求められている。
【０００３】
【従来の技術】
図８は従来の液晶表示装置の一例の要部の概略的構成図である（例えば、特許文献１参照）。図８中、１はアクティブマトリックス型の液晶表示パネル、２は液晶表示パネル１に形成されているデータ線（表示信号線）にデータ信号をＡ／Ｄ（アナログ／デシタル）変換して出力するソースドライバ部（データ線駆動回路部）である。
【０００４】
３は液晶表示パネル１に形成されているゲート線（走査信号線）に走査信号を出力するゲートドライバ部（ゲート線駆動回路部）、４は画像信号や同期信号等を入力して液晶表示パネル１に画像を表示するために必要な各種の信号を作成する信号制御部である。
【０００５】
図９はソースドライバ部２の概略的構成図である。図９中、５−１〜５−４は液晶表示パネル１に形成されているデータ線にデータ信号をＡ／Ｄ変換して出力するソースドライバＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、６は信号制御部４が出力するデータ信号をソースドライバＩＣ５−１〜５−４に伝送するデータ信号線、７は信号制御部４が出力するクロック信号をソースドライバＩＣ５−１〜５−４に伝送するクロック信号線である。
【０００６】
８−１は信号制御部４が出力するデータスタート信号（データ信号の取り込みタイミングを与える信号）を１段目のソースドライバＩＣ５−１に伝送するデータスタート信号線、８−２は１段目のソースドライバＩＣ５−１が出力するデータスタート信号を２段目のソースドライバＩＣ５−２に伝送するデータスタート信号線である。
【０００７】
８−３は２段目のソースドライバＩＣ５−２が出力するデータスタート信号を３段目のソースドライバＩＣ５−３に伝送するデータスタート信号線、８−４は３段目のソースドライバＩＣ５−３が出力するデータスタート信号を４段目のソースドライバＩＣ５−４に伝送するデータスタート信号線である。
【０００８】
図１０はソースドライバＩＣ５−１〜５−４の動作を示すタイミングチャートであり、信号制御部４からソースドライバＩＣ５−１〜５−４に与えられるクロック信号、データスタート信号、データ信号を示している。
【０００９】
ソースドライバＩＣ５−１〜５−４は、データスタート信号が与えられると、データ信号線６を介して与えられるデータ信号の取り込みをクロック信号に同期させて開始し、規定数のデータ信号の取り込みが完了すると、ソースドライバＩＣ５−１〜５−３は、入力したデータスタート信号を出力する。
【００１０】
図１１はソースドライバ部２の動作を示すタイミングチャートであり、（Ａ）は信号制御部４から出力されるデータ信号、（Ｂ）は１段目のソースドライバＩＣ５−１に入力するデータスタート信号、（Ｃ）は２段目のソースドライバＩＣ５−２に入力するデータスタート信号、（Ｄ）は３段目のソースドライバＩＣ５−３に入力するデータスタート信号、（Ｅ）は４段目のソースドライバＩＣ５−４に入力するデータスタート信号を示している。
【００１１】
１段目のソースドライバＩＣ５−１は、信号制御部４からデータスタート信号が与えられると、信号制御部４から与えられるデータ信号の取り込みをクロック信号に同期させて開始し、規定数のデータ信号の取り込みが完了すると、入力したデータスタート信号をデータスタート信号線８−２に出力して２段目のソースドライバＩＣ５−２に与える。
【００１２】
２段目のソースドライバＩＣ５−２は、１段目のソースドライバＩＣ５−１からデータスタート信号が与えられると、信号制御部４から与えられるデータ信号の取り込みをクロック信号に同期させて開始し、規定数のデータ信号の取り込みが完了すると、入力したデータスタート信号をデータスタート信号線８−３に出力して３段目のソースドライバＩＣ５−３に与える。
【００１３】
３段目のソースドライバＩＣ５−３は、２段目のソースドライバＩＣ５−２からデータスタート信号が与えられると、信号制御部４から与えられるデータ信号の取り込みをクロック信号に同期させて開始し、規定数のデータ信号の取り込みが完了すると、入力したデータスタート信号をデータスタート信号線８−４に出力して４段目のソースドライバＩＣ５−４に与える。
【００１４】
４段目のソースドライバＩＣ５−４は、３段目のソースドライバＩＣ５−３からデータスタート信号が与えられると、信号制御部４から与えられるデータ信号の取り込みをクロック信号に同期させて開始し、規定数のデータ信号を取り込む。以上の動作が各水平ラインのデータ信号を取り込む際に行われる。
【００１５】
【特許文献１】特開２０００−１９４３１２号公報
【００１６】
【発明が解決しようとする課題】
図８に示す従来の液晶表示装置においては、１段目〜３段目のソースドライバＩＣ５−１〜５−３のいずれかに異常があり、異常があるソースドライバＩＣの内部においてデータスタート信号の転送が正常に行われず、異常があるソースドライバＩＣからデータスタート信号が出力されないと、異常があるソースドライバＩＣの次段以降のソースドライバＩＣにデータスタート信号が与えられないことになる。
【００１７】
この結果、異常のあるソースドライバＩＣに割り当てられているデータ線のみならず、異常のあるソースドライバＩＣの次段以降のソースドライバＩＣに割り当てられているデータ線も駆動されず、異常があるソースドライバＩＣに割り当てられている表示部分のみならず、異常があるソースドライバＩＣの次段以降のソースドライバＩＣに割り当てられている表示部分も表示がなされない状態となる。
【００１８】
例えば、１段目のソースドライバＩＣ５−１に異常があり、１段目のソースドライバＩＣ５−１の内部においてデータスタート信号の転送が正常に行われず、１段目のソースドライバＩＣ５−１からデータスタート信号が出力されないと、２段目以降のソースドライバＩＣ５−２〜５−４にデータスタート信号が与えられないことになる。
【００１９】
この結果、１段目のソースドライバＩＣ５−１に割り当てられているデータ線のみならず、２段目以降のソースドライバＩＣ５−２〜５−４に割り当てられているデータ線も駆動されず、１段目のソースドライバＩＣ５−１に割り当てられている表示部分のみならず、２段目以降のソースドライバＩＣ５−２〜５−４に割り当てられている表示部分も表示がなされない状態となる。
【００２０】
このような場合、修理時の対応として、異常のあるソースドライバＩＣは明確であるが、異常のあるソースドライバＩＣの次段以降のソースドライバＩＣに異常があるか否かを判断することができず、異常のあるソースドライバＩＣの特定を１回の画面表示で行うことができない。
【００２１】
そこで、このような場合には、異常が明確である表示異常初段のソースドライバＩＣを交換した後、再び画面表示を行い、その他のソースドライバＩＣについて異常の有無を確認する必要があり、この結果、異常があるソースドライバＩＣが確認されると、再びソースドライバＩＣの交換作業を行う必要があり、修理時の手間が増加してしまうという問題点があった。このような問題点は、ゲートドライバＩＣについても存在する。
【００２２】
本発明は、かかる点に鑑み、マトリックス表示パネルを駆動する駆動回路の中の異常がある駆動回路の特定を１回の画面表示で行うことができるようにし、修理時の手間の短縮化を図ることができるようにしたマトリックス表示装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明は、マトリックス表示パネルと、初段の駆動回路に与えられる所定の制御信号を順に次段以降の駆動回路に転送するようにカスケード接続されて前記マトリックス表示パネルを駆動する複数の駆動回路を有するマトリックス表示装置であって、各駆動回路間に介在し、前段の駆動回路が前記制御信号を出力する場合には、前記制御信号を後段の駆動回路に転送し、前段の駆動回路が前記制御信号を出力しない場合には、前記制御信号を擬似した擬似制御信号を後段の駆動回路に転送する補助回路を有するというものである。
【００２４】
本発明によれば、複数の駆動回路のいずれかに異常があり、この異常がある駆動回路から所定の制御信号が出力されない場合、異常がある駆動回路に割り当てられている表示部分のみが表示不良となり、異常がある駆動回路の次段以降の正常な駆動回路に割り当てられている表示部分は表示不良とはならない。したがって、複数の駆動回路の中の異常がある駆動回路の特定を１回の画面表示で行うことができる。
【００２５】
【発明の実施の形態】
以下、図１〜図７を参照して、本発明の第１実施形態〜第３実施形態について、本発明を液晶表示装置に適用した場合を例にして説明する。なお、図１、図４、図６において、図８、図９に対応する部分には同一符号を付し、その重複説明は省略する。
【００２６】
（第１実施形態・・図１〜図３）
図１は本発明の第１実施形態の要部の概略的構成図である。本発明の第１実施形態は、図８に示す従来の液晶表示装置が備えるソースドライバ部２と回路構成の異なるソースドライバ部９を備え、その他については、図８に示す従来の液晶表示装置と同様に構成したものである。
【００２７】
ソースドライバ部９は、データスタート信号線８−２〜８−４のそれぞれに補助回路１０−１〜１０−３を介在させ、その他については、図８及び図９に示すソースドライバ部２と同様に構成したものである。
【００２８】
補助回路１０−１は、１段目のソースドライバＩＣ５−１からデータスタート信号が出力されるか否かを監視し、１段目のソースドライバＩＣ５−１からデータスタート信号が出力される場合には、１段目のソースドライバＩＣ５−１から出力されるデータスタート信号を２段目のソースドライバＩＣ５−２に転送し、１段目のソースドライバＩＣ５−１からデータスタート信号が出力されない場合には、自ら生成する擬似データスタート信号を２段目のソースドライバＩＣ５−２に転送するものである。
【００２９】
補助回路１０−２は、２段目のソースドライバＩＣ５−２からデータスタート信号が出力されるか否かを監視し、２段目のソースドライバＩＣ５−２からデータスタート信号が出力される場合には、２段目のソースドライバＩＣ５−２から出力されるデータスタート信号を３段目のソースドライバＩＣ５−３に転送し、２段目のソースドライバＩＣ５−２からデータスタート信号が出力されない場合には、自ら生成する擬似データスタート信号を３段目のソースドライバＩＣ５−３に転送するものである。
【００３０】
なお、本明細書では、信号制御部４から出力されて１段目〜４段目のソースドライバＩＣ５−１〜５−４を順に転送されるデータスタート信号のみならず、擬似データスタート信号も、ソースドライバＩＣから出力される場合には、データスタート信号と呼ぶことにする。
【００３１】
補助回路１０−３は、３段目のソースドライバＩＣ５−３からデータスタート信号が出力されるか否かを監視し、３段目のソースドライバＩＣ５−３からデータスタート信号が出力される場合には、３段目のソースドライバＩＣ５−３から出力されるデータスタート信号を４段目のソースドライバＩＣ５−４に転送し、３段目のソースドライバＩＣ５−３からデータスタート信号が出力されない場合には、自ら生成する擬似データスタート信号を４段目のソースドライバＩＣ５−４に転送するものである。
【００３２】
図２は補助回路１０−１〜１０−３の概略的構成図であり、補助回路１０−１〜１０−３は同一の回路構成とされている。図２中、１１はデータスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が出力されるか否かを判定するためのカウンタであり、リセット信号入力端子ＲＥＳをデータスタート信号が出力されるか否かを監視しているソースドライバＩＣのデータスタート信号出力端子に接続され、被カウント信号入力端子ＩＮにクロック信号が与えられる。
【００３３】
カウンタ１１は、その出力Ｘを１ビット、初期状態をＬレベルとし、信号制御部４から供給されるクロック信号の立ち上がり数をカウントし、データスタート信号が非活性である期間（ソースドライバＩＣが正常である場合に、ソースドライバＩＣからデータスタート信号が出力されてから次のデータスタート信号が出力されるまでの期間）に入力されるクロック信号の数よりも多い、予め設定された値になると、出力ＸがＨレベルに立ち上がるようにされている。
【００３４】
１２はＪＫフリップフロップであり、Ｊ入力端子にカウンタ１１の出力Ｘが与えられ、Ｋ入力端子にデータスタート信号が与えられ、クロック入力端子にクロック信号が与えられる。この結果、クロック信号の立ち上がり時に、Ｊ入力端子がＨレベル、Ｋ入力端子がＬレベルの場合には、出力ＱはＨレベルとなる。また、クロック信号の立ち上がり時に、Ｊ入力端子がＬレベル、Ｋ入力端子がＨレベルの場合には、出力ＱはＬレベルとなる。また、クロック信号の立ち上がり時に、Ｊ入力端子がＬレベル、Ｋ入力端子がＬレベルの場合には、出力Ｑを変化させない。
【００３５】
１３は擬似データスタート信号を出力するカウンタであり、被カウント信号入力端子ＩＮにクロック信号が与えられ、イネーブル信号入力端子ＥＮにＪＫフリップフロップ１２の出力Ｑが与えられ、ＪＫフリップフロップ１２の出力ＱがＬレベルの場合には非活性状態とされ、ＪＫフリップフロップ１２の出力ＱがＨレベルの場合には活性状態とされ、クロック信号の立ち上がり数をカウントし、出力Ｘとしてデータスタート信号を擬似した擬似データスタート信号を出力する。
【００３６】
１４はセレクタであり、ＪＫフリップフロップ１２の出力Ｑを選択制御信号とし、ＪＫフリップフロップ１２の出力ＱがＬレベルの場合には、入力されるデータスタート信号を選択して出力し、ＪＫフリップフロップ１２の出力ＱがＨレベルの場合には、カウンタ１３から出力される擬似データスタート信号を選択して出力するものである。
【００３７】
このように構成された補助回路１０−１〜１０−３においては、データスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が一定周期で出力される場合には、カウンタ１１は、一定周期でリセットされるので、その出力ＸはＬレベルを維持することになる。
【００３８】
そして、データスタート信号が入力されると、ＪＫフリップフロップ１２は、Ｋ入力端子をＨレベルとし、この状態で、クロック信号が立ち上がると、出力ＱはＬレベルとなり、その後、Ｋ入力端子はＬレベルとなり、出力ＱはＬレベルが維持される。したがって、データスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が出力される場合には、セレクタ１４は、入力されたデータスタート信号を選択して出力することになる。
【００３９】
これに対して、データスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が出力されない場合には、カウンタ１１はリセットされることはなく、カウント値は予め設定されたカウント値を超えることになるので、カウンタ１１の出力ＸはＨレベルとなる。
【００４０】
この結果、ＪＫフリップフロップ１２では、Ｊ入力端子はＨレベルになり、出力ＱはＨレベルを維持することになる。したがって、カウンタ１３は、イネーブル信号入力端子ＥＮがＨレベルとなるので、クロック信号の立ち上がり数をカウントし、擬似データスタート信号を出力し、セレクタ１４は、カウンタ１３が出力する擬似データスタート信号を選択して出力することになる。
【００４１】
図３はソースドライバ部９の動作を示すタイミングチャートである。（Ａ）は信号制御部４から出力されるデータ信号、（Ｂ）は１段目のソースドライバＩＣ５−１に入力するデータスタート信号、（Ｃ）は２段目のソースドライバＩＣ５−２に入力するデータスタート信号、（Ｄ）は３段目のソースドライバＩＣ５−３に入力するデータスタート信号、（Ｅ）は４段目のソースドライバＩＣ５−４に入力するデータスタート信号を示している。
【００４２】
本発明の第１実施形態においては、１段目のソースドライバＩＣ５−１は、信号制御部４からデータスタート信号が与えられると、何ら異常がない場合には、信号制御部４から与えられるデータ信号の取り込みをクロック信号に同期させて開始し、規定数のデータ信号の取り込みが完了すると、入力したデータスタート信号をデータスタート信号線８−２に出力し、補助回路１０−１は、１段目のソースドライバＩＣ５−１からデータスタート信号線８−２に出力されるデータスタート信号を入力して２段目のソースドライバＩＣ５−２に転送する。
【００４３】
２段目のソースドライバＩＣ５−２は、補助回路１０−１からデータスタート信号が与えられると、何ら異常がない場合、信号制御部４から与えられるデータ信号の取り込みをクロック信号に同期させて開始し、規定数のデータ信号の取り込みが完了すると、入力したデータスタート信号をデータスタート信号線８−３に出力し、補助回路１０−２は、２段目のソースドライバＩＣ５−２からデータスタート信号線８−３に出力されるデータスタート信号を入力して３段目のソースドライバＩＣ５−３に転送する。
【００４４】
３段目のソースドライバＩＣ５−３は、補助回路１０−２からデータスタート信号が与えられると、何ら異常がない場合、信号制御部４から与えられるデータ信号の取り込みをクロック信号に同期させて開始し、規定数のデータ信号の取り込みが完了すると、入力したデータスタート信号をデータスタート信号線８−４に出力し、補助回路１０−３は、３段目のソースドライバＩＣ５−３からデータスタート信号線８−４に出力されるデータスタート信号を入力して４段目のソースドライバＩＣ５−４に転送する。
【００４５】
４段目のソースドライバＩＣ５−４は、補助回路１０−３からデータスタート信号が与えられると、何ら異常がない場合、信号制御部４から与えられるデータ信号の取り込みをクロック信号に同期させて開始し、規定数のデータ信号を取り込む。以上の動作が各水平ラインのデータ信号を取り込む際に行われる。
【００４６】
ここで、ソースドライバＩＣ５−１〜５−３のいずれか１個又は２個又は３個に異常があり、異常があるソースドライバＩＣからデータスタート信号が出力されない場合には、異常があるソースドライバＩＣからデータスタート信号が出力されるか否かを監視している補助回路は、擬似データスタート信号を出力することになる。
【００４７】
この結果、データスタート信号を出力しないソースドライバＩＣに割り当てられている表示部分のみが表示不良となり、４個のソースドライバＩＣ５−１〜５−４の中の異常のあるソースドライバの特定を１回の画面表示で行うことができる。したがって、本発明の第１実施形態によれば、修理時の手間の短縮化を図ることができる。
【００４８】
（第２実施形態・・図４、図５）
図４は本発明の第２実施形態の要部の概略的構成図である。本発明の第２実施形態は、図８に示す従来の液晶表示装置が備えるソースドライバ部２と回路構成の異なるソースドライバ部１５を備え、その他については、図８に示す従来の液晶表示装置と同様に構成したものである。
【００４９】
ソースドライバ部１５は、データスタート信号線８−２〜８−４のそれぞれに補助回路１６−１〜１６−３を介在させ、その他については、図８及び図９に示すソースドライバ部２と同様に構成したものである。
【００５０】
補助回路１６−１は、１段目のソースドライバＩＣ５−１からデータスタート信号が出力されるか否かを監視し、１段目のソースドライバＩＣ５−１からデータスタート信号が出力される場合には、１段目のソースドライバＩＣ５−１から出力されるデータスタート信号を２段目のソースドライバＩＣ５−２に転送し、１段目のソースドライバＩＣ５−１からデータスタート信号が出力されない場合には、信号制御部４から出力されるデータスタート信号を擬似データスタート信号として２段目のソースドライバＩＣ５−２に転送するものである。
【００５１】
補助回路１６−２は、２段目のソースドライバＩＣ５−２からデータスタート信号が出力されるか否かを監視し、２段目のソースドライバＩＣ５−２からデータスタート信号が出力される場合には、２段目のソースドライバＩＣ５−２から出力されるデータスタート信号を３段目のソースドライバＩＣ５−３に転送し、２段目のソースドライバＩＣ５−２からデータスタート信号が出力されない場合には、１段目のソースドライバＩＣ５−１から出力されるデータスタート信号を擬似データスタート信号として３段目のソースドライバＩＣ５−３に転送するものである。
【００５２】
補助回路１６−３は、３段目のソースドライバＩＣ５−３からデータスタート信号が出力されるか否かを監視し、３段目のソースドライバＩＣ５−３からデータスタート信号が出力される場合には、３段目のソースドライバＩＣ５−３から出力されるデータスタート信号を４段目のソースドライバＩＣ５−４に転送し、３段目のソースドライバＩＣ５−３からデータスタート信号が出力されない場合には、２段目のソースドライバＩＣ５−２から出力されるデータスタート信号を擬似データスタート信号として４段目のソースドライバＩＣ５−４に転送するものである。
【００５３】
図５は補助回路１６−１〜１６−３の概略的構成図であり、補助回路１６−１〜１６−３は同一の回路構成とされている。図５中、１７はデータスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が出力されるか否かを判定するためのカウンタであり、リセット信号入力端子ＲＥＳをデータスタート信号が出力されるか否かを監視しているソースドライバＩＣのデータスタート信号出力端子に接続され、被カウント信号入力端子ＩＮにクロック信号が与えられる。
【００５４】
カウンタ１７は、その出力Ｘを１ビット、初期状態をＬレベルとし、信号制御部４から供給されるクロック信号の立ち上がり数をカウントし、データスタート信号が非活性である期間（ソースドライバＩＣが正常である場合に、ソースドライバＩＣからデータスタート信号が出力されてから次のデータスタート信号が出力されるまでの期間）に入力されるクロック信号の数よりも多い、予め設定された値になると、出力ＸがＨレベルに立ち上がるようにされている。
【００５５】
１８はＪＫフリップフロップであり、Ｊ入力端子にカウンタ１７の出力Ｘが与えられ、Ｋ入力端子にデータスタート信号が与えられ、クロック入力端子にクロック信号が与えられる。この結果、クロック信号の立ち上がり時に、Ｊ入力端子がＨレベル、Ｋ入力端子がＬレベルの場合には、出力ＱはＨレベルとなる。また、クロック信号の立ち上がり時に、Ｊ入力端子がＬレベル、Ｋ入力端子がＨレベルの場合には、出力ＱはＬレベルとなる。また、クロック信号の立ち上がり時に、Ｊ入力端子がＬレベル、Ｋ入力端子がＬレベルの場合には、出力Ｑを変化させない。
【００５６】
１９はセレクタであり、ＪＫフリップフロップ１８の出力Ｑを選択制御信号とし、ＪＫフリップフロップ１８の出力ＱがＬレベルの場合には、入力されるデータスタート信号を選択して出力し、ＪＫフリップフロップ１８の出力ＱがＨレベルの場合には、入力される擬似データスタート信号を選択して出力するものである。
【００５７】
このように構成された補助回路１６−１〜１６−３においては、データスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が一定周期で出力される場合には、カウンタ１７は、一定周期でリセットされ、その出力Ｘは、Ｌレベルを維持することになる。
【００５８】
そして、データスタート信号が入力されると、ＪＫフリップフロップ１８は、Ｋ入力端子をＨレベルとし、この状態で、クロック信号が立ち上がると、出力ＱはＬレベルとなり、その後、Ｋ入力端子はＬレベルとなり、出力ＱはＬレベルが維持され、セレクタ１９は、入力されたデータスタート信号を選択して出力することになる。
【００５９】
これに対して、データスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が出力されない場合には、カウンタ１７はリセットされることはなく、カウント値は予め設定されたカウント値を超えることになるので、カウンタ１７の出力ＸはＨレベルとなる。この結果、ＪＫフリップフロップ１８では、Ｊ入力端子はＨレベルになり、出力ＱはＨレベルが維持され、セレクタ１９は、入力される擬似データスタート信号を選択して出力することになる。
【００６０】
したがって、本発明の第２実施形態によれば、ソースドライバＩＣ５−１〜５−３のいずれか１個又は２個又は３個に異常があり、異常があるソースドライバＩＣからデータスタート信号が出力されない場合、異常があるソースドライバＩＣからデータスタート信号が出力されるか否かを監視している補助回路は、擬似データスタート信号を出力することになる。
【００６１】
この結果、データスタート信号を出力しないソースドライバＩＣに割り当てられている表示部分のみが表示不良となり、４個のソースドライバＩＣ５−１〜５−４の中の異常のあるソースドライバの特定を１回の画面表示で行うことができる。したがって、修理時の手間の短縮化を図ることができる。
【００６２】
（第３実施形態・・図６、図７）
図６は本発明の第３実施形態の要部の概略的構成図であり、本発明の第３実施形態は、図８に示す従来の液晶表示装置が備えるソースドライバ部２と回路構成の異なるソースドライバ部２０を備え、その他については、図８に示す従来の液晶表示装置と同様に構成したものである。
【００６３】
ソースドライバ部２０は、データスタート信号線８−２〜８−４のそれぞれに補助回路２１−１〜２１−３を介在させると共に、信号制御部４から出力されるデータスタート信号を３経路に分岐するデータスタート信号分岐回路２２を設け、データスタート信号分岐回路２２から出力される３個のデータスタート信号をそれぞれデータスタート信号線２３−１〜２３−３を介して補助回路２１−１〜２１−３に転送するようにし、その他については、図８及び図９に示すソースドライバ部２と同様に構成したものである。
【００６４】
補助回路２１−１は、１段目のソースドライバＩＣ５−１からデータスタート信号が出力されるか否かを監視し、１段目のソースドライバＩＣ５−１からデータスタート信号が出力される場合には、１段目のソースドライバＩＣ５−１から出力されるデータスタート信号を２段目のソースドライバＩＣ５−２に転送し、１段目のソースドライバＩＣ５−１からデータスタート信号が出力されない場合には、データスタート信号分岐回路２２からデータスタート信号線２３−１に出力されるデータスタート信号を擬似データスタート信号として２段目のソースドライバＩＣ５−２に転送するものである。
【００６５】
補助回路２１−２は、２段目のソースドライバＩＣ５−２からデータスタート信号が出力されるか否かを監視し、２段目のソースドライバＩＣ５−２からデータスタート信号が出力される場合には、２段目のソースドライバＩＣ５−２から出力されるデータスタート信号を３段目のソースドライバＩＣ５−３に転送し、２段目のソースドライバＩＣ５−２からデータスタート信号が出力されない場合には、データスタート信号分岐回路２２からデータスタート信号線２３−２に出力されるデータスタート信号を擬似データスタート信号として３段目のソースドライバＩＣ５−３に転送するものである。
【００６６】
補助回路２１−３は、３段目のソースドライバＩＣ５−３からデータスタート信号が出力されるか否かを監視し、３段目のソースドライバＩＣ５−３からデータスタート信号が出力される場合には、３段目のソースドライバＩＣ５−３から出力されるデータスタート信号を４段目のソースドライバＩＣ５−４に転送し、３段目のソースドライバＩＣ５−３からデータスタート信号が出力されない場合には、データスタート信号分岐回路２２からデータスタート信号線２３−３に出力されるデータスタート信号を擬似データスタート信号として４段目のソースドライバＩＣ５−４に転送するものである。
【００６７】
図７は補助回路２１−１〜２１−３の概略的構成図であり、補助回路２１−１〜２１−３は同一の回路構成とされている。図７中、２４はデータスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が出力されるか否かを判定するためのカウンタであり、リセット信号入力端子ＲＥＳをデータスタート信号が出力されるか否かを監視しているソースドライバＩＣのデータスタート信号出力端子に接続され、被カウント信号入力端子ＩＮにクロック信号が与えられる。
【００６８】
カウンタ２４は、その出力Ｘを１ビット、初期状態をＬレベルとし、信号制御部４から供給されるクロック信号の立ち上がり数をカウントし、データスタート信号が非活性である期間（ソースドライバＩＣが正常である場合に、ソースドライバＩＣからデータスタート信号が出力されてから次のデータスタート信号が出力されるまでの期間）に入力されるクロック信号の数よりも多い、予め設定された値になると、出力ＸがＨレベルに立ち上がるようにされている。
【００６９】
２５はＪＫフリップフロップであり、Ｊ入力端子にカウンタ２４の出力Ｘが与えられ、Ｋ入力端子にデータスタート信号が与えられ、クロック入力端子にクロック信号が与えられる。この結果、クロック信号の立ち上がり時に、Ｊ入力端子がＨレベル、Ｋ入力端子がＬレベルの場合には、出力ＱはＨレベルとなる。また、クロック信号の立ち上がり時に、Ｊ入力端子がＬレベル、Ｋ入力端子がＨレベルの場合には、出力ＱはＬレベルとなる。また、クロック信号の立ち上がり時に、Ｊ入力端子がＬレベル、Ｋ入力端子がＬレベルの場合には、出力Ｑを変化させない。
【００７０】
２６はセレクタであり、ＪＫフリップフロップ２５の出力Ｑを選択制御信号とし、ＪＫフリップフロップ２５の出力ＱがＬレベルの場合には、入力されるデータスタート信号を選択して出力し、ＪＫフリップフロップ２５の出力ＱがＨレベルの場合には、入力される擬似データスタート信号を選択して出力するものである。
【００７１】
このように構成された補助回路２１−１〜２１−３においては、データスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が一定周期で出力される場合には、カウンタ２４は、一定周期でリセットされ、その出力Ｘは、Ｌレベルを維持することになる。
【００７２】
そして、データスタート信号が入力されると、ＪＫフリップフロップ２５は、Ｋ入力端子をＨレベルとし、この状態で、クロック信号が立ち上がると、出力ＱはＬレベルとなり、その後、Ｋ入力端子はＬレベルとなり、出力ＱはＬレベルが維持され、セレクタ２６は、入力されたデータスタート信号を選択して出力することになる。
【００７３】
これに対して、データスタート信号が出力されるか否かを監視しているソースドライバＩＣからデータスタート信号が出力されない場合には、カウンタ２４はリセットされることはなく、カウント値は予め設定されたカウント値を超えることになるので、カウンタ２４の出力ＸはＨレベルとなる。この結果、ＪＫフリップフロップ２５では、Ｊ入力端子はＨレベルになり、出力ＱはＨレベルが維持され、セレクタ２６は、入力される擬似データスタート信号を選択して出力することになる。
【００７４】
したがって、本発明の第３実施形態によれば、ソースドライバＩＣ５−１〜５−３のいずれか１個又は２個又は３個に異常があり、異常があるソースドライバＩＣからデータスタート信号が出力されない場合、異常があるソースドライバＩＣからデータスタート信号が出力されるか否かを監視している補助回路は、擬似データスタート信号を出力することになる。
【００７５】
この結果、データスタート信号を出力しないソースドライバＩＣに割り当てられている表示部分のみが表示不良となり、４個のソースドライバＩＣ５−１〜５−４の中の異常のあるソースドライバの特定を１回の画面表示で行うことができる。したがって、修理時の手間の短縮化を図ることができる。
【００７６】
なお、本発明の第１実施形態〜第３実施形態においては、補助回路を別置きにした場合について説明したが、補助回路は、ソースドライバＩＣ５−１〜５−４に搭載しても良いし、信号制御部４に含めるようにしても良い。更に、別置きの補助回路のほか、ソースドライバＩＣ５−１〜５−４に搭載した補助回路や、信号制御部４に含める補助回路を設け、通常使用する補助回路に破壊が発生した場合に、別の補助回路を使用できるように構成しても良い。
【００７７】
また、本発明の第１実施形態〜第３実施形態においては、ソースドライバＩＣ５−１〜５−４を順に転送される所定の制御信号としてデータスタート信号を取り上げ、データスタート信号に対応して補助回路を設けるようにした場合について説明したが、ソースドライバＩＣを順に転送される他の信号について補助回路を設けるようにしても良い。
【００７８】
また、本発明の第１実施形態〜第３実施形態においては、ソースドライバＩＣ５−１〜５−４に対応して補助回路を設けるようにした場合について説明したが、この代わりに、走査信号を出力してゲート線（走査信号線）を駆動するゲートドライバＩＣに対応して補助回路を設けるようにしても良いし、ソースドライバＩＣ５−１〜５−４及びゲートドライバＩＣのそれぞれに対応して補助回路を設けるようにしても良い。
【００７９】
なお、ゲートドライバＩＣに対応して補助回路を設ける場合には、補助回路は、ゲートドライバＩＣに走査信号の出力タイミングを与える走査スタート信号がゲートドライバＩＣから出力されるか否かを監視し、走査スタート信号が出力されない場合には、走査スタート信号を擬似した擬似走査スタート信号を出力するように構成する。
【００８０】
また、本発明の第１実施形態〜第３実施形態においては、本発明を液晶表示装置に適用した場合について説明したが、本発明は、プラズマ・ディスプレイ装置等のマトリックス表示装置にも適用することができる。
【００８１】
【発明の効果】
以上のように、本発明によれば、複数の駆動回路のいずれかに異常があり、この異常がある駆動回路から所定の制御信号が出力されない場合、異常のある駆動回路に割り当てられている表示部分のみが表示不良となり、異常のある駆動回路の次段以降の正常な駆動回路に割り当てられている表示部分は表示不良とはならないので、複数の駆動回路の中の異常のある駆動回路の特定を１回の画面表示で行うことができる。したがって、修理時の手間短縮化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の要部の概略的構成図である。
【図２】本発明の第１実施形態が備えるソースドライバ部内の補助回路の概略的構成図である。
【図３】本発明の第１実施形態が備えるソースドライバ部の動作を示すタイミングチャートである。
【図４】本発明の第２実施形態の要部の概略的構成図である。
【図５】本発明の第２実施形態が備えるソースドライバ部内の補助回路の概略的構成図である。
【図６】本発明の第３実施形態の要部の概略的構成図である。
【図７】本発明の第３実施形態が備えるソースドライバ部内の補助回路の概略的構成図である。
【図８】従来の液晶表示装置の一例の要部の概略的構成図である。
【図９】図８に示す従来の液晶表示装置が備えるソースドライバ部の概略的構成図である。
【図１０】図８に示す従来の液晶表示装置が備えるソースドライバ部内のソースドライバＩＣの動作を示すタイミングチャートである。
【図１１】図８に示す従来の液晶表示装置が備えるソースドライバ部の動作を示すタイミングチャートである。
【符号の説明】
５−ｉ・・・ソースドライバＩＣ
１０−ｉ・・・補助回路
１６−ｉ・・・補助回路
２１−ｉ・・・補助回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a matrix display device in which pixels are arranged in a matrix, such as a liquid crystal display device.
[0002]
In recent years, desktop personal computers have been expanding their markets with liquid crystal display devices instead of CRTs (Cathode Ray Tubes) due to demands for energy saving and space saving. Competing manufacturers have reduced the cost by improving the yield. It has been demanded.
[0003]
[Prior art]
FIG. 8 is a schematic configuration diagram of a main part of an example of a conventional liquid crystal display device (for example, see Patent Document 1). In FIG. 8, reference numeral 1 denotes an active matrix type liquid crystal display panel, and 2 denotes a source for A / D (analog / digital) converting a data signal to a data line (display signal line) formed on the liquid crystal display panel 1 and outputting the data signal. It is a driver section (data line drive circuit section).
[0004]
Reference numeral 3 denotes a gate driver unit (gate line driving circuit unit) that outputs a scanning signal to a gate line (scanning signal line) formed on the liquid crystal display panel 1. 1 is a signal control unit that creates various signals necessary for displaying an image.
[0005]
FIG. 9 is a schematic configuration diagram of the source driver unit 2. 9, reference numerals 5-1 to 5-4 denote source driver ICs (integrated circuits) for A / D-converting and outputting data signals to data lines formed on the liquid crystal display panel 1, and 6 denotes a signal control unit 4. A data signal line for transmitting the output data signal to the source driver ICs 5-1 to 5-4, and a clock signal line 7 for transmitting the clock signal output by the signal control unit 4 to the source driver ICs 5-1 to 5-4. .
[0006]
8-1 is a data start signal line for transmitting a data start signal (a signal for giving a data signal fetch timing) output from the signal control unit 4 to the first stage source driver IC 5-1; This is a data start signal line for transmitting a data start signal output from the source driver IC 5-1 to the second stage source driver IC 5-2.
[0007]
8-3 is a data start signal line for transmitting a data start signal output from the second stage source driver IC5-2 to the third stage source driver IC5-3, and 8-4 is a third stage source driver IC5-3. Is a data start signal line for transmitting a data start signal output from the data driver to the fourth stage source driver IC 5-4.
[0008]
FIG. 10 is a timing chart showing the operation of the source driver ICs 5-1 to 5-4, showing a clock signal, a data start signal, and a data signal supplied from the signal control unit 4 to the source driver ICs 5-1 to 5-4. I have.
[0009]
When the data start signal is supplied, the source driver ICs 5-1 to 5-4 start capturing the data signal supplied via the data signal line 6 in synchronization with the clock signal, and receive a prescribed number of data signals. Upon completion, the source driver ICs 5-1 to 5-3 output the input data start signal.
[0010]
11A and 11B are timing charts showing the operation of the source driver unit 2. FIG. 11A shows a data signal output from the signal control unit 4, and FIG. 11B shows a data start signal input to the first-stage source driver IC 5-1. , (C) is a data start signal input to the second-stage source driver IC5-2, (D) is a data start signal input to the third-stage source driver IC5-3, and (E) is a fourth-stage source driver. The data start signal input to the driver IC 5-4 is shown.
[0011]
Upon receiving the data start signal from the signal control unit 4, the first-stage source driver IC 5-1 starts taking in the data signal supplied from the signal control unit 4 in synchronization with the clock signal, and starts a specified number of data signals. Is completed, the input data start signal is output to the data start signal line 8-2 and applied to the second stage source driver IC 5-2.
[0012]
When a data start signal is supplied from the first-stage source driver IC 5-1, the second-stage source driver IC 5-2 starts capturing a data signal supplied from the signal control unit 4 in synchronization with a clock signal, and When the specified number of data signals have been captured, the input data start signal is output to the data start signal line 8-3 and is applied to the third stage source driver IC 5-3.
[0013]
When a data start signal is supplied from the second-stage source driver IC 5-2, the third-stage source driver IC 5-3 starts capturing the data signal supplied from the signal control unit 4 in synchronization with the clock signal, When the prescribed number of data signals have been captured, the input data start signal is output to the data start signal line 8-4 and is applied to the fourth stage source driver IC 5-4.
[0014]
When the data start signal is supplied from the third-stage source driver IC 5-3, the fourth-stage source driver IC 5-4 starts capturing the data signal supplied from the signal control unit 4 in synchronization with the clock signal, Capture a specified number of data signals. The above operation is performed when the data signal of each horizontal line is taken.
[0015]
[Patent Document 1] JP-A-2000-194312
[0016]
[Problems to be solved by the invention]
In the conventional liquid crystal display device shown in FIG. 8, one of the first to third stage source driver ICs 5-1 to 5-3 has an abnormality, and the data start signal of the data start signal is generated inside the abnormal source driver IC. If the transfer is not performed normally and the data start signal is not output from the abnormal source driver IC, the data start signal is not supplied to the source driver ICs subsequent to the abnormal source driver IC.
[0017]
As a result, not only the data lines assigned to the abnormal source driver ICs, but also the data lines assigned to the source driver ICs subsequent to the abnormal source driver IC are not driven, and the abnormal source driver ICs are not driven. In addition to the display portion assigned to the driver IC, the display portion assigned to the source driver IC subsequent to the abnormal source driver IC is not displayed.
[0018]
For example, the first-stage source driver IC 5-1 has an error, and the data start signal is not normally transferred inside the first-stage source driver IC 5-1. If the start signal is not output, the data start signal will not be given to the second and subsequent source driver ICs 5-2 to 5-4.
[0019]
As a result, not only the data lines assigned to the first-stage source driver IC 5-1 but also the data lines assigned to the second-stage and later source driver ICs 5-2 to 5-4 are not driven. Not only the display portion assigned to the source driver IC 5-1 in the second stage, but also the display portions assigned to the source driver ICs 5-2 to 5-4 in the second and subsequent stages are not displayed.
[0020]
In such a case, as a response at the time of repair, the abnormal source driver IC is clear, but it can be determined whether or not there is an abnormality in the source driver ICs subsequent to the abnormal source driver IC. Therefore, it is not possible to specify an abnormal source driver IC by one screen display.
[0021]
Therefore, in such a case, it is necessary to replace the source driver IC at the first stage of the display abnormality where the abnormality is clear, display the screen again, and confirm whether or not the other source driver ICs are abnormal. When an abnormal source driver IC is confirmed, it is necessary to replace the source driver IC again, and there is a problem that labor for repair increases. Such a problem also exists in the gate driver IC.
[0022]
In view of the above, the present invention enables a drive circuit having an abnormality in a drive circuit for driving a matrix display panel to be specified in a single screen display, thereby reducing the time and labor required for repair. It is an object of the present invention to provide a matrix display device capable of performing such operations.
[0023]
[Means for Solving the Problems]
The present invention includes a matrix display panel and a plurality of drive circuits cascaded so as to sequentially transfer a predetermined control signal given to a first-stage drive circuit to a next-stage drive circuit and to drive the matrix display panel. A matrix display device, wherein the control signal is interposed between respective drive circuits, and when the preceding drive circuit outputs the control signal, the control signal is transferred to a subsequent drive circuit, and the preceding drive circuit outputs the control signal. Is not output, there is provided an auxiliary circuit for transferring a pseudo control signal simulating the control signal to a subsequent drive circuit.
[0024]
According to the present invention, when any of the plurality of drive circuits has an abnormality, and a predetermined control signal is not output from the abnormal drive circuit, only a display portion assigned to the abnormal drive circuit has a display defect. Thus, the display portion assigned to the normal drive circuit subsequent to the abnormal drive circuit does not become a display failure. Therefore, it is possible to specify a drive circuit having an abnormality among a plurality of drive circuits by one screen display.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a first embodiment to a third embodiment of the present invention will be described with reference to FIGS. 1 to 7 by taking an example in which the present invention is applied to a liquid crystal display device. In FIGS. 1, 4, and 6, parts corresponding to those in FIGS. 8 and 9 are denoted by the same reference numerals, and redundant description will be omitted.
[0026]
(1st Embodiment ... FIGS. 1-3)
FIG. 1 is a schematic configuration diagram of a main part of the first embodiment of the present invention. The first embodiment of the present invention includes a source driver unit 9 having a different circuit configuration from the source driver unit 2 provided in the conventional liquid crystal display device shown in FIG. 8, and the other components are the same as those of the conventional liquid crystal display device shown in FIG. It has the same configuration.
[0027]
The source driver unit 9 has the auxiliary circuits 10-1 to 10-3 interposed in the data start signal lines 8-2 to 8-4, respectively, and the other components are the same as those of the source driver unit 2 shown in FIGS. It is what was constituted.
[0028]
The auxiliary circuit 10-1 monitors whether or not a data start signal is output from the first-stage source driver IC 5-1. Transfers the data start signal output from the first-stage source driver IC 5-1 to the second-stage source driver IC 5-2, and outputs the data start signal from the first-stage source driver IC 5-1 when the data start signal is not output from the first-stage source driver IC 5-1. Is for transferring the pseudo data start signal generated by itself to the second-stage source driver IC5-2.
[0029]
The auxiliary circuit 10-2 monitors whether or not a data start signal is output from the second-stage source driver IC5-2, and when the data start signal is output from the second-stage source driver IC5-2. Transfers the data start signal output from the second-stage source driver IC 5-2 to the third-stage source driver IC 5-3, and outputs the data start signal from the second-stage source driver IC 5-2 when the data start signal is not output. Is for transferring the pseudo data start signal generated by itself to the third-stage source driver IC5-3.
[0030]
In this specification, not only the data start signal output from the signal control unit 4 and sequentially transferred to the first to fourth source driver ICs 5-1 to 5-4, but also the pseudo data start signal, When output from the source driver IC, it is called a data start signal.
[0031]
The auxiliary circuit 10-3 monitors whether or not a data start signal is output from the third-stage source driver IC 5-3, and when the data start signal is output from the third-stage source driver IC 5-3. Transfers the data start signal output from the third-stage source driver IC 5-3 to the fourth-stage source driver IC 5-4. When the data start signal is not output from the third-stage source driver IC 5-3, Is for transferring the pseudo data start signal generated by itself to the fourth stage source driver IC 5-4.
[0032]
FIG. 2 is a schematic configuration diagram of the auxiliary circuits 10-1 to 10-3, and the auxiliary circuits 10-1 to 10-3 have the same circuit configuration. In FIG. 2, reference numeral 11 denotes a counter for determining whether or not the data start signal is output from the source driver IC monitoring whether or not the data start signal is output. It is connected to a data start signal output terminal of a source driver IC monitoring whether or not a data start signal is output, and a clock signal is supplied to a counted signal input terminal IN.
[0033]
The counter 11 sets the output X to 1 bit, sets the initial state to the L level, counts the number of rises of the clock signal supplied from the signal control unit 4, and counts the number of rising edges of the data start signal (when the source driver IC is normal). In the case where the number of clock signals input during the period from the output of the data start signal from the source driver IC to the output of the next data start signal is larger than the number of clock signals input, The output X rises to the H level.
[0034]
Reference numeral 12 denotes a JK flip-flop. The output X of the counter 11 is supplied to a J input terminal, a data start signal is supplied to a K input terminal, and a clock signal is supplied to a clock input terminal. As a result, at the rise of the clock signal, when the J input terminal is at the H level and the K input terminal is at the L level, the output Q is at the H level. When the clock signal rises and the J input terminal is at the L level and the K input terminal is at the H level, the output Q is at the L level. When the J input terminal is at the L level and the K input terminal is at the L level at the rise of the clock signal, the output Q is not changed.
[0035]
Reference numeral 13 denotes a counter which outputs a pseudo data start signal. The counter 13 receives a clock signal at a counted signal input terminal IN, an output Q of the JK flip-flop 12 at an enable signal input terminal EN, and an output Q of the JK flip-flop 12. Is inactive when the signal is at the L level, and activated when the output Q of the JK flip-flop 12 is at the H level, the number of rising edges of the clock signal is counted, and a data start signal is simulated as the output X. A pseudo data start signal is output.
[0036]
Reference numeral 14 denotes a selector which uses the output Q of the JK flip-flop 12 as a selection control signal, and when the output Q of the JK flip-flop 12 is at the L level, selects and outputs the input data start signal, and outputs the selected signal. When the output Q of the counter 12 is at the H level, the pseudo data start signal output from the counter 13 is selected and output.
[0037]
In the auxiliary circuits 10-1 to 10-3 configured as described above, when the data start signal is output at a constant cycle from the source driver IC monitoring whether or not the data start signal is output, , Counter 11 is reset at a constant period, so that its output X maintains L level.
[0038]
When the data start signal is input, the JK flip-flop 12 sets the K input terminal to the H level. In this state, when the clock signal rises, the output Q goes to the L level, and then the K input terminal goes to the L level. , And the output Q is maintained at the L level. Therefore, when the data start signal is output from the source driver IC monitoring whether or not the data start signal is output, the selector 14 selects and outputs the input data start signal. Become.
[0039]
On the other hand, when the data start signal is not output from the source driver IC monitoring whether or not the data start signal is output, the counter 11 is not reset and the count value is set in advance. Therefore, the output X of the counter 11 goes high.
[0040]
As a result, in the JK flip-flop 12, the J input terminal becomes H level, and the output Q maintains H level. Therefore, the counter 13 counts the number of rising edges of the clock signal and outputs a pseudo data start signal since the enable signal input terminal EN becomes H level, and the selector 14 selects the pseudo data start signal output by the counter 13. Output.
[0041]
FIG. 3 is a timing chart showing the operation of the source driver unit 9. (A) is a data signal output from the signal control unit 4, (B) is a data start signal input to the first-stage source driver IC5-1, and (C) is input to the second-stage source driver IC5-2. (D) indicates a data start signal input to the third-stage source driver IC 5-3, and (E) indicates a data start signal input to the fourth-stage source driver IC 5-4.
[0042]
In the first embodiment of the present invention, the first-stage source driver IC 5-1 receives the data start signal from the signal control unit 4, and if there is no abnormality, the data supplied from the signal control unit 4 The capture of the signal is started in synchronization with the clock signal, and when the capture of the specified number of data signals is completed, the input data start signal is output to the data start signal line 8-2. The data start signal output from the first source driver IC 5-1 to the data start signal line 8-2 is input and transferred to the second stage source driver IC 5-2.
[0043]
When the data start signal is supplied from the auxiliary circuit 10-1, if there is no abnormality, the second-stage source driver IC5-2 starts capturing the data signal supplied from the signal control unit 4 in synchronization with the clock signal. When the fetch of the specified number of data signals is completed, the input data start signal is output to the data start signal line 8-3, and the auxiliary circuit 10-2 outputs the data start signal from the second stage source driver IC 5-2. The data start signal output to the line 8-3 is input and transferred to the third-stage source driver IC 5-3.
[0044]
When the data start signal is supplied from the auxiliary circuit 10-2, the source driver IC 5-3 in the third stage starts capturing the data signal supplied from the signal control unit 4 in synchronization with the clock signal if there is no abnormality. When the fetch of the specified number of data signals is completed, the input data start signal is output to the data start signal line 8-4, and the auxiliary circuit 10-3 outputs the data start signal from the third stage source driver IC 5-3. The data start signal output to the line 8-4 is input and transferred to the fourth stage source driver IC 5-4.
[0045]
When the data start signal is supplied from the auxiliary circuit 10-3, the source driver IC 5-4 in the fourth stage starts taking in the data signal supplied from the signal control unit 4 in synchronization with the clock signal if there is no abnormality. Then, a specified number of data signals are fetched. The above operation is performed when the data signal of each horizontal line is taken.
[0046]
Here, if any one, two, or three of the source driver ICs 5-1 to 5-3 have an abnormality and the data start signal is not output from the abnormal source driver IC, the abnormal source driver An auxiliary circuit monitoring whether or not a data start signal is output from the IC outputs a pseudo data start signal.
[0047]
As a result, only the display portion assigned to the source driver IC that does not output the data start signal has a display failure, and the abnormal source driver among the four source driver ICs 5-1 to 5-4 is identified once. Screen display. Therefore, according to the first embodiment of the present invention, it is possible to reduce labor for repair.
[0048]
(Second embodiment: FIGS. 4 and 5)
FIG. 4 is a schematic configuration diagram of a main part of the second embodiment of the present invention. The second embodiment of the present invention includes a source driver section 15 having a different circuit configuration from the source driver section 2 provided in the conventional liquid crystal display device shown in FIG. 8, and the other components are the same as those of the conventional liquid crystal display device shown in FIG. It has the same configuration.
[0049]
The source driver unit 15 has the auxiliary circuits 16-1 to 16-3 interposed in the data start signal lines 8-2 to 8-4, respectively, and the rest is the same as the source driver unit 2 shown in FIGS. It is what was constituted.
[0050]
The auxiliary circuit 16-1 monitors whether or not a data start signal is output from the first-stage source driver IC 5-1. Transfers the data start signal output from the first-stage source driver IC 5-1 to the second-stage source driver IC 5-2, and outputs the data start signal from the first-stage source driver IC 5-1 when the data start signal is not output from the first-stage source driver IC 5-1. Is for transferring the data start signal output from the signal control section 4 to the second stage source driver IC 5-2 as a pseudo data start signal.
[0051]
The auxiliary circuit 16-2 monitors whether or not a data start signal is output from the second-stage source driver IC5-2, and when the data start signal is output from the second-stage source driver IC5-2. Transfers the data start signal output from the second-stage source driver IC 5-2 to the third-stage source driver IC 5-3, and outputs the data start signal from the second-stage source driver IC 5-2 when the data start signal is not output. Transfers the data start signal output from the first-stage source driver IC 5-1 to the third-stage source driver IC 5-3 as a pseudo data start signal.
[0052]
The auxiliary circuit 16-3 monitors whether or not a data start signal is output from the third-stage source driver IC 5-3, and when the data start signal is output from the third-stage source driver IC 5-3. Transfers the data start signal output from the third-stage source driver IC 5-3 to the fourth-stage source driver IC 5-4. When the data start signal is not output from the third-stage source driver IC 5-3, Transfers the data start signal output from the second-stage source driver IC 5-2 to the fourth-stage source driver IC 5-4 as a pseudo data start signal.
[0053]
FIG. 5 is a schematic configuration diagram of the auxiliary circuits 16-1 to 16-3, and the auxiliary circuits 16-1 to 16-3 have the same circuit configuration. In FIG. 5, reference numeral 17 denotes a counter for determining whether or not the data start signal is output from the source driver IC monitoring whether or not the data start signal is output. It is connected to a data start signal output terminal of a source driver IC that monitors whether or not a data start signal is output, and a clock signal is supplied to a counted signal input terminal IN.
[0054]
The counter 17 sets the output X to 1 bit, sets the initial state to L level, counts the number of rising edges of the clock signal supplied from the signal control section 4, and counts the number of rising edges of the data start signal during the period when the data start signal is inactive (when the source driver IC is normal). In the case where the number of clock signals input during the period from the output of the data start signal from the source driver IC to the output of the next data start signal is larger than the number of clock signals input, The output X rises to the H level.
[0055]
Reference numeral 18 denotes a JK flip-flop. The output X of the counter 17 is supplied to a J input terminal, a data start signal is supplied to a K input terminal, and a clock signal is supplied to a clock input terminal. As a result, at the rise of the clock signal, when the J input terminal is at the H level and the K input terminal is at the L level, the output Q is at the H level. When the clock signal rises and the J input terminal is at the L level and the K input terminal is at the H level, the output Q is at the L level. When the J input terminal is at the L level and the K input terminal is at the L level at the rise of the clock signal, the output Q is not changed.
[0056]
Reference numeral 19 denotes a selector, which uses the output Q of the JK flip-flop 18 as a selection control signal, and when the output Q of the JK flip-flop 18 is at the L level, selects and outputs the input data start signal, and outputs the selected signal. When the output Q of the signal 18 is at the H level, the input pseudo data start signal is selected and output.
[0057]
In the auxiliary circuits 16-1 to 16-3 configured as described above, when the data start signal is output at a constant cycle from the source driver IC monitoring whether or not the data start signal is output, , Counter 17 is reset at regular intervals, and its output X is maintained at the L level.
[0058]
When the data start signal is input, the JK flip-flop 18 sets the K input terminal to the H level. In this state, when the clock signal rises, the output Q goes to the L level, and thereafter, the K input terminal goes to the L level. Thus, the output Q is maintained at the L level, and the selector 19 selects and outputs the input data start signal.
[0059]
On the other hand, when the data start signal is not output from the source driver IC monitoring whether the data start signal is output, the counter 17 is not reset and the count value is set in advance. Therefore, the output X of the counter 17 becomes H level. As a result, in the JK flip-flop 18, the J input terminal becomes H level, the output Q is maintained at H level, and the selector 19 selects and outputs the pseudo data start signal to be inputted.
[0060]
Therefore, according to the second embodiment of the present invention, any one, two, or three of the source driver ICs 5-1 to 5-3 have an abnormality, and the data start signal is output from the abnormal source driver IC. If not, the auxiliary circuit monitoring whether or not the data start signal is output from the abnormal source driver IC will output the pseudo data start signal.
[0061]
As a result, only the display portion assigned to the source driver IC that does not output the data start signal has a display failure, and the abnormal source driver among the four source driver ICs 5-1 to 5-4 is identified once. Screen display. Therefore, the time required for repair can be reduced.
[0062]
(Third embodiment: FIGS. 6, 7)
FIG. 6 is a schematic configuration diagram of a main part of a third embodiment of the present invention. The third embodiment of the present invention has a circuit configuration different from that of the source driver unit 2 provided in the conventional liquid crystal display device shown in FIG. A source driver unit 20 is provided, and the other components are configured similarly to the conventional liquid crystal display device shown in FIG.
[0063]
The source driver unit 20 has the auxiliary circuits 21-1 to 21-3 interposed in the data start signal lines 8-2 to 8-4, respectively, and branches the data start signal output from the signal control unit 4 into three paths. A data start signal branching circuit 22 is provided, and three data start signals output from the data start signal branching circuit 22 are supplied to the auxiliary circuits 21-1 to 21- via data start signal lines 23-1 to 23-3, respectively. 3 and the other configuration is the same as that of the source driver unit 2 shown in FIG. 8 and FIG.
[0064]
The auxiliary circuit 21-1 monitors whether or not a data start signal is output from the first-stage source driver IC 5-1. Transfers the data start signal output from the first-stage source driver IC 5-1 to the second-stage source driver IC 5-2, and outputs the data start signal from the first-stage source driver IC 5-1 when the data start signal is not output from the first-stage source driver IC 5-1. Is for transferring the data start signal output from the data start signal branch circuit 22 to the data start signal line 23-1 as a pseudo data start signal to the second stage source driver IC5-2.
[0065]
The auxiliary circuit 21-2 monitors whether or not the data start signal is output from the second-stage source driver IC5-2, and when the data start signal is output from the second-stage source driver IC5-2. Transfers the data start signal output from the second-stage source driver IC 5-2 to the third-stage source driver IC 5-3, and outputs the data start signal from the second-stage source driver IC 5-2 when the data start signal is not output. Is for transferring the data start signal output from the data start signal branch circuit 22 to the data start signal line 23-2 as a pseudo data start signal to the source driver IC 5-3 at the third stage.
[0066]
The auxiliary circuit 21-3 monitors whether or not the data start signal is output from the third-stage source driver IC 5-3, and when the data start signal is output from the third-stage source driver IC 5-3. Transfers the data start signal output from the third-stage source driver IC 5-3 to the fourth-stage source driver IC 5-4. When the data start signal is not output from the third-stage source driver IC 5-3, Is for transferring the data start signal output from the data start signal branch circuit 22 to the data start signal line 23-3 as a pseudo data start signal to the fourth stage source driver IC 5-4.
[0067]
FIG. 7 is a schematic configuration diagram of the auxiliary circuits 21-1 to 21-3. The auxiliary circuits 21-1 to 21-3 have the same circuit configuration. In FIG. 7, reference numeral 24 denotes a counter for determining whether or not the data start signal is output from the source driver IC monitoring whether or not the data start signal is output. It is connected to a data start signal output terminal of a source driver IC that monitors whether or not a data start signal is output, and a clock signal is supplied to a counted signal input terminal IN.
[0068]
The counter 24 sets the output X to 1 bit, sets the initial state to the L level, counts the number of rising edges of the clock signal supplied from the signal control unit 4, and counts the period when the data start signal is inactive (when the source driver IC operates normally). In a case where the number of clock signals input during a period from the output of the data start signal from the source driver IC to the output of the next data start signal) is larger than the number of clock signals input in advance, The output X rises to the H level.
[0069]
Reference numeral 25 denotes a JK flip-flop. The output X of the counter 24 is supplied to a J input terminal, a data start signal is supplied to a K input terminal, and a clock signal is supplied to a clock input terminal. As a result, at the rise of the clock signal, when the J input terminal is at the H level and the K input terminal is at the L level, the output Q is at the H level. When the clock signal rises and the J input terminal is at the L level and the K input terminal is at the H level, the output Q is at the L level. When the J input terminal is at the L level and the K input terminal is at the L level at the rise of the clock signal, the output Q is not changed.
[0070]
Reference numeral 26 denotes a selector, which uses the output Q of the JK flip-flop 25 as a selection control signal, and when the output Q of the JK flip-flop 25 is at the L level, selects and outputs an input data start signal, When the output Q of the signal 25 is at the H level, the pseudo data start signal to be inputted is selected and outputted.
[0071]
In the auxiliary circuits 21-1 to 21-3 configured as described above, when the data start signal is output at a constant cycle from the source driver IC monitoring whether or not the data start signal is output, , Counter 24 is reset at regular intervals, and its output X is maintained at L level.
[0072]
When the data start signal is input, the JK flip-flop 25 sets the K input terminal to the H level. In this state, when the clock signal rises, the output Q goes to the L level, and thereafter, the K input terminal goes to the L level. The output Q is maintained at the L level, and the selector 26 selects and outputs the input data start signal.
[0073]
On the other hand, when the data start signal is not output from the source driver IC monitoring whether or not the data start signal is output, the counter 24 is not reset and the count value is set in advance. Therefore, the output X of the counter 24 becomes H level. As a result, in the JK flip-flop 25, the J input terminal becomes H level, the output Q is maintained at H level, and the selector 26 selects and outputs the pseudo data start signal to be inputted.
[0074]
Therefore, according to the third embodiment of the present invention, any one, two or three of the source driver ICs 5-1 to 5-3 have an abnormality, and the data start signal is output from the abnormal source driver IC. If not, the auxiliary circuit monitoring whether or not a data start signal is output from the abnormal source driver IC will output a pseudo data start signal.
[0075]
As a result, only the display portion assigned to the source driver IC that does not output the data start signal has a display failure, and the abnormal source driver among the four source driver ICs 5-1 to 5-4 is identified once. Screen display. Therefore, the time required for repair can be reduced.
[0076]
In the first to third embodiments of the present invention, the case where the auxiliary circuit is provided separately has been described. However, the auxiliary circuit may be mounted on the source driver ICs 5-1 to 5-4. , May be included in the signal control unit 4. Further, in addition to a separate auxiliary circuit, an auxiliary circuit mounted on the source driver ICs 5-1 to 5-4 and an auxiliary circuit included in the signal control unit 4 are provided. The configuration may be such that another auxiliary circuit can be used.
[0077]
Further, in the first to third embodiments of the present invention, a data start signal is taken as a predetermined control signal to be sequentially transferred to the source driver ICs 5-1 to 5-4, and an auxiliary signal corresponding to the data start signal is provided. Although the case where a circuit is provided has been described, an auxiliary circuit may be provided for other signals sequentially transferred to the source driver IC.
[0078]
Further, in the first to third embodiments of the present invention, a case has been described in which an auxiliary circuit is provided corresponding to the source driver ICs 5-1 to 5-4. An auxiliary circuit may be provided corresponding to a gate driver IC that outputs and drives a gate line (scanning signal line), or may correspond to each of the source driver ICs 5-1 to 5-4 and the gate driver IC. An auxiliary circuit may be provided.
[0079]
In the case where an auxiliary circuit is provided corresponding to the gate driver IC, the auxiliary circuit monitors whether or not a scan start signal for giving a scan signal output timing to the gate driver IC is output from the gate driver IC. When the scan start signal is not output, a pseudo scan start signal that simulates the scan start signal is output.
[0080]
In the first to third embodiments of the present invention, the case where the present invention is applied to a liquid crystal display device has been described. However, the present invention is also applicable to a matrix display device such as a plasma display device. Can be.
[0081]
【The invention's effect】
As described above, according to the present invention, if any of the plurality of drive circuits has an abnormality and a predetermined control signal is not output from the abnormal drive circuit, the display assigned to the abnormal drive circuit Only the display part is defective and the display part assigned to the normal drive circuit following the abnormal drive circuit is not a display defect, so the abnormal drive circuit among multiple drive circuits can be identified. Can be performed in one screen display. Therefore, it is possible to reduce the labor required for repair.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a main part of a first embodiment of the present invention.
FIG. 2 is a schematic configuration diagram of an auxiliary circuit in a source driver unit included in the first embodiment of the present invention.
FIG. 3 is a timing chart illustrating an operation of a source driver unit included in the first embodiment of the present invention.
FIG. 4 is a schematic configuration diagram of a main part of a second embodiment of the present invention.
FIG. 5 is a schematic configuration diagram of an auxiliary circuit in a source driver unit included in a second embodiment of the present invention.
FIG. 6 is a schematic configuration diagram of a main part of a third embodiment of the present invention.
FIG. 7 is a schematic configuration diagram of an auxiliary circuit in a source driver unit included in a third embodiment of the present invention.
FIG. 8 is a schematic configuration diagram of a main part of an example of a conventional liquid crystal display device.
9 is a schematic configuration diagram of a source driver unit included in the conventional liquid crystal display device shown in FIG.
FIG. 10 is a timing chart showing an operation of a source driver IC in a source driver unit included in the conventional liquid crystal display device shown in FIG.
FIG. 11 is a timing chart showing an operation of a source driver unit included in the conventional liquid crystal display device shown in FIG.
[Explanation of symbols]
5-i: Source driver IC
10-i ... Auxiliary circuit
16-i: Auxiliary circuit
21-i ... Auxiliary circuit

Claims (5)

マトリックス表示パネルと、初段の駆動回路に与えられる所定の制御信号を順に次段以降の駆動回路に転送するようにカスケード接続されて前記マトリックス表示パネルを駆動する複数の駆動回路を有するマトリックス表示装置であって、
各駆動回路間に介在し、前段の駆動回路が前記制御信号を出力する場合には、前記制御信号を後段の駆動回路に転送し、前段の駆動回路が前記制御信号を出力しない場合には、前記制御信号を擬似した擬似制御信号を後段の駆動回路に転送する補助回路を有することを特徴とするマトリックス表示装置。A matrix display panel, and a matrix display device having a plurality of drive circuits that drive the matrix display panel in a cascade connection so as to sequentially transfer a predetermined control signal given to a first-stage drive circuit to a next-stage drive circuit and the like. So,
Interposed between each drive circuit, if the previous drive circuit outputs the control signal, transfer the control signal to the subsequent drive circuit, if the previous drive circuit does not output the control signal, A matrix display device comprising an auxiliary circuit for transferring a pseudo control signal simulating the control signal to a subsequent drive circuit. 前記補助回路は、前記擬似制御信号を生成する擬似制御信号生成回路を有することを特徴とする請求項１記載のマトリックス表示装置。2. The matrix display device according to claim 1, wherein the auxiliary circuit includes a pseudo control signal generation circuit that generates the pseudo control signal. 前記補助回路は、前記擬似制御信号を他の回路から与えられることを特徴とする請求項１記載のマトリックス表示装置。2. The matrix display device according to claim 1, wherein the auxiliary circuit receives the pseudo control signal from another circuit. 前記駆動回路は、前記マトリックス表示パネルのデータ線を駆動するソースドライバＩＣからなり、
前記制御信号は、前記ソースドライバＩＣにデータ信号の取り込みタイミングを与えるデータスタート信号であることを特徴とする請求項１記載のマトリックス表示装置。The drive circuit includes a source driver IC that drives data lines of the matrix display panel,
2. The matrix display device according to claim 1, wherein the control signal is a data start signal that gives the source driver IC a timing to capture a data signal. 前記駆動回路は、前記マトリックス表示パネルのゲート線を駆動するゲートドライバＩＣからなり、
前記制御信号は、前記ゲートドライバＩＣに走査信号の出力タイミングを与える走査スタート信号であることを特徴とする請求項１記載のマトリックス表示装置。The driving circuit includes a gate driver IC that drives a gate line of the matrix display panel,
2. The matrix display device according to claim 1, wherein the control signal is a scan start signal for giving an output timing of a scan signal to the gate driver IC.
JP2003081715A 2003-03-25 2003-03-25 Matrix display Expired - Fee Related JP4599037B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003081715A JP4599037B2 (en) 2003-03-25 2003-03-25 Matrix display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003081715A JP4599037B2 (en) 2003-03-25 2003-03-25 Matrix display

Publications (2)

Publication Number Publication Date
JP2004287301A true JP2004287301A (en) 2004-10-14
JP4599037B2 JP4599037B2 (en) 2010-12-15

Family

ID=33295170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003081715A Expired - Fee Related JP4599037B2 (en) 2003-03-25 2003-03-25 Matrix display

Country Status (1)

Country Link
JP (1) JP4599037B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038578A1 (en) * 2008-09-30 2010-04-08 富士通テン株式会社 Display device and display control device
EP2360666A1 (en) * 2010-02-12 2011-08-24 Samsung Mobile Display Co., Ltd. Display driving apparatus, display apparatus and a method of driving a display apparatus with error detection and correction for cascaded driver integrated circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683286A (en) * 1992-08-28 1994-03-25 Sharp Corp Driving circuit for display device
JPH0850465A (en) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd Shift register and driving circuit of display device
JPH0876723A (en) * 1994-09-06 1996-03-22 Semiconductor Energy Lab Co Ltd Driving circuit of active matrix type display device and its operation method
JPH0895527A (en) * 1994-09-22 1996-04-12 Casio Comput Co Ltd Liquid crystal display device provided with driver circuits
JP2003098993A (en) * 2001-09-26 2003-04-04 Toshiba Lighting & Technology Corp Information display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683286A (en) * 1992-08-28 1994-03-25 Sharp Corp Driving circuit for display device
JPH0850465A (en) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd Shift register and driving circuit of display device
JPH0876723A (en) * 1994-09-06 1996-03-22 Semiconductor Energy Lab Co Ltd Driving circuit of active matrix type display device and its operation method
JPH0895527A (en) * 1994-09-22 1996-04-12 Casio Comput Co Ltd Liquid crystal display device provided with driver circuits
JP2003098993A (en) * 2001-09-26 2003-04-04 Toshiba Lighting & Technology Corp Information display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038578A1 (en) * 2008-09-30 2010-04-08 富士通テン株式会社 Display device and display control device
US8847941B2 (en) 2008-09-30 2014-09-30 Fujitsu Ten Limited Display device and display control device
EP2360666A1 (en) * 2010-02-12 2011-08-24 Samsung Mobile Display Co., Ltd. Display driving apparatus, display apparatus and a method of driving a display apparatus with error detection and correction for cascaded driver integrated circuits
JP2011164585A (en) * 2010-02-12 2011-08-25 Samsung Mobile Display Co Ltd Display apparatus, display driving apparatus, and method of the driving display apparatus
US9202404B2 (en) 2010-02-12 2015-12-01 Samsung Display Co., Ltd. Display apparatus, display driving apparatus, and method of driving the display apparatus

Also Published As

Publication number Publication date
JP4599037B2 (en) 2010-12-15

Similar Documents

Publication Publication Date Title
KR101303736B1 (en) Gate driving circuit unit for liquid crystal display device
JP3722371B2 (en) Shift register and display device
JP2587546B2 (en) Scanning circuit
JP5238230B2 (en) Driver and display device
JP5122396B2 (en) Driver and display device
US20220335873A1 (en) Driving method of gate driving circuit, gate driving circuit and display device
EP2360666B1 (en) Display driving apparatus, display apparatus and a method of driving a display apparatus with error detection and correction for cascaded driver integrated circuits
JP2007041258A (en) Image display device and timing controller
JP2003337574A (en) Display device
JP2009058685A (en) Panel display device, and method for detecting abnormality in panel
US8823626B2 (en) Matrix display device with cascading pulses and method of driving the same
JP4390451B2 (en) Display device and data side drive circuit
JP4599037B2 (en) Matrix display
JP2009031595A (en) Display device, electronic apparatus equipped with display device, and control method of display device
JP2006227104A (en) Display control apparatus
JP2006267452A (en) Liquid crystal display device, control circuit, and method for inspecting liquid crystal data
JPH09160526A (en) Driving circuit for matrix type display panel, and display device using the same
JPH07281646A (en) Display module drive device
JPH11326422A (en) Drive circuit for display unit
JP2003228298A (en) Picture display panel member, picture display panel, method for manufacturing the same panel and picture display device
JP3872747B2 (en) Cascade connection circuit and electronic device having the circuit
JPH1185090A (en) Fluorescent display tube drive device
JP3222882B2 (en) Driver driving method and display device for driving display panel
JP2006349980A (en) Display element driving circuit
JP2007047525A (en) Display device, and driving circuit and driving method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

R150 Certificate of patent or registration of utility model

Ref document number: 4599037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees