JP2004281483A - Wiring circuit board and method of manufacturing the same, and connection structure between the wiring circuit board and electronic component - Google Patents
Wiring circuit board and method of manufacturing the same, and connection structure between the wiring circuit board and electronic component Download PDFInfo
- Publication number
- JP2004281483A JP2004281483A JP2003067481A JP2003067481A JP2004281483A JP 2004281483 A JP2004281483 A JP 2004281483A JP 2003067481 A JP2003067481 A JP 2003067481A JP 2003067481 A JP2003067481 A JP 2003067481A JP 2004281483 A JP2004281483 A JP 2004281483A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- connection terminal
- printed circuit
- plating
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、配線回路基板およびその製造方法、ならびに、その配線回路基板と電子部品との接続構造に関する。
【0002】
【従来の技術】
近年、電子部品の小型化、高性能化に伴なって、電子部品が実装される配線回路基板の導体配線パターンも微細化し、高密度化している。
【0003】
配線回路基板のパターンニング方法として、従来より、サブトラクティブ法、アディティブ法あるいはセミアディティブ法などが知られている。
【0004】
サブトラクティブ法では、例えば、ベース絶縁層の表面に、まず、導体層を積層し、次いで、エッチングレジストを、導体配線パターンに対応するパターンとして形成し、その後、エッチングレジストをレジストとして、導体層をエッチングすることにより、導体配線パターンを形成する。
【0005】
しかるに、このサブトラクティブ法においては、図6に示すように、エッチングによって、導体配線パターン22の各配線23が、トップに対してボトム面(ベース絶縁層21との界面)が広くなる略台形状に形成されるので、例えば、60μm以下のファインピッチで形成すると、オーバーエッチングにより、エッチングレジスト24の剥がれを生じるなど、ファインピッチ化には限界がある。
【0006】
一方、アディティブ法やセミアディティブ法では、例えば、ベース絶縁層の表面に、めっきレジストを導体配線パターンの反転パターンとして形成し、次いで、めっきレジストの間に、めっきにより導体配線パターンを形成するようにしている(例えば、特許文献1参照。)。
【0007】
このようなアディティブ法やセミアディティブ法では、図7に示すように、めっきによって、導体配線パターン22の各配線23が断面略矩形状に形成されるので、各配線23のトップ面を、サブトラクティブ法でパターニングするよりも、広く形成することができ、ファインピッチ化に、より対応することができる。
【0008】
そして、このようにして、アディティブ法やセミアディティブ法により形成された導体配線パターン22の一部が、そのまま外部端子と接続するための接続端子となる場合には、図8に示すように、例えば、液晶ガラス基板25の外部端子26と、異方導電膜や異方導電ペースト27を介して、各接続端子23を接続する場合においては、各外部端子26と各接続端子23との間に挟まれる数μmφレベルの導電粒子28の数が多くなり、接触機会が増大するため、電気接続信頼性には有利となる。
【0009】
【特許文献1】
特開平8−45213号公報
【発明が解決しようとする課題】
しかし、図9に示すように、半導体素子29に設けられる、はんだや金などの軟らかい金属からなるバンプ電極30を、上記した接続端子23と接続する場合には、そのバンプ電極30が接続端子23のトップ面からめり込んで、幅方向に膨出するので、そうすると、各接続端子23のトップ面が広いことから、隣接する各バンプ電極30がショートするという不具合を生じる。
【0010】
本発明の目的は、導体配線パターンをめっきによりファインピッチで形成しても、その導体配線パターンの一部として形成される接続端子と、外部端子との良好な接続信頼性を確保することのできる、配線回路基板、および、その配線回路基板の製造方法、ならびに、配線回路基板と電子部品との接続構造を提供することにある。
【0011】
【課題を解決するための手段】
上記の目的を達成するため、本発明の配線回路基板は、導体配線パターンを備える配線回路基板であって、前記導体配線パターンは、その一部が、外部端子と接続するための接続端子となるように、めっきにより形成されており、前記接続端子は、その厚みが、前記接続端子の長手方向と直交する幅方向の両側端部に対して、前記幅方向の中央部が厚くなるように形成されていることを特徴としている。
【0012】
また、本発明の配線回路基板は、前記接続端子において、前記幅方向の両側端部と、前記幅方向の中央部との厚みの差が、2μm以上であることが好適であり、また、前記接続端子が前記幅方向において複数設けられており、各前記接続端子のピッチが、60μm以下であるものに好適とされる。
【0013】
また、本発明の配線回路基板では、前記接続端子が、前記幅方向の断面形状において、両側端部に対して中央部が盛り上がる形状に、形成されていることが好適である。
【0014】
また、本発明は、絶縁層を用意する工程、前記絶縁層の上に、導体配線パターンと反転するパターンで、めっきレジストを形成する工程、前記めっきレジストの間に、めっきにより、前記導体配線パターンの長手方向と直交する幅方向の両側端部に対して、前記幅方向の中央部が厚くなるような配線が複数形成される、導体配線パターンを形成する工程、および、前記めっきレジストを除去する工程を含んでいる、配線回路基板の製造方法を含んでいる。
【0015】
また、本発明は、電子部品に設けられる外部端子が、上記した配線回路基板の前記接続端子に、前記接続端子が前記外部端子にめり込んで前記接続端子の幅方向に膨出するように、接続されている、配線回路基板と電子部品との接続構造を含んでいる。
【0016】
【発明の実施の形態】
図1は、本発明の配線回路基板の製造方法の一実施形態を示す工程図である。
【0017】
まず、この方法では、図1(a)に示すように、絶縁層としてベース絶縁層1を用意する。ベース絶縁層1は、特に限定されず、配線回路基板のベース絶縁層として通常使用される材料が用いられる。例えば、ポリエステル系樹脂、ポリエチレン系樹脂、ポリスチレン系樹脂、ポリカーボネート系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、ウレタン系樹脂、ABS樹脂、エポキシ系樹脂、フッ素系樹脂、シリコーン系樹脂などの熱可塑性樹脂あるいは熱硬化性樹脂などが用いられる。また、ベース絶縁層1に強度を付与すべく、上記した熱可塑性樹脂あるいは熱硬化性樹脂に、例えば、充填材、ガラス繊維、不織布などの強化材を配合することにより、複合化してもよい。
【0018】
また、ベース絶縁層1の厚みは、機械特性や電気絶縁性の観点から、5μm以上が好ましく、また、可撓性が必要な場合には、500μm以下が好ましい。
【0019】
次いで、この方法では、図1(b)に示すように、ベース絶縁層1の上に、導電性薄膜2を形成する。
【0020】
導電性薄膜2の形成は、特に限定されず、セミアディティブ法で通常使用される方法を用いることができ、例えば、真空蒸着法、イオンプレーティング法、スパッタリング法などの蒸着法、例えば、無電解めっき法などが用いられる。これらのうち、好ましくは、スパッタリング法が用いられる。また、導電性薄膜2を形成する導電体は、特に限定されないが、例えば、Ni、Cr、Cu、Ni/Cr合金、Cu/Ni合金、Tiおよびそれらの合金などが用いられる。なお、導電性薄膜2の厚みは、例えば、0.01μm以上、0.5μm以下である。また、導電性薄膜2は、2層以上の複数層として形成することもできる。
【0021】
なお、実際の製造においては、予め導電性薄膜2が形成されているベース絶縁層1を、市販品の入手により用意してもよい。
【0022】
次いで、この方法では、図1(c)に示すように、導電性薄膜2の上に、導体配線パターン4の反転パターンでめっきレジスト3を形成する。
【0023】
めっきレジスト3の形成は、特に限定されず、セミアディティブ法で通常使用される方法を用いることができ、例えば、写真法や印刷法などが用いられる。これらのうち、好ましくは写真法が用いられ、より具体的には、例えば、耐電解めっき液性を有するドライフィルムレジストなどを用いて、露光および現像がなされるフォト加工法などにより、レジストパターンとして形成することができる。
【0024】
そして、この方法では、図1(d)に示すように、導電性薄膜2におけるめっきレジスト3が形成されていない部分に、電解めっきにより、導体配線パターン4を形成する。
【0025】
導体配線パターン4は、特に限定されないが、例えば、図2に示すように、多数の配線5が、長手方向に沿って互いに所定間隔を隔てて並列するパターンであって、その目的や用途によって、任意形状のパターンとして形成することができる。
【0026】
また、この方法においては、このような導体配線パターン4の各配線5の長手方向の一端部が、後述する電子部品としての半導体素子13の外部端子としてのバンプ電極14と接続するための接続端子6とされる。
【0027】
また、このような導体配線パターン4における各配線5のピッチ(配線5の幅+各配線5間の隙間)、より具体的には、各接続端子6のピッチ(接続端子6のボトム面9の幅+各接続端子6のボトム面9間の隙間、図3参照)Pが、例えば、60μm以下のファインピッチで形成される。
【0028】
また、導体配線パターン4を形成する金属は、特に制限されないが、例えば、銅、ニッケル、クロム、鉄、錫、鉛、アルミニウム、および、それらの合金などが用いられる。好ましくは、銅または銅合金が用いられる。
【0029】
また、導体配線パターン4の厚み(後述するボトム面9から中央部7に至る厚みTa、図3参照)は、例えば、3μm以上50μm以下、好ましくは、5μm以上20μm以下である。導体配線パターン4の厚みが、3μm未満では、後述するように、バンプ電極14が接続端子6の幅方向の中央部7と最初に接触しても、加圧すると、バンプ電極14がその接続端子6の両側のベース絶縁層1にも接触してしまい、バンプ電極14の幅方向への広がりを抑制できない場合がある。また、50μmを超えると、めっきレジスト3の解像度の制約から、例えば、60μm以下のファインピッチに形成することができない場合がある。
【0030】
次いで、この方法では、図1(e)に示すように、めっきレジスト3を除去する。めっきレジスト3の除去は、特に限定されず、セミアディティブ法で通常使用される方法を用いることができ、例えば、アルカリ剥離液などの剥離液を用いる剥離法や、化学エッチング(ウェットエッチング)などのエッチング法が用いられる。
【0031】
その後、この方法では、図1(f)に示すように、めっきレジスト3が形成されていた部分に対応する導電性薄膜2を除去し、これによって、配線回路基板10を得る。導電性薄膜2の除去は、特に限定されず、セミアディティブ法で通常使用される方法を用いることができ、例えば、酸エッチング液などのエッチング液を用いる化学エッチング(ウェットエッチング)など、公知のエッチング法が用いられる。
【0032】
そして、この方法では、図3に示すように、導体配線パターン4の各配線5(各接続端子6を含む。)の厚みが、導体配線パターン4の幅方向(長手方向と直交する方向)の両側端部8に対して、幅方向の中央部7が厚くなるように形成される。
【0033】
より具体的には、各配線5(各接続端子6を含む。)は、幅方向の断面形状において、中央部7が盛り上がる丸みのある円弧状または紡錘状として、各配線5(各接続端子6を含む。)が均一な厚みとして形成され、その幅方向の両側端部8の厚みTbと、その幅方向の中央部7の厚みTaとの差ΔTが、2μm以上、好ましくは、4μm以上、通常、50μm以下となるように形成される。厚みの差ΔTが、2μm未満であると、後述するように、バンプ電極14の幅方向への広がりを抑制できない場合がある。
【0034】
なお、幅方向の両側端部8は、図3に示すように、各配線5(各接続端子6を含む。)の幅方向における最も外側の側縁であり、また、幅方向の中央部7は、それら両側端部8の間の中央と厚み方向において対向する上縁である。
【0035】
これによって、各配線5(各接続端子6を含む。)は、ベース絶縁層1と接触するボトム面9から幅方向中央の中央部7(上縁)に至るまで、その幅が次第にあるいは厚み方向途中から次第に幅狭となる丸みのある形状として形成される。
【0036】
なお、中央部7を、平たくなるように形成してもよいが、その場合には、少なくとも中央部7の幅が、ボトム面9の幅よりも小さくなるように形成する。
【0037】
このように、各配線5(各接続端子6を含む。)を、両側端部8の厚みTbに対して中央部7の厚みTaを厚く形成するには、電解めっきにおいて、めっき液の添加剤、すなわち、促進剤や平滑剤の成分比の選択や、めっき液の攪拌流動性(例えば、めっきする表面に対して、流液が垂直にあたるようにめっき液を供給する。)、電流条件、ダミー電極の形成などによって、めっき析出近傍の電界を制御する方法などを、単独または組み合わせて採用することにより、実現することができる。
【0038】
すなわち、各配線5(各接続端子6を含む。)のピッチを小さくする(つまり、めっきレジスト3の間隔を狭くする)と、露出している導電性薄膜2への析出金属イオンの供給や、促進剤や平滑剤などの添加剤の供給が少なくなる。
【0039】
とりわけ、めっきレジスト3の壁面と導電性薄膜2とで形成される配線5(接続端子6を含む。)の隅部には、上記成分の供給が少なくなる。そのため、促進剤と平滑剤との成分比によって、めっき促進と抑制効果のバランスをとって、両側端部8よりも中央部7にめっき成長を促したり、あるいは、両側端部8のめっき成長を阻害することで、配線5(接続端子6を含む。)に厚み差を設けることができる。
【0040】
例えば、電解銅めっき液の調製においては、硫酸銅などの可溶性銅塩と、硫酸イオンや塩素イオンを主成分として、促進剤として、例えば、チオ尿素やその誘導体などからなる含イオウ化合物などを適宜の割合で配合し、また、平滑剤として、例えば、アゾ染料、アミド系化合物、チオアミド系化合物、アニリンまたはピリジン環を有する化合物などの含窒素化合物などを、適宜の割合で配合する。
【0041】
さらに、ポリエチレングリコール、ポリビニルアルコール、カルボキシメチルセルロースなどの高分子界面活性剤などを、適宜の割合で配合すれば、めっきの析出を制御することができる。
【0042】
その後、効率よくめっき液の金属イオンを供給することによって、上記した形状の各配線5(各接続端子6を含む。)を均一に形成することができる。
【0043】
なお、このようにして得られる配線回路基板10は、必要に応じて、ソルダーレジストやカバー絶縁層を、公知の方法により積層して、導体配線パターン4を保護したり、あるいは、補強板を積層してもよい。
【0044】
そして、このようにして得られた配線回路基板10は、その用途が限定されることなく用いられるが、例えば、図2に示すようなテープキャリアなどとして、好適に用いられる。
【0045】
すなわち、図2においては、略矩形状に開口された開口部11を有するカバー絶縁層12が、導体配線パターン4を含むベース絶縁層1の上に形成されており、その開口部11から、導体配線パターン4の一部として形成されている接続端子6が露出している。そして、この開口部12には、図4に示すように、半導体素子13が実装され、その半導体素子13のバンプ電極14が、接続端子6に接続される。
【0046】
なお、カバー絶縁層12は、例えば、上記したベース絶縁層1と同様の材料が用いられ、樹脂溶液の塗布後に、乾燥あるいは硬化させることにより、形成することができる。また、開口部11は、例えば、ドリル穿孔、打ち抜き、エッチング、感光性樹脂の露光および現像によるパターンニングなどにより、形成することができる。
【0047】
次に、本発明の配線回路基板と電子部品との接続構造を、図4を参照して、半導体素子13のバンプ電極14が、配線回路基板10の接続端子6に接続されている態様を例にとって説明する。
【0048】
図4において、この半導体素子13のバンプ電極14は、例えば、はんだや金などの軟らかい金属からなり、半導体素子13において、各接続端子6に対応して複数設けられている。
【0049】
そして、半導体素子13を開口部11に配置して、各バンプ電極14を各接続端子6に、その上方から対向状に圧着させる。そうすると、各接続端子6の中央部7が各バンプ電極14にめり込んで、各バンプ電極14が幅方向に膨出するように接続される。なお、このめり込みは、例えば、バンプ電極14の陥没の深さDとして、1μm以上、さらには、2〜10μmであることが好ましい。1μm未満では、電気的な接続が不十分となる場合があり、また、10μmを超えると、バンプ電極14の幅方向の広がりが大きくなり過ぎて、隣接する各バンプ電極14間でショートが発生する場合がある。
【0050】
このような接続構造では、各接続端子6において、両側端部8に対して中央部7が厚く形成されており、接続時には、その中央部7がバンプ電極14に両側端部8よりも先にめり込むように接続されるので、バンプ電極14の幅方向の広がりを抑制して、バンプ電極14の幅方向への膨出の度合いを低減することができる。そのため、導体配線パターン4を、例えば、60μm以下のファインピッチで形成しても、隣接する各バンプ電極14間でのショートの発生を有効に防止することができ、バンプ電極14と接続端子6との間の接続信頼性の向上を図ることができる。
【0051】
なお、上記の説明では、配線回路基板10を、セミアディティブ法により形成したが、本発明の配線回路基板の製造方法は、特に限定されず、例えば、アディティブ法により形成してもよい。
【0052】
アディティブ法では、まず、上記と同様に、ベース絶縁層1を用意して、そのベース絶縁層1の上に、導電性薄膜2を形成することなく導体配線パターン4の反転パターンでめっきレジスト3を形成し、その後、ベース絶縁層1におけるめっきレジスト3が形成されていない部分に、無電解めっきにより、導体配線パターン4を、上記と同様に、両側端部8に対して中央部7が厚くなる各配線5が並列状に複数形成されるように形成する。
【0053】
また、本発明の配線回路基板は、上記のように作製された配線回路基板に、別途作製した配線回路基板を積層することによって、多層配線回路基板として形成することもできる。
【0054】
【実施例】
以下、実施例および比較例を挙げて、本発明をさらに具体的に説明する。
【0055】
実施例1
厚さ25μmのポリイミドフィルム(宇部興産製ユーピレックス)からなるベース絶縁層1を用意し(1(a)参照)、このベース絶縁層1に、厚さ500ÅのNi/Cuからなる導電性薄膜2を、スパッタリングにより形成した(図1(b)参照)。次いで、この導電性薄膜2の上に、感光性ドライフィルムレジスト(旭化成製、SFG152、厚さ15μm)からなるめっきレジスト3を、ラミネーションにより貼着し、露光および現像によって、導体配線パターン4の反転パターン(ライン幅15μm/各ライン間の隙間20μm)を形成した(図1(c)参照)。
【0056】
その後、導電性薄膜2におけるめっきレジスト3が形成されていない部分に、電解銅めっきして、導体配線パターン4(配線5の幅20μm/各配線5間の隙間15μm)を形成した(図1(d)参照)。
【0057】
電解銅めっきは、200g/LのCuSO4・5H2O、60g/Lの濃硫酸、17mL/Lの塩酸を含むベース溶液に、100mg/Lのポリエチレングリコール、10mg/Lのビス−3−スルホプロピルジサルファイド2ナトリウム(SPS)を配合して得ためっき液を、めっきレジスト3の反転パターンの間の導電性薄膜2の表面に、垂直に流液があたるようにして、2.0A/dm2で、18分間実施し、厚み8μmに形成した。
【0058】
その後、めっきレジスト3を、アルカリ溶液により除去し(図1(e)参照)、次いで、導電性薄膜2を、塩酸酸性の薬液により除去することにより、配線回路基板10を得た(図1(f)参照)。
【0059】
得られた配線回路基板10の導体配線パターン4の各配線5は、幅方向の断面形状において中央部7が両側端部8に対して盛り上がる丸みのある円弧状をなし、その両側端部8と中央部7との厚みの差ΔTが4μmであった。
【0060】
そして、この配線回路基板10の各配線5の一端部を接続端子6として、この接続端子6に半導体素子13の厚さ15μmの金からなるバンプ電極14を、接続端子6がバンプ電極14にめり込んでバンプ電極14が3μm陥没するように接続した。その後、各接続端子6と各バンプ電極14との接続を確認したが、隣接する各バンプ電極14間でのショートは発生しなかった。
【0061】
実施例2
厚さ18μmの銅箔からなる金属層15と、厚さ12μmのポリイミドフィルムからなるベース絶縁層1とが積層されている二層基材16(新日鐵化学製エスパネックス)を用意して(図5(a)参照)、この二層基材16のベース絶縁層1に、その表面から厚み方向を貫通して金属層15が露出されるように、YAGレーザにより100μmφのブラインド孔17を形成した(図5(b)参照)。
【0062】
次いで、ベース絶縁層1に、厚さ400ÅのCrと、厚み2000ÅのCuとを順次スパッタリングすることにより、導電性薄膜2を形成した(図5(c)参照)。
【0063】
その後、この二層基材16の両面に、感光性ドライフィルムレジスト(旭化成製、SFG252、厚さ25μm)からなるめっきレジスト3を、ラミネーションにより貼着し、導電性薄膜2が形成される側のみに、露光および現像によって、導体配線パターン4の反転パターン(ライン幅25μm/各ライン間の隙間25μm)を形成した(図5(d)参照)。
【0064】
その後、導電性薄膜2におけるめっきレジスト3が形成されていない部分に、電解銅めっきして、ダミー電極18を含む導体配線パターン4(配線5の幅25μm/各配線5間の隙間25μm)を形成した(図5(e)参照)。
【0065】
電解銅めっきは、200g/LのCuSO4・5H2O、60g/Lの濃硫酸、17mL/Lの塩酸を含むベース溶液に、100mg/Lのポリエチレングリコール、5mg/Lのビス−3−スルホプロピルジサルファイド2ナトリウム(SPS)、0.6mg/Lの2,2’−ビピリジルを配合して得ためっき液を、めっきレジスト3の反転パターンの間の導電性薄膜2の表面に、垂直に流液があたるようにして、2.5A/dm2で、25分間実施し、厚み12μmに形成した。
【0066】
その後、めっきレジスト3を、アルカリ溶液により除去し(図5(f)参照)、次いで、導電性薄膜2を、過硫酸ナトリウム溶液でCu層、フェリシアン化カリウム溶液でCr層を順次エッチングして、除去した(図5(g)参照)。
【0067】
これによって形成された導体配線パターン4の各配線5は、幅方向の断面形状において中央部7が両側端部8に対して盛り上がる丸みのある円弧状をなし、その両側端部8と中央部7との厚みの差ΔTが5μmであった。
【0068】
次に、この両面に、感光性ドライフィルムレジストを、ラミネーションにより貼着し、露光および現像した後、塩化第二鉄溶液でエッチングし、金属層15のみを導体配線パターンに形成した後、ドライフィルムレジストを除去することによって、両面配線基板を形成した(図5(h)参照)。
【0069】
その後、電解銅めっきにより形成した導体配線パターン4の表面に、厚さ0.7μmの無電解Snめっきを施した。
【0070】
そして、この配線回路基板10の各配線5の一端部を接続端子6として、この接続端子6に、半導体素子13の厚み20μmの金からなるバンプ電極14を、接続端子6がバンプ電極14にめり込んでバンプ電極14が3μm陥没するように接続した。その後、各接続端子6と各バンプ電極14との接続を確認したが、隣接する各バンプ電極14間でのショートは発生しなかった。
【0071】
比較例1
電解銅めっきを、200g/LのCuSO4・5H2O、60g/Lの濃硫酸、17mL/Lの塩酸を含むベース溶液に、100mg/Lのポリエチレングリコール、5mg/Lのビス−3−スルホプロピルジサルファイド2ナトリウム(SPS)、8mg/LのヤーヌスグリーンB(JGB)を配合して得ためっき液を、めっきレジスト3の反転パターンの間の導電性薄膜2の表面に、平行に流液があたるようにして、2.0A/dm2で、18分間実施し、厚み8μmに形成した以外は、実施例1と同様の操作により、配線回路基板を得た。
【0072】
得られた配線回路基板の導体配線パターンの各配線は、幅方向の断面形状において中央部と両側端部との厚みが同じであった。
【0073】
そして、この配線回路基板の各配線の一端部を接続端子として、この接続端子に半導体素子の厚さ15μmの金からなるバンプ電極を、接続端子がバンプ電極にめり込んでバンプ電極が3μm陥没するように接続した。その後、各接続端子と各バンプ電極との接続を確認したが、隣接する各バンプ電極間でショートが発生した。
【0074】
【発明の効果】
以上述べたように、本発明の配線回路基板の製造方法によれば、接続端子において、両側端部に対して中央部が厚く形成されるので、本発明の配線回路基板は、接続時には、その接続端子の中央部が外部端子にめり込むように接続されるので、その結果、本発明の配線回路基板と電子部品との接続構造では、外部端子の幅方向の広がりを抑制して、外部端子の幅方向への膨出の度合いを低減することができる。そのため、導体配線パターンを、ファインピッチで形成しても、隣接する各外部端子間でのショートの発生を有効に防止することができ、各外部端子と接続端子との間の接続信頼性の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の配線回路基板の製造方法の一実施形態を示す工程図であって、
(a)は、ベース絶縁層を用意する工程、
(b)は、ベース絶縁層の上に、導電性薄膜を形成する工程、
(c)は、導電性薄膜の上に、導体配線パターンの反転パターンでめっきレジストを形成する工程、
(d)は、導電性薄膜におけるめっきレジストが形成されていない部分に、電解めっきにより、導体配線パターンを形成する工程、
(e)は、めっきレジストを除去する工程、
(f)は、めっきレジストが形成されていた部分に対応する導電性薄膜を除去する工程を示す。
【図2】本発明の配線回路基板の一実施形態を示す要部平面図である。
【図3】本発明の配線回路基板の一実施形態を示す要部側断面図である。
【図4】本発明の配線回路基板と電子部品との接続構造の一実施形態を示す要部側断面図である。
【図5】本発明の配線回路基板の製造方法の他の実施形態を示す工程図であって、
(a)は、二層基材を用意する工程、
(b)は、二層基材にブラインド孔を形成する工程、
(c)は、二層基材のベース絶縁層に導電性薄膜を形成する工程、
(d)は、導電性薄膜の上に、導体配線パターンの反転パターンでめっきレジストを形成する工程、
(e)は、導電性薄膜におけるめっきレジストが形成されていない部分に、電解めっきにより、導体配線パターンを形成する工程、
(f)は、めっきレジストを除去する工程、
(g)は、めっきレジストが形成されていた部分に対応する導電性薄膜を除去する工程、
(h)は、金属層を導体配線パターンに形成する工程を示す。
【図6】サブトラクティブ法によってファインピッチの導体配線パターンを形成した配線回路基板のオーバーエッチング状態を示す概略断面図である。
【図7】従来のアディティブ法によってファインピッチの導体配線パターンを形成した配線回路基板を示す概略断面図である。
【図8】図7の配線回路基板の各接続端子を、各外部端子と異方導電膜や異方導電ペーストを介して接続している状態を示す概略断面図である。
【図9】図7の配線回路基板の各接続端子を、各外部端子とバンプ電極を介して接続している状態を示す概略断面図である。
【符号の説明】
1 ベース絶縁層
2 導電性薄膜
3 めっきレジスト
4 導体配線パターン
5 配線
6 接続端子
7 中央部
8 両側端部
10 配線回路基板
13 半導体素子
14 バンプ電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a printed circuit board and a method of manufacturing the same, and a connection structure between the printed circuit board and an electronic component.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the miniaturization and high performance of electronic components, conductor wiring patterns of printed circuit boards on which electronic components are mounted have become finer and higher in density.
[0003]
Conventionally, as a method of patterning a printed circuit board, a subtractive method, an additive method, a semi-additive method, and the like are known.
[0004]
In the subtractive method, for example, first, a conductor layer is laminated on the surface of the base insulating layer, then an etching resist is formed as a pattern corresponding to the conductor wiring pattern, and then the conductor layer is formed by using the etching resist as a resist. The conductor wiring pattern is formed by etching.
[0005]
However, in the subtractive method, as shown in FIG. 6, each of the
[0006]
On the other hand, in the additive method and the semi-additive method, for example, a plating resist is formed as a reverse pattern of a conductor wiring pattern on the surface of a base insulating layer, and then a conductor wiring pattern is formed between the plating resists by plating. (For example, see Patent Document 1).
[0007]
In such an additive method or a semi-additive method, as shown in FIG. 7, each
[0008]
Then, when a part of the
[0009]
[Patent Document 1]
JP-A-8-45213
[Problems to be solved by the invention]
However, as shown in FIG. 9, when the
[0010]
An object of the present invention is to ensure good connection reliability between a connection terminal formed as a part of the conductor wiring pattern and an external terminal even when the conductor wiring pattern is formed at a fine pitch by plating. The present invention provides a printed circuit board, a method of manufacturing the printed circuit board, and a connection structure between the printed circuit board and an electronic component.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, a wired circuit board of the present invention is a wired circuit board provided with a conductor wiring pattern, and a part of the conductor wiring pattern serves as a connection terminal for connecting to an external terminal. As described above, the connection terminal is formed such that the thickness of the connection terminal is thicker at the center in the width direction than at both side ends in the width direction orthogonal to the longitudinal direction of the connection terminal. It is characterized by being.
[0012]
Further, in the wired circuit board of the present invention, in the connection terminal, it is preferable that a difference in thickness between both end portions in the width direction and a center portion in the width direction is 2 μm or more. A plurality of connection terminals are provided in the width direction, and the pitch between the connection terminals is preferably 60 μm or less.
[0013]
Further, in the wired circuit board of the present invention, it is preferable that the connection terminal is formed in a cross-sectional shape in the width direction such that a central portion rises with respect to both side end portions.
[0014]
Also, the present invention provides a step of preparing an insulating layer, a step of forming a plating resist on the insulating layer in a pattern that is the reverse of the conductive wiring pattern, and plating the conductive wiring pattern between the plating resists. A step of forming a conductor wiring pattern, in which a plurality of wirings whose center portions in the width direction are thicker are formed with respect to both side ends in the width direction orthogonal to the longitudinal direction of the conductor pattern, and removing the plating resist And a method for manufacturing a printed circuit board.
[0015]
Also, the present invention provides an electronic device, wherein an external terminal provided on the electronic component is connected to the connection terminal of the printed circuit board such that the connection terminal digs into the external terminal and swells in a width direction of the connection terminal. The connection structure between the printed circuit board and the electronic component.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a process chart showing one embodiment of a method for manufacturing a printed circuit board according to the present invention.
[0017]
First, in this method, as shown in FIG. 1A, an insulating base layer 1 is prepared as an insulating layer. The base insulating layer 1 is not particularly limited, and a material usually used as a base insulating layer of a printed circuit board is used. For example, thermoplastic resin such as polyester resin, polyethylene resin, polystyrene resin, polycarbonate resin, polyamide resin, polyimide resin, urethane resin, ABS resin, epoxy resin, fluorine resin, silicone resin or A thermosetting resin or the like is used. Further, in order to impart strength to the base insulating layer 1, the composite may be formed by adding a reinforcing material such as a filler, a glass fiber, or a nonwoven fabric to the thermoplastic resin or the thermosetting resin.
[0018]
In addition, the thickness of the insulating base layer 1 is preferably 5 μm or more from the viewpoint of mechanical properties and electrical insulation. When flexibility is required, it is preferably 500 μm or less.
[0019]
Next, in this method, a conductive
[0020]
The formation of the conductive
[0021]
In actual production, the base insulating layer 1 on which the conductive
[0022]
Next, in this method, as shown in FIG. 1C, a plating resist 3 is formed on the conductive
[0023]
The formation of the plating resist 3 is not particularly limited, and a method usually used in a semi-additive method can be used. For example, a photographic method or a printing method is used. Of these, the photographic method is preferably used, and more specifically, for example, using a dry film resist having an electrolytic plating solution resistance, a photo processing method in which exposure and development are performed, and the like, as a resist pattern. Can be formed.
[0024]
In this method, as shown in FIG. 1D, a conductive wiring pattern 4 is formed by electroplating on a portion of the conductive
[0025]
Although the conductor wiring pattern 4 is not particularly limited, for example, as shown in FIG. 2, a large number of
[0026]
Further, in this method, one end of each of the
[0027]
Further, the pitch of each
[0028]
Further, the metal forming the conductive wiring pattern 4 is not particularly limited, but for example, copper, nickel, chromium, iron, tin, lead, aluminum, and alloys thereof are used. Preferably, copper or a copper alloy is used.
[0029]
The thickness of the conductive wiring pattern 4 (the thickness Ta from the
[0030]
Next, in this method, the plating resist 3 is removed as shown in FIG. The removal of the plating resist 3 is not particularly limited, and a method usually used in a semi-additive method can be used. For example, a stripping method using a stripping solution such as an alkali stripping solution, a chemical etching (wet etching) or the like can be used. An etching method is used.
[0031]
Thereafter, in this method, as shown in FIG. 1 (f), the conductive
[0032]
In this method, as shown in FIG. 3, the thickness of each wiring 5 (including each connection terminal 6) of the conductor wiring pattern 4 is set in the width direction of the conductor wiring pattern 4 (the direction orthogonal to the longitudinal direction). The central portion 7 in the width direction is formed to be thicker than the both
[0033]
More specifically, each wiring 5 (including each connection terminal 6) has a rounded arc shape or a spindle shape in which a central portion 7 rises in a cross-sectional shape in the width direction, and each wiring 5 (each connection terminal 6). Is formed as a uniform thickness, and the difference ΔT between the thickness Tb of both
[0034]
As shown in FIG. 3, both
[0035]
Thus, the width of each wiring 5 (including each connection terminal 6) gradually or in the thickness direction from the
[0036]
The central portion 7 may be formed to be flat, but in this case, at least the width of the central portion 7 is formed to be smaller than the width of the
[0037]
As described above, in order to form each wiring 5 (including each connection terminal 6) such that the thickness Ta of the central portion 7 is thicker than the thickness Tb of the both
[0038]
That is, when the pitch of each wiring 5 (including each connection terminal 6) is reduced (that is, the interval between the plating resists 3 is reduced), the supply of precipitated metal ions to the exposed conductive
[0039]
In particular, the supply of the above components is reduced to the corners of the wiring 5 (including the connection terminal 6) formed by the wall surface of the plating resist 3 and the conductive
[0040]
For example, in the preparation of an electrolytic copper plating solution, a soluble copper salt such as copper sulfate, and a sulfate-containing compound such as a thiourea or a derivative thereof, etc. In addition, as a leveling agent, for example, an azo dye, an amide compound, a thioamide compound, a nitrogen-containing compound such as an aniline or a compound having a pyridine ring, and the like are added at an appropriate ratio.
[0041]
Further, if a polymer surfactant such as polyethylene glycol, polyvinyl alcohol and carboxymethyl cellulose is blended in an appropriate ratio, the deposition of plating can be controlled.
[0042]
Thereafter, by supplying metal ions of the plating solution efficiently, each wiring 5 (including each connection terminal 6) having the above-mentioned shape can be formed uniformly.
[0043]
In addition, the printed
[0044]
The printed
[0045]
That is, in FIG. 2, a
[0046]
The
[0047]
Next, the connection structure between the printed circuit board and the electronic component according to the present invention will be described with reference to FIG. 4, in which the
[0048]
In FIG. 4, the
[0049]
Then, the
[0050]
In such a connection structure, in each
[0051]
In the above description, the printed
[0052]
In the additive method, first, similarly to the above, a base insulating layer 1 is prepared, and a plating resist 3 is formed on the base insulating layer 1 with an inverted pattern of a conductor wiring pattern 4 without forming a conductive
[0053]
The printed circuit board of the present invention can also be formed as a multilayer printed circuit board by laminating a separately manufactured printed circuit board on the printed circuit board manufactured as described above.
[0054]
【Example】
Hereinafter, the present invention will be described more specifically with reference to Examples and Comparative Examples.
[0055]
Example 1
A base insulating layer 1 made of a polyimide film (upilex manufactured by Ube Industries) having a thickness of 25 μm is prepared (see 1 (a)), and a conductive
[0056]
Thereafter, a portion of the conductive
[0057]
Electrolytic copper plating is 200g / L CuSO 4 ・ 5H 2 O, a base solution containing 60 g / L concentrated sulfuric acid and 17 mL / L hydrochloric acid was mixed with 100 mg / L polyethylene glycol and 10 mg / L bis-3-sulfopropyl disulfide disodium (SPS) to obtain a mixture. The plating solution was applied at 2.0 A /
[0058]
Thereafter, the plating resist 3 is removed with an alkaline solution (see FIG. 1 (e)), and then the conductive
[0059]
Each of the
[0060]
Then, one end of each
[0061]
Example 2
A two-layer base material 16 (Espanex, manufactured by Nippon Steel Chemical Co., Ltd.) in which a
[0062]
Next, a conductive
[0063]
Thereafter, a plating resist 3 made of a photosensitive dry film resist (SFG252, manufactured by Asahi Kasei Corporation,
[0064]
Thereafter, a portion of the conductive
[0065]
Electrolytic copper plating is 200g / L CuSO 4 ・ 5H 2 O, 100 mg / L polyethylene glycol, 5 mg / L bis-3-sulfopropyl disulfide disodium (SPS), 0.6 mg / L in a base solution containing 60 g / L concentrated sulfuric acid and 17 mL / L hydrochloric acid. The plating solution obtained by blending 2,2′-bipyridyl in 2.5 A /
[0066]
Thereafter, the plating resist 3 is removed with an alkaline solution (see FIG. 5 (f)). Then, the conductive
[0067]
Each of the
[0068]
Next, a photosensitive dry film resist is stuck on both sides by lamination, exposed and developed, and then etched with a ferric chloride solution to form only the
[0069]
Thereafter, electroless Sn plating having a thickness of 0.7 μm was applied to the surface of the conductor wiring pattern 4 formed by electrolytic copper plating.
[0070]
Then, one end of each
[0071]
Comparative Example 1
Electrolytic copper plating was performed using 200 g / L CuSO 4 ・ 5H 2 O, 60 g / L concentrated sulfuric acid, 17 mL / L hydrochloric acid in a base solution, 100 mg / L polyethylene glycol, 5 mg / L bis-3-sulfopropyl disulphide disodium (SPS), 8 mg / L Janus A plating solution obtained by blending green B (JGB) was applied to the surface of the conductive
[0072]
Each wiring of the conductor wiring pattern of the obtained printed circuit board had the same thickness at the center portion and both side end portions in the cross-sectional shape in the width direction.
[0073]
Then, one end of each wiring of the printed circuit board is used as a connection terminal, and a bump electrode made of gold having a thickness of 15 μm of the semiconductor element is inserted into the connection terminal so that the connection terminal is inserted into the bump electrode and the bump electrode is depressed by 3 μm. Connected to. Thereafter, the connection between each connection terminal and each bump electrode was confirmed, but a short circuit occurred between adjacent bump electrodes.
[0074]
【The invention's effect】
As described above, according to the method for manufacturing a printed circuit board of the present invention, the connection terminal is formed such that the central portion is formed thicker with respect to both end portions, so that the wired circuit board of the present invention is Since the central portion of the connection terminal is connected to the external terminal so as to sink into the external terminal, as a result, in the connection structure between the printed circuit board and the electronic component according to the present invention, the width of the external terminal in the width direction is suppressed, and The degree of swelling in the width direction can be reduced. Therefore, even if the conductor wiring pattern is formed at a fine pitch, it is possible to effectively prevent the occurrence of a short circuit between adjacent external terminals, and to improve the connection reliability between each external terminal and the connection terminal. Can be achieved.
[Brief description of the drawings]
FIG. 1 is a process chart showing one embodiment of a method for manufacturing a printed circuit board of the present invention,
(A) is a step of preparing a base insulating layer,
(B) forming a conductive thin film on the base insulating layer;
(C) forming a plating resist on the conductive thin film in a reverse pattern of the conductor wiring pattern;
(D) forming a conductive wiring pattern on the portion of the conductive thin film where the plating resist is not formed by electrolytic plating;
(E) removing the plating resist,
(F) shows a step of removing the conductive thin film corresponding to the portion where the plating resist was formed.
FIG. 2 is a plan view of a principal part showing one embodiment of the printed circuit board of the present invention.
FIG. 3 is a side sectional view showing a main part of an embodiment of the printed circuit board of the present invention.
FIG. 4 is a side sectional view showing a main part of an embodiment of the connection structure between the printed circuit board and the electronic component according to the present invention.
FIG. 5 is a process chart showing another embodiment of the method for manufacturing a printed circuit board according to the present invention,
(A) is a step of preparing a two-layer substrate,
(B) forming a blind hole in the two-layer substrate,
(C) forming a conductive thin film on the base insulating layer of the two-layer substrate,
(D) forming a plating resist on the conductive thin film in a reverse pattern of the conductor wiring pattern;
(E) forming a conductive wiring pattern on the portion of the conductive thin film where the plating resist is not formed by electrolytic plating;
(F) removing the plating resist,
(G) removing a conductive thin film corresponding to the portion where the plating resist was formed;
(H) shows a step of forming a metal layer on a conductor wiring pattern.
FIG. 6 is a schematic sectional view showing an over-etched state of a printed circuit board on which a fine-pitch conductor wiring pattern is formed by a subtractive method.
FIG. 7 is a schematic cross-sectional view showing a printed circuit board on which a fine pitch conductor wiring pattern is formed by a conventional additive method.
8 is a schematic cross-sectional view showing a state where each connection terminal of the printed circuit board of FIG. 7 is connected to each external terminal via an anisotropic conductive film or an anisotropic conductive paste.
9 is a schematic cross-sectional view showing a state where each connection terminal of the printed circuit board of FIG. 7 is connected to each external terminal via a bump electrode.
[Explanation of symbols]
1 Base insulating layer
2 Conductive thin film
3 Plating resist
4 Conductor wiring pattern
5 Wiring
6 Connection terminal
7 Central part
8 Both ends
10. Wiring circuit board
13 Semiconductor elements
14 Bump electrode
Claims (6)
前記導体配線パターンは、その一部が、外部端子と接続するための接続端子となるように、めっきにより形成されており、
前記接続端子は、その厚みが、前記接続端子の長手方向と直交する幅方向の両側端部に対して、前記幅方向の中央部が厚くなるように形成されていることを特徴とする、配線回路基板。A printed circuit board comprising a conductor wiring pattern,
The conductor wiring pattern is formed by plating so that a part thereof becomes a connection terminal for connecting to an external terminal,
The wiring is characterized in that the connection terminal is formed such that its thickness is thicker at the center in the width direction than at both side ends in the width direction orthogonal to the longitudinal direction of the connection terminal. Circuit board.
前記絶縁層の上に、導体配線パターンと反転するパターンで、めっきレジストを形成する工程、
前記めっきレジストの間に、めっきにより、前記導体配線パターンの長手方向と直交する幅方向の両側端部に対して、前記幅方向の中央部が厚くなるような配線が複数形成される、導体配線パターンを形成する工程、および、
前記めっきレジストを除去する工程を含んでいることを特徴とする、配線回路基板の製造方法。A step of preparing an insulating layer,
A step of forming a plating resist on the insulating layer with a pattern inverted from the conductor wiring pattern;
A plurality of wirings are formed between the plating resists by plating so that the widthwise central portion is thicker at both ends in the width direction orthogonal to the longitudinal direction of the conductive wiring pattern. Forming a pattern, and
A method for manufacturing a printed circuit board, comprising a step of removing the plating resist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003067481A JP2004281483A (en) | 2003-03-13 | 2003-03-13 | Wiring circuit board and method of manufacturing the same, and connection structure between the wiring circuit board and electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003067481A JP2004281483A (en) | 2003-03-13 | 2003-03-13 | Wiring circuit board and method of manufacturing the same, and connection structure between the wiring circuit board and electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281483A true JP2004281483A (en) | 2004-10-07 |
Family
ID=33285060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003067481A Pending JP2004281483A (en) | 2003-03-13 | 2003-03-13 | Wiring circuit board and method of manufacturing the same, and connection structure between the wiring circuit board and electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281483A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118102843A (en) * | 2024-04-19 | 2024-05-28 | 四川科尔威光电科技有限公司 | Integrated circuit structure for realizing solder resist flow and preparation method thereof |
-
2003
- 2003-03-13 JP JP2003067481A patent/JP2004281483A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118102843A (en) * | 2024-04-19 | 2024-05-28 | 四川科尔威光电科技有限公司 | Integrated circuit structure for realizing solder resist flow and preparation method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7681310B2 (en) | Method for fabricating double-sided wiring board | |
JP6826197B2 (en) | Printed wiring board and its manufacturing method | |
US4401521A (en) | Method for manufacturing a fine-patterned thick film conductor structure | |
TWI678136B (en) | Circuit board and method for manufacturing the same | |
JPH05183259A (en) | Manufacture of high density printed wiring board | |
JP2005311289A (en) | Circuit connecting structure and manufacturing method of the same | |
US20050115066A1 (en) | Production method of wired circuit board | |
JP2005039233A (en) | Substrate having via hole and its producing process | |
JP2010034430A (en) | Wiring board and method for manufacturing the same | |
JP4345742B2 (en) | Wiring board and manufacturing method thereof | |
JP4480111B2 (en) | Wiring forming method and wiring member | |
JP2010016061A (en) | Printed wiring board, and manufacturing method therefor | |
JP3770895B2 (en) | Manufacturing method of wiring board using electrolytic plating | |
JP2004281483A (en) | Wiring circuit board and method of manufacturing the same, and connection structure between the wiring circuit board and electronic component | |
US20050103524A1 (en) | Double sided wired circuit board | |
JP5051355B2 (en) | Method for manufacturing printed wiring board | |
JP5000446B2 (en) | Method for manufacturing printed wiring board | |
JP2006339483A (en) | Wiring board and manufacturing method thereof | |
JP2002324968A (en) | Method for manufacturing wiring board | |
US20030226687A1 (en) | Method of manufacturing printed wiring board and printed wiring board obtained by the manufacturing method | |
JP2003110211A (en) | Circuit board and method of manufacturing the same | |
JP5061805B2 (en) | COF wiring board manufacturing method | |
JP2005136282A (en) | Multilayer wiring substrate and its manufacturing method | |
KR100566912B1 (en) | A manufacture method of flexible printed circuit board | |
JP2003273488A (en) | Wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081120 |