【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造工程、特にバンプ形成において用いられる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の製造方法、特にバンプ形成について従来の方法について説明する。
【０００３】
図３（Ａ）〜（Ｆ）は従来の半導体装置の製造方法について示したものである。１は半導体電極、２は表面保護膜、３はウェハ、４−１はバリアメタル、５はバンプレジスト、６はバンプである。
【０００４】
以上の様なバンプ形状について、形成方法とその内容を説明する。
【０００５】
まず、拡散工程において、バンプ６を形成する前に半導体装置を形成する。その際、外部出力と接続する部分について、アルミなどで半導体電極１を形成する。また、半導体電極１以外の部分を表面保護膜２で覆う。通常、表面保護膜２は、窒化膜などを使用する（図３（Ａ））。
【０００６】
次に、半導体装置全体にバリアメタル４−１をスパッタリング等で蒸着する（図３（Ｂ））。このバリアメタル４−１はバンプ６をめっき方式で形成する場合、電極として用いる。バリアメタルは通常、２層に分けて蒸着され、１層目は半導体電極１に近い材質、２層目はバンプ６に近い材質が用いられる。
【０００７】
次に、このバリアメタル４−１の上にバンプレジスト５を塗布し、バンプ６を形成する部分のみ、露光工程で除く（図３（Ｃ））。通常、バンプレジスト５は形成するバンプ６の高さより、５μｍ程度高めにして、形成する。
【０００８】
次に、めっき工程で、バンプ６の形成を行う（図３（Ｄ））。めっき方式としては、通常、高膜厚のめっきを行う場合は、電解めっきで行う。また、電解をかけずに、めっきを行う無電解めっき方式もある。
【０００９】
次に、バンプレジスト５を除去する（図３（Ｅ））。
【００１０】
次にエッチング工程で、バリアメタル４−１の除去を行う。エッチングはバリアメタル４−１が２層で形成された場合は、バリアメタル４−１の材質により、２回に分けて行う。
【００１１】
最後にアニ−ル等を行い完成する（図３（Ｆ））。
【００１２】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【００１３】
【特許文献１】
特開２０００−３４０５２４号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、図３に示す半導体装置の製造方法では、バリアメタル４−１を形成する際、バリアメタル４−１の膜厚を薄く形成してしまうと、次のめっき工程にて電解めっきを行う際、バリアメタル４−１の膜厚が薄い為、導電性が悪くなり、ひいてはウェハ内の電流分布均一性が悪くなる。すなわち、めっき工程で、めっき液中の金属イオンは電流分布の良いところに多く引き付けられ電流分布の悪いところには少なく引き付けられる。このことでめっき厚みばらつきすなわちバンプ高さばらつき異常が発生する恐れがある。また、このウェハ内電流分布均一性は流す電流値が大きければ大きい程、発生しやすくなる傾向がある。
【００１５】
本発明は、上記問題点に鑑み、ウェハ内の電流分布均一性を良好にし、バンプ高さばらつきの小さい半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に示すとおり、電解めっき方式でバンプを形成するにあたり、電極に使用するバリアメタルの膜厚をめっき方式で厚く形成することを行う。また、この際、請求項２に示すとおり、このバリアメタルを１．０μｍから２．０μｍで形成する。そうすることで、ウェハ内の導電性を向上させ、ウェハ内の電流分布均一性を向上させることが可能になる。このことでバンプ膜厚均一性向上を特徴とした半導体装置の製造方法の提供が可能になる。
【００１７】
【発明の実施の形態】
本発明の実施の形態について、図面を用いて詳細に説明する。
【００１８】
図１（Ａ）〜（Ｇ）は本発明の一実施の形態として、半導体装置の製造方法について示すものであり、１は半導体電極、２は表面保護膜、３はウェハ、４−１はバリアメタル、４−２はめっきメタル、５はバンプレジスト、６はバンプである。
【００１９】
以上の様な半導体装置の製造方法において、その内容を説明する。
【００２０】
まず、拡散工程で、半導体装置の内部回路を形成するとともに、外部電極パッドである半導体電極１を形成する。通常、この半導体電極はＡＬで形成される。また、マイグレーション対策の為、Ｃｕ等を混ぜる場合もある。その後、ウェハ３表面を表面保護膜２で、半導体電極１の全体を覆い、その後、エッチング等で、開口部分を形成する（図１（Ａ））。表面保護膜２の材料としては、Ｐｌ−ＳｉＮやポリイミド等が用いられる。
【００２１】
その後、半導体装置全面、半導体電極１全面にバリアメタル４−１をスパッタリング等で形成する（図１（Ｂ））。バリアメタル４−１は半導体電極１の材質により、２層で形成される。半導体電極１の材質がＡＬの場合は、バリアメタル１層目としては、ＡＬに近い金属であるＴｉやＴｉＷ等が用いられる。また、バリアメタル２層目としては、バンプ６の材質がＡｕの場合は、Ａｕ近い金属であるＰｄやＣｕ、またはＡｕが使用される。この理由としては、半導体電極１のＡＬ上に直接ＰｄやＣｕやＡｕを形成すると、ＡＬとバリアメタル４−１との強度が非常に弱くなるからであり、また、ＴｉやＴｉＷ上にバンプ６を形成すると、バリアメタル４とバンプ電極１との強度が非常に弱くなるからである。
【００２２】
その後、めっき工程でバリアメタル４−１上全面にめっきを施しめっきメタル４−２の形成を行う（図１（Ｃ））。ここで、スパッタリング等でこのめっきメタル４−２を形成しない理由としては、スパッタリングで高膜厚のメタルを形成すると、装置のスループットが非常に悪くなり、生産等に支障をきたすからである。
【００２３】
このめっきの際、導電性の良好なＡｕやＣｕでめっきを行うと、より効果的である。通常、金めっきなどは２〜４ｍｉｎで１μｍの金めっきが可能であり、また、めっき装置であれば同時に１０〜２０ウェハの処理が可能である為、設備能力上は問題とならない。ここでは、めっきの材質にもよるが１．０μｍから２．０μｍ程度のめっきメタル４−２の形成を行う。ここでこのめっきメタルの膜厚を１．０μｍから２．０μｍ程度にする理由としては、１．０μｍ以上の膜厚にすることで、ウェハ内の導電性が十分に向上する為であり、２．０μｍ以下の膜厚に抑えることで、後のバリアメタルのエッチングに支障を与えない様にする為である。
【００２４】
その後、半導体装置全面、半導体電極１全面にバンプレジスト５を塗布し、バンプ６を形成する部分をマスク工程で除く（図１（Ｄ））。この際、バンプ６を１０μｍ形成する場合はバンプレジスト５の膜厚はバンプ１の高さより厚い、１５μｍ程度で形成する。その為、通常使用するレジストより、粘度の高いものを使用する。
【００２５】
その後、めっき工程でバンプ６を形成する（図１（Ｅ））。めっきは通常、電解めっき、すなわち、バリアメタル４−１、めっきメタル４−２に電流を供給し、マイナス帯電させ、めっき液中の金属イオンであるＡｕやＣｕなどをめっきメタル４上にめっきする方法を採っている。
【００２６】
ここで、図２に電解めっきの電流供給構造について示す。７がめっき電流供給電極である。
【００２７】
図２に示すとおり、通常、めっきの電流供給はウェハ３端から行っている。その為、めっき電流供給電極のある部分近くには多くの電流が供給される。したがって、ウェハ中の導電率が良好なほど、ウェハに均一な電流が供給され、ウェハ３内の電流分布が均一化され、ウェハ３内に均一なめっきが可能になる効果がある。つまり、めっきメタル４−２をつけることで、ウェハ３上の導電率が良好になり、上記目標の達成が可能になる。
【００２８】
その後、不要部分であるバンプレジスト５を除去する（図１（Ｆ））。
【００２９】
その後、不要なバリアメタル４−１、めっきメタル４−２をエッチングで除去し、アニール等を加えて完成する（図１（Ｇ））。
【００３０】
【発明の効果】
上記目的を達成するため、電解めっき方式でバンプを形成するにあたり、電極に使用するバリアメタルの膜厚をめっき方式で厚く形成する。また、この際、このバリアメタルを１．０μｍから２．０μｍで形成する。そうすることで、ウェハ内の導電性を向上させ、ウェハ内の電流分布均一性を向上させることが可能になる。このことでバンプ膜厚均一性向上を特徴とした半導体装置の製造方法の提供が可能になる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｇ）本発明の一実施の形態として、半導体装置の製造工程、特にバンプ形成において用いられる方法の概略説明図
【図２】本発明で用いる電解めっきの電流供給構造の概略説明図
【図３】（Ａ）〜（Ｆ）従来の半導体装置の製造工程、特にバンプ形成において用いられる方法の概略説明図
【符号の説明】
１ 半導体電極
２ 表面保護膜
３ ウェハ
４−１ バリアメタル
４−２ めっきメタル
５ バンプレジスト
６ バンプ
７ めっき電流供給電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device manufacturing process, and more particularly to a semiconductor device manufacturing method used in bump formation.
[0002]
[Prior art]
A conventional method for manufacturing a semiconductor device, in particular, bump formation will be described.
[0003]
3A to 3F show a conventional method for manufacturing a semiconductor device. 1 is a semiconductor electrode, 2 is a surface protective film, 3 is a wafer, 4-1 is a barrier metal, 5 is a bump resist, and 6 is a bump.
[0004]
With respect to the bump shape as described above, a forming method and its contents will be described.
[0005]
First, in a diffusion step, a semiconductor device is formed before the bump 6 is formed. At this time, the semiconductor electrode 1 is formed of aluminum or the like in a portion connected to the external output. Further, a portion other than the semiconductor electrode 1 is covered with the surface protective film 2. Normally, a nitride film or the like is used for the surface protection film 2 (FIG. 3A).
[0006]
Next, a barrier metal 4-1 is deposited on the entire semiconductor device by sputtering or the like (FIG. 3B). This barrier metal 4-1 is used as an electrode when the bump 6 is formed by plating. The barrier metal is usually deposited in two layers, and the first layer is made of a material close to the semiconductor electrode 1 and the second layer is made of a material close to the bump 6.
[0007]
Next, a bump resist 5 is applied on the barrier metal 4-1, and only portions where the bumps 6 are to be formed are removed in an exposure step (FIG. 3C). Usually, the bump resist 5 is formed to be higher than the height of the bump 6 to be formed by about 5 μm.
[0008]
Next, bumps 6 are formed in a plating step (FIG. 3D). As a plating method, usually, when plating with a high film thickness is performed, electrolytic plating is performed. There is also an electroless plating method in which plating is performed without applying electrolysis.
[0009]
Next, the bump resist 5 is removed (FIG. 3E).
[0010]
Next, in an etching step, the barrier metal 4-1 is removed. When the barrier metal 4-1 is formed in two layers, the etching is performed twice depending on the material of the barrier metal 4-1.
[0011]
Finally, annealing is performed to complete the process (FIG. 3F).
[0012]
As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.
[0013]
[Patent Document 1]
JP 2000-340524 A
[Problems to be solved by the invention]
However, in the method of manufacturing a semiconductor device shown in FIG. 3, when forming the barrier metal 4-1, if the thickness of the barrier metal 4-1 is formed to be thin, it is difficult to perform electrolytic plating in the next plating step. In addition, since the thickness of the barrier metal 4-1 is small, the conductivity is deteriorated, and the uniformity of current distribution in the wafer is deteriorated. That is, in the plating step, the metal ions in the plating solution are attracted more to places with good current distribution and less to places with poor current distribution. As a result, abnormalities in plating thickness variation, that is, bump height variation abnormalities may occur. In addition, the uniformity of the current distribution in the wafer tends to occur more easily as the value of the flowing current increases.
[0015]
The present invention has been made in view of the above problems, and has as its object to provide a method of manufacturing a semiconductor device having good uniformity of current distribution in a wafer and small variation in bump height.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, as described in claim 1, when forming a bump by an electrolytic plating method, the thickness of a barrier metal used for an electrode is formed to be thick by a plating method. In this case, the barrier metal is formed to have a thickness of 1.0 μm to 2.0 μm. By doing so, the conductivity in the wafer can be improved, and the uniformity of current distribution in the wafer can be improved. This makes it possible to provide a method of manufacturing a semiconductor device characterized by improving the uniformity of the bump film thickness.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiments of the present invention will be described in detail with reference to the drawings.
[0018]
1A to 1G show a method of manufacturing a semiconductor device according to an embodiment of the present invention, wherein 1 is a semiconductor electrode, 2 is a surface protective film, 3 is a wafer, and 4-1 is a barrier. Metal, 4-2 is a plating metal, 5 is a bump resist, and 6 is a bump.
[0019]
The details of the method for manufacturing a semiconductor device as described above will be described.
[0020]
First, in a diffusion step, an internal circuit of a semiconductor device is formed, and a semiconductor electrode 1 serving as an external electrode pad is formed. Usually, this semiconductor electrode is formed of AL. Further, Cu or the like may be mixed in order to prevent migration. After that, the entire surface of the semiconductor electrode 1 is covered with the surface protection film 2 on the surface of the wafer 3, and then an opening is formed by etching or the like (FIG. 1A). As a material of the surface protective film 2, Pl-SiN, polyimide, or the like is used.
[0021]
Thereafter, a barrier metal 4-1 is formed on the entire surface of the semiconductor device and the entire surface of the semiconductor electrode 1 by sputtering or the like (FIG. 1B). The barrier metal 4-1 is formed of two layers depending on the material of the semiconductor electrode 1. When the material of the semiconductor electrode 1 is AL, a metal close to AL, such as Ti or TiW, is used as the first barrier metal layer. In the case where the material of the bump 6 is Au, Pd, Cu, or Au, which is a metal close to Au, is used as the second layer of the barrier metal. The reason for this is that if Pd, Cu, or Au is formed directly on the AL of the semiconductor electrode 1, the strength between the AL and the barrier metal 4-1 becomes very weak. Is formed, the strength between the barrier metal 4 and the bump electrode 1 becomes very weak.
[0022]
Thereafter, plating is performed on the entire surface of the barrier metal 4-1 in a plating step to form a plated metal 4-2 (FIG. 1C). Here, the reason why the plating metal 4-2 is not formed by sputtering or the like is that, if a metal having a large film thickness is formed by sputtering, the throughput of the apparatus becomes extremely poor, which hinders production and the like.
[0023]
In this plating, it is more effective to perform plating with Au or Cu having good conductivity. Usually, gold plating or the like can perform 1 μm gold plating in 2 to 4 minutes, and a plating apparatus can simultaneously process 10 to 20 wafers, so that there is no problem in equipment capacity. Here, the plating metal 4-2 having a thickness of about 1.0 μm to 2.0 μm is formed depending on the material of the plating. Here, the reason why the thickness of the plating metal is set to about 1.0 μm to 2.0 μm is that by setting the thickness to 1.0 μm or more, the conductivity in the wafer is sufficiently improved. This is to prevent the barrier metal etching from being hindered by suppressing the film thickness to 0.0 μm or less.
[0024]
Thereafter, a bump resist 5 is applied to the entire surface of the semiconductor device and the entire surface of the semiconductor electrode 1, and a portion for forming the bump 6 is removed by a masking process (FIG. 1D). At this time, when the bump 6 is formed to have a thickness of 10 μm, the thickness of the bump resist 5 is formed to be about 15 μm which is thicker than the height of the bump 1. Therefore, a resist having a higher viscosity than a commonly used resist is used.
[0025]
Thereafter, bumps 6 are formed in a plating step (FIG. 1E). The plating is usually electrolytic plating, that is, a current is supplied to the barrier metal 4-1 and the plating metal 4-2 to make them negatively charged, and the metal ions Au and Cu in the plating solution are plated on the plating metal 4. The method has been adopted.
[0026]
Here, FIG. 2 shows a current supply structure of electrolytic plating. 7 is a plating current supply electrode.
[0027]
As shown in FIG. 2, usually, the current supply for plating is performed from the end of the wafer 3. Therefore, a large amount of current is supplied near a certain portion of the plating current supply electrode. Therefore, the better the conductivity in the wafer, the more uniform the current is supplied to the wafer, the more uniform the current distribution in the wafer 3, and the more uniform the plating in the wafer 3. That is, by providing the plating metal 4-2, the conductivity on the wafer 3 is improved, and the above target can be achieved.
[0028]
After that, the bump resist 5, which is an unnecessary part, is removed (FIG. 1F).
[0029]
Thereafter, unnecessary barrier metal 4-1 and plating metal 4-2 are removed by etching, and annealing is performed to complete the process (FIG. 1G).
[0030]
【The invention's effect】
In order to achieve the above object, when forming a bump by an electrolytic plating method, the thickness of a barrier metal used for an electrode is formed to be thick by a plating method. At this time, the barrier metal is formed to have a thickness of 1.0 μm to 2.0 μm. By doing so, the conductivity in the wafer can be improved, and the uniformity of current distribution in the wafer can be improved. This makes it possible to provide a method of manufacturing a semiconductor device characterized by improving the uniformity of the bump film thickness.
[Brief description of the drawings]
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1A to FIG. 1G are schematic illustrations of a method of manufacturing a semiconductor device, particularly a method used in bump formation, as an embodiment of the present invention. FIG. FIG. 3 (A) to (F) Schematic explanatory diagram of a conventional semiconductor device manufacturing process, particularly a method used in bump formation.
DESCRIPTION OF SYMBOLS 1 Semiconductor electrode 2 Surface protective film 3 Wafer 4-1 Barrier metal 4-2 Plating metal 5 Bump resist 6 Bump 7 Plating current supply electrode
