JP2004266269A - ピッチ基準のサブレゾル−ション補助構造体(sraf)設計 - Google Patents

ピッチ基準のサブレゾル−ション補助構造体(sraf)設計 Download PDF

Info

Publication number
JP2004266269A
JP2004266269A JP2004020551A JP2004020551A JP2004266269A JP 2004266269 A JP2004266269 A JP 2004266269A JP 2004020551 A JP2004020551 A JP 2004020551A JP 2004020551 A JP2004020551 A JP 2004020551A JP 2004266269 A JP2004266269 A JP 2004266269A
Authority
JP
Japan
Prior art keywords
pitch
critical
crit
computer
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004020551A
Other languages
English (en)
Other versions
JP4034745B2 (ja
Inventor
W Liebmann Laas
ラース・ダブリュ・リーブマン
Allen H Gabor
アレン・エイチ・ギャバー
Ronald L Gordon
ロナルド・エル・ゴードン
Carlos Fonseca
カルロス・フォンセカ
Martin Burkhardt
マーティン・バークハート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004266269A publication Critical patent/JP2004266269A/ja
Application granted granted Critical
Publication of JP4034745B2 publication Critical patent/JP4034745B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70125Use of illumination settings tailored to particular mask patterns
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】リソグラフィ投影システムの最適に構成された輪帯照明光源に対応するサブレゾルーション補助構造体(SRAF)を効率的に構成するために、集積回路(IC)設計レイアウトを描画するマスクを設計する方法を提供する。
【解決手段】IC設計について臨界ピッチを特定し、マスクを通して投影された像が設計レイアウト内のピッチの全範囲に関して最適化されるように輪帯照明光源の最適な内側半径座標σinnerおよび外側半径座標σouterを決定する。輪帯照明光源について最適な内側半径および外側半径を確定するための関係を与える。得られるピッチの範囲が臨界ピッチにほぼ対応するように、マスク設計にSRAFの数と配置を付加する。像が最適な特性例えば良好なコントラストおよび良好な焦点深度を有するようにSRAFを構成する方法は、高速である。
【選択図】図12

Description

本発明は、一般的に、集積回路の製造に関し、特に、半導体デバイスの製造において使用されるリソグラフィ・マスクまたはレチクルの設計方法に関し、より具体的には、該リソグラフィ・マスクまたはレチクル設計においてサブレゾルーション補助構造体(SRAF;sub-resolution
assist feature)を実現する方法に関する。
集積回路(IC)デバイスの寸法を縮小する継続的努力が成されており、これは、ICデバイスを製造するために使用されるツールのより高い精度を必要としてきた。ICデバイスは、コンピュータ支援設計(CAD)もしくはテクノロジ・コンピュータ支援設計(TCAD)レイアウト・ツールを用いて設計され、これらのレイアウト・ツールは、設計者および製造者が回路のレイアウトを半導体ウェハ上に設計するのを可能にする。完成した設計は、エッチング,堆積,イオン注入などの様々なプロセスによってデバイス構造体を製造できるような方法でウェハに転写される必要がある。これは、フォトレジスト(レジストとしても知られる)層をウェハの表面に塗布し、形成されるべき構造体に応じた透明および不透明領域のパターンを有するマスクまたはレチクルを介して照射されるようにして、フォトレジストを露光させることによって行われる。露光されたフォトレジストは現像され、フォトレジスト層内に開口部を準備し、当該開口部を介して、ウェハの表面を所望のプロセスのために露出させる。パターンをウェハに転写するこのプロセスを一般的にフォトリソグラフィと呼ぶ。完成した製品は、一般的に、ウェハ上に形成された多数のパターン化された層を含み、異なる層(またはレベル)内のパターンは位置合わせされ、ICデバイスおよび回路相互接続の形成を可能にする。それぞれのパターン化されたレベルまたは層は、一般的に、当該パターン化されたレベルまたは層用の所望のパターンを形成するために設計された別々のマスクまたはレチクル・レイアウト・パターンを用いて形成される。
フォトリソグラフィ・プロセスの全分解能は、線幅変動(例えば、典型的には約10%の範囲内),レジスト壁角度(例えば≧85°),および現像後の最小レジスト厚のような仕様の範囲内で、適切に転写(print)、すなわち“解像”できる最小の構造体(feature)サイズ(すなわち、一般的には臨界寸法;CD)を指す。この全分解能の限界は、光学リソグラフィ・システムの分解能、レジストの特性、および後続のエッチング・プロセスの特性に依存する。リソグラフィ(光学)システムの分解能、すなわち、解像できる像パターンをウェハ上に形成する能力は、全プロセスにとって重要であり、以下に詳細に述べるマスクまたはレチクルの修正を含む分解能拡張方法(RET)によって改善できる。
光学リソグラフィ・システムの分解能(限界解像度)Rは、通常、k1 がレイリー定数であるレイリーの方程式R=k1 λ/NAによって表されるように、光源波長λと開口数NAとの関数として説明できる格子(grating)の最小ハーフ・ピッチによって示される。従来の光リソグラフィについて最高の分解能限界はk1
=0.5において達成され、これは1組の回折次数のみが描画光学システムを通過できる状態である。露光波長が248nmから157nmへ減少し、そして開口数が0.5から0.85へ増加するときでさえ、従来の光リソグラフィは、k1
=0.5より小さい分解能によってまだ課題がある。k1 =0.5に接近することにより、回折次数の増加による損失に付随した像品質の劣化に起因する困難な問題が課される。
低k1 描画において、ウェハ上に所望の方法で構造体を転写するためのマスク設計に対する著しい修正が要求される。マスク上の誤差に対する多くのこれらの構造体の過度の感度により、ステッパ・レンズまたはリソグラフィ・プロセス(例えばフォーカスおよび照射量)において、これらのマスク設計修正、すなわち分解能拡張手法(RET)を適切に行うことが重要である。光近接効果補正(OPC),サブレゾルーション補助構造体拡張(SRAF)リソグラフィおよび位相シフト・マスク拡張(PSM)リソグラフィのような分解能拡張手法が、分解能が4分の1ミクロン・レベルを越えて高まるにつれてますます重要になった。加えて、RETは斜入射照明(OAI)および先進のレジスト・プロセスの使用と組み合わされて、k1
値を0.25に近づける。
オンアクシス(on-axis)照明を排除または減少させるようにマスク上に入射する照明方向を修正することにより、斜入射照明(OAI)は分解能の拡張をもたらす。ピッチPを有する格子上に入射するオンアクシス(すなわち光軸に沿った伝搬)光については、m次の回折光は角度θm
=sin-1(mλ/P)で伝搬することになる。一方、非0次回折光のみが格子についての情報を有するので、像を形成するために少なくとも1つの非0次回折光を集光する必要がある。言い換えれば、投影レンズは、少なくとも1次回折ビームおよび0次ビームを集光するために十分大きくならなければならない。オンアクシス照明の場合には、1次回折ビームm=−1およびm=+1は、光軸に対して角度θ1
=±sin-1(λ/P)で伝搬することになり、最小ピッチは、少なくとも3つのビーム(すなわちm=−1,0,および+1)を集光する光学系すなわち、角度2θ1
に相対する次数を集光できる投影レンズの能力によって制限されることになる。ピッチPとP/2に等しい線幅(CD)を有するライン・アンド・スペースを有する格子については、このようなリソグラフィ・システムによって解像可能な最小構造体サイズは、d=0.5λ/NAであり、ここで、sin(θ1
)=NAであり、したがって上述したようにk1 =0.5である。
図1は、光投影リソグラフィ・システムを概略的に示し、当該システムにおいて、照明光(化学線エネルギ)が瞳(絞り)110の開口を通過して与えられ、コンデンサ・レンズ120によって集光される。照明ビーム130はマスクまたはレチクル140に向けられる。光はマスク140によって回折され、回折次数m=0,±1,±2…を作り出し、当該回折光が投影レンズ150によって集光され、ウェハ160に投影される。斜入射照明(OAI)の場合においては、図1に示すように、0次ビームが光軸101から角度θ0
で回折されずに伝搬することとなり、一方、角度θ1 で伝搬する+1または−1次回折光のうちの一方のみを、ウェハ160上に結像するために集光することが必要である。こうして、OAIは分解能の拡張をもたらす。というのは、リソグラフィ・システムによって集光される角度が、それに相応してより小さな格子ピッチPを用いるのを可能にするからである。伝搬の角度を基本または目標ピッチに関して最適化できる。加えて、0次と1次のうちの1つとが投影レンズ150の瞳面の中心から同距離にあるように斜入射照明の角度を選択する場合、0次と当該1次との間の相対的な位相差がゼロになり、像のデフォーカスをより少なくし、関連したピッチについての焦点深度(DOF)を大きくすることになる。
OAIの欠点は、基本ピッチ以外のピッチによる転写は、プロセス・ウィンドウ(process window)を狭くすることである。加えて、孤立ラインに対する離散的回折次数は存在しないので、高密度ピッチのライン・アンド・スペースに比べて孤立ラインの分解能(解像度)の向上はほとんどない。サブレゾルーション補助構造体の使用は、OAIによって改善されないピッチのプロセス・ウィンドウを回復させる手段を提供する。結合されたレイアウトが基本ピッチをほぼ再生するような方法で、基本パターンに隣接して転写されない(非解像またはサブレゾルーション)補助パターンを作成して、必要な干渉効果を生じさせることにより、全体のプロセス・ウィンドウを向上させることができる。
フォトマスク・レイアウトに含まれる散乱バー(scattering bar)または強度レベリング・バー(intensity leveling bar)としても知られるサブレゾルーション補助構造体(SRAF)は、OAI(例えば輪帯照明)と共に用いられる時にVLSI回路パターンの描画において著しいリソグラフィの利点(例えばプロセス・ウィンドウの改善)を与えることができる。SRAFの寸法および配置を選択する方法が、従来技術に述べられている。
補助構造体(SRAF)を配置するための1つの方法は、固定(サブレゾルーション)幅を持つ少数の限定された数(例えば1個または2個)の補助構造体の配置を単に与えることである。図3を参照すると、隣接する臨界構造体(critical
feature)11(例えばライン)は、可変のスペースを有してもよいが、周期的であるライン11のパターンについての基本ピッチPo を有してもよい(図3においては、周期性の方向はX方向であると仮定され、一方便宜のため、2個の繰り返し構造体11のみが示される)。基本ピッチは、多くの場合、例えば下にある層に形成された構造体との構造体の良好な重ね合わせを保証するために重要であるとみなされるピッチである。業界標準の手法は、2つのライン11間に最大数のSRAF10、12、14、16、18、20、22を配置することであり、ここでSRAFの幅と配置が固定される。得られたピッチP1
、P2 、P3 およびP4 は基本ピッチP0 と一般的には一致せず、多くの場合、最適リソグラフィのプロセス・ウィンドウより劣る結果になる。図4を参照すると、孤立ライン15の場合が示され、1つの補助構造体24,26のみが、孤立ライン15のエッジごとに与えられる。(構造体から最も近くの隣接構造体までの距離が有効な光相互作用の範囲を事実上超える場合、構造体がリソグラフィ的に“孤立している”とみなされる)。一方、たとえ補助構造体24および26の配置をP0
に一致させることができても、2つのSRAFのみを使用することは、最適のプロセス・ウィンドウを得るために必要とされる干渉効果を再現するためには一般的に不十分である。
補助構造体の幅,数および位置の割当てを好ましくは最適化して、最良のスルーピッチ(through-pitch)線幅制御または全プロセス・ウィンドウをもたらす。補助構造体のサイズは、所望のプロセス・ウィンドウの拡張を与えるために十分大きく、一方で露出されたウェハ上の実際のパターンとして解像されることがないように十分小さくなるように選択する必要がある。加えて、補助構造体を配置すべき場所、およびいくつ追加すべきかについて決定しなければならない。しかしながら、このような最適化は、極めて高価で時間を浪費する理論的かつ実験的プロセスを必要とする。例えば、図5は、4つも補助構造体(20、23、25、22)が配置できる補助構造体のより好適な配置を示し、補助構造体位置P1
、P2 、P3 、P4 、P5 およびP6 を経験的に決定してプロセス・ウィンドウの改善を提供する。同様に、分離された構造体15の場合については、図6に示すように、位置P7
、P8 に、補助構造体24,26に加えて補助構造体28,30が提供される。補助構造体24、26、28および30の位置P7
、P8 を経験的に決定して、良好なプロセス・ウィンドウ・パラメータを提供する。これは、高価で時間を浪費するプロセスになる可能性がある。例えば、4つのSRAF(20、23、25、22)を必要とする臨界構造体ピッチについては、少なくとも4つの可変パラメータ(P5
、P6 、W1 、W2 )が存在する。したがって、これら4つの可変寸法のそれぞれに対して3つの値を評価する場合でも、34
(3の4乗)すなわち81個のパラメータ組み合わせが可能になる。一般的なレイアウトは、数十あるいは数百個の評価すべき可能なピッチが有り得るので、全ての組み合わせの経験的評価は、すぐに非現実的になってしまう。さらに、それぞれのパラメータに対してより多くの可能性が存在し、このように非現実的な多数のデータ・ポイントでさえ、現実のレイアウト構成に対してはわずかなサンプリング抽出を示すにすぎない。
したがって、高速で費用効率の高い方法でプロセス・ウィンドウを最大にする、リソグラフィ・マスクまたはレチクル設計においてサブレゾルーション補助構造体を導入する方法を提供する必要がある。
輪帯照明システムで用いられるマスクの設計において、良好な像コントラストおよび良好な焦点深度のような最適な特性を有する像を提供するサブレゾルーション補助構造体(SRAF)の構成を形成する高速の方法を提供する。
本発明の他の目的は、良好なフィデリティ(例えば、良好な像のコントラスト,焦点深度,良好なプロセス・ウィンドウ等)を有する臨界ピッチ構造体が確実に描画されるように最適化された輪帯照明範囲で、設計レイアウトの臨界ピッチを確実に描画することである。
本発明のさらなる目的は、SRAFを含む最終マスク設計内の全範囲のピッチが確実に(例えば良好な像のコントラスト,良好な焦点深度などで)最適に描画されるように輪帯照明光源の最適構成を確定することである。
本発明の他の目的は、設計内のピッチの全範囲に渡って最適な像特性(例えば、良好な像のコントラスト,焦点深度など)を保証するよう構成されたSRAFを含むリソグラフィ・マスクを効率的に設計し、得られたマスクで用いられる輪帯照明光源の最適な構成を決定するコンピュータ・システムおよびプログラム記録媒体を提供することである。
基本的に、本発明の方法は、以下の工程を含む。
輪帯照明光源を有するリソグラフィ投影システムのシステム・パラメータを提供する工程であって、システム・パラメータは、投影開口数NAと、当該輪帯照明光源の波長λ,内側半径σinner
および外側半径σouter を含む工程。
臨界ピッチPCritを有するパターン内に配設された複数の第1の臨界構造体を含むIC設計レイアウトを提供する工程であって、臨界ピッチは、設計レイアウトの最小ピッチPMin
より大きいかまたは等しく、かつ、設計レイアウトの最大ピッチPMax より小さい工程。
臨界ピッチに対応する最適なリソグラフィ・プロセス・ウィンドウを提供する臨界半径σCritを決定する工程。
臨界半径が、内側半径より大きいかまたは等しく、かつ、外側半径より小さいかまたは等しくなるように輪帯照明光源の外側半径と内側半径とを決定し、サブレゾルーション補助構造体(SRAF)の追加が必要とされない最大ピッチとして選択される遷移ピッチPTrans
を決定する工程。
遷移ピッチPTrans より大きい設計ピッチPD を有する設計レイアウト内の複数の第2の臨界構造体を特定する工程。
第2の臨界構造体のそれぞれの間のIC設計レイアウト内に1つ以上のSRAFを配設して、SRAFの最終結合パターンを含む修正IC設計レイアウトおよび臨界ピッチに実質的に対応する結合ピッチPCombinedを有する第2の臨界構造体を形成する工程。
リソグラフィ投影システムで用いられ、1つ以上のSRAFと前記第2の臨界構造体との最終結合パターンを含む修正IC設計レイアウトに対応するマスク・レイアウトを設計する工程。
本発明の別の側面によれば、SRAFの組込みが最適なリソグラフィ・プロセス・ウィンドウを実質的に向上させる最も広いピッチとなるように最大ピッチPMax
を選択する。
また、本発明によれば、式Aに従って、輪帯照明光源の外側半径σouter が決定される。
Figure 2004266269
さらに本発明によれば、臨界ピッチPCritに対応する最適な臨界半径σCritが式Bに従って決定され、次に、輪帯照明の最適な内側半径σinner
が、式Cを解くことによって決定される。この式Cは、数値積分によって内側半径σinner について解くことができる。
Figure 2004266269
Figure 2004266269
別の側面において、本発明は、マスク・ライタ・ツールのライト・デルタΔWを与える工程と、式Dと(2PCrit−ΔW)とのうちの小さい方である遷移ピッチPTrans
を決定する工程とを含む。
Figure 2004266269
本発明によれば、本方法は、マスク・ライタ・ツールのライト・デルタΔWを与える工程と、遷移ピッチPTrans とライト・デルタとの和(PTrans
+ΔW)より大きい第2の基本臨界構造体の設計ピッチPD を識別する工程と、設計ピッチPD が値(PTrans
+ΔW)≦PD ≦(3PCrit−ΔW)を有する場合に第2の臨界構造体のそれぞれの間の設計レイアウト内に1つのSRAFを配設するか、または、識別された設計ピッチPD
が3PCritより大きいかまたは等しく、かつ、最大ピッチPMax
より小さいかまたは等しい値を有する場合、SRAFの数Nが関係(N+1)PCrit≦PD
≦[(N+2)PCrit−ΔW]を満たして、第2の臨界構造体のそれぞれの間の設計レイアウト内に2つ以上のSRAFを配設する工程とを、さらに含む。
本発明のさらに他の側面によれば、本方法は、本発明に従って最適に構成されたSRAFを有するマスク・レイアウトに従ってマスクを形成する工程をさらに含み、ライト・デルタΔWを有するマスク・ライタ・ツールを用いてマスクを形成する。
本発明の他の側面によれば、マスク・レイアウト内のSRAFのそれぞれは、最小製造可能幅と少なくとも同程度広く、かつ、本発明に従って決定された最適な内側および外側半径座標を有するリソグラフィ投影システムを用いて転写され得る幅より小さいSRAF幅を有する。
さらに、本発明の他の側面によれば、本発明に従って構成され、IC回路レイアウトの像特性を最適化するSRAFを有するリソグラフィ・マスクを、コンピュータ・システムに設計させるコンピュータ・プログラム記録媒体が提供される。
添付図面(必ずしも正確な縮尺率で描かれていない)を参照することによって本発明の好適な実施形態の以下の詳細な説明が理解できるであろう。
本発明によれば、輪帯照明光源を有するリソグラフィ投影システムで用いられるリソグラフィ・マスクを設計してリソグラフィ・プロセス・ウィンドウを最適化する方法が提供される。より具体的には、本方法の好適な実施の形態は、転写される集積回路(IC)設計レイアウトの臨界ピッチに対して最適な輪帯照明光源の半径座標(radial
coordinate)に適合するサブレゾルーション補助構造体(SRAF)の構成(例えば、数および間隔)を高速に決定する方法が提供される。
半径σの輪帯照明光源を有するリソグラフィ投影システムは、周期的(格子)パターンに対して良好なリソグラフィ・プロセス・ウィンドウを与えることが知られている。良好なリソグラフィ・プロセス・ウィンドウとは、広い範囲のデフォーカス条件および照射量条件が存在するリソグラフィ・プロセス・ウィンドウであり、この条件内で、マスク・パターンが所望の許容範囲内で転写されることになる(例えば、転写される臨界構造体の幅は、受け入れられる許容範囲例えば10%内のCDである)。CDが様々なプロセス条件に対する許容範囲内で転写される場合、これは、投影された像のエッジを横切るコントラストが比較的大きい(例えば、構造体エッジを横切る像の強度が大きい勾配をもつ)ことを意味する。輪帯照明の半径座標σopt
が以下の式の関係に従うとき、NAの投影開口数,および波長λの輪帯照明を有するリソグラフィ・システムに対して、ピッチPg をもつ所定の周期的マスク・パターン(すなわち格子パターン)についてのリソグラフィ・プロセス・ウィンドウを最適化できる(例えば、デフォーカスに対して比較的鈍感にすることができる)。
Figure 2004266269
同様に、半径座標σg を有する照明光源が与えられたとすると、最適なプロセス・ウィンドウで転写される格子ピッチPopt
は以下の式の関係に従う。
Figure 2004266269
これらの方程式は、投影された像内で設計構造体の最大のコントラストが得られるようなSRAFの最適の配置のための描画条件を表す。半径座標σを有する点光源からの照明と、最適の斜入射照明との間の関係は、点光源に関して、無限大の焦点深度を持つ像を生成するという効果を有する。このような条件は、1次回折(m=1またはm=−1のいずれか)の角度θ1
に等しい光軸との角度θ0 に0次光が向けられるときに得られる。
一方、現実的な集積回路(IC)設計レイアウトは、一般的に、様々なピッチを有する。上述したように、IC設計レイアウト用に対応するマスク設計内部にSRAFを組込む目的は、所定の輪帯照明構成に対するプロセス・ウィンドウの最適化を企ることである。一方、従来の方法は、決して最適なプロセス・ウィンドウとはいえない結果となる安易なSRAF構成を与えるか、あるいは、高価で時間を浪費する計算という犠牲を払って最適なプロセス・ウィンドウを与える。他方、非常に多くの場合、当該レイアウトにおいてクリティカルであるピッチを識別することが可能である。例えば、ウェハ上に既に転写された層との良好な重ね合わせを確保するために、極めて精度良く確実に転写しなければならないピッチが存在し得る。このようなピッチは、電気的コンタクトが他の層への電子および/またはホールの伝播するために極めて決定的なコンタクト・レベル内のピッチに対応することができる。
所定のIC設計レイアウトについては、構造体の臨界周期パターンを識別することが可能であり、当該臨界パターンのピッチを臨界ピッチPCritと称する。本発明によれば、選択された臨界ピッチPCritが与えられたとすると、SRAFの構成を選択して、SRAFと他の臨界レイアウト構造体とが結合され、その結果選択された臨界ピッチPCritと実質的に同様の結合ピッチを有するマスク・レイアウト・パターンが形成される。対応する輪帯照明構成を用いてSRAFの構成を最適化でき、ICレイアウト全体に対して最適のプロセス・ウィンドウを与えることができる。輪帯照明を構成し、SRAFの配置と数とを選択する好適な実施の形態を以下により詳細に述べる。
臨界ピッチと輪帯照明光源の半径座標との間の関係をより良く理解するために、輪帯照明光源110を含む典型的なリソグラフィ投影システム100を検討する。輪帯照明光源110について、半径座標は、図1に示すように、最小すなわち内側の半径座標σinner
と最大すなわち外側の半径座標σouter とを有するように調整できる。照明は、輪帯光源の内側半径と外側半径の間から本質的に単色波長λで一般的に与えられる。内側半径σinner
と外側半径σouter とを有する輪帯照明光源110の平面図を図2に示す。
リソグラフィ投影システムの部分コヒーレンス(coherence)すなわちσMax は、コンデンサ・レンズ120の開口数NAcondenser
の投影レンズ150の開口数NAprojectionとの比と定義される(式1a)。
Figure 2004266269
Maxが照明光源110によって範囲を定められる最大角度である場合には、式1bとなる。
Figure 2004266269
空気の屈折率が1であると仮定する。
コンデンサ・レンズ120によって範囲が定められる最大角度θMax はその開口数NAcondenser によって制限される。0次回折光はマスク格子140によって影響を受けないので、光源からコンデンサ・レンズを通して投影される光線は、ゼロ次数θ0Maxによって範囲が定められる最大角度と等しい最大角度に範囲を定めることができる。その結果次のようになる。(式1c)
Figure 2004266269
つまり式1dとなる。
Figure 2004266269
ある角度θ0xで生じた点光源によるマスク140から放射される0次光の伝搬の角度は0からθ0Maxまで変化し得るので、以下の式1eが満たされる。
Figure 2004266269
ここで、σx は、オンアクシス(θx =0)からNAcondenser によって許容される最大可能角度すなわちθ0Maxまでの間の角度を投影する点光源の無次元半径座標を表す。したがって、式1eは、ツールの部分コヒーレンスσMax
から導かれた、コンデンサ・レンズによって集光できる可能な点光源の半径座標σx を定義する。一般的に、投影システムの開口数は、NAprojectionのみを言及する。したがって、他の指定がない限り、以後NAはNAprojectionを示すために用いることとする。式1eは、以下の式1fのように簡略に書き改めることができる。
Figure 2004266269
m次回折光が光軸と関係する角度は、ブラッグの法則として一般に知られる以下の関係(式2)に従う。
Figure 2004266269
ここで、λは照明の波長であり、Pはマスク・パターンのピッチである。
斜入射照明(OAI)を用いることで、0次回折光の伝搬角度が1次回折光の伝搬角度と等しくなり、無限大の焦点深度を与える(すなわち、像がデフォーカスを受けるときに像の劣化がない)ような方法で、0次回折光の伝搬角度をシフトさせることができる。より具体的には、回折次数がk=1と仮定すると、デフォーカスに対する無感応の条件は以下の式3によって与えられる。
Figure 2004266269
式3を用いて、半径位置σx に配置された照明光源点と線型格子のピッチPとの間の望ましい関係を定義できる(式4)。
Figure 2004266269
このため、デフォーカス感度が最小化されることになる。したがって、半径位置σx に配置された所定の点光源については、SRAFの最適な配置は、式4に定義されるようなピッチPにおいてとなる。
これは理想的な場合であり、実際には、イルミネータは範囲をもつ値のσx から構成され、完全コヒーレンスからの変動が焦点深度の名目上の劣化につながることになる。したがって、照明で用いられるσx
の範囲に対応する十分に良好で可能な限り最適なリソグラフィ・プロセス・ウィンドウを与えるピッチの範囲を以下の式5によって定義できる。
Figure 2004266269
ここで、σouter は輪帯照明の外側半径であり、σinner は内側半径である。PMin
<PMax であることに留意されたい。ここでPMin は、σouter を用いて最適の像特性(例えば、良好な像コントラスト,良好な焦点深度,良好なプロセス・ウィンドウなど)で転写される設計レイアウト内の最小ピッチである。そしてPMax
は、SRAFが必要とされる最大ピッチであり、すなわち、SRAFの組込みが像特性を実質的に向上させる(例えば良好な像コントラスト,良好な焦点深度,良好なプロセス・ウィンドウなど)最も広いピッチである。一般的に、PMax
は、回折効果,レジスト内拡散などのような光相互作用の有効範囲を超えるピッチとなるように選択される。
照明条件に対する“最適な”ピッチも同様に重要である。“最適な”ピッチとは、σの異なる値の範囲に対して好ましくは無感応であり、かつ照明半径のおよその平均値〈σ〉に対応できるものである。例えば、σの面積加重平均値は以下の式6のように名目上定義できる。
Figure 2004266269
しかしながら、式6は、同一のσの環内部の全ての光源点が像に対して等しい効果を有すると仮定している。この仮定が実際上誤りであることが分かっており、以下のステップは、その理由と、これが“最適”の定義に対して持つ効果が何かを説明する。
再び、単一の斜照明(off-axis)光源点からリソグラフィ・システムを通過する描画を検討する。位置σ=(σx ,σy
)における単一光源点によるウェハ上の点xでの(スカラー)電界Eは以下の式7によって与えられる。
Figure 2004266269
ここで、Mはマスクのフーリエ・スペクトルを表し、uはその大きさが|u|=sinθ/NAである空間周波数座標であり、Ψは、デフォーカス,収差およびカットオフ周波数に関する全ての情報を含む瞳関数(pupil
function)を表す。瞳関数Ψは以下の式8の標準形を有する。
Figure 2004266269
ここで、zはデフォーカスの量であり、ベスト・フォーカス地点からの実際の焦点位置の距離である。u=(ux ,uy )は瞳の内側の座標であり、瞳のエッジがu=1となるようにスケール(目盛り付け)される。Hはステップ関数であり、|u|<1のときその値が1であり、|u|>1のとき0である。瞳関数Ψは、方向すなわち空間周波数uを有する平面波に対するレンズの影響を説明する。瞳は有限の広がりを持ち、空間周波数空間において、瞳は|u|=1までに限って広がる。それ以上すなわち|u|>1の場合、瞳関数Ψはゼロである。
カットオフ条件は、投影レンズによって受容される最大角度θMax と定義できる。この周波数スケーリングのためのカットオフ条件は以下の式9によって与えられる。
Figure 2004266269
ピッチPを有するライン/スペース・パターンについては、マスク関数Mは以下の式10で表わされる。
Figure 2004266269
ここでCm はm次回折光の振幅であり、かつ式11である。
Figure 2004266269
σ=(σx ,σy )における光源点による電界強度は、以下の式12である。
Figure 2004266269
カットオフ条件(すなわち|u|≦1)は以下の式13になる。
Figure 2004266269
ここで、φはσ平面における方位角であり、σ=|σ|である。式13は、どの回折次数が、所定の値σについての方位角φの関数として、像に寄与するか(すなわち、投影レンズによって受容されるか)についての情報を含む。次数mについて解くために、式13の不等式を再配列して、この情報をより明確に与えることができる(式14)。
Figure 2004266269
ここで│_x_│はxの底(floor)であり、xよりも小さい最大の整数を表示し、xは実数である。例えば、x=4.2の場合│_x_│=4である。一方、x=−3.1の場合、│_x_│=−4である。
検討中のピッチについては、量qが1より小さい値を取ることが分かっている。この場合において、式14の不等式の解析は簡単になる。式14の最も左の量(式15)
Figure 2004266269
をN- と表し、最も右の量(式16)をN+ と表すと、方位位置φ=0において、式17aとなり、
Figure 2004266269
Figure 2004266269
方位角φ=π/2において、式17bとなる。
Figure 2004266269
式17aおよび17b内の4つの回折次数制限のうち、φ=0の場合のN- の値のみがゼロでない可能性を持つ。すなわち、φ=0において、像が形成できる。一方、φ=π/2のこれらの条件下で、像は決して形成されない。したがって、その他の全てが不変の場合、所定の値σに関して、次数が方位角φによって変化する。
加えて、φ0 として示される、φ=0とφ=π/2との間の、当該角度において像はもはや形成されないそれぞれのσの値についての固有角度も存在する。この角度は、φ0
について以下の式18を解くことによって得られる。
Figure 2004266269
これは、任意の方位角におけるN- についての式から得られる。これにより、φ0 について、以下の式19になる。
Figure 2004266269
φ0 関数について式(式19)は円の周囲で4重対称(4-fold symmetric)であり、像変調またはコントラスト伝達関数について表された像伝達効率に基づく重み関数についての亜鉛に遷移点を定義する。インコヒーレント照明については、像変調は、明構造体の中心における最大IMax
像強度と暗構造体の中心における最小IMin 像強度との間の差として定義され、この差は、これらの強度の和によって見積られる。すなわち式20。
Figure 2004266269
コヒーレントまたは部分的コヒーレント照明については、コントラスト伝達関数を用いて像伝達効率を表すこともできる。本発明によれば、像寄与(image contribution)により高いコントラストを与えるσの面積加重値が決定される。所定の変調を有する像を形成する所定のシグマ値についての全ての点に対して平均を計算する。除外された全ての角度は変調を有さず、像へのそれらの組込みはコントラストを下げるだけである。したがって、像を形成するσの値に対してのみσの加重平均(式6を参照)を計算して、〈σ〉の以下の値が得られる(式21)。
Figure 2004266269
ここで、a=(1/q−q)/2であり、b=q/2である。q=P・NA/λであり式4からP=λ/2NAσであることを想起すると、面積加重平均〈σ〉は、関係式q=1/(2σ)を用いて式21から得ることができる。すなわち式22。
Figure 2004266269
式22は、最適に構成された輪帯照明光源の半径座標σの変調加重面積平均である〈σ〉について解くことができる。加重平均値〈σ〉に等しい半径を持つ輪帯光源によって描画されるときに良好な焦点深度と良好なコントラストで描画されるピッチ〈P〉の値は、式4を用いて得ることができる。すなわち式23。
Figure 2004266269
したがって、式22は、内側半径σinner および外側半径σouter を有する輪帯照明光源と、この光源が最適のリソグラフィ・プロセス条件を与える設計ピッチとの間の関係を与える。式22は、3つの未知の変数すなわちσinner
,σouter そして加重平均〈σ〉を有する。これらの変数のうちのいずれか2つが分かれば、式22を解くことによって第3の値を決定できる。この関係を用いて、本発明によれば、以下により詳細に述べるように臨界構造体間にSRAFを配置するためのルール・テーブルを導くことができる。
上述したように、所定のIC設計レイアウトに関して、たとえ様々なピッチが存在し得ても、例えば最適の像コントラストおよび焦点深度(例えば最適のプロセス・ウィンドウ)を与えることによって、像を最適化すべき臨界ピッチPCritを特定することが一般的に可能である。当該臨界ピッチに対応する変調加重平均半径座標を以下の式24によって与える。
Figure 2004266269
IC設計レイアウトの最小ピッチPMin も特定でき、輪帯照明光源の外側半径座標を以下の式25から導くことができる。
Figure 2004266269
Crit≧PMin であるが一般的にはPCrit>PMin であることに留意されたい。
したがって、本発明によれば、σCritを所望の変調加重平均値〈σ〉と指定し、σouter(最小ピッチPMin
から確定できる)が与えられることにより、式22をσinner について解くことができる。例えば、式22を当業者に周知の手法を用いて数学的に解くことができる。
要するに、式22は、臨界ピッチに対する最適の照明を含む輪帯照明の最適の範囲(σinner ,σouter )を確定するために用いることができる関係を与え、SRAFを含む最終マスク・レイアウト内のピッチの全範囲が最適な(例えば、良好な像コントラストおよび焦点深度を有する)輪帯照明によって描画されることを保証する。対応する最適な加重平均半径座標σCritが、最適な輪帯光源の内側および外側半径座標の範囲内に包含される(図2参照)ことに留意されたい。
IC設計レイアウト内のピッチが所定の測定しきい値に基づいて大きすぎない限り、SRAFの配置を行う必要はない。例えば、当該しきい値は、最小許容プロセス・ウィンドウ,最大焦点深度(例えば<300nm),最大露出許容度(例えば5%)または他の尺度とすることができる。ピッチがこの“遷移”ピッチPTrans
より小さい場合には、SRAFを含む必要はない。好適な実施形態において、この遷移ピッチを、臨界ピッチの約2倍(2PCrit)かまたは(上述の式4から決定できる)σinner
に対応するピッチのいずれかのうち小さい方となるように選択できる。これは、全ての補助されないピッチが、輪帯照明光源の半径座標の範囲によってカバーされることを保証することになる。実際問題として、マスク設計は、単位ステップまたは指定されたライト“デルタ”ΔWでマスクを製造するマスク・ライタ・ツールによってマスク設計が作成されるいわゆるライト・グリッド(write
grid)によっても制約を受ける。したがって、好適な実施形態において、λ/2NAσinner と(2PCrit−ΔW)とのうちの小さい方の値を有するように、遷移ピッチPTrans
を選択する。
本発明の好適な実施形態におけるSRAFの適用は、図7を参照することで理解できる。図7は、IC設計レイアウトの一部である繰り返し構造体301の周期パターン300(例えば格子)を説明する。便宜のため、繰り返し構造体301の2つのみを示すが、一般的には、2つより多くのこのような構造体が格子パターン内に存在する。パターン300は、周期性の方向(例えばX方向)に設計ピッチPD
を有する。PD が遷移ピッチと1つのライト・デルタの和より大きいかこれに等しい場合、すなわち、PD ≧(PTrans
+ΔW)の場合、1つのSRAF710が、基本構造体301の中間点から測って距離La の位置において、これらの構造体のそれぞれの間の中間に配置されることになる。すなわち、SRAF710は、La
=0.5PD によって決まる位置で中心に置かれることになる。この実施形態において、設計ピッチPD が(3PCrit−ΔW)より小さいかまたはこれと等しい限り、1つのSRAFのみが必要とされることになる。SRAFの幅wa
は、転写され得るしきい値幅より小さいが、マスク上に製造可能であるような大きさになるように選択される。最小SRAF幅は、マスク技術によって決められるかまたは、ピッチPD(SRAFを含む)における基本構造体の焦点深度を、SRAFなしの同じピッチPD
における基本構造体の焦点深度よりも大きい数値まで高めるSRAF幅によって決められる。例えば、SRAF幅wa の好適な実施例は0.2λ/NAである。結合パターン(すなわち基本構造体およびSRAF双方を含む)の得られるピッチPCombinedは、臨界ピッチに等しくないかもしれないが、臨界ピッチPCritに実質的に対応する値を有することとなることに留意されたい。この例では、結合ピッチは、(PTrans
+ΔW)/2から(3PCrit−ΔW)/2まで変化する。
図8は、基本ピッチPD が3PCritより大きいかまたはこれに等しい場合の、本発明の好適な実施形態を説明する。X方向に繰り返す構造体301のパターン300(便宜上、2つの構造体301のみが示される)が示され、ここで4PCrit≦PD ≦5PCrit−ΔWである。この場合に、3つのSRAFが、IC設計レイアウト・パターン300内の基本構造体301のそれぞれの間に配置される。SRAF(712および714)は、臨界ピッチPCritに等しい距離(すなわちL1 )で、左右対称に、基本構造体301のそれぞれの中間点から配置される。第3のSRAF711は、2つの基本構造体301の間の中間点、すなわちPD
/2に等しい距離L2 に配置される。したがって、結合ピッチPCombinedは均一ではないが、それにもかかわらず、基本構造体301に加えてSRAF712,711および714の修正パターンは、臨界ピッチとほぼ同じ結合ピッチを有し、臨界ピッチPCritを有するパターンについてのプロセス・ウィンドウとほぼ同等のプロセス・ウィンドウで転写される傾向にある。
本発明によれば、いったん臨界ピッチが選択されると、輪帯照明についての最適内側半径および外側半径を決定できる。加えて、SRAFを必要としないことを示す最大ピッチである遷移ピッチが決定される。次に、遷移ピッチを超える設計ピッチを有する周期パターンが特定される場合には、少なくとも1つのSRAFを、周期パターンの基本(臨界)構造体のそれぞれの間の中間の位置に追加する。設計ピッチが臨界ピッチ(ライト・グリッドの分解能の範囲内で)の付加的倍数(additional
multiple)をおよそ超える場合はいつでも、追加のSRAFが設計基本構造体または臨界構造体のそれぞれの間に付加される。SRAFは、好ましくは、それぞれの基本構造体から臨界ピッチに等しい距離で対称的に配置され、奇数個のSRAFが存在する場合には、1つのSRAFは、基本構造体のそれぞれの間の中間位置に配置されることになる。図9は、本発明の好適な実施の形態において、いくつのSRAFが基本構造体パターンの各ペアの間に追加されるかを要約する表を示す。図10は、周期パターンの基本(臨界)構造体の中間点に関するSRAFの対称的配置のためのルールを与える別の表を示す。SRAF位置L1
,L2 ,…LPは、用いられるSRAFの総数Nに従って、基本(臨界)構造体301のそれぞれの中間点から対称である。一般的には、SRAFの最大数(例えばN=4)は必要とされる全てである。上述したように幅wa
は、好ましくは転写されない最大幅となるように選ばれる一方、転写されないがマスク上に製造可能な幅とすることができる。好ましくは、SRAF幅はマスク中で均一となるように選ばれ、例えば、0.2λ/NAの値を有するが、SRAFの幅は、幅が変化するように選択することもできる。
SRAFが追加されるべき最大設計ピッチPMax は、有効に孤立しているピッチとなるように選択される。すなわち、ピッチが最大寸法を超える場合、ピッチが増加するにつれて光学作用の変化は認識できない。この最大寸法は、当該距離を超えると隣り合う構造体間の光相互作用が有効(例えば光近接効果など)でなくなる距離である、最大“光相互作用”距離とみなすことができる。本発明によれば、最大設計ピッチPMax
が、少なくとも最大“光相互作用”距離となるように、そして好ましくはそれ以上となる(例えば“光相互作用”距離の約2倍)ように選択され、レジスト拡散効果のような他の相互作用効果が補償され封じられることを保証する。
Max を超えるような最も近い隣接距離を有する構造体を“孤立した”構造体と称する。図11を参照すると、本発明にしたがって、それぞれの孤立構造体601について、偶数(例えばN/2)のSRAF706が、図11に示すように相互から中心/中心で測って距離PCritだけそれぞれが間隔を置いて孤立構造体601の両側に配置される。一般的な応用については、SRAFの数は好ましくはN=4に限定される。上述したように、それぞれのSRAFの幅wa
は、それが転写されないように十分に狭いが、マスク上に製造可能なように十分大きく選択する必要があり、好ましくは、転写されない最大のものとする。
本発明は、SRAFを配置するより簡略な方法に比べて焦点深度および像コントラストの改善をもたらし、一般に生成に数時間を要する厳密なモデリング方法に比べて生成に数秒しかかからないSRAF構成を、マスク設計レイアウトにおいて、提供する。
図12は、マスク設計内にSRAFを構成する本発明の方法の実施形態のフローチャートを示す。例えば集積回路パターン用のような所望の設計レイアウトを規定する(ブロック701)。他のパラメータも規定する(ブロック702)。当該他のパラメータは、半導体ウェハ上に所望の設計レイアウトを描画し形成するよう設計されたマスクと共に用いられる輪帯照明光源を用いるために構成されるリソグラフィ投影システムを記述するパラメータを含み、マスクを製造するマスク・ライタ・ツールによって用いられるライト・デルタ(またはライト・グリット)を記述するパラメータも含む。設計レイアウトを次に分析して、例えば、下にあるパターンに対して厳密な重ね合わせ公差が要求される場合のように、臨界ピッチPCritを有するパターンを特定する(ブロック705)。また、ブロック705において、最適に臨界ピッチを描画する(例えば最適のコントラストおよび焦点深度で)、対応する最適または変調加重半径座標σCritを、例えば、式23の関係σCrit=λ/2NA・PCritを用いることによって次に確定する。同様に、輪帯照明の内側半径および外側半径を、SRAFが組み込まれた後の修正設計レイアウトにおいて期待されるピッチの範囲に関して最適に構成された輪帯照明光源について確定する(ブロック707)。好ましくは、式24のように、設計レイアウト内の最小ピッチPMin
に従うように外側半径σouter を選択することによってこれを実行する。内側半径σinner は、SRAFを含む最終修正レイアウトの最大ピッチが(例えば最適のコントラストと焦点深度で)最適に転写されるように選択する必要がある。好ましくは、σCritとσouter とがいったん確定後、式22を解くことによってσinner
を確定する。
SRAFをマスク・レイアウトに追加することを必要とする設計レイアウト内のピッチを識別するために遷移ピッチPTrans を選択する。遷移ピッチは、パターンが良好なコントラストと焦点深度とで転写されるためにSRAFを必要としない最大ピッチである。好ましくは、SRAFを伴わないピッチ(すなわち補助されないピッチ)を有する全てのパターンが輪帯光源の照明範囲によってカバーされることを保証するようにPTrans
を選択する。例えば、好適な実施形態において、λ/2NAσinner と(2PCrit−ΔW)とのうちの小さい方となるように遷移ピッチを選択する。次に、設計レイアウトを分析して、遷移ピッチより大きく、したがってマスク・レイアウトに追加されたSRAFを有することになる設計ピッチPD
を持つ基本(臨界)設計構造体のパターンを特定する(ブロック709)。好適な実施形態において、PD ≧PTrans +ΔWの場合、少なくとも1つのSRAFが追加されることになる。好ましくは、図9に示されたようなルールに従って、SRAFの数を確定する。ピッチPD
を有する特定されたパターン内の基本構造体のそれぞれ間のSRAFの配置を行い、SRAFによって修正された結果得られたマスク・パターンがPCritにほぼ対応する結合ピッチを有するようにし(ブロック711)、所定範囲の照明に対して十分に良好でできる限り最適な像を確保する。SRAFを配置する好ましいルールのセットを図10に示す。上述し、図11に示すように、孤立した構造体も特定でき、SRAFを臨界ピッチにほぼ一致するように配置できる。設計パターンの分析を継続して(ブロック713)、全てのパターンと孤立構造体とが特定されるまでブロック709および711のステップを繰り返し、次に、マスク設計プロセスを通常のように継続し、例えば、製造可能性および他の制約を満たすように設計を完了することもできる。
本発明に係る方法を、図13に示すコンピュータ・システム800において実施できる。例えば図12に略述された方法のステップを実行する命令およびデータを含むコンピュータ・プログラムを、フロッピー(R)ディスク,コンパクト・ディスク,またはハード・ディスクのようなコンピュータ可読媒体810に格納できる。コンピュータ可読媒体は、中央演算処理装置(CPU)801によって読み取ることができる。CPU801は、入力装置803(例えば、キーボード,マウス,または他の入力装置)と、出力装置805(例えば、表示モニタ,プリンタ,または他の出力装置)とを備え、これらを通して、入力パラメータ(例えば照明波長,マスク・ライト・デルタ,および最初のIC設計レイアウト)を当該システムへ提供できる。コンピュータ・システムは、また、他のコンピュータ・システムまたはデバイス,ツール,もしくはネットワークなどへの接続813を有することができ、この接続を通じて、データおよび命令(例えばSRAFを含む修正マスク・レイアウト)を、コンピュータ・システム800と他のシステム,ツール,デバイスまたはネットワークとの間で交換できる。
リソグラフィ投影システムの断面図である。 輪帯照明光源の平面図である。 従来の方法に係るサブレゾルーション補助構造体の配置を含む集積回路レイアウトの基本構造体のパターンの一部を示す図である。 従来の方法に係るサブレゾルーション補助構造体の配置を含む集積回路レイアウトの孤立した構造体を示す図である。 反復モデリング方法に係るサブレゾルーション補助構造体の配置を含む集積回路レイアウトの基本構造体のパターンの一部を示す図である。 反復モデリング方法に係るサブレゾルーション補助構造体の配置を含む集積回路レイアウトの孤立した構造体を示す図である。 本発明に係る方法によるサブレゾルーション補助構造体の配置を含む集積回路レイアウトの基本構造体のパターンの一部を示す図である。 本発明に係る方法によるサブレゾルーション補助構造体の配置を含む集積回路レイアウトの基本構造体のパターンの一部を示す図である。 本発明に従って、含まれるべきサブレゾルーション補助構造体の数を確定するためのルール・セットを示す図である。 本発明に従って、サブレゾルーション補助構造体の配置を確定するためのルール・セットを示す図である。 本発明に係るサブレゾルーション補助構造体の配置を含む集積回路レイアウトの孤立した構造体を示す図である。 本発明に係る方法の実施形態のフローチャートを示す図である。 本発明に係る方法を実施するコンピュータ・システムおよびプログラム記録媒体を説明する図である。
符号の説明
10,12,14,16,17,18,20,22,23,24,25,26,28,30 サブレゾル−ション補助構造体(SRAF)
11 臨界構造体
15 孤立したライン(構造体)
100 リソグラフィ投影システム
101 光軸
110 瞳(絞り)、輪帯照明光源
120 コンデンサ・レンズ
130 照明ビーム
140 マスク
150 投影レンズ
160 ウェハ
300 周期パターン
301 繰り返し構造体、基本構造体
601 孤立構造体
706,710,711,712,714 サブレゾル−ション補助構造体(SRAF)
800 コンピュータ・システム
801 中央演算処理装置(CPU)
803 入力装置
805 出力装置
810 コンピュータ可読媒体
813 接続

Claims (20)

  1. 集積回路(IC)を製造する方法であって、
    a)輪帯照明光源を有するリソグラフィ投影システムのシステム・パラメータを与える工程であって、前記システム・パラメータは、投影開口数NA,前記輪帯照明光源の波長λ,内側半径σinner
    および外側半径σouter を含む工程と、
    b)臨界ピッチPCritを有するパターン内に配設された複数の第1の臨界構造体を含むIC設計レイアウトを与える工程であって、前記臨界ピッチは、前記設計レイアウトの最小ピッチPMin
    より大きいかまたはこれと等しく、かつ、前記設計レイアウトの最大ピッチPMax より小い工程と、
    c)前記臨界ピッチに対応する最適なリソグラフィ・プロセス・ウィンドウを与える臨界半径σCritを確定する工程と、
    d)前記輪帯照明光源の前記外側半径および前記内側半径を確定して前記臨界半径が前記内側半径より大きいかまたはこれに等しく、かつ、前記外側半径より小さいかまたはこれと等しくなるようにする工程と、
    e)サブレゾルーション補助構造体(SRAF)の追加が必要ない最大ピッチとして選択される遷移ピッチPTrans を確定する工程と、
    f)前記遷移ピッチPTrans より大きい設計ピッチPD を有する設計レイアウト内で複数の第2の臨界構造体を特定する工程と、
    g)前記第2の臨界構造体のそれぞれの間の前記IC設計レイアウト内に1つ以上のSRAFを配設して、SRAFと前記臨界ピッチにほぼ対応する結合ピッチPCombinedを有する前記第2の臨界構造体の最終結合パターンを含む修正IC設計レイアウトを形成する工程と、
    h)前記リソグラフィ投影システムで用いられるマスク・レイアウトを設計する工程であって、前記マスク・レイアウトは、前記1つ以上のSRAFと前記第2臨界構造体との前記最終結合パターンを含む前記修正IC設計レイアウトに対応する工程と、を含む方法。
  2. 前記最大ピッチPMax は、SRAFの組込みが最適なリソグラフィ・プロセス・ウィンドウを実質的に向上させる最大幅ピッチとなるように選択される請求項1に記載の方法。
  3. 前記外側半径σouter は、式1に従って確定される請求項1に記載の方法。
    Figure 2004266269
  4. 式2に従って前記外側半径σouter を確定する工程と、
    Figure 2004266269
    式3に従って前記臨界ピッチPCritに対応する臨界半径σCritを確定する工程と、
    Figure 2004266269
    式4を解くことによって前記内側半径σinner を確定する工程と、をさらに含む請求項1に記載の方法。
    Figure 2004266269
  5. 前記内側半径σinner を確定する工程は、数値積分をさらに含む請求項4に記載の方法。
  6. マスク・ライタ・ツールのライト・デルタΔWを与え、式5と(2PCrit−ΔW)とのうちの小さい方の値を有するように前記遷移ピッチPTrans
    を確定する工程をさらに含む請求項1に記載の方法。
    Figure 2004266269
  7. マスク・ライタ・ツールのライト・デルタΔWを与える工程をさらに含み、前記設計ピッチPD は、前記遷移ピッチPTrans
    と前記ライト・デルタとの和(PTrans +ΔW)より大きく、前記1つ以上のSRAFを配設する工程が、前記設計ピッチPD
    が値(PTrans +ΔW)≦PD ≦(3PCrit−ΔW)を有する場合に、前記第2の臨界構造体のそれぞれの間に1つのSRAFを配設する工程か、あるいは、前記設計ピッチPD
    が3PCritより大きいかまたはこれと等しく、かつ最大ピッチPMax
    より小さいかまたはこれと等しい値を持つ場合に、SRAFの数Nが(N+1)PCrit≦PD
    ≦[(N+2)PCrit−ΔW]の関係を満たして、前記第2の臨界構造体のそれぞれの間に2つ以上のSRAFを配設する工程をさらに含む請求項1に記載の方法。
  8. 前記ライト・デルタΔWを有する前記マスク・ライタ・ツールを用いて、前記マスク・レイアウトに従ってマスクを形成する工程をさらに含む請求項7に記載の方法。
  9. 前記マスク・レイアウト内の前記1つ以上のSRAFのそれぞれは、少なくとも最小製造可能幅と同程度広く、かつ、前記リソグラフィ投影システムを用いて転写(焼付け)できる幅よりも小さいSRAF幅を有する請求項1に記載の方法。
  10. 集積回路(IC)を製造する方法であって、
    a)輪帯照明光源を有するリソグラフィ投影システムのシステム・パラメータを与える工程であって、前記システム・パラメータは、投影開口数NA,前記輪帯照明光源の波長λ,内側半径σinner
    および外側半径σouter を含む工程と、
    b)マスク・ライタ・ツールのライト・デルタΔWを与える工程と、
    c)臨界ピッチPCritを有するパターン内に配設された複数の第1の臨界構造体を含むIC設計レイアウトを与える工程であって、前記臨界ピッチは、前記設計レイアウトの最小ピッチPMin
    より大きいかまたはこれと等しく、かつ、光相互作用が有意である前記設計レイアウトの最大ピッチPMax よりも小さい工程と、
    d)式6に従って前記外側半径σouter を確定する工程と、
    Figure 2004266269
    e)式7に従って臨界ピッチPCritに対応する臨界半径σCritを確定する工程と、
    Figure 2004266269
    f)式8を解くことによって前記内側半径σinner を確定する工程と、
    Figure 2004266269
    g)式9と(2PCrit−ΔW)とのうちの小さい方の値を有する遷移ピッチPTrans
    を確定する工程であって、前記遷移ピッチはサブレゾルーション補助構造体(SRAF)が要求されない最大ピッチである工程と、
    Figure 2004266269
    h)前記遷移ピッチと前記ライト・デルタの和(PTrans +ΔW)より大きいかまたはこれと等しい設計ピッチPD を有する前記設計レイアウト内で複数の第2の臨界構造体を特定する工程と、
    i)前記第2の臨界構造体のそれぞれの間の前記IC設計レイアウト内に1つ以上のSRAFを配設する工程であって、前記設計ピッチPD が値(PTrans
    +ΔW)≦PD ≦(3PCrit−ΔW)を有する場合に1つのSRAFが前記第2の臨界構造体のそれぞれの間に配設され、あるいは、前記設計ピッチPD
    が3PCritより大きいかまたはこれと等しく、かつ、前記最大ピッチPMax
    より小さいかまたはこれと等しい値を有する場合、Nが関係(N+1)PCrit≦PD
    ≦[(N+2)PCrit−ΔW」を満たして、2つ以上のN個のSRAFを、前記第2の臨界構造体のそれぞれの間に配設し、前記臨界ピッチにほぼ対応する結合ピッチPCombinedを有するSRAFと前記第2の臨界構造体との最終結合パターンを含む修正IC設計レイアウトを形成する工程と、
    j)前記修正IC設計レイアウトに従うマスクのマスク・レイアウトを設計する工程であって、前記マスクは前記システム・パラメータを有するリソグラフィ投影システムで用いられ、かつ前記マスクは前記ライト・デルタを有するマスク・ライタ・ツールを用いて形成される工程と、を含む方法。
  11. 集積回路(IC)設計レイアウトを製造するマスク内のサブレゾルーション補助構造体(SRAF)の構成をコンピュータに確定させるコンピュータ可読プログラム・コード手段を含むコンピュータ使用可能媒体を含み、前記コンピュータ・プログラム記録媒体内のコンピュータ可読プログラム・コード手段は、
    a)リソグラフィ投影システムのパラメータをコンピュータに格納させるコンピュータ可読プログラム・コード手段であって、前記パラメータは投影開口数NAと輪帯照明光源の波長λとを含み、前記輪帯照明光源は内側半径σinner
    から外側半径σouter までの範囲の半径寸法を有する手段と、
    b)臨界構造体の第1のパターンの臨界ピッチPCritと、IC設計レイアウト内のパターンの最小ピッチPMin
    および最大ピッチPMax をコンピュータに格納させるコンピュータ可読プログラム・コード手段であって、前記臨界ピッチPCritは前記IC設計レイアウトの最小ピッチPMin より大きいかまたはこれと等しく、かつ、前記IC設計レイアウトの最大ピッチPMax
    より小さい手段と、
    c)前記輪帯照明光源の前記外側半径σouter と前記内側半径σinner とをコンピュータに確定させるコンピュータ可読プログラム・コード手段であって、臨界半径σCritは値σinner ≦σCrit≦σouter
    を有し、σCritは前記臨界ピッチPCritを有するパターンに最適な像を与える手段と、
    d)前記臨界ピッチPCritより大きい遷移ピッチPTrans
    をコンピュータに格納させるコンピュータ可読プログラム・コード手段と、
    e)前記遷移ピッチPTrans より大きい設計ピッチPD を有する前記IC設計レイアウト内の第2の臨界構造体の第2のパターンをコンピュータに特定させるコンピュータ可読プログラム・コード手段と、
    f)前記第2の臨界構造体のそれぞれの間に1つ以上のSRAFを配設して、SRAFと前記第2の臨界構造体との最終結合パターンを含む修正IC設計レイアウトをコンピュータに形成させるコンピュータ可読プログラム・コード手段であって、前記最終結合パターンはPCritにほぼ対応する結合ピッチPCombinedを有する手段と、
    g)前記内側半径σinner および前記外側半径σouter を有する前記輪帯照明光源を含む前記リソグラフィ投影システムで使用されるマスクを製造するためのマスク・レイアウトをコンピュータに設計させるコンピュータ可読プログラム・コード手段であって、前記マスク・レイアウトは、前記1つ以上のSRAFと前記第2の臨界構造体とからなる前記最終結合パターンを含む前記修正IC設計レイアウトに対応する手段とを含むコンピュータ・プログラム記録媒体。
  12. 前記最大ピッチPMax は、SRAFの組込みが像特性を実質的に向上させる最大幅ピッチとなるように選択される請求項11に記載のコンピュータ・プログラム記録媒体。
  13. 前記外側半径σouter は、式10に従って決定される請求項11に記載のコンピュータ・プログラム記録媒体。
    Figure 2004266269
  14. 式11に従って前記外側半径σouter をコンピュータに確定させ、式12に従って前記臨界半径σCritをコンピュータに確定させ、式13を解くことによって前記内側半径σinner
    をコンピュータに確定させるコンピュータ可読プログラム・コード手段をさらに備える請求項11に記載のコンピュータ・プログラム記録媒体。
    Figure 2004266269
    Figure 2004266269
    Figure 2004266269
  15. 前記内側半径σinner をコンピュータに確定させるステップは、式14の数値積分をさらに含む請求項14に記載のコンピュータ・プログラム記録媒体。
    Figure 2004266269
  16. コンピュータに、マスク・ライタ・ツールのライト・デルタΔWを格納させ、前記遷移ピッチPTrans を式15と(2PCrit−ΔW)とのうちの小さい方の値に割り当てさせるコンピュータ可読プログラム・コード手段をさらに含む請求項11に記載のコンピュータ・プログラム記録媒体。
    Figure 2004266269
  17. マスク・ライタ・ツールのライト・デルタΔWをコンピュータに格納させるコンピュータ可読プログラム・コード手段をさらに含み、前記設計ピッチPD
    は、前記遷移ピッチPTrans と前記ライト・デルタとの和(PTrans +ΔW)より大きく、前記1つ以上のSRAFをコンピュータによって配設させるステップは、前記設計ピッチPD
    が値(PTrans +ΔW)≦PD ≦(3PCrit
    −ΔW)を持つ場合に前記第2の臨界構造体のそれぞれの間に1つのSRAFを配設するステップかあるいは、前記設計ピッチPD が3PCritより大きいかまたはこれと等しく、かつ前記最大ピッチPMax より小さいかまたはこれと等しい値を有する場合、SRAFの数Nが関係(N+1)PCrit≦PD ≦[(N+2)PCrit
    −ΔW]を満たして、前記第2の臨界構造体のそれぞれの間に2つ以上のSRAFを配設するステップをさらに含む請求項11に記載のコンピュータ・プログラム記録媒体。
  18. 前記マスク・レイアウト内の前記1つ以上のSRAFのそれぞれは、少なくとも最小製造可能幅と同程度広く、かつ、前記リソグラフィ投影システムを用いて転写される幅より小さいSRAF幅を有する請求項11に記載のコンピュータ・プログラム記録媒体。
  19. 集積回路(IC)設計レイアウトを製造するマスク内のサブレゾルーション補助構造体(SRAF)の構成をコンピュータに確定させるコンピュータ可読プログラム・コード手段を含むコンピュータ使用可能媒体を含み、前記コンピュータ・プログラム記録媒体内のコンピュータ可読プログラム・コード手段は、
    a)投影開口数NAおよび輪帯照明光源の波長λを含むリソグラフィ投影システムのパラメータをコンピュータに格納させるコンピュータ可読プログラム・コード手段であって、前記輪帯照明光源は、内側半径σinner
    から外側半径σouter までの範囲の半径寸法を有する手段と、
    b)マスク・ライタ・ツールのライト・デルタΔWをコンピュータに格納させるコンピュータ可読プログラム・コード手段と、
    c)臨界ピッチPCritを有するパターン内に配設された複数の第1の臨界構造体を含むIC設計レイアウトをコンピュータに格納させるコンピュータ可読プログラム・コード手段であって、前記臨界ピッチPCritは、前記IC設計レイアウトの最小ピッチPMin より大きいかまたはこれと等しく、かつ、前記IC設計レイアウトの最大ピッチPMax
    より小さい手段と、
    d)式16に従って前記外側半径σouter をコンピュータに確定させるコンピュータ可読プログラム・コード手段と、
    Figure 2004266269
    e)式17に従って前記臨界ピッチPCritに対応する臨界半径σCritをコンピュータに確定させるコンピュータ可読プログラム・コード手段と、
    Figure 2004266269
    f)式18を解くことによって前記内側半径σinner をコンピュータに確定させるコンピュータ可読プログラム・コード手段と、
    Figure 2004266269
    g)式19と(2PCrit−ΔW)とのうちのいずれか小さい方の値を有する遷移ピッチPTrans
    をコンピュータに確定させるコンピュータ可読プログラム・コード手段と、
    Figure 2004266269
    h)前記遷移ピッチと前記ライト・デルタとの和(PTrans +ΔW)より大きい設計ピッチPD を有する前記設計レイアウト内の複数の第2の臨界構造体をコンピュータに特定させるコンピュータ可読プログラム・コード手段と、
    i)前記設計ピッチPD が値(PTrans +ΔW)≦PD ≦(3PCrit −ΔW)を有する場合、前記複数の第2の臨界構造体のそれぞれの間に1つのSRAFをコンピュータによって配設させるか、あるいは、前記設計ピッチPD
    が3PCrit より大きいかまたはこれと等しく、かつ、最大ピッチPMax
    より小さいかまたはこれと等しい値を有する場合、SRAFの数Nが関係(N+1)PCrit≦PD
    ≦[(N+2)PCrit −ΔW]を満たして、前記第2の臨界構造体のそれぞれの間に2つ以上のSRAFをコンピュータによって配設させる手段とを含む、コンピュータ・プログラム記録媒体。
  20. 前記内側半径σinner をコンピュータに確定させるステップは、式20の数値積分をさらに含む請求項19に記載のコンピュータ・プログラム記録媒体。
    Figure 2004266269
JP2004020551A 2003-02-28 2004-01-28 ピッチ基準のサブレゾル−ション補助構造体(sraf)設計 Expired - Fee Related JP4034745B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/378,579 US6964032B2 (en) 2003-02-28 2003-02-28 Pitch-based subresolution assist feature design

Publications (2)

Publication Number Publication Date
JP2004266269A true JP2004266269A (ja) 2004-09-24
JP4034745B2 JP4034745B2 (ja) 2008-01-16

Family

ID=32908210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004020551A Expired - Fee Related JP4034745B2 (ja) 2003-02-28 2004-01-28 ピッチ基準のサブレゾル−ション補助構造体(sraf)設計

Country Status (2)

Country Link
US (1) US6964032B2 (ja)
JP (1) JP4034745B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303498A (ja) * 2005-04-15 2006-11-02 Samsung Electronics Co Ltd フォトマスクのテストパターンイメージから印刷されたテストフィーチャーを用いるフォトリソグラフィ工程における焦点変化を測定するシステム及び方法
WO2007010621A1 (ja) * 2005-07-22 2007-01-25 Fujitsu Limited フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法
JP2009109581A (ja) * 2007-10-26 2009-05-21 Toshiba Corp 半導体装置の製造方法
JP2010531463A (ja) * 2007-06-04 2010-09-24 エーエスエムエル ネザーランズ ビー.ブイ. モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法
JP2012098397A (ja) * 2010-10-29 2012-05-24 Canon Inc マスクのデータを作成するためのプログラム
US8243524B2 (en) 2009-03-16 2012-08-14 Kabushiki Kaisha Toshiba Semiconductor storage device
KR20170107880A (ko) * 2016-03-16 2017-09-26 삼성전자주식회사 포토 마스크 제조 방법 및 시스템
US9779186B2 (en) 2007-08-28 2017-10-03 Asml Netherlands B.V. Methods for performing model-based lithography guided layout design

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7302672B2 (en) * 2002-07-12 2007-11-27 Cadence Design Systems, Inc. Method and system for context-specific mask writing
US7231628B2 (en) * 2002-07-12 2007-06-12 Cadence Design Systems, Inc. Method and system for context-specific mask inspection
WO2004008246A2 (en) 2002-07-12 2004-01-22 Cadence Design Systems, Inc. Method and system for context-specific mask writing
TWI225574B (en) * 2003-05-01 2004-12-21 Nanya Technology Corp Photomask structure and method of reducing lens aberration and pattern displacement
US7024638B2 (en) * 2003-07-14 2006-04-04 Cadence Design Systems, Inc. Method for creating patterns for producing integrated circuits
US7550235B2 (en) * 2003-09-05 2009-06-23 Asml Masktools B.V. Method and apparatus for performing model based placement of phase-balanced scattering bars for sub-wavelength optical lithography
US7288344B2 (en) * 2003-10-31 2007-10-30 Intel Corporation Accommodating diffraction in the printing of features on a substrate
JP4585197B2 (ja) * 2003-12-22 2010-11-24 ルネサスエレクトロニクス株式会社 レイアウト設計方法およびフォトマスク
US7251807B2 (en) * 2005-02-24 2007-07-31 Synopsys, Inc. Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
DE602006002044D1 (de) * 2005-02-23 2008-09-18 Asml Masktools Bv Methode und Apparat zur Optimierung der Beleuchtung einer Schicht eines vollständigen Chips
US7475382B2 (en) * 2005-02-24 2009-01-06 Synopsys, Inc. Method and apparatus for determining an improved assist feature configuration in a mask layout
JP4634849B2 (ja) 2005-04-12 2011-02-16 株式会社東芝 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法
JP2008028037A (ja) * 2006-07-19 2008-02-07 Nec Electronics Corp 半導体装置の製造方法
US7510960B2 (en) * 2006-08-29 2009-03-31 International Business Machines Corporation Bridge for semiconductor internal node
US8028252B2 (en) * 2007-09-14 2011-09-27 Luminescent Technologies Inc. Technique for determining mask patterns and write patterns
US20090121357A1 (en) * 2007-11-08 2009-05-14 International Business Machines Corporation Design structure for bridge of a seminconductor internal node
US20090191468A1 (en) * 2008-01-29 2009-07-30 International Business Machines Corporation Contact Level Mask Layouts By Introducing Anisotropic Sub-Resolution Assist Features
US20090250760A1 (en) * 2008-04-02 2009-10-08 International Business Machines Corporation Methods of forming high-k/metal gates for nfets and pfets
US7975246B2 (en) * 2008-08-14 2011-07-05 International Business Machines Corporation MEEF reduction by elongation of square shapes
US8184264B2 (en) * 2008-12-01 2012-05-22 Micron Technologies, Inc. Calibration methods and devices useful in semiconductor photolithography
JP5450262B2 (ja) 2010-05-28 2014-03-26 株式会社東芝 補助パターン配置方法、プログラムおよびデバイス製造方法
EP2570854B1 (en) 2011-09-16 2016-11-30 Imec Illumination-source shape definition in optical lithography
US8822104B2 (en) 2011-12-16 2014-09-02 Nanya Technology Corporation Photomask
US8806391B2 (en) * 2012-07-31 2014-08-12 United Microelectronics Corp. Method of optical proximity correction according to complexity of mask pattern
JP7390804B2 (ja) * 2019-05-17 2023-12-04 キヤノン株式会社 露光装置、露光方法、決定方法および物品製造方法
CN111474828B (zh) * 2020-04-26 2023-02-03 上海华力集成电路制造有限公司 一种增加孔层图形工艺窗口的opc修正方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200894B2 (ja) * 1991-03-05 2001-08-20 株式会社日立製作所 露光方法及びその装置
US5242770A (en) * 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
DE69319901T2 (de) * 1992-04-06 1999-03-25 Microunity Systems Eng Methode zur herstellung eines lithographischen musters in einem verfahren zur herstellung von halbleitervorrichtungen
US5256505A (en) * 1992-08-21 1993-10-26 Microunity Systems Engineering Lithographical mask for controlling the dimensions of resist patterns
US5447810A (en) * 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
US5636002A (en) * 1994-04-29 1997-06-03 Lucent Technologies Inc. Auxiliary mask features for enhancing the resolution of photolithography
JP2917879B2 (ja) * 1995-10-31 1999-07-12 日本電気株式会社 フォトマスク及びその製造方法
KR0171947B1 (ko) * 1995-12-08 1999-03-20 김주용 반도체소자 제조를 위한 노광 방법 및 그를 이용한 노광장치
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US5723233A (en) * 1996-02-27 1998-03-03 Lsi Logic Corporation Optical proximity correction method and apparatus
US5707765A (en) * 1996-05-28 1998-01-13 Microunity Systems Engineering, Inc. Photolithography mask using serifs and method thereof
US5849440A (en) * 1996-07-02 1998-12-15 Motorola, Inc. Process for producing and inspecting a lithographic reticle and fabricating semiconductor devices using same
US5821014A (en) * 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
US5958635A (en) * 1997-10-20 1999-09-28 Motorola, Inc. Lithographic proximity correction through subset feature modification
US6081658A (en) * 1997-12-31 2000-06-27 Avant! Corporation Proximity correction system for wafer lithography
TW396398B (en) * 1998-06-11 2000-07-01 United Microelectronics Corp Method for designing the assist feature to increase the process window
US6120952A (en) * 1998-10-01 2000-09-19 Micron Technology, Inc. Methods of reducing proximity effects in lithographic processes
US6013397A (en) * 1998-11-04 2000-01-11 United Microelectronics Corp. Method for automatically forming a phase shifting mask
US6291112B1 (en) * 1998-11-13 2001-09-18 United Microelectronics Corp. Method of automatically forming a rim phase shifting mask
US6120953A (en) * 1999-04-23 2000-09-19 United Microelectronics Corp. Method of optical proximity correction
US6373553B1 (en) * 1999-09-20 2002-04-16 Intel Corp. Photo-lithographic method to print a line-space pattern with a pitch equal to half the pitch of the mask
US6312856B1 (en) * 1999-12-07 2001-11-06 United Microelectronics Corp. Half-tone phase shift mask for fabrication of poly line
US6421820B1 (en) * 1999-12-13 2002-07-16 Infineon Technologies Ag Semiconductor device fabrication using a photomask with assist features
US6459156B1 (en) * 1999-12-22 2002-10-01 Motorola, Inc. Semiconductor device, a process for a semiconductor device, and a process for making a masking database
US6303252B1 (en) * 1999-12-27 2001-10-16 United Microelectronics Corp. Reticle having assist feature between semi-dense lines
US6335130B1 (en) * 2000-05-01 2002-01-01 Asml Masktools Netherlands B.V. System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features
US6338922B1 (en) * 2000-05-08 2002-01-15 International Business Machines Corporation Optimized alternating phase shifted mask design
US6413683B1 (en) * 2000-06-23 2002-07-02 International Business Machines Corporation Method for incorporating sub resolution assist features in a photomask layout
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6472108B1 (en) * 2000-10-10 2002-10-29 United Microelectronics Corp. Optical proximity correction method
TWI285295B (en) * 2001-02-23 2007-08-11 Asml Netherlands Bv Illumination optimization in lithography
US6519760B2 (en) * 2001-02-28 2003-02-11 Asml Masktools, B.V. Method and apparatus for minimizing optical proximity effects
TWI285299B (en) * 2001-04-04 2007-08-11 Asml Netherlands Bv Lithographic manufacturing process, lithographic projection apparatus, and device manufactured thereby
US6620564B2 (en) * 2002-02-01 2003-09-16 Macronix International Co., Ltd. Method for patterning semiconductors through adjustment of image peak side lobes

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303498A (ja) * 2005-04-15 2006-11-02 Samsung Electronics Co Ltd フォトマスクのテストパターンイメージから印刷されたテストフィーチャーを用いるフォトリソグラフィ工程における焦点変化を測定するシステム及び方法
US7971160B2 (en) 2005-07-22 2011-06-28 Fujitsu Semiconductor Limited Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask
WO2007010621A1 (ja) * 2005-07-22 2007-01-25 Fujitsu Limited フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法
CN102566254A (zh) * 2007-06-04 2012-07-11 Asml荷兰有限公司 用于实施基于模型的光刻引导的布局设计的方法
JP2010531463A (ja) * 2007-06-04 2010-09-24 エーエスエムエル ネザーランズ ビー.ブイ. モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法
JP2013190828A (ja) * 2007-06-04 2013-09-26 Asml Netherlands Bv モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法
CN102566254B (zh) * 2007-06-04 2014-02-26 Asml荷兰有限公司 用于在掩模布局中布置亚分辨辅助特征的方法以及确定一个或更多个特征的位置的方法
US8732625B2 (en) 2007-06-04 2014-05-20 Asml Netherlands B.V. Methods for performing model-based lithography guided layout design
US9779186B2 (en) 2007-08-28 2017-10-03 Asml Netherlands B.V. Methods for performing model-based lithography guided layout design
JP2009109581A (ja) * 2007-10-26 2009-05-21 Toshiba Corp 半導体装置の製造方法
US8243524B2 (en) 2009-03-16 2012-08-14 Kabushiki Kaisha Toshiba Semiconductor storage device
JP2012098397A (ja) * 2010-10-29 2012-05-24 Canon Inc マスクのデータを作成するためのプログラム
KR20170107880A (ko) * 2016-03-16 2017-09-26 삼성전자주식회사 포토 마스크 제조 방법 및 시스템
KR102655963B1 (ko) 2016-03-16 2024-04-08 삼성전자주식회사 포토 마스크 제조 방법 및 시스템

Also Published As

Publication number Publication date
JP4034745B2 (ja) 2008-01-16
US20040172610A1 (en) 2004-09-02
US6964032B2 (en) 2005-11-08

Similar Documents

Publication Publication Date Title
JP4034745B2 (ja) ピッチ基準のサブレゾル−ション補助構造体(sraf)設計
US7512928B2 (en) Sub-resolution assist feature to improve symmetry for contact hole lithography
US7115343B2 (en) Pliant SRAF for improved performance and manufacturability
US7172838B2 (en) Chromeless phase mask layout generation
JP3992688B2 (ja) コンタクト・ホール・マスクの光学的近接補正設計の方法
JP3645242B2 (ja) ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置
US5923566A (en) Phase shifted design verification routine
US7657864B2 (en) System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques
JP5588853B2 (ja) ダークフィールド二重双極子イメージングプロセスで使用する相補マスクを作成する方法、デバイス製造方法、および相補マスクセット
JP5143356B2 (ja) 二重露光技術を用いた二重露光方法及びこの二重露光方法のためのフォトマスク
EP1473596A2 (en) Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations
US7165234B2 (en) Model-based data conversion
US7372540B2 (en) Lithographic apparatus and device manufacturing method
US8043797B2 (en) Lithographic apparatus and device manufacturing method
JP2010176144A (ja) ソースおよびマスクの最適化
JP2005183981A (ja) インターフェレンス・マッピング・リソグラフィを使用した画像構造の最適化
JP4398852B2 (ja) プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法
US8103979B2 (en) System for generating and optimizing mask assist features based on hybrid (model and rules) methodology
JP2008076682A (ja) 原版データ作成プログラム、原版データ作成方法、原版作成方法、露光方法及びデバイスの製造方法
Levenson et al. Optical vortex masks for via levels
US6927005B2 (en) Alternating phase shift mask design with optimized phase shapes
JP2013535817A (ja) 集積回路レイアウト内のリソグラフィック結合パターンの迅速評価方法
US6720114B1 (en) Method of forming an alternating phase shift circuitry fabrication mask, method of forming a circuitry fabrication mask having a subtractive alternating phase shift region, and alternating phase shift mask
CN115629517A (zh) Opc修正方法
US20070082425A1 (en) Using a center pole illumination scheme to improve symmetry for contact hole lithography

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees