JP2004266269A - ピッチ基準のサブレゾル−ション補助構造体(sraf)設計 - Google Patents
ピッチ基準のサブレゾル−ション補助構造体(sraf)設計 Download PDFInfo
- Publication number
- JP2004266269A JP2004266269A JP2004020551A JP2004020551A JP2004266269A JP 2004266269 A JP2004266269 A JP 2004266269A JP 2004020551 A JP2004020551 A JP 2004020551A JP 2004020551 A JP2004020551 A JP 2004020551A JP 2004266269 A JP2004266269 A JP 2004266269A
- Authority
- JP
- Japan
- Prior art keywords
- pitch
- critical
- crit
- computer
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70125—Use of illumination settings tailored to particular mask patterns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】IC設計について臨界ピッチを特定し、マスクを通して投影された像が設計レイアウト内のピッチの全範囲に関して最適化されるように輪帯照明光源の最適な内側半径座標σinnerおよび外側半径座標σouterを決定する。輪帯照明光源について最適な内側半径および外側半径を確定するための関係を与える。得られるピッチの範囲が臨界ピッチにほぼ対応するように、マスク設計にSRAFの数と配置を付加する。像が最適な特性例えば良好なコントラストおよび良好な焦点深度を有するようにSRAFを構成する方法は、高速である。
【選択図】図12
Description
assist feature)を実現する方法に関する。
=0.5において達成され、これは1組の回折次数のみが描画光学システムを通過できる状態である。露光波長が248nmから157nmへ減少し、そして開口数が0.5から0.85へ増加するときでさえ、従来の光リソグラフィは、k1
=0.5より小さい分解能によってまだ課題がある。k1 =0.5に接近することにより、回折次数の増加による損失に付随した像品質の劣化に起因する困難な問題が課される。
値を0.25に近づける。
=sin-1(mλ/P)で伝搬することになる。一方、非0次回折光のみが格子についての情報を有するので、像を形成するために少なくとも1つの非0次回折光を集光する必要がある。言い換えれば、投影レンズは、少なくとも1次回折ビームおよび0次ビームを集光するために十分大きくならなければならない。オンアクシス照明の場合には、1次回折ビームm=−1およびm=+1は、光軸に対して角度θ1
=±sin-1(λ/P)で伝搬することになり、最小ピッチは、少なくとも3つのビーム(すなわちm=−1,0,および+1)を集光する光学系すなわち、角度2θ1
に相対する次数を集光できる投影レンズの能力によって制限されることになる。ピッチPとP/2に等しい線幅(CD)を有するライン・アンド・スペースを有する格子については、このようなリソグラフィ・システムによって解像可能な最小構造体サイズは、d=0.5λ/NAであり、ここで、sin(θ1
)=NAであり、したがって上述したようにk1 =0.5である。
で回折されずに伝搬することとなり、一方、角度θ1 で伝搬する+1または−1次回折光のうちの一方のみを、ウェハ160上に結像するために集光することが必要である。こうして、OAIは分解能の拡張をもたらす。というのは、リソグラフィ・システムによって集光される角度が、それに相応してより小さな格子ピッチPを用いるのを可能にするからである。伝搬の角度を基本または目標ピッチに関して最適化できる。加えて、0次と1次のうちの1つとが投影レンズ150の瞳面の中心から同距離にあるように斜入射照明の角度を選択する場合、0次と当該1次との間の相対的な位相差がゼロになり、像のデフォーカスをより少なくし、関連したピッチについての焦点深度(DOF)を大きくすることになる。
feature)11(例えばライン)は、可変のスペースを有してもよいが、周期的であるライン11のパターンについての基本ピッチPo を有してもよい(図3においては、周期性の方向はX方向であると仮定され、一方便宜のため、2個の繰り返し構造体11のみが示される)。基本ピッチは、多くの場合、例えば下にある層に形成された構造体との構造体の良好な重ね合わせを保証するために重要であるとみなされるピッチである。業界標準の手法は、2つのライン11間に最大数のSRAF10、12、14、16、18、20、22を配置することであり、ここでSRAFの幅と配置が固定される。得られたピッチP1
、P2 、P3 およびP4 は基本ピッチP0 と一般的には一致せず、多くの場合、最適リソグラフィのプロセス・ウィンドウより劣る結果になる。図4を参照すると、孤立ライン15の場合が示され、1つの補助構造体24,26のみが、孤立ライン15のエッジごとに与えられる。(構造体から最も近くの隣接構造体までの距離が有効な光相互作用の範囲を事実上超える場合、構造体がリソグラフィ的に“孤立している”とみなされる)。一方、たとえ補助構造体24および26の配置をP0
に一致させることができても、2つのSRAFのみを使用することは、最適のプロセス・ウィンドウを得るために必要とされる干渉効果を再現するためには一般的に不十分である。
、P2 、P3 、P4 、P5 およびP6 を経験的に決定してプロセス・ウィンドウの改善を提供する。同様に、分離された構造体15の場合については、図6に示すように、位置P7
、P8 に、補助構造体24,26に加えて補助構造体28,30が提供される。補助構造体24、26、28および30の位置P7
、P8 を経験的に決定して、良好なプロセス・ウィンドウ・パラメータを提供する。これは、高価で時間を浪費するプロセスになる可能性がある。例えば、4つのSRAF(20、23、25、22)を必要とする臨界構造体ピッチについては、少なくとも4つの可変パラメータ(P5
、P6 、W1 、W2 )が存在する。したがって、これら4つの可変寸法のそれぞれに対して3つの値を評価する場合でも、34
(3の4乗)すなわち81個のパラメータ組み合わせが可能になる。一般的なレイアウトは、数十あるいは数百個の評価すべき可能なピッチが有り得るので、全ての組み合わせの経験的評価は、すぐに非現実的になってしまう。さらに、それぞれのパラメータに対してより多くの可能性が存在し、このように非現実的な多数のデータ・ポイントでさえ、現実のレイアウト構成に対してはわずかなサンプリング抽出を示すにすぎない。
および外側半径σouter を含む工程。
より大きいかまたは等しく、かつ、設計レイアウトの最大ピッチPMax より小さい工程。
を決定する工程。
を選択する。
が、式Cを解くことによって決定される。この式Cは、数値積分によって内側半径σinner について解くことができる。
を決定する工程とを含む。
+ΔW)より大きい第2の基本臨界構造体の設計ピッチPD を識別する工程と、設計ピッチPD が値(PTrans
+ΔW)≦PD ≦(3PCrit−ΔW)を有する場合に第2の臨界構造体のそれぞれの間の設計レイアウト内に1つのSRAFを配設するか、または、識別された設計ピッチPD
が3PCritより大きいかまたは等しく、かつ、最大ピッチPMax
より小さいかまたは等しい値を有する場合、SRAFの数Nが関係(N+1)PCrit≦PD
≦[(N+2)PCrit−ΔW]を満たして、第2の臨界構造体のそれぞれの間の設計レイアウト内に2つ以上のSRAFを配設する工程とを、さらに含む。
coordinate)に適合するサブレゾルーション補助構造体(SRAF)の構成(例えば、数および間隔)を高速に決定する方法が提供される。
が以下の式の関係に従うとき、NAの投影開口数,および波長λの輪帯照明を有するリソグラフィ・システムに対して、ピッチPg をもつ所定の周期的マスク・パターン(すなわち格子パターン)についてのリソグラフィ・プロセス・ウィンドウを最適化できる(例えば、デフォーカスに対して比較的鈍感にすることができる)。
は以下の式の関係に従う。
に等しい光軸との角度θ0 に0次光が向けられるときに得られる。
と最大すなわち外側の半径座標σouter とを有するように調整できる。照明は、輪帯光源の内側半径と外側半径の間から本質的に単色波長λで一般的に与えられる。内側半径σinner
と外側半径σouter とを有する輪帯照明光源110の平面図を図2に示す。
の投影レンズ150の開口数NAprojectionとの比と定義される(式1a)。
から導かれた、コンデンサ・レンズによって集光できる可能な点光源の半径座標σx を定義する。一般的に、投影システムの開口数は、NAprojectionのみを言及する。したがって、他の指定がない限り、以後NAはNAprojectionを示すために用いることとする。式1eは、以下の式1fのように簡略に書き改めることができる。
の範囲に対応する十分に良好で可能な限り最適なリソグラフィ・プロセス・ウィンドウを与えるピッチの範囲を以下の式5によって定義できる。
<PMax であることに留意されたい。ここでPMin は、σouter を用いて最適の像特性(例えば、良好な像コントラスト,良好な焦点深度,良好なプロセス・ウィンドウなど)で転写される設計レイアウト内の最小ピッチである。そしてPMax
は、SRAFが必要とされる最大ピッチであり、すなわち、SRAFの組込みが像特性を実質的に向上させる(例えば良好な像コントラスト,良好な焦点深度,良好なプロセス・ウィンドウなど)最も広いピッチである。一般的に、PMax
は、回折効果,レジスト内拡散などのような光相互作用の有効範囲を超えるピッチとなるように選択される。
)における単一光源点によるウェハ上の点xでの(スカラー)電界Eは以下の式7によって与えられる。
function)を表す。瞳関数Ψは以下の式8の標準形を有する。
について以下の式18を解くことによって得られる。
像強度と暗構造体の中心における最小IMin 像強度との間の差として定義され、この差は、これらの強度の和によって見積られる。すなわち式20。
,σouter そして加重平均〈σ〉を有する。これらの変数のうちのいずれか2つが分かれば、式22を解くことによって第3の値を決定できる。この関係を用いて、本発明によれば、以下により詳細に述べるように臨界構造体間にSRAFを配置するためのルール・テーブルを導くことができる。
から確定できる)が与えられることにより、式22をσinner について解くことができる。例えば、式22を当業者に周知の手法を用いて数学的に解くことができる。
より小さい場合には、SRAFを含む必要はない。好適な実施形態において、この遷移ピッチを、臨界ピッチの約2倍(2PCrit)かまたは(上述の式4から決定できる)σinner
に対応するピッチのいずれかのうち小さい方となるように選択できる。これは、全ての補助されないピッチが、輪帯照明光源の半径座標の範囲によってカバーされることを保証することになる。実際問題として、マスク設計は、単位ステップまたは指定されたライト“デルタ”ΔWでマスクを製造するマスク・ライタ・ツールによってマスク設計が作成されるいわゆるライト・グリッド(write
grid)によっても制約を受ける。したがって、好適な実施形態において、λ/2NAσinner と(2PCrit−ΔW)とのうちの小さい方の値を有するように、遷移ピッチPTrans
を選択する。
を有する。PD が遷移ピッチと1つのライト・デルタの和より大きいかこれに等しい場合、すなわち、PD ≧(PTrans
+ΔW)の場合、1つのSRAF710が、基本構造体301の中間点から測って距離La の位置において、これらの構造体のそれぞれの間の中間に配置されることになる。すなわち、SRAF710は、La
=0.5PD によって決まる位置で中心に置かれることになる。この実施形態において、設計ピッチPD が(3PCrit−ΔW)より小さいかまたはこれと等しい限り、1つのSRAFのみが必要とされることになる。SRAFの幅wa
は、転写され得るしきい値幅より小さいが、マスク上に製造可能であるような大きさになるように選択される。最小SRAF幅は、マスク技術によって決められるかまたは、ピッチPD(SRAFを含む)における基本構造体の焦点深度を、SRAFなしの同じピッチPD
における基本構造体の焦点深度よりも大きい数値まで高めるSRAF幅によって決められる。例えば、SRAF幅wa の好適な実施例は0.2λ/NAである。結合パターン(すなわち基本構造体およびSRAF双方を含む)の得られるピッチPCombinedは、臨界ピッチに等しくないかもしれないが、臨界ピッチPCritに実質的に対応する値を有することとなることに留意されたい。この例では、結合ピッチは、(PTrans
+ΔW)/2から(3PCrit−ΔW)/2まで変化する。
/2に等しい距離L2 に配置される。したがって、結合ピッチPCombinedは均一ではないが、それにもかかわらず、基本構造体301に加えてSRAF712,711および714の修正パターンは、臨界ピッチとほぼ同じ結合ピッチを有し、臨界ピッチPCritを有するパターンについてのプロセス・ウィンドウとほぼ同等のプロセス・ウィンドウで転写される傾向にある。
multiple)をおよそ超える場合はいつでも、追加のSRAFが設計基本構造体または臨界構造体のそれぞれの間に付加される。SRAFは、好ましくは、それぞれの基本構造体から臨界ピッチに等しい距離で対称的に配置され、奇数個のSRAFが存在する場合には、1つのSRAFは、基本構造体のそれぞれの間の中間位置に配置されることになる。図9は、本発明の好適な実施の形態において、いくつのSRAFが基本構造体パターンの各ペアの間に追加されるかを要約する表を示す。図10は、周期パターンの基本(臨界)構造体の中間点に関するSRAFの対称的配置のためのルールを与える別の表を示す。SRAF位置L1
,L2 ,…LPは、用いられるSRAFの総数Nに従って、基本(臨界)構造体301のそれぞれの中間点から対称である。一般的には、SRAFの最大数(例えばN=4)は必要とされる全てである。上述したように幅wa
は、好ましくは転写されない最大幅となるように選ばれる一方、転写されないがマスク上に製造可能な幅とすることができる。好ましくは、SRAF幅はマスク中で均一となるように選ばれ、例えば、0.2λ/NAの値を有するが、SRAFの幅は、幅が変化するように選択することもできる。
が、少なくとも最大“光相互作用”距離となるように、そして好ましくはそれ以上となる(例えば“光相互作用”距離の約2倍)ように選択され、レジスト拡散効果のような他の相互作用効果が補償され封じられることを保証する。
は、それが転写されないように十分に狭いが、マスク上に製造可能なように十分大きく選択する必要があり、好ましくは、転写されない最大のものとする。
に従うように外側半径σouter を選択することによってこれを実行する。内側半径σinner は、SRAFを含む最終修正レイアウトの最大ピッチが(例えば最適のコントラストと焦点深度で)最適に転写されるように選択する必要がある。好ましくは、σCritとσouter とがいったん確定後、式22を解くことによってσinner
を確定する。
を選択する。例えば、好適な実施形態において、λ/2NAσinner と(2PCrit−ΔW)とのうちの小さい方となるように遷移ピッチを選択する。次に、設計レイアウトを分析して、遷移ピッチより大きく、したがってマスク・レイアウトに追加されたSRAFを有することになる設計ピッチPD
を持つ基本(臨界)設計構造体のパターンを特定する(ブロック709)。好適な実施形態において、PD ≧PTrans +ΔWの場合、少なくとも1つのSRAFが追加されることになる。好ましくは、図9に示されたようなルールに従って、SRAFの数を確定する。ピッチPD
を有する特定されたパターン内の基本構造体のそれぞれ間のSRAFの配置を行い、SRAFによって修正された結果得られたマスク・パターンがPCritにほぼ対応する結合ピッチを有するようにし(ブロック711)、所定範囲の照明に対して十分に良好でできる限り最適な像を確保する。SRAFを配置する好ましいルールのセットを図10に示す。上述し、図11に示すように、孤立した構造体も特定でき、SRAFを臨界ピッチにほぼ一致するように配置できる。設計パターンの分析を継続して(ブロック713)、全てのパターンと孤立構造体とが特定されるまでブロック709および711のステップを繰り返し、次に、マスク設計プロセスを通常のように継続し、例えば、製造可能性および他の制約を満たすように設計を完了することもできる。
11 臨界構造体
15 孤立したライン(構造体)
100 リソグラフィ投影システム
101 光軸
110 瞳(絞り)、輪帯照明光源
120 コンデンサ・レンズ
130 照明ビーム
140 マスク
150 投影レンズ
160 ウェハ
300 周期パターン
301 繰り返し構造体、基本構造体
601 孤立構造体
706,710,711,712,714 サブレゾル−ション補助構造体(SRAF)
800 コンピュータ・システム
801 中央演算処理装置(CPU)
803 入力装置
805 出力装置
810 コンピュータ可読媒体
813 接続
Claims (20)
- 集積回路(IC)を製造する方法であって、
a)輪帯照明光源を有するリソグラフィ投影システムのシステム・パラメータを与える工程であって、前記システム・パラメータは、投影開口数NA,前記輪帯照明光源の波長λ,内側半径σinner
および外側半径σouter を含む工程と、
b)臨界ピッチPCritを有するパターン内に配設された複数の第1の臨界構造体を含むIC設計レイアウトを与える工程であって、前記臨界ピッチは、前記設計レイアウトの最小ピッチPMin
より大きいかまたはこれと等しく、かつ、前記設計レイアウトの最大ピッチPMax より小い工程と、
c)前記臨界ピッチに対応する最適なリソグラフィ・プロセス・ウィンドウを与える臨界半径σCritを確定する工程と、
d)前記輪帯照明光源の前記外側半径および前記内側半径を確定して前記臨界半径が前記内側半径より大きいかまたはこれに等しく、かつ、前記外側半径より小さいかまたはこれと等しくなるようにする工程と、
e)サブレゾルーション補助構造体(SRAF)の追加が必要ない最大ピッチとして選択される遷移ピッチPTrans を確定する工程と、
f)前記遷移ピッチPTrans より大きい設計ピッチPD を有する設計レイアウト内で複数の第2の臨界構造体を特定する工程と、
g)前記第2の臨界構造体のそれぞれの間の前記IC設計レイアウト内に1つ以上のSRAFを配設して、SRAFと前記臨界ピッチにほぼ対応する結合ピッチPCombinedを有する前記第2の臨界構造体の最終結合パターンを含む修正IC設計レイアウトを形成する工程と、
h)前記リソグラフィ投影システムで用いられるマスク・レイアウトを設計する工程であって、前記マスク・レイアウトは、前記1つ以上のSRAFと前記第2臨界構造体との前記最終結合パターンを含む前記修正IC設計レイアウトに対応する工程と、を含む方法。 - 前記最大ピッチPMax は、SRAFの組込みが最適なリソグラフィ・プロセス・ウィンドウを実質的に向上させる最大幅ピッチとなるように選択される請求項1に記載の方法。
- 前記内側半径σinner を確定する工程は、数値積分をさらに含む請求項4に記載の方法。
- マスク・ライタ・ツールのライト・デルタΔWを与える工程をさらに含み、前記設計ピッチPD は、前記遷移ピッチPTrans
と前記ライト・デルタとの和(PTrans +ΔW)より大きく、前記1つ以上のSRAFを配設する工程が、前記設計ピッチPD
が値(PTrans +ΔW)≦PD ≦(3PCrit−ΔW)を有する場合に、前記第2の臨界構造体のそれぞれの間に1つのSRAFを配設する工程か、あるいは、前記設計ピッチPD
が3PCritより大きいかまたはこれと等しく、かつ最大ピッチPMax
より小さいかまたはこれと等しい値を持つ場合に、SRAFの数Nが(N+1)PCrit≦PD
≦[(N+2)PCrit−ΔW]の関係を満たして、前記第2の臨界構造体のそれぞれの間に2つ以上のSRAFを配設する工程をさらに含む請求項1に記載の方法。 - 前記ライト・デルタΔWを有する前記マスク・ライタ・ツールを用いて、前記マスク・レイアウトに従ってマスクを形成する工程をさらに含む請求項7に記載の方法。
- 前記マスク・レイアウト内の前記1つ以上のSRAFのそれぞれは、少なくとも最小製造可能幅と同程度広く、かつ、前記リソグラフィ投影システムを用いて転写(焼付け)できる幅よりも小さいSRAF幅を有する請求項1に記載の方法。
- 集積回路(IC)を製造する方法であって、
a)輪帯照明光源を有するリソグラフィ投影システムのシステム・パラメータを与える工程であって、前記システム・パラメータは、投影開口数NA,前記輪帯照明光源の波長λ,内側半径σinner
および外側半径σouter を含む工程と、
b)マスク・ライタ・ツールのライト・デルタΔWを与える工程と、
c)臨界ピッチPCritを有するパターン内に配設された複数の第1の臨界構造体を含むIC設計レイアウトを与える工程であって、前記臨界ピッチは、前記設計レイアウトの最小ピッチPMin
より大きいかまたはこれと等しく、かつ、光相互作用が有意である前記設計レイアウトの最大ピッチPMax よりも小さい工程と、
d)式6に従って前記外側半径σouter を確定する工程と、
を確定する工程であって、前記遷移ピッチはサブレゾルーション補助構造体(SRAF)が要求されない最大ピッチである工程と、
i)前記第2の臨界構造体のそれぞれの間の前記IC設計レイアウト内に1つ以上のSRAFを配設する工程であって、前記設計ピッチPD が値(PTrans
+ΔW)≦PD ≦(3PCrit−ΔW)を有する場合に1つのSRAFが前記第2の臨界構造体のそれぞれの間に配設され、あるいは、前記設計ピッチPD
が3PCritより大きいかまたはこれと等しく、かつ、前記最大ピッチPMax
より小さいかまたはこれと等しい値を有する場合、Nが関係(N+1)PCrit≦PD
≦[(N+2)PCrit−ΔW」を満たして、2つ以上のN個のSRAFを、前記第2の臨界構造体のそれぞれの間に配設し、前記臨界ピッチにほぼ対応する結合ピッチPCombinedを有するSRAFと前記第2の臨界構造体との最終結合パターンを含む修正IC設計レイアウトを形成する工程と、
j)前記修正IC設計レイアウトに従うマスクのマスク・レイアウトを設計する工程であって、前記マスクは前記システム・パラメータを有するリソグラフィ投影システムで用いられ、かつ前記マスクは前記ライト・デルタを有するマスク・ライタ・ツールを用いて形成される工程と、を含む方法。 - 集積回路(IC)設計レイアウトを製造するマスク内のサブレゾルーション補助構造体(SRAF)の構成をコンピュータに確定させるコンピュータ可読プログラム・コード手段を含むコンピュータ使用可能媒体を含み、前記コンピュータ・プログラム記録媒体内のコンピュータ可読プログラム・コード手段は、
a)リソグラフィ投影システムのパラメータをコンピュータに格納させるコンピュータ可読プログラム・コード手段であって、前記パラメータは投影開口数NAと輪帯照明光源の波長λとを含み、前記輪帯照明光源は内側半径σinner
から外側半径σouter までの範囲の半径寸法を有する手段と、
b)臨界構造体の第1のパターンの臨界ピッチPCritと、IC設計レイアウト内のパターンの最小ピッチPMin
および最大ピッチPMax をコンピュータに格納させるコンピュータ可読プログラム・コード手段であって、前記臨界ピッチPCritは前記IC設計レイアウトの最小ピッチPMin より大きいかまたはこれと等しく、かつ、前記IC設計レイアウトの最大ピッチPMax
より小さい手段と、
c)前記輪帯照明光源の前記外側半径σouter と前記内側半径σinner とをコンピュータに確定させるコンピュータ可読プログラム・コード手段であって、臨界半径σCritは値σinner ≦σCrit≦σouter
を有し、σCritは前記臨界ピッチPCritを有するパターンに最適な像を与える手段と、
d)前記臨界ピッチPCritより大きい遷移ピッチPTrans
をコンピュータに格納させるコンピュータ可読プログラム・コード手段と、
e)前記遷移ピッチPTrans より大きい設計ピッチPD を有する前記IC設計レイアウト内の第2の臨界構造体の第2のパターンをコンピュータに特定させるコンピュータ可読プログラム・コード手段と、
f)前記第2の臨界構造体のそれぞれの間に1つ以上のSRAFを配設して、SRAFと前記第2の臨界構造体との最終結合パターンを含む修正IC設計レイアウトをコンピュータに形成させるコンピュータ可読プログラム・コード手段であって、前記最終結合パターンはPCritにほぼ対応する結合ピッチPCombinedを有する手段と、
g)前記内側半径σinner および前記外側半径σouter を有する前記輪帯照明光源を含む前記リソグラフィ投影システムで使用されるマスクを製造するためのマスク・レイアウトをコンピュータに設計させるコンピュータ可読プログラム・コード手段であって、前記マスク・レイアウトは、前記1つ以上のSRAFと前記第2の臨界構造体とからなる前記最終結合パターンを含む前記修正IC設計レイアウトに対応する手段とを含むコンピュータ・プログラム記録媒体。 - 前記最大ピッチPMax は、SRAFの組込みが像特性を実質的に向上させる最大幅ピッチとなるように選択される請求項11に記載のコンピュータ・プログラム記録媒体。
- マスク・ライタ・ツールのライト・デルタΔWをコンピュータに格納させるコンピュータ可読プログラム・コード手段をさらに含み、前記設計ピッチPD
は、前記遷移ピッチPTrans と前記ライト・デルタとの和(PTrans +ΔW)より大きく、前記1つ以上のSRAFをコンピュータによって配設させるステップは、前記設計ピッチPD
が値(PTrans +ΔW)≦PD ≦(3PCrit
−ΔW)を持つ場合に前記第2の臨界構造体のそれぞれの間に1つのSRAFを配設するステップかあるいは、前記設計ピッチPD が3PCritより大きいかまたはこれと等しく、かつ前記最大ピッチPMax より小さいかまたはこれと等しい値を有する場合、SRAFの数Nが関係(N+1)PCrit≦PD ≦[(N+2)PCrit
−ΔW]を満たして、前記第2の臨界構造体のそれぞれの間に2つ以上のSRAFを配設するステップをさらに含む請求項11に記載のコンピュータ・プログラム記録媒体。 - 前記マスク・レイアウト内の前記1つ以上のSRAFのそれぞれは、少なくとも最小製造可能幅と同程度広く、かつ、前記リソグラフィ投影システムを用いて転写される幅より小さいSRAF幅を有する請求項11に記載のコンピュータ・プログラム記録媒体。
- 集積回路(IC)設計レイアウトを製造するマスク内のサブレゾルーション補助構造体(SRAF)の構成をコンピュータに確定させるコンピュータ可読プログラム・コード手段を含むコンピュータ使用可能媒体を含み、前記コンピュータ・プログラム記録媒体内のコンピュータ可読プログラム・コード手段は、
a)投影開口数NAおよび輪帯照明光源の波長λを含むリソグラフィ投影システムのパラメータをコンピュータに格納させるコンピュータ可読プログラム・コード手段であって、前記輪帯照明光源は、内側半径σinner
から外側半径σouter までの範囲の半径寸法を有する手段と、
b)マスク・ライタ・ツールのライト・デルタΔWをコンピュータに格納させるコンピュータ可読プログラム・コード手段と、
c)臨界ピッチPCritを有するパターン内に配設された複数の第1の臨界構造体を含むIC設計レイアウトをコンピュータに格納させるコンピュータ可読プログラム・コード手段であって、前記臨界ピッチPCritは、前記IC設計レイアウトの最小ピッチPMin より大きいかまたはこれと等しく、かつ、前記IC設計レイアウトの最大ピッチPMax
より小さい手段と、
d)式16に従って前記外側半径σouter をコンピュータに確定させるコンピュータ可読プログラム・コード手段と、
をコンピュータに確定させるコンピュータ可読プログラム・コード手段と、
i)前記設計ピッチPD が値(PTrans +ΔW)≦PD ≦(3PCrit −ΔW)を有する場合、前記複数の第2の臨界構造体のそれぞれの間に1つのSRAFをコンピュータによって配設させるか、あるいは、前記設計ピッチPD
が3PCrit より大きいかまたはこれと等しく、かつ、最大ピッチPMax
より小さいかまたはこれと等しい値を有する場合、SRAFの数Nが関係(N+1)PCrit≦PD
≦[(N+2)PCrit −ΔW]を満たして、前記第2の臨界構造体のそれぞれの間に2つ以上のSRAFをコンピュータによって配設させる手段とを含む、コンピュータ・プログラム記録媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/378,579 US6964032B2 (en) | 2003-02-28 | 2003-02-28 | Pitch-based subresolution assist feature design |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004266269A true JP2004266269A (ja) | 2004-09-24 |
JP4034745B2 JP4034745B2 (ja) | 2008-01-16 |
Family
ID=32908210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020551A Expired - Fee Related JP4034745B2 (ja) | 2003-02-28 | 2004-01-28 | ピッチ基準のサブレゾル−ション補助構造体(sraf)設計 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6964032B2 (ja) |
JP (1) | JP4034745B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303498A (ja) * | 2005-04-15 | 2006-11-02 | Samsung Electronics Co Ltd | フォトマスクのテストパターンイメージから印刷されたテストフィーチャーを用いるフォトリソグラフィ工程における焦点変化を測定するシステム及び方法 |
WO2007010621A1 (ja) * | 2005-07-22 | 2007-01-25 | Fujitsu Limited | フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法 |
JP2009109581A (ja) * | 2007-10-26 | 2009-05-21 | Toshiba Corp | 半導体装置の製造方法 |
JP2010531463A (ja) * | 2007-06-04 | 2010-09-24 | エーエスエムエル ネザーランズ ビー.ブイ. | モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法 |
JP2012098397A (ja) * | 2010-10-29 | 2012-05-24 | Canon Inc | マスクのデータを作成するためのプログラム |
US8243524B2 (en) | 2009-03-16 | 2012-08-14 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
KR20170107880A (ko) * | 2016-03-16 | 2017-09-26 | 삼성전자주식회사 | 포토 마스크 제조 방법 및 시스템 |
US9779186B2 (en) | 2007-08-28 | 2017-10-03 | Asml Netherlands B.V. | Methods for performing model-based lithography guided layout design |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7302672B2 (en) * | 2002-07-12 | 2007-11-27 | Cadence Design Systems, Inc. | Method and system for context-specific mask writing |
US7231628B2 (en) * | 2002-07-12 | 2007-06-12 | Cadence Design Systems, Inc. | Method and system for context-specific mask inspection |
WO2004008246A2 (en) | 2002-07-12 | 2004-01-22 | Cadence Design Systems, Inc. | Method and system for context-specific mask writing |
TWI225574B (en) * | 2003-05-01 | 2004-12-21 | Nanya Technology Corp | Photomask structure and method of reducing lens aberration and pattern displacement |
US7024638B2 (en) * | 2003-07-14 | 2006-04-04 | Cadence Design Systems, Inc. | Method for creating patterns for producing integrated circuits |
US7550235B2 (en) * | 2003-09-05 | 2009-06-23 | Asml Masktools B.V. | Method and apparatus for performing model based placement of phase-balanced scattering bars for sub-wavelength optical lithography |
US7288344B2 (en) * | 2003-10-31 | 2007-10-30 | Intel Corporation | Accommodating diffraction in the printing of features on a substrate |
JP4585197B2 (ja) * | 2003-12-22 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | レイアウト設計方法およびフォトマスク |
US7251807B2 (en) * | 2005-02-24 | 2007-07-31 | Synopsys, Inc. | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model |
DE602006002044D1 (de) * | 2005-02-23 | 2008-09-18 | Asml Masktools Bv | Methode und Apparat zur Optimierung der Beleuchtung einer Schicht eines vollständigen Chips |
US7475382B2 (en) * | 2005-02-24 | 2009-01-06 | Synopsys, Inc. | Method and apparatus for determining an improved assist feature configuration in a mask layout |
JP4634849B2 (ja) | 2005-04-12 | 2011-02-16 | 株式会社東芝 | 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法 |
JP2008028037A (ja) * | 2006-07-19 | 2008-02-07 | Nec Electronics Corp | 半導体装置の製造方法 |
US7510960B2 (en) * | 2006-08-29 | 2009-03-31 | International Business Machines Corporation | Bridge for semiconductor internal node |
US8028252B2 (en) * | 2007-09-14 | 2011-09-27 | Luminescent Technologies Inc. | Technique for determining mask patterns and write patterns |
US20090121357A1 (en) * | 2007-11-08 | 2009-05-14 | International Business Machines Corporation | Design structure for bridge of a seminconductor internal node |
US20090191468A1 (en) * | 2008-01-29 | 2009-07-30 | International Business Machines Corporation | Contact Level Mask Layouts By Introducing Anisotropic Sub-Resolution Assist Features |
US20090250760A1 (en) * | 2008-04-02 | 2009-10-08 | International Business Machines Corporation | Methods of forming high-k/metal gates for nfets and pfets |
US7975246B2 (en) * | 2008-08-14 | 2011-07-05 | International Business Machines Corporation | MEEF reduction by elongation of square shapes |
US8184264B2 (en) * | 2008-12-01 | 2012-05-22 | Micron Technologies, Inc. | Calibration methods and devices useful in semiconductor photolithography |
JP5450262B2 (ja) | 2010-05-28 | 2014-03-26 | 株式会社東芝 | 補助パターン配置方法、プログラムおよびデバイス製造方法 |
EP2570854B1 (en) | 2011-09-16 | 2016-11-30 | Imec | Illumination-source shape definition in optical lithography |
US8822104B2 (en) | 2011-12-16 | 2014-09-02 | Nanya Technology Corporation | Photomask |
US8806391B2 (en) * | 2012-07-31 | 2014-08-12 | United Microelectronics Corp. | Method of optical proximity correction according to complexity of mask pattern |
JP7390804B2 (ja) * | 2019-05-17 | 2023-12-04 | キヤノン株式会社 | 露光装置、露光方法、決定方法および物品製造方法 |
CN111474828B (zh) * | 2020-04-26 | 2023-02-03 | 上海华力集成电路制造有限公司 | 一种增加孔层图形工艺窗口的opc修正方法 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3200894B2 (ja) * | 1991-03-05 | 2001-08-20 | 株式会社日立製作所 | 露光方法及びその装置 |
US5242770A (en) * | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
DE69319901T2 (de) * | 1992-04-06 | 1999-03-25 | Microunity Systems Eng | Methode zur herstellung eines lithographischen musters in einem verfahren zur herstellung von halbleitervorrichtungen |
US5256505A (en) * | 1992-08-21 | 1993-10-26 | Microunity Systems Engineering | Lithographical mask for controlling the dimensions of resist patterns |
US5447810A (en) * | 1994-02-09 | 1995-09-05 | Microunity Systems Engineering, Inc. | Masks for improved lithographic patterning for off-axis illumination lithography |
US5636002A (en) * | 1994-04-29 | 1997-06-03 | Lucent Technologies Inc. | Auxiliary mask features for enhancing the resolution of photolithography |
JP2917879B2 (ja) * | 1995-10-31 | 1999-07-12 | 日本電気株式会社 | フォトマスク及びその製造方法 |
KR0171947B1 (ko) * | 1995-12-08 | 1999-03-20 | 김주용 | 반도체소자 제조를 위한 노광 방법 및 그를 이용한 노광장치 |
JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
US5723233A (en) * | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
US5707765A (en) * | 1996-05-28 | 1998-01-13 | Microunity Systems Engineering, Inc. | Photolithography mask using serifs and method thereof |
US5849440A (en) * | 1996-07-02 | 1998-12-15 | Motorola, Inc. | Process for producing and inspecting a lithographic reticle and fabricating semiconductor devices using same |
US5821014A (en) * | 1997-02-28 | 1998-10-13 | Microunity Systems Engineering, Inc. | Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask |
US5958635A (en) * | 1997-10-20 | 1999-09-28 | Motorola, Inc. | Lithographic proximity correction through subset feature modification |
US6081658A (en) * | 1997-12-31 | 2000-06-27 | Avant! Corporation | Proximity correction system for wafer lithography |
TW396398B (en) * | 1998-06-11 | 2000-07-01 | United Microelectronics Corp | Method for designing the assist feature to increase the process window |
US6120952A (en) * | 1998-10-01 | 2000-09-19 | Micron Technology, Inc. | Methods of reducing proximity effects in lithographic processes |
US6013397A (en) * | 1998-11-04 | 2000-01-11 | United Microelectronics Corp. | Method for automatically forming a phase shifting mask |
US6291112B1 (en) * | 1998-11-13 | 2001-09-18 | United Microelectronics Corp. | Method of automatically forming a rim phase shifting mask |
US6120953A (en) * | 1999-04-23 | 2000-09-19 | United Microelectronics Corp. | Method of optical proximity correction |
US6373553B1 (en) * | 1999-09-20 | 2002-04-16 | Intel Corp. | Photo-lithographic method to print a line-space pattern with a pitch equal to half the pitch of the mask |
US6312856B1 (en) * | 1999-12-07 | 2001-11-06 | United Microelectronics Corp. | Half-tone phase shift mask for fabrication of poly line |
US6421820B1 (en) * | 1999-12-13 | 2002-07-16 | Infineon Technologies Ag | Semiconductor device fabrication using a photomask with assist features |
US6459156B1 (en) * | 1999-12-22 | 2002-10-01 | Motorola, Inc. | Semiconductor device, a process for a semiconductor device, and a process for making a masking database |
US6303252B1 (en) * | 1999-12-27 | 2001-10-16 | United Microelectronics Corp. | Reticle having assist feature between semi-dense lines |
US6335130B1 (en) * | 2000-05-01 | 2002-01-01 | Asml Masktools Netherlands B.V. | System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features |
US6338922B1 (en) * | 2000-05-08 | 2002-01-15 | International Business Machines Corporation | Optimized alternating phase shifted mask design |
US6413683B1 (en) * | 2000-06-23 | 2002-07-02 | International Business Machines Corporation | Method for incorporating sub resolution assist features in a photomask layout |
US6453457B1 (en) * | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
US6472108B1 (en) * | 2000-10-10 | 2002-10-29 | United Microelectronics Corp. | Optical proximity correction method |
TWI285295B (en) * | 2001-02-23 | 2007-08-11 | Asml Netherlands Bv | Illumination optimization in lithography |
US6519760B2 (en) * | 2001-02-28 | 2003-02-11 | Asml Masktools, B.V. | Method and apparatus for minimizing optical proximity effects |
TWI285299B (en) * | 2001-04-04 | 2007-08-11 | Asml Netherlands Bv | Lithographic manufacturing process, lithographic projection apparatus, and device manufactured thereby |
US6620564B2 (en) * | 2002-02-01 | 2003-09-16 | Macronix International Co., Ltd. | Method for patterning semiconductors through adjustment of image peak side lobes |
-
2003
- 2003-02-28 US US10/378,579 patent/US6964032B2/en not_active Expired - Fee Related
-
2004
- 2004-01-28 JP JP2004020551A patent/JP4034745B2/ja not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303498A (ja) * | 2005-04-15 | 2006-11-02 | Samsung Electronics Co Ltd | フォトマスクのテストパターンイメージから印刷されたテストフィーチャーを用いるフォトリソグラフィ工程における焦点変化を測定するシステム及び方法 |
US7971160B2 (en) | 2005-07-22 | 2011-06-28 | Fujitsu Semiconductor Limited | Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask |
WO2007010621A1 (ja) * | 2005-07-22 | 2007-01-25 | Fujitsu Limited | フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法 |
CN102566254A (zh) * | 2007-06-04 | 2012-07-11 | Asml荷兰有限公司 | 用于实施基于模型的光刻引导的布局设计的方法 |
JP2010531463A (ja) * | 2007-06-04 | 2010-09-24 | エーエスエムエル ネザーランズ ビー.ブイ. | モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法 |
JP2013190828A (ja) * | 2007-06-04 | 2013-09-26 | Asml Netherlands Bv | モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法 |
CN102566254B (zh) * | 2007-06-04 | 2014-02-26 | Asml荷兰有限公司 | 用于在掩模布局中布置亚分辨辅助特征的方法以及确定一个或更多个特征的位置的方法 |
US8732625B2 (en) | 2007-06-04 | 2014-05-20 | Asml Netherlands B.V. | Methods for performing model-based lithography guided layout design |
US9779186B2 (en) | 2007-08-28 | 2017-10-03 | Asml Netherlands B.V. | Methods for performing model-based lithography guided layout design |
JP2009109581A (ja) * | 2007-10-26 | 2009-05-21 | Toshiba Corp | 半導体装置の製造方法 |
US8243524B2 (en) | 2009-03-16 | 2012-08-14 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
JP2012098397A (ja) * | 2010-10-29 | 2012-05-24 | Canon Inc | マスクのデータを作成するためのプログラム |
KR20170107880A (ko) * | 2016-03-16 | 2017-09-26 | 삼성전자주식회사 | 포토 마스크 제조 방법 및 시스템 |
KR102655963B1 (ko) | 2016-03-16 | 2024-04-08 | 삼성전자주식회사 | 포토 마스크 제조 방법 및 시스템 |
Also Published As
Publication number | Publication date |
---|---|
JP4034745B2 (ja) | 2008-01-16 |
US20040172610A1 (en) | 2004-09-02 |
US6964032B2 (en) | 2005-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4034745B2 (ja) | ピッチ基準のサブレゾル−ション補助構造体(sraf)設計 | |
US7512928B2 (en) | Sub-resolution assist feature to improve symmetry for contact hole lithography | |
US7115343B2 (en) | Pliant SRAF for improved performance and manufacturability | |
US7172838B2 (en) | Chromeless phase mask layout generation | |
JP3992688B2 (ja) | コンタクト・ホール・マスクの光学的近接補正設計の方法 | |
JP3645242B2 (ja) | ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置 | |
US5923566A (en) | Phase shifted design verification routine | |
US7657864B2 (en) | System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques | |
JP5588853B2 (ja) | ダークフィールド二重双極子イメージングプロセスで使用する相補マスクを作成する方法、デバイス製造方法、および相補マスクセット | |
JP5143356B2 (ja) | 二重露光技術を用いた二重露光方法及びこの二重露光方法のためのフォトマスク | |
EP1473596A2 (en) | Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations | |
US7165234B2 (en) | Model-based data conversion | |
US7372540B2 (en) | Lithographic apparatus and device manufacturing method | |
US8043797B2 (en) | Lithographic apparatus and device manufacturing method | |
JP2010176144A (ja) | ソースおよびマスクの最適化 | |
JP2005183981A (ja) | インターフェレンス・マッピング・リソグラフィを使用した画像構造の最適化 | |
JP4398852B2 (ja) | プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法 | |
US8103979B2 (en) | System for generating and optimizing mask assist features based on hybrid (model and rules) methodology | |
JP2008076682A (ja) | 原版データ作成プログラム、原版データ作成方法、原版作成方法、露光方法及びデバイスの製造方法 | |
Levenson et al. | Optical vortex masks for via levels | |
US6927005B2 (en) | Alternating phase shift mask design with optimized phase shapes | |
JP2013535817A (ja) | 集積回路レイアウト内のリソグラフィック結合パターンの迅速評価方法 | |
US6720114B1 (en) | Method of forming an alternating phase shift circuitry fabrication mask, method of forming a circuitry fabrication mask having a subtractive alternating phase shift region, and alternating phase shift mask | |
CN115629517A (zh) | Opc修正方法 | |
US20070082425A1 (en) | Using a center pole illumination scheme to improve symmetry for contact hole lithography |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |