JP2004260882A

JP2004260882A - Power converter

Info

Publication number: JP2004260882A
Application number: JP2003046219A
Authority: JP
Inventors: Shinichiro Nagai; 真一郎長井; Shinji Sato; 伸二佐藤
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2003-02-24
Filing date: 2003-02-24
Publication date: 2004-09-16

Abstract

<P>PROBLEM TO BE SOLVED: To reduce switching loss and noise, when a main switch is turned on or off in a power converter which has a V-connection inverter circuit. <P>SOLUTION: Series circuits of first and second voltage-dividing capacitors Ca, Cb are connected between first and second DC terminals 1, 2. A first auxiliary switch Q1 for soft switching is connected between the first DC terminal 1 and a relay terminal 4. One end of the series circuits between a second auxiliary switch Q2 and a resonance reactor Lr is connected to the relay terminal 4, and another end of the series circuits is connected to the interconnection point of the first and second voltage-dividing capacitors Ca, Cb. The V-connection inverter circuit is connected between the relay terminal 4 and the second DC terminal 2, and three-phase AC terminals 3u, 3v, 3w. Resonance capacitors C1 to C4 are connected to first to fourth main switches S1 to S4 of the inverter circuit. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、インバータ、コンバータ、ＡＣ−ＤＣ−ＡＣ変換器等のスイッチング方式の電力変換装置に関する。
【０００２】
【従来の技術】
【特許文献１】特開２０００−２６２０６６号公報
パワーコンディショナ、無停電電源装置、モータ駆動用インバータ、バッテリの充電器等に用いられるスイッチング方式の電力変換装置において２相交流出力を得る場合には、３相スイッチング回路を有する３相インバータ又はＶ結線構成のインバータを使用する。図１は従来のＶ結線構成の３相電圧型インバータを示す。この図１のインバータは、太陽電池、昇圧チョッパ、整流器、電解コンデンサもしくはバッテリ等で構成される直流電源５０が接続された第１及び第２の直流端子１、２と、第１及び第２の電圧分割用コンデンサＣａ、Ｃｂと、第１相（Ｕ相）スイッチング回路を構成する第１及び第２の主スイッチＳ１、Ｓ２と、第３相（Ｗ相）スイッチング回路を構成する第３及び第４の主スイッチＳ３、Ｓ４と、第１〜第４の主スイッチＳ１〜Ｓ４に並列に接続された個別又は寄生（内蔵）の第１〜第４の主ダイオードＤ１〜Ｄ４と、第１及び第２のリアクトルＬｕ、Ｌｗと、第１及び第２のフィルタ用コンデンサＣｆ１、Ｃｆ２と、第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗと、電圧基準値発生器５１と、鋸波発生器５２と、第１及び第２の比較器５３、５４と、スイッチ制御信号形成回路５５とから成る。
第１及び第２の電圧分割用コンデンサＣａ、Ｃｂは第１及び第２の直流端子１、２間に接続され且つ互いに直列に接続されている。第２相交流端子３ｖは第１及び第２の電圧分割用コンデンサＣａ、Ｃｂの相互接続点に接続されている。
【０００３】
電圧基準値発生器５１は、図２（Ａ）に示す正弦波から成る第１相電圧基準値Ｖｒｕと第３相電圧基準値Ｖｒｗを発生する。第１相電圧基準値Ｖｒｕと第３相電圧基準値Ｖｒｗは６０度の位相差を有する。図２には交流電圧の１周期Ｔａｃ分が示されているのみであるが、電圧基準値発生器５１は図２の第１及び第３相電圧基準値Ｖｒｕ、Ｖｒｗを繰返して発生する。
鋸波発生器５２は、正弦波の第１及び第３相電圧基準値Ｖｒｕ、Ｖｒｗの繰返し周波数よりも十分に高い周波数で図２（Ａ）の鋸波電圧Ｖｔを発生する。
第１及び第２の比較器５３、５４は、第１及び第３相電圧基準値Ｖｒｕ、Ｖｒｗと鋸波電圧Ｖｔとを比較して図２（Ｂ）（Ｃ）に示す第１及び第３の主スイッチＳ１、Ｓ３のための第１及び第３の制御信号Ｖｇ１、Ｖｇ３を発生する。スイッチ制御信号形成回路５５は、図２（Ｂ）（Ｃ）の第１及び第３のスイッチ制御信号Ｖｇ１、ｖｇ３を第１及び第３の主スイッチＳ１、Ｓ３の制御端子（ゲート）に送ると共に、第１及び第３のスイッチ制御信号Ｖｇ１、Ｖｇ３の位相反転信号から成る第２及び第４のスイッチ制御信号Ｖｇ２、Ｖｇ４を形成して第２及び第４の主スイッチＳ２、Ｓ４の制御端子に送る。
【０００４】
【発明が解決しようとする課題】
ところで、図１の第１〜第４の主スイッチＳ１〜Ｓ４で電流が直接に遮断されると、ターンオフ時に主スイッチＳ１〜Ｓ４に電気的ストレスがかかり、スイッチングサージ、スイッチングノイズ、及びスイッチング損失が生じる。また、主スイッチＳ１〜Ｓ４のターンオン時においてもスイッチングサージ及びスイッチング損失が問題になる。
【０００５】
３相フルブリッジ型インバータにおいて変換用スイッチをソフトスイッチングさせてスイッチングサージ、スイッチングノイズ、スイッチング損失を低減することは前記特許文献１に開示されている。しかし、前記特許文献１のソフトスイッチング回路を図１のＶ結線構成のインバータにそのまま使用することはできない。また、３相フルブリッジ型インバータはＶ結線構成のインバータに比べて主スイッチの数が多くなり、必然的にコスト高及び大型になるという欠点を有する。
【０００６】
そこで、本発明の目的は、小型化、低コスト化が可能であると共に、主スイッチの電気的ストレスを容易且つ良好に低減することができる電力変換装置を提供することにある。
【０００７】
【課題を解決するための手段】
次に、本発明を図面の符号を参照して説明する。但し、特許請求の範囲及びここでの参照符号は本願発明の理解を助けるためのものであって、本願発明を限定するものではない。
本願発明は、第１及び第２の直流端子（１、２）と、
第１、第２及び第３相交流端子（３ｕ、３ｖ、３ｗ）と、
中継端子（４）と、
前記第１の直流端子（１）と前記第２相交流端子（３ｖ）との間に接続された第１の電圧分割用コンデンサ（Ｃａ）と、
前記第２の直流端子（２）と前記第２相交流端子（３ｖ）との間に接続された第２の電圧分割用コンデンサ（Ｃｂ）と、
前記中継端子（４）と前記第１相交流端子（３ｕ）との間に接続された第１の主スイッチ（Ｓ１）と、
前記第１相交流端子（３ｕ）と前記第２の直流端子（２）との間に接続された第２の主スイッチ（Ｓ２）と、
前記中継端子（４）と前記第３相交流端子（３ｗ）との間に接続された第３の主スイッチ（Ｓ３）と、
前記第３相交流端子（３ｗ）と前記第２の直流端子（２）との間に接続された第４の主スイッチ（Ｓ４）と、
前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）にそれぞれ並列に接続された第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と、
前記第１の直流端子（１）と前記中継端子（４）との間に接続された第１の補助スイッチ（Ｑ１）と、
前記第１の補助スイッチ（Ｑ１）に逆方向並列に接続された第１の補助ダイオード又は寄生ダイオード（Ｄａ）と、
前記中継端子（４）と前記第２相交流端子（３ｖ）との間に接続された第２の補助スイッチ（Ｑ２）と共振リアクトル（Ｌｒ）との直列回路と、
前記第２の補助スイッチ（Ｑ２）に逆方向並列に接続された第２の補助ダイオード又は寄生ダイオード（Ｄｂ）と、
前記第１、第２及び第３相交流端子（３ｕ、３ｖ、３ｗ）に３相交流電圧（Ｖｕｖ、Ｖｖｗ、Ｖｗｕ）を得ることができるように前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）を前記３相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する主スイッチ制御回路（５）と、
前記第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）の電圧を前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）のターンオン時点までに零又はほぼ零に低減することができるように前記第１及び第２の補助スイッチ（Ｑ１、Ｑ２）をオン・オフ制御する補助スイッチ制御回路（６）と
を有していることを特徴とする電力変換装置に係わるものである。
【０００８】
なお、請求項２に示すように、電力変換装置を、
第１及び第２の直流端子（１、２）と、
第１、第２及び第３相交流端子（３ｕ、３ｖ、３ｗ）と、中継端子（４）と、前記中継端子（４）と前記第１相交流端子（３ｕ）との間に接続された第１の主スイッチ（Ｓ１）と、前記第１相交流端子（３ｕ）と前記第２の直流端子（２）との間に接続された第２の主スイッチ（Ｓ２）と、
前記中継端子（４）と前記第３相交流端子（３ｗ）との間に接続された第３の主スイッチ（Ｓ３）と、前記第３相交流端子（３ｗ）と前記第２の直流端子（２）との間に接続された第４の主スイッチ（Ｓ４）と、前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）にそれぞれ並列に接続された第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と、前記中継端子（４）にその一端が接続された第１の補助スイッチ（Ｑ１）と、前記第１の補助スイッチ（Ｑ１）に逆方向並列に接続された第１の補助ダイオード又は寄生ダイオード（Ｄａ）と、前記第１の補助スイッチ（Ｑ１）の他端と前記第２相交流端子（３ｖ）との間に接続された第１の電圧分割用コンデンサ（Ｃａ）と、前記第２相交流端子（３ｖ）と前記第２の直流端子（２）との間に接続された第２の電圧分割用コンデンサ（Ｃｂ）と、前記中継端子（４）と前記第２相交流端子（３ｖ）との間に接続された第２の補助スイッチ（Ｑ２）と共振リアクトル（Ｌｒ）との直列回路と、前記第２の補助スイッチ（Ｑ２）に逆方向並列に接続された第２の補助ダイオード又は寄生ダイオード（Ｄｂ）と、前記第１及び第２の直流端子（１、２）と前記中継端子（４）との間に接続された電圧変換回路（３０）と、前記第１、第２及び第３相交流端子（３ｕ、３ｖ、３ｗ）に３相交流電圧（Ｖｕｖ、Ｖｖｗ、Ｖｗｕ）を得ることができるように前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）を前記３相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する主スイッチ制御回路（５）と、前記第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）の電圧を前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）のターンオン時点までに零又はほぼ零に低減することができるように前記第１及び第２の補助スイッチ（Ｑ１、Ｑ２）をオン・オフ制御する補助スイッチ制御回路（６）とで構成することができる。
また、請求項３に示すように、前記電圧変換回路（３０）は、
前記中継端子（４）と前記第２の直流端子（２）との間に接続された第１及び第２の変換用スイッチ（Ｑ１１、Ｑ１２）の直列回路と、
前記第１の直流端子（１）と前記第１及び第２の変換用スイッチ（Ｑ１１、Ｑ１２
）の相互接続点との間に接続された変換用リアクトル（Ｌｉｎ）と、
前記第１及び第２の変換用スイッチ（Ｑ１１、Ｑ１２）にそれぞれ並列に接続された第１及び第２のスナバ用コンデンサ又は寄生容量（Ｃ１１、Ｃ１２）とから成り、
更に、電圧変換可能に前記第１及び第２の変換用スイッチ（Ｑ１１、Ｑ１２）を交互にオン・オフ制御する変換用スイッチ制御回路（３１）が設けられていることが望ましい。
また、請求項４に示すように、電力変換装置を、
第１、第２及び第３相入力交流端子（１ｒ、１ｓ、１ｔ）と、
第１、第２及び第３相出力交流端子（３ｕ、３ｖ、３ｗ）と、
第１及び第２の中継端子（４、４ａ）と、
前記第１の中継端子（４）と前記第１相出力交流端子（３ｕ）との間に接続された第１の主スイッチ（Ｓ１）と、
前記第１相出力交流端子（３ｕ）と前記第２の中継端子（４ａ）との間に接続された第２の主スイッチ（Ｓ２）と、
前記第１の中継端子（４）と前記第３相出力交流端子（３ｗ）との間に接続された第３の主スイッチ（Ｓ３）と、
前記第３相出力交流端子（３ｗ）と前記第２の中継端子（４ａ）との間に接続された第４の主スイッチ（Ｓ４）と、
前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）にそれぞれ並列に接続された第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と、
前記第１の中継端子（４）にその一端が接続された第１の補助スイッチ（Ｑ１）と、
前記第１の補助スイッチ（Ｑ１）に逆方向並列に接続された第１の補助ダイオード又は寄生ダイオード（Ｄａ）と、
前記第１の補助スイッチ（Ｑ１）の他端と前記第２相出力交流端子（３ｖ）との間に接続された第１の電圧分割用コンデンサ（Ｃａ）と、
前記第２相出力交流端子（３ｖ）と前記第２の中継端子（４ａ）との間に接続された第２の電圧分割用コンデンサ（Ｃｂ）と、
前記第１の中継端子（４）と前記第２相出力交流端子（３ｖ）との間に接続された第２の補助スイッチ（Ｑ２）と共振リアクトル（Ｌｒ）との直列回路と、
前記第２の補助スイッチ（Ｑ２）に逆方向並列に接続された第２の補助ダイオード又は寄生ダイオ−ド（Ｄｂ）と、
前記第１、第２及び第３相入力交流端子（１ｒ、１ｓ、１ｔ）と前記第１及び第２の中継端子（４、４ａ）との間に接続された交流−直流変換回路（４０）と、
前記第１、第２及び第３相出力交流端子（３ｕ、３ｖ、３ｗ）に３相交流電圧（Ｖｕｖ、Ｖｖｗ、Ｖｗｕ）を得ることができるように前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）を前記３相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する主スイッチ制御回路（５）と、
前記第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ１、Ｃ２、Ｃ３、Ｃ４）の電圧を前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）のターンオン時点までに零又はほぼ零に低減することができるように前記第１及び第２の補助スイッチ（Ｑ１、Ｑ２）をオン・オフ制御する補助スイッチ制御回路（６）とで構成することができる。
また、請求項５に示すように、前記交流−直流変換回路（４０）は、
前記第１及び第２の中継端子（４、４ａ）間に接続された第１及び第２の変換用スイッチ（Ｑ１１、Ｑ１２）の第１の直列回路及び第３及び第４の変換用スイッチ（Ｑ１３、Ｑ１４）の第２の直列回路と、
前記第１、第２、第３及び第４の変換用スイッチ（Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４）にそれぞれ並列に接続された第１、第２、第３及び第４のスナバ用コンデンサ又は寄生容量（Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４）と、
前記第１相入力交流端子（１ｒ）と前記第１及び第２の変換用スイッチ（Ｑ１１、Ｑ１２）の相互接続点との間に接続された第１の入力リアクトル（Ｌ１１）と、
前記第３相入力交流端子（１ｔ）と前記第３及び第４の変換用スイッチ（Ｑ１３、Ｑ１４）の相互接続点との間に接続された第２の入力リアクトル（Ｌ１２）とを有し、前記第２相入力交流端子（１ｓ）が前記第１及び第２の分割用コンデンサ（Ｃａ、Ｃｂ）の相互接続点に接続されているものであり、更に、交流−直流変換可能に前記第１、第２、第３及び第４の変換用スイッチ（Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４）をオン・オフ制御する変換用スイッチ制御回路（３１）が設けられていることが望ましい。
請求項６に示すように、更に、前記第１及び第２の主スイッチ（Ｓ１、Ｓ２）と前記第１相交流端子（３ｕ）との間に接続された第１のフィルタ用リアクトル（Ｌｕ）と、前記第３及び第４の主スイッチ（Ｓ３、Ｓ４）と前記第３相交流端子（３ｗ）との間に接続された第２のフィルタ用リアクトル（Ｌｗ）とを有していることが望ましい。
また、請求項７に示すように、更に、前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）に対して逆方向並列に接続された第１、第２、第３及び第４の主ダイオード又は寄生ダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）を有していることが望ましい
また、請求項８に示すように、前記補助スイッチ制御回路（６）は、前記第１〜第４の主スイッチ（Ｓ１〜Ｓ４）の内の少なくとも１つのターンオン時点（ｔ３）よりも少し前の第１の時点（ｔ１）から前記ターンオン時点（ｔ３）よりも少し後の第２の時点（ｔ６）まで前記第１の補助スイッチ（Ｑ１）をオフ状態に制御し且つ前記第２の補助スイッチ（Ｑ２）をオン状態に制御する機能を有し、前記第１の時点（ｔ１）から前記ターンオン時点（ｔ３）までの第１の時間長（Ｔａ）が前記共振リアクトル（Ｌｒ）の働きによって前記ターンオン時点までに前記中継端子（４）と前記第２の直流端子（２）との間又は前記第１の中継端子（４）と前記第２の中継端子（４ａ）との間の電圧を零又はほぼ零にすることができる時間長とされ、前記ターンオン時点（ｔ３）から前記第２の時点（ｔ６）までの第２の時間長（Ｔｂ）が前記共振リアクトル（Ｌｒ）の働きによって前記第２の時点（ｔ６）までに前記第１の補助スイッチ（Ｑ１）の電圧を零又はほぼ零にすることができる時間長とされていることが望ましい。
【０００９】
【発明の効果】
各請求項の発明によれば、第１及び第２の補助スイッチＱ１、Ｑ２及び第１及び第２の補助ダイオードＤａ、Ｄｂ及び共振リアクトルＬ１を本願発明で特定された状態に接続することによってＶ結線構成の第１〜第４の主スイッチＳ１〜Ｓ４の電気的ストレスを低減し、スイッチングサージ、スイッチングノイズ、及びスイッチング損失を低減することができる。
また、請求項３の発明によれば、第１及び第２の変換用スイッチＱ１１、Ｑ１２のソフトスイッチングも可能になる。
また、請求項５の発明によれば、第１〜第４の変換用スイッチＱ１１〜Ｑ１４のソフトスイッチングも可能になる。
【００１０】
【第１の実施形態】
次に、図３〜図９を参照して本発明の第１の実施形態に従う電力変換装置を説明する。
【００１１】
図３に示す第１の実施形態の電力変換装置は、図１のインバータと同様に、太陽電池、昇圧チョッパ、整流器、電解コンデンサもしくはバッテリ等で構成される直流電源が接続される第１及び第２の直流端子１、２と、第１及び第２の電圧分割用コンデンサＣａ、Ｃｂと、第１相（Ｕ相）スイッチング回路を構成する第１及び第２の主スイッチＳ１、Ｓ２と、第３相（Ｗ相）スイッチング回路を構成する第３及び第４の主スイッチＳ３、Ｓ４と、第１〜第４の主スイッチＳ１〜Ｓ４に並列に接続された個別又は寄生（内蔵）ダイオードから成る第１〜第４の主ダイオードＤ１〜Ｄ４と、第１及び第２のリアクトルＬｕ、Ｌｗと、第１及び第２のフィルタ用コンデンサＣｆ１、Ｃｆ２と、第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗとを有する他に、第１〜第４の主スイッチＳ１〜Ｓ４に並列接続された第１、第２、第３及び第４の共振用コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４と、第１及び第２の補助スイッチＱ１、Ｑ２、第１及び第２の補助ダイオードＤａ、Ｄｂ、共振リアクトルＬｒとを有する。
【００１２】
図３では第１〜第４の主スイッチＳ１〜Ｓ４と第１及び第２の補助スイッチＱ１、Ｑ２はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）で示されているが、これ等をＮＰＮ型又はＰＮＰ型トランジスタ、電界効果トランジスタ等の別の制御可能な半導体スイッチ等とすることができる。
【００１３】
第１〜第４の主スイッチＳ１〜Ｓ４に逆方向並列に接続された第１〜第４の主ダイオードＤ１〜Ｄ４は個別ダイオードであってもよいし、第１〜第４の主スイッチＳ１〜Ｓ４の半導体基体中に形成される周知の寄生即ち内蔵ダイオードであってもよい。また、第１及び第２の補助スイッチＱ１、Ｑ２に逆方向並列に接続された第１及び第２の補助ダイオードＤａ、Ｄｂは個別ダイオードであってもよいし、第１及び第２の補助スイッチＱ１、Ｑ２の半導体基体中に形成される周知の寄生即ち内蔵ダイオードであってもよい。第１〜第４の主ダイオードＤ１〜Ｄ４は第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗに接続された負荷の電力を直流側に回生する方向性を有する。第１及び第２の補助ダイオードＤａ、Ｄｂは第１及び第２の直流端子１，２間の電圧で逆バイアスされる方向性を有する。
【００１４】
スナバコンデンサとも呼ぶことができる第１〜第４の共振用コンデンサＣ１〜Ｃ４は個別コンデンサであってもよいし、第１〜第４の主スイッチＳ１〜Ｓ４の主端子間（コレクタ・エミッタ間）の寄生容量であってもよい。図３では個別コンデンサの容量と寄生容量との和が第１〜第４の共振用コンデンサＣ１〜Ｃ４として示されている。
【００１５】
電解コンデンサから成る第１及び第２の電圧分割用コンデンサＣａ、Ｃｂは第１及び第２の直流端子１、２間に接続され且つ互いに直列に接続されている。第２相交流端子３ｖは第１及び第２の電圧分割用コンデンサＣａ、Ｃｂの相互接続点に接続されている。
【００１６】
図３の電力変換装置は中継端子４を有する。ここでの中継端子４は接続導体、又は電気回路の一部、又はソフトスイッチング回路とインバータ回路との境界点を意味する。
【００１７】
第１の補助スイッチＱ１は、第１の直流端子１から中継端子４に向って電流を流す方向性を有して第１の直流端子１と中継端子４との間に接続されている。
【００１８】
第２の補助スイッチＱ２と共振リアクトルＬｒとの直列回路は、中継端子４と第２相交流端子３ｖ及び第１及び第２の電圧分割用コンデンサＣａ、Ｃｂの相互接続点に接続されている。第２の補助スイッチＱ２は中継端子４から第２の電圧分割用コンデンサＣｂに向って電流を流す方向性を有する。
インダクタとしての共振リアクトルＬｒは、第１〜第４の共振用コンデンサＣ１〜Ｃ４と共振するものであり、転流リアクトルと呼ぶこともできるものである。
【００１９】
第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗは、互いに１２０度の位相差を有する第１、第２及び第３の線間電圧Ｖｕｖ、Ｖｖｗ、Ｖｗｕを出力するものであり、第１〜第４の主スイッチＳ１〜Ｓ４がインバータ動作している時には、第１、第２及び第３相出力交流端子として機能する。
【００２０】
インバータ回路の第１の主スイッチＳ１は、中継端子４と第１相交流端子３ｕとの間に第１のリアクトルＬｕを介して接続されている。第２の主スイッチＳ２は、第１相交流端子３ｕと第２の直流端子２との間に第１のリアクトルＬｕを介して接続されている。第３の主スイッチＳ３は中継端子４と第３相交流端子３ｗとの間に第２のリアクトルＬｗを介して接続されている。第４の主スイッチＳ４は第３相交流端子３ｗと第２の直流端子２との間に第２のリアクトルＬｗを介して接続されている。従って、第１及び第２の主スイッチＳ１、Ｓ２は第１相（Ｕ相）ハーフブリッジ変換回路を構成し、第３及び第４の主スイッチＳ３、Ｓ４は第３相（Ｗ相）ハーフブリッジ変換回路を構成している。
【００２１】
第１のリアクトルＬｕは第１及び第２の主スイッチＳ１、Ｓ２の相互接続点と第１相交流端子３ｕとの間に直列に接続されている。第２のリアクトルＬｗは第３及び第４の主スイッチＳ３、Ｓ４の相互接続点と第３相交流端子３ｗとの間に直列に接続されている。第１及び第２のリアクトルＬｕ、Ｌｗは第１〜第４の主スイッチＳ１〜Ｓ４のオン・オフによる高周波成分を除去するフィルタとして機能する。
第１のフィルタ用コンデンサＣｆ１は第１及び第２相交流端子３ｕ、３ｖ間に接続されている。第２のフィルタ用コンデンサＣｆ２は第２及び第３相交流端子３ｖ、３ｗ間に接続されている。第１及び第２のフィルタ用コンデンサＣｆ１、Ｃｆ２は第１〜第４の主スイッチＳ１〜Ｓ４のオン・オフによる高周波成分を除去するものである。
第１〜第４の共振用コンデンサＣ１〜Ｃ４の容量、及び第１及び第２のフィルタ用コンデンサＣｆ１、Ｃｆ２の容量は、第１及び第２の電圧分割用コンデンサＣａ、Ｃｂの容量よりも大幅に小さい。
【００２２】
第１〜第４の主スイッチＳ１〜Ｓ４のための第１〜第４の主スイッチ制御信号Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４を形成するために、第１及び第２の電流検出器ＣＴｕ、ＣＴｗと主スイッチ制御回路５とが設けられている。また、第１及び第２の補助スイッチＱ１、Ｑ２の制御信号Ｖｑ１、Ｖｑ２を形成するために補助スイッチ制御回路６が設けられている。第１及び第２の電流検出器ＣＴｕ、ＣＴｗは、第１及び第２のリアクトルＬｕ、Ｌｗを流れる電流Ｉｕ、Ｉｗを検出し、ライン７、８によって主スイッチ制御回路５及び補助スイッチ制御回路６に送る。主スイッチ制御回路５は第１、第２、第３及び第４の出力ライン９、１０、１１、１２は第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４の制御端子（ゲート）に駆動回路（図示せず）を介して接続される。主スイッチ制御回路５は第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗに３相交流電圧を得ることができるように周知の方法で第１〜第４の主スイッチ制御信号Ｖｇ１〜Ｖｇ４を形成する。
【００２３】
補助スイッチ制御回路６は、電流Ｉｕ、Ｉｗを検出するライン７、８に接続されていると共にライン１５によって主スイッチ制御回路５に接続され、第１〜第４の主スイッチＳ１〜Ｓ４のターンオン時点以前に第１〜第４の共振用コンデンサＣ１〜Ｃ４の電圧及び中継端子４と第２の直流端子２との間の電圧を電源電圧よりも低い零又はほぼ零にするための第１及び第２の補助スイッチ制御信号Ｖｑ１、Ｖｑ２を形成してライン１３、１４に送出する。ライン１３、１４は第１及び第２の補助スイッチＱ１、Ｑ２の制御端子（ゲート）に駆動回路（図示せず）を介して接続される。
【００２４】
図４は図３の主スイッチ制御回路５及び補助スイッチ制御回路６を詳しく示す回路図である。主スイッチ制御回路５は、図１の従来のインバータの制御回路と同様に形成された電圧基準値発生器５１、鋸波発生器５２、第１及び第２の比較器５３、５４、主スイッチ制御信号形成回路５５の他に、第１の補正回路としてのＵ相補正回路５６及び第２の補正回路としてのＷ相補正回路５７を有する。
【００２５】
電圧基準値発生器５１は、図５（Ｂ）（Ｃ）に示す第１及び第２の電圧基準値Ｖｒｕ、Ｖｒｗを周期Ｔａｃを有して繰返して発生する。第１の電圧基準値Ｖｒｕは３相正弦波交流電圧の第１相即ちＵ相と第２相即ちＶ相との間の線間電圧Ｖｕｖと同一の正弦波であり、第２の電圧基準値Ｖｒｗは第２相即ちＶ相と第３相即ちＷ相との間の線間電圧Ｖｖｗに対して１８０度の位相差を有する逆相線間電圧Ｖｗｖと同一の正弦波である。従って、図５（Ｂ）及び図５（Ｃ）に示すように第１及び第２の電圧基準値Ｖｒｕ、Ｖｒｗは６０度の位相差を有し、第２の電圧基準値Ｖｒｗは第１の電圧基準値Ｖｒｕよりも６０度進んでいる。なお、図５（Ｂ）及び図５（Ｃ）の第１及び第２の電圧基準値Ｖｒｕ、Ｖｒｗは図２（Ａ）示す第１及び第２の電圧基準値Ｖｒｕ、Ｖｒｗと同一であり、第１の電圧基準値Ｖｒｕを基準にすると第２の電圧基準値Ｖｒｗは第１の電圧基準値Ｖｒｕよりも３００度遅れている。
【００２６】
鋸波発生器５２は第１及び第２の電圧基準値Ｖｒｕ、Ｖｒｗの周波数（例えば５０Ｈｚ）よりも十分に高い周波数（例えば２０ｋＨｚ）で図５（Ａ）に示す鋸波電圧Ｖｔを発生する。この鋸波電圧Ｖｔは傾斜して立上った後に垂直に立下っている。勿論、図５（Ａ）の鋸波電圧Ｖｔと傾きが逆の鋸波電圧とすることもできる。Ｕ相及びＷ相補正回路５６、５７は鋸波発生器５２と第１及び第２の比較器５３、５４との間に接続され、第１及び第２の電流検出器ＣＴｕ、ＣＴｗの出力ライン７、８の信号に応答して鋸波電圧Ｖｔの位相を制御する。即ち、Ｕ相補正回路５６は、図５（Ｂ）に示すように、図５（Ｅ）に示すＵ相負荷電流Ｉｕが正の半波の期間ｔ０〜ｔ３には図５（Ａ）の鋸波電圧Ｖｔと同一の正相鋸波電圧を出力し、Ｕ相負荷電流Ｉｕが負の半波の期間ｔ３〜ｔ６には図５（Ａ）の鋸波電圧Ｖｔと逆相の鋸波電圧を出力する。図５（Ｂ）の正相鋸波電圧と逆相鋸波電圧との合成から成る第１の補正鋸波電圧Ｖｔｕは第１の比較器５３に入力する。
【００２７】
Ｗ相補正回路５７は、図５（Ｃ）に示すように、図５（Ｅ）に示すＷ相負荷電流Ｉｗが正の半波の期間ｔｏ〜ｔ１及びｔ４〜ｔ６で図５（Ａ）の鋸波電圧Ｖｔと同一の正相鋸波電圧を出力し、Ｗ相負荷電流Ｉｗが負の半波の期間ｔ１〜ｔ４で逆相鋸波電圧を出力する。図５（Ｃ）に示す正相鋸波電圧と逆相鋸波電圧との合成から成る第２の鋸波電圧Ｖｔｗは第２の比較器５４に入力する。なお、図５（Ｂ）（Ｃ）から明らかなように第１及び第２の電圧基準値Ｖｒｕ、Ｖｒｗの正ピークと負ピークとの中間位置と第１及び第２の補正鋸波電圧Ｖｔｕ、Ｖｔｗの正ピークと負ピークとの中間位置とが互いに一致するようにそれぞれのレベルが設定されている。
【００２８】
電圧基準値発生器５１とＵ相及びＷ相補正回路５６、５７と主スイッチ制御信号形成回路５５とに接続された第１及び第２の比較器５３、５４は、図５（Ｂ）（Ｃ）に示すように第１及び第２の電圧基準値Ｖｒｕ、Ｖｒｗと第１及び第２の補正鋸波電圧Ｖｔｕ、Ｖｔｗとを比較し、図５（Ｆ）（Ｇ）に示す第１及び第３の主スイッチ制御信号Ｖｇ１、Ｖｇ３を形成し、主スイッチ制御信号形成回路５５に送る。なお、第１及び第２の比較器５３、５４は、第１及び第２の電圧基準値Ｖｒｕ、Ｖｒｗが第１及び第２の補正鋸波電圧Ｖｔｕ、Ｖｔｗよりも大きい時に高レベル即ち論理の１を出力し、これ以外で低レベル即ち論理の０を出力する。
【００２９】
主スイッチ制御信号形成回路５５は、第１及び第２の比較器５３、５４で形成された第１及び第３の主スイッチ制御信号Ｖｇ１、Ｖｇ３をライン９、１１を介して図３の第１及び第３の主スイッチＳ１、Ｓ３の制御端子に送ると共に、第１及び第３の主スイッチ制御信号Ｖｇ１、Ｖｇ３の逆相信号から成る第２及び第４の主スイッチ制御信号Ｖｇ２、Ｖｇ４を形成し、ライン１０、１２を介して図３の第２及び第４の主スイッチＳ２、Ｓ４の制御端子に送る。なお、主スイッチ制御信号形成回路５５は、周知のデッドタイム付与手段を含む。このデッドタイム付与手段によって、第１及び第２の主スイッチＳ１、Ｓ２が同時にオンになることを阻止する期間、及び第３及び第４の主スイッチＳ３、Ｓ４が同時にオンになることを阻止する期間が設けられる。
【００３０】
図４の補助スイッチ制御回路６は第１〜第４の主スイッチＳ１〜Ｓ４をソフトスイッチングできるように第１及び第２の補助スイッチＱ１、Ｑ２をオン・オフ制御するものであり、第１の電圧レベルＶｔａを設定するためのＶｔａ設定回路５８、第２の電圧レベルＶｔｂを設定するためのＶｔｂ設定回路５９、第３及び第４の比較器６０、６１、排他的ＯＲ回路６２、及びＮＯＴ回路６３から成る。
なお、鋸波発生器５２を補助スイッチ制御回路６に含めることができる。
【００３１】
Ｖｔａ設定回路５８は、図６（Ａ）の上側に示す第１の電圧レベルＶｔａを設定し、これを第３の比較器６０に供給するものである。Ｖｔｂ設定回路５９は、図６（Ａ）の下側に示す第２の電圧レベルＶｔｂを設定し、これを第４の比較器６１に供給するものである。なお、Ｖｔａ設定回路５８及びＶｔｂ設定回路５９は演算手段を含み、ライン７、８のＵ相及びＷ相負荷電流Ｉｕ、Ｉｗと図３の各部の定数とに基づいて図６及び図７のｔ１〜ｔ３期間Ｔａ及びｔ３〜ｔ６期間Ｔｂが最適時間長になるように第１及び第２の電圧レベルＶｔａ、Ｖｔｂを決定する。この際、鋸波電圧Ｖｔの振幅を考慮して第１及び第２の電圧レベルＶｔａ、Ｖｔｂを決定する。
第１及び第２の電圧レベルＶｔａ、Ｖｔｂは第１及び第２の補助スイッチＱ１、Ｑ２のオン・オフのタイミングを決定するので、第１及び第２のタイミング信号指令値と呼ぶこともできる。この第１及び第２の電圧レベルＶｔａ、Ｖｔｂを、鋸波電圧Ｖｔを横切る一定値とすることも可能であるが、この実施形態では、Ｕ相負荷電流Ｉｕ及びＷ相負荷電流Ｉｗの変化に応じて切り換えている。このために、Ｖｔａ設定回路５８及びＶｔｂ設定回路５９はＵ相及びＷ相負荷電流Ｉｕ、Ｉｗの検出ライン７、８に接続されている。
【００３２】
Ｖｔａ設定回路５８及びＶｔｂ設定回路５９による第１及び第２の電圧レベルＶｔａ、Ｖｔｂを設定するための演算式の１例を次に示す。
Ｉｕ＜０、Ｉｗ＜０の時、
Ｖｔａ＝Ｖｔ ×［１−｛（２ｘＬｒｘ（Ｉｕ ′＋Ｉｗ ′））／Ｖｄｃ＋π√（ＬｒｘＣ）｝／Ｔ］
Ｖｔｂ＝Ｖｔ ×［２ｘＬｒｘ｛（Ｉｕ ′＋Ｉｗ ′）｝／Ｖｄｃ＋π√（ＬｒｘＣ）］／Ｔ
Ｉｕ＜０、Ｉｗ＞０の時、
Ｖｔａ＝Ｖｔ ×［１−｛（２ｘＬｒｘ（Ｉｕ ′））／Ｖｄｃ＋π√（ＬｒｘＣ）｝／Ｔ］
Ｖｔｂ＝Ｖｔ ×［２ｘＬｒｘ｛（Ｉｕ ′＋Ｉｗ ′）｝／Ｖｄｃ＋π√（ＬｒｘＣ）］／Ｔ
Ｉｕ＞０、Ｉｗ＜０の時、
Ｖｔａ＝Ｖｔ ×［１−｛（２ｘＬｒｘ（Ｉｗ ′））／Ｖｄｃ＋π√（ＬｒｘＣ）｝／Ｔ］
Ｖｔｂ＝Ｖｔ ×［２ｘＬｒｘ｛（Ｉｗ ′＋Ｉｕ ′）｝／Ｖｄｃ＋π√（ＬｒｘＣ）］／Ｔ
Ｉｕ＞０、Ｉｗ＞０の時、
Ｖｔａ＝Ｖｔ ×［１−｛π√（ＬｒｘＣ）｝／Ｔ］
Ｖｔｂ＝Ｖｔ ×［２ｘＬｒｘ｛（Ｉｗ ′＋Ｉｕ ′）｝／Ｖｄｃ＋π√（ＬｒｘＣ）］／Ｔ
ここで、Ｖｔは図６の鋸波電圧、
Ｖｄｃは鋸波電圧Ｖｔの最大振幅、
Ｔは鋸波電圧Ｖｔの周期、
Ｌｒは図３の共振リアクトルＬｒのインダクタ値、
Ｃは中継端子４と第２の直流端子２との間の容量即ち、Ｃ１＋Ｃ４又はＣ２＋Ｃ３又はＣ１＋Ｃ３又はＣ２＋Ｃ４、
Ｉｕ ′、Ｉｗ ′はＵ相及びＷ相負荷電流Ｉｕ、Ｉｗの絶対値である。
【００３３】
第３の比較器６０はＶｔａ設定回路５８とライン１５とに接続されており、鋸波発生器５２に接続されているライン１５の鋸波電圧Ｖｔと第１の電圧レベルＶｔａとを比較し、鋸波電圧Ｖｔが第１の電圧レベルＶｔａよりも高い時に高レベル即ち論理の１となる図６（Ｂ）の信号Ｐｔａを出力する。なお、第１の電圧レベルＶｔａは鋸波電圧Ｖｔの最大値よりも少し低い値に設定されている。
【００３４】
第４の比較器６１はＶｔｂ設定回路５９とライン１５に接続されており、ライン１５の鋸波電圧Ｖｔと第２の電圧レベルＶｔｂとを比較し、第２の電圧レベルＶｔｂが鋸波電圧Ｖｔよりも高い時に低レベル即ち論理の０となる図６（Ｃ）の信号Ｐｔｂを出力する。
【００３５】
排他的ＯＲ回路６２は第３及び第４の比較器６０、６１に接続されており、第３及び第４の比較器６０、６１から出力された信号Ｐｔａ、Ｐｔｂが互いに異なる電圧レベルの時に高レベルとなる信号を図６（Ｅ）に示すように発生する。この排他的ＯＲ回路６２の出力は第１の補助スイッチＱ１を制御するための第１の補助スイッチ制御信号Ｖｑ１となる。排他的ＯＲ回路６２に接続されたＮＯＴ回路６３は排他的ＯＲ回路６２の出力を位相反転し、図６（Ｄ）に示す第２の補助スイッチＱ２の制御のための第２の補助スイッチ制御信号Ｖｑ２を出力する。第１及び第２の補助スイッチ制御信号Ｖｑ１、Ｖｑ２はライン１３、１４によって図３の第１及び第２の補助スイッチＱ１、Ｑ２の制御端子に送られる。
なお、第３の比較器６０の出力が鋸波電圧Ｖｔが第１の電圧レベルＶｔａよりも高い時に低レベル即ち論理の０となるように第３の比較器６０を変形し、且つ排他的ＯＲ回路６２をＡＮＤゲートに変形することができる。また、排他的ＯＲ回路６２と等価な別な論理回路を設けることができる。
【００３６】
次に、図３の回路の動作を図７の波形図と図８及び図９の電流経路図を参照して説明する。なお、以下の説明において電流経路を回路要素の参照符号のみで示すこともある。
図７、図８及び図９は、Ｕ相負荷電流Ｉｕが零よりも大きく、Ｖ相負荷電流Ｉｖが零であり、Ｗ相負荷電流Ｉｗが零よりも小さいタイミングにおける各部の状態を示す。また、図７のｔ１、ｔ３、ｔ６時点は図６のｔ１、ｔ３、ｔ６時点と同一時点を示す。図７のｔ１〜ｔ７は鋸波電圧Ｖｔの周期Ｔよりも十分に短い時間（例えばＴ／２０〜Ｔ／１０）である。また、図７（Ｅ）の電流Ｉ_Ｌｒは共振リアクトルＬｒの電流を示す。また、図７（Ｆ）の直流リンク電圧Ｖｌｉｎｋは図８（Ａ）に示すように第１及び第２の主スイッチＳ１、Ｓ２の直列回路又は第３及び第４の主スイッチＳ３、Ｓ４の直列回路の両端間の電圧を示す。また、図７（Ｇ）のＶｓ１は第１の主スイッチＳ１の両端子間の電圧を示し、Ｉｓ１は第１の主スイッチＳ１と第１の主ダイオードＤ１とを流れる電流を示す。なお、Ｖｓ１を第１の主スイッチ電圧、Ｉｓ１を第１の主スイッチ電流と呼ぶことにする。
図８及び図９において、電流が流れる電流経路が太い線で示され、電流が実質的に流れない部分は細い線で示されている。また、第１及び第２の直流端子１、２は図８及び図９において省略されている。また、Ｕ相、Ｖ相及びＷ相交流端子３ｕ、３ｖ、３ｗに電流方向を示す矢印及び電流値の相対レベルを示す値が付されている。
【００３７】
（ｔ１以前）
図７のｔ１時点以前においては第１及び第４の主スイッチＳ１、Ｓ４がオフ制御され、第２及び第３の主スイッチＳ２、Ｓ３がオン制御され、第１の補助スイッチＱ１がオン制御、第２の補助スイッチＱ２がオフ制御されている。図６のｔ０時点よりも前の期間に第１及び第４の主スイッチＳ１、Ｓ４がオンであるために第１のリアクトルＬｕに正方向のＵ相負荷電流Ｉｕが流れ、第２のリアクトルＬｗに負方向のＷ相負荷電流Ｉｗが流れ、第１及び第２のリアクトルＬｕ、Ｌｗにエネルギが蓄積され、第１及び第４の主スイッチＳ１、Ｓ４のオフ期間に第１及び第２のリアクトルＬｕ、Ｌｗの蓄積エネルギの放出が生じ、Ｌｕ −３ｕ−３ｗ−Ｌｗ−Ｄ３ −Ｄａ −Ｃａ −Ｃｂ −Ｄ２の経路に電流が流れる。この時、第１の主スイッチＳ１の両端子間電圧Ｖｓ１は図７（Ｇ）に示すようにほぼ電源電圧Ｖｄｃに保たれている。電源電圧Ｖｄｃは第１及び第２の直流端子１、２間の電圧及び第１及び第２の電圧分割用コンデンサＣａ、Ｃｂの電圧の和に相当する。この時、図７（Ｆ）の直流リンク電圧Ｖｌｉｎｋは電源電圧Ｖｄｃにほぼ同一になる。
【００３８】
（ｔ１〜ｔ２）
図７のｔ１時点で第１の補助スイッチＱ１がオフ、第２の補助スイッチＱ２がオンに制御されると、図８（Ａ）の電流経路に追加して、Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｄ３ −Ｑ２ −Ｌｒ −Ｃｂ −Ｄ２の経路に図７（Ｅ）に示す共振リアクトルＬｒの電流Ｉ_Ｌｒが流れ始める。この電流Ｉ_Ｌｒは時間と共に増大する。即ち、図８（Ａ）で第１の補助ダイオードＤａを流れていた電流の一部が共振リアクトルＬｒに転流し、第１の補助ダイオードＤａの電流が徐々に減少、逆に共振リアクトルＬｒの電流Ｉ_Ｌｒが徐々に増大する。従って、第１の補助スイッチＱ１のタ−ンオフは零電圧スイッチング（ＺＶＳ）となり、第２の補助スイッチＱ２のターンオンは零電流スイッチング（ＺＣＳ）となる。
【００３９】
（ｔ２〜ｔ３）
図７のｔ２時点で第１の補助ダイオードＤａを通る電流が零になると、図８（Ｂ）と同様なＬｕ −３ｕ−３ｗ−Ｌｗ −Ｄ３ −Ｑ２ −Ｌｒ −Ｃｂ −Ｄ２の経路の電流の他に、Ｃ１ −Ｑ２ −Ｌｒ −Ｃｂ −Ｄ２の経路の共振電流及びＣ４ −Ｄ３ −Ｑ２ −Ｌｒ −Ｃｂの経路の共振電流が流れ、第１及び第４の共振用コンデンサＣ１、Ｃ４の電圧が徐々に低下し、図７（Ｆ）に示す直流リンク電圧Ｖｌｉｎｋ及び図７（Ｇ）に示す第１の主スイッチＳ１の両端子間電圧Ｖｓ１及び図示されていない第４の主スイッチＳ４の両端子間の電圧も徐々に低下し、ｔ３時点以前にほぼ零になる。なお、共振リアクトルＬｒを流れる電流Ｉ_Ｌｒは図７のｔ２時点で少しオーバシュートした後に徐々に低下する。
【００４０】
（ｔ３〜ｔ４）
ｔ３時点で第１及び第４の主スイッチＳ１、Ｓ４が同時にオン制御される。第１及び第４の主スイッチＳ１、Ｓ４の同時のオン制御及び第２及び第３の主スイッチＳ２、Ｓ３の同時のオン制御は、図５（Ｂ）（Ｃ）に示すように第１及び第２の補正鋸波電圧Ｖｔｕ、Ｖｔｗを形成することによって達成されている。図７のｔ３時点での第１及び第４の主スイッチＳ１、Ｓ４のターンオンは零電圧スイッチング（ＺＶＳ）になる。また、第１及び第４の主スイッチＳ１、Ｓ４の電流はｔ３時点から傾斜を有して増大するので、これ等のターンオンは零電流スイッチング（ＺＣＳ）にもなる。ｔ３時点で第１及び第４の主スイッチＳ１、Ｓ４がオンになると、Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｄ３ −Ｓ１の経路の電流、Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｓ４ −Ｄ２の経路の電流が流れ、Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｄ３ −Ｑ２ −Ｌｒ −Ｃｂ −Ｄ２の経路の電流Ｉ_Ｌｒは図７（Ｅ）に示すように零に向って低下する。
【００４１】
（ｔ４〜ｔ５）
図７（Ｅ）のｔ４時点で共振リアクトルＬｒの電流Ｉ_Ｌｒが零になった後には、この電流Ｉ_Ｌｒは逆方向に流れる。即ち、ｔ４〜ｔ５期間には、図８（Ｅ）に示すように、Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｓ４ −Ｃｂ −Ｌｒ −Ｄｂ −Ｓ１の経路の電流Ｉ_Ｌｒと、Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｄ３ −Ｓ１の経路の電流と、Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｓ４ −Ｄ２の経路の電流が流れる。共振リアクトルＬｒを逆方向に流れる電流Ｉ_Ｌｒが第３の主ダイオードＤ３を流れる電流よりも小さい間は、第２及び第３の共振用コンデンサＣ２、Ｃ３の充電が開始せず、図７（Ｆ）の直流リンク電圧Ｖｌｉｎｋは零又はほぼ零に保たれる。
【００４２】
（ｔ５〜ｔ６）
図７のｔ５時点で共振リアクトルＬｒの電流Ｉ_Ｌｒが第２及び第３の主ダイオードＤ２、Ｄ３の電流よりも大きくなると、第２及び第３の主ダイオードＤ２、Ｄ３がオフになり、図９（Ａ）に示すＬｒ −Ｄｂ −Ｓ１ −Ｃ２ −Ｃｂの経路で第２の共振用コンデンサＣ２が充電され、同時にＬｒ −Ｄｂ −Ｃ３ −Ｓ４ −Ｃｂの経路で第３の共振用コンデンサＣ３が充電され、図７（Ｆ）の直流リンク電圧Ｖｌｉｎｋは徐々に増大し、ｔ６時点以前に電源電圧Ｖｄｃになる。
【００４３】
（ｔ６〜ｔ７）
図７のｔ６時点では直流リンク電圧Ｖｌｉｎｋが電源電圧Ｖｄｃと同一又はほぼ同一であるので、第１の補助スイッチＱ１の両端子間電圧は零又はほぼ零である。従って、このｔ６時点で第１の補助スイッチＱ１を図７（Ｃ）に示すようにターンオン制御すると、零電圧スイッチング（ＺＶＳ）が達成される。この実施形態では第１及び第２の補助スイッチＱ１、Ｑ２の制御信号Ｖｑ１、Ｖｑ２を容易に形成するために、第２の補助スイッチＱ２がｔ６時点でターンオフ制御されている。しかし、ｔ４時点から第２の補助スイッチＱ２に電流が流れていないので、ｔ４時点又はこれよりも後にターンオフ制御することができる。なお、第２の補助スイッチＱ２のターンオフ制御は、零電圧スイッチング（ＺＶＳ）のために第２の補助ダイオードＤｂが流れているｔ４〜ｔ７期間に行うのが望ましい。
ｔ６〜ｔ７期間には、Ｃｂ −Ｃａ −Ｑ１ −Ｓ１ −Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｓ４の経路に電流が流れると共に、Ｌｒ −Ｄｂ −Ｓ１ −Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｓ４ −Ｃｂの経路で電流が流れ、共振リアクトルＬｒの残ったエネルギが負荷側に回生される。
【００４４】
（ｔ７以後）
ｔ７時点で共振リアクトルＬｒの蓄積エネルギの放出が終了すると、第２の補助ダイオードＤｂが逆バイアス状態となり、図９（Ｃ）に示すＣｂ −Ｃａ −Ｑ１ −Ｓ１ −Ｌｕ −３ｕ−３ｗ−Ｌｗ −Ｓ４の経路で電流が流れる。
【００４５】
図７のｔ７以後において、第３の主スイッチＳ３をターンオン制御し、第４の主スイッチＳ４をターンオフ制御する時の前後においても、電流経路の相違を除いて図７〜図９と同様な動作が生じる。
また、Ｕ相、Ｖ相及びＷ相負荷電流Ｉｕ、Ｉｖ、Ｉｗの大小関係が図７〜図９の状態と異なる場合においても、図７〜図９と実質的に同一の動作が生じる。
【００４６】
（第１の実施形態の効果）
第１の実施形態によれば次の効果が得られる。
（１）第１〜第４の主スイッチＳ１〜Ｓ４のソフトスイッチングを比較的簡単な回路で達成することができ、サージ、ノイズ、及びスイッチング損失の低減を図ることができる。
（２）第１及び第２の補助スイッチＱ１、Ｑ２のソフトスイッチングも達成される。
（３）インバータ回路がＶ結線構成であるので、前記特許文献１の電力変換装置に比べて主スイッチの数を低減することができ、電力変換装置の小型化、低コスト化を図ることができる。
【００４７】
【第２の実施形態】
次に、図１０に示す第２の実施形態の電力変換装置を説明する。但し、図１０において図３の実質的に同一の部分には同一の符号を付してその説明を省略する。
図１０の電力変換装置は、図３の電力変換装置に電圧変換回路３０とこのための変換用スイッチ制御回路３１を付加し、この他は図３と同一に形成したものである。電圧変換回路３０は、昇圧用リアクトルＬｉｎと、半導体スイッチから成る第１及び第２の変換用スイッチＱ１１，Ｑ１２と、第１及び第２の変換用ダイオードＤ１１、Ｄ１２と、第１及び第２のスナバ用コンデンサＣ１１，Ｃ１２とから成る。第１及び第２の変換用スイッチＱ１１，Ｑ１２の直列回路は中継端子４と第２の直流端子２との間に接続されている。第１及び第２の変換用ダイオードＤ１１，Ｄ１２は第１及び第２の変換用スイッチＱ１１，Ｑ１２に逆方向並列に接続され、個別ダイオード又は第１及び第２の変換用スイッチＱ１１，Ｑ１２の寄生即ち内蔵ダイオードで構成されている。第１及び第２の変換用ダイオードＤ１１，Ｄ１２は第１及び第２の電圧分割用コンデンサＣａ，Ｃｂの電圧で逆バイアスされる方向性を有する。第１及び第２のスナバ用コンデンサＣ１１，Ｃ１２は第１及び第２の変換用スイッチＱ１１，Ｑ１２に並列に接続され、個別コンデンサ又は第１及び第２の変換用スイッチＱ１１，Ｑ１２の寄生容量で構成され、第１及び第２の電圧分割用コンデンサＣａ，Ｃｂよりも十分に小さい容量値を有する。
昇圧用リアクトルＬｉｎの一端は第１の直流端子１に接続されて、この他端は第１及び第２の変換用スイッチＱ１１，Ｑ１２の相互接続点に接続されている。
【００４８】
変換用スイッチ制御回路３１はライン３２，３３によって第１及び第２の変換用スイッチＱ１１，Ｑ１２の制御端子に接続され、周知の方法で電圧変換可能に第１及び第２の変換用スイッチＱ１１，Ｑ１２を交互にオン・オフするための第１及び第２の変換用スイッチ制御信号Ｖｑ１１，Ｖｑ１２を形成する。変換用スイッチ制御回路３１は主スイッチ制御回路５の鋸波発生器５２又はＵ相補正回路５６及びＷ相補正回路５７に接続されており、第１の主スイッチＳ１のターンオンに同期して第１の変換用スイッチＱ１１をターンオン制御する。従って、第１のスナバ用コンデンサＣ１１の電荷が第１の変換用スイッチＱ１１のターンオン時点以前に共振動作で放出され、零電圧スイッチング（ＺＶＳ）が直成される。なお、第１及び第２のスナバ用コンデンサＣ１１，Ｃ１２は第１及び第２の変換用スイッチＱ１１，Ｑ１２のターンオフ時のソフトスイッチングにも寄与する。
【００４９】
電圧変換回路３０の第２の変換用スイッチＱ１２がオンの期間に昇圧用リアクトルＬｉｎにエネルギが蓄積される。第１の変換用スイッチＱ１１がオンの期間には、第１及び第２の直流端子１，２間の電源電圧に昇圧用リアクトルＬｉｎの電圧が加算されて第１及び第２の電圧分割用コンデンサＣａ，Ｃｂが充電される。これにより、第１及び第２の電圧分割用コンデンサＣａ，Ｃｂの電圧の和が第１及び第２の直流端子１，２の電源電圧よりも高くなる。
【００５０】
第２の実施形態によれば、第１の実施形態と同一の効果が得られる他に、第１及び第２の変換用スイッチＱ１１，Ｑ１２をソフトスイッチングすることができるという効果も得られる。
【００５１】
【第３の実施形態】
次に、図１１に示す第３の実施形態の電力変換装置を説明する。図１１の電力変換装置は、図３の電力変換装置に第１、第２及び第３相入力交流端子ｌｒ、ｌｓ、ｌｔと、交流−直流変換回路４０と、変換用スイッチ制御回路４１とを付加し、この他は図３と実質的に同一に形成したものである。
【００５２】
図１１では、インバータ回路を構成する第１及び第２の主スイッチＳ１，Ｓ２の直列回路及び第３及び第４の主スイッチＳ３，Ｓ４の直列回路の一端が第１の中継端子４に接続され、これ等の他端が第２の中継端子４ａに接続されている。従って、インバータ回路に直流電圧を入力させるための対の導体が第１及び第２の中継端子４，４ａとされている。また、第１及び第２の電圧分割用コンデンサＣａ，Ｃｂの直列回路が第１の補助スイッチＱ１を介して第１及び第２の中継端子４，４ａ間に接続されている。
【００５３】
交流−直流変換回路４０は、第１及び第２の中継端子４，４ａ間に接続された第１及び第２の変換用スイッチＱ１１，Ｑ１２の第１の直列回路及び第３及び第４の変換用スイッチＱ１３，Ｑ１４の第２の直列回路と、第１〜第４の変換用ダイオードＤ１１〜Ｄ１４と、第１〜第４のスナバ用コンデンサＣ１１〜Ｃ１４と、第１相入力交流端子ｌｒと第１及び第２の変換用スイッチＱ１１，Ｑ１２の相互接続点との間に接続された第１の入力リアクトルＬ１１と、第３相入力交流端子ｌｔと第３及び第４の変換用スイッチＱ１３，Ｑ１４の相互接続点との間に接続された第２の入力リアクトルＬ１２と、第１及び第２の入力フィルタ用コンデンサＣｆｒ，Ｃｆｔとを有し、第２相入力交流端子ｌｓが第１及び第２の電圧分割用コンデンサＣａ，Ｃｂの相互接続点に接続されている。従って、図１１の交流−直流変換回路４０は、第１〜第４の主スイッチＳ１〜Ｓ４から成るＶ結線のインバータ回路と同様にＶ結線のコンバータ回路に構成されている。
【００５４】
第１、第２、第３及び第４の変換用ダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４は、第１、第２、第３及び第４の変換用スイッチＱ１１，Ｑ１２，Ｑ１３，Ｑ１４に対して逆方向並列に接続されている。それぞれ共振用ンデンサと呼ぶこともできる第１、第２、第３及び第４のスナバ用コンデンサＣ１１，Ｃ１２，Ｃ１３，Ｃ１４は第１、第２、第３及び第４の変換用スイッチＱ１１，Ｑ１２，Ｑ１３，Ｑ１４に並列に接続され、第１及び第２の電圧分割用コンデンサＣａ，Ｃｂよりも十分に小さい容量を有する個別コンデンサ又は寄生容量で構成されている。
【００５５】
変換用スイッチ制御回路４１は、第１〜第４の変換用スイッチＱ１１〜Ｑ１４を周知の方法でオン・オフするものであり、第１、第２、第３及び第４の変換用スイッチＱ１１，Ｑ１２，Ｑ１３，Ｑ１４の制御端子に第１、第２及第３び第４の変換用スイッチ制御信号Ｖｑ１１，Ｖｑ１２、Ｖｑ１３，Ｖｑ１４を送るためのライン４２，４３，４４，４５を有する。この変換用スイッチ制御回路４１は、交流―直流変換できるように第１〜第４の変換用スイッチＱ１１〜Ｑ１４をオン・オフするための第１、第２及第３び第４の変換用スイッチ制御信号Ｖｑ１１，Ｖｑ１２、Ｖｑ１３，Ｖｑ１４を周知の方法で形成する。第１〜第４の変換用スイッチＱ１１〜Ｑ１４を第１〜第４の主スイッチＳ１〜Ｓ４に同期してターンオンさせるために、変換用スイッチ制御回路４１が主スイッチ制御回路５の鋸波発生器５２又はＵ相及びＷ相補正回路５６，５７に対して単一又は複数の伝送路で接続されている。
【００５６】
第１及び第２の入力リアクトルＬ１１．Ｌ１２及び第１及び第２のフィルタ用コンデンサＣｆｒ，Ｃｆｔは第１〜第４の変換用スイッチＱ１１〜Ｑ１４のオン・オフによる高周波成分を除去するフィルタとして機能する。
【００５７】
交流−直流変換回路４０を構成する第１〜第４の変換用スイッチＱ１１〜Ｑ１４を周知の方法でオン・オフ制御すると、第１、第２及び第３相入力交流端子ｌｒ、ｌｓ、ｌｔの交流電圧が直流電圧に変換されて第１及び第２の中継端子４，４ａ間に送られ、第１及び第２の電圧分割用コンデンサＣａ，Ｃｂが充電される。
【００５８】
図１１の電力変換装置は図３の電力変換装置と同一の効果を有する他に、第１〜第４の変換用スイッチＱ１１〜Ｑ１４のソフトスイッチングを容易に達成できるという効果を有する。即ち、第１〜第４の変換用スイッチＱ１１〜Ｑ１４は第１〜第４のスナバ用コンデンサＣ１１〜Ｃ１４を伴なって第１〜第４の主スイッチＳ１〜Ｓ４と同様に第１及び第２の中継端子４，４ａ間に接続されているので、第１〜第４の変換用スイッチＱ１１〜Ｑ１４を第１〜第４の主スイッチＳ１〜Ｓ４と同様にソフトスイッチングすることができる。
【００５９】
【変形例】
本発明は上記の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）同一容量の第１及び第２の電圧分割用コンデンサＣａ，Ｃｂの代りに同一電圧の第１及び第２の蓄電池を接続することができる。
（２）第１相、第２相及び第３相交流端子３ｕ，３ｖ，３ｗに接続する負荷がフィルタ作用を有する場合には、第１及び第２のリアクトルＬｕ，Ｌｗと第１及び第２のフィルタ用コンデンサＣｆ１，Ｃｆ２とのいずれか一方又は両方を省くことができる。
（３）第１〜第４の主スイッチＳ１〜Ｓ４のための第１〜第４の主スイッチ制御信号Ｖｇ１〜Ｖｇ４を図１及び図２に示すように形成することもできる。
（４）図１０の電圧変換回路３０の代りに直流−直流変換可能な種々の回路を接続することができる。
（５）図１１の交流−直流変換回路４０の代りに前記特許文献１に示されているような別の交流−直流変換回路を接続することができる。
（６）第１及び第２の電圧分割用コンデンサＣａ、Ｃｂのいずれか一方を省いて、ここをオ−プン（開放）にすることができる。即ち、図３、図１０及び図１１の回路において、第１の電圧分割用コンデンサＣａを省き、ここをオ−プンにすること、又は第２の電圧分割用コンデンサＣｂを省いてここをオ−プンにすることができる。この変形例においても各スイッチを図３、図１０、図１１と同様に制御すると、同様な効果が得られる。
【図面の簡単な説明】
【図１】従来の電力変換装置を示す回路図である。
【図２】図１の各部の状態を示す波形図である。
【図３】本発明の第１の実施形態の電力変換装置を示す回路図である。
【図４】図３の主スイッチ制御回路及び補助スイッチ制御回路を示すブロック図である。
【図５】図３及び図４の各部の状態を概略的に示す波形図である。
【図６】図４の各部の状態を詳しく示す波形図である。
【図７】第１の主スイッチのターンオン時点及びその近傍における図３の各部の状態を示す波形図である。
【図８】図７の分割された複数の区間における電流経路を示す回路図である。
【図９】図７の分割された別の区間における電流経路を示す回路図である。
【図１０】第２の実施形態の電力変換装置を示す回路図である。
【図１１】第３の実施形態の電力変換装置を示す回路図である。
【符号の説明】
１，２第１及び第２の直流端子
３ｕ，３ｖ，３ｗ第１、第２及び第３相交流端子
４中継端子
５主スイッチ制御回路
６補助スイッチ制御回路
Ｓ１〜Ｓ４第１〜第４の主スイッチ
Ｑ１，Ｑ２第１、第２の補助スイッチ
Ｃ１〜Ｃ４第１〜第４の共振用コンデンサ
Ｌｒ共振リアクトル[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a switching-type power converter such as an inverter, a converter, and an AC-DC-AC converter.
[0002]
[Prior art]
[Patent Document 1] Japanese Patent Application Laid-Open No. 2000-262666
When a two-phase AC output is obtained in a switching type power converter used for a power conditioner, an uninterruptible power supply, a motor driving inverter, a battery charger, or the like, a three-phase inverter having a three-phase switching circuit or V Use a wired inverter. FIG. 1 shows a conventional three-phase voltage type inverter having a V connection configuration. The inverter of FIG. 1 includes first and second DC terminals 1 and 2 to which a DC power supply 50 including a solar cell, a step-up chopper, a rectifier, an electrolytic capacitor or a battery is connected, and a first and a second DC terminals. Capacitors for voltage division Ca, Cb, first and second main switches S1, S2 forming a first phase (U-phase) switching circuit, and third and fourth main switches forming a third phase (W-phase) switching circuit 4 main switches S3, S4, individual or parasitic (built-in) first to fourth main diodes D1 to D4 connected in parallel to the first to fourth main switches S1 to S4, and first and fourth main switches. Reactors Lu and Lw, first and second filter capacitors Cf1 and Cf2, first, second and third-phase AC terminals 3u, 3v and 3w, a voltage reference value generator 51, and a sawtooth wave A generator 52; And second comparator 53, a switch control signal forming circuit 55..
The first and second voltage dividing capacitors Ca 1 and Cb are connected between the first and second DC terminals 1 and 2 and are connected in series with each other. The second phase AC terminal 3v is connected to an interconnection point of the first and second voltage dividing capacitors Ca and Cb.
[0003]
The voltage reference value generator 51 generates a first phase voltage reference value Vru and a third phase voltage reference value Vrw composed of a sine wave shown in FIG. The first phase voltage reference value Vru and the third phase voltage reference value Vrw have a phase difference of 60 degrees. Although only one cycle Tac of the AC voltage is shown in FIG. 2, the voltage reference value generator 51 repeatedly generates the first and third phase voltage reference values Vru and Vrw of FIG.
The sawtooth generator 52 generates the sawtooth voltage Vt shown in FIG. 2A at a frequency sufficiently higher than the repetition frequency of the sine wave first and third phase voltage reference values Vru and Vrw.
The first and second comparators 53 and 54 compare the first and third phase voltage reference values Vru and Vrw with the sawtooth voltage Vt, and the first and third comparators 53 and 54 shown in FIGS. 2B and 2C. To generate first and third control signals Vg1 and Vg3 for the main switches S1 and S3. The switch control signal forming circuit 55 sends the first and third switch control signals Vg1 and vg3 of FIGS. 2B and 2C to the control terminals (gates) of the first and third main switches S1 and S3. , And second and fourth switch control signals Vg2 and Vg4 composed of phase inversion signals of the first and third switch control signals Vg1 and Vg3 to form control signals for the second and fourth main switches S2 and S4. send.
[0004]
[Problems to be solved by the invention]
By the way, when the current is directly cut off by the first to fourth main switches S1 to S4 in FIG. 1, electrical stress is applied to the main switches S1 to S4 at the time of turn-off, and switching surge, switching noise, and switching loss are reduced. Occurs. Also, when the main switches S1 to S4 are turned on, switching surge and switching loss become problems.
[0005]
Patent Document 1 discloses that a switching switch is soft-switched in a three-phase full-bridge inverter to reduce switching surge, switching noise, and switching loss. However, the soft switching circuit of Patent Document 1 cannot be used as it is for the inverter having the V connection configuration in FIG. In addition, the three-phase full-bridge inverter has the disadvantage that the number of main switches is larger than that of an inverter having a V-connection configuration, which inevitably increases the cost and size.
[0006]
Therefore, an object of the present invention is to provide a power conversion device that can be reduced in size and cost and that can easily and satisfactorily reduce the electrical stress of a main switch.
[0007]
[Means for Solving the Problems]
Next, the present invention will be described with reference to the reference numerals in the drawings. However, the scope of the claims and the reference numerals here are for assisting understanding of the present invention, and do not limit the present invention.
The invention of the present application comprises: first and second DC terminals (1, 2);
First, second and third phase AC terminals (3u, 3v, 3w);
A relay terminal (4),
A first voltage dividing capacitor (Ca) connected between the first DC terminal (1) and the second phase AC terminal (3v);
A second voltage dividing capacitor (Cb) connected between the second DC terminal (2) and the second phase AC terminal (3v);
A first main switch (S1) connected between the relay terminal (4) and the first phase AC terminal (3u);
A second main switch (S2) connected between the first phase AC terminal (3u) and the second DC terminal (2);
A third main switch (S3) connected between the relay terminal (4) and the third-phase AC terminal (3w);
A fourth main switch (S4) connected between the third phase AC terminal (3w) and the second DC terminal (2);
First, second, third and fourth resonance capacitors or parasitic capacitors (parallel capacitances) connected in parallel to the first, second, third and fourth main switches (S1, S2, S3 and S4), respectively. C1, C2, C3, C4);
A first auxiliary switch (Q1) connected between the first DC terminal (1) and the relay terminal (4);
A first auxiliary diode or a parasitic diode (Da) connected in reverse parallel to the first auxiliary switch (Q1);
A series circuit of a second auxiliary switch (Q2) and a resonance reactor (Lr) connected between the relay terminal (4) and the second-phase AC terminal (3v);
A second auxiliary diode or a parasitic diode (Db) connected in parallel in the reverse direction to the second auxiliary switch (Q2);
The first, second, third, and fourth terminals are configured to obtain three-phase AC voltages (Vuv, Vvw, Vwu) at the first, second, and third phase AC terminals (3u, 3v, 3w). A main switch control circuit (5) for turning on and off the main switches (S1, S2, S3, S4) at a repetition frequency higher than the frequency of the three-phase AC voltage;
The voltage of the first, second, third, and fourth resonance capacitors or parasitic capacitances (C1, C2, C3, C4) is changed to the first, second, third, and fourth main switches (S1, S2). , S3, S4) an auxiliary switch control circuit (6) for turning on and off the first and second auxiliary switches (Q1, Q2) so that they can be reduced to zero or almost zero by the time of turning on.
The present invention relates to a power conversion device characterized by having:
[0008]
As described in claim 2, the power converter is
First and second DC terminals (1, 2);
First, second, and third phase AC terminals (3u, 3v, 3w), a relay terminal (4), and a connection between the relay terminal (4) and the first phase AC terminal (3u). A first main switch (S1), a second main switch (S2) connected between the first phase AC terminal (3u) and the second DC terminal (2),
A third main switch (S3) connected between the relay terminal (4) and the third-phase AC terminal (3w), the third-phase AC terminal (3w) and the second DC terminal ( 2) and a fourth main switch (S4) connected in parallel with the first, second, third and fourth main switches (S1, S2, S3, S4). First, second, third and fourth resonance capacitors or parasitic capacitances (C1, C2, C3, C4) and a first auxiliary switch (Q1) having one end connected to the relay terminal (4). A first auxiliary diode or a parasitic diode (Da) connected in parallel in a reverse direction to the first auxiliary switch (Q1); the other end of the first auxiliary switch (Q1); A first voltage dividing capacitor (Ca 2) connected between the terminal (3v) A second voltage dividing capacitor (Cb) connected between the second phase AC terminal (3v) and the second DC terminal (2), the relay terminal (4) and the second phase. A series circuit of a second auxiliary switch (Q2) and a resonance reactor (Lr) connected between the AC terminal (3v) and a second circuit connected in reverse direction to the second auxiliary switch (Q2). A second auxiliary diode or a parasitic diode (Db); a voltage conversion circuit (30) connected between the first and second DC terminals (1, 2) and the relay terminal (4); The first, second, third and fourth main terminals are arranged so that three-phase AC voltages (Vuv, Vvw, Vwu) can be obtained at the first, second and third phase AC terminals (3u, 3v, 3w). Switches (S1, S2, S3, S4) higher than the frequency of the three-phase AC voltage A main switch control circuit (5) for on / off control at a repetition frequency; and a voltage of the first, second, third and fourth resonance capacitors or parasitic capacitances (C1, C2, C3, C4). The first and second auxiliary switches (Q1) can be reduced to zero or almost zero by the time of turning on the first, second, third, and fourth main switches (S1, S2, S3, S4). , Q2) with an auxiliary switch control circuit (6) for ON / OFF control.
Further, as set forth in claim 3, the voltage conversion circuit (30) includes:
A series circuit of first and second conversion switches (Q11, Q12) connected between the relay terminal (4) and the second DC terminal (2);
The first DC terminal (1) and the first and second conversion switches (Q11, Q12
), A conversion reactor (Lin) connected between the interconnection points;
First and second snubber capacitors or parasitic capacitors (C11, C12) connected in parallel to the first and second conversion switches (Q11, Q12), respectively.
Further, it is desirable to provide a conversion switch control circuit (31) for alternately controlling ON / OFF of the first and second conversion switches (Q11, Q12) so as to enable voltage conversion.
Further, as described in claim 4, the power converter is
First, second and third phase input AC terminals (1r, 1s, 1t);
First, second and third phase output AC terminals (3u, 3v, 3w);
First and second relay terminals (4, 4a);
A first main switch (S1) connected between the first relay terminal (4) and the first phase output AC terminal (3u);
A second main switch (S2) connected between the first phase output AC terminal (3u) and the second relay terminal (4a);
A third main switch (S3) connected between the first relay terminal (4) and the third phase output AC terminal (3w);
A fourth main switch (S4) connected between the third phase output AC terminal (3w) and the second relay terminal (4a);
First, second, third and fourth resonance capacitors or parasitic capacitors (parallel capacitances) connected in parallel to the first, second, third and fourth main switches (S1, S2, S3 and S4), respectively. C1, C2, C3, C4);
A first auxiliary switch (Q1) having one end connected to the first relay terminal (4);
A first auxiliary diode or a parasitic diode (Da) connected in reverse parallel to the first auxiliary switch (Q1);
A first voltage dividing capacitor (Ca) connected between the other end of the first auxiliary switch (Q1) and the second phase output AC terminal (3v);
A second voltage dividing capacitor (Cb) connected between the second phase output AC terminal (3v) and the second relay terminal (4a);
A series circuit of a second auxiliary switch (Q2) and a resonance reactor (Lr) connected between the first relay terminal (4) and the second phase output AC terminal (3v);
A second auxiliary diode or a parasitic diode (Db) connected in parallel in the reverse direction to the second auxiliary switch (Q2);
An AC-DC converter (40) connected between the first, second and third-phase input AC terminals (1r, 1s, 1t) and the first and second relay terminals (4, 4a); When,
The first, second, third, and third power supply terminals (3u, 3v, 3w) can obtain three-phase AC voltages (Vuv, Vvw, Vwu) at the first, second, and third phase output AC terminals (3u, 3v, 3w). A main switch control circuit (5) for on / off controlling the main switches (S1, S2, S3, S4) at a repetition frequency higher than the frequency of the three-phase AC voltage;
The voltage of the first, second, third, and fourth resonance capacitors or parasitic capacitances (C1, C2, C3, C4) is changed to the first, second, third, and fourth main switches (S1, S2). , S3, S4) an auxiliary switch control circuit (6) for turning on and off the first and second auxiliary switches (Q1, Q2) so that they can be reduced to zero or almost zero by the time of turning on. Can be configured.
Further, as set forth in claim 5, the AC-DC conversion circuit (40) includes:
A first series circuit of first and second conversion switches (Q11, Q12) connected between the first and second relay terminals (4, 4a) and a third and fourth conversion switch ( Q13, Q14), a second series circuit;
First, second, third and fourth snubber capacitors or parasitic capacitors connected in parallel to the first, second, third and fourth conversion switches (Q11, Q12, Q13 and Q14), respectively. (C11, C12, C13, C14),
A first input reactor (L11) connected between the first phase input AC terminal (1r) and an interconnection point of the first and second conversion switches (Q11, Q12);
A second input reactor (L12) connected between the third phase input AC terminal (1t) and an interconnection point of the third and fourth conversion switches (Q13, Q14); The second-phase input AC terminal (1s) is connected to an interconnection point of the first and second dividing capacitors (Ca, Cb); and the first-phase input AC terminal (1s) is connected to the first and second dividing capacitors (Ca, Cb). , A second, third, and fourth conversion switches (Q11, Q12, Q13, Q14) are preferably provided with a conversion switch control circuit (31).
7. A first filter reactor (Lu) further connected between the first and second main switches (S1, S2) and the first phase AC terminal (3u). And a second filter reactor (Lw) connected between the third and fourth main switches (S3, S4) and the third-phase AC terminal (3w). desirable.
Further, as set forth in claim 7, the first, second, third and fourth main switches (S1, S2, S3, S4) are connected in reverse parallel to the first and second main switches (S1, S2, S3, S4). It is desirable to have second, third and fourth main diodes or parasitic diodes (D1, D2, D3, D4)
Further, as set forth in claim 8, the auxiliary switch control circuit (6) is configured to provide the auxiliary switch control circuit (6) slightly before the turn-on time (t3) of at least one of the first to fourth main switches (S1 to S4). The first auxiliary switch (Q1) is controlled to be in an off state from a first time point (t1) to a second time point (t6) slightly after the turn-on time point (t3), and the second auxiliary switch ( Q2) is turned on by a function of the resonance reactor (Lr). The first time length (Ta) from the first time point (t1) to the turn-on time point (t3) is controlled by the resonance reactor (Lr). By the time, the voltage between the relay terminal (4) and the second DC terminal (2) or the voltage between the first relay terminal (4) and the second relay terminal (4a) is reduced to zero or Time length that can be reduced to almost zero The second time length (Tb) from the turn-on time (t3) to the second time (t6) is increased by the action of the resonance reactor (Lr) until the second time (t6). It is desirable that the time length is such that the voltage of the auxiliary switch (Q1) can be made zero or almost zero.
[0009]
【The invention's effect】
According to the invention of each claim, by connecting the first and second auxiliary switches Q1, Q2, the first and second auxiliary diodes Da, Db, and the resonance reactor L1 to the state specified in the present invention, V The electrical stress of the first to fourth main switches S1 to S4 in the connection configuration can be reduced, and switching surge, switching noise, and switching loss can be reduced.
According to the invention of claim 3, soft switching of the first and second conversion switches Q11 and Q12 is also possible.
Further, according to the invention of claim 5, soft switching of the first to fourth conversion switches Q11 to Q14 becomes possible.
[0010]
[First Embodiment]
Next, a power conversion device according to the first embodiment of the present invention will be described with reference to FIGS.
[0011]
The power converter according to the first embodiment shown in FIG. 3 has first and second DC power supplies connected to a solar cell, a step-up chopper, a rectifier, an electrolytic capacitor, a battery, or the like, similarly to the inverter shown in FIG. 2 DC terminals 1 and 2, first and second voltage dividing capacitors Ca 1 and Cb, and first and second main switches S 1 and S 2 forming a first phase (U-phase) switching circuit; It comprises third and fourth main switches S3 and S4 constituting a three-phase (W-phase) switching circuit, and individual or parasitic (built-in) diodes connected in parallel to the first to fourth main switches S1 to S4. First to fourth main diodes D1 to D4, first and second reactors Lu and Lw, first and second filter capacitors Cf1 and Cf2, and first, second and third-phase AC terminals 3u, 3v, 3 And first, second, third, and fourth resonance capacitors C1, C2, C3, C4 connected in parallel to the first to fourth main switches S1 to S4; It has two auxiliary switches Q1, Q2, first and second auxiliary diodes Da, Db, and a resonance reactor Lr.
[0012]
In FIG. 3, the first to fourth main switches S1 to S4 and the first and second auxiliary switches Q1 and Q2 are shown as IGBTs (insulated gate bipolar transistors). Another controllable semiconductor switch, such as a transistor or a field effect transistor, can be used.
[0013]
The first to fourth main diodes D1 to D4 connected in parallel in the reverse direction to the first to fourth main switches S1 to S4 may be individual diodes, or the first to fourth main switches S1 to S4. A well-known parasitic or built-in diode formed in the semiconductor substrate of S4 may be used. Also, the first and second auxiliary diodes Da and Db connected in parallel in the reverse direction to the first and second auxiliary switches Q1 and Q2 may be individual diodes, or the first and second auxiliary switches It may be a well-known parasitic or built-in diode formed in the semiconductor body of Q1 and Q2. The first to fourth main diodes D1 to D4 have a direction of regenerating the power of the load connected to the first, second, and third phase AC terminals 3u, 3v, 3w to the DC side. The first and second auxiliary diodes Da and Db have a directionality reversely biased by a voltage between the first and second DC terminals 1 and 2.
[0014]
The first to fourth resonance capacitors C1 to C4, which can also be called snubber capacitors, may be individual capacitors, or may be between main terminals (between collector and emitter) of the first to fourth main switches S1 to S4. Parasitic capacitance. In FIG. 3, the sum of the capacitance of the individual capacitor and the parasitic capacitance is shown as first to fourth resonance capacitors C1 to C4.
[0015]
The first and second voltage dividing capacitors Ca 1 and Cb formed of electrolytic capacitors are connected between the first and second DC terminals 1 and 2 and are connected in series with each other. The second phase AC terminal 3v is connected to an interconnection point of the first and second voltage dividing capacitors Ca and Cb.
[0016]
The power converter of FIG. 3 has a relay terminal 4. The relay terminal 4 here means a connection conductor, a part of an electric circuit, or a boundary point between a soft switching circuit and an inverter circuit.
[0017]
The first auxiliary switch Q <b> 1 is connected between the first DC terminal 1 and the relay terminal 4 with a direction in which a current flows from the first DC terminal 1 to the relay terminal 4.
[0018]
The series circuit of the second auxiliary switch Q2 and the resonance reactor Lr is connected to the junction of the relay terminal 4, the second-phase AC terminal 3v, and the first and second voltage dividing capacitors Ca, Cb. The second auxiliary switch Q2 has a direction in which a current flows from the relay terminal 4 to the second voltage dividing capacitor Cb.
The resonance reactor Lr as an inductor resonates with the first to fourth resonance capacitors C1 to C4, and can also be called a commutation reactor.
[0019]
The first, second, and third phase AC terminals 3u, 3v, 3w output first, second, and third line voltages Vuv, Vvw, Vwu having a phase difference of 120 degrees from each other, When the first to fourth main switches S1 to S4 operate as inverters, they function as first, second and third phase output AC terminals.
[0020]
The first main switch S1 of the inverter circuit is connected between the relay terminal 4 and the first-phase AC terminal 3u via the first reactor Lu. The second main switch S2 is connected between the first phase AC terminal 3u and the second DC terminal 2 via a first reactor Lu. The third main switch S3 is connected between the relay terminal 4 and the third-phase AC terminal 3w via the second reactor Lw. The fourth main switch S4 is connected between the third-phase AC terminal 3w and the second DC terminal 2 via a second reactor Lw. Therefore, the first and second main switches S1 and S2 constitute a first-phase (U-phase) half-bridge conversion circuit, and the third and fourth main switches S3 and S4 constitute a third-phase (W-phase) half-bridge. It constitutes a conversion circuit.
[0021]
The first reactor Lu is connected in series between the interconnection point of the first and second main switches S1, S2 and the first phase AC terminal 3u. The second reactor Lw is connected in series between the interconnection point of the third and fourth main switches S3 and S4 and the third-phase AC terminal 3w. The first and second reactors Lu and Lw function as filters for removing high-frequency components due to ON / OFF of the first to fourth main switches S1 to S4.
The first filter capacitor Cf1 is connected between the first and second phase AC terminals 3u and 3v. The second filter capacitor Cf2 is connected between the second and third phase AC terminals 3v and 3w. The first and second filter capacitors Cf1 and Cf2 remove high-frequency components caused by turning on and off the first to fourth main switches S1 to S4.
The capacitances of the first to fourth resonance capacitors C1 to C4 and the capacitances of the first and second filter capacitors Cf1 and Cf2 are larger than the capacitances of the first and second voltage division capacitors Ca and Cb. Small.
[0022]
In order to form the first to fourth main switch control signals Vg1, Vg2, Vg3, Vg4 for the first to fourth main switches S1 to S4, first and second current detectors CTu, CTw and A main switch control circuit 5 is provided. Further, an auxiliary switch control circuit 6 is provided to generate control signals Vq1 and Vq2 for the first and second auxiliary switches Q1 and Q2. The first and second current detectors CTu, CTw detect currents Iu, Iw flowing through the first and second reactors Lu, Lw, respectively, and the main switch control circuit 5 and the auxiliary switch control circuit 6 are provided by lines 7 and 8. Send to The main switch control circuit 5 has first, second, third and fourth output lines 9, 10, 11, and 12 connected to the first, second, third and fourth main switches S1, S2, S3 and S4. It is connected to a control terminal (gate) via a drive circuit (not shown). The main switch control circuit 5 uses a known method to obtain first to fourth main switch control signals Vg1 to V3 so that a three-phase AC voltage can be obtained at the first, second, and third-phase AC terminals 3u, 3v, and 3w. Vg4 is formed.
[0023]
The auxiliary switch control circuit 6 is connected to the lines 7 and 8 for detecting the currents Iu and Iw and connected to the main switch control circuit 5 by a line 15 and turns on the first to fourth main switches S1 to S4. Previously, the first and fourth terminals for setting the voltages of the first to fourth resonance capacitors C1 to C4 and the voltage between the relay terminal 4 and the second DC terminal 2 to zero or almost zero lower than the power supply voltage. The two auxiliary switch control signals Vq1 and Vq2 are formed and sent to the lines 13 and 14. The lines 13 and 14 are connected to control terminals (gates) of the first and second auxiliary switches Q1 and Q2 via a drive circuit (not shown).
[0024]
FIG. 4 is a circuit diagram showing the main switch control circuit 5 and the auxiliary switch control circuit 6 of FIG. 3 in detail. The main switch control circuit 5 includes a voltage reference value generator 51, a sawtooth wave generator 52, first and second comparators 53 and 54, which are formed similarly to the conventional inverter control circuit of FIG. In addition to the signal forming circuit 55, a U-phase correction circuit 56 as a first correction circuit and a W-phase correction circuit 57 as a second correction circuit are provided.
[0025]
The voltage reference value generator 51 repeatedly generates the first and second voltage reference values Vru and Vrw shown in FIGS. 5B and 5C with a period Tac. The first voltage reference value Vru is the same sine wave as the line voltage Vuv between the first phase, ie, U phase and the second phase, ie, V phase, of the three-phase sine wave AC voltage, and the second voltage reference value Vrw is the same sine wave as the antiphase line voltage Vwv having a phase difference of 180 degrees with respect to the line voltage Vvw between the second phase, ie, the V phase and the third phase, ie, the W phase. Therefore, as shown in FIGS. 5B and 5C, the first and second voltage reference values Vru and Vrw have a phase difference of 60 degrees, and the second voltage reference value Vrw is the first voltage reference value Vrw. It is ahead of the voltage reference value Vru by 60 degrees. Note that the first and second voltage reference values Vru and Vrw in FIGS. 5B and 5C are the same as the first and second voltage reference values Vru and Vrw shown in FIG. With reference to the first voltage reference value Vru, the second voltage reference value Vrw is delayed by 300 degrees from the first voltage reference value Vru.
[0026]
The sawtooth generator 52 generates the sawtooth voltage Vt shown in FIG. 5A at a frequency (for example, 20 kHz) sufficiently higher than the frequency of the first and second voltage reference values Vru, Vrw (for example, 50 Hz). The sawtooth voltage Vt falls vertically after rising with an inclination. Needless to say, a sawtooth voltage having a slope opposite to that of the sawtooth voltage Vt in FIG. The U-phase and W-phase correction circuits 56 and 57 are connected between the sawtooth generator 52 and the first and second comparators 53 and 54, and output lines of the first and second current detectors CTu and CTw. The phase of the sawtooth voltage Vt is controlled in response to the signals 7 and 8. That is, as shown in FIG. 5 (B), the U-phase correction circuit 56 performs the sawtooth operation of FIG. 5 (A) during the positive half-wave period t0 to t3 shown in FIG. 5 (E). The same positive-phase sawtooth voltage as the wave voltage Vt is output, and during the period t3 to t6 during which the U-phase load current Iu is a negative half-wave, the sawtooth voltage having the opposite phase to the sawtooth voltage Vt in FIG. Output. The first corrected sawtooth voltage Vtu composed of the combination of the positive phase sawtooth voltage and the negative phase sawtooth voltage shown in FIG. 5B is input to the first comparator 53.
[0027]
As shown in FIG. 5 (C), the W-phase correction circuit 57 performs the positive half-wave period to to t1 and t4 to t6 of the W-phase load current Iw shown in FIG. It outputs the same positive-phase sawtooth voltage as the sawtooth voltage Vt, and outputs the reverse-phase sawtooth voltage during the period of the negative half-wave of the W-phase load current Iw from t1 to t4. The second sawtooth voltage Vtw formed by combining the positive-phase sawtooth voltage and the negative-phase sawtooth voltage shown in FIG. 5C is input to the second comparator 54. As apparent from FIGS. 5B and 5C, an intermediate position between the positive and negative peaks of the first and second voltage reference values Vru, Vrw, the first and second corrected sawtooth voltage Vtu, Each level is set so that the intermediate position between the positive peak and the negative peak of Vtw coincides with each other.
[0028]
The first and second comparators 53 and 54 connected to the voltage reference value generator 51, the U-phase and W-phase correction circuits 56 and 57, and the main switch control signal forming circuit 55 are configured as shown in FIGS. ), The first and second voltage reference values Vru, Vrw are compared with the first and second corrected sawtooth voltage Vtu, Vtw, and the first and second voltage values Vtu, Vtw are compared with each other. 3 and outputs the main switch control signals Vg1 and Vg3 to the main switch control signal forming circuit 55. When the first and second voltage reference values Vru and Vrw are higher than the first and second corrected sawtooth voltages Vtu and Vtw, the first and second comparators 53 and 54 output a high level, that is, a logic signal. 1 is output, and otherwise, a low level, that is, a logical 0 is output.
[0029]
The main switch control signal forming circuit 55 applies the first and third main switch control signals Vg1 and Vg3 formed by the first and second comparators 53 and 54 to the first And the third main switch S1 and the control terminal of the third main switch S3, and forms the second and fourth main switch control signals Vg2 and Vg4 composed of the negative phase signals of the first and third main switch control signals Vg1 and Vg3. Then, the signals are sent to the control terminals of the second and fourth main switches S2 and S4 in FIG. The main switch control signal forming circuit 55 includes a well-known dead time providing means. The dead time providing means prevents the first and second main switches S1 and S2 from being simultaneously turned on, and prevents the third and fourth main switches S3 and S4 from being simultaneously turned on. A period is provided.
[0030]
The auxiliary switch control circuit 6 shown in FIG. 4 controls on / off of the first and second auxiliary switches Q1 and Q2 so that the first to fourth main switches S1 to S4 can be soft-switched. Vta setting circuit 58 for setting voltage level Vta, Vtb setting circuit 59 for setting second voltage level Vtb, third and fourth comparators 60 and 61, exclusive OR circuit 62, and NOT circuit 63.
Note that the sawtooth generator 52 can be included in the auxiliary switch control circuit 6.
[0031]
The Vta setting circuit 58 sets the first voltage level Vta shown on the upper side of FIG. 6A, and supplies this to the third comparator 60. The Vtb setting circuit 59 sets the second voltage level Vtb shown on the lower side of FIG. 6A and supplies this to the fourth comparator 61. Note that the Vta setting circuit 58 and the Vtb setting circuit 59 include arithmetic means, and based on the U-phase and W-phase load currents Iu, Iw of the lines 7 and 8 and the constants of the respective parts in FIG. The first and second voltage levels Vta and Vtb are determined so that the period Ta to the period t3 and the period Tb to the period t3 to t6 have the optimum time length. At this time, the first and second voltage levels Vta and Vtb are determined in consideration of the amplitude of the sawtooth voltage Vt.
Since the first and second voltage levels Vta and Vtb determine the ON / OFF timing of the first and second auxiliary switches Q1 and Q2, they can also be referred to as first and second timing signal command values. Although the first and second voltage levels Vta and Vtb can be set to a constant value that crosses the sawtooth voltage Vt, in this embodiment, the change in the U-phase load current Iu and the W-phase load current Iw varies. It is switched accordingly. For this purpose, the Vta setting circuit 58 and the Vtb setting circuit 59 are connected to the detection lines 7 and 8 for the U-phase and W-phase load currents Iu and Iw.
[0032]
An example of an arithmetic expression for setting the first and second voltage levels Vta and Vtb by the Vta setting circuit 58 and the Vtb setting circuit 59 is shown below.
When Iu <0, Iw <0,
Vta = Vt × [1-{(2 × Lr x (Iu ′ + Iw ′)) / Vdc + π} (Lr × C)} / T]
Vtb = Vt × [2 × Lr x {(Iu ′ + Iw ′)} / Vdc + π} (Lr × C)] / T
When Iu <0, Iw> 0,
Vta = Vt × [1-{(2 × Lr x (Iu ′)) / Vdc + π} (Lr × C)} / T]
Vtb = Vt × [2 × Lr x {(Iu ′ + Iw ′)} / Vdc + π} (Lr × C)] / T
When Iu> 0 and Iw <0,
Vta = Vt × [1-{(2 × Lr x (Iw ′)) / Vdc + π} (Lr × C)} / T]
Vtb = Vt × [2 × Lr x {(Iw ′ + Iu ′)} / Vdc + π} (Lr × C)] / T
When Iu> 0 and Iw> 0,
Vta = Vt × [1- {π} (Lr × C)} / T]
Vtb = Vt × [2 × Lr x {(Iw ′ + Iu ′)} / Vdc + π} (Lr × C)] / T
Here, Vt is the sawtooth voltage of FIG.
Vdc is the maximum amplitude of the sawtooth voltage Vt,
T is the period of sawtooth voltage Vt,
Lr is the inductor value of the resonant reactor Lr in FIG. 3,
C is the capacitance between the relay terminal 4 and the second DC terminal 2, that is, C1 + C4 or C2 + C3 or C1 + C3 or C2 + C4,
Iu 'and Iw' are the absolute values of the U-phase and W-phase load currents Iu and Iw.
[0033]
The third comparator 60 is connected to the Vta setting circuit 58 and the line 15 and compares the sawtooth voltage Vt of the line 15 connected to the sawtooth generator 52 with the first voltage level Vta. When the sawtooth voltage Vt is higher than the first voltage level Vta, the signal Pta shown in FIG. The first voltage level Vta is set to a value slightly lower than the maximum value of the sawtooth voltage Vt.
[0034]
The fourth comparator 61 is connected to the Vtb setting circuit 59 and the line 15, compares the sawtooth voltage Vt on the line 15 with the second voltage level Vtb, and sets the second voltage level Vtb to the sawtooth voltage Vt. When it is higher than this, the signal Ptb shown in FIG.
[0035]
The exclusive OR circuit 62 is connected to the third and fourth comparators 60 and 61, and outputs a high signal when the signals Pta and Ptb output from the third and fourth comparators 60 and 61 have different voltage levels. A signal which becomes a level is generated as shown in FIG. The output of the exclusive OR circuit 62 becomes a first auxiliary switch control signal Vq1 for controlling the first auxiliary switch Q1. The NOT circuit 63 connected to the exclusive OR circuit 62 inverts the phase of the output of the exclusive OR circuit 62, and outputs a second auxiliary switch control signal for controlling the second auxiliary switch Q2 shown in FIG. Vq2 is output. The first and second auxiliary switch control signals Vq1, Vq2 are sent to the control terminals of the first and second auxiliary switches Q1, Q2 of FIG.
The third comparator 60 is modified so that the output of the third comparator 60 becomes a low level, that is, logic 0 when the sawtooth voltage Vt is higher than the first voltage level Vta, and an exclusive OR operation is performed. Circuit 62 can be modified to an AND gate. Further, another logic circuit equivalent to the exclusive OR circuit 62 can be provided.
[0036]
Next, the operation of the circuit of FIG. 3 will be described with reference to the waveform diagram of FIG. 7 and the current path diagrams of FIG. 8 and FIG. In the following description, a current path may be indicated only by a reference numeral of a circuit element.
FIGS. 7, 8 and 9 show the state of each part at the timing when the U-phase load current Iu is larger than zero, the V-phase load current Iv is zero, and the W-phase load current Iw is smaller than zero. Further, the times t1, t3, and t6 in FIG. 7 indicate the same times as the times t1, t3, and t6 in FIG. 7 is a time (for example, T / 20 to T / 10) that is sufficiently shorter than the period T of the sawtooth voltage Vt. Further, the current I shown in FIG. _Lr Indicates a current of the resonance reactor Lr. The DC link voltage Vlink in FIG. 7F is, as shown in FIG. 8A, a series circuit of the first and second main switches S1 and S2 or a series circuit of the third and fourth main switches S3 and S4. Shows the voltage across the circuit. In FIG. 7G, Vs1 indicates a voltage between both terminals of the first main switch S1, and Is1 indicates a current flowing through the first main switch S1 and the first main diode D1. Note that Vs1 is referred to as a first main switch voltage, and Is1 is referred to as a first main switch current.
8 and 9, a current path through which a current flows is indicated by a thick line, and a portion through which a current does not substantially flow is indicated by a thin line. Further, the first and second DC terminals 1, 2 are omitted in FIGS. 8 and 9. The U-phase, V-phase, and W-phase AC terminals 3u, 3v, and 3w are provided with arrows indicating current directions and values indicating relative levels of current values.
[0037]
(Before t1)
Before time t1 in FIG. 7, the first and fourth main switches S1 and S4 are turned off, the second and third main switches S2 and S3 are turned on, and the first auxiliary switch Q1 is turned on. The second auxiliary switch Q2 is off-controlled. Since the first and fourth main switches S1 and S4 are on during a period before the time point t0 in FIG. 6, a positive U-phase load current Iu flows through the first reactor Lu, and the second reactor Lw , A negative-going W-phase load current Iw flows through the first and second reactors Lu and Lw, and energy is accumulated in the first and second reactors S1 and S4 during the off period of the first and second main switches S1 and S4. The accumulated energy of Lu and Lw is released, and a current flows through the path of Lu-3u-3w-Lw-D3-Da-Ca-Cb-D2. At this time, the voltage Vs1 between both terminals of the first main switch S1 is substantially kept at the power supply voltage Vdc as shown in FIG. The power supply voltage Vdc corresponds to the sum of the voltage between the first and second DC terminals 1 and 2 and the voltage of the first and second voltage dividing capacitors Ca and Cb. At this time, the DC link voltage Vlink in FIG. 7F is substantially equal to the power supply voltage Vdc.
[0038]
(T1 to t2)
When the first auxiliary switch Q1 is turned off and the second auxiliary switch Q2 is turned on at time t1 in FIG. 7, it is added to the current path in FIG. 8A, and Lu-3u-3w-Lw- In the path of D3-Q2-Lr-Cb-D2, the current I of the resonant reactor Lr shown in FIG. _Lr Begins to flow. This current I _Lr Increases with time. That is, a part of the current flowing through the first auxiliary diode Da in FIG. 8A is diverted to the resonance reactor Lr, the current of the first auxiliary diode Da gradually decreases, and conversely, the current of the resonance reactor Lr I _Lr Gradually increases. Therefore, the turning off of the first auxiliary switch Q1 becomes zero voltage switching (ZVS), and the turning on of the second auxiliary switch Q2 becomes zero current switching (ZCS).
[0039]
(T2 to t3)
When the current passing through the first auxiliary diode Da becomes zero at the time point t2 in FIG. 7, the current of the path of Lu-3u-3w-Lw-D3-Q2-Lr-Cb-D2 similar to FIG. In addition, the resonance current of the path of C1-Q2-Lr-Cb-D2 and the resonance current of the path of C4-D3-Q2-Lr-Cb flow, and the voltages of the first and fourth resonance capacitors C1 and C4 are reduced. The voltage gradually decreases, and the DC link voltage Vlink shown in FIG. 7F, the voltage Vs1 between both terminals of the first main switch S1 shown in FIG. 7G, and both terminals of the fourth main switch S4 not shown. The voltage during this period also gradually decreases and becomes almost zero before time t3. Note that the current I flowing through the resonance reactor Lr 1 _Lr Gradually decreases after slightly overshooting at time t2 in FIG.
[0040]
(T3 to t4)
At time t3, the first and fourth main switches S1 and S4 are simultaneously turned on. The simultaneous ON control of the first and fourth main switches S1 and S4 and the simultaneous ON control of the second and third main switches S2 and S3 are performed as shown in FIGS. 5B and 5C. This is achieved by forming the second corrected sawtooth voltage Vtu, Vtw. The turn-on of the first and fourth main switches S1 and S4 at time t3 in FIG. 7 becomes zero voltage switching (ZVS). Also, since the currents of the first and fourth main switches S1 and S4 increase with a slope from the time point t3, their turn-on also results in zero current switching (ZCS). When the first and fourth main switches S1 and S4 are turned on at time t3, the current in the path of Lu-3u-3w-Lw-D3-S1 and the current in the path of Lu-3u-3w-Lw-S4-D2 Flows, and the current I in the path of Lu-3u-3w-Lw-D3-Q2-Lr-Cb-D2 _Lr Decreases toward zero as shown in FIG.
[0041]
(T4 to t5)
The current I of the resonant reactor Lr at time t4 in FIG. _Lr Is zero, this current I _Lr Flows in the opposite direction. That is, during the period from t4 to t5, as shown in FIG. 8E, the current I through the route of Lu-3u-3w-Lw-S4-Cb-Lr-Db-S1 _Lr And the current in the path of Lu-3u-3w-Lw-D3-S1 and the current in the path of Lu-3u-3w-Lw-S4-D2. Current I flowing in the opposite direction through resonant reactor Lr _Lr Is smaller than the current flowing through the third main diode D3, the charging of the second and third resonance capacitors C2 and C3 does not start, and the DC link voltage Vlink in FIG. Is kept.
[0042]
(T5 to t6)
The current I of the resonant reactor Lr at time t5 in FIG. _Lr Becomes larger than the currents of the second and third main diodes D2 and D3, the second and third main diodes D2 and D3 are turned off, and Lr-Db-S1-C2- shown in FIG. 9A. The second resonance capacitor C2 is charged along the path Cb, and the third resonance capacitor C3 is simultaneously charged along the path Lr-Db-C3-S4-Cb. The DC link voltage Vlink in FIG. It gradually increases and reaches the power supply voltage Vdc before time t6.
[0043]
(T6 to t7)
At time t6 in FIG. 7, the DC link voltage Vlink is the same or almost the same as the power supply voltage Vdc, so that the voltage between both terminals of the first auxiliary switch Q1 is zero or almost zero. Therefore, when the first auxiliary switch Q1 is turned on as shown in FIG. 7C at time t6, zero voltage switching (ZVS) is achieved. In this embodiment, in order to easily form the control signals Vq1 and Vq2 for the first and second auxiliary switches Q1 and Q2, the second auxiliary switch Q2 is turned off at time t6. However, since no current flows through the second auxiliary switch Q2 from the time point t4, the turn-off control can be performed at the time point t4 or later. The turn-off control of the second auxiliary switch Q2 is desirably performed during a period from t4 to t7 during which the second auxiliary diode Db flows for zero voltage switching (ZVS).
During a period from t6 to t7, a current flows through the path of Cb-Ca-Q1-S1-Lu-3u-3w-Lw-S4, and the current of Lr-Db-S1-Lu-3u-3w-Lw-S4-Cb A current flows through the path, and the remaining energy of the resonance reactor Lr is regenerated to the load side.
[0044]
(After t7)
When the release of the stored energy of the resonance reactor Lr ends at time t7, the second auxiliary diode Db enters a reverse bias state, and Cb-Ca-Q1-S1-Lu-3u-3w-Lw- shown in FIG. 9C. A current flows through the path of S4.
[0045]
After t7 in FIG. 7, before and after the third main switch S3 is turned on and the fourth main switch S4 is turned off, the same operation as in FIGS. Occurs.
Further, even when the magnitude relationship between the U-phase, V-phase and W-phase load currents Iu, Iv, Iw is different from the state shown in FIGS. 7 to 9, substantially the same operation as in FIGS. 7 to 9 occurs.
[0046]
(Effects of the First Embodiment)
According to the first embodiment, the following effects can be obtained.
(1) Soft switching of the first to fourth main switches S1 to S4 can be achieved with a relatively simple circuit, and surge, noise, and switching loss can be reduced.
(2) Soft switching of the first and second auxiliary switches Q1, Q2 is also achieved.
(3) Since the inverter circuit has a V-connection configuration, the number of main switches can be reduced as compared with the power converter of Patent Document 1, and the size and cost of the power converter can be reduced. .
[0047]
[Second embodiment]
Next, a power converter according to a second embodiment shown in FIG. 10 will be described. However, in FIG. 10, substantially the same parts in FIG.
The power conversion device shown in FIG. 10 is the same as the power conversion device shown in FIG. 3 except that a voltage conversion circuit 30 and a conversion switch control circuit 31 for this purpose are added to the power conversion device shown in FIG. The voltage conversion circuit 30 includes a step-up reactor Lin, first and second conversion switches Q11 and Q12 formed of semiconductor switches, first and second conversion diodes D11 and D12, and first and second conversion diodes D11 and D12. And snubber capacitors C11 and C12. The series circuit of the first and second conversion switches Q11 and Q12 is connected between the relay terminal 4 and the second DC terminal 2. The first and second conversion diodes D11 and D12 are connected in parallel in the reverse direction to the first and second conversion switches Q11 and Q12, and the parasitic diodes of the individual diodes or the first and second conversion switches Q11 and Q12. That is, it is composed of a built-in diode. The first and second conversion diodes D11 and D12 have a direction of being reversely biased by the voltages of the first and second voltage dividing capacitors Ca and Cb. The first and second snubber capacitors C11 and C12 are connected in parallel to the first and second conversion switches Q11 and Q12, and are individual capacitors or parasitic capacitances of the first and second conversion switches Q11 and Q12. And has a capacitance value sufficiently smaller than the first and second voltage dividing capacitors Ca and Cb.
One end of the boosting reactor Lin is connected to the first DC terminal 1, and the other end is connected to an interconnection point of the first and second conversion switches Q11 and Q12.
[0048]
The conversion switch control circuit 31 is connected to the control terminals of the first and second conversion switches Q11 and Q12 by lines 32 and 33, so that the first and second conversion switches Q11 and Q11 can be converted in a known manner. First and second conversion switch control signals Vq11 and Vq12 for alternately turning on and off Q12 are formed. The conversion switch control circuit 31 is connected to the sawtooth wave generator 52 or the U-phase correction circuit 56 and the W-phase correction circuit 57 of the main switch control circuit 5, and the first switch S1 is turned on in synchronization with the first main switch S1. Is turned on. Therefore, the electric charge of the first snubber capacitor C11 is released by the resonance operation before the turn-on time of the first conversion switch Q11, and the zero voltage switching (ZVS) is directly formed. The first and second snubber capacitors C11 and C12 also contribute to soft switching when the first and second conversion switches Q11 and Q12 are turned off.
[0049]
Energy is accumulated in the boosting reactor Lin while the second conversion switch Q12 of the voltage conversion circuit 30 is on. While the first conversion switch Q11 is on, the voltage of the boost reactor Lin is added to the power supply voltage between the first and second DC terminals 1 and 2, and the first and second voltage dividing capacitors are used. Ca and Cb are charged. Thereby, the sum of the voltages of the first and second voltage dividing capacitors Ca and Cb becomes higher than the power supply voltage of the first and second DC terminals 1 and 2.
[0050]
According to the second embodiment, the same effect as that of the first embodiment can be obtained, and also, an effect that the first and second conversion switches Q11 and Q12 can be soft-switched can be obtained.
[0051]
[Third Embodiment]
Next, a power converter according to a third embodiment shown in FIG. 11 will be described. The power converter of FIG. 11 includes first, second, and third-phase input AC terminals lr, ls, lt, an AC-DC converter 40, and a conversion switch control circuit 41 in the power converter of FIG. In addition, the other parts are formed substantially the same as in FIG.
[0052]
In FIG. 11, one end of the series circuit of the first and second main switches S1 and S2 and the series circuit of the third and fourth main switches S3 and S4 forming the inverter circuit are connected to the first relay terminal 4. The other ends of these are connected to the second relay terminal 4a. Therefore, the pair of conductors for inputting the DC voltage to the inverter circuit are the first and second relay terminals 4 and 4a. Further, a series circuit of the first and second voltage dividing capacitors Ca and Cb is connected between the first and second relay terminals 4 and 4a via the first auxiliary switch Q1.
[0053]
The AC-DC conversion circuit 40 includes a first series circuit of first and second conversion switches Q11 and Q12 connected between the first and second relay terminals 4 and 4a, and third and fourth conversion circuits. The second series circuit of the switches Q13 and Q14, the first to fourth conversion diodes D11 to D14, the first to fourth snubber capacitors C11 to C14, the first phase input AC terminal lr and the second A first input reactor L11 connected between the interconnection points of the first and second conversion switches Q11 and Q12, a third-phase input AC terminal lt, and third and fourth conversion switches Q13 and Q14; A second input reactor L12 connected between the first and second input filter capacitors Cfr and Cft, and the second phase input AC terminal ls is connected to the first and second input reactors Ls. Voltage dividing capacitors Ca, b is connected to the interconnection point of. Therefore, the AC-DC conversion circuit 40 in FIG. 11 is configured as a V-connected converter circuit, like the V-connected inverter circuit including the first to fourth main switches S1 to S4.
[0054]
The first, second, third, and fourth conversion diodes D11, D12, D13, and D14 are opposite to the first, second, third, and fourth conversion switches Q11, Q12, Q13, and Q14. Directionally connected in parallel. The first, second, third, and fourth snubber capacitors C11, C12, C13, and C14, which can also be referred to as resonance capacitors, are first, second, third, and fourth conversion switches Q11, Q12. , Q13, and Q14, and is constituted by an individual capacitor or a parasitic capacitor having a capacitance sufficiently smaller than the first and second voltage dividing capacitors Ca and Cb.
[0055]
The conversion switch control circuit 41 turns on / off the first to fourth conversion switches Q11 to Q14 by a known method. The first, second, third, and fourth conversion switches Q11, Q11, The control terminals of Q12, Q13, and Q14 have lines 42, 43, 44, and 45 for sending first, second, third, and fourth conversion switch control signals Vq11, Vq12, Vq13, and Vq14. The conversion switch control circuit 41 includes first, second and third and fourth conversion switches for turning on / off the first to fourth conversion switches Q11 to Q14 so as to perform AC-DC conversion. The control signals Vq11, Vq12, Vq13, Vq14 are formed by a known method. In order to turn on the first to fourth conversion switches Q11 to Q14 in synchronization with the first to fourth main switches S1 to S4, the conversion switch control circuit 41 includes a sawtooth wave generator of the main switch control circuit 5. 52 or the U-phase and W-phase correction circuits 56 and 57 are connected by a single or a plurality of transmission lines.
[0056]
First and second input reactors L11. L12 and the first and second filter capacitors Cfr and Cft function as filters that remove high-frequency components due to turning on / off of the first to fourth conversion switches Q11 to Q14.
[0057]
When the first to fourth conversion switches Q11 to Q14 constituting the AC-DC conversion circuit 40 are turned on / off by a known method, the first, second, and third phase input AC terminals lr, ls, and lt are switched off. The AC voltage is converted to a DC voltage and sent between the first and second relay terminals 4 and 4a to charge the first and second voltage dividing capacitors Ca and Cb.
[0058]
The power conversion device of FIG. 11 has the same effect as the power conversion device of FIG. 3 and also has an effect that soft switching of the first to fourth conversion switches Q11 to Q14 can be easily achieved. That is, the first to fourth conversion switches Q11 to Q14 are provided with the first to fourth snubber capacitors C11 to C14 in the same manner as the first to fourth main switches S1 to S4. , The first to fourth conversion switches Q11 to Q14 can be soft-switched similarly to the first to fourth main switches S1 to S4.
[0059]
[Modification]
The present invention is not limited to the above embodiment, and for example, the following modifications are possible.
(1) The first and second storage batteries of the same voltage can be connected in place of the first and second voltage dividing capacitors Ca and Cb of the same capacity.
(2) When the loads connected to the first, second and third phase AC terminals 3u, 3v and 3w have a filtering function, the first and second reactors Lu and Lw and the first and second reactors Lu and Lw are used. Either or both of the filter capacitors Cf1 and Cf2 can be omitted.
(3) The first to fourth main switch control signals Vg1 to Vg4 for the first to fourth main switches S1 to S4 can be formed as shown in FIGS.
(4) Various circuits capable of DC-DC conversion can be connected instead of the voltage conversion circuit 30 of FIG.
(5) Instead of the AC-DC conversion circuit 40 of FIG. 11, another AC-DC conversion circuit as shown in Patent Document 1 can be connected.
(6) One of the first and second voltage dividing capacitors Ca and Cb can be omitted, and can be left open. That is, in the circuits shown in FIGS. 3, 10 and 11, the first voltage dividing capacitor Ca is omitted and this is left open, or the second voltage dividing capacitor Cb is omitted and this is turned off. Can be pun. Also in this modified example, when each switch is controlled in the same manner as in FIGS. 3, 10, and 11, a similar effect can be obtained.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a conventional power converter.
FIG. 2 is a waveform diagram showing a state of each unit in FIG.
FIG. 3 is a circuit diagram showing a power converter according to the first embodiment of the present invention.
FIG. 4 is a block diagram showing a main switch control circuit and an auxiliary switch control circuit of FIG. 3;
FIG. 5 is a waveform diagram schematically showing a state of each part in FIGS. 3 and 4;
FIG. 6 is a waveform diagram showing a state of each part in FIG. 4 in detail.
7 is a waveform diagram showing the state of each unit in FIG. 3 at the time of turning on the first main switch and in the vicinity thereof.
FIG. 8 is a circuit diagram showing current paths in a plurality of divided sections in FIG. 7;
9 is a circuit diagram illustrating a current path in another divided section of FIG. 7;
FIG. 10 is a circuit diagram illustrating a power converter according to a second embodiment.
FIG. 11 is a circuit diagram illustrating a power converter according to a third embodiment.
[Explanation of symbols]
1, 2nd and 1st DC terminal
3u, 3v, 3w First, second and third phase AC terminals
4 Relay terminal
5 Main switch control circuit
6. Auxiliary switch control circuit
S1 to S4 First to fourth main switches
Q1, Q2 First and second auxiliary switches
C1 to C4 First to fourth resonance capacitors
Lr resonance reactor

Claims

First and second DC terminals (1, 2);
First, second and third phase AC terminals (3u, 3v, 3w);
A relay terminal (4),
A first voltage dividing capacitor (Ca) connected between the first DC terminal (1) and the second phase AC terminal (3v);
A second voltage dividing capacitor (Cb) connected between the second DC terminal (2) and the second phase AC terminal (3v);
A first main switch (S1) connected between the relay terminal (4) and the first phase AC terminal (3u);
A second main switch (S2) connected between the first phase AC terminal (3u) and the second DC terminal (2);
A third main switch (S3) connected between the relay terminal (4) and the third-phase AC terminal (3w);
A fourth main switch (S4) connected between the third phase AC terminal (3w) and the second DC terminal (2);
First, second, third and fourth resonance capacitors or parasitic capacitors (parallel capacitances) connected in parallel to the first, second, third and fourth main switches (S1, S2, S3 and S4), respectively. C1, C2, C3, C4);
A first auxiliary switch (Q1) connected between the first DC terminal (1) and the relay terminal (4);
A first auxiliary diode or a parasitic diode (Da) connected in reverse parallel to the first auxiliary switch (Q1);
A series circuit of a second auxiliary switch (Q2) and a resonance reactor (Lr) connected between the relay terminal (4) and the second-phase AC terminal (3v);
A second auxiliary diode or a parasitic diode (Db) connected in parallel in the reverse direction to the second auxiliary switch (Q2);
The first, second, third, and fourth terminals are configured to obtain three-phase AC voltages (Vuv, Vvw, Vwu) at the first, second, and third phase AC terminals (3u, 3v, 3w). A main switch control circuit (5) for turning on and off the main switches (S1, S2, S3, S4) at a repetition frequency higher than the frequency of the three-phase AC voltage;
The voltage of the first, second, third, and fourth resonance capacitors or parasitic capacitances (C1, C2, C3, C4) is changed to the first, second, third, and fourth main switches (S1, S2). , S3, S4) an auxiliary switch control circuit (6) for turning on and off the first and second auxiliary switches (Q1, Q2) so that they can be reduced to zero or almost zero by the time of turning on. A power converter, comprising:

First and second DC terminals (1, 2);
First, second and third phase AC terminals (3u, 3v, 3w);
A relay terminal (4),
A first main switch (S1) connected between the relay terminal (4) and the first phase AC terminal (3u);
A second main switch (S2) connected between the first phase AC terminal (3u) and the second DC terminal (2);
A third main switch (S3) connected between the relay terminal (4) and the third-phase AC terminal (3w);
A fourth main switch (S4) connected between the third phase AC terminal (3w) and the second DC terminal (2);
First, second, third and fourth resonance capacitors or parasitic capacitors (parallel capacitances) connected in parallel to the first, second, third and fourth main switches (S1, S2, S3 and S4), respectively. C1, C2, C3, C4);
A first auxiliary switch (Q1) having one end connected to the relay terminal (4);
A first auxiliary diode or a parasitic diode (Da) connected in reverse parallel to the first auxiliary switch (Q1);
A first voltage dividing capacitor (Ca) connected between the other end of the first auxiliary switch (Q1) and the second phase AC terminal (3v);
A second voltage dividing capacitor (Cb) connected between the second phase AC terminal (3v) and the second DC terminal (2);
A series circuit of a second auxiliary switch (Q2) and a resonance reactor (Lr) connected between the relay terminal (4) and the second-phase AC terminal (3v);
A second auxiliary diode or a parasitic diode (Db) connected in parallel in the reverse direction to the second auxiliary switch (Q2);
A voltage conversion circuit (30) connected between the first and second DC terminals (1, 2) and the relay terminal (4);
The first, second, third, and fourth terminals are configured to obtain three-phase AC voltages (Vuv, Vvw, Vwu) at the first, second, and third phase AC terminals (3u, 3v, 3w). A main switch control circuit (5) for turning on and off the main switches (S1, S2, S3, S4) at a repetition frequency higher than the frequency of the three-phase AC voltage;
The voltage of the first, second, third, and fourth resonance capacitors or parasitic capacitances (C1, C2, C3, C4) is changed to the first, second, third, and fourth main switches (S1, S2). , S3, S4) an auxiliary switch control circuit (6) for turning on and off the first and second auxiliary switches (Q1, Q2) so that they can be reduced to zero or almost zero by the time of turning on. A power converter, comprising:

The voltage conversion circuit (30) includes:
A series circuit of first and second conversion switches (Q11, Q12) connected between the relay terminal (4) and the second DC terminal (2);
A conversion reactor (Lin) connected between the first DC terminal (1) and an interconnection point of the first and second conversion switches (Q11, Q12);
First and second snubber capacitors or parasitic capacitors (C11, C12) connected in parallel to the first and second conversion switches (Q11, Q12), respectively.
3. The switch control circuit according to claim 2, further comprising a conversion switch control circuit for turning on and off the first and second conversion switches alternately so as to perform voltage conversion. The power converter according to any one of the preceding claims.

First, second and third phase input AC terminals (1r, 1s, 1t);
First, second and third phase output AC terminals (3u, 3v, 3w);
First and second relay terminals (4, 4a);
A first main switch (S1) connected between the first relay terminal (4) and the first phase output AC terminal (3u);
A second main switch (S2) connected between the first phase output AC terminal (3u) and the second relay terminal (4a);
A third main switch (S3) connected between the first relay terminal (4) and the third phase output AC terminal (3w);
A fourth main switch (S4) connected between the third phase output AC terminal (3w) and the second relay terminal (4a);
First, second, third and fourth resonance capacitors or parasitic capacitors (parallel capacitances) connected in parallel to the first, second, third and fourth main switches (S1, S2, S3 and S4), respectively. C1, C2, C3, C4);
A first auxiliary switch (Q1) having one end connected to the first relay terminal (4);
A first auxiliary diode or a parasitic diode (Da) connected in reverse parallel to the first auxiliary switch (Q1);
A first voltage dividing capacitor (Ca) connected between the other end of the first auxiliary switch (Q1) and the second phase output AC terminal (3v);
A second voltage dividing capacitor (Cb) connected between the second phase output AC terminal (3v) and the second relay terminal (4a);
A series circuit of a second auxiliary switch (Q2) and a resonance reactor (Lr) connected between the first relay terminal (4) and the second phase output AC terminal (3v);
A second auxiliary diode or a parasitic diode (Db) connected in parallel in the reverse direction to the second auxiliary switch (Q2);
An AC-DC converter (40) connected between the first, second and third-phase input AC terminals (1r, 1s, 1t) and the first and second relay terminals (4, 4a); When,
The first, second, third, and third power supply terminals (3u, 3v, 3w) can obtain three-phase AC voltages (Vuv, Vvw, Vwu) at the first, second, and third phase output AC terminals (3u, 3v, 3w). A main switch control circuit (5) for on / off controlling the main switches (S1, S2, S3, S4) at a repetition frequency higher than the frequency of the three-phase AC voltage;
The voltage of the first, second, third, and fourth resonance capacitors or parasitic capacitances (C1, C2, C3, C4) is changed to the first, second, third, and fourth main switches (S1, S2). , S3, S4) an auxiliary switch control circuit (6) for turning on and off the first and second auxiliary switches (Q1, Q2) so that they can be reduced to zero or almost zero by the time of turning on. A power converter, comprising:

The AC-DC conversion circuit (40) includes:
A first series circuit of first and second conversion switches (Q11, Q12) connected between the first and second relay terminals (4, 4a) and a third and fourth conversion switch ( Q13, Q14), a second series circuit;
First, second, third, and fourth snubber capacitors or parasitic capacitors connected in parallel to the first, second, third, and fourth conversion switches (Q11, Q12, Q13, Q14), respectively. (C11, C12, C13, C14),
A first input reactor (L11) connected between the first phase input AC terminal (1r) and an interconnection point of the first and second conversion switches (Q11, Q12);
A second input reactor (L12) connected between the third phase input AC terminal (1t) and an interconnection point of the third and fourth conversion switches (Q13, Q14); The second-phase input AC terminal (1s) is connected to an interconnection point of the first and second dividing capacitors (Ca, Cb). 5. A conversion switch control circuit (31) for controlling ON, OFF of the first, second, third and fourth conversion switches (Q11, Q12, Q13, Q14). Power converter.

A first filter reactor (Lu) connected between the first and second main switches (S1, S2) and the first phase AC terminal (3u); and a third and fourth reactor. And a second filter reactor (Lw) connected between the main switch (S3, S4) and the third phase AC terminal (3w). The power converter according to any one of the above.

Furthermore, first, second, third, and fourth main diodes connected in reverse parallel to the first, second, third, and fourth main switches (S1, S2, S3, S4). The power converter according to any one of claims 1 to 6, further comprising a parasitic diode (D1, D2, D3, D4).

The auxiliary switch control circuit (6) performs the turn-on from a first time (t1) slightly before a turn-on time (t3) of at least one of the first to fourth main switches (S1 to S4). A function of controlling the first auxiliary switch (Q1) to be in an off state and controlling the second auxiliary switch (Q2) to be in an on state until a second time point (t6) slightly after the time point (t3). A first time length (Ta) from the first time point (t1) to the turn-on time point (t3) is equal to the relay terminal (4) by the turn-on time point by the action of the resonance reactor (Lr). A time length in which the voltage between the second DC terminal (2) or the voltage between the first relay terminal (4) and the second relay terminal (4a) can be made zero or almost zero. Is turned on A second time length (Tb) from a time point (t3) to the second time point (t6) is equal to or smaller than the first auxiliary switch ( The power converter according to any one of claims 1 to 7, wherein the time length is such that the voltage of Q1) can be set to zero or almost zero.