JP2004259311A - 記録再生装置 - Google Patents
記録再生装置 Download PDFInfo
- Publication number
- JP2004259311A JP2004259311A JP2003045620A JP2003045620A JP2004259311A JP 2004259311 A JP2004259311 A JP 2004259311A JP 2003045620 A JP2003045620 A JP 2003045620A JP 2003045620 A JP2003045620 A JP 2003045620A JP 2004259311 A JP2004259311 A JP 2004259311A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- signal
- clock
- tap coefficient
- adaptive filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
【課題】ＶＴＲ等で記録信号を元に適応フィルタによって生成した擬似クロストーク信号を再生信号から減じることで、再生信号のクロストーク成分を低減するとともに、記録ヘッドが切換わるたびに発生する適応フィルタの再収束動作の開始を安定かつ高速におこなうことで、良好な同時再生機能を提供する。
【解決手段】本発明の記録再生装置は、適応フィルタ２５が再生信号に至るクロストーク成分の周波数特性を近似して疑似クロストーク信号を出力し、それを減算回路８において再生信号から差し引くことによりクロストーク成分を除去するとともに、クロック間位相検出回路１０１で再生及び記録クロックの位相差を検出し、その位相ズレ量ごとにタップ係数制御回路１０３によってタップ係数を記憶する。さらに、適応フィルタの再収束動作の開始時の位相ズレ量と等しいズレ量の時に記憶したタップ係数を読み出し、各タップの初期値として設定する。
【選択図】 図３
【解決手段】本発明の記録再生装置は、適応フィルタ２５が再生信号に至るクロストーク成分の周波数特性を近似して疑似クロストーク信号を出力し、それを減算回路８において再生信号から差し引くことによりクロストーク成分を除去するとともに、クロック間位相検出回路１０１で再生及び記録クロックの位相差を検出し、その位相ズレ量ごとにタップ係数制御回路１０３によってタップ係数を記憶する。さらに、適応フィルタの再収束動作の開始時の位相ズレ量と等しいズレ量の時に記憶したタップ係数を読み出し、各タップの初期値として設定する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、記録動作と同時に再生を行う同時再生機能を備えた記録再生装置に関するものである。
【０００２】
【従来の技術】
放送局用ビデオテープレコーダ（以下、放送用ＶＴＲと略称する）では、録画のやり直しが困難であることが多いため、記録の失敗は避けなければならない。このような失敗を防ぐ目的から、放送用ＶＴＲには記録動作中に、記録とほぼ同時にその記録内容を再生して確認することのできる同時再生機能が必要である。この同時再生機能を実現する際の課題は、近接した距離に配置された記録ヘッドと再生ヘッド、さらにそれらに信号を伝送する記録用と再生用のロータリトランスなどが同時に動作することから、微弱な再生信号に記録信号が混入するクロストーク妨害をいかに抑えるかという点にあった。例えば、再生ヘッドにより再生される再生信号は、記録ヘッドに供給される記録信号に比べて７０ｄＢ程度低い。したがって、記録信号が再生信号に漏れ込むクロストーク妨害を防止するためには、記録信号レベルの再生信号レベルに対する許容値を−３０ｄＢとすれば、記録信号レベルと再生信号レベルとの間は１００ｄＢ以上分離しなければならなかった。記録信号から再生信号へのクロストーク妨害を物理的に抑えるための従来の技術としては、記録用のロータリトランスと再生用のロータリトランスを分離して配置したり、記録ヘッドと再生ヘッドとの間を導電部材などで電磁的に遮蔽する方法が知られている。
【０００３】
しかし、小型回転ドラムで構成される放送ＶＴＲでは、物理的な方法ではクロストーク妨害を十分に低減することが困難であり、特許第３０５９３９４号で示されているように、記録信号から適応フィルタを用いて、擬似クロストーク信号を生成し、その擬似クロストーク信号を再生信号から減じることによってクロストーク妨害を低減する方式が提案されている。以下に、図を用いてこの先行例について説明する。
【０００４】
図２０は先行例の磁気記録再生装置におけるブロック図である。なお、図２０では、太線で示す信号線は複数のビット数で表現されるディジタル信号を表し、細線で示す信号線はアナログ信号ないしは１ビットのディジタル信号を表す。図２０において、第１の記録ヘッド４および第２の記録ヘッド１４は、回転シリンダ上に１８０度の位置に対向して搭載され、磁気テープ４０に交互に接触して記録が行われる。記録すべきディジタルデータである記録データ１は、回転シリンダの回転に同期した記録ヘッドスイッチ信号２９により制御される記録切換スイッチ５１に入力される。第１の記録ヘッド４が磁気テープ４０に接触している期間は、記録切換スイッチ５１が図２０における上側の端子に接続される。このとき、記録切換スイッチ５１からの記録されるべき信号は、第１の記録アンプ２により増幅される。増幅された記録されるべき信号は、第１の記録ロータリトランス３を経て回転シリンダ上の第１の記録ヘッド４に導かれ、磁気テープ４０上に記録される。また、第２の記録ヘッド１４が磁気テープ４０に接触している期間は、記録切換スイッチ５１が図２０における下側の端子に接続される。このとき、記録切換スイッチ５１からの記録されるべき信号は、第２の記録アンプ１２、第２の記録ロータリトランス１３を経て回転シリンダ上の第２の記録ヘッド１４に導かれ、磁気テープ４０上に記録される。
【０００５】
第１の再生ヘッド５および第２の再生ヘッド１５も同様に、記録ヘッドに対し所定の位相ずれて回転シリンダ上に搭載され、磁気テープ４０に交互に接触して、前記記録動作と同時に再生が行われる。図２０に示す再生切換スイッチ６１は、回転シリンダに同期した再生ヘッドスイッチ信号３０により制御されている。再生切換スイッチ６１は、第１の再生ヘッド５が磁気テープ４０に接触している期間は図２０における上側の端子に接続され、第２の再生ヘッド１５が磁気テープに接触している期間は図２０における下側の端子にそれぞれ接続するよう構成されている。したがって、第１の再生ヘッド５が磁気テープ４０に接触している期間は、回転シリンダ上の第１の再生ヘッド５により再生された信号が、第１の再生ロータリトランス６を経て第１の再生アンプ７により増幅される。増幅された信号は、再生切換スイッチ６１を経て等化回路９に入力される。また、第２の再生ヘッド１５が磁気テープ４０に接触している期間は、回転シリンダ上の第２の再生ヘッド１５により再生された信号が、第２の再生ロータリトランス１６を経て第２の再生アンプ１７により増幅される。増幅された信号は、再生切換スイッチ６１を経て等化回路９へ入力される。等化回路９では、記録から再生に至る系における周波数特性の補正を行い、記録されたデータをディジタル符号の判別が可能なように等化する。等化された信号は、クロック再生回路２２およびＡＤ変換器５０に入力される。
【０００６】
クロック再生回路２２は、等化された信号から再生データに同期した再生クロック２３を発生する。また、ＡＤ変換器５０は、等化された信号を再生クロック２３で標本化し、ディジタル信号の形態に変換する。ＡＤ変換器５０でディジタル化された信号は、演算手段としての減算回路８に入力される。減算回路８の出力である信号２０は、復号回路２１に入力され、データの符号が判別されて、再生データ２４として復号回路２１から出力される。復号回路２１としては、振幅をしきい値と比較する方式のものや、公知のビタビ復号アルゴリズムを用いるものなどがある。上記再生動作において、第１の再生ヘッド５ないし第２の再生ヘッド１５により磁気テープ４０から再生される信号は極めて微弱である。この再生信号の電流は、第１の記録ヘッド４ないし第２の記録ヘッド１４に流れる記録電流に比べておよそ７０ｄＢ低い。このため記録信号が再生信号に漏れ込むクロストークが生じている。
【０００７】
この記録信号から再生信号へのクロストークの発生は、多くの経路を通じて発生する。例えば、第１の記録ヘッド４ないし第２の記録ヘッド１４から第１の再生ヘッド５ないし第２の記録ヘッド１５へ、あるいは第１の記録ロータリトランス３ないし第２の記録ロータリトランス１３から第１の再生ロータリトランス６ないし第２の再生ロータリトランス１６へ、あるいは記録ロータリトランスと記録ヘッド間の配線から再生ロータリトランスと再生ヘッド間の配線へなどの、多くの経路を通じてクロストークは発生する。しかしながら、これら多くの経路を経て最終的に等化回路９の出力信号に混入するクロストーク成分は、記録データ１に特定のインパルス応答を畳み込んだ信号と見なすことができる。したがって、記録データ１に対してこのインパルス応答を畳み込むことでクロストーク成分を人為的に作成することができる。そこで、記録データ１を入力とし、誤差信号２８によって制御される適応フィルタ２５が設けられている。そして、適応フィルタ２５のインパルス応答は、記録データ１から等化回路９の出力に至る系のクロストークのインパルス応答と近似した特性を持つよう制御される。これにより、適応フィルタ２５の出力は、人為的に作成した疑似クロストーク信号２６となる。なお、疑似クロストーク信号２６はディジタル信号の形態で表現されている。減算回路８においては、ＡＤ変換器５０の出力信号から疑似クロストーク信号２６を差し引く。したがって、再生信号に混入したクロストーク成分はキャンセルされる。この結果、クロストーク妨害は大幅に低減される。また、適応フィルタ２５の適応動作のアルゴリズムについては前記先行例の中で詳しく説明されているので、その詳細は省略するが、減算回路８の出力である信号２０から誤差検出手段としての誤差検出回路２７において残留するクロストーク成分を検出し、誤差信号２８として適応フィルタ２５に帰還し、残留誤差を最少自乗法等でより少なくなるよう制御することで、回転シリンダの回転位相に応じてクロストークの状態が変化したり、ヘッドや電気部品の温度変化や経時変化による特性変化があっても、適応フィルタ２５はクロストークを最良に近似する特性となるよう常に制御されている。
【０００８】
しかしながら、前記先行例によってクロストーク妨害を大幅に低減できるものの、以下に示すような問題がある。
【０００９】
図２１は前記先行例の問題点を説明する説明図である。図２１（ａ）は図２０における記録ヘッドスイッチ信号２９のタイムチャートである。図２１（ｂ）は記録データ１のエンベロープを示しており、図２１の（期間ａ１）の間は記録切換スイッチ５１、記録アンプ２、記録ロータリトランス３を経て記録ヘッド４によってテープ上にデータが記録されている。また、図２１の（期間ａ２）の間は記録切換スイッチ５１、記録アンプ１２、記録ロータリトランス１３を経て記録ヘッド１４によってテープ上にデータが記録されている。図を見てわかるように、一般に上記のようなヘリカルスキャン型ＶＴＲでは１８０度分の全ての期間を記録するのでなく、ヘッドスイッチ信号の変化点の前後にあたる数度分はヘッドスイッチマージンとしてデータを記録しない期間がある。図２１（ｃ）は再生ヘッドスイッチ信号３０のタイムチャートである。図２１（ｄ）はＡＤ変換器５０の出力信号であり、図２１の（期間ｃ１）の間は再生ヘッド５によってテープ上のデータが再生され、（期間ｃ２）の間は再生ヘッド１５によってテープ上のデータが再生されたものである。図２１（ｅ）は図２１（ｄ）の一部を拡大し、詳細に記載したもので、等化回路９の等化特性の一例として、一般に用いられているパーシャルレスポンス・クラス４で等化した信号を再生クロックで離散的にＡＤ変換したサンプルをプロットしたものである。図でわかるようにパーシャルレスポンス・クラス４による検出特性である３値の検出値に分かれていることがわかる。図２１（ｅ）のように、期間ａ１や期間ａ２と重なっている部分では記録からのクロストーク妨害により、３値の検出点が広がり、劣化していることがわかる。図２１（ｆ）は減算器８の出力である信号２０であり、適応フィルタ２５により生成された擬似クロストーク信号をＡＤ変換器５０が出力する第１の再生検出信号から減算して得られる第２の再生検出信号である。図でわかるように適応フィルタ２５が収束して、適切な擬似クロストーク信号を生成すれば、第１の再生検出信号からクロストーク妨害をきわめて良好に除去できていることがわかる。
【００１０】
しかし、図２１（ｆ）のｐ２の時点で再度検出信号が乱れていることがわかる。これは、ｐ１からｐ２の期間は記録状態でないため、クロストークの妨害がない。すなわち、この期間は適応フィルタのタップ係数を一旦、ゼロにする必要があるため、ｐ２の時点で再度、適応フィルタが収束しなおすためである。クロストークによる妨害の程度が大きいと、図２１（ｆ）のｐ２の時点のように定常的に検出信号が乱れ、必ずエラーが発生する。これによって再生データの品質が著しく低下する問題が発生する。通常、適応フィルタの適応動作に不連続があれば、その不連続点での収束を高速化にするために、一周期前あるいはそれ以前に記憶したタップ係数をｐ２の時点で設定し、その係数を初期値として適応動作を開始する方法が用いられる。しかし、記録クロックに対し、再生クロックはシリンダ回転のむらやテープの伸張によって、ジッタが発生し、位相が刻々と変化している。このため、記録信号が再生信号に漏れ込むクロストークのインパルス応答も、それに合わせ変化しており、以前に記憶したタップ係数の値とｐ２の時点で収束すべきタップ係数の値とは、必ずとも一致していない。従って、単純にｐ２の時点で以前に記憶したタップ係数でもって設定しても、収束にかかる時間を改善できないばかりか、さらに悪化させる問題が起こる。
【００１１】
【特許文献１】
特許第３０５９３９４号公報
【００１２】
【発明が解決しようとする課題】
近年、回転シリンダ部を大幅に縮小した、小型で軽量の放送局用ＶＴＲが要望されている。しかしながら、このような小型の回転シリンダ部を用いた場合には、記録用のロータリトランスと再生用のロータリトランスを分離して配置することや、記録ヘッドと再生ヘッドとの間を導電部材や磁性部材などで物理的に遮蔽することが困難であった。さらに、前記先行例で述べたように記録信号から適応フィルタを用いて擬似クロストーク信号を生成し、再生信号から減じることによって、クロストーク妨害を軽減する方法では、記録ヘッドが切り替わる度におこるタップ係数の再収束のためにクロストーク妨害の多い装置では、一時的に検出点での乱れが発生してしまい、定常的にエラーをおこしてしまう課題があった。そこで、本発明は、電磁的に記録信号と再生信号間の十分な分離が困難な小型の回転シリンダ部を用いても、再生信号に混入する記録信号のクロストーク成分を低減するとともに、記録ヘッドが切り替わるような不連続点であっても、検出点での劣化がほとんどなく、良好な同時再生機能を備えた記録再生装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係る記録再生装置は、記録データを入力とする適応フィルタと、再生信号から前記適応フィルタの出力を減算する演算手段と、前記演算手段の出力信号から誤差信号を検出して前記適応フィルタに帰還する誤差検出手段などより構成され、前記適応フィルタが記録データから再生信号に至るクロストーク成分の周波数特性を近似して疑似クロストーク信号を出力し、これを演算手段において再生信号から差し引くことでクロストーク成分をキャンセルするとともに、記録クロックと再生クロックとの位相関係を検出するクロック間位相検出手段と前記クロック間位相検出手段が出力する位相ズレ量の関係ごとに、前記適応フィルタのタップ係数を記憶するクロック位相別タップ係数記憶手段と、前記適応フィルタが適応動作を開始するときに得られるクロック間位相検出手段の位相ズレ量と等しいまたは最も近い値で以前に記憶したタップ係数を読み出し、前記適応フィルタのタップ係数として設定するタップ係数制御手段とを備えることで、記録ヘッドが切り替わるたび起こる適応フィルタの再収束動作時の検出点での乱れを解消し、収束動作をスムーズに行い、電磁的に記録信号と再生信号間の十分な分離が困難であっても、同時再生機能が実現できる。
【００１４】
【発明の実施の形態】
以下、本発明の記録再生装置の実施の形態について記載する。本発明の第１の発明による記録再生装置は、記録データを磁気記録媒体に記録する記録ヘッドと、記録された信号を再生する再生ヘッドと、前記記録データを入力とする適応フィルタと、前記再生ヘッドにより再生された再生信号から前記適応フィルタの出力を減算する演算手段と、前記演算手段の出力信号から誤差信号を検出して前記適応フィルタに帰還する誤差検出手段と、再生信号から再生データに同期した再生クロックを発生する再生クロック発生手段とを備え、前記適応フィルタが、記録データ列から連続するＫ個（Ｋは自然数）の記録データを前記再生クロックに同期して第１のデータ群として出力し、前記記録データ列から他の連続するＫ個の記録データを前記再生クロックに同期して第２のデータ群として出力する信号配列手段と、前記第２のデータ群のＫ個のデータを一方の入力とし、前記誤差信号を他方の入力とするＫ個の乗算手段からなる第１の乗算手段群と、前記第１の乗算手段群のＫ個の乗算手段の出力信号をそれぞれ積分するＫ個の積分手段と、前記第１のデータ群のＫ個の出力を一方の入力とし、前記Ｋ個の積分手段のそれぞれの出力を他方の入力とするＫ個の乗算手段からなる第２の乗算手段群と、前記第２の乗算手段群のＫ個の乗算手段の出力の総和を得て適応フィルタの出力とする演算手段と、前記記録データに同期した記録クロックと前記再生クロックとの位相関係を検出するクロック間位相検出手段と、前記クロック間位相検出手段が出力する位相関係ごとに、前記適応フィルタのそれぞれの積分手段の値をタップ係数とし記憶するクロック位相別タップ係数記憶手段と、前記適応フィルタが適応動作を開始するときに得られるクロック間位相検出手段の検出値と等しいまたは最も近い値で以前に記憶したタップ係数を読み出し、前記適応フィルタのタップ係数として設定するタップ係数制御手段とを備えている。このため、記録ヘッドが切り替わるたびに必要となる適応フィルタの再収束動作の開始時に、前記クロック間位相検出手段が検出する再生クロックと記録クロックの位相関係からそのときの最適なタップ係数を適応フィルタの初期値として設定できるため、検出点での乱れを解消し、収束動作をスムーズに行い、従来技術で問題であった定常的に発生するデータ誤りを解消でき、きわめて良好な同時再生機能が実現できる。
【００１５】
本発明に係る第２の発明による記録再生装置は、前記第１の発明による記録再生装置の構成に加え、前記適応フィルタの演算手段が、第２の乗算手段群のＫ個の乗算手段の出力の総和に所定の収束係数を乗じて適応フィルタの出力とする演算手段であって、前記適応フィルタがおこなう適応動作の開始時点から所定の期間を収束初期期間とし、それ以降を通常期間としたとき、前記収束係数を収束初期期間内はａとし、通常期間はｂ（ａ＞ｂかつａ，ｂ＞０）となるように設定する収束係数制御手段を備えていることを特徴とする。このため、記録ヘッドが切り替わるたびに必要となる適応フィルタの再収束動作の開始時に、前記クロック間位相検出手段が検出する再生クロックと記録クロックの位相関係からそのときの最適なタップ係数を適応フィルタの初期値として設定するとともに、収束初期期間内は通常期間よりも高いループゲインでフィードバックされるため、前記第１の記録再生装置よりも高速に収束することができ、検出点での乱れをより早く解消し、収束動作がスムーズに行える。さらに、収束初期期間以外の通常期間は係数ａよりも小さい係数ｂに戻されるため、ノイズによるタップ係数の揺られも最小限にとどめることができ、きわめて良好な同時再生機能が実現できる。
【００１６】
本発明に係る第３の発明による記録再生装置は、第１または第２の記録再生装置構成を有するとともに、前記クロック間位相検出手段の検出信号に基づき、再生クロックの立ち上がりエッジが、記録クロックの立ち上がりエッジを追い越すまたは追い越された瞬間を検出し、第１のタイミング信号を出力する第１タイミング検出手段と、再生クロックの立ち上がりエッジが、記録クロックの立ち下がりエッジを追い越すまたは追い越された瞬間を検出し、第２のタイミング信号を出力する第２タイミング検出手段と、前記第１のタイミングで前記適応フィルタの第１のタップ係数を記憶する第１のタップ係数記憶手段と、前記第２のタイミングで第２のタップ係数を記録する第２のタップ係数記憶手段と、前記適応フィルタが適応動作を開始する時点のクロック間位相検出手段の出力に基づき、以前に記憶した前記第１のタップ係数及び第２のタップ係数より、最適なタップ係数を演算する最適タップ係数演算手段と、前記適応フィルタが適応動作を開始するときに前記最適タップ係数演算手段で求めたタップ係数でもって、前記適応フィルタのタップ係数を設定するタップ係数制御手段とを備えていることを特徴とする。このため、前記クロック間位相検出手段が検出する全ての位相に毎にタップ係数を記憶する必要が無く、前記第１及び第２のタイミングのみのタップ係数記憶手段で済むため、きわめて少ない回路規模で従来の課題を解決するとともに、良好な同時再生機能が実現できる。
【００１７】
（実施の形態１）
以下、本発明の記録再生装置の実施の形態１である磁気記録再生装置について説明する。実施の形態１の磁気記録再生装置は、小型の回転シリンダ上に一対の記録ヘッドと一対の再生ヘッドを備え、回転シリンダに斜めに巻つけられて走行する磁気テープにディジタルデータを記録し、また再生する装置である。図１は実施例１の磁気記録再生装置における回転シリンダ３１上のヘッド配置を示す概略図である。図１において、回転シリンダ３１は直径がおよそ２０ｍｍ程度の小型のものであり、図１に示すように反時計方向へ回転する。回転シリンダ３１には、第１の記録ヘッド４および第２の記録ヘッド１４、第１の再生ヘッド５および第２の再生ヘッド１５が配置されている。磁気テープ（図示せず）は、回転シリンダ３１のおよそ半周（１８０度）の区間に渡って斜めに巻つけられて走行する。
【００１８】
図２は、磁気テープ４０上の記録トラックパターンと各ヘッドの位置関係を示す図である。図２において、磁気テープ４０には斜めにトラック４１ａ、４１ｂ、４２ａ、４２ｂ、４３ａ、４３ｂ、・・・が形成されている。トラック４１ａ、４２ａ、４３ａは、いずれも第１の記録ヘッド４により磁気テープ４０上に記録されたトラックである。また、トラック４１ｂ、４２ｂ、４３ｂは、第２の記録ヘッド１４により磁気テープ４０上に記録されたトラックである。図２に示すように、トラック４４ａは第１の記録ヘッド４によって現在記録しつつあるトラックである。このとき、第１の再生ヘッド５は、第１の記録ヘッド４より９０度遅れてトラック４４ａをトレースして再生を行っている。このため、実施の形態１の磁気記録再生装置は、記録とほぼ同時に再生を行うことができ、記録状態の確認を行うことができる。また、図示は省略するが、第１の記録ヘッド４および第１の再生ヘッド５と同様に、第２の記録ヘッド１４により記録されたトラック４１ｂ、４２ｂ、４３ｂは、第２の再生ヘッド１５により記録とほぼ同時に再生が行われる。
【００１９】
図３は実施の形態１の磁気記録再生装置におけるブロック図である。なお、図３では、太線で示す信号線は複数のビット数で表現されるディジタル信号を表し、細線で示す信号線はアナログ信号ないしは１ビットのディジタル信号を表す。図３において、番号１〜９，１２〜１７，２０〜３０，４０，５１，５８，６１は先行例で示したつながり及び機能と同様であるため、その説明を省略する。本発明のために新たに付け加えられた番号１００〜１０４、１２０，１２１と、それに関わる適応フィルタ２５について、以下に詳細に説明する。
【００２０】
図３において、本発明の適応フィルタとしての適応フィルタ２５が設けられている。適応フィルタ２５は、記録データ１を入力とし、誤差信号２８によって制御される。適応フィルタ２５のインパルス応答は、記録データ１から等化回路９の出力に至る系のクロストークのインパルス応答と近似した特性を持つよう制御される。これにより、適応フィルタ２５の出力は、人為的に作成した疑似クロストーク信号２６となる。なお、疑似クロストーク信号２６はディジタル信号の形態で表現されている。減算回路８においては、ＡＤ変換器５０の出力信号から疑似クロストーク信号２６を差し引く。したがって、再生信号に混入したクロストーク成分はキャンセルされる。この結果、クロストーク妨害は大幅に低減される。この適応フィルタの適応動作の原理は先行例で詳細に説明されているので、その説明を省略するが、減算回路８の出力である信号２０から誤差検出手段としての誤差検出回路２７において残留するクロストーク成分を検出し、誤差信号２８として適応フィルタ２５に帰還する。そして、この誤差信号を最小自乗法等を用いて最小になるように制御していく。これにより、回転シリンダ３１の回転位相に応じてクロストークの状態が変化したり、ヘッドや電気部品の温度変化や経時変化による特性変化があっても、適応フィルタ２５はクロストークを最良に近似する特性となるよう常に制御される。
【００２１】
さらに、図４を用いて、この適応フィルタ２５について具体的に説明する。図４は本実施の形態の適応フィルタ２５の具体的構成を示すブロック図である。図４に示した適応フィルタ２５は、４タップのＦＩＲ型フィルタで構成されており、誤差信号２８の自乗平均値が常に最小になるよう適応的に動作するものである。図４において、信号配列手段としての記録信号配列回路５９には、記録データ１、記録データ１に同期した記録クロック５８、および再生データ２４に同期した再生クロック２３が入力される。また、記録信号配列回路５９から出力される信号５５ａ、５５ｂ、５５ｃ、５５ｄは、記録データ１の連続する４ビットの信号を再生クロック２３に同期化して出力したものである。さらに、記録信号配列回路５９から出力される信号５６ａ、５６ｂ、５６ｃ、５６ｄは、信号５５ａ、５５ｂ、５５ｃ、５５ｄよりもそれぞれＭビット遅れた記録データ１を再生クロック２３に同期化して出力したものである。例えば、時刻ｎにおける記録データ１をｒ（ｎ）とあらわすとき、ある時刻における信号５５ａ、５５ｂ、５５ｃ、５５ｄは、それぞれｒ（ｉ）、ｒ（ｉ−１）、ｒ（ｉ−２）、ｒ（ｉ−３）であり、信号５６ａ、５６ｂ、５６ｃ、５６ｄは、それぞれｒ（ｉ−Ｍ）、ｒ（ｉ−Ｍ−１）、ｒ（ｉ−Ｍ−２）、ｒ（ｉ−Ｍ−３）である。なお、本例では、Ｍ＝１である。なお、この記録信号配列回路５９の構成については後に詳細に示す。
【００２２】
図４において、符号６５ａ、６５ｂ、６５ｃ、６５ｄはそれぞれ乗算回路を示しており、４つの乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄにより第１の乗算手段群が構成されている。乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄの一方の入力には、誤差信号２８をＤフリップフロップ５４において再生クロックでラッチした遅延誤差信号５２が入力されている。また、乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄの他の一方の入力には、それぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄが入力されている。なお、信号５６ａ、５６ｂ、５６ｃ、５６ｄは「０」ないし「１」を表す１ビットの信号であるが、これをそれぞれ「−１」ないし「１」を表すものとして乗算を行う。図４の符号６８ａ、６８ｂ、６８ｃ、６８ｄは積分手段としての積分回路を示しており、これらの積分回路６８ａ、６８ｂ、６８ｃ、６８ｄは乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄの出力信号をそれぞれ積分して出力する。図５は、一つの積分回路６８ａの構成を示すブロック図である。図５に示すように、積分回路６８ａは、加算回路６６と、Ｄフリップフロップ６７及びスイッチ１０８より構成されており、通常積分動作を行うときは信号１０７の制御により加算器回路６６側に接続されている。Ｄフリップフロップ６７には、図に示していないが、再生クロック２３がクロックとして入力され、加算回路６６の出力信号を１クロック期間遅延して再び加算回路６６に帰還する。これにより、積分回路６８ａに入力される信号は１クロックごとに累積され、積分が行われる。このＤフリップフロップ６７に蓄積される値は各タップ係数に相当し、適切なタップ係数を外部より設定する場合は、前記信号１０７の制御によりスイッチ１０８が、１再生クロック周期間だけ１０５側に接続され、設定される。また、信号１０６を介して、Ｄフリップフロップ６７の値、すなわちタップ係数を読み出すことが出来る。なお、図５における信号１０５，１０６，１０７をまとめて、信号バス１１０ａとし、他の積分回路６８ｂ、６８ｃ、６８ｄは、図５に示した積分回路６８ａとそれぞれ全く同じ構成であり、図４のように各積分回路から同様に信号バス１１０ｂ、１１０ｃ、１１０ｄが入出力されている。
【００２３】
図４において、符号５７ａ、５７ｂ、５７ｃ、５７ｄは乗算回路を示しており、４つの乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄにより第２の乗算手段群が構成されている。乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄの一方の入力には、信号５５ａ、５５ｂ、５５ｃ、５５ｄがそれぞれ入力されている。さらに、乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄの他の一方の入力には、積分回路６８ａ、６８ｂ、６８ｃ、６８ｄの出力がそれぞれ入力されている。なお、信号５５ａ、５５ｂ、５５ｃ、５５ｄは「０」ないし「１」を表す１ビットの信号であるが、これをそれぞれ「−１」ないし「１」を表すものとして乗算を行う。乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄの出力は、演算手段としての加算回路６０に入力され、その総和が係数回路６９に入力される。係数回路６９では、加算回路６０の出力信号に信号１１２がハイレベルの時、所定の係数αを乗じ、ローレベルの時所定の係数β（α＞β，α，β＞０）を乗じて疑似クロストーク信号２６として出力する。なお、本例において誤差信号２８を乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄに直接供給しないで、Ｄフリップフロップ５４において再生クロックでラッチした遅延誤差信号５２を供給している。これは、誤差信号２８を得る系が帰還ループで構成されており、帰還ループ内の回路の遅延時間を再生クロックでラッチすることにより吸収させるためである。また、すでに述べたように、記録信号配列回路５９から出力される信号５６ａ、５６ｂ、５６ｃ、５６ｄは、信号５５ａ、５５ｂ、５５ｃ、５５ｄよりもそれぞれＭビット遅れた記録データを再生クロック２３に同期化して出力したものである。このＭの値は、信号５５ａから疑似クロストーク信号２６、減算回路８、誤差検出回路２７などを経て遅延誤差信号５２として乗算回路６５ａに至る系の遅延時間に等しい。本実施例では、この系の遅延時間はＤフリップフロップ５４による１クロック期間であるためＭ＝１である。なお、乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄ、および乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄは、上述のように一方の入力が「−１」ないし「１」を表す１ビットの信号である。したがって、これらの乗算回路は、一方の入力信号である１ビットの信号の符号に応じて、他の一方の入力をそのまま出力するか反転して出力するかの切り替えを行うスイッチ回路で実現することもできる。
【００２４】
次に、図４に示した記録信号配列回路５９の具体的構成について図を参照しつつ説明する。図６は記録信号配列回路５９の具体的構成を示すブロック図である。図６において、符号７８は記録クロック５８を４分周する４分周回路を示しており、符号７９ａ、７９ｂ、７９ｃはＤフリップフロップ（以下ではＤ−ＦＦと称す）を示している。４分周回路７８の出力はＤ−ＦＦ ７９ａ、７９ｂ、７９ｃにより記録クロック５８で順次遅延される。符号７０ａ、７０ｂ、７０ｃ、７０ｄは記録クロック５８をクロックとするＤ−ＦＦを示しており、Ｄ−ＦＦ ７０ａ、７０ｂ、７０ｃ、７０ｄは記録データ１を順次遅延する。また、符号７４ａ、７４ｂ、７４ｃ、７４ｄ、７４ｅは４分周回路７８の出力をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ ７４ａ、７４ｂ、７４ｃ、７４ｄ、７４ｅは記録データ１、７０ａ、７０ｂ、７０ｃ、７０ｄのそれぞれの出力信号を入力としている。同様にして、符号７３ａ、７３ｂ、７３ｃ、７３ｄ、７３ｅはＤ−ＦＦ ７９ａの出力をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ ７３ａ、７３ｂ、７３ｃ、７３ｄ、７３ｅは記録データ１、７０ａ、７０ｂ、７０ｃ、７０ｄのそれぞれの出力信号を入力としている。また、符号７２ａ、７２ｂ、７２ｃ、７２ｄ、７２ｅはＤ−ＦＦ ７９ｂの出力をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ ７２ａ、７２ｂ、７２ｃ、７２ｄ、７２ｅは記録データ１、７０ａ、７０ｂ、７０ｃ、７０ｄのそれぞれの出力信号を入力としている。さらに、符号７１ａ、７１ｂ、７１ｃ、７１ｄ、７１ｅはＤ−ＦＦ７９ｃの出力をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ ７１ａ、７１ｂ、７１ｃ、７１ｄ、７１ｅは記録データ１、７０ａ、７０ｂ、７０ｃ、７０ｄのそれぞれの出力信号を入力としている。
【００２５】
図６において、符号８０ａは再生クロック２３をクロックとする２ビットのＤ−ＦＦを示しており、このＤ−ＦＦ ８０ａは４分周回路７８の出力とＤ−ＦＦ７９ａの出力とを入力とし、それぞれを再生クロック２３でラッチして信号８２ａ、８２ｂを出力するラッチ手段として機能する。また、符号８０ｂは再生クロック２３をクロックとする２ビットのＤ−ＦＦを示しており、Ｄ−ＦＦ ８０ｂは信号８２ａ、８２ｂをそれぞれを再生クロック２３で遅延して信号８３ａ、８３ｂを出力する遅延手段として機能する。また、状態設定回路８１は、信号８２ａ、８２ｂ、８３ａ、８３ｂに応じて、状態信号８４を再生クロック２３のタイミングで出力する。この状態設定回路８１は、記録クロックの立ち上がりエッジが再生クロックの立ち上がりエッジに対して時間的に追い越されたか、或いは、追い越したかを検出する位相変化検出手段として機能する。なお、４分周回路７８、Ｄ−ＦＦ ７９ａ、８０ａ、８０ｂ、状態設定回路８１からなる部分は、記録クロック５８と再生クロック２３の位相変化関係を検出するクロック位相変化検出手段としてのクロック位相変化検出回路８５を構成している。
【００２６】
選択回路７６ａはＤ−ＦＦ ７１ａ、７２ａ、７３ａ、７４ａの出力信号を入力とし、信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。同様に、選択回路７６ｂはＤ−ＦＦ ７１ｂ、７２ｂ、７３ｂ、７４ｂの出力信号を入力として信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。選択回路７６ｃはＤ−ＦＦ ７１ｃ、７２ｃ、７３ｃ、７４ｃの出力信号を入力として信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。選択回路７６ｄはＤ−ＦＦ ７１ｄ、７２ｄ、７３ｄ、７４ｄの出力信号を入力として信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。さらに選択回路７６ｅはＤ−ＦＦ ７１ｅ、７２ｅ、７３ｅ、７４ｅの出力信号を入力として信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。図６において、符号７５ａ、７５ｂ、７５ｃ、７５ｄ、７５ｅは再生クロック２３をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ７５ａ、７５ｂ、７５ｃ、７５ｄ、７５ｅは選択回路７６ａ、７６ｂ、７６ｃ、７６ｄ、７６ｅのそれぞれの出力信号を入力としている。並べ換え回路７７は、Ｄ−ＦＦ ７５ａ、７５ｂ、７５ｃ、７５ｄ、７５ｅの出力信号を入力とし、状態信号８４に応じて並べ換えを行って信号５５ａ、５５ｂ、５５ｃ、５５ｄおよび信号５６ａ、５６ｂ、５６ｃ、５６ｄを出力する。この並べ換え回路７７は、配列切換手段として機能する。
【００２７】
さて、図６に示した記録信号配列回路５９の動作について、図７、図８、及び図１０を参照して説明する。図７、図８、及び図１０は、図６の記録信号配列回路５９の各部の信号を示すタイミングチャートである。図７において、（ａ）は記録クロック５８を示している。図７の（ｂ）は、Ａ，Ｂ，Ｃ，・・・という順で入力される記録データ１を示している。図７の（ｃ）は４分周回路７８において分周された信号を示しており、図７の（ｄ）、（ｅ）、（ｆ）は、４分周回路７８の出力信号を、Ｄ−ＦＦ ７９ａ、７９ｂ、７９ｃで遅延した信号をそれぞれ示している。ここで、信号のＨレベルを”１”、Ｌレベルを”０”で表すと、４分周回路７８の出力信号とＤ−ＦＦ ７９ａの出力信号との組み合わせを（４分周回路７８の出力信号，Ｄ−ＦＦ ７９ａの出力信号）で表すと、（０，０）、（１，０）、（１，１）、（０，１）、（０，０）・・・という順序で繰り返され、隣り合う期間では２ビットのうち１ビットのみが異なるグレーコードとなっている。すなわち、４分周回路７８とＤ−ＦＦ ７９ａは、分周位相をグレイコード化して出力する分周手段として機能している。図７の（ｇ）において、（０，０）、（１，０）、（１，１）、（０，１）の状態をそれぞれ”０”、”１”、”２”、”３”の分周位相として示した。
【００２８】
前述のように再生クロック２３は回転シリンダの回転むらなどにより周期が変動している。図７の（ｈ）に示したように、時刻ｔ１および時刻ｔ３において再生クロック２３の立ち上がり時点と記録クロック５８の位相関係が変化している。このため、４分周回路７８の出力信号，Ｄ−ＦＦ ７９ａの出力信号をそれぞれ再生クロック２３でラッチした信号８２ａ、８２ｂは、図７の（ｉ）、（ｊ）に示す信号となる。図７の（ｋ）においてグレイコードで表される信号８２ａ、８２ｂの分周位相は、”０”，”１”，”２”，”３”，”０”，”１”，・・・というように連続的には変化せず、時刻ｔ１および時刻ｔ３において不連続となっている。分周位相は４分周回路７８の出力信号、Ｄ−ＦＦ ７９ａの出力信号をそれぞれ再生クロック２３でラッチした信号８２ａ、８２ｂで認識されている。先に述べたように、これら２ビットは分周位相をグレイコード化して表現したものである。このようにグレーコードを用いるのは、これら２ビットの間で微妙なタイミングのずれがあったとしても、隣り合う期間では２ビットのうち１ビットのみが異なるため、位相を誤って検出することがないからである。図６の選択回路７６ａは、信号８２ａ、８２ｂで示される分周位相が、”０”のときにはＤ−ＦＦ ７２ａの出力を選択して出力する。また、選択された信号はＤ−ＦＦ７５ａで再生クロック２３の立ち上がりタイミングでラッチされる。記録クロック５８の周期をＴとしたとき、図７の（ｅ）に示されたＤ−ＦＦ ７９ｂの出力の立ち上がり時点は、図７の（ｋ）に示した信号８２ａ、８２ｂで示される分周位相が”０”に変化する時点よりも１Ｔ〜２Ｔ前にある。このため、Ｄ−ＦＦ７９ｂの出力をクロックとしているＤ−ＦＦ ７２ａの出力は、図７の（ｋ）に示した分周位相は”０”の期間が必ず安定しており、選択回路７６ａにおいてＤ−ＦＦ ７２ａの出力を選択することにより、Ｄ−ＦＦ ７５ａにおいて再生クロック２３により確実にラッチすることができる。
【００２９】
選択回路７６ａは、さらに信号８２ａ、８２ｂで示される分周位相が”１”のときにはＤ−ＦＦ ７１ａの出力を選択し、”２”のときにはＤ−ＦＦ ７４ａの出力を選択し、”３”のときにはＤ−ＦＦ ７３ａの出力をそれぞれ選択して出力する。これにより、その周期が変動する再生クロック２３が記録クロック５８に対してどのような位相関係にあっても、Ｄ−ＦＦ ７５ａで確実に記録データを再生クロック２３に同期させることができる。選択回路７６ｂ〜７６ｅも、前述の選択回路７６ａと同様に動作する。以上の動作の結果、Ｄ−ＦＦ ７５ａ〜７５ｅの出力は、それぞれ図８の（ｌ）〜（ｐ）に示すように、再生クロック２３が変動しても、どの時点においても常に連続する５ビットの記録データが再生クロック２３に同期して出力される。他方、例えば図８の（ｍ）に示すＤ−ＦＦ ７５ｂの出力系列を時間軸方向に見たとき、時刻ｔ２および時刻ｔ４でデータの不連続が生じている。このため、図８の（ｌ）〜（ｏ）に示す信号をそのまま信号５５ａ〜５５ｄとして出力した場合には、図４の積分回路６８ａ〜６８ｄで出力されるべきクロストークのインパルス応答の値がｔ２、ｔ４で不連続となり、疑似クロストーク信号２６に大きな誤差を生じてしまう。そこで、図６において、状態設定回路８１は位相変化検出手段として機能し、また並べ換え回路７７は配列切換手段として機能して、記録クロック５８と再生クロック２３の位相関係が変化しても図４の疑似クロストーク信号２６に大きな誤差を生じないよう処理している。
【００３０】
次に、上記状態設定回路８１と並べ換え回路７７の動作について具体的に説明する。図８において、（ｑ）と（ｒ）は信号８３ａ、８３ｂをそれぞれ示している。ここで、図８の（ｉ）に示した信号８２ａと（ｑ）に示した信号８３ａとを比較し、また図８の（ｊ）に示した信号８２ｂと（ｒ）に示した信号８３ｂとを比較したとき、時刻ｔ１とｔ２の間の期間ではいずれの比較結果も異なり、時刻ｔ３とｔ４の間ではいずれの比較結果も等しい。また、その他の期間では、２つの比較のうちいずれか一方のみが異なっている。これからわかるように、信号８２ａと信号８３ａとの比較結果、および信号８２ｂと信号８３ｂとの比較結果から、記録クロック５８と再生クロック２３の位相関係の変化を知ることができる。これを利用し、図６の状態設定回路８１は、状態”０”、”１”、”２”、”３”の４つの状態のいずれかを保持して状態信号８４を出力するものである。図９は状態設定回路８１の４つの状態”０”、”１”、”２”、”３”の関係を示す状態遷移図である。図９において、信号８２ａと信号８３ａが等しく、信号８２ｂと信号８３ｂも等しい事象をＡとする。また、信号８２ａと信号８３ａが異なり、信号８２ｂと信号８３ｂも異なる事象をＢとし、上記事象Ａ及びＢ以外の事象をＣとする。すなわち、いずれの比較結果も等しいという事象をＡ、いずれの比較結果も異なるという事象をＢ、いずれか一方のみの比較結果が異なるという事象をＣとする。このとき、状態設定回路８１は、図９に示すように保持する状態を遷移する。図８の（ｓ）に状態信号８４で表される状態変化の様子を示している。なお、状態信号８４は外部に出力されており、任意の時点で読み出すことが可能で、信号１１７の制御により外部から信号１１６を介して、状態設定回路８１に初期状態を設定できる。この、信号１１７，１１６，８４をまとめて信号バス１１１とする。信号バス１１１は図４における信号１１１と等しく、先に説明した図４の信号バス１１０ａ〜ｄと信号バス１１１をまとめて、後で説明するタップ係数制御バス１２０を構成している。
【００３１】
図６に示した並べ換え回路７７は、状態信号８４で示される状態が”０”の場合には、Ｄ−ＦＦ ７５ａ、７５ｂ、７５ｃ、７５ｄをそれぞれ信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、Ｄ−ＦＦ ７５ｂ、７５ｃ、７５ｄ、７５ｅをそれぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。また、状態信号８４で示される状態が”１”の場合には、Ｄ−ＦＦ ７５ｂ、７５ｃ、７５ｄ、７５ａをそれぞれ信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、Ｄ−ＦＦ７５ｃ、７５ｄ、７５ｅ、７５ｂをそれぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。さらに、状態信号８４で示される状態が”２”の場合には、Ｄ−ＦＦ ７５ｃ、７５ｄ、７５ａ、７５ｂをそれぞれ信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、Ｄ−ＦＦ ７５ｄ、７５ｅ、７５ｂ、７５ｃをそれぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。また、状態信号８４で示される状態が”３”の場合には、Ｄ−ＦＦ ７５ｄ、７５ａ、７５ｂ、７５ｃをそれぞれ信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、Ｄ−ＦＦ７５ｅ、７５ｂ、７５ｃ、７５ｄをそれぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。その結果得られる信号５５ａ、５５ｂ、５５ｃ、５５ｄの変化の様子を、図１０の（ｔ）、（ｕ）、（ｖ）、（ｗ）にそれぞれ示す。図１０に示すように、（ｕ）に示す信号５５ｂおよび（ｖ）に示す信号５５ｃでは、時間軸方向に信号の変化を見たとき、記録データの不連続が生じていない。この例に見られるように、記録データの連続する４データのうちの中央の２データについては、記録クロック５８と再生クロック２３の位相関係が変化しても常に連続性が維持される。また図示していないが、信号５６ａ、５６ｂ、５６ｃ、５６ｄについても同様である。
【００３２】
図４に示した積分回路６８ａ〜６８ｄで出力されるべきクロストークのインパルス応答の絶対値は、一般に連続する４データに対するインパルス応答のうちの中央部の値が大きく、両端にいくほど小さくなる。このため、両端部に対するインパルス応答にデータの不連続による誤差があっても、中央部を含むその他の部分の連続性が維持されれば疑似クロストーク信号２６に生じる誤差は小さい。以上説明したように、記録信号配列回路５９は、記録データ１の連続する４ビットのデータを再生クロック２３に同期化して信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、また信号５５ａ、５５ｂ、５５ｃ、５５ｄよりもそれぞれＭビット遅れた記録データ（ここではＭ＝１）を再生クロック２３に同期化して信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。さらに、記録クロック５８と再生クロック２３の位相関係が変化しても安定して疑似クロストーク信号２６が得られるよう、位相関係の変化に応じて連続する４ビットの信号間でのローテーションを行い、信号配列を変更する機能も有している。
【００３３】
上記信号配列を変更する動作をより一般的に表現すると、以下のように言うことができる。信号５５ａ、５５ｂ、５５ｃ、５５ｄを｛ｑ［０］，ｑ［１］，ｑ［２］，ｑ［３］｝とし、記録クロック５８の時刻ｎにおける記録データ１をｒ［ｎ］とし、記録クロック時刻がｎで再生クロックの時刻がｍにおいてｑ［ｍｏｄ（ｉ＋ｊ）］としてｒ［ｎ−ｈ−ｉ］（ｉ＝０，１，２，３，ｊ，ｈは整数，ｍｏｄ（Ａ）は整数Ａを４で除したときの余りを表す）を出力していると仮定する。このとき、再生クロックの時刻ｍ＋１において記録クロック時刻がｎである場合にはｑ［ｍｏｄ（ｉ＋ｊ＋１）］としてｒ［ｎ−ｈ−ｉ］を出力し、再生クロックの時刻ｍ＋１において記録クロック時刻がｎ＋１である場合にはｑ［ｍｏｄ（ｉ＋ｊ）］としてｒ［ｎ−ｈ−ｉ＋１］を出力し、再生クロックの時刻ｍ＋１において記録クロック時刻がｎ＋２である場合にはｑ［ｍｏｄ（ｉ＋ｊ−１）］としてｒ［ｎ−ｈ−ｉ＋２］を出力するよう信号配列を変換する。なお整数ｈは、記録データ１を再生クロック２３に同期化する処理に伴う遅延時間を表している。
【００３４】
上記の配列を変更することによる効果を、さらにわかりやすくするため図１１を用いて説明する。図１１において、波形ａは記録系から再生系へ漏れ込むクロストーク妨害の信号をＦＦＴなどにより、計算して求めたインパルス応答である。このクロストーク妨害の信号を再生系でディジタル的にサンプルするため、検出点で影響を与えるクロストーク妨害のインパルス応答も波形ａを離散的にサンプルした応答となる。いま図１１Ａの（１−１）の×印は（１−２）で示すようなクロック位相の時に収束する各タップ係数の値である。これが、回転シリンダの回転むらなどで徐々に位相が遅れ、図１１のＢの（１−２）のようなクロック位相になった時、各タップ係数が収束するべきタップ係数も徐々にずれ、図１１Ｂの（１−１）の様になる。さらに、再生クロックが徐々に遅れ、図１１Ｃの（１−２）の位相までなると、各タップ係数は図１１Ｃの（１−１）になる。ここで、前記の信号間でのローテーションをおこなわないで、再生クロックがさらに遅れ、記録クロックの立ち上がりエッジを超えて、図１１Ａの（１−２）のクロック位相になれば、収束すべきタップ係数も図１１の（１−１）にもどる。このため、例えば図１１Ｃのタップ６８ｂの値は図１１Ａのタップ６８ｂの値まで収束する必要があり、大きな誤差が発生し、一時的に生成される擬似クロストーク信号のズレが大きくなり、キャンセル動作に支障をきたす。しかし、再生クロックのエッジが記録クロックのエッジを追い越した瞬間に前記のローテーションをおこなうことにより、図１１Ｃのタップ６８のａ〜ｃまでは図１１Ａのタップ６８のｂ〜ｄのポジションに変わり、不連続が発生しない。唯一不連続の発生する図１１Ｃのタップ６８ｄは、図１１Ａのタップ６８のａのポジションを担当することになる。しかしながら、インパルス応答の端ではその振幅が小さく、収束するための誤差も小さいため、擬似クロストーク信号のズレも小さい。このため、記録クロックと再生クロックの位相関係が変化しても良好なキャンセル動作を継続できる。
【００３５】
このように適応フィルタの適応動作が収束した後は、安定したキャンセルが可能である。しかし、これだけでは前記した課題があり、記録ヘッドが切り替わったときに起こる再収束時にエラーが発生する問題がある。
【００３６】
そこで、本発明おいて追加した主要素とその機能について説明する。
【００３７】
１００は記録クロックと、再生クロック間の位相ズレ量をディジタル的にサンプルするのに用いる位相検出クロックで記録クロックよりも高い周波数で、かつ水晶発振器等で構成された高精度のクロックである。１０１はクロック間位相検出回路で、記録クロック５８及び再生クロック２３と位相検出クロック１００が入力され、５８，２３の両クロック間の位相ズレを位相検出クロック１００によってディジタル的に検出し、そのクロック位相ズレ量１０２を出力する。１０３はタップ係数制御回路で、前記クロック位相ズレ量１０２と記録ヘッドスイッチ信号２９が入力されており、クロック位相ズレ量１０２が変化した瞬間の各位相におけるタップ係数及び状態信号８４の値を、先に説明したタップ係数制御バス１２０を介して読み出し、メモリ制御バス１２１を介してメモリ１０４に記憶する。では、図１２にクロック間位相検出回路の一例を示す。図１２において、５８は記録クロック、２３は再生クロック、１００は位相検出クロック、１２５ａ〜ｅは入力を位相検出クロックの１周期分遅延させるＤフリップフロップである。１２６ａおよびｂは１２５ａ・ｃと１２５ｂ・ｄの反転とのアンドをとるアンド回路である。１２７は１クロック周期前の出力に１を加算するカウンタ回路で、アンド回路１２６ａがハイレベルの時にゼロにリセットされる。１２８はデータホールド回路で１２５ｅの出力がハイレベルの時の１２９の値をホールドし１０２に出力する。この、クロック間位相検出回路例の動作を図１３を用いて説明する。図１３において、（ａ）は位相検出クロック１００のタイムチャートであり、一例として、記録クロックの８倍の周波数とした。（ｂ）は記録クロック５８、（ｃ）は再生クロック２３、（ｄ）は図１２のアンド回路１２６ａの出力、（ｅ）はカウンタ１２７の出力１２９、（ｆ）は１２５ｅの出力、（ｇ）はデータホールド回路１２８の出力１０２を示している。図１３をみると、記録クロックに対し再生クロックが徐々に遅れていることが分かる。そしてデータホールド回路がホールドする値も１から２へと変化している。位相検出クロック１００が記録クロックに対し８倍の周波数としたので、このクロック間位相検出回路の例では８つの位相ズレ量を検出できる。すなわち、タップ係数制御回路１０３は８つの位相ズレ量に応じて、各タップごとに８種のタップ係数を適応フィルタからタップ係数制御バスを介して読み出し、メモリ１０４に記憶する。そして、さらに、タップ係数制御回路１０３では、記録ヘッドスイッチ信号２９のエッジから記録フォーマットにより規定された所定の時間遅れた記録開始時点で、前記クロック位相ズレ量１０２の値に応じて、以前に記憶したもっとも適当なタップ係数をメモリ１０４から読み出し、タップ係数制御バス１２０を介して、適応フィルタの各タップに設定する。これにより、記録ヘッドが切り替わることによって発生する適応フィルタの再収束動作は、前記の設定される最適なタップ係数を初期値として開始される。
【００３８】
図１４にその動作の概略を示した。図１４において、（ａ）は図１９でも示したように図３の２０での検出信号の様子である。また、６８ｂは適応フィルタのタップである積分回路６８ｂの値の変化を示している。（ｂ）はそのときの位相ズレ量１０２の変化である。この図で分かるように、ｐ２時点で位相ズレ量１０２の値が１であることから、それより以前で位相ズレ量が０から１へ変化したときに記憶したタップ係数を読み出し、ｐ２時点に設定している。これにより、各タップは収束すべきタップ係数にもっとも近い値を初期値として、収束動作を開始することが可能となり、検出信号の乱れもわずかに押さえることができている。
【００３９】
（実施の形態２）
以下、本発明の記録再生装置の実施の形態２である磁気記録再生装置について説明する。前記第１の実施の形態の説明でわかるが、実施の形態１の構成では記録クロックと再生クロックとの位相差を８倍の周波数でサンプルし、それに応じたタップ係数を記憶・設定するため、極めて精度良く再収束動作を開始できる。しかし、タップ係数を記憶するメモリ回路のレジスタ数は各タップのビット数とタップ数と位相ズレ量の種類数とヘッドの数の積であたえられることになり、回路規模が極めて多くなる。
【００４０】
本発明の第２の実施の形態では、この回路規模の問題を大幅に改善するとともに、第１の実施の形態と同様な性能を確保するものである。
【００４１】
以下に、図を参照しながら第２の実施の形態について説明する。図１５は第２の実施の形態におけるブロック図であり、第１の実施の形態の構成である図３のクロック間位相検出回路１０１以外は構成が同じである。図１５でクロック間位相検出回路１０１の替わりに第２のクロック位相変化検出回路８５’が追加されている。図１６は、その第２のクロック位相変化検出回路８５’の一例を示している。図１６を見てわかるが、７８’、７９ａ’、８０ａ’、８０ｂ’、８２ａ’、８２ｂ’、８３ａ’、８３ｂ’、８１’は、図６におけるクロック位相変化検出回路８５と同じで、動作・機能とも等しい。ただ、４分周回路７８’及びＤフリップフロップ７９ａ’に入力されるクロックは記録クロック５８を反転回路１３１で反転した反転記録クロック５８’になっている。これにより、第２のクロック位相変化検出回路８５’は記録クロック５８のたち下がりエッジを再生クロックの立ち上がりエッジが追い越すまたは追い越されたことを検出し、図９の状態遷移図に従ってクロック間の位相変化を状態設定回路８１’から状態信号８４’として出力する。また、Ｄフリップフロップ１３２にはクロックとして再生クロック２３が入力され、データとして記録クロック５８が入力されており、再生クロックの立ち上がりエッジが記録クロックの前半にあるか後半にあるかを検出し、半周期検出信号１３３を出力する。この信号１３３と８４’をまとめ、信号バス１３０としタップ係数制御回路１０３に出力している。図１５における信号バス１３０が、それである。図１７に第２のクロック位相変化検出回路８５’と適応フィルタ２５内に含まれるクロック位相変化検出回路８５の動作について信号タイムチャートによって示した。図１７において、信号５８は記録クロック５８で、信号５８’は反転記録クロック５８’で、信号２３は再生クロック２３で、信号８４は状態設定回路８１の出力である状態信号８４で、信号８４’は状態設定回路８１’の出力である状態信号８４’で、信号１３３は半周器検出信号１３３である。記録クロック５８及び反転記録クロック５８’に対し、再生クロック２３が徐々に遅れていく様子が示されており、再生クロック２３の立ち上がりエッジが記録クロック５８の立ち上がりエッジを超えたときに信号８４は０から１へ変化している。また、再生クロック２３の立ち上がりエッジが反転記録クロック５８’の立ち上がりエッジを超えたときに信号８４’は０から１へ変化している。さらに、記録クロック５８のハイレベルの期間に再生クロックの立ち上がりエッジがあるとき、信号１３３はハイレベルになり、逆の時はローレベルになっている。これらの信号８４、８４’、１３３はタップ係数制御回路１０３に入力されている。タップ係数制御回路１０３では図１７の信号８４及び８４’の色塗りしたＸ１、Ｘ２の時点を識別し、その時の各タップ係数を読み出し、それぞれをメモり回路１０４に記憶する。図１７のＸ１時点とは、図１１における（Ｃ）から（Ａ）に変化した点に相当し、その時記憶するタップ係数は図１１（Ａ）の（１−１）のタップ係数の値となる。このタップ係数の値を第１タップ係数とする。また、同様にＸ２時点とは、図１１における（Ａ）から（Ｂ）に変化した点に相当し、その時記憶するタップ係数は図１１（Ｂ）の（１−１）のタップ係数の値となる。このタップ係数の値を第２タップ係数とする。
【００４２】
次にメモリ回路１０４からタップ係数を読み出し、適応フィルタのタップ係数として設定する動作について説明する。これまでで説明したように図１４のｐ２で記録ヘッドが切り替わり適応フィルタの再収束動作が開始される。タップ係数制御回路１０３は、この時点での半周器検出信号１３３の状態がハイレベルであれば、第１のタップ係数の６８ａと第２のタップ係数の６８ａとの和の１／２を適応フィルタ２５の積分回路６８ａの値として設定し、第１のタップ係数の６８ｂと第２のタップ係数の６８ｂとの和の１／２を適応フィルタ２５の積分回路６８ｂの値として設定し、第１のタップ係数の６８ｃと第２のタップ係数の６８ｃとの和の１／２を適応フィルタ２５の積分回路６８ｃの値として設定し、第１のタップ係数の６８ｄと第２のタップ係数の６８ｄとの和の１／２を適応フィルタ２５の積分回路６８ｄの値として設定する。すなわち、図１１における（Ａ）から（Ｂ）への変化時の平均のタップ係数を設定する。さらに同様に、半周器検出信号１３３の状態がローレベルであれば、第１のタップ係数の６８ｂと第２のタップ係数の６８ａとの和の１／２を適応フィルタ２５の積分回路６８ａの値として設定し、第１のタップ係数の６８ｃと第２のタップ係数の６８ｂとの和の１／２を適応フィルタ２５の積分回路６８ｂの値として設定し、第１のタップ係数の６８ｄと第２のタップ係数の６８ｃとの和の１／２を適応フィルタ２５の積分回路６８ｃの値として設定し、第１のタップ係数の６８ａと第２のタップ係数の６８ｄとの和の１／２を適応フィルタ２５の積分回路６８ｄの値として設定する。すなわち、図１１における（Ｂ）から（Ｃ）への変化時の平均のタップ係数を設定する。
【００４３】
上記のように適応フィルタのタップ係数を設定したときの動作を図１８で説明する。図１８において、（ａ）は図１９でも示したように図１５の２０での検出信号の様子である。また、６８ｂは適応フィルタのタップである積分回路６８ｂの値の変化を示している。（ｂ）はそのときの半周器検出信号１３３の変化である。いま、タップ係数制御回路１０３は半周器検出信号１３３のはじめの立ち上がりで第１のタップ係数を記憶し、たち下がりで第２のタップ係数を記憶する。そして、ｐ２の時点で双方のタップ係数を読み出し、先に説明した方式によりタップの平均値を算出し、適応フィルタの各積分回路に初期タップ係数として設定する。これによりタップ係数の値が大きいタップではゼロから再収束をおこなうよりも半分の値で済むことになり、図２１の（ｆ）で示したものより、検出点での乱れが改善していることがわかる。しかし、前記第１の実施の形態で示したものよりも設定するタップ係数の精度が悪いため、図１４で示した検出波形と比べると劣化が大きい。そこで、タップ係数制御回路１０３から図４の１１２を介して、ｐ２の時点から所定の時間、係数回路６９で乗算する値を通常時より大きな所定の値αに変更する。これによりｐ２の時点から所定の期間は通常より高速に収束動作がおこなわれる高速収束モードとなる。このときの様子を図１９に示した。図１９において、（ｂ）は信号１１２で、ｐ２時点から所定の時間ハイレベルとなり高速収束モードになっている。図１９であきらかなようにｐ２での検出点での乱れは解消され、第１の実施の形態と同程度の性能が確保されていることがわかる。
【００４４】
以上のように、第２の実施の形態では記録クロックの立ち上がりエッジとたち下がりエッジを再生クロックの立ち上がりエッジが追い越すまたは追い越された時点のタップ係数を記憶し、記録ヘッドが切り替わったときに起こる適応フィルタの再収束時に、前記記憶したタップ係数から、その時点での平均のタップ係数を算出し設定することともに、再収束開始から所定の期間、適応フィルタの収束を高速モードにすることで、第１の実施の形態とほぼ同性能のキャンセル動作を確保できる。さらに、記憶するタップ係数の種類が大幅に削減できることから、回路規模を大きく向上するとともに、記録クロックよりも高い周波数を必要としないため、回路動作全体の高レート化とともに、より実現しやすい構成となる。
【００４５】
なお、第１及び第２の実施の形態において、便宜上ｐ２で設定するタップ係数の元となるタップ係数を直前の別の記録ヘッドが動作しているときに記憶したものを用いる説明をおこなった。しかし、記録系から漏れ込むクロストークの特性はヘッド毎に異なるため、本来は１周期前に記憶したタップ係数を用いて設定することが望ましい。
【００４６】
【発明の効果】
本発明によれば、回転シリンダ部を大幅に小さくした小型の放送局用ＶＴＲなどのように、電磁的に記録信号と再生信号間の十分な分離が困難な装置であっても、再生信号に混入する記録信号のクロストーク成分を低減した同時再生機能を実現できる。また、本発明によれば、適応フィルタを用いて適応的にクロストーク成分を低減することにより、回転シリンダの回転位相に応じてクロストークの状態が変化したり、ヘッドや電気部品の温度変化や経時変化による特性変化によってクロストークの状態が変わっても、常に最良の状態で同時再生が可能となる。さらに、回転シリンダの回転むらなどにより記録クロックと再生クロックとの位相が順次変化していても、記録ヘッドが切り替わることによる適応フィルタの再収束動作開始時に最適なタップ係数を初期値として設定することが可能で、安定かつスムーズにクロストークのキャンセル動作を継続することができ、極めて良好な同時再生が行える。
【図面の簡単な説明】
【図１】本発明の実施の形態１および２の磁気記録再生装置の回転シリンダ上のヘッド配置を示す概略構成図
【図２】本発明の実施の形態１および２の磁気記録再生装置における磁気テープ上の記録トラックと磁気ヘッドとの位置関係を示す図
【図３】本発明の実施の形態１の磁気記録再生装置における信号系統を示すブロック図
【図４】本発明の実施の形態１および２の磁気記録再生装置における適応フィルタの構成を示すブロック図
【図５】本発明の実施の形態１および２の磁気記録再生装置における積分回路の構成を示すブロック図
【図６】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の構成を示すブロック図
【図７】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の動作を説明するタイミング図
【図８】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の動作を説明するタイミング図
【図９】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の動作を説明する状態遷移図
【図１０】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の動作を説明するタイミング図
【図１１】本発明の実施の形態１および２のにおけるクロストーク信号のインパルス応答に対する適応フィルタのタップ係数の変化を示す説明図
【図１２】本発明の実施の形態１の磁気記録再生装置におけるクロック間位相検出回路の１具体例の構成を示すブロック図
【図１３】本発明の実施の形態１の磁気記録再生装置におけるクロック間位相検出回路の動作を説明するタイミング図
【図１４】本発明の実施の形態１の磁気記録再生装置における検出点での信号の改善効果を説明する説明図
【図１５】本発明の実施の形態２の磁気記録再生装置における信号系統を示すブロック図
【図１６】本発明の実施の形態２の磁気記録再生装置における第２のクロック位相変化検出回路の１具体例の構成を示すブロック図
【図１７】本発明の実施の形態２の磁気記録再生装置における第２のクロック位相変化検出回路の動作を説明するタイミング図
【図１８】本発明の実施の形態２の磁気記録再生装置における検出点での信号での第１の改善効果を説明する説明図
【図１９】本発明の実施の形態２の磁気記録再生装置における検出点での信号での第２の改善効果を説明する説明図
【図２０】従来例における信号系統を示すブロック図
【図２１】従来例の課題を説明する説明図
【符号の説明】
４ 第１の記録ヘッド
５ 第１の再生ヘッド
８ 減算回路
９ 等化回路
１４ 第２の記録ヘッド
１５ 第２の再生ヘッド
２２ クロック再生回路
２５ 適応フィルタ
２６ 疑似クロストーク信号
２７ 誤差検出回路
２８ 誤差信号
１００ 位相検出クロック
１０１ クロック間位相検出回路
１０３ タップ係数制御回路
１０４ メモリ回路
８５’ 第２のクロック位相変化検出回路
【発明の属する技術分野】
本発明は、記録動作と同時に再生を行う同時再生機能を備えた記録再生装置に関するものである。
【０００２】
【従来の技術】
放送局用ビデオテープレコーダ（以下、放送用ＶＴＲと略称する）では、録画のやり直しが困難であることが多いため、記録の失敗は避けなければならない。このような失敗を防ぐ目的から、放送用ＶＴＲには記録動作中に、記録とほぼ同時にその記録内容を再生して確認することのできる同時再生機能が必要である。この同時再生機能を実現する際の課題は、近接した距離に配置された記録ヘッドと再生ヘッド、さらにそれらに信号を伝送する記録用と再生用のロータリトランスなどが同時に動作することから、微弱な再生信号に記録信号が混入するクロストーク妨害をいかに抑えるかという点にあった。例えば、再生ヘッドにより再生される再生信号は、記録ヘッドに供給される記録信号に比べて７０ｄＢ程度低い。したがって、記録信号が再生信号に漏れ込むクロストーク妨害を防止するためには、記録信号レベルの再生信号レベルに対する許容値を−３０ｄＢとすれば、記録信号レベルと再生信号レベルとの間は１００ｄＢ以上分離しなければならなかった。記録信号から再生信号へのクロストーク妨害を物理的に抑えるための従来の技術としては、記録用のロータリトランスと再生用のロータリトランスを分離して配置したり、記録ヘッドと再生ヘッドとの間を導電部材などで電磁的に遮蔽する方法が知られている。
【０００３】
しかし、小型回転ドラムで構成される放送ＶＴＲでは、物理的な方法ではクロストーク妨害を十分に低減することが困難であり、特許第３０５９３９４号で示されているように、記録信号から適応フィルタを用いて、擬似クロストーク信号を生成し、その擬似クロストーク信号を再生信号から減じることによってクロストーク妨害を低減する方式が提案されている。以下に、図を用いてこの先行例について説明する。
【０００４】
図２０は先行例の磁気記録再生装置におけるブロック図である。なお、図２０では、太線で示す信号線は複数のビット数で表現されるディジタル信号を表し、細線で示す信号線はアナログ信号ないしは１ビットのディジタル信号を表す。図２０において、第１の記録ヘッド４および第２の記録ヘッド１４は、回転シリンダ上に１８０度の位置に対向して搭載され、磁気テープ４０に交互に接触して記録が行われる。記録すべきディジタルデータである記録データ１は、回転シリンダの回転に同期した記録ヘッドスイッチ信号２９により制御される記録切換スイッチ５１に入力される。第１の記録ヘッド４が磁気テープ４０に接触している期間は、記録切換スイッチ５１が図２０における上側の端子に接続される。このとき、記録切換スイッチ５１からの記録されるべき信号は、第１の記録アンプ２により増幅される。増幅された記録されるべき信号は、第１の記録ロータリトランス３を経て回転シリンダ上の第１の記録ヘッド４に導かれ、磁気テープ４０上に記録される。また、第２の記録ヘッド１４が磁気テープ４０に接触している期間は、記録切換スイッチ５１が図２０における下側の端子に接続される。このとき、記録切換スイッチ５１からの記録されるべき信号は、第２の記録アンプ１２、第２の記録ロータリトランス１３を経て回転シリンダ上の第２の記録ヘッド１４に導かれ、磁気テープ４０上に記録される。
【０００５】
第１の再生ヘッド５および第２の再生ヘッド１５も同様に、記録ヘッドに対し所定の位相ずれて回転シリンダ上に搭載され、磁気テープ４０に交互に接触して、前記記録動作と同時に再生が行われる。図２０に示す再生切換スイッチ６１は、回転シリンダに同期した再生ヘッドスイッチ信号３０により制御されている。再生切換スイッチ６１は、第１の再生ヘッド５が磁気テープ４０に接触している期間は図２０における上側の端子に接続され、第２の再生ヘッド１５が磁気テープに接触している期間は図２０における下側の端子にそれぞれ接続するよう構成されている。したがって、第１の再生ヘッド５が磁気テープ４０に接触している期間は、回転シリンダ上の第１の再生ヘッド５により再生された信号が、第１の再生ロータリトランス６を経て第１の再生アンプ７により増幅される。増幅された信号は、再生切換スイッチ６１を経て等化回路９に入力される。また、第２の再生ヘッド１５が磁気テープ４０に接触している期間は、回転シリンダ上の第２の再生ヘッド１５により再生された信号が、第２の再生ロータリトランス１６を経て第２の再生アンプ１７により増幅される。増幅された信号は、再生切換スイッチ６１を経て等化回路９へ入力される。等化回路９では、記録から再生に至る系における周波数特性の補正を行い、記録されたデータをディジタル符号の判別が可能なように等化する。等化された信号は、クロック再生回路２２およびＡＤ変換器５０に入力される。
【０００６】
クロック再生回路２２は、等化された信号から再生データに同期した再生クロック２３を発生する。また、ＡＤ変換器５０は、等化された信号を再生クロック２３で標本化し、ディジタル信号の形態に変換する。ＡＤ変換器５０でディジタル化された信号は、演算手段としての減算回路８に入力される。減算回路８の出力である信号２０は、復号回路２１に入力され、データの符号が判別されて、再生データ２４として復号回路２１から出力される。復号回路２１としては、振幅をしきい値と比較する方式のものや、公知のビタビ復号アルゴリズムを用いるものなどがある。上記再生動作において、第１の再生ヘッド５ないし第２の再生ヘッド１５により磁気テープ４０から再生される信号は極めて微弱である。この再生信号の電流は、第１の記録ヘッド４ないし第２の記録ヘッド１４に流れる記録電流に比べておよそ７０ｄＢ低い。このため記録信号が再生信号に漏れ込むクロストークが生じている。
【０００７】
この記録信号から再生信号へのクロストークの発生は、多くの経路を通じて発生する。例えば、第１の記録ヘッド４ないし第２の記録ヘッド１４から第１の再生ヘッド５ないし第２の記録ヘッド１５へ、あるいは第１の記録ロータリトランス３ないし第２の記録ロータリトランス１３から第１の再生ロータリトランス６ないし第２の再生ロータリトランス１６へ、あるいは記録ロータリトランスと記録ヘッド間の配線から再生ロータリトランスと再生ヘッド間の配線へなどの、多くの経路を通じてクロストークは発生する。しかしながら、これら多くの経路を経て最終的に等化回路９の出力信号に混入するクロストーク成分は、記録データ１に特定のインパルス応答を畳み込んだ信号と見なすことができる。したがって、記録データ１に対してこのインパルス応答を畳み込むことでクロストーク成分を人為的に作成することができる。そこで、記録データ１を入力とし、誤差信号２８によって制御される適応フィルタ２５が設けられている。そして、適応フィルタ２５のインパルス応答は、記録データ１から等化回路９の出力に至る系のクロストークのインパルス応答と近似した特性を持つよう制御される。これにより、適応フィルタ２５の出力は、人為的に作成した疑似クロストーク信号２６となる。なお、疑似クロストーク信号２６はディジタル信号の形態で表現されている。減算回路８においては、ＡＤ変換器５０の出力信号から疑似クロストーク信号２６を差し引く。したがって、再生信号に混入したクロストーク成分はキャンセルされる。この結果、クロストーク妨害は大幅に低減される。また、適応フィルタ２５の適応動作のアルゴリズムについては前記先行例の中で詳しく説明されているので、その詳細は省略するが、減算回路８の出力である信号２０から誤差検出手段としての誤差検出回路２７において残留するクロストーク成分を検出し、誤差信号２８として適応フィルタ２５に帰還し、残留誤差を最少自乗法等でより少なくなるよう制御することで、回転シリンダの回転位相に応じてクロストークの状態が変化したり、ヘッドや電気部品の温度変化や経時変化による特性変化があっても、適応フィルタ２５はクロストークを最良に近似する特性となるよう常に制御されている。
【０００８】
しかしながら、前記先行例によってクロストーク妨害を大幅に低減できるものの、以下に示すような問題がある。
【０００９】
図２１は前記先行例の問題点を説明する説明図である。図２１（ａ）は図２０における記録ヘッドスイッチ信号２９のタイムチャートである。図２１（ｂ）は記録データ１のエンベロープを示しており、図２１の（期間ａ１）の間は記録切換スイッチ５１、記録アンプ２、記録ロータリトランス３を経て記録ヘッド４によってテープ上にデータが記録されている。また、図２１の（期間ａ２）の間は記録切換スイッチ５１、記録アンプ１２、記録ロータリトランス１３を経て記録ヘッド１４によってテープ上にデータが記録されている。図を見てわかるように、一般に上記のようなヘリカルスキャン型ＶＴＲでは１８０度分の全ての期間を記録するのでなく、ヘッドスイッチ信号の変化点の前後にあたる数度分はヘッドスイッチマージンとしてデータを記録しない期間がある。図２１（ｃ）は再生ヘッドスイッチ信号３０のタイムチャートである。図２１（ｄ）はＡＤ変換器５０の出力信号であり、図２１の（期間ｃ１）の間は再生ヘッド５によってテープ上のデータが再生され、（期間ｃ２）の間は再生ヘッド１５によってテープ上のデータが再生されたものである。図２１（ｅ）は図２１（ｄ）の一部を拡大し、詳細に記載したもので、等化回路９の等化特性の一例として、一般に用いられているパーシャルレスポンス・クラス４で等化した信号を再生クロックで離散的にＡＤ変換したサンプルをプロットしたものである。図でわかるようにパーシャルレスポンス・クラス４による検出特性である３値の検出値に分かれていることがわかる。図２１（ｅ）のように、期間ａ１や期間ａ２と重なっている部分では記録からのクロストーク妨害により、３値の検出点が広がり、劣化していることがわかる。図２１（ｆ）は減算器８の出力である信号２０であり、適応フィルタ２５により生成された擬似クロストーク信号をＡＤ変換器５０が出力する第１の再生検出信号から減算して得られる第２の再生検出信号である。図でわかるように適応フィルタ２５が収束して、適切な擬似クロストーク信号を生成すれば、第１の再生検出信号からクロストーク妨害をきわめて良好に除去できていることがわかる。
【００１０】
しかし、図２１（ｆ）のｐ２の時点で再度検出信号が乱れていることがわかる。これは、ｐ１からｐ２の期間は記録状態でないため、クロストークの妨害がない。すなわち、この期間は適応フィルタのタップ係数を一旦、ゼロにする必要があるため、ｐ２の時点で再度、適応フィルタが収束しなおすためである。クロストークによる妨害の程度が大きいと、図２１（ｆ）のｐ２の時点のように定常的に検出信号が乱れ、必ずエラーが発生する。これによって再生データの品質が著しく低下する問題が発生する。通常、適応フィルタの適応動作に不連続があれば、その不連続点での収束を高速化にするために、一周期前あるいはそれ以前に記憶したタップ係数をｐ２の時点で設定し、その係数を初期値として適応動作を開始する方法が用いられる。しかし、記録クロックに対し、再生クロックはシリンダ回転のむらやテープの伸張によって、ジッタが発生し、位相が刻々と変化している。このため、記録信号が再生信号に漏れ込むクロストークのインパルス応答も、それに合わせ変化しており、以前に記憶したタップ係数の値とｐ２の時点で収束すべきタップ係数の値とは、必ずとも一致していない。従って、単純にｐ２の時点で以前に記憶したタップ係数でもって設定しても、収束にかかる時間を改善できないばかりか、さらに悪化させる問題が起こる。
【００１１】
【特許文献１】
特許第３０５９３９４号公報
【００１２】
【発明が解決しようとする課題】
近年、回転シリンダ部を大幅に縮小した、小型で軽量の放送局用ＶＴＲが要望されている。しかしながら、このような小型の回転シリンダ部を用いた場合には、記録用のロータリトランスと再生用のロータリトランスを分離して配置することや、記録ヘッドと再生ヘッドとの間を導電部材や磁性部材などで物理的に遮蔽することが困難であった。さらに、前記先行例で述べたように記録信号から適応フィルタを用いて擬似クロストーク信号を生成し、再生信号から減じることによって、クロストーク妨害を軽減する方法では、記録ヘッドが切り替わる度におこるタップ係数の再収束のためにクロストーク妨害の多い装置では、一時的に検出点での乱れが発生してしまい、定常的にエラーをおこしてしまう課題があった。そこで、本発明は、電磁的に記録信号と再生信号間の十分な分離が困難な小型の回転シリンダ部を用いても、再生信号に混入する記録信号のクロストーク成分を低減するとともに、記録ヘッドが切り替わるような不連続点であっても、検出点での劣化がほとんどなく、良好な同時再生機能を備えた記録再生装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係る記録再生装置は、記録データを入力とする適応フィルタと、再生信号から前記適応フィルタの出力を減算する演算手段と、前記演算手段の出力信号から誤差信号を検出して前記適応フィルタに帰還する誤差検出手段などより構成され、前記適応フィルタが記録データから再生信号に至るクロストーク成分の周波数特性を近似して疑似クロストーク信号を出力し、これを演算手段において再生信号から差し引くことでクロストーク成分をキャンセルするとともに、記録クロックと再生クロックとの位相関係を検出するクロック間位相検出手段と前記クロック間位相検出手段が出力する位相ズレ量の関係ごとに、前記適応フィルタのタップ係数を記憶するクロック位相別タップ係数記憶手段と、前記適応フィルタが適応動作を開始するときに得られるクロック間位相検出手段の位相ズレ量と等しいまたは最も近い値で以前に記憶したタップ係数を読み出し、前記適応フィルタのタップ係数として設定するタップ係数制御手段とを備えることで、記録ヘッドが切り替わるたび起こる適応フィルタの再収束動作時の検出点での乱れを解消し、収束動作をスムーズに行い、電磁的に記録信号と再生信号間の十分な分離が困難であっても、同時再生機能が実現できる。
【００１４】
【発明の実施の形態】
以下、本発明の記録再生装置の実施の形態について記載する。本発明の第１の発明による記録再生装置は、記録データを磁気記録媒体に記録する記録ヘッドと、記録された信号を再生する再生ヘッドと、前記記録データを入力とする適応フィルタと、前記再生ヘッドにより再生された再生信号から前記適応フィルタの出力を減算する演算手段と、前記演算手段の出力信号から誤差信号を検出して前記適応フィルタに帰還する誤差検出手段と、再生信号から再生データに同期した再生クロックを発生する再生クロック発生手段とを備え、前記適応フィルタが、記録データ列から連続するＫ個（Ｋは自然数）の記録データを前記再生クロックに同期して第１のデータ群として出力し、前記記録データ列から他の連続するＫ個の記録データを前記再生クロックに同期して第２のデータ群として出力する信号配列手段と、前記第２のデータ群のＫ個のデータを一方の入力とし、前記誤差信号を他方の入力とするＫ個の乗算手段からなる第１の乗算手段群と、前記第１の乗算手段群のＫ個の乗算手段の出力信号をそれぞれ積分するＫ個の積分手段と、前記第１のデータ群のＫ個の出力を一方の入力とし、前記Ｋ個の積分手段のそれぞれの出力を他方の入力とするＫ個の乗算手段からなる第２の乗算手段群と、前記第２の乗算手段群のＫ個の乗算手段の出力の総和を得て適応フィルタの出力とする演算手段と、前記記録データに同期した記録クロックと前記再生クロックとの位相関係を検出するクロック間位相検出手段と、前記クロック間位相検出手段が出力する位相関係ごとに、前記適応フィルタのそれぞれの積分手段の値をタップ係数とし記憶するクロック位相別タップ係数記憶手段と、前記適応フィルタが適応動作を開始するときに得られるクロック間位相検出手段の検出値と等しいまたは最も近い値で以前に記憶したタップ係数を読み出し、前記適応フィルタのタップ係数として設定するタップ係数制御手段とを備えている。このため、記録ヘッドが切り替わるたびに必要となる適応フィルタの再収束動作の開始時に、前記クロック間位相検出手段が検出する再生クロックと記録クロックの位相関係からそのときの最適なタップ係数を適応フィルタの初期値として設定できるため、検出点での乱れを解消し、収束動作をスムーズに行い、従来技術で問題であった定常的に発生するデータ誤りを解消でき、きわめて良好な同時再生機能が実現できる。
【００１５】
本発明に係る第２の発明による記録再生装置は、前記第１の発明による記録再生装置の構成に加え、前記適応フィルタの演算手段が、第２の乗算手段群のＫ個の乗算手段の出力の総和に所定の収束係数を乗じて適応フィルタの出力とする演算手段であって、前記適応フィルタがおこなう適応動作の開始時点から所定の期間を収束初期期間とし、それ以降を通常期間としたとき、前記収束係数を収束初期期間内はａとし、通常期間はｂ（ａ＞ｂかつａ，ｂ＞０）となるように設定する収束係数制御手段を備えていることを特徴とする。このため、記録ヘッドが切り替わるたびに必要となる適応フィルタの再収束動作の開始時に、前記クロック間位相検出手段が検出する再生クロックと記録クロックの位相関係からそのときの最適なタップ係数を適応フィルタの初期値として設定するとともに、収束初期期間内は通常期間よりも高いループゲインでフィードバックされるため、前記第１の記録再生装置よりも高速に収束することができ、検出点での乱れをより早く解消し、収束動作がスムーズに行える。さらに、収束初期期間以外の通常期間は係数ａよりも小さい係数ｂに戻されるため、ノイズによるタップ係数の揺られも最小限にとどめることができ、きわめて良好な同時再生機能が実現できる。
【００１６】
本発明に係る第３の発明による記録再生装置は、第１または第２の記録再生装置構成を有するとともに、前記クロック間位相検出手段の検出信号に基づき、再生クロックの立ち上がりエッジが、記録クロックの立ち上がりエッジを追い越すまたは追い越された瞬間を検出し、第１のタイミング信号を出力する第１タイミング検出手段と、再生クロックの立ち上がりエッジが、記録クロックの立ち下がりエッジを追い越すまたは追い越された瞬間を検出し、第２のタイミング信号を出力する第２タイミング検出手段と、前記第１のタイミングで前記適応フィルタの第１のタップ係数を記憶する第１のタップ係数記憶手段と、前記第２のタイミングで第２のタップ係数を記録する第２のタップ係数記憶手段と、前記適応フィルタが適応動作を開始する時点のクロック間位相検出手段の出力に基づき、以前に記憶した前記第１のタップ係数及び第２のタップ係数より、最適なタップ係数を演算する最適タップ係数演算手段と、前記適応フィルタが適応動作を開始するときに前記最適タップ係数演算手段で求めたタップ係数でもって、前記適応フィルタのタップ係数を設定するタップ係数制御手段とを備えていることを特徴とする。このため、前記クロック間位相検出手段が検出する全ての位相に毎にタップ係数を記憶する必要が無く、前記第１及び第２のタイミングのみのタップ係数記憶手段で済むため、きわめて少ない回路規模で従来の課題を解決するとともに、良好な同時再生機能が実現できる。
【００１７】
（実施の形態１）
以下、本発明の記録再生装置の実施の形態１である磁気記録再生装置について説明する。実施の形態１の磁気記録再生装置は、小型の回転シリンダ上に一対の記録ヘッドと一対の再生ヘッドを備え、回転シリンダに斜めに巻つけられて走行する磁気テープにディジタルデータを記録し、また再生する装置である。図１は実施例１の磁気記録再生装置における回転シリンダ３１上のヘッド配置を示す概略図である。図１において、回転シリンダ３１は直径がおよそ２０ｍｍ程度の小型のものであり、図１に示すように反時計方向へ回転する。回転シリンダ３１には、第１の記録ヘッド４および第２の記録ヘッド１４、第１の再生ヘッド５および第２の再生ヘッド１５が配置されている。磁気テープ（図示せず）は、回転シリンダ３１のおよそ半周（１８０度）の区間に渡って斜めに巻つけられて走行する。
【００１８】
図２は、磁気テープ４０上の記録トラックパターンと各ヘッドの位置関係を示す図である。図２において、磁気テープ４０には斜めにトラック４１ａ、４１ｂ、４２ａ、４２ｂ、４３ａ、４３ｂ、・・・が形成されている。トラック４１ａ、４２ａ、４３ａは、いずれも第１の記録ヘッド４により磁気テープ４０上に記録されたトラックである。また、トラック４１ｂ、４２ｂ、４３ｂは、第２の記録ヘッド１４により磁気テープ４０上に記録されたトラックである。図２に示すように、トラック４４ａは第１の記録ヘッド４によって現在記録しつつあるトラックである。このとき、第１の再生ヘッド５は、第１の記録ヘッド４より９０度遅れてトラック４４ａをトレースして再生を行っている。このため、実施の形態１の磁気記録再生装置は、記録とほぼ同時に再生を行うことができ、記録状態の確認を行うことができる。また、図示は省略するが、第１の記録ヘッド４および第１の再生ヘッド５と同様に、第２の記録ヘッド１４により記録されたトラック４１ｂ、４２ｂ、４３ｂは、第２の再生ヘッド１５により記録とほぼ同時に再生が行われる。
【００１９】
図３は実施の形態１の磁気記録再生装置におけるブロック図である。なお、図３では、太線で示す信号線は複数のビット数で表現されるディジタル信号を表し、細線で示す信号線はアナログ信号ないしは１ビットのディジタル信号を表す。図３において、番号１〜９，１２〜１７，２０〜３０，４０，５１，５８，６１は先行例で示したつながり及び機能と同様であるため、その説明を省略する。本発明のために新たに付け加えられた番号１００〜１０４、１２０，１２１と、それに関わる適応フィルタ２５について、以下に詳細に説明する。
【００２０】
図３において、本発明の適応フィルタとしての適応フィルタ２５が設けられている。適応フィルタ２５は、記録データ１を入力とし、誤差信号２８によって制御される。適応フィルタ２５のインパルス応答は、記録データ１から等化回路９の出力に至る系のクロストークのインパルス応答と近似した特性を持つよう制御される。これにより、適応フィルタ２５の出力は、人為的に作成した疑似クロストーク信号２６となる。なお、疑似クロストーク信号２６はディジタル信号の形態で表現されている。減算回路８においては、ＡＤ変換器５０の出力信号から疑似クロストーク信号２６を差し引く。したがって、再生信号に混入したクロストーク成分はキャンセルされる。この結果、クロストーク妨害は大幅に低減される。この適応フィルタの適応動作の原理は先行例で詳細に説明されているので、その説明を省略するが、減算回路８の出力である信号２０から誤差検出手段としての誤差検出回路２７において残留するクロストーク成分を検出し、誤差信号２８として適応フィルタ２５に帰還する。そして、この誤差信号を最小自乗法等を用いて最小になるように制御していく。これにより、回転シリンダ３１の回転位相に応じてクロストークの状態が変化したり、ヘッドや電気部品の温度変化や経時変化による特性変化があっても、適応フィルタ２５はクロストークを最良に近似する特性となるよう常に制御される。
【００２１】
さらに、図４を用いて、この適応フィルタ２５について具体的に説明する。図４は本実施の形態の適応フィルタ２５の具体的構成を示すブロック図である。図４に示した適応フィルタ２５は、４タップのＦＩＲ型フィルタで構成されており、誤差信号２８の自乗平均値が常に最小になるよう適応的に動作するものである。図４において、信号配列手段としての記録信号配列回路５９には、記録データ１、記録データ１に同期した記録クロック５８、および再生データ２４に同期した再生クロック２３が入力される。また、記録信号配列回路５９から出力される信号５５ａ、５５ｂ、５５ｃ、５５ｄは、記録データ１の連続する４ビットの信号を再生クロック２３に同期化して出力したものである。さらに、記録信号配列回路５９から出力される信号５６ａ、５６ｂ、５６ｃ、５６ｄは、信号５５ａ、５５ｂ、５５ｃ、５５ｄよりもそれぞれＭビット遅れた記録データ１を再生クロック２３に同期化して出力したものである。例えば、時刻ｎにおける記録データ１をｒ（ｎ）とあらわすとき、ある時刻における信号５５ａ、５５ｂ、５５ｃ、５５ｄは、それぞれｒ（ｉ）、ｒ（ｉ−１）、ｒ（ｉ−２）、ｒ（ｉ−３）であり、信号５６ａ、５６ｂ、５６ｃ、５６ｄは、それぞれｒ（ｉ−Ｍ）、ｒ（ｉ−Ｍ−１）、ｒ（ｉ−Ｍ−２）、ｒ（ｉ−Ｍ−３）である。なお、本例では、Ｍ＝１である。なお、この記録信号配列回路５９の構成については後に詳細に示す。
【００２２】
図４において、符号６５ａ、６５ｂ、６５ｃ、６５ｄはそれぞれ乗算回路を示しており、４つの乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄにより第１の乗算手段群が構成されている。乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄの一方の入力には、誤差信号２８をＤフリップフロップ５４において再生クロックでラッチした遅延誤差信号５２が入力されている。また、乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄの他の一方の入力には、それぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄが入力されている。なお、信号５６ａ、５６ｂ、５６ｃ、５６ｄは「０」ないし「１」を表す１ビットの信号であるが、これをそれぞれ「−１」ないし「１」を表すものとして乗算を行う。図４の符号６８ａ、６８ｂ、６８ｃ、６８ｄは積分手段としての積分回路を示しており、これらの積分回路６８ａ、６８ｂ、６８ｃ、６８ｄは乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄの出力信号をそれぞれ積分して出力する。図５は、一つの積分回路６８ａの構成を示すブロック図である。図５に示すように、積分回路６８ａは、加算回路６６と、Ｄフリップフロップ６７及びスイッチ１０８より構成されており、通常積分動作を行うときは信号１０７の制御により加算器回路６６側に接続されている。Ｄフリップフロップ６７には、図に示していないが、再生クロック２３がクロックとして入力され、加算回路６６の出力信号を１クロック期間遅延して再び加算回路６６に帰還する。これにより、積分回路６８ａに入力される信号は１クロックごとに累積され、積分が行われる。このＤフリップフロップ６７に蓄積される値は各タップ係数に相当し、適切なタップ係数を外部より設定する場合は、前記信号１０７の制御によりスイッチ１０８が、１再生クロック周期間だけ１０５側に接続され、設定される。また、信号１０６を介して、Ｄフリップフロップ６７の値、すなわちタップ係数を読み出すことが出来る。なお、図５における信号１０５，１０６，１０７をまとめて、信号バス１１０ａとし、他の積分回路６８ｂ、６８ｃ、６８ｄは、図５に示した積分回路６８ａとそれぞれ全く同じ構成であり、図４のように各積分回路から同様に信号バス１１０ｂ、１１０ｃ、１１０ｄが入出力されている。
【００２３】
図４において、符号５７ａ、５７ｂ、５７ｃ、５７ｄは乗算回路を示しており、４つの乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄにより第２の乗算手段群が構成されている。乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄの一方の入力には、信号５５ａ、５５ｂ、５５ｃ、５５ｄがそれぞれ入力されている。さらに、乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄの他の一方の入力には、積分回路６８ａ、６８ｂ、６８ｃ、６８ｄの出力がそれぞれ入力されている。なお、信号５５ａ、５５ｂ、５５ｃ、５５ｄは「０」ないし「１」を表す１ビットの信号であるが、これをそれぞれ「−１」ないし「１」を表すものとして乗算を行う。乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄの出力は、演算手段としての加算回路６０に入力され、その総和が係数回路６９に入力される。係数回路６９では、加算回路６０の出力信号に信号１１２がハイレベルの時、所定の係数αを乗じ、ローレベルの時所定の係数β（α＞β，α，β＞０）を乗じて疑似クロストーク信号２６として出力する。なお、本例において誤差信号２８を乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄに直接供給しないで、Ｄフリップフロップ５４において再生クロックでラッチした遅延誤差信号５２を供給している。これは、誤差信号２８を得る系が帰還ループで構成されており、帰還ループ内の回路の遅延時間を再生クロックでラッチすることにより吸収させるためである。また、すでに述べたように、記録信号配列回路５９から出力される信号５６ａ、５６ｂ、５６ｃ、５６ｄは、信号５５ａ、５５ｂ、５５ｃ、５５ｄよりもそれぞれＭビット遅れた記録データを再生クロック２３に同期化して出力したものである。このＭの値は、信号５５ａから疑似クロストーク信号２６、減算回路８、誤差検出回路２７などを経て遅延誤差信号５２として乗算回路６５ａに至る系の遅延時間に等しい。本実施例では、この系の遅延時間はＤフリップフロップ５４による１クロック期間であるためＭ＝１である。なお、乗算回路６５ａ、６５ｂ、６５ｃ、６５ｄ、および乗算回路５７ａ、５７ｂ、５７ｃ、５７ｄは、上述のように一方の入力が「−１」ないし「１」を表す１ビットの信号である。したがって、これらの乗算回路は、一方の入力信号である１ビットの信号の符号に応じて、他の一方の入力をそのまま出力するか反転して出力するかの切り替えを行うスイッチ回路で実現することもできる。
【００２４】
次に、図４に示した記録信号配列回路５９の具体的構成について図を参照しつつ説明する。図６は記録信号配列回路５９の具体的構成を示すブロック図である。図６において、符号７８は記録クロック５８を４分周する４分周回路を示しており、符号７９ａ、７９ｂ、７９ｃはＤフリップフロップ（以下ではＤ−ＦＦと称す）を示している。４分周回路７８の出力はＤ−ＦＦ ７９ａ、７９ｂ、７９ｃにより記録クロック５８で順次遅延される。符号７０ａ、７０ｂ、７０ｃ、７０ｄは記録クロック５８をクロックとするＤ−ＦＦを示しており、Ｄ−ＦＦ ７０ａ、７０ｂ、７０ｃ、７０ｄは記録データ１を順次遅延する。また、符号７４ａ、７４ｂ、７４ｃ、７４ｄ、７４ｅは４分周回路７８の出力をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ ７４ａ、７４ｂ、７４ｃ、７４ｄ、７４ｅは記録データ１、７０ａ、７０ｂ、７０ｃ、７０ｄのそれぞれの出力信号を入力としている。同様にして、符号７３ａ、７３ｂ、７３ｃ、７３ｄ、７３ｅはＤ−ＦＦ ７９ａの出力をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ ７３ａ、７３ｂ、７３ｃ、７３ｄ、７３ｅは記録データ１、７０ａ、７０ｂ、７０ｃ、７０ｄのそれぞれの出力信号を入力としている。また、符号７２ａ、７２ｂ、７２ｃ、７２ｄ、７２ｅはＤ−ＦＦ ７９ｂの出力をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ ７２ａ、７２ｂ、７２ｃ、７２ｄ、７２ｅは記録データ１、７０ａ、７０ｂ、７０ｃ、７０ｄのそれぞれの出力信号を入力としている。さらに、符号７１ａ、７１ｂ、７１ｃ、７１ｄ、７１ｅはＤ−ＦＦ７９ｃの出力をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ ７１ａ、７１ｂ、７１ｃ、７１ｄ、７１ｅは記録データ１、７０ａ、７０ｂ、７０ｃ、７０ｄのそれぞれの出力信号を入力としている。
【００２５】
図６において、符号８０ａは再生クロック２３をクロックとする２ビットのＤ−ＦＦを示しており、このＤ−ＦＦ ８０ａは４分周回路７８の出力とＤ−ＦＦ７９ａの出力とを入力とし、それぞれを再生クロック２３でラッチして信号８２ａ、８２ｂを出力するラッチ手段として機能する。また、符号８０ｂは再生クロック２３をクロックとする２ビットのＤ−ＦＦを示しており、Ｄ−ＦＦ ８０ｂは信号８２ａ、８２ｂをそれぞれを再生クロック２３で遅延して信号８３ａ、８３ｂを出力する遅延手段として機能する。また、状態設定回路８１は、信号８２ａ、８２ｂ、８３ａ、８３ｂに応じて、状態信号８４を再生クロック２３のタイミングで出力する。この状態設定回路８１は、記録クロックの立ち上がりエッジが再生クロックの立ち上がりエッジに対して時間的に追い越されたか、或いは、追い越したかを検出する位相変化検出手段として機能する。なお、４分周回路７８、Ｄ−ＦＦ ７９ａ、８０ａ、８０ｂ、状態設定回路８１からなる部分は、記録クロック５８と再生クロック２３の位相変化関係を検出するクロック位相変化検出手段としてのクロック位相変化検出回路８５を構成している。
【００２６】
選択回路７６ａはＤ−ＦＦ ７１ａ、７２ａ、７３ａ、７４ａの出力信号を入力とし、信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。同様に、選択回路７６ｂはＤ−ＦＦ ７１ｂ、７２ｂ、７３ｂ、７４ｂの出力信号を入力として信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。選択回路７６ｃはＤ−ＦＦ ７１ｃ、７２ｃ、７３ｃ、７４ｃの出力信号を入力として信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。選択回路７６ｄはＤ−ＦＦ ７１ｄ、７２ｄ、７３ｄ、７４ｄの出力信号を入力として信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。さらに選択回路７６ｅはＤ−ＦＦ ７１ｅ、７２ｅ、７３ｅ、７４ｅの出力信号を入力として信号８２ａおよび信号８２ｂに応じて４つの入力信号のうちの１つを選択して出力する。図６において、符号７５ａ、７５ｂ、７５ｃ、７５ｄ、７５ｅは再生クロック２３をクロックとするＤ−ＦＦを示しており、それぞれのＤ−ＦＦ７５ａ、７５ｂ、７５ｃ、７５ｄ、７５ｅは選択回路７６ａ、７６ｂ、７６ｃ、７６ｄ、７６ｅのそれぞれの出力信号を入力としている。並べ換え回路７７は、Ｄ−ＦＦ ７５ａ、７５ｂ、７５ｃ、７５ｄ、７５ｅの出力信号を入力とし、状態信号８４に応じて並べ換えを行って信号５５ａ、５５ｂ、５５ｃ、５５ｄおよび信号５６ａ、５６ｂ、５６ｃ、５６ｄを出力する。この並べ換え回路７７は、配列切換手段として機能する。
【００２７】
さて、図６に示した記録信号配列回路５９の動作について、図７、図８、及び図１０を参照して説明する。図７、図８、及び図１０は、図６の記録信号配列回路５９の各部の信号を示すタイミングチャートである。図７において、（ａ）は記録クロック５８を示している。図７の（ｂ）は、Ａ，Ｂ，Ｃ，・・・という順で入力される記録データ１を示している。図７の（ｃ）は４分周回路７８において分周された信号を示しており、図７の（ｄ）、（ｅ）、（ｆ）は、４分周回路７８の出力信号を、Ｄ−ＦＦ ７９ａ、７９ｂ、７９ｃで遅延した信号をそれぞれ示している。ここで、信号のＨレベルを”１”、Ｌレベルを”０”で表すと、４分周回路７８の出力信号とＤ−ＦＦ ７９ａの出力信号との組み合わせを（４分周回路７８の出力信号，Ｄ−ＦＦ ７９ａの出力信号）で表すと、（０，０）、（１，０）、（１，１）、（０，１）、（０，０）・・・という順序で繰り返され、隣り合う期間では２ビットのうち１ビットのみが異なるグレーコードとなっている。すなわち、４分周回路７８とＤ−ＦＦ ７９ａは、分周位相をグレイコード化して出力する分周手段として機能している。図７の（ｇ）において、（０，０）、（１，０）、（１，１）、（０，１）の状態をそれぞれ”０”、”１”、”２”、”３”の分周位相として示した。
【００２８】
前述のように再生クロック２３は回転シリンダの回転むらなどにより周期が変動している。図７の（ｈ）に示したように、時刻ｔ１および時刻ｔ３において再生クロック２３の立ち上がり時点と記録クロック５８の位相関係が変化している。このため、４分周回路７８の出力信号，Ｄ−ＦＦ ７９ａの出力信号をそれぞれ再生クロック２３でラッチした信号８２ａ、８２ｂは、図７の（ｉ）、（ｊ）に示す信号となる。図７の（ｋ）においてグレイコードで表される信号８２ａ、８２ｂの分周位相は、”０”，”１”，”２”，”３”，”０”，”１”，・・・というように連続的には変化せず、時刻ｔ１および時刻ｔ３において不連続となっている。分周位相は４分周回路７８の出力信号、Ｄ−ＦＦ ７９ａの出力信号をそれぞれ再生クロック２３でラッチした信号８２ａ、８２ｂで認識されている。先に述べたように、これら２ビットは分周位相をグレイコード化して表現したものである。このようにグレーコードを用いるのは、これら２ビットの間で微妙なタイミングのずれがあったとしても、隣り合う期間では２ビットのうち１ビットのみが異なるため、位相を誤って検出することがないからである。図６の選択回路７６ａは、信号８２ａ、８２ｂで示される分周位相が、”０”のときにはＤ−ＦＦ ７２ａの出力を選択して出力する。また、選択された信号はＤ−ＦＦ７５ａで再生クロック２３の立ち上がりタイミングでラッチされる。記録クロック５８の周期をＴとしたとき、図７の（ｅ）に示されたＤ−ＦＦ ７９ｂの出力の立ち上がり時点は、図７の（ｋ）に示した信号８２ａ、８２ｂで示される分周位相が”０”に変化する時点よりも１Ｔ〜２Ｔ前にある。このため、Ｄ−ＦＦ７９ｂの出力をクロックとしているＤ−ＦＦ ７２ａの出力は、図７の（ｋ）に示した分周位相は”０”の期間が必ず安定しており、選択回路７６ａにおいてＤ−ＦＦ ７２ａの出力を選択することにより、Ｄ−ＦＦ ７５ａにおいて再生クロック２３により確実にラッチすることができる。
【００２９】
選択回路７６ａは、さらに信号８２ａ、８２ｂで示される分周位相が”１”のときにはＤ−ＦＦ ７１ａの出力を選択し、”２”のときにはＤ−ＦＦ ７４ａの出力を選択し、”３”のときにはＤ−ＦＦ ７３ａの出力をそれぞれ選択して出力する。これにより、その周期が変動する再生クロック２３が記録クロック５８に対してどのような位相関係にあっても、Ｄ−ＦＦ ７５ａで確実に記録データを再生クロック２３に同期させることができる。選択回路７６ｂ〜７６ｅも、前述の選択回路７６ａと同様に動作する。以上の動作の結果、Ｄ−ＦＦ ７５ａ〜７５ｅの出力は、それぞれ図８の（ｌ）〜（ｐ）に示すように、再生クロック２３が変動しても、どの時点においても常に連続する５ビットの記録データが再生クロック２３に同期して出力される。他方、例えば図８の（ｍ）に示すＤ−ＦＦ ７５ｂの出力系列を時間軸方向に見たとき、時刻ｔ２および時刻ｔ４でデータの不連続が生じている。このため、図８の（ｌ）〜（ｏ）に示す信号をそのまま信号５５ａ〜５５ｄとして出力した場合には、図４の積分回路６８ａ〜６８ｄで出力されるべきクロストークのインパルス応答の値がｔ２、ｔ４で不連続となり、疑似クロストーク信号２６に大きな誤差を生じてしまう。そこで、図６において、状態設定回路８１は位相変化検出手段として機能し、また並べ換え回路７７は配列切換手段として機能して、記録クロック５８と再生クロック２３の位相関係が変化しても図４の疑似クロストーク信号２６に大きな誤差を生じないよう処理している。
【００３０】
次に、上記状態設定回路８１と並べ換え回路７７の動作について具体的に説明する。図８において、（ｑ）と（ｒ）は信号８３ａ、８３ｂをそれぞれ示している。ここで、図８の（ｉ）に示した信号８２ａと（ｑ）に示した信号８３ａとを比較し、また図８の（ｊ）に示した信号８２ｂと（ｒ）に示した信号８３ｂとを比較したとき、時刻ｔ１とｔ２の間の期間ではいずれの比較結果も異なり、時刻ｔ３とｔ４の間ではいずれの比較結果も等しい。また、その他の期間では、２つの比較のうちいずれか一方のみが異なっている。これからわかるように、信号８２ａと信号８３ａとの比較結果、および信号８２ｂと信号８３ｂとの比較結果から、記録クロック５８と再生クロック２３の位相関係の変化を知ることができる。これを利用し、図６の状態設定回路８１は、状態”０”、”１”、”２”、”３”の４つの状態のいずれかを保持して状態信号８４を出力するものである。図９は状態設定回路８１の４つの状態”０”、”１”、”２”、”３”の関係を示す状態遷移図である。図９において、信号８２ａと信号８３ａが等しく、信号８２ｂと信号８３ｂも等しい事象をＡとする。また、信号８２ａと信号８３ａが異なり、信号８２ｂと信号８３ｂも異なる事象をＢとし、上記事象Ａ及びＢ以外の事象をＣとする。すなわち、いずれの比較結果も等しいという事象をＡ、いずれの比較結果も異なるという事象をＢ、いずれか一方のみの比較結果が異なるという事象をＣとする。このとき、状態設定回路８１は、図９に示すように保持する状態を遷移する。図８の（ｓ）に状態信号８４で表される状態変化の様子を示している。なお、状態信号８４は外部に出力されており、任意の時点で読み出すことが可能で、信号１１７の制御により外部から信号１１６を介して、状態設定回路８１に初期状態を設定できる。この、信号１１７，１１６，８４をまとめて信号バス１１１とする。信号バス１１１は図４における信号１１１と等しく、先に説明した図４の信号バス１１０ａ〜ｄと信号バス１１１をまとめて、後で説明するタップ係数制御バス１２０を構成している。
【００３１】
図６に示した並べ換え回路７７は、状態信号８４で示される状態が”０”の場合には、Ｄ−ＦＦ ７５ａ、７５ｂ、７５ｃ、７５ｄをそれぞれ信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、Ｄ−ＦＦ ７５ｂ、７５ｃ、７５ｄ、７５ｅをそれぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。また、状態信号８４で示される状態が”１”の場合には、Ｄ−ＦＦ ７５ｂ、７５ｃ、７５ｄ、７５ａをそれぞれ信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、Ｄ−ＦＦ７５ｃ、７５ｄ、７５ｅ、７５ｂをそれぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。さらに、状態信号８４で示される状態が”２”の場合には、Ｄ−ＦＦ ７５ｃ、７５ｄ、７５ａ、７５ｂをそれぞれ信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、Ｄ−ＦＦ ７５ｄ、７５ｅ、７５ｂ、７５ｃをそれぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。また、状態信号８４で示される状態が”３”の場合には、Ｄ−ＦＦ ７５ｄ、７５ａ、７５ｂ、７５ｃをそれぞれ信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、Ｄ−ＦＦ７５ｅ、７５ｂ、７５ｃ、７５ｄをそれぞれ信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。その結果得られる信号５５ａ、５５ｂ、５５ｃ、５５ｄの変化の様子を、図１０の（ｔ）、（ｕ）、（ｖ）、（ｗ）にそれぞれ示す。図１０に示すように、（ｕ）に示す信号５５ｂおよび（ｖ）に示す信号５５ｃでは、時間軸方向に信号の変化を見たとき、記録データの不連続が生じていない。この例に見られるように、記録データの連続する４データのうちの中央の２データについては、記録クロック５８と再生クロック２３の位相関係が変化しても常に連続性が維持される。また図示していないが、信号５６ａ、５６ｂ、５６ｃ、５６ｄについても同様である。
【００３２】
図４に示した積分回路６８ａ〜６８ｄで出力されるべきクロストークのインパルス応答の絶対値は、一般に連続する４データに対するインパルス応答のうちの中央部の値が大きく、両端にいくほど小さくなる。このため、両端部に対するインパルス応答にデータの不連続による誤差があっても、中央部を含むその他の部分の連続性が維持されれば疑似クロストーク信号２６に生じる誤差は小さい。以上説明したように、記録信号配列回路５９は、記録データ１の連続する４ビットのデータを再生クロック２３に同期化して信号５５ａ、５５ｂ、５５ｃ、５５ｄとして出力し、また信号５５ａ、５５ｂ、５５ｃ、５５ｄよりもそれぞれＭビット遅れた記録データ（ここではＭ＝１）を再生クロック２３に同期化して信号５６ａ、５６ｂ、５６ｃ、５６ｄとして出力する。さらに、記録クロック５８と再生クロック２３の位相関係が変化しても安定して疑似クロストーク信号２６が得られるよう、位相関係の変化に応じて連続する４ビットの信号間でのローテーションを行い、信号配列を変更する機能も有している。
【００３３】
上記信号配列を変更する動作をより一般的に表現すると、以下のように言うことができる。信号５５ａ、５５ｂ、５５ｃ、５５ｄを｛ｑ［０］，ｑ［１］，ｑ［２］，ｑ［３］｝とし、記録クロック５８の時刻ｎにおける記録データ１をｒ［ｎ］とし、記録クロック時刻がｎで再生クロックの時刻がｍにおいてｑ［ｍｏｄ（ｉ＋ｊ）］としてｒ［ｎ−ｈ−ｉ］（ｉ＝０，１，２，３，ｊ，ｈは整数，ｍｏｄ（Ａ）は整数Ａを４で除したときの余りを表す）を出力していると仮定する。このとき、再生クロックの時刻ｍ＋１において記録クロック時刻がｎである場合にはｑ［ｍｏｄ（ｉ＋ｊ＋１）］としてｒ［ｎ−ｈ−ｉ］を出力し、再生クロックの時刻ｍ＋１において記録クロック時刻がｎ＋１である場合にはｑ［ｍｏｄ（ｉ＋ｊ）］としてｒ［ｎ−ｈ−ｉ＋１］を出力し、再生クロックの時刻ｍ＋１において記録クロック時刻がｎ＋２である場合にはｑ［ｍｏｄ（ｉ＋ｊ−１）］としてｒ［ｎ−ｈ−ｉ＋２］を出力するよう信号配列を変換する。なお整数ｈは、記録データ１を再生クロック２３に同期化する処理に伴う遅延時間を表している。
【００３４】
上記の配列を変更することによる効果を、さらにわかりやすくするため図１１を用いて説明する。図１１において、波形ａは記録系から再生系へ漏れ込むクロストーク妨害の信号をＦＦＴなどにより、計算して求めたインパルス応答である。このクロストーク妨害の信号を再生系でディジタル的にサンプルするため、検出点で影響を与えるクロストーク妨害のインパルス応答も波形ａを離散的にサンプルした応答となる。いま図１１Ａの（１−１）の×印は（１−２）で示すようなクロック位相の時に収束する各タップ係数の値である。これが、回転シリンダの回転むらなどで徐々に位相が遅れ、図１１のＢの（１−２）のようなクロック位相になった時、各タップ係数が収束するべきタップ係数も徐々にずれ、図１１Ｂの（１−１）の様になる。さらに、再生クロックが徐々に遅れ、図１１Ｃの（１−２）の位相までなると、各タップ係数は図１１Ｃの（１−１）になる。ここで、前記の信号間でのローテーションをおこなわないで、再生クロックがさらに遅れ、記録クロックの立ち上がりエッジを超えて、図１１Ａの（１−２）のクロック位相になれば、収束すべきタップ係数も図１１の（１−１）にもどる。このため、例えば図１１Ｃのタップ６８ｂの値は図１１Ａのタップ６８ｂの値まで収束する必要があり、大きな誤差が発生し、一時的に生成される擬似クロストーク信号のズレが大きくなり、キャンセル動作に支障をきたす。しかし、再生クロックのエッジが記録クロックのエッジを追い越した瞬間に前記のローテーションをおこなうことにより、図１１Ｃのタップ６８のａ〜ｃまでは図１１Ａのタップ６８のｂ〜ｄのポジションに変わり、不連続が発生しない。唯一不連続の発生する図１１Ｃのタップ６８ｄは、図１１Ａのタップ６８のａのポジションを担当することになる。しかしながら、インパルス応答の端ではその振幅が小さく、収束するための誤差も小さいため、擬似クロストーク信号のズレも小さい。このため、記録クロックと再生クロックの位相関係が変化しても良好なキャンセル動作を継続できる。
【００３５】
このように適応フィルタの適応動作が収束した後は、安定したキャンセルが可能である。しかし、これだけでは前記した課題があり、記録ヘッドが切り替わったときに起こる再収束時にエラーが発生する問題がある。
【００３６】
そこで、本発明おいて追加した主要素とその機能について説明する。
【００３７】
１００は記録クロックと、再生クロック間の位相ズレ量をディジタル的にサンプルするのに用いる位相検出クロックで記録クロックよりも高い周波数で、かつ水晶発振器等で構成された高精度のクロックである。１０１はクロック間位相検出回路で、記録クロック５８及び再生クロック２３と位相検出クロック１００が入力され、５８，２３の両クロック間の位相ズレを位相検出クロック１００によってディジタル的に検出し、そのクロック位相ズレ量１０２を出力する。１０３はタップ係数制御回路で、前記クロック位相ズレ量１０２と記録ヘッドスイッチ信号２９が入力されており、クロック位相ズレ量１０２が変化した瞬間の各位相におけるタップ係数及び状態信号８４の値を、先に説明したタップ係数制御バス１２０を介して読み出し、メモリ制御バス１２１を介してメモリ１０４に記憶する。では、図１２にクロック間位相検出回路の一例を示す。図１２において、５８は記録クロック、２３は再生クロック、１００は位相検出クロック、１２５ａ〜ｅは入力を位相検出クロックの１周期分遅延させるＤフリップフロップである。１２６ａおよびｂは１２５ａ・ｃと１２５ｂ・ｄの反転とのアンドをとるアンド回路である。１２７は１クロック周期前の出力に１を加算するカウンタ回路で、アンド回路１２６ａがハイレベルの時にゼロにリセットされる。１２８はデータホールド回路で１２５ｅの出力がハイレベルの時の１２９の値をホールドし１０２に出力する。この、クロック間位相検出回路例の動作を図１３を用いて説明する。図１３において、（ａ）は位相検出クロック１００のタイムチャートであり、一例として、記録クロックの８倍の周波数とした。（ｂ）は記録クロック５８、（ｃ）は再生クロック２３、（ｄ）は図１２のアンド回路１２６ａの出力、（ｅ）はカウンタ１２７の出力１２９、（ｆ）は１２５ｅの出力、（ｇ）はデータホールド回路１２８の出力１０２を示している。図１３をみると、記録クロックに対し再生クロックが徐々に遅れていることが分かる。そしてデータホールド回路がホールドする値も１から２へと変化している。位相検出クロック１００が記録クロックに対し８倍の周波数としたので、このクロック間位相検出回路の例では８つの位相ズレ量を検出できる。すなわち、タップ係数制御回路１０３は８つの位相ズレ量に応じて、各タップごとに８種のタップ係数を適応フィルタからタップ係数制御バスを介して読み出し、メモリ１０４に記憶する。そして、さらに、タップ係数制御回路１０３では、記録ヘッドスイッチ信号２９のエッジから記録フォーマットにより規定された所定の時間遅れた記録開始時点で、前記クロック位相ズレ量１０２の値に応じて、以前に記憶したもっとも適当なタップ係数をメモリ１０４から読み出し、タップ係数制御バス１２０を介して、適応フィルタの各タップに設定する。これにより、記録ヘッドが切り替わることによって発生する適応フィルタの再収束動作は、前記の設定される最適なタップ係数を初期値として開始される。
【００３８】
図１４にその動作の概略を示した。図１４において、（ａ）は図１９でも示したように図３の２０での検出信号の様子である。また、６８ｂは適応フィルタのタップである積分回路６８ｂの値の変化を示している。（ｂ）はそのときの位相ズレ量１０２の変化である。この図で分かるように、ｐ２時点で位相ズレ量１０２の値が１であることから、それより以前で位相ズレ量が０から１へ変化したときに記憶したタップ係数を読み出し、ｐ２時点に設定している。これにより、各タップは収束すべきタップ係数にもっとも近い値を初期値として、収束動作を開始することが可能となり、検出信号の乱れもわずかに押さえることができている。
【００３９】
（実施の形態２）
以下、本発明の記録再生装置の実施の形態２である磁気記録再生装置について説明する。前記第１の実施の形態の説明でわかるが、実施の形態１の構成では記録クロックと再生クロックとの位相差を８倍の周波数でサンプルし、それに応じたタップ係数を記憶・設定するため、極めて精度良く再収束動作を開始できる。しかし、タップ係数を記憶するメモリ回路のレジスタ数は各タップのビット数とタップ数と位相ズレ量の種類数とヘッドの数の積であたえられることになり、回路規模が極めて多くなる。
【００４０】
本発明の第２の実施の形態では、この回路規模の問題を大幅に改善するとともに、第１の実施の形態と同様な性能を確保するものである。
【００４１】
以下に、図を参照しながら第２の実施の形態について説明する。図１５は第２の実施の形態におけるブロック図であり、第１の実施の形態の構成である図３のクロック間位相検出回路１０１以外は構成が同じである。図１５でクロック間位相検出回路１０１の替わりに第２のクロック位相変化検出回路８５’が追加されている。図１６は、その第２のクロック位相変化検出回路８５’の一例を示している。図１６を見てわかるが、７８’、７９ａ’、８０ａ’、８０ｂ’、８２ａ’、８２ｂ’、８３ａ’、８３ｂ’、８１’は、図６におけるクロック位相変化検出回路８５と同じで、動作・機能とも等しい。ただ、４分周回路７８’及びＤフリップフロップ７９ａ’に入力されるクロックは記録クロック５８を反転回路１３１で反転した反転記録クロック５８’になっている。これにより、第２のクロック位相変化検出回路８５’は記録クロック５８のたち下がりエッジを再生クロックの立ち上がりエッジが追い越すまたは追い越されたことを検出し、図９の状態遷移図に従ってクロック間の位相変化を状態設定回路８１’から状態信号８４’として出力する。また、Ｄフリップフロップ１３２にはクロックとして再生クロック２３が入力され、データとして記録クロック５８が入力されており、再生クロックの立ち上がりエッジが記録クロックの前半にあるか後半にあるかを検出し、半周期検出信号１３３を出力する。この信号１３３と８４’をまとめ、信号バス１３０としタップ係数制御回路１０３に出力している。図１５における信号バス１３０が、それである。図１７に第２のクロック位相変化検出回路８５’と適応フィルタ２５内に含まれるクロック位相変化検出回路８５の動作について信号タイムチャートによって示した。図１７において、信号５８は記録クロック５８で、信号５８’は反転記録クロック５８’で、信号２３は再生クロック２３で、信号８４は状態設定回路８１の出力である状態信号８４で、信号８４’は状態設定回路８１’の出力である状態信号８４’で、信号１３３は半周器検出信号１３３である。記録クロック５８及び反転記録クロック５８’に対し、再生クロック２３が徐々に遅れていく様子が示されており、再生クロック２３の立ち上がりエッジが記録クロック５８の立ち上がりエッジを超えたときに信号８４は０から１へ変化している。また、再生クロック２３の立ち上がりエッジが反転記録クロック５８’の立ち上がりエッジを超えたときに信号８４’は０から１へ変化している。さらに、記録クロック５８のハイレベルの期間に再生クロックの立ち上がりエッジがあるとき、信号１３３はハイレベルになり、逆の時はローレベルになっている。これらの信号８４、８４’、１３３はタップ係数制御回路１０３に入力されている。タップ係数制御回路１０３では図１７の信号８４及び８４’の色塗りしたＸ１、Ｘ２の時点を識別し、その時の各タップ係数を読み出し、それぞれをメモり回路１０４に記憶する。図１７のＸ１時点とは、図１１における（Ｃ）から（Ａ）に変化した点に相当し、その時記憶するタップ係数は図１１（Ａ）の（１−１）のタップ係数の値となる。このタップ係数の値を第１タップ係数とする。また、同様にＸ２時点とは、図１１における（Ａ）から（Ｂ）に変化した点に相当し、その時記憶するタップ係数は図１１（Ｂ）の（１−１）のタップ係数の値となる。このタップ係数の値を第２タップ係数とする。
【００４２】
次にメモリ回路１０４からタップ係数を読み出し、適応フィルタのタップ係数として設定する動作について説明する。これまでで説明したように図１４のｐ２で記録ヘッドが切り替わり適応フィルタの再収束動作が開始される。タップ係数制御回路１０３は、この時点での半周器検出信号１３３の状態がハイレベルであれば、第１のタップ係数の６８ａと第２のタップ係数の６８ａとの和の１／２を適応フィルタ２５の積分回路６８ａの値として設定し、第１のタップ係数の６８ｂと第２のタップ係数の６８ｂとの和の１／２を適応フィルタ２５の積分回路６８ｂの値として設定し、第１のタップ係数の６８ｃと第２のタップ係数の６８ｃとの和の１／２を適応フィルタ２５の積分回路６８ｃの値として設定し、第１のタップ係数の６８ｄと第２のタップ係数の６８ｄとの和の１／２を適応フィルタ２５の積分回路６８ｄの値として設定する。すなわち、図１１における（Ａ）から（Ｂ）への変化時の平均のタップ係数を設定する。さらに同様に、半周器検出信号１３３の状態がローレベルであれば、第１のタップ係数の６８ｂと第２のタップ係数の６８ａとの和の１／２を適応フィルタ２５の積分回路６８ａの値として設定し、第１のタップ係数の６８ｃと第２のタップ係数の６８ｂとの和の１／２を適応フィルタ２５の積分回路６８ｂの値として設定し、第１のタップ係数の６８ｄと第２のタップ係数の６８ｃとの和の１／２を適応フィルタ２５の積分回路６８ｃの値として設定し、第１のタップ係数の６８ａと第２のタップ係数の６８ｄとの和の１／２を適応フィルタ２５の積分回路６８ｄの値として設定する。すなわち、図１１における（Ｂ）から（Ｃ）への変化時の平均のタップ係数を設定する。
【００４３】
上記のように適応フィルタのタップ係数を設定したときの動作を図１８で説明する。図１８において、（ａ）は図１９でも示したように図１５の２０での検出信号の様子である。また、６８ｂは適応フィルタのタップである積分回路６８ｂの値の変化を示している。（ｂ）はそのときの半周器検出信号１３３の変化である。いま、タップ係数制御回路１０３は半周器検出信号１３３のはじめの立ち上がりで第１のタップ係数を記憶し、たち下がりで第２のタップ係数を記憶する。そして、ｐ２の時点で双方のタップ係数を読み出し、先に説明した方式によりタップの平均値を算出し、適応フィルタの各積分回路に初期タップ係数として設定する。これによりタップ係数の値が大きいタップではゼロから再収束をおこなうよりも半分の値で済むことになり、図２１の（ｆ）で示したものより、検出点での乱れが改善していることがわかる。しかし、前記第１の実施の形態で示したものよりも設定するタップ係数の精度が悪いため、図１４で示した検出波形と比べると劣化が大きい。そこで、タップ係数制御回路１０３から図４の１１２を介して、ｐ２の時点から所定の時間、係数回路６９で乗算する値を通常時より大きな所定の値αに変更する。これによりｐ２の時点から所定の期間は通常より高速に収束動作がおこなわれる高速収束モードとなる。このときの様子を図１９に示した。図１９において、（ｂ）は信号１１２で、ｐ２時点から所定の時間ハイレベルとなり高速収束モードになっている。図１９であきらかなようにｐ２での検出点での乱れは解消され、第１の実施の形態と同程度の性能が確保されていることがわかる。
【００４４】
以上のように、第２の実施の形態では記録クロックの立ち上がりエッジとたち下がりエッジを再生クロックの立ち上がりエッジが追い越すまたは追い越された時点のタップ係数を記憶し、記録ヘッドが切り替わったときに起こる適応フィルタの再収束時に、前記記憶したタップ係数から、その時点での平均のタップ係数を算出し設定することともに、再収束開始から所定の期間、適応フィルタの収束を高速モードにすることで、第１の実施の形態とほぼ同性能のキャンセル動作を確保できる。さらに、記憶するタップ係数の種類が大幅に削減できることから、回路規模を大きく向上するとともに、記録クロックよりも高い周波数を必要としないため、回路動作全体の高レート化とともに、より実現しやすい構成となる。
【００４５】
なお、第１及び第２の実施の形態において、便宜上ｐ２で設定するタップ係数の元となるタップ係数を直前の別の記録ヘッドが動作しているときに記憶したものを用いる説明をおこなった。しかし、記録系から漏れ込むクロストークの特性はヘッド毎に異なるため、本来は１周期前に記憶したタップ係数を用いて設定することが望ましい。
【００４６】
【発明の効果】
本発明によれば、回転シリンダ部を大幅に小さくした小型の放送局用ＶＴＲなどのように、電磁的に記録信号と再生信号間の十分な分離が困難な装置であっても、再生信号に混入する記録信号のクロストーク成分を低減した同時再生機能を実現できる。また、本発明によれば、適応フィルタを用いて適応的にクロストーク成分を低減することにより、回転シリンダの回転位相に応じてクロストークの状態が変化したり、ヘッドや電気部品の温度変化や経時変化による特性変化によってクロストークの状態が変わっても、常に最良の状態で同時再生が可能となる。さらに、回転シリンダの回転むらなどにより記録クロックと再生クロックとの位相が順次変化していても、記録ヘッドが切り替わることによる適応フィルタの再収束動作開始時に最適なタップ係数を初期値として設定することが可能で、安定かつスムーズにクロストークのキャンセル動作を継続することができ、極めて良好な同時再生が行える。
【図面の簡単な説明】
【図１】本発明の実施の形態１および２の磁気記録再生装置の回転シリンダ上のヘッド配置を示す概略構成図
【図２】本発明の実施の形態１および２の磁気記録再生装置における磁気テープ上の記録トラックと磁気ヘッドとの位置関係を示す図
【図３】本発明の実施の形態１の磁気記録再生装置における信号系統を示すブロック図
【図４】本発明の実施の形態１および２の磁気記録再生装置における適応フィルタの構成を示すブロック図
【図５】本発明の実施の形態１および２の磁気記録再生装置における積分回路の構成を示すブロック図
【図６】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の構成を示すブロック図
【図７】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の動作を説明するタイミング図
【図８】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の動作を説明するタイミング図
【図９】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の動作を説明する状態遷移図
【図１０】本発明の実施の形態１および２の磁気記録再生装置における記録信号配列回路の動作を説明するタイミング図
【図１１】本発明の実施の形態１および２のにおけるクロストーク信号のインパルス応答に対する適応フィルタのタップ係数の変化を示す説明図
【図１２】本発明の実施の形態１の磁気記録再生装置におけるクロック間位相検出回路の１具体例の構成を示すブロック図
【図１３】本発明の実施の形態１の磁気記録再生装置におけるクロック間位相検出回路の動作を説明するタイミング図
【図１４】本発明の実施の形態１の磁気記録再生装置における検出点での信号の改善効果を説明する説明図
【図１５】本発明の実施の形態２の磁気記録再生装置における信号系統を示すブロック図
【図１６】本発明の実施の形態２の磁気記録再生装置における第２のクロック位相変化検出回路の１具体例の構成を示すブロック図
【図１７】本発明の実施の形態２の磁気記録再生装置における第２のクロック位相変化検出回路の動作を説明するタイミング図
【図１８】本発明の実施の形態２の磁気記録再生装置における検出点での信号での第１の改善効果を説明する説明図
【図１９】本発明の実施の形態２の磁気記録再生装置における検出点での信号での第２の改善効果を説明する説明図
【図２０】従来例における信号系統を示すブロック図
【図２１】従来例の課題を説明する説明図
【符号の説明】
４ 第１の記録ヘッド
５ 第１の再生ヘッド
８ 減算回路
９ 等化回路
１４ 第２の記録ヘッド
１５ 第２の再生ヘッド
２２ クロック再生回路
２５ 適応フィルタ
２６ 疑似クロストーク信号
２７ 誤差検出回路
２８ 誤差信号
１００ 位相検出クロック
１０１ クロック間位相検出回路
１０３ タップ係数制御回路
１０４ メモリ回路
８５’ 第２のクロック位相変化検出回路
Claims (3)
- 記録データを磁気記録媒体に記録する記録ヘッドと、
記録された信号を再生する再生ヘッドと、
前記記録データを入力とする適応フィルタと、
前記再生ヘッドにより再生された再生信号から前記適応フィルタの出力を減算する減算手段と、前記演算手段の出力信号から誤差信号を検出して前記適応フィルタに帰還する誤差検出手段と、
再生信号から再生データに同期した再生クロックを発生する再生クロック発生手段とを備え、
前記適応フィルタが、記録データ列から連続するＫ個（Ｋは自然数）の記録データを前記再生クロックに同期して第１のデータ群として出力し、前記記録データ列から他の連続するＫ個の記録データを前記再生クロックに同期して第２のデータ群として出力する信号配列手段と、
前記第２のデータ群のＫ個のデータを一方の入力とし、前記誤差信号を他方の入力とするＫ個の乗算手段からなる第１の乗算手段群と、
前記第１の乗算手段群のＫ個の乗算手段の出力信号をそれぞれ積分するＫ個の積分手段と、
前記第１のデータ群のＫ個の出力を一方の入力とし、前記Ｋ個の積分手段のそれぞれの出力を他方の入力とするＫ個の乗算手段からなる第２の乗算手段群と、
前記第２の乗算手段群のＫ個の乗算手段の出力の総和を得て適応フィルタの出力とする演算手段と、
前記記録データに同期した記録クロックと前記再生クロックとの位相関係を検出するクロック間位相検出手段と、
前記クロック間位相検出手段が出力する位相関係ごとに、前記適応フィルタのそれぞれの積分手段の値をタップ係数とし記憶するクロック位相別タップ係数記憶手段と、
前記適応フィルタが適応動作を開始するときに得られるクロック間位相検出手段の検出値と等しいまたは最も近い値で以前に記憶したタップ係数を読み出し、前記適応フィルタのタップ係数として設定するタップ係数制御手段とを備えた記録動作と同時に再生を行う記録再生装置。 - 前記適応フィルタの演算手段が、第２の乗算手段群のＫ個の乗算手段の出力の総和に所定の収束係数を乗じて適応フィルタの出力とする演算手段であって、
前記適応フィルタがおこなう適応動作の開始時点から所定の期間を収束初期期間とし、それ以降を通常期間としたとき、
前記収束係数を収束初期期間内はａとし、通常期間をｂとしてａ＞ｂ（ａ，ｂ＞０）となるように設定する収束係数制御手段を具備した請求項１記載の記録再生装置。 - 前記クロック間位相検出手段の検出信号に基づき、再生クロックの立ち上がりエッジが、記録クロックの立ち上がりエッジを追い越すまたは追い越された瞬間を検出し、第１のタイミング信号を出力する第１タイミング検出手段と、
再生クロックの立ち上がりエッジが、記録クロックの立ち下がりエッジを追い越すまたは追い越された瞬間を検出し、第２のタイミング信号を出力する第２タイミング検出手段と、
前記第１のタイミングで前記適応フィルタの第１のタップ係数を記憶する第１のタップ係数記憶手段と、
前記第２のタイミングで第２のタップ係数を記録する第２のタップ係数記憶手段と、
前記適応フィルタが適応動作を開始する時点のクロック間位相検出手段の出力に基づき、以前に記憶した前記第１のタップ係数及び第２のタップ係数より、最適なタップ係数を演算する最適タップ係数演算手段と、
前記適応フィルタが適応動作を開始するときに前記最適タップ係数演算手段で求めたタップ係数でもって、前記適応フィルタのタップ係数を設定するタップ係数制御手段とを備えた請求項１及び２の記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003045620A JP2004259311A (ja) | 2003-02-24 | 2003-02-24 | 記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003045620A JP2004259311A (ja) | 2003-02-24 | 2003-02-24 | 記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259311A true JP2004259311A (ja) | 2004-09-16 |
Family
ID=33112376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003045620A Withdrawn JP2004259311A (ja) | 2003-02-24 | 2003-02-24 | 記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004259311A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010032328A (ja) * | 2008-07-28 | 2010-02-12 | Panasonic Electric Works Co Ltd | 超音波センサ |
-
2003
- 2003-02-24 JP JP2003045620A patent/JP2004259311A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010032328A (ja) * | 2008-07-28 | 2010-02-12 | Panasonic Electric Works Co Ltd | 超音波センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201832B1 (en) | Synchronous/asynchronous data detection apparatus for use in a magnetic recording/playback system | |
| KR100497916B1 (ko) | 자기기록을위한표본진폭판독채널에서의적응적등화및보간된시간복구 | |
| KR100490498B1 (ko) | 디지털 기록 데이터 재생 장치 | |
| EP0663117B1 (en) | Timing recovery circuit for synchronous waveform sampling | |
| US6614841B1 (en) | Signal processing apparatus | |
| US20070279784A1 (en) | Information Reproduction Apparatus | |
| JPH0918356A (ja) | Ｐｒ４等化サンプリングデータ検出チャネルにおけるｅｐｒ４検出器およびｅｐｒ４検出方法ならびにデジタル情報記憶および検索チャネル | |
| CA1214264A (en) | Digital data detecting apparatus | |
| JPH1186449A (ja) | デジタルデータ検出システム | |
| US6980385B2 (en) | Apparatus for information recording and reproducing | |
| US7193942B2 (en) | Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus | |
| KR100221891B1 (ko) | 입력 디지탈 데이타 검출 장치 | |
| JP4100878B2 (ja) | データ再生装置に用いられるクロック調整装置、オフセット検出装置及びデータ再生装置 | |
| JPH06195892A (ja) | ディジタル信号再生装置 | |
| JP2853671B2 (ja) | 情報検出装置 | |
| US5805637A (en) | Automatic equalizer and digital signal reproducing apparatus carrying the same | |
| JP2004259311A (ja) | 記録再生装置 | |
| US6996168B2 (en) | Signal-processing circuit, and recording and playback apparatus employing the same | |
| JP3059394B2 (ja) | 記録再生装置 | |
| US5463714A (en) | Sound data interpolating circuit | |
| JP2008159138A (ja) | 再生装置および再生方法、信号処理装置および信号処理方法、並びにプログラム | |
| JPH1166757A (ja) | データ検出器及びその方法 | |
| JPH06343039A (ja) | 位相検出回路およびデジタルｐｌｌ回路 | |
| JP4645331B2 (ja) | 信号処理装置、信号処理方法 | |
| GB2331833A (en) | Asynchronous data detection apparatus for use in a magnetic playback system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061101 |