JP2004247483A - Method of manufacturing circuit board - Google Patents

Method of manufacturing circuit board Download PDF

Info

Publication number
JP2004247483A
JP2004247483A JP2003035262A JP2003035262A JP2004247483A JP 2004247483 A JP2004247483 A JP 2004247483A JP 2003035262 A JP2003035262 A JP 2003035262A JP 2003035262 A JP2003035262 A JP 2003035262A JP 2004247483 A JP2004247483 A JP 2004247483A
Authority
JP
Japan
Prior art keywords
resin
substrate
film
protective film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003035262A
Other languages
Japanese (ja)
Inventor
Mamoru Kurashina
守 倉科
F N Cooray
エフ クーレイ エヌ
Masao Takei
正雄 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Toagosei Co Ltd
Original Assignee
Fujitsu Ltd
Toagosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Toagosei Co Ltd filed Critical Fujitsu Ltd
Priority to JP2003035262A priority Critical patent/JP2004247483A/en
Publication of JP2004247483A publication Critical patent/JP2004247483A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a circuit board by which an insulating passivation film formed with an opening to expose a bump electrode can be formed relatively easily and at low cost. <P>SOLUTION: First, a substrate 10 formed with the bump electrode 12 and an interconnection 13 is prepared. Next, an insulating resin film is laminated on the substrate 10 to form the insulating passivation film 15. Then, the substrate 10 is hot-pressed between two flat plates, thereby making the insulating passivation film 15 thin on the bump electrode 12 and thick on the other portions. Thereafter, the insulating passivation film 15 is dry-etched to form the opening to expose the bump electrode 12. The interconnection 13 is covered and protected by a remaining part of the insulating passivation film 15. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ基板、ＭＣＭ（マルチチップモジュール）基板、インタポーザ及びプリント配線基板等の回路基板の製造方法に関し、特に表面に突起電極が露出する開口部が設けられた絶縁保護膜を有する回路基板の製造方法に関する。
【０００２】
【従来の技術】
回路基板の表面には、通常、突起電極と、配線パターンと、配線パターンを覆う絶縁保護膜とが設けられている。突起電極は、絶縁保護膜に設けられた開口部内に配置されており、ＬＳＩ等の電子部品ははんだ等により突起電極と電気的及び機械的に接続される。
【０００３】
従来、回路基板表面の絶縁保護膜の形成には、主に以下に示す４つの方法のいずれかが使用される。
【０００４】
絶縁保護膜の第１の形成方法は、特開昭５８−１２７３２８号公報（特許文献１）、特開昭５８−１２７３２９号公報（特許文献２）、特開平７−５７２３１号公報（特許文献３）、特開平７−９３７３７号公報（特許文献４）及び特開平１０−１２４８３６号公報（特許文献５）等に記載されている方法である。この方法では、まず、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法又はスパッタ法等の成膜法を使用して、配線パターン及び突起電極が形成された回路基板の表面全体を覆うＳｉＯ２ 又はＳｉＮなどの絶縁保護膜を成膜する。次に、液状又はフィルム状のフォトレジストを使用して、絶縁保護膜の上にレジスト膜を形成する。その後、レジスト膜に対し選択露光及び現像処理を施して、突起電極及びその周囲の部分のレジスト膜を除去する。そして、レジスト膜をマスクとして絶縁保護膜をウェットエッチング又はドライエッチングすることにより絶縁保護膜に開口部を形成し、突起電極を露出させる。次いで、レジスト膜を除去する。このようにして、突起電極形成部が開口された絶縁保護膜が完成する。
【０００５】
絶縁保護膜の第２の形成方法は、液状又はフィルム状の感光性絶縁樹脂により絶縁保護膜を形成する方法である。液状感光性絶縁樹脂を使用する場合は、スピンコートにより回路基板の表面全体を覆う感光性樹脂膜を形成する。フィルム状感光性絶縁樹脂（以下、感光性樹脂フィルムという）を使用する場合は、ラミネータにより回路基板の上に感光性樹脂フィルムを圧着して、感光性樹脂膜とする。その後、感光性樹脂膜に対し選択露光及び現像処理を施して、突起電極に対応する部分に開口部を設け、突起電極を露出させる。このようにして、感光性樹脂膜により絶縁保護膜が形成される。
【０００６】
絶縁保護膜の第３の形成方法は、レーザにより絶縁保護膜の開口部を形成する方法である。すなわち、絶縁性フィルムを回路基板の表面にラミネートした後、炭酸ガスレーザ又はＹＡＧレーザで絶縁性フィルムを部分的に除去して突起電極を露出させる。この方法では、感光性樹脂を使用せずに突起電極形成部が開口された絶縁保護膜を形成することができる。
【０００７】
絶縁保護膜の第４の形成方法は、研磨により絶縁保護膜の開口部を形成する方法である。この方法では、まず、回路基板上に、例えば液状の絶縁性樹脂をスピンコートして絶縁性樹脂膜を形成する。また、ラミネータを使用し、絶縁性樹脂フィルムを回路基板の上にラミネートすることにより絶縁性樹脂膜を形成してもよい。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ）又はバフロール研磨などの方法により、突起電極が露出するまで絶縁性樹脂膜を研磨する。この方法においても、感光性樹脂を使用せずに突起電極形成部が開口された絶縁保護膜を形成することができる。
【０００８】
【特許文献１】
特開昭５８−１２７３２８号公報
【特許文献２】
特開昭５８−１２７３２９号公報
【特許文献３】
特開平７−５７２３１号公報
【特許文献４】
特開平７−９３７３７号公報
【特許文献５】
特開平１０−１２４８３６号公報
【０００９】
【発明が解決しようとする問題点】
しかしながら、上述した従来の絶縁保護膜の形成方法には以下に示す問題点がある。
【００１０】
すなわち、第１の方法では、ＣＶＤ装置又はスパッタ装置等の成膜装置が必要である。また、チャンバ内を真空にする工程やマスクを形成する工程及びエッチング工程等が必要であり、絶縁保護膜の形成に要する時間が長いことから、回路基板の製造コストが高くなるという問題点がある。更に、突起電極の高さが数１０μｍ以上の場合はレジスト膜の被覆性が低下するため、特に突起電極の側壁底部の部分に絶縁不足が発生しやすい。
【００１１】
第２の方法では、感光性絶縁樹脂のコストが高いため、回路基板の製造コストが上昇するという問題点がある。また、第１の方法と同様に、突起電極の高さが数１０μｍ以上の場合は被覆性が低下するため、特に突起電極の側壁底部の部分に絶縁不足が発生しやすい。
【００１２】
第３の方法では、レーザにより絶縁性フィルムに穴を開けていくので、突起電極の数が多くなると処理時間が長くなり、製造コストの上昇を招くという欠点がある。また、絶縁性フィルムをレーザにより開口する場合は、最小開口径が直径５０μｍ程度であり、微細な開口部を形成することができない。更に、レーザによる開口では樹脂が炭化して残渣として残るため、残渣を除去するためのデスミア工程が必要であり、工程数が多くなる。
【００１３】
第４の方法では、絶縁保護膜の表面に研磨による残渣が発生したり、研磨傷が発生しやすいという欠点がある。また、研磨に耐えうる強度や密着性を有する樹脂が要求されるため、使用可能な樹脂が限られるという問題点もある。
【００１４】
以上から、本発明の目的は、突起電極が露出する開口部が設けられた絶縁保護膜を既存の材料を用いて比較的簡単かつ低コストに形成することができる回路基板の製造方法を提供することである。
【００１５】
【課題を解決するための手段】
上記した課題は、基板上に突起電極を形成する第１の工程と、前記基板上に絶縁性樹脂フィルムを押圧して接着することにより、前記突起電極上における膜厚が前記突起電極のない領域における膜厚よりも薄い絶縁保護膜を形成する第２の工程と、前記絶縁保護膜をエッチングして前記突起電極上の絶縁保護膜を選択的に除去し、前記除去した絶縁保護膜以外の領域の絶縁保護膜を残存させる第３の工程とを有することを特徴とする回路基板の製造方法により解決する。
【００１６】
また、上記した課題は、基板上に突起電極を形成する第１の工程と、前記基板上に絶縁性樹脂フィルムを押圧して接着することにより、前記突起電極上における膜厚が前記突起電極のない領域における膜厚よりも薄い絶縁保護膜を形成する第２の工程と、前記突起電極のない領域の絶縁保護膜が残存するとともに、少なくとも前記突起電極が露出するまでエッチングする第３の工程とを有することを特徴とする回路基板の製造方法により解決する。
【００１７】
本発明においては、絶縁性樹脂フィルムを圧着するときの平坦化特性を利用して絶縁保護膜の開口部を形成する。つまり、突起電極が形成された基板の表面上に絶縁性樹脂フィルムを押圧して接着し、絶縁保護膜とする。このとき、例えば絶縁性樹脂フィルムを基板にラミネートした後、２枚の平板に挟んで熱プレスすると、絶縁保護膜の厚さが、突起電極上では薄く、他の領域では厚くなる。その後、絶縁保護膜をエッチングして突起電極上の絶縁保護膜を除去し、その他の領域の絶縁保護膜を残す。これにより、フォトレジストを使用せずに、絶縁保護膜の開口部を形成することができる。また、多数の開口部を一度に形成することができるので、製造時間が短くてすむ。更に、研磨かすや残渣が発生しないので、デスミア工程が不要である。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１９】
（第１の実施の形態）
図１（ａ）〜（ｃ）は本発明の第１の実施の形態の回路基板の製造方法を工程順に示す断面図である。
【００２０】
まず、図１（ａ）に示すように、突起電極１２が形成された基板１０を用意する。この例では、基板１０に、上側の面から下側の面に貫通する貫通ビア１１ａ，１１ｂが設けられている。貫通ビア１１は基板１０の表面上に形成された突起電極１２と接続され、貫通ビア１１ｂは基板１０の表面上に形成された配線１３と接続されている。なお、基板１０としては、ビルドアップ基板、ＭＣＭ基板、インタポーザ及びプリント配線基板等を使用することができる。
【００２１】
次に、ラミネータを使用し、図１（ｂ）に示すように、基板１０の上に絶縁樹脂性フィルムを熱圧着して絶縁保護膜１５とする。絶縁性樹脂フィルムとしては、例えば、エポキシ樹脂、ＢＴレジン樹脂、ポリイミド樹脂、ビスマレイミド樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリキノリン樹脂、ＢＣＢ樹脂、シアネート樹脂、アラミド樹脂、アクリル系樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂及びジアリルフタレート樹脂からなる群から選択されたいずれか１種又は２種以上の樹脂のフィルムを使用すればよい。また、ラミネート時の圧力及び温度は、樹脂の種類、厚さ及びラミネート速度等に応じて適宜設定する。
【００２２】
次に、絶縁保護膜１５がラミネートされた基板１０を２枚の平板の間に挟んで、熱プレスを行う。この熱プレス工程では、絶縁保護膜１５を構成する樹脂が一旦軟化した後に硬化する。これにより、突起電極１２の上の絶縁保護膜１５の厚さが、他の部分の絶縁保護膜１５の厚さよりも小さくなる。
【００２３】
なお、ラミネート時の条件によっては、突起電極１２上の絶縁保護膜１５の厚さを他の部分の絶縁保護膜１５の厚さよりも小さくすることが可能であり、この場合は熱プレス工程が必ずしも必要ではない。しかし、特に突起電極１２の側壁底部における絶縁保護膜１５と基板１０との密着性を向上させるために、熱プレス工程を実施することが好ましい。
【００２４】
次いで、図１（ｃ）に示すように、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により基板１０上の絶縁保護膜１５をエッチングし、突起電極１２を露出させる。突起電極１２が露出し、かつ配線１３が絶縁保護膜１５に覆われている状態でエッチングを終了する。このようにして、突起電極１２が露出する絶縁保護膜１５の開口部が形成される。なお、エッチング方法はＲＩＥ法に限定するものではないが、絶縁保護膜１５全体を均一にエッチングできる方法が好ましい。
【００２５】
本実施の形態においては、絶縁保護膜１５を非感光性の樹脂により形成するので、感光性樹脂を使用した場合に比べて材料コストが低い。また、本実施の形態による方法では、真空工程、露光工程及びレーザ照射工程等が不要であり、比較的簡単な工程で短時間に突起電極部が開口された絶縁保護膜１５を形成することができる。
【００２６】
更に、本実施の形態においては、絶縁保護膜１５をＲＩＥによりエッチングするので、研磨による方法と異なり、絶縁保護膜の表面に傷や残渣が発生することもなく、デスミア工程が不要である。これらにより、回路基板を安価に製造することができる。
【００２７】
以下、本実施の形態により実際に突起電極形成部に開口部が設けられた絶縁保護膜を有する回路基板を製造した例について説明する。
【００２８】
（突起電極の形成）
まず、突起電極付きの基板を製造した。すなわち、直径が６インチのシリコンウエハを用意し、このシリコンウエハの上に、突起電極形成用シード層として厚さが８０ｎｍのＣｒ層と、厚さが５００ｎｍのＣｕ層とを順次スパッタリングにより形成した。
【００２９】
次に、ロールラミネータにより、シリコンウエハの上に膜厚が３７μｍのネガ型ドライフィルム（ＰＨＯＴＥＣ ＲＹ−３２３７ＥＥ：日立化成工業製）を熱圧着した。このときのラミネート条件は、ラミネートロール温度が１１０℃、ラミネートロール速度が２ｍ／分、ラミネートロール圧力が０．３ＭＰａである。
【００３０】
次に、露光機を使用し、ドライフィルムをＩ線により１００ｍＪのエネルギーで露光した後、濃度が１％のＮａＣＯ３ 水溶液でスプレー現像を行い、直径が５０μｍのレジスト開口部を形成した。その後、このレジスト開口部を介して基板の表面に硫酸銅めっきを施すことで、高さ２０μｍ、直径が５０μｍのＣｕからなる突起電極を形成した。その後、ドライフィルムは、３％ＮａＯＨ水溶液に浸漬することで剥離した。
【００３１】
（絶縁保護膜の形成）
上述した方法により作製した突起電極付き基板に、東亞合成社製ビスマレイミド樹脂フィルムＭＭＲ−Ｆ（平均膜厚１４μｍ）を１３０℃で真空ラミネートした。その後、この樹脂フィルムをラミネートした基板を２枚の平板の間に挟んで、実圧１０ｋｇｆ／ｃｍ２ 、温度が１８０℃、加圧時間が１時間の条件で熱プレスを実施した。
【００３２】
次いで、基板を常温まで冷却した後にＲＩＥ装置内に入れ、Ｏ２ 供給量が２０ｓｃｃｍ、パワーが２００Ｗの条件で１０分間ドライエッチングした。このエッチングにより、突起電極上の樹脂フィルムが完全に除去された。これにより、突起電極部が開口した絶縁保護膜を有する回路基板が完成した。
【００３３】
このようにして製造された回路基板の絶縁保護膜の埋め込み性を確認するため、突起電極周辺の断面を光学顕微鏡及びＳＥＭ（走査型電子顕微鏡）により観察をした。その結果、全てのビアで突起電極の側面底部の部分まで樹脂が埋め込まれているとともに、樹脂等の残渣がなく、突起電極が完全に露出していることを確認できた。
【００３４】
（第２の実施の形態）
図２は本発明の第２の実施の形態の回路基板を示す断面図である。なお、本実施の形態は、本発明をビルドアップ基板に適用した例を示す。
【００３５】
図２に示すように、多層ビルドアップ基板８０は、多数の配線層を積層した構造を有している。この多層ビルドアップ基板８０の上側の面及び下側の面にそれぞれ多数の突起電極２１が形成されている。これらの突起電極２１は、ビルドアップ基板８０の内部に形成された配線と電気的に接続している。
【００３６】
多層ビルドアップ基板８０の上側の面及び下側の面は、突起電極２１が露出する開口部を有する絶縁保護膜３１により覆われている。多層ビルドアップ基板８０の上側の面及び下側の面に形成された配線（図示せず）は、絶縁保護膜３１に覆われて保護されている。ＬＳＩチップ９１は、突起電極２１上に形成されたバンプ７１を介して突起電極２１と電気的及び機械的に接合されている。
【００３７】
本実施の形態において、絶縁保護膜３１は第１の実施の形態で説明した方法により形成される。このように、本発明は、ＬＳＩチップ等の電子部品が搭載されるビルドアップ基板に適用することができる。
【００３８】
（第３の実施の形態）
図３は本発明の第３の実施の形態の回路基板を示す断面図である。本実施の形態は、本発明をＭＣＭ基板に適用した例を示している。
【００３９】
図３に示すように、多層ビルドアップ基板８０の一方の面（図では上側の面）上にはヒートシンク１５１が搭載されており、他方の面（図では下側の面）には突起電極２１が形成されている。また、多層ビルドアップ基板８０の他方の面上には、突起電極２１が露出する開口部を有する絶縁保護膜３１が形成されている。多層ビルドアップ基板８０の他方の面上に形成された配線（図示せず）は、この絶縁保護膜３１に覆われて保護されている。ＬＳＩチップ９１は、突起電極２１の表面上に形成されたバンプ２１を介して突起電極２１と電気的及び機械的に接合されている。
【００４０】
本実施の形態においても、絶縁保護膜３１は、第１の実施の形態で説明した方法により形成される。この図３に示すように、本発明はＭＣＭ基板に適用することができる。
【００４１】
（第４の実施の形態）
図４は本発明の第４の実施の形態の回路基板を示す断面図である。本実施の形態は、本発明をインタポーザに適用した例である。
【００４２】
図４に示すように、シリコン基板２０には上面から下面に貫通する貫通ビア４１が形成されている。また、シリコン基板２０の上には一対の電極膜とそれらの電極膜間の強誘電体膜とにより構成される強誘電体キャパシタ５１が複数形成されている。これらの強誘電体キャパシタ５１は絶縁膜６１に覆われており、絶縁膜６１の上には突起電極２１が形成されている。この突起電極２１は、絶縁膜６１に覆われた内部配線を介して貫通ビア４１と電気的に接続されている。また、絶縁膜６１の上には、突起電極２１が露出する開口部が設けられた絶縁保護膜３１が形成されている。この絶縁保護膜３１により、絶縁膜６１上に形成された配線（図示せず）が覆われて保護されている。
【００４３】
本実施の形態においても、絶縁保護膜３１は第１の実施の形態で説明した方法により形成される。この図４に示すように、本発明はインタポーザに適用することができる。
【００４４】
（付記１）基板上に突起電極を形成する第１の工程と、前記基板上に絶縁性樹脂フィルムを押圧して接着することにより、前記突起電極上における膜厚が前記突起電極のない領域における膜厚よりも薄い絶縁保護膜を形成する第２の工程と、前記絶縁保護膜をエッチングして前記突起電極上の絶縁保護膜を選択的に除去し、前記除去した絶縁保護膜以外の領域の絶縁保護膜を残存させる第３の工程とを有することを特徴とする回路基板の製造方法。
【００４５】
（付記２）基板上に突起電極を形成する第１の工程と、前記基板上に絶縁性樹脂フィルムを押圧して接着することにより、前記突起電極上における膜厚が前記突起電極のない領域における膜厚よりも薄い絶縁保護膜を形成する第２の工程と、前記突起電極のない領域の絶縁保護膜が残存するとともに、少なくとも前記突起電極が露出するまでエッチングする第３の工程とを有することを特徴とする回路基板の製造方法。
【００４６】
（付記３）前記第２の工程は、前記絶縁性樹脂フィルムを前記基板の面に圧着する工程と、前記絶縁性樹脂フィルムが接合された基板を平板で挟んで熱プレスする工程とを有することを特徴とする付記１又は２に記載の回路基板の製造方法。
【００４７】
（付記４）前記絶縁性樹脂フィルムが、エポキシ樹脂、ＢＴレジン樹脂、ポリイミド樹脂、ビスマレイミド樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリキノリン樹脂、ＢＣＢ樹脂、シアネート樹脂、アラミド樹脂、アクリル樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂及びジアリルフタレート樹脂からなる群から選択されたいずれか１種又は２種以上の樹脂からなることを特徴とする付記１又は２に記載の回路基板の製造方法。
【００４８】
（付記５）前記基板の表面上には配線パターンを有し、前記第３の工程では前記配線パターンの上に絶縁保護膜を残存させることを特徴とする付記１又は２に記載の回路基板の製造方法。
【００４９】
（付記６）前記基板には一方の面から他方の面に貫通する孔内に埋め込まれた導電体からなるビアが設けられており、前記突起電極は前記ビアと電気的に接続されることを特徴とする付記１又は２に記載の回路基板の製造方法。
【００５０】
（付記７）前記基板がビルドアップ基板であることを特徴とする付記１又は２に記載の回路基板の製造方法。
【００５１】
（付記８）前記基板がマルチチップモジュール基板であることを特徴とする付記１又は２に記載の回路基板の製造方法。
【００５２】
（付記９）前記基板がインタポーザであることを特徴とする付記１又は２に記載の回路基板の製造方法。
【００５３】
（付記１０）前記基板がプリント配線基板であることを特徴とする付記１又は２に記載の回路基板の製造方法。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、絶縁性樹脂フィルムを突起電極が設けられた基板の表面に押圧して接着した後、エッチングして突起電極上の絶縁保護膜を除去するので、突起電極が露出し、その他の部分が絶縁保護膜で覆われた回路基板を製造することができる。本発明では、フォトレジストを使用せずに絶縁保護膜の開口部を形成することができるとともに、多数の開口部を一度に形成することができるので、製造コストを低減することができる。また、本発明方法では、研磨かすや残渣が発生しないので、デスミア工程が不要である。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｃ）は、本発明の第１の実施の形態の回路基板の製造方法を示す断面図である。
【図２】図２は、本発明の第２の実施の形態の回路基板を示す断面図である。
【図３】図３は、本発明の第３の実施の形態の回路基板を示す断面図である。
【図４】図４は、本発明の第４の実施の形態の回路基板を示す断面図である。
【符号の説明】
１０…基板、
１１ａ，１１ｂ，４１…貫通ビア、
１２，２１…突起電極、
１３…配線、
１５，３１…絶縁保護膜、
２０…シリコン基板、
５１…強誘電体キャパシタ、
６１…絶縁膜、
７１…バンプ、
８０…多層ビルドアップ基板、
９１…ＬＳＩチップ、
１５１…ヒートシンク。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a circuit board such as a build-up board, an MCM (multi-chip module) board, an interposer, and a printed wiring board, and more particularly, to a circuit having an insulating protective film provided on its surface with an opening where a protruding electrode is exposed. The present invention relates to a method for manufacturing a substrate.
[0002]
[Prior art]
Usually, on the surface of the circuit board, a protruding electrode, a wiring pattern, and an insulating protective film covering the wiring pattern are provided. The protruding electrode is disposed in an opening provided in the insulating protective film, and an electronic component such as an LSI is electrically and mechanically connected to the protruding electrode by solder or the like.
[0003]
Conventionally, any of the following four methods is mainly used to form an insulating protective film on the surface of a circuit board.
[0004]
A first method of forming an insulating protective film is disclosed in Japanese Patent Application Laid-Open No. 58-127328 (Patent Document 1), Japanese Patent Application Laid-Open No. 58-127329 (Patent Document 2), and Japanese Patent Application Laid-Open No. 7-57231 (Patent Document 3). ), JP-A-7-93737 (Patent Document 4) and JP-A-10-124836 (Patent Document 5). In this method, first, using a film forming method such as a CVD (Chemical Vapor Deposition) method or a sputtering method, an insulating protection such as SiO 2 or SiN covering the entire surface of the circuit board on which the wiring patterns and the protruding electrodes are formed. A film is formed. Next, a resist film is formed on the insulating protective film using a liquid or film-like photoresist. After that, the resist film is subjected to selective exposure and development processing to remove the bump electrode and the resist film in the surrounding area. Then, the insulating protection film is wet-etched or dry-etched using the resist film as a mask to form an opening in the insulating protection film, thereby exposing the protruding electrodes. Next, the resist film is removed. In this manner, an insulating protective film having the protruding electrode forming portions opened is completed.
[0005]
The second method for forming the insulating protective film is a method for forming the insulating protective film using a liquid or film-like photosensitive insulating resin. When a liquid photosensitive insulating resin is used, a photosensitive resin film covering the entire surface of the circuit board is formed by spin coating. When a film-shaped photosensitive insulating resin (hereinafter, referred to as a photosensitive resin film) is used, a photosensitive resin film is pressed on a circuit board by a laminator to form a photosensitive resin film. Thereafter, the photosensitive resin film is subjected to selective exposure and development processing to provide an opening at a portion corresponding to the projecting electrode, thereby exposing the projecting electrode. Thus, the insulating protective film is formed by the photosensitive resin film.
[0006]
A third method of forming the insulating protective film is a method of forming an opening of the insulating protective film by using a laser. That is, after the insulating film is laminated on the surface of the circuit board, the insulating film is partially removed with a carbon dioxide gas laser or a YAG laser to expose the protruding electrodes. According to this method, it is possible to form an insulating protective film in which the protruding electrode forming portion is opened without using a photosensitive resin.
[0007]
A fourth method of forming the insulating protective film is a method of forming an opening of the insulating protective film by polishing. In this method, first, for example, a liquid insulating resin is spin-coated on a circuit board to form an insulating resin film. Alternatively, an insulating resin film may be formed by laminating an insulating resin film on a circuit board using a laminator. Thereafter, the insulating resin film is polished by a method such as CMP (Chemical Mechanical Polishing) or buffling, until the bump electrodes are exposed. Also in this method, it is possible to form an insulating protective film in which the protruding electrode forming portion is opened without using a photosensitive resin.
[0008]
[Patent Document 1]
JP-A-58-127328 [Patent Document 2]
JP-A-58-127329 [Patent Document 3]
JP-A-7-57231 [Patent Document 4]
JP-A-7-93737 [Patent Document 5]
JP-A-10-124836
[Problems to be solved by the invention]
However, the above-described conventional method for forming an insulating protective film has the following problems.
[0010]
That is, the first method requires a film forming apparatus such as a CVD apparatus or a sputtering apparatus. Further, there is a problem that a process for evacuating the chamber, a process for forming a mask, an etching process, and the like are required, and the time required for forming the insulating protective film is long. . Further, when the height of the protruding electrode is several tens μm or more, the coverage of the resist film is reduced, so that insufficient insulation tends to occur particularly at the bottom portion of the side wall of the protruding electrode.
[0011]
In the second method, there is a problem that the cost of manufacturing the circuit board increases because the cost of the photosensitive insulating resin is high. Further, similarly to the first method, when the height of the protruding electrode is several tens μm or more, the coverage is reduced, so that insufficient insulation is likely to occur particularly at the bottom of the side wall of the protruding electrode.
[0012]
In the third method, since holes are formed in the insulating film by laser, there is a drawback that if the number of protruding electrodes is increased, the processing time becomes longer, and the production cost is increased. In the case where the insulating film is opened by a laser, the minimum opening diameter is about 50 μm, and a fine opening cannot be formed. Furthermore, since the resin is carbonized and remains as a residue at the opening by the laser, a desmear process for removing the residue is required, and the number of processes is increased.
[0013]
The fourth method has a drawback that residues due to polishing are easily generated on the surface of the insulating protective film and polishing scratches are easily generated. In addition, since a resin having strength and adhesion that can withstand polishing is required, there is also a problem that usable resins are limited.
[0014]
In view of the above, an object of the present invention is to provide a method of manufacturing a circuit board capable of forming an insulating protective film provided with an opening from which a protruding electrode is exposed using an existing material, relatively simply and at low cost. That is.
[0015]
[Means for Solving the Problems]
The above-described problem is caused by a first step of forming a protruding electrode on a substrate, and pressing and bonding an insulating resin film on the substrate to form a region having a film thickness on the protruding electrode without the protruding electrode. A second step of forming an insulating protective film thinner than the thickness of the insulating protective film, and selectively removing the insulating protective film on the protruding electrodes by etching the insulating protective film to form a region other than the removed insulating protective film. And a third step of allowing the insulating protective film to remain.
[0016]
In addition, the above-described problem is caused by a first step of forming a projecting electrode on a substrate and pressing and bonding an insulating resin film on the substrate so that the film thickness of the projecting electrode is reduced. A second step of forming an insulating protective film thinner than the film thickness in the region where there is no protrusion, and a third step of etching until the insulating protective film in the region where there is no protrusion electrode remains and at least the protrusion electrode is exposed. The problem is solved by a method of manufacturing a circuit board having the following.
[0017]
In the present invention, the opening of the insulating protective film is formed by utilizing the flattening characteristic when the insulating resin film is pressed. That is, the insulating resin film is pressed and adhered onto the surface of the substrate on which the protruding electrodes are formed to form an insulating protective film. At this time, for example, when the insulating resin film is laminated on the substrate and then hot-pressed between two flat plates, the thickness of the insulating protective film becomes thin on the protruding electrodes and thick in other regions. Thereafter, the insulating protective film is etched to remove the insulating protective film on the protruding electrodes, leaving the insulating protective film in other regions. Thus, the opening of the insulating protective film can be formed without using a photoresist. Further, since a large number of openings can be formed at once, the manufacturing time can be reduced. Further, since no polishing residue or residue is generated, a desmear process is not required.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[0019]
(First Embodiment)
1A to 1C are cross-sectional views illustrating a method of manufacturing a circuit board according to a first embodiment of the present invention in the order of steps.
[0020]
First, as shown in FIG. 1A, a substrate 10 on which a bump electrode 12 is formed is prepared. In this example, the substrate 10 is provided with through vias 11a and 11b penetrating from the upper surface to the lower surface. The through via 11 is connected to a protruding electrode 12 formed on the surface of the substrate 10, and the through via 11 b is connected to a wiring 13 formed on the surface of the substrate 10. In addition, as the substrate 10, a build-up substrate, an MCM substrate, an interposer, a printed wiring board, or the like can be used.
[0021]
Next, using a laminator, as shown in FIG. 1B, an insulating resinous film is thermocompression-bonded on the substrate 10 to form an insulating protective film 15. Examples of the insulating resin film include, for example, epoxy resin, BT resin, polyimide resin, bismaleimide resin, fluororesin, polybenzoxazole resin, polyquinoline resin, BCB resin, cyanate resin, aramid resin, acrylic resin, phenol resin, A film of one or more resins selected from the group consisting of a urea resin, a melamine resin, and a diallyl phthalate resin may be used. The pressure and temperature during lamination are appropriately set according to the type, thickness, laminating speed and the like of the resin.
[0022]
Next, the substrate 10 on which the insulating protective film 15 is laminated is sandwiched between two flat plates and hot-pressed. In this hot pressing step, the resin constituting the insulating protection film 15 is once softened and then hardened. As a result, the thickness of the insulating protective film 15 on the bump electrode 12 becomes smaller than the thickness of the insulating protective film 15 in other portions.
[0023]
Note that, depending on the conditions at the time of lamination, the thickness of the insulating protective film 15 on the bump electrode 12 can be made smaller than the thickness of the insulating protective film 15 in other portions. In this case, the hot pressing step is not necessarily performed. Not necessary. However, in order to improve the adhesion between the insulating protective film 15 and the substrate 10 particularly at the bottom of the side wall of the bump electrode 12, it is preferable to perform a hot pressing step.
[0024]
Next, as shown in FIG. 1C, the insulating protection film 15 on the substrate 10 is etched by RIE (Reactive Ion Etching) to expose the bump electrodes 12. The etching is completed in a state where the protruding electrode 12 is exposed and the wiring 13 is covered with the insulating protective film 15. In this manner, an opening of the insulating protective film 15 where the protruding electrode 12 is exposed is formed. Note that the etching method is not limited to the RIE method, but a method capable of uniformly etching the entire insulating protective film 15 is preferable.
[0025]
In the present embodiment, since the insulating protective film 15 is formed of a non-photosensitive resin, the material cost is lower than when a photosensitive resin is used. Further, in the method according to the present embodiment, a vacuum step, an exposure step, a laser irradiation step, and the like are not required, and the insulating protection film 15 having the protruding electrode portions opened can be formed in a relatively simple process in a short time. it can.
[0026]
Further, in this embodiment, since the insulating protective film 15 is etched by RIE, unlike the method by polishing, no scratches or residues are generated on the surface of the insulating protective film, and the desmear process is not required. Thus, the circuit board can be manufactured at low cost.
[0027]
Hereinafter, an example in which a circuit board having an insulating protective film in which an opening is provided in a protruding electrode formation portion according to the present embodiment will be described.
[0028]
(Formation of protruding electrodes)
First, a substrate with a protruding electrode was manufactured. That is, a silicon wafer having a diameter of 6 inches was prepared, and on this silicon wafer, a Cr layer having a thickness of 80 nm and a Cu layer having a thickness of 500 nm were sequentially formed as a seed layer for forming bump electrodes by sputtering. .
[0029]
Next, a negative dry film (PHOTEC RY-3237EE: manufactured by Hitachi Chemical Co., Ltd.) having a thickness of 37 μm was thermocompression-bonded on the silicon wafer by a roll laminator. The laminating conditions at this time are a laminating roll temperature of 110 ° C., a laminating roll speed of 2 m / min, and a laminating roll pressure of 0.3 MPa.
[0030]
Next, the dry film was exposed to I-rays at an energy of 100 mJ using an exposure machine, and then spray-developed with a 1% aqueous NaCO 3 solution to form a resist opening having a diameter of 50 μm. Then, copper sulfate plating was performed on the surface of the substrate through the resist opening to form a bump electrode made of Cu having a height of 20 μm and a diameter of 50 μm. Thereafter, the dry film was peeled off by dipping in a 3% NaOH aqueous solution.
[0031]
(Formation of insulating protective film)
A bismaleimide resin film MMR-F manufactured by Toagosei Co., Ltd. (average film thickness: 14 μm) was vacuum-laminated at 130 ° C. on the substrate with the protruding electrodes manufactured by the above-described method. Thereafter, the substrate on which the resin film was laminated was sandwiched between two flat plates, and hot pressing was performed under the conditions of an actual pressure of 10 kgf / cm 2 , a temperature of 180 ° C., and a pressing time of 1 hour.
[0032]
Next, after cooling the substrate to room temperature, it was placed in an RIE apparatus, and dry-etched for 10 minutes under the conditions of an O 2 supply amount of 20 sccm and a power of 200 W. By this etching, the resin film on the bump electrodes was completely removed. As a result, a circuit board having an insulating protective film in which the protruding electrode portions were opened was completed.
[0033]
In order to confirm the embedding property of the insulating protective film of the circuit board manufactured as described above, a cross section around the protruding electrode was observed with an optical microscope and an SEM (scanning electron microscope). As a result, it was confirmed that the resin was embedded up to the bottom of the side surface of the bump electrode in all the vias, there was no residue such as resin, and the bump electrode was completely exposed.
[0034]
(Second embodiment)
FIG. 2 is a sectional view showing a circuit board according to a second embodiment of the present invention. This embodiment shows an example in which the present invention is applied to a build-up substrate.
[0035]
As shown in FIG. 2, the multilayer build-up substrate 80 has a structure in which many wiring layers are stacked. Numerous protruding electrodes 21 are formed on the upper surface and the lower surface of the multilayer build-up substrate 80, respectively. These projecting electrodes 21 are electrically connected to wiring formed inside the build-up substrate 80.
[0036]
The upper surface and the lower surface of the multilayer build-up substrate 80 are covered with an insulating protective film 31 having an opening through which the bump electrode 21 is exposed. Wirings (not shown) formed on the upper surface and the lower surface of the multilayer build-up substrate 80 are covered and protected by the insulating protection film 31. The LSI chip 91 is electrically and mechanically connected to the bump electrodes 21 via bumps 71 formed on the bump electrodes 21.
[0037]
In the present embodiment, the insulating protection film 31 is formed by the method described in the first embodiment. As described above, the present invention can be applied to a build-up board on which electronic components such as an LSI chip are mounted.
[0038]
(Third embodiment)
FIG. 3 is a sectional view showing a circuit board according to a third embodiment of the present invention. This embodiment shows an example in which the present invention is applied to an MCM substrate.
[0039]
As shown in FIG. 3, a heat sink 151 is mounted on one surface (the upper surface in the figure) of the multilayer build-up substrate 80, and the projecting electrodes 21 are mounted on the other surface (the lower surface in the figure). Is formed. Further, on the other surface of the multilayer build-up substrate 80, an insulating protective film 31 having an opening through which the protruding electrode 21 is exposed is formed. The wiring (not shown) formed on the other surface of the multilayer build-up substrate 80 is covered and protected by the insulating protective film 31. The LSI chip 91 is electrically and mechanically joined to the bump electrode 21 via a bump 21 formed on the surface of the bump electrode 21.
[0040]
Also in the present embodiment, the insulating protection film 31 is formed by the method described in the first embodiment. As shown in FIG. 3, the present invention can be applied to an MCM substrate.
[0041]
(Fourth embodiment)
FIG. 4 is a sectional view showing a circuit board according to a fourth embodiment of the present invention. This embodiment is an example in which the present invention is applied to an interposer.
[0042]
As shown in FIG. 4, the silicon substrate 20 has a through via 41 penetrating from the upper surface to the lower surface. A plurality of ferroelectric capacitors 51 each including a pair of electrode films and a ferroelectric film between the electrode films are formed on the silicon substrate 20. These ferroelectric capacitors 51 are covered with an insulating film 61, on which the protruding electrodes 21 are formed. The projecting electrode 21 is electrically connected to the through via 41 via an internal wiring covered by the insulating film 61. Further, on the insulating film 61, an insulating protective film 31 provided with an opening for exposing the bump electrode 21 is formed. The wiring (not shown) formed on the insulating film 61 is covered and protected by the insulating protective film 31.
[0043]
Also in the present embodiment, the insulating protective film 31 is formed by the method described in the first embodiment. As shown in FIG. 4, the present invention can be applied to an interposer.
[0044]
(Supplementary Note 1) A first step of forming a protruding electrode on a substrate, and pressing and bonding an insulating resin film on the substrate so that the film thickness on the protruding electrode is in a region without the protruding electrode. A second step of forming an insulating protective film thinner than a film thickness, and etching the insulating protective film to selectively remove the insulating protective film on the protruding electrodes; And a third step of leaving the insulating protective film.
[0045]
(Supplementary Note 2) The first step of forming a protruding electrode on a substrate, and pressing and bonding an insulating resin film on the substrate to form a film on the protruding electrode in a region without the protruding electrode A second step of forming an insulating protective film thinner than the film thickness, and a third step of etching until at least the projecting electrode is exposed while the insulating protective film in the region without the projecting electrode remains. A method for manufacturing a circuit board, comprising:
[0046]
(Supplementary Note 3) The second step includes a step of pressing the insulating resin film on the surface of the substrate and a step of hot-pressing the substrate to which the insulating resin film is bonded with a flat plate. 3. The method for manufacturing a circuit board according to claim 1 or 2, wherein
[0047]
(Supplementary Note 4) The insulating resin film is made of an epoxy resin, a BT resin, a polyimide resin, a bismaleimide resin, a fluororesin, a polybenzoxazole resin, a polyquinoline resin, a BCB resin, a cyanate resin, an aramid resin, an acrylic resin, and a phenol resin. 3. The method of manufacturing a circuit board according to claim 1, wherein the circuit board is made of one or more resins selected from the group consisting of urea resin, melamine resin, and diallyl phthalate resin.
[0048]
(Supplementary Note 5) The circuit board according to Supplementary Note 1 or 2, wherein a wiring pattern is provided on a surface of the substrate, and an insulating protective film is left on the wiring pattern in the third step. Production method.
[0049]
(Supplementary Note 6) The substrate is provided with a via made of a conductor embedded in a hole penetrating from one surface to the other surface, and the projecting electrode is electrically connected to the via. 3. The method of manufacturing a circuit board according to claim 1 or 2, wherein
[0050]
(Supplementary Note 7) The method for manufacturing a circuit board according to Supplementary Note 1 or 2, wherein the substrate is a build-up substrate.
[0051]
(Supplementary note 8) The method for manufacturing a circuit board according to Supplementary note 1 or 2, wherein the substrate is a multichip module substrate.
[0052]
(Supplementary note 9) The method for manufacturing a circuit board according to Supplementary note 1 or 2, wherein the substrate is an interposer.
[0053]
(Supplementary note 10) The method for manufacturing a circuit board according to Supplementary note 1 or 2, wherein the substrate is a printed wiring board.
[0054]
【The invention's effect】
As described above, according to the present invention, the insulating resin film is pressed onto and adhered to the surface of the substrate provided with the protruding electrodes, and then the insulating protective film on the protruding electrodes is removed by etching. A circuit board in which the electrodes are exposed and other portions are covered with an insulating protective film can be manufactured. According to the present invention, the opening of the insulating protective film can be formed without using a photoresist, and a large number of openings can be formed at a time, so that the manufacturing cost can be reduced. Further, in the method of the present invention, since no polishing residue or residue is generated, a desmearing step is not required.
[Brief description of the drawings]
FIGS. 1A to 1C are cross-sectional views illustrating a method for manufacturing a circuit board according to a first embodiment of the present invention.
FIG. 2 is a sectional view showing a circuit board according to a second embodiment of the present invention.
FIG. 3 is a sectional view showing a circuit board according to a third embodiment of the present invention.
FIG. 4 is a sectional view showing a circuit board according to a fourth embodiment of the present invention.
[Explanation of symbols]
10 ... substrate,
11a, 11b, 41 ... through via,
12, 21 ... protruding electrodes,
13. Wiring,
15, 31 ... insulating protective film,
20: silicon substrate,
51 ... ferroelectric capacitor,
61 ... insulating film,
71 ... bump,
80 ... Multilayer build-up board,
91 ... LSI chip,
151 ... heat sink.

Claims (5)

基板上に突起電極を形成する第１の工程と、
前記基板上に絶縁性樹脂フィルムを押圧して接着することにより、前記突起電極上における膜厚が前記突起電極のない領域における膜厚よりも薄い絶縁保護膜を形成する第２の工程と、
前記絶縁保護膜をエッチングして前記突起電極上の絶縁保護膜を選択的に除去し、前記除去した絶縁保護膜以外の領域の絶縁保護膜を残存させる第３の工程と
を有することを特徴とする回路基板の製造方法。A first step of forming a bump electrode on the substrate;
A second step of forming an insulating protective film having a thickness on the protruding electrodes smaller than that in a region where the protruding electrodes are not formed by pressing and bonding an insulating resin film on the substrate;
A third step of selectively removing the insulating protective film on the bump electrodes by etching the insulating protective film and leaving the insulating protective film in a region other than the removed insulating protective film. Method for manufacturing a circuit board. 基板上に突起電極を形成する第１の工程と、
前記基板上に絶縁性樹脂フィルムを押圧して接着することにより、前記突起電極上における膜厚が前記突起電極のない領域における膜厚よりも薄い絶縁保護膜を形成する第２の工程と、
前記突起電極のない領域の絶縁保護膜が残存するとともに、少なくとも前記突起電極が露出するまでエッチングする第３の工程と
を有することを特徴とする回路基板の製造方法。A first step of forming a bump electrode on the substrate;
A second step of forming an insulating protective film having a thickness on the protruding electrodes smaller than that in a region where the protruding electrodes are not formed by pressing and bonding an insulating resin film on the substrate;
A third step of etching until at least the projection electrode is exposed while the insulating protective film in the region without the projection electrode remains. 前記第２の工程は、前記絶縁性樹脂フィルムを前記基板の面に圧着する工程と、前記絶縁性樹脂フィルムが接合された基板を平板で挟んで熱プレスする工程とを有することを特徴とする請求項１又は２に記載の回路基板の製造方法。The second step includes a step of pressing the insulating resin film on the surface of the substrate and a step of hot-pressing the substrate to which the insulating resin film is bonded with a flat plate. The method for manufacturing a circuit board according to claim 1. 前記絶縁性樹脂フィルムが、エポキシ樹脂、ＢＴレジン樹脂、ポリイミド樹脂、ビスマレイミド樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリキノリン樹脂、ＢＣＢ樹脂、シアネート樹脂、アラミド樹脂、アクリル樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂及びジアリルフタレート樹脂からなる群から選択されたいずれか１種又は２種以上の樹脂からなることを特徴とする請求項１又は２に記載の回路基板の製造方法。The insulating resin film is an epoxy resin, BT resin resin, polyimide resin, bismaleimide resin, fluororesin, polybenzoxazole resin, polyquinoline resin, BCB resin, cyanate resin, aramid resin, acrylic resin, phenol resin, urea resin, The method for producing a circuit board according to claim 1, wherein the circuit board is made of one or more resins selected from the group consisting of a melamine resin and a diallyl phthalate resin. 前記基板には一方の面から他方の面に貫通する孔内に埋め込まれた導電体からなるビアが設けられており、前記突起電極は前記ビアと電気的に接続されることを特徴とする請求項１又は２に記載の回路基板の製造方法。The substrate is provided with a via made of a conductor embedded in a hole penetrating from one surface to the other surface, and the protruding electrode is electrically connected to the via. Item 3. The method for manufacturing a circuit board according to item 1 or 2.
JP2003035262A 2003-02-13 2003-02-13 Method of manufacturing circuit board Pending JP2004247483A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003035262A JP2004247483A (en) 2003-02-13 2003-02-13 Method of manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003035262A JP2004247483A (en) 2003-02-13 2003-02-13 Method of manufacturing circuit board

Publications (1)

Publication Number Publication Date
JP2004247483A true JP2004247483A (en) 2004-09-02

Family

ID=33020739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003035262A Pending JP2004247483A (en) 2003-02-13 2003-02-13 Method of manufacturing circuit board

Country Status (1)

Country Link
JP (1) JP2004247483A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303173A (en) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp Circuit board device and manufacturing method therefor
JP2009158751A (en) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd Substrate for mounting element and method of manufacturing the same, semiconductor module and method of manufacturing the same and portable device
KR20100117035A (en) * 2009-04-23 2010-11-02 아지노모토 가부시키가이샤 Method for manufacturing printed circuit board
US8438724B2 (en) 2007-12-27 2013-05-14 Sanyo Electric Co., Ltd. Method for producing substrate for mounting device and method for producing a semiconductor module
KR101459222B1 (en) 2012-05-29 2014-11-07 후지쯔 세미컨덕터 가부시키가이샤 Semiconductor device and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303173A (en) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp Circuit board device and manufacturing method therefor
JP2009158751A (en) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd Substrate for mounting element and method of manufacturing the same, semiconductor module and method of manufacturing the same and portable device
US8438724B2 (en) 2007-12-27 2013-05-14 Sanyo Electric Co., Ltd. Method for producing substrate for mounting device and method for producing a semiconductor module
KR20100117035A (en) * 2009-04-23 2010-11-02 아지노모토 가부시키가이샤 Method for manufacturing printed circuit board
JP2010258147A (en) * 2009-04-23 2010-11-11 Ajinomoto Co Inc Method for manufacturing printed wiring board
KR101712338B1 (en) * 2009-04-23 2017-03-06 아지노모토 가부시키가이샤 Method for manufacturing printed circuit board
KR101459222B1 (en) 2012-05-29 2014-11-07 후지쯔 세미컨덕터 가부시키가이샤 Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5280079B2 (en) Wiring board manufacturing method
US20240087972A1 (en) Embedded chip package and manufacturing method thereof
TWI762799B (en) Interposer and manufacturing method thereof
US8926714B2 (en) Heat dissipating substrate and method of manufacturing the same
JP5313626B2 (en) Electronic component built-in substrate and manufacturing method thereof
US7134195B2 (en) Method of production of multilayer circuit board with built-in semiconductor chip
JP2012033974A (en) Wiring board and semiconductor package
JP4441325B2 (en) Method for forming multilayer wiring and method for manufacturing multilayer wiring board
KR20200027419A (en) Semiconductor device and method of manufacture
CN115334784A (en) Method for manufacturing low-warpage high-density multilayer printed wiring board
JP3790063B2 (en) Multilayer wiring board, manufacturing method thereof, and semiconductor device
JPWO2008093531A1 (en) Semiconductor device and manufacturing method thereof
KR20010088866A (en) Deposited thin build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
JP2004247483A (en) Method of manufacturing circuit board
WO2004064150A1 (en) Method for manufacturing electronic component mount board and electronic mount board manufactured by this method
JP4401527B2 (en) Manufacturing method of semiconductor chip
JP2005243850A (en) Multilayer printed wiring board and its manufacturing method
US20220020692A1 (en) Composite component and method for manufacturing the same
JP2011108733A (en) Semiconductor device and method manufacturing the same
JP4282161B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US20200203278A1 (en) Circuit board and its manufacturing method
KR20170002322A (en) Multi-layered substrate and method for manufacturing the same
TW546999B (en) Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20240015888A1 (en) Wiring board
TW202234538A (en) Method for producing semiconductor device, wiring board, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071211