JP2004240430A - Plasma display panel provided with drive means suitable for carrying out rapid charge-equalization operation - Google Patents

Plasma display panel provided with drive means suitable for carrying out rapid charge-equalization operation Download PDF

Info

Publication number
JP2004240430A
JP2004240430A JP2004029754A JP2004029754A JP2004240430A JP 2004240430 A JP2004240430 A JP 2004240430A JP 2004029754 A JP2004029754 A JP 2004029754A JP 2004029754 A JP2004029754 A JP 2004029754A JP 2004240430 A JP2004240430 A JP 2004240430A
Authority
JP
Japan
Prior art keywords
electrodes
es2es1
discharge
potential difference
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004029754A
Other languages
Japanese (ja)
Other versions
JP4838983B2 (en
Inventor
Pascal Denoyelle
デノワイエル パスカル
Claude Meysen
メサン クロウド
Hassan Guermound
ゲルムー アサーヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Plasma SAS
Original Assignee
Thomson Plasma SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Plasma SAS filed Critical Thomson Plasma SAS
Publication of JP2004240430A publication Critical patent/JP2004240430A/en
Application granted granted Critical
Publication of JP4838983B2 publication Critical patent/JP4838983B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2948Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by increasing the total sustaining time with respect to other times in the frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To shorten reset operations in a discharge region without reducing efficiency, that is, while maintaining the equalization level in various discharge regions. <P>SOLUTION: The invention relates to division of the reset operations into two successive steps: a metastable space charge-generation step P1; an accelerated charge-generation end step P2 during which the system operates in the mode with weak discharges between the electrodes E1, E2, serving at least for addressing. Thanks to this division, the reset operations may be shortened and the luminous performance of the panel and/or the manufacturing yields of plasma panels may be improved. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

本発明は、少なくともアドレッシングのための役割を果たすメモリ効果をもつAC型プラズマパネルから構成される装置であって、少なくとも維持するための役割を果たすコプレーナ電極と、プラズマパネルの放電領域における電荷等値化(またはリセット)動作、アドレス動作および維持動作を実行するために適するパネルを駆動するための手段とをオプションとして備える装置に関する。   The present invention relates to an apparatus comprising an AC-type plasma panel having a memory effect serving at least for addressing, comprising a coplanar electrode serving at least to maintain the charge and a charge equivalent value in a discharge region of the plasma panel. And means for driving a panel suitable for performing a reset (or reset) operation, an address operation and a sustain operation.

メモリ効果をもつAC型プラズマ表示パネル(PDP)は、一般に、2つの平行な基板であって、それらの間に放電ガスを含む空間を開けた基板から構成される。このようなパネルは、これらの基板の間であってこれらの基板の内側の面に、一般に、次のような幾つかの電極のアレイを有している。   An AC plasma display panel (PDP) having a memory effect is generally composed of two parallel substrates having a space containing a discharge gas between them. Such panels typically have an array of several electrodes between and on the inside surfaces of the substrates, as follows.

− 異なる基板上に、それ故、非コプレーナの状態で各々設けられ、それら基板間の空間であって、光を伴う放電領域が規定される電極の交点における放電のアドレッシングのために機能する一般的な2つの交差する電極のアレイ;並びに
− 同一基板上に設けられ且つ放電を持続するための役割を果たす少なくとも2つの平行なコプレーナ電極であって、これらのアレイは、特に、メモリ効果を提供するために誘電体層により覆われ、この誘電体層そのものは、一般に酸化マグネシウムに基づく保護層であって第2電子放出層により覆われる、コプレーナ電極。
A general function provided for addressing the discharge at the intersections of the electrodes, which are each provided on a different substrate and therefore in a non-coplanar manner, the space between the substrates, where the discharge region with light is defined. An array of two intersecting electrodes; and at least two parallel coplanar electrodes provided on the same substrate and serving to sustain the discharge, these arrays providing in particular a memory effect A coplanar electrode, which is generally a protective layer based on magnesium oxide and is covered by a second electron emitting layer.

各々の維持アレイ電極は、他の維持アレイ電極と共に、パネルの放電領域の行に沿って一般に分布される一連の光放電領域を規定する一対の電極を形成する。   Each sustaining array electrode, together with the other sustaining array electrodes, forms a pair of electrodes defining a series of photodischarge areas that are generally distributed along the rows of the discharge area of the panel.

光放電領域は、パネルにおける2次元マトリクスを形成し、各々の領域は光を放電することができ、それ故、そのマトリクスは表示されるべき画像を表示する。   The photodischarge areas form a two-dimensional matrix in the panel, each area capable of discharging light, so that the matrix displays the image to be displayed.

一般に、コプレーナ電極のアレイの1つは、アドレッシングと維持との両方のための役割を果たす。この特別の場合、その電極アレイを、今後、Yと呼び、子プレーなの第2アレイをXと呼び、YおよびXに直交し、他の基板に位置付けられたアドレス電極のアレイはAと呼ばれる。電極XおよびYのアレイは、それ故、放電領域の行を供給し、アドレッシングのみのための役割を果たす電極アレイAは放電領域の列を提供する。   Generally, one of the arrays of coplanar electrodes plays a role for both addressing and maintenance. In this particular case, the electrode array is hereafter referred to as Y, the second array of child plays as X, and the array of address electrodes positioned orthogonal to Y and X and located on the other substrate is referred to as A. The array of electrodes X and Y therefore supplies the rows of the discharge area, and the electrode array A, which serves only for addressing, provides the columns of the discharge area.

異なるカラーを放射する少なくとも隣接する放電領域において、その隣接する放電領域は、一般に、バリアリブにより境界をつくられ、これらのリブは、一般に、基板間のスペーサとしての役割を果たす。   In at least adjacent discharge regions that emit different colors, the adjacent discharge regions are generally bounded by barrier ribs, which generally act as spacers between the substrates.

光放電領域の壁は、一般に、光放電から由来する紫外線放射に対して敏感である蛍光体で部分的に覆われている。隣接放電領域は、3つの隣接領域の組み合わせが画像要素すなわち画素を形成するようにして、異なる三原色を放射する蛍光体層を備えている。   The walls of the photodischarge area are generally partially covered with a phosphor that is sensitive to ultraviolet radiation from the photodischarge. Adjacent discharge areas comprise phosphor layers that emit three different primary colors, such that a combination of three adjacent areas forms an image element or pixel.

実際には、これらの蛍光体は、一般に、アドレッシングのみのための役割を果たす電極アレイを支持する基板であるこれらのリブを支持する基板およびバリアリブの傾斜壁を覆っており、アドレス電極は、それ故、蛍光体により覆われている。   In practice, these phosphors generally cover the inclined walls of the substrate supporting these ribs and the barrier ribs, which are the substrates supporting the electrode array serving only for addressing, and the address electrodes Therefore, it is covered with the phosphor.

プラズマパネルが動作状態にあるとき、画像を表示するために、一連の表示または一連の動作が放電領域のマトリクスを用いて実行され、一般に、各々のサブ表示動作は次の段階から構成される。   When the plasma panel is in operation, a series of displays or a series of operations are performed using a matrix of discharge regions to display an image, and generally each sub-display operation comprises the following steps.

− 第1は、選択的アドレス段階であり、その目的は、放電領域における対象のアドレス電極の間において少なくとも1つの電圧パルスを加えることにより、アクティブになる各々の放電領域における誘電体層において電気的放電を修正することである。   The first is a selective addressing phase, the purpose of which is to apply electrical at least one voltage pulse between the address electrodes of interest in the discharge area, so that the electrical in the dielectric layer in each discharge area becomes active. Correcting the discharge.

− 第2は、予めアクティブになっている放電領域のみにおいて一連の光放電を生じさせるために維持の対を成す電極の間に一連の電圧パルスを加える非選択的維持段階。   The second is a non-selective sustaining step in which a series of voltage pulses is applied between the pair of sustaining electrodes to produce a series of photodischarges only in the previously active discharge region.

サブ表示動作の後、放電領域は、特に、放電領域がサブ表示動作の間にアクティブにされるか否かに依存して、非常に異なる内部電圧状態になり得、他の因子は、放電領域に対応する蛍光体の性質、これらの放電領域の寸法特性における不可避の変動およびパネルの製造プロセスに関連するこれらの領域の壁の表面組成のような、このような内部電圧状態のばらつきをもたらす。   After the sub-display operation, the discharge region may be at a very different internal voltage state, depending, in particular, on whether or not the discharge region is activated during the sub-display operation; This leads to such variations in internal voltage conditions, such as the nature of the phosphors corresponding to, unavoidable variations in the dimensional characteristics of these discharge areas and the surface composition of the walls in these areas related to the panel manufacturing process.

内部電圧状態がアドレスされるべき放電領域全てに対して同じになるように、アドレス段階の殆どは、これらの領域を同一にする段階により先行され、その目的は、特に、先行するサブ表示動作の間に放電領域がアクティブにされるかそうでない、同じ内部電圧状態にアドレスされるべき全ての放電領域をリセットすることである。このリセット段階は、従来、電荷調整動作が後に続く電荷形成またはプレイミング動作から構成され、その後、理想的には、各々の放電領域内の内部電圧はアドレス電極間および維持電極間において略イグニション閾値であることである。   Most of the addressing phase is preceded by a step of making these areas identical, so that the internal voltage state is the same for all discharge areas to be addressed, the purpose of which is, inter alia, of the preceding sub-display operation. Resetting all discharge areas to be addressed to the same internal voltage state, during which the discharge areas are activated or not. This reset stage conventionally consists of a charge forming or pre-maging operation followed by a charge adjustment operation, after which, ideally, the internal voltage in each discharge region substantially equals the ignition threshold between the address electrodes and between the sustain electrodes. That is.

放電領域の各々の対のアドレス電極または維持電極のために、これらの電極を覆う材料を分離する気体空間における内部電圧とこれらの電極間に加えられる外部電圧とを関連付けることが可能である。一般に、内部電圧は、放電領域における気体とこれらの誘電体材料間の界面において、電極を覆う絶縁体材料の表面上にある表面電荷のために、外部電圧とは異なる。   For each pair of addressing or sustaining electrodes in the discharge region, it is possible to correlate the internal voltage in the gas space separating the material covering these electrodes with the external voltage applied between these electrodes. In general, the internal voltage differs from the external voltage due to the surface charge on the surface of the insulator material covering the electrodes at the interface between the gas in the discharge region and these dielectric materials.

他方、これらの表面電荷は、放電領域を規定する材料の誘電体特性による容量効果からもたらされ、他方、これらの放電領域の気体における前の放電により生成された“メモリ”電荷と呼ばれるものの累積からもたらされる。   On the other hand, these surface charges result from capacitive effects due to the dielectric properties of the material defining the discharge area, and, on the other hand, the accumulation of what is called the "memory" charge generated by a previous discharge in the gas in these discharge areas. Brought from.

所定方向における放電領域の内部のイグニション閾値は、この方向に沿った内部電圧限界値に対応し、それより大きい値においては、気体はこの領域においてイオン化される。この値は、この領域における気体の特性、この領域における気体と接触する材料の特性、およびこの領域の外側にこの領域を横切る電極の幾何学的性質に依存する。   The ignition threshold inside the discharge region in a given direction corresponds to the internal voltage limit along this direction, above which the gas is ionized in this region. This value depends on the properties of the gas in this area, the properties of the material in contact with the gas in this area, and the geometry of the electrodes outside this area and across this area.

上記の3つの電極アレイX、Y、Aの特別な場合には、一般に、次のような6つの内部の閾値が各々の放電領域に関連している。
● 陽極Xと陰極Yとの間の点弧に対する内部閾値VIT_XY
● 陰極Xと陽極Yとの間の点弧に対する内部閾値VIT_YX
● 陽極Xと陰極Aとの間の点弧に対する内部閾値VIT_XA
● 陰極Xと陽極Yとの間の点弧に対する内部閾値VIT_AX
● 陰極Yと陽極Aとの間の点弧に対する内部閾値VIT_YA
● 陰極Yと陽極Aとの間の点弧に対する内部閾値VIT_AY
用語“陽極”および“陰極”は、この領域を横切る電極の近くの放電領域の気体における内部電位に関係している。電極の近くの気体における電位が他の電極の近くの電位に比べて大きい場合、電極はもう1つの電極に関連して陰極であると言われ、それ故、他の電極は陽極となる。
In the special case of the three electrode arrays X, Y, A described above, generally six internal thresholds are associated with each discharge region, as follows.
● Internal threshold V IT_XY for firing between anode X and cathode Y
● Internal threshold V IT_YX for firing between cathode X and anode Y
● Internal threshold V IT_XA for firing between anode X and cathode A
● Internal threshold V IT_AX for ignition between cathode X and anode Y
● Internal threshold V IT_YA for firing between cathode Y and anode A
● Internal threshold V IT_AY for firing between cathode Y and anode A
The terms "anode" and "cathode" relate to the internal potential in the gas in the discharge region near the electrode across this region. If the potential in the gas near the electrode is large compared to the potential near the other electrode, the electrode is said to be a cathode in relation to another electrode, and thus the other electrode is an anode.

次の2つの内部閾値は、同じ基板により支持される電極により生成され且つ他の電極に関連して一般に対称的に一の電極を備える、コプレーナモードにおける放電を特徴付けるため、同じ値を有する。
IT_XY=VIT_YXであり、VIT_Sと表される。
しかしながら、マトリクスモードにおける放電を特徴付け、それ故、2つの異なる基板の間にある次の2つの内部閾値は、対象の電極が陰極として機能するかまたは陽極として機能するかに依存し、次のようになる。
IT_XA=VIT_YAであり、VIT_A_ca
IT_AX=VIT_AYであり、VIT_A_ac
これは、列のアドレス電極Aが陰極として機能するとき、それを支持する蛍光体からの2次放射は電極XまたはYを覆う誘電体の表面における酸化マグネシウムからの2次放射より小さいため、放電はそれが陽極として機能するときより大きい電圧を生成することによる。
The next two internal thresholds have the same value to characterize the discharge in coplanar mode, produced by electrodes supported by the same substrate and comprising one electrode generally symmetrically with respect to the other.
V IT_XY = V IT_YX and is represented as V IT_S .
However, characterizing the discharge in matrix mode, the next two internal thresholds between the two different substrates depend on whether the electrode of interest functions as a cathode or an anode, and Become like
V IT_XA = V IT_YA and V IT_A_ca
V IT_AX = V IT_AY and V IT_A_ac
This is because when the column address electrode A functions as a cathode, the secondary emission from the phosphor supporting it is smaller than the secondary emission from magnesium oxide on the surface of the dielectric covering the electrode X or Y, so that discharge occurs. Is by generating a larger voltage when it functions as an anode.

一般に、次のようである。
− 電荷形成またはプライミング動作の間に、アドレッシングおよび維持両方のための役割を果たす各々の電極Yは他の2つの電極XおよびAに関して陽極である。
− 電荷調整動作または消去動作の間に、アドレッシングおよび維持両方のための役割を果たす各々の電極Yは他の2つの電極XおよびAに関して陰極である。
Generally, it is as follows.
Each electrode Y, which serves for both addressing and maintenance during a charge forming or priming operation, is an anode with respect to the other two electrodes X and A;
Each electrode Y, which serves for both addressing and maintenance during a charge conditioning or erasing operation, is a cathode with respect to the other two electrodes X and A;

これらの動作は、一般に、一方で、2つのコプラナ電極の間に、そして他方で、アドレスされるべき群の放電領域全てをアドレスするための2つのマトリクス電極の間に、ゆっくり増加する電位差を加えることにより実行される。参考文献、仏国特許第2,417,848号明細書(THOMSON−1978)(特許文献1)および米国特許第5,745,086号明細書(PLASMACO−1998)(特許文献2)は、このようにして、他のアドレス電極または維持電極のみに一定の電圧信号を加える間にアドレッシングまたは維持両方の役割を果たす電極にランプ電圧信号を適用することについて説明している。   These operations generally apply a slowly increasing potential difference between, on the one hand, between the two coplanar electrodes and, on the other hand, between the two matrix electrodes for addressing all of the discharge areas of the group to be addressed. It is performed by References, French Patent No. 2,417,848 (THOMSON-1978) (Patent Document 1) and US Pat. No. 5,745,086 (PLASMACO-1998) (Patent Document 2), Thus, the application of a ramp voltage signal to an electrode that serves both addressing or sustaining while applying a constant voltage signal only to other addressing or sustaining electrodes has been described.

特許文献米国特許第5,745,086号明細書は、加えられるランプ信号の勾配が20V/μsを超えないとき、電極間の一連の所謂“弱い”放電を伴うが強い放電は伴わないで、パネルの放電領域に対するリセット動作が、各々の領域において、有利に実行される。これらの“弱い”放電は、これらの電極により提供される領域の壁になされる表面放電により電極に加えられる外部電圧における増加を補償し、そして、“強い”放電が存在しないために、これらの領域の気体における内部電圧は、上記のように規定された内部点弧閾値に等しいかまたはその値より小さいまま保たれる。   US Pat. No. 5,745,086 discloses that when the slope of the applied ramp signal does not exceed 20 V / μs, it involves a series of so-called “weak” but not strong discharges between the electrodes, A reset operation for the discharge area of the panel is advantageously performed in each area. These "weak" discharges compensate for the increase in external voltage applied to the electrodes by surface discharges made on the walls of the area provided by these electrodes, and because of the absence of "strong" discharges, The internal voltage in the region gas is kept equal to or less than the internal firing threshold defined above.

弱い放電によるリセットであって、また“正抵抗”リセットとも呼ばれるリセットについての既知の利点は、弱い光放射を生成することにより放電領域内において内部電圧の正確な調整を可能にすることである。正確な調整は、次のアドレス動作の性能および効率性に関して、重要である。この光放射の制限は表示装置のコントラスト性能に不可欠である。   A known advantage of a reset due to a weak discharge, also called a "positive resistance" reset, is that it allows a precise adjustment of the internal voltage in the discharge region by generating a weak light emission. Accurate coordination is important for the performance and efficiency of the next address operation. This limitation of light emission is essential to the contrast performance of the display.

放電領域において弱い放電を生成するランプ信号の最大勾配は、特に、この領域の陰極を覆う材料の特性、これらの材料の2次電子放出係数およびこの領域の気体の準安定成分および空間電荷の特性に依存する。一般に用いられる勾配の値は、Y電極がX電極およびA電極に関して陽極として機能するプライミング動作に対しては、5V/μsより大きくない。一般に、ランプ電圧の全振幅は200Vに及ぶため、プライミング動作の期間は数十μsに達する。この期間は、動作またはサブ動作の間に実行されるべき他の動作、すなわち、アドレス動作および維持動作に関して、無駄な時間を意味し、それにより、表示装置の性能であって、特に、その放射の最大値に関して制限する。さらに、特定のパネルは、標準的なランプ電圧の値を用いるプライミングランプの間に現れる強い放電に関連してそれらが動作不良になるため、製造ラインの最終工程において不合格品となる可能性があり、さらには、パネルの製造コストを増加させる。
仏国特許第2,417,848号明細書 米国特許第5,745,086号明細書
The maximum slope of the ramp signal that produces a weak discharge in the discharge region depends, inter alia, on the properties of the material covering the cathode in this area, the secondary electron emission coefficients of these materials and the properties of the gas metastable component and space charge in this area. Depends on. Commonly used gradient values are no greater than 5 V / μs for priming operations where the Y electrode functions as the anode with respect to the X and A electrodes. Generally, the total amplitude of the lamp voltage reaches 200 V, so that the period of the priming operation reaches several tens of μs. This period means wasted time with respect to other operations to be performed during the operation or sub-operation, namely addressing and sustaining operations, and thereby the performance of the display device, in particular its emission Restrict on the maximum value of In addition, certain panels may be rejected at the end of the production line as they malfunction due to the strong discharges that appear during priming lamps using standard lamp voltage values. Yes, further increasing the manufacturing cost of the panel.
French Patent No. 2,417,848 U.S. Pat. No. 5,745,086

本発明の目的は上記の問題点を抑えることである。本発明の目的はまた、効率を減少させることなく、すなわち、種々の放電領域の等値化のレベルを維持したまま、放電領域のリセット動作の機関を短くすることである。   An object of the present invention is to reduce the above problems. It is also an object of the present invention to shorten the duration of the reset operation of the discharge region without reducing the efficiency, i.e. while maintaining the level of equalization of the various discharge regions.

この目的を達成するために、本発明のテーマは、
− メモリ効果をもつACプラズマであって、2つの基板であってそれらの間に放電気体を含む空間を開けた2つの基板と、2つの基板の間の空間において光放電領域が規定される交点において少なくともアドレッシングのための役割を果たす交差する電極(E2、E1)とから構成される、ACプラズマ;並びに
− 前記放電領域をリセットするかまたは電荷を等値化することを意図された動作を実行するために適切である電圧信号を前記電極に加えるために適切である駆動手段;
から構成される表示装置であって、
前記駆動手段は、放電領域の群をリセットする特定動作の間に、
パネルの各々の放電領域が前記領域を少なくともアドレッシングし且つ交差するための役割を果たす電極の間において外部マトリクス点弧閾値電圧(VET_E2E1)を有する場合、並びにMin[VET_E2E1]およびMax[VET_E2E1]それぞれが前記群の領域のマトリクス点弧電圧(VET_E2E1)の最小値および最大値である場合、
E2E1がMin[VET_E2E1]とMax[VET_E2E1]との間にある瞬時の間にVE2E1の増加の最大勾配より大きい勾配である動作勾配の終わりと呼ばれるものにより、前記リセット動作の間にVE2E1が値1.1xMax[VET_E2E1]より大きくなるとすぐ、この群の前記領域を少なくとも交差し且つアドレッシングするための役割を果たす電極の間に加えられる電位差VE2E1が増加する、
ようにデザインされている表示装置を提供することである。
To this end, the subject of the present invention is:
An AC plasma with a memory effect, two substrates, two substrates separated by a space containing a discharge gas, and a point of intersection at which a photodischarge area is defined in the space between the two substrates. An AC plasma, comprising at least an intersecting electrode (E2, E1) which serves for addressing at; and performing an operation intended to reset the discharge region or equalize the charge. Driving means suitable for applying a voltage signal to the electrode that is suitable for:
A display device comprising:
The driving unit, during a specific operation of resetting a group of discharge areas,
If each discharge region of the panel has an external matrix firing threshold voltage (V ET — E2E1 ) between the electrodes that at least serves to address and cross said region, and Min [V ET — E2E1 ] and Max [V ET — E2E1 ] Where each is the minimum and maximum value of the matrix firing voltage (V ET — E2E1 ) in the group area,
By what V E2E1 called the end of the operation the gradient is greater slope than the maximum slope of increase of V E2E1 during the instants is between Max [V ET_E2E1] and Min [V ET_E2E1], during the reset operation As soon as V E2E1 is greater than the value 1.1 × Max [V ET — E2E1 ], the potential difference V E2E1 applied between the electrodes which at least crosses and serves to address the area of this group increases.
The present invention is to provide a display device designed as such.

この発明は、それ故、以下にさらに詳述するケース1または第1実施形態に対応している。   The invention therefore corresponds to Case 1 or the first embodiment, which is described in more detail below.

本発明のテーマはまた、同じ原則に従って、
メモリ効果をもつACプラズマであって、2つの基板であってそれらの間に放電気体を含む空間を開けた2つの基板と、2つの基板の間の空間において光放電領域が規定される交点において少なくともアドレッシングのための役割を果たす交差する電極と、少なくとも2つの電極のアレイであって少なくとも維持のための役割を果たし且つこれらのアレイの各々の電極の1つが各々の放電領域を横切るように備えられた少なくとも2つの電極のアレイと、から構成される、ACプラズマ;並びに
前記放電領域をリセットするかまたは電荷を等値化することを意図されたリセット動作を実行するために適切である電圧信号を前記電極(EA2、EA1、ES2、ES1)に加えるために適切である駆動手段;
から構成される表示装置であって、
前記駆動手段は、放電領域の群をリセットする特定動作の間に、
パネルの各々の放電領域が前記領域を少なくともアドレッシングし且つ交差する役割を果たす電極(EA2、EA1)の間において外部マトリクス点弧閾値電圧(VET_EA2EA1)を有する場合、Min[VET_EA2EA1]およびMax[VET_EA2EA1]それぞれが前記群の領域のマトリクス点弧電圧の最小値および最大値である場合、パネルの各々の放電領域が前記領域を横切り且つ少なくとも維持のための役割を果たす電極(ES2、ES1)の間において外部コプレーナ点弧閾値電圧を有する場合、並びに、Min[VET_ES2ES1]およびMax[VET_ES2ES1]それぞれは前記群の領域のコプレーナ点弧電圧(VET_ES2ES1)の最小値および最大値である場合、
少なくともこの群の前記領域を横切り且つ維持するための役割を果たす電極(ES2、ES1)の間に加えられる電位差VES2ES1が値Max[VET_ES2ES1]より大きくならず且つ少なくとも維持の役割を果たすこれらの電極(ES2、ES1)の間に加えられる電位差VES2ES1が値Max[VET_ES2ES1]より大きくなるとすぐ動作勾配の終わりと呼ばれるものにより増加する一方、少なくともこの群の前記領域を交差し且つアドレッシングするための役割を果たす電極(EA2、EA1)の間に加えられる電位差VEA2EA1は値Min[VET_EA2EA1]より大きくならないかまたは、
ES2ES1がMin[VET_ES2ES1]とMax[VET_ES2ES1]との間にある瞬時の間にVEA2EA1の増加についての最大勾配より大きい勾配である正の動作勾配の終わりと呼ばれるものにより、前記領域を少なくとも横切り且つ維持する役割を果たす電極(ES2、ES1)の間に加えられる電位差VES2ES1が値Max[VET_ES2ES1]より大きくなるとすぐ、この群の前記領域を少なくとも交差し且つアドレッシングする役割を果たす電極
(EA2、EA1)の間に加えられる電位差VES2ES1は増加するかどちらかである、
ようにデザインされている表示装置を提供することである。
The subject of the invention also follows the same principle,
An AC plasma having a memory effect, wherein two substrates are separated from each other by a space containing a discharge gas, and at an intersection where a photodischarge region is defined in the space between the two substrates. Intersecting electrodes serving at least for addressing, and an array of at least two electrodes serving at least for maintenance and having one of each electrode of these arrays traversing each discharge region An AC plasma, comprising: an array of at least two electrodes; and a voltage signal suitable for performing a reset operation intended to reset the discharge region or equalize the charge. Drive means suitable for applying to said electrodes (EA2, EA1, ES2, ES1);
A display device comprising:
The driving unit, during a specific operation of resetting a group of discharge areas,
If each discharge region of the panel has an external matrix firing threshold voltage (V ET — EA2EA1 ) between the electrodes (EA 2, EA 1) that serves at least to address and cross the regions, Min [V ET —EA 2EA1 ] and Max [ V ET — EA2EA1 ] electrodes (ES2, ES1) where each discharge region of the panel traverses the region and at least serves to maintain it, if each is the minimum and maximum value of the matrix firing voltage of the group region , And when Min [V ET_ES2ES1 ] and Max [V ET_ES2ES1 ] are the minimum and maximum values of the coplanar firing voltage (V ET_ES2ES1 ) in the region of the group, respectively. ,
The potential difference V ES2ES1 applied between the electrodes (ES2, ES1) which at least serves to traverse and maintain the regions of this group is not greater than the value Max [V ET_ES2ES1 ] and at least plays a role of maintenance As soon as the potential difference V ES2ES1 applied between the electrodes (ES2, ES1) is greater than the value Max [V ET_ES2ES1 ], it is increased by what is called the end of the operating gradient, while at least crossing and addressing said area of this group. The potential difference V EA2EA1 applied between the electrodes (EA2, EA1), which fulfills the following function, does not become greater than the value Min [V ET_EA2EA1 ] or
By what V ES2ES1 called end of positive operating slope is greater slope than the maximum slope of increase of V EA2EA1 between instant lying between Max [V ET_ES2ES1] and Min [V ET_ES2ES1], the region As soon as the potential difference V ES2ES1 applied between the electrodes (ES2, ES1) which at least crosses and maintains becomes greater than the value Max [V ET_ES2ES1 ], the electrodes which at least cross and address this region of this group The potential difference V ES2ES1 applied during (EA2, EA1) is either increased,
The present invention is to provide a display device designed as such.

この発明は、それ故、下で非常に詳細に説明するケース2または第2実施形態かまたはケース3または第3実施形態のどちらかに対応している。   The invention therefore corresponds to either Case 2 or the second embodiment or Case 3 or the third embodiment, which will be described in greater detail below.

一般に、駆動手段は、さらに次のような動作を実行するために適切である。
− 放電領域を選択的にアクティブまたは非アクティブにするための選択的アドレス動作であって、それらの動作は少なくともアドレッシングのための役割を果たす電極の間に電圧パルスを加えることにより実行される、アドレス動作;
− パネルのプレアクティブにされた(preactivated)放電領域のみにおいて放電を開始するための非選択維持動作であって、それらの動作は少なくとも維持する役割を果たす電極の間に電圧パルスを加えることにより実行される、非選択維持動作
そのようなパネルは、維持期間の間に、予めアクティブにされた領域のみにおいて放電が生成されるため、“メモリ効果”を有すると言われる。この目的を達成するために、各々の放電領域において、少なくとも維持の役割を果たす少なくとも1つの電極は保護層であって第2電子放出層でそれ自身を覆われた誘電体層によりコーティングされている。
In general, the driving means is further suitable for performing the following operations.
A selective addressing operation for selectively activating or deactivating the discharge region, said operations being performed by applying a voltage pulse between electrodes which at least serve for addressing. motion;
A non-selective sustaining operation for initiating a discharge only in a preactivated discharge region of the panel, said operations being performed by applying a voltage pulse between the electrodes which at least serves to sustain; Non-Selected Sustained Operation Such a panel is said to have a "memory effect" because during the sustain period, a discharge is generated only in pre-activated areas. To this end, in each discharge region, at least one electrode serving at least for sustaining is coated with a dielectric layer, which is a protective layer and is itself covered by a second electron-emitting layer. .

誘電体層は、維持動作の間に、アクティブにされた領域のみにおいて放電を開始することを可能にするメモリ効果を提供する。保護層は、一般に、酸化マグネシウムに基づいており、大きい2次電子放出係数であって、各々の放電領域において、少なくともアドレッシングのための役割を果たす電極の1つをコーティングされる材料の2次電子放出係数より大きい2次電子放出係数をもち、この材料は一般に蛍光体である。   The dielectric layer provides a memory effect that allows a discharge to be initiated only in the activated areas during the sustain operation. The protective layer is generally based on magnesium oxide, has a high secondary electron emission coefficient, and in each discharge area the secondary electrons of the material coated with at least one of the electrodes which serves for addressing. It has a secondary electron emission coefficient greater than the emission coefficient and this material is generally a phosphor.

好適には、前記特定の電荷等値化動作またはリセット動作の間に、前記群の放電領域の各々において、保護層により覆われた電極は陽極としての役割を果たすように、駆動手段はデザインされる。特定のリセット動作は、このとき、電荷形成動作またはプライミング動作である。この場合、それ故、電荷調整または消去動作はなく、それとは対照的に、保護層で覆われたこの電極は陰極として機能する。   Preferably, the driving means is designed such that, during the specific charge equalization operation or the reset operation, in each of the discharge areas of the group, the electrode covered by the protective layer acts as an anode. You. The specific reset operation is then a charge forming operation or a priming operation. In this case, therefore, there is no charge conditioning or erasing operation, in contrast, this electrode covered with a protective layer functions as a cathode.

各々のリセット動作は、一般に、パネルの放電領域の行の群または全ての行に関連する。これらの動作は、一般に、選択的アドレス動作の前に開始される。   Each reset operation is generally associated with a group or all of the rows in the discharge area of the panel. These operations are generally started before the selective address operation.

用語“マトリクス点弧”は、少なくともアドレッシングのための役割を果たす電極の間の放電の開始を意味すると理解され、用語“コプレーナ点弧”は、少なくとも維持のための役割を果たす電極の間の放電の開始を意味すると理解される。   The term “matrix firing” is understood to mean the initiation of a discharge between the electrodes, which at least serves for addressing, and the term “coplanar firing” at least, between the electrodes serving for maintenance. Is understood to mean the start of

パネルが同じ基板により支持されるコプレーナ電極のアレイから構成される場合、これらの電極は少なくとも維持の役割を果たす。他の基板は、それ故、一般に、維持放電を開始することを加えることもあるが、主にアドレッシングのための役割を果たす電極のアレイを支持する。この場合、少なくともアドレッシングのための役割を果たす電極のアレイの1つは、好適には、少なくとも維持するための役割を果たす電極のアレイの1つと統合される。それ故、プライミング動作の間に陽極として機能するのはこの電極のアレイである。先行技術における従来のコプレーナプラズマ基板を、それ故用いる。   If the panel consists of an array of coplanar electrodes supported by the same substrate, these electrodes at least play a role in maintenance. Other substrates, therefore, generally support an array of electrodes, which may serve to initiate the sustain discharge, but serve primarily for addressing. In this case, at least one of the arrays of electrodes serving for addressing is preferably integrated with one of the arrays of electrodes serving for at least maintaining. It is therefore this array of electrodes that acts as the anode during the priming operation. Conventional coplanar plasma substrates from the prior art are therefore used.

パネルがコプレーナ電極を有しない場合、維持動作は、一般に、アドレッシングのための役割もまた果たす電極の間に電圧パルスを加えることにより実行される。それ故、一般に、パネルは2つの電極アレイを有し、それぞれの電極アレイは各々の基板上にある。変形として、維持動作は、放電領域に高周波を適用することにより実行され、この場合、電極アレイはアドレッシングのみのための役割を果たす。   If the panel does not have coplanar electrodes, the sustaining operation is generally performed by applying a voltage pulse between the electrodes, which also serves for addressing. Thus, in general, a panel has two electrode arrays, each electrode array being on a respective substrate. As a variant, the sustaining operation is performed by applying a high frequency to the discharge area, in which case the electrode array plays a role only for addressing.

本発明に従って、リセット動作のために必要とされる期間を短くし、維持動作に追加時間を充て、それ故、パネルの輝度性能を改善することが可能である。   In accordance with the present invention, it is possible to reduce the period required for the reset operation and to spend additional time on the sustain operation, thus improving the luminance performance of the panel.

好適には、少なくともアドレッシングのための役割を果たす電極の間の電位差を増加させるための動作勾配の終わりを5V/μsより大きくする。   Preferably, the end of the operating gradient for increasing the potential difference between the electrodes, which at least serves for addressing, is greater than 5 V / μs.

従って、ケース1におけるマトリクス点弧閾値がそれより大きくなるとすぐ、およびケース2およびケース3におけるコプレーナ点弧閾値全てがそれより大きくなるとすぐ、これらの動作全ての質を落とすことなく、且つコントラストを損なう強い放電のいずれかのリスクを伴うことなく、リセット動作は先行技術に比べて著しく速く実行できる。それ故、より多くの時間を他の駆動動作であって、特に維持動作に充てることが可能であり、これにより、表示性能であって、特にビデオ画像表示において改善することが可能になる。   Thus, as soon as the matrix firing threshold in case 1 is greater, and as soon as all of the coplanar firing thresholds in case 2 and case 3 are greater, all of these operations are not compromised and the contrast is compromised. The reset operation can be performed significantly faster than in the prior art without any risk of a strong discharge. Therefore, more time can be devoted to other driving operations, especially to sustaining operations, which can improve display performance, especially in video image display.

好適には、少なくともアドレッシングのための役割を果たす電極の間の電位差を増加させるための動作勾配の終わりは10V/μsより大きい。この発明の優位性と装置性能はさらに改善される。   Preferably, the end of the operating gradient for increasing the potential difference between the electrodes, which at least serves for addressing, is greater than 10 V / μs. The advantages and device performance of the present invention are further improved.

好適には、ケース2またはケース3において、前記リセット動作の間にVES2ES1がMin[VET_ES2ES1]とMax[VET_ES2ES1]との間にあり、少なくとも維持する役割を果たす電極の間に加えられる電位差VES2ES1は、5V/μsより大きく、好適には10V/μsより大きい動作勾配の開始と呼ばれるものにより増加する。の発明の優位性と装置性能はさらに改善される。 Preferably, in case 2 or case 3, during the reset operation V ES2ES1 is between Min [V ET_ES2ES1 ] and Max [V ET_ES2ES1 ] and the potential difference applied between the electrodes which at least serves to maintain V ES2ES1 is increased by what is referred to as the onset of an operating gradient of greater than 5 V / μs, preferably greater than 10 V / μs. The invention's superiority and device performance are further improved.

好適には、各々の前記特定のリセット動作の間に、少なくともアドレッシングのための役割を果たす電極の間に加えられる電位差(VE2E1;VEA2EA1)は、Min[VET_E2E1]<VE2E1<Max[VET_E2E1]のとき、またはMin[VET_EA2EA1]<VEA2EA1<Max[VET_EA2EA1]のとき一様且つ厳密に増加する。表現“一様且つ厳密に増加する”は、非ゼロ増加を意味するとして理解される。好適には、この増加は時間と共に線形に増加する。それ故、これは、電極のアレイの1つに加えられる線形電圧ランプを用いて達成され、これは実行することが比較的容易である。 Preferably, during each said specific reset operation, the potential difference (V E2E1 ; V EA2EA1 ) applied at least between the electrodes serving for addressing is Min [V ET_E2E1 ] <V E2E1 <Max [ VET_E2E1 ], or Min [ VET_EA2EA1 ] < VEA2EA1 <Max [ VET_EA2EA1 ], and increases uniformly and strictly. The expression “uniform and strictly increasing” is understood to mean a non-zero increase. Preferably, this increase increases linearly with time. Therefore, this is achieved with a linear voltage ramp applied to one of the arrays of electrodes, which is relatively easy to implement.

好適には、ケース2または3において、各々の前記特定のリセット動作の間に、少なくとも維持のための役割を果たす電極の間に加えられる電位差は、Min[VET_EA2EA1]<VEA2EA1<Max[VET_EA2EA1]のとき一様且つ厳密に増加する。 Preferably, in case 2 or 3, during each said particular reset operation, the potential difference applied between the electrodes which at least serves for maintenance is Min [V ET_EA2EA1 ] <V EA2EA1 <Max [V ET_EA2EA1 ] uniformly and strictly.

表現“一様且つ厳密に増加する”は、非ゼロ増加を意味するとして理解される。好適には、この増加は時間と共に線形に増加する。それ故、これは、電極のアレイの1つに加えられる線形電圧ランプを用いて達成され、これは実行することが比較的容易である。   The expression “uniform and strictly increasing” is understood to mean a non-zero increase. Preferably, this increase increases linearly with time. Therefore, this is achieved with a linear voltage ramp applied to one of the arrays of electrodes, which is relatively easy to implement.

プライミング動作に適用される本発明が基づく原則の要約は次のようなものである。
● アドレッシングのための役割を果たす2つの電極、E1とE2またはEA1とEA2の間の最も大きい可能な勾配値をもつ弱い放電モードであって、E1またはEA1が陰極として機能する放電モードを得るために、放電領域をコンディショニングするための開始レベルは、大きい勾配の信号がこれらの電極の間に加えられる前に、上昇する。
● 本発明は、それ故、1つであって同じリセット動作における2つの連続する段階に関連し、それらの段階は次のようなものである。
○ 放電により得られる準安定空間電荷を生成する段階P1
○ 最も大きい可能な勾配であって、一般に10V/μsより大きい勾配をもつ、少なくともアドレッシングのための役割を果たす電極、E1とE2またはEA1とEA2の間に弱い放電があるモードにおいてシステムが動作する間に、これらの放電全てを同じにすることに対応する加速された電荷生成の終了段階P2
● 本発明は、種々のセルまたは放電領域構造であって、例えば、“ACM”、“ACC”または“ACC3E”型の構造を有するプラズマパネルに適用することが可能である。
● セル毎に2つの電極E1、E2をもつ“ACM”型マトリクスパネルまたはセル毎に3つまたはそれ以上の電極を持つACCパネルのいずれかの型に適用可能であるケース1においては、段階P1は、セルの前の段階がどのようなものであろうと、2つの電極E1およびE2(または、それに代えて、EA1およびEA2)の間の放電を生成するために十分長い時間の間、緩やかな勾配のランプを適用することである。この緩やかな勾配値は、実際には、先行技術において通常用いられる勾配、すなわち、10V/μsより小さい値に一致する。このようにして生成されるE1−E2(または、それに代えてEA1−EA2)放電は、電極E1とE2との(またはそれに代えてEA1とEA2との)間において、セルに対する内部電圧の一部の等値化とセルのコンディショニングの両方のための役割を果たす。
● セル毎に少なくとも3つの電極EA1、EA2=ES2、ES1から構成される“ACC”型コプレーナパネルに適用可能であるケース2および3においては、段階P1は、セルのコプレーナ電極であって、EA2(標準的“ACC”の場合:EA1列、EA2=ES2=“走査/維持”行、ES1=“コモン”行)であることが可能であるES2と、EA1を覆う材料より大きい2次電子放出係数を有する材料で覆われる陰極として機能するES1との間に、一般に10V/μsより大きい、先行技術におけるより大きい勾配のランプを適用することである。このようにして生成されるES1−ES2個プレーナ放電は、ES1とES2との間の内部電圧の等値化の一部およびセルのコンディショニングの両方のための役割を果たす。ケース2および3は次のように区別される。
○ ケース2: 段階P1の間に、EA1とEA2との間で放電は生じることはなく、点弧電圧をこれらの電極の間で内部的に上回ることはない。これは、点弧閾値を上回ることなく与えられるEA1およびEA2の間の種々の信号(一定信号、ランプ信号または他の信号)を伴って実行されることが可能である。この段階P1の間に、弱いコプレーナ放電が開始され、且つ弱いマトリクス放電は起こらないようにされ、マトリクスのように加えられるランプ信号の振幅はいずれかの瞬時においてマトリクス閾値電圧より大きくなることはない。
○ ケース3: 段階P1の間に、ES1とES2との間のコプレーナ放電と同時に、EA1とEA2との間にマトリクス放電が形成される。この場合、セルのコンディショニングの十分大きいレベルに達するまで、弱い放電モードにおける動作を可能にするために、EA1とEA2との間の信号の勾配は小さいことが必要である。この場合、EA1とEA2との間の信号の勾配はES1とES2との間のそれに比べて小さい。
● 段階P2は、EA1とEA2との間で、先行技術におけるより大きい勾配であって、一般に10V/μsより大きいランプ信号の適用により特徴付けられる。この段階においては、他の電極の間で生じることは殆んど重要ではない。
● 段階P1およびP2は、セルにおいていずれかの放電を伴わない期間により任意に分離されることが可能である(例えば、加えられた電圧が一時的に増加することを停止する場合)。この期間は、P1の間に生成されたコンディショニングの効果がP2において尚もアクティブであるためには20μsより大きくなる必要はない。
● 説明した実施形態は、次の事項に関連するため、放電がパネルの各々のセルに特有の電極の間で生成される状態からおよびこれらの一般原則から導かれる。
○ セルにより変化する点弧閾値
○ セルの過程に依存する表面メモリ電荷の状態(予め、放電したか放電しないか)
本発明は、同時提出の図面を参照して限定されない実施形態により提供する、次のような詳細説明を読むことによりさらに明確に理解されるであろう。
A summary of the principles on which the present invention is applied to the priming operation is as follows.
● To obtain a discharge mode in which the two electrodes which play a role for addressing, the weakest discharge mode with the largest possible slope value between E1 and E2 or EA1 and EA2, wherein E1 or EA1 functions as a cathode In turn, the starting level for conditioning the discharge area rises before a large gradient signal is applied between these electrodes.
The present invention therefore relates to two successive steps, one in the same reset operation, which are as follows:
○ Step P1 of generating a metastable space charge obtained by discharging
O The system operates in a mode where there is a weakest discharge between the electrodes, E1 and E2 or EA1 and EA2, with the largest possible gradient, typically a gradient greater than 10 V / μs, that serves at least for addressing. During the termination phase P2 of accelerated charge generation corresponding to making all these discharges the same
The present invention can be applied to a plasma panel having various cell or discharge region structures, for example, having an “ACM”, “ACC” or “ACC3E” type structure.
• In case 1 applicable to either an "ACM" matrix panel with two electrodes E1, E2 per cell or an ACC panel with three or more electrodes per cell, step P1 Will be slow, whatever the previous stage of the cell, for a long enough time to generate a discharge between the two electrodes E1 and E2 (or, alternatively, EA1 and EA2) Is to apply a ramp ramp. This gentle slope value actually corresponds to the slope normally used in the prior art, ie a value less than 10 V / μs. The E1-E2 (or alternatively EA1-EA2) discharge thus generated is a part of the internal voltage for the cell between the electrodes E1 and E2 (or alternatively between EA1 and EA2). Plays a role in both equalization and cell conditioning.
● In cases 2 and 3 applicable to an “ACC” type coplanar panel consisting of at least three electrodes EA1, EA2 = ES2, ES1 per cell, stage P1 is the coplanar electrode of the cell, EA2 (In the case of standard "ACC": EA1 column, EA2 = ES2 = "scan / maintain" row, ES1 = "common" row) ES2 and secondary electron emission larger than the material covering EA1 The application of a higher gradient lamp in the prior art, generally greater than 10 V / μs, between the ES1 functioning as a cathode covered with a material having a modulus. The ES1-ES2 planar discharge thus generated plays a part for both part of the equalization of the internal voltage between ES1 and ES2 and conditioning of the cell. Cases 2 and 3 are distinguished as follows.
Case 2: During phase P1, no discharge occurs between EA1 and EA2, and the ignition voltage does not rise internally between these electrodes. This can be performed with various signals (constant, ramp or other signals) between EA1 and EA2 provided without exceeding the firing threshold. During this phase P1, a weak coplanar discharge is initiated and a weak matrix discharge is prevented from occurring, and the amplitude of the ramp signal applied like a matrix does not exceed the matrix threshold voltage at any instant. .
Case 3: During phase P1, a matrix discharge is formed between EA1 and EA2 simultaneously with a coplanar discharge between ES1 and ES2. In this case, the signal gradient between EA1 and EA2 needs to be small to allow operation in the weak discharge mode until a sufficiently large level of cell conditioning is reached. In this case, the slope of the signal between EA1 and EA2 is smaller than that between ES1 and ES2.
• Stage P2 is characterized by the application of a ramp signal between EA1 and EA2, which is a higher slope in the prior art, generally greater than 10 V / μs. At this stage, what happens between the other electrodes is of little importance.
• Stages P1 and P2 can be arbitrarily separated by a period without any discharge in the cell (for example, if the applied voltage stops temporarily increasing). This period need not be greater than 20 μs for the conditioning effect generated during P1 to be still active at P2.
● The described embodiments are derived from the situation in which a discharge is generated between the electrodes specific to each cell of the panel and from these general principles, as they relate to:
○ The firing threshold value that changes depending on the cell ○ The state of the surface memory charge depending on the process of the cell (whether it was discharged or not in advance)
The present invention will be more clearly understood on reading the following detailed description, which is provided by way of non-limiting embodiment with reference to the accompanying drawings.

本発明の種々の一般的な実施形態について、以下に説明する。第1実施形態は、各々の基板に1つ形成された2つの電極アレイE1、E2のみであって、放電をアドレスすることと維持することの両方のための役割を果たす電極アレイを有するマトリクス型プラズマパネルに対して適用される。他の実施形態は、コプレーナ基板上にEA2と、コプレーナ基板に対向するアドレス基板と呼ばれる同じ基板上に維持電極の2つのアレイES1、ES2とを有するコプレーナ型プラズマパネルに適用される。これらの他の実施形態は、コプレーナ電極のアレイがアドレッシングと維持の両方のための役割を果たす、すなわち、EA2がES2と併せてまとめられることを意味する、従来のコプレーナ型パネルに適用される。   Various general embodiments of the present invention are described below. The first embodiment is a matrix type having only two electrode arrays E1 and E2 formed on each substrate and having both an electrode array and a discharge addressing and maintaining discharge. Applies to plasma panels. Another embodiment applies to a coplanar plasma panel having an EA2 on a coplanar substrate and two arrays of sustain electrodes ES1, ES2 on the same substrate, called an address substrate facing the coplanar substrate. These other embodiments apply to conventional coplanar panels where the array of coplanar electrodes plays a role for both addressing and maintenance, meaning that EA2 is combined with ES2.

維持電極、E2またはES1およびES2は、大きい2次電子放出係数であって、全ての場合においてアドレス基板の電極E1またはEA1を覆う材料より大きい2次電子放出係数を有する酸化マグネシウムのような材料によりそれ自体を覆われる誘電体層により覆わる。電極E1またはEA1を覆う材料は、一般に、蛍光体であり、その意味が拡大解釈されると、これらの電極を支える基板であり、酸化マグネシウム層は維持基板、またはコプレーナ型パネルの場合はコプレーナ基板と呼ばれる。   The sustaining electrodes, E2 or ES1 and ES2, are made of a material such as magnesium oxide which has a large secondary electron emission coefficient, which in all cases is higher than the material covering the electrode E1 or EA1 of the address substrate. It is covered by a covered dielectric layer. The material covering the electrode E1 or EA1 is generally a phosphor, and when its meaning is expanded, it is a substrate supporting these electrodes, and the magnesium oxide layer is a sustaining substrate or a coplanar substrate in the case of a coplanar panel Called.

マトリクスパネルは非常に多くの放電領域から構成される。画像の走査又はサブ走査の後、パネルの各々の領域は、E2が維持基板上で陽極として機能する電荷生成動作の場合に、外部点弧閾値電圧VET_E2E1を有する。パネルの全ての領域の点弧電圧の最小値はMin[VET_E2E1]で表され、パネルの全ての領域の点弧電圧の最大値はMax[VET_E2E1]で表される。 A matrix panel is composed of a large number of discharge areas. After scanning or sub-scanning of the image, each region of the panel has an external firing threshold voltage VET_E2E1 in case of a charge generation operation where E2 functions as an anode on the sustain substrate. The minimum value of the firing voltage in all regions of the panel is represented by Min [V ET_E2E1 ], and the maximum value of the firing voltage in all regions of the panel is represented by Max [V ET_E2E1 ].

コプレーナパネルは非常に多くの放電領域から構成される。画像の走査またはサブ走査の後、パネルの各々の領域は外部の最大点弧閾値電圧VET_EA2EA1および外部コプレーナ点弧閾値弾圧VET_ES2ES1を有し、コプレーナ基板におけるEA2およびES2が陽極として機能する電荷生成動作における場合にそのようになる。パネルの全ての領域のマトリクス点弧電圧およびコプレーナ点弧電圧の最小電圧は、それぞれMin[VET_EA2EA1]およびMin[VET_ES2ES1]で表され、パネルの全ての領域のマトリクス点弧電圧およびコプレーナ点弧電圧の最大電圧は、それぞれMax[VET_EA2EA1]およびMax[VET_ES2ES1]で表される。 Coplanar panels are composed of a large number of discharge areas. After scanning or sub-scanning of the image, each area of the panel has an external maximum firing threshold voltage V ET_EA2EA1 and an external coplanar firing threshold repression V ET_ES2 ES1 , and the charge generation EA2 and ES2 in the coplanar substrate function as anodes. This is the case in operation. The minimum voltages of the matrix firing voltage and the coplanar firing voltage of all areas of the panel are represented by Min [V ET_EA2EA1 ] and Min [V ET_ES2ES1 ], respectively, and the matrix firing voltage and coplanar firing voltage of all areas of the panel are provided. The maximum voltage is represented by Max [V ET_EA2EA1 ] and Max [V ET_ES2ES1 ], respectively.

下に示す本発明の全ての実施形態は、電荷生成またはプライミング動作に関連する。本発明の本質的な特徴に従って、これら動作の各々は、期間τ1の電荷生成およびコンディショニング開始段階と呼ばれる段階P1と、それに続く、期間τ2の加速電荷生成終了段階と呼ばれる段階P2から構成され、第2段階P2における放電領域のコンディショニングから十分な恩恵を引き出すことを所望する場合、第1段階の終点と第2段階の始点とを分離する時間は必ずしも20μsより大きい必要はない。   All embodiments of the invention described below relate to charge generation or priming operations. In accordance with an essential feature of the invention, each of these operations consists of a phase P1 called the charge generation and conditioning start phase of period τ1, followed by a phase P2 called the end of accelerated charge generation of period τ2, If it is desired to derive sufficient benefit from conditioning of the discharge region in the two-stage P2, the time separating the end of the first stage and the start of the second stage need not necessarily be greater than 20 μs.

マトリクスパネルの電荷生成またはプライミング動作について示す図1においては、電極E2(陽極)およびE1(陰極)との間の外部電圧は、次のように連続的に区別されることが可能である。
− 段階P1の開始においてVE2E1_P1_ST
− 段階P1の終了においてVE2E1_P1_ND
− 段階P2の開始においてVE2E1_P2_ST
− 段階P1の終了においてVE2E1_P2_ND
コプレーナパネルの電荷生成またはプライミング動作について示す図2および3において、一方でアドレス電極EA“(陽極)とEA1(陰極)との間の外部電圧および他方で維持電極ES2(陽極)とES1(陰極)との間の外部電圧は、次のように連続的に区別されることが可能である。
− 段階P1の開始においてVEA2EA1_P1_STおよびVES2ES1_P1_ST
− 段階P1の終了においてVEA2EA1_P1_NDおよびVES2ES1_P1_ND
− 段階P2の開始においてVEA2EA1_P2_STおよびVES2ES1_P2_ST
− 段階P1の終了においてVEA2EA1_P2_NDおよびVES2ES1_P2_ND
説明を単純にするために、同じ機能を実現する要素に対する種々の実施形態において同じ参照番号を用いている。
In FIG. 1, which shows the charge generation or priming operation of the matrix panel, the external voltage between the electrodes E2 (anode) and E1 (cathode) can be distinguished continuously as follows.
-VE2E1_P1_ST at the start of phase P1
-VE2E1_P1_ND at the end of phase P1
-VE2E1_P2_ST at the start of phase P2
-VE2E1_P2_ND at the end of phase P1
2 and 3 showing the charge generation or priming operation of the coplanar panel, on the one hand the external voltage between the address electrodes EA "(anode) and EA1 (cathode) and on the other hand the sustain electrodes ES2 (anode) and ES1 (cathode) Can be continuously distinguished as follows.
- V at the start of the stage P1 EA2EA1_P1_ST and V ES2ES1_P1_ST
- V at the end of stage P1 EA2EA1_P1_ND and V ES2ES1_P1_ND
- V at the start of step P2 EA2EA1_P2_ST and V ES2ES1_P2_ST
- V at the end of stage P1 EA2EA1_P2_ND and V ES2ES1_P2_ND
For simplicity, the same reference numerals have been used in various embodiments for elements that perform the same function.

第1実施形態:マトリクスパネルまたはコプレーナパネルの場合
図1を参照するに、2つの段階P1およびP2は次のように規定される。
− VE2E1_P1_ST<Min[VET_E2E1]である。それ故、段階P1の開始においては、前の走査またはサブ走査の間の動作からどのような電荷状態がもたらされようと、パネルのあらゆるセルにおいては放電点弧閾値より大きくなることはない。好適には、VE2E1_P1_ST≧0.9xMin[VET_E2E1]であり、それ故、弱い放電が、コンディショニング段階P1の最初からパネルの領域において生じ始める。
− VE2E1_P1_ND<Max[VET_E2E1]である。それ故、最初のコンディショニング状態を生成するために、前の動作からどのような電荷状態がもたらされようと、コンディショニング段階P1の後、パネルの各々のセルにおいては放電点弧閾値より大きい。好適には、ゆっくりした電位の増加の期間P1を不必要に上回ることがないように且つ速い電位の増加の期間P2をできるだけ速く実行するように、VE2E1_P1_ND≦1.1xMin[VET_E2E1]である。
− VE2E1_P2_ST=VE2E1_P1_NDであり、それ故、2つの段階P1とP2は、遷移を伴わずに互いにリンクされる。並びに
− VE2E1_P2_NDは、先行技術における場合と同じ方法で、すなわち、段階P2の終点において、パネルの放電領域全てで所望のプライミングレベルを得るために、規定される。
First Embodiment: In the case of a matrix panel or a coplanar panel Referring to FIG. 1, two stages P1 and P2 are defined as follows.
−VE2E1_P1_ST <Min [ VET_E2E1 ]. Therefore, at the beginning of phase P1, no cell state of the panel will be greater than the discharge firing threshold in any cell of the panel, regardless of the charge state resulting from the operation during the previous scan or sub-scan. Preferably, V E2E1 — P1 — ST ≧ 0.9 × Min [V ET — E2E1 ], so that a weak discharge starts to occur in the area of the panel from the beginning of the conditioning phase P1.
-VE2E1_P1_ND <Max [ VET_E2E1 ]. Therefore, after the conditioning phase P1, it is greater than the discharge firing threshold in each cell of the panel, regardless of the charge state resulting from the previous operation, to generate the initial conditioning state. Preferably, VE2E1_P1_ND ≤ 1.1 x Min [ VET_E2E1 ] so as not to unnecessarily exceed the slow potential increase period P1 and to execute the fast potential increase period P2 as quickly as possible. .
-VE2E1_P2_ST = VE2E1_P1_ND , so the two stages P1 and P2 are linked to each other without transition. And -VE2E1_P2_ND is defined in the same way as in the prior art, i.e. at the end of stage P2, to obtain the desired priming level in all the discharge areas of the panel.

段階P1の間に、電極間の電位VE2E1の増加速度または勾配dVE2E1/μτの瞬時値は、先行技術に従っており、すなわち、この段階の持続期間τ1を通して5V/μsより小さい。それとは対照的に、本発明に従って、段階P2の間に、電極間の電位VE2E1の増加速度または勾配dVE2E1/μτの瞬時値は、この段階の持続期間τ2を通して先行技術におけるより実質的に大きく、好適には、10V/μsより大きい。 During phase P1, the rate of increase of the potential V E2E1 between the electrodes or the instantaneous value of the slope dV E2E1 / μτ is in accordance with the prior art, ie, less than 5 V / μs throughout the duration τ1 of this phase. In contrast, according to the present invention, during the phase P2, the rate of increase of the potential V E2E1 between the electrodes or the instantaneous value of the gradient dV E2E1 / μτ is substantially greater than in the prior art throughout the duration τ2 of this phase. Large, preferably greater than 10 V / μs.

一般には、本発明に従って、それ故、電極間電位は、段階P1中のこの期間の開始におけるより、段階P2中の電荷生成期間の終点において非常に急速に増加する。プライミング動作のための時間は、従って、これらの動作のいずれかの品質を損なうことなく、非常に著しく減少される。   Generally, according to the invention, the interelectrode potential therefore increases much more rapidly at the end of the charge generation period during phase P2 than at the beginning of this period during phase P1. The time for the priming operation is therefore greatly reduced without compromising the quality of any of these operations.

第2実施形態:コプレーナパネルの場合
図2を参照するに、2つの段階P1およびP2は、次のように規定される。
− VE2E1_P1_ST<Min[VET_E2E1]である。それ故、段階P1の開始においては、前の動作からどのような電荷状態がもたらされようと、パネルのあらゆるセルにおいては放電点弧閾値より大きくなることはない。好適には、VE2E1_P1_ST<0.9xMin[VET_E2E1]であり、それ故、弱い放電が、段階P1の最初からパネルの領域において生じ始める。
− VE2E1_P1_ND<Max[VET_E2E1]である。それ故、最初のコンディショニング状態を生成するために、前の動作からどのような電荷状態がもたらされようと、コンディショニング段階P1の後、パネルの各々のセルにおいては放電点弧閾値より大きい。好適には、期間P1を不必要に上回ることがないように且つ期間P2をできるだけ速く実行するように、VE2E1_P1_ND<1.1xMin[VET_E2E1]である。
− VE2E1_P1<Min[VET_EA2EA1]であり、これは、コンディショニング段階P1の各々の瞬時τにおいて、アドレス電極間の電位差VE2E1_P1がMin[VET_EA2EA1]より小さく保たれ、それ故、マトリクス放電はこの段階の間に、パネルにおいて生成しない。電極の近くで生成される電荷に依存してP1の間にVET_EA2EA1が変化することにより、この不等号がP1のあらゆる瞬時に満足することに留意されたい。
− VEA2EA1_P1<Min[VET_EA2EA1]である。それ故、段階P2の開始において、
前の動作からどのような電荷状態がもたらされようと、パネルのあらゆるセルにおいてマトリクス放電点弧閾値より大きくなることはない。好適には、VEA2EA1_P2_ST<0.9xMin[VET_EA2EA1]であり、それ故、弱いマトリクス放電が、段階P2の最初からパネルの領域において生じ始める。
− VEA2EA1_P2_NDは、先行技術における場合と同じ方法で、すなわち、パネルの放電領域全てで所望のプライミングレベルを得るために、規定される。
Second Embodiment: Coplanar Panel Referring to FIG. 2, the two stages P1 and P2 are defined as follows.
−VE2E1_P1_ST <Min [ VET_E2E1 ]. Therefore, at the beginning of phase P1, no cell state of the panel will be greater than the discharge firing threshold, whatever the charge state from the previous operation. Preferably, VE2E1_P1_ST <0.9xMin [ VET_E2E1 ], so that a weak discharge starts to occur in the area of the panel from the beginning of phase P1.
-VE2E1_P1_ND <Max [ VET_E2E1 ]. Therefore, after the conditioning phase P1, it is greater than the discharge firing threshold in each cell of the panel, regardless of the charge state resulting from the previous operation, to generate the initial conditioning state. Preferably, VE2E1_P1_ND <1.1xMin [ VET_E2E1 ] so as not to unnecessarily exceed period P1 and to execute period P2 as fast as possible.
VE2E1_P1 <Min [ VET_EA2EA1 ], which means that at each instant τ of the conditioning phase P1, the potential difference VE2E1_P1 between the address electrodes is kept smaller than Min [ VET_EA2EA1 ] and therefore the matrix discharge is Not generated in the panel during the phase. Note that this inequality is satisfied at every instant of P1 by varying VET_EA2EA1 during P1 depending on the charge generated near the electrode.
-V EA2EA1_P1 <Min [V ET_EA2EA1 ]. Therefore, at the start of phase P2,
No matter what charge state results from the previous operation, the matrix discharge firing threshold will not be greater in any cell of the panel. Preferably, V EA2EA1_P2_ST <0.9 × Min [V ET_EA2EA1 ], so that a weak matrix discharge starts to occur in the area of the panel from the beginning of phase P2.
VEA2EA1_P2_ND is defined in the same way as in the prior art, ie to obtain the desired priming level in all the discharge areas of the panel.

段階P1の間に、維持電極間の電位VEA2EA1の増加速度または勾配dVE2E1/μτの瞬時値は先行技術におけるより実質的に大きく、好適には、10V/μsより大きい。段階P1の間に、電位VEA2EA1の増加速度は、この電位がMin[VET_EA2EA1]より小さく保たれる場合、0、0より小さくまたは0より大きくなることが可能である。 During phase P1, the rate of increase of the potential V EA2EA1 between the sustaining electrodes or the instantaneous value of the slope dV E2E1 / μτ is substantially greater than in the prior art, preferably greater than 10 V / μs. During phase P1, the rate of increase of potential V EA2EA1 can be 0, less than 0, or greater than 0 if this potential is kept less than Min [V ET_EA2EA1 ].

段階P2の間に、維持電極間の電位VEA2EA1の増加速度または勾配dVE2E1/μτの瞬時値は先行技術におけるより実質的に大きく、好適には、10V/μsより大きい。段階P1の間に、電位VES2ES1の増加速度は、0、0より小さくまたは0より大きくなることが可能である。 During the phase P2, the rate of increase of the potential V EA2EA1 between the sustain electrodes or the instantaneous value of the slope dV E2E1 / μτ is substantially greater than in the prior art, preferably greater than 10 V / μs. During phase P1, the rate of increase of potential V ES2ES1 can be less than or less than zero, zero, or zero.

一般に、本発明に従って、マトリクス放電が開始される前に気体が調整されるような方法において、電荷生成動作は、第1マトリクス放電閾値より大きくなり始める前に、全てのコプレーナ放電閾値より大きくすることにより実行される。これは、コプレーナ基板の電極にコーティングされる高い2次電子放出係数を有する材料においてコプレーナ放電が生じるため、優位であり、これにより、段階P1の間に急勾配をもつ弱い子プレーナ放電ES1−ES2を生成することを可能にする。それ故、一般に、アドレス基板の電極にコーティングされる蛍光体である材料であって、個の材料はここでは陰極として用いられる材料のごく一般的な2次電子放出特性にも拘わらず、段階P1の間に達成されるコンディショニングは、次いで、段階P2の間に、先行技術におけるより大きい勾配をもつ弱いマトリクス放電EA1−EA2を生成することを可能にする。本発明に従って、プライミング動作のために時間は、それ故、非常に著しく減少されることができ、補正動作が、これらの動作の質を決して損なうことなく、蛍光体の弱い2次電子放出特性を有するパネルを用いて達成されることができる。   Generally, in accordance with the present invention, in such a way that the gas is regulated before the matrix discharge is initiated, the charge generation operation should be greater than all coplanar discharge thresholds before it begins to be greater than the first matrix discharge threshold. Is executed by This is advantageous because a coplanar discharge occurs in the material with a high secondary emission coefficient coated on the electrodes of the coplanar substrate, whereby a weak child planar discharge ES1-ES2 with a steep gradient during phase P1. Can be generated. Therefore, in general, the material that is the phosphor coated on the electrodes of the address substrate, the individual material here being the phase P1 despite the very general secondary electron emission characteristics of the material used as cathode The conditioning achieved during then makes it possible, during the stage P2, to generate a weaker matrix discharge EA1-EA2 with a larger gradient in the prior art. In accordance with the present invention, the time for the priming operation can therefore be reduced very significantly, and the correcting operation can reduce the weak secondary electron emission properties of the phosphor without ever compromising the quality of these operations. Can be achieved using a panel having

第3実施形態:コプレーナパネルの場合
この実施形態は、制限されたマトリクス放電がコプレーナコンディショニングの期間の間に許容される点で、上記の実施形態とは異なっている。
Third Embodiment: In the case of a coplanar panel This embodiment differs from the above embodiments in that a limited matrix discharge is allowed during the period of coplanar conditioning.

図3を参照するに、2つの段階P1およびP2は次のように規定される。
− VES2ES1_P1_ST<Min[VET_ES2ES1]およびVEA2EA1_P1_ST<Min[VET_EA2EA1]である。それ故、段階P1の開始においては、前の動作からどのような電荷状態がもたらされようと、パネルのあらゆるセルにおいて、コプレーナ放電点弧閾値またはマトリクス放電点弧閾値より大きくなることはない。好適には、VES2ES1_P1_ST≧Min[VET_ES2ES1]およびVEA2EA1_P1_ST≧Min[VET_EA2EA1]である。それ故、最初のコンディショニング状態を生成するために、段階P1の終了においては、前の動作からどのような電荷状態がもたらされようと、各々のパネルのセルにおいてコプレーナ放電点弧閾値より大きくなり、また、これらのセルの全てまたは一部においてマトリクス放電点弧閾値より大きくなる。
− VEA2EA1_P2_NDは、先行技術における場合と同じ方法で、すなわち、パネルの放電領域全てで所望のプライミングレベルを得るために、規定される。
Referring to FIG. 3, the two stages P1 and P2 are defined as follows.
-VES2ES1_P1_ST <Min [ VET_ES2ES1 ] and VEA2EA1_P1_ST <Min [ VET_EA2EA1 ]. Therefore, at the beginning of phase P1, no cell state of the panel will be greater than the coplanar or matrix firing threshold in any cell of the panel, regardless of the charge state from the previous operation. Preferably, VES2ES1_P1_ST ≧ Min [ VET_ES2ES1 ] and VEA2EA1_P1_ST ≧ Min [ VET_EA2EA1 ]. Therefore, at the end of phase P1, to generate an initial conditioning state, whatever the charge state from the previous operation, will be greater than the coplanar discharge firing threshold in each panel cell. Also, in all or some of these cells the matrix discharge firing threshold will be greater.
VEA2EA1_P2_ND is defined in the same way as in the prior art, ie to obtain the desired priming level in all the discharge areas of the panel.

段階P1の間に、維持電極間の電位VES2ES1の増加速度または勾配dVE2E1/μτの瞬時値は先行技術におけるより実質的に大きく、好適には、10V/μsより大きい。段階P1の間に、電位VES2ES1の増加速度は、先行技術に従っており、すなわち5V/μsより小さい。 During phase P1, the rate of increase of the potential V ES2ES1 between the sustain electrodes or the instantaneous value of the slope dV E2E1 / μτ is substantially greater than in the prior art, preferably greater than 10 V / μs. During the phase P1, the rate of increase of the potential VES2ES1 is in accordance with the prior art, ie less than 5 V / μs.

段階P2の間に、維持電極間の電位VEA2EA1の増加速度または勾配dVE2E1/μτの瞬時値は先行技術におけるより実質的に大きく、好適には、10V/μsより大きい。段階P1の間に、電位VES2ES1の増加速度は、0、0より小さくまたは0より大きくなることが可能である。 During the phase P2, the rate of increase of the potential V EA2EA1 between the sustain electrodes or the instantaneous value of the slope dV E2E1 / μτ is substantially greater than in the prior art, preferably greater than 10 V / μs. During phase P1, the rate of increase of potential V ES2ES1 can be less than or less than zero, zero, or zero.

本発明に従って、プライミング動作のために時間は、それ故、非常に著しく減少されることができ、補正動作が、これらの動作の質を決して損なうことなく、蛍光体の弱い2次電子放出特性を有するパネルを用いて達成されることができる。   In accordance with the present invention, the time for the priming operation can therefore be reduced very significantly, and the correcting operation can reduce the weak secondary electron emission properties of the phosphor without ever compromising the quality of these operations. Can be achieved using a panel having

第4実施形態:コプレーナまたはマトリクスパネルの場合
この実施形態は、強い放電によりセルの全てまたは一部において、および弱い放電により他のセルにおいて実行されるべきP1の間に生成されるコンディショニングを提供する。これは、強い放電が維持放電である場合、好適な実施形態ではない。
Fourth Embodiment: In the case of a coplanar or matrix panel This embodiment provides the conditioning generated in all or some of the cells by a strong discharge and during P1 to be performed in other cells by a weak discharge. . This is not a preferred embodiment if the strong discharge is a sustain discharge.

第5実施形態:コプレーナまたはマトリクスパネルの場合
第5実施形態は、上記の4つの実施形態に、P1のコンディショニング効果がP2の間の放電の開始において尚もアクティブであるように、20μsより長くない期間であって、セルの全部または一部においていずれの放電も伴うことのない期間を、段階P1とP2との間に含む可能性を追加する。放電を伴わない期間を実際に用いることは、先行技術において周知であり、ここではその詳細について説明しない。内部電圧は点弧閾値より小さく保たれる必要がある。
Fifth Embodiment: In the case of a coplanar or matrix panel The fifth embodiment is different from the above four embodiments in that the conditioning effect of P1 is not longer than 20 μs, so that it is still active at the start of the discharge during P2. The possibility is added to include between the phases P1 and P2 a period of time without any discharge in all or part of the cells. The actual use of periods without discharge is well known in the prior art and will not be described in detail here. The internal voltage needs to be kept below the ignition threshold.

本発明の限定されない図を用いて上で説明した種々の実施形態は、パネルのリセット動作の間に、電極間に加えられる電位の増加速度が、先行技術に比較して増加されることを可能にする。それ故、本発明は、次の事項のいずれかを可能にする。
● プライミング動作に割り当てられる時間を減少させ且つアドレッシングまたはスイッチングのためにそれを用いることであって、これにより、パネルのピーク輝度または忠実度を改善することを可能にすること。
● または、標準的な勾配をもつプライミングの間に強い放電を有するパネルを不合格にしないことによりパネル製造の効率を高めること。
The various embodiments described above using non-limiting figures of the present invention allow the rate of increase of the potential applied between the electrodes during the reset operation of the panel to be increased compared to the prior art To Therefore, the invention allows any of the following:
Reducing the time allotted to the priming operation and using it for addressing or switching, thereby allowing the peak brightness or fidelity of the panel to be improved.
● Or to increase the efficiency of panel manufacturing by not rejecting panels with strong discharges during priming with standard slopes.

最終的に、同時提出の請求項の範囲から逸脱することなく、プラズマパネルを駆動するためにランプ信号を用いる他の事例に本発明を適用することが可能であることは、当業者には明らかに理解される。   Ultimately, it will be apparent to those skilled in the art that the present invention can be applied to other cases using a ramp signal to drive a plasma panel without departing from the scope of the concurrently filed claims. Will be understood.

本発明の実施例および比較例
前面板における2つのコプレーナ電極XおよびYとアドレッシングのための背面板における電極Aとから構成される3つの電極アレイを有する同じコプレーナ型プラズマパネルを用いて、種々のタイプの電荷等値化またはリセット信号が適用され、これらの信号の適用の間に放電の際のそれらの衝撃が評価される。
Examples and Comparative Examples of the Present Invention Using the same coplanar plasma panel having three electrode arrays composed of two coplanar electrodes X and Y on the front panel and electrodes A on the rear panel for addressing, A type of charge equalization or reset signal is applied and their impact on the discharge during the application of these signals is evaluated.

そのようなコプレーナパネルについては、先行技術から既知であり、電極に対して同じ参照符号X、YおよびAを用いて、本明細書の序節において説明している。   Such coplanar panels are known from the prior art and are described in the introduction to this specification using the same reference signs X, Y and A for the electrodes.

図4は、プライミング動作の間のパネルの種々の電極X、YおよびAに加えられる電圧信号についてのタイミング図である。ランプピークレベルVpYにより特徴付けられる線形電圧ランプは、ここでは400Vであるが、維持およびアドレス電極Y(上記の一般的実施形態のES2と一致するここにおける電極EA2に対応する)に加えられる。これが過ぎれば、一定信号VpXが維持のみのために機能するX電極に加えられ、一定信号VA=0が他の基板に設けられたアドレス電極Aに加えられる。本発明を用いておよび用いないで過度の急勾配なランプに対するパネルの応答を示すために、これらの信号を用いている。 FIG. 4 is a timing diagram for voltage signals applied to the various electrodes X, Y and A of the panel during the priming operation. A linear voltage ramp, characterized by a ramp peak level V pY , here at 400 V, is applied to a sustain and address electrode Y (corresponding to electrode EA2 here, which is consistent with ES2 of the general embodiment described above). After this, the constant signal VpX is applied to the X electrode which functions only for maintenance, and the constant signal VA = 0 is applied to the address electrode A provided on another substrate. These signals are used to indicate the panel's response to excessively steep ramps with and without the present invention.

各々のプライミング動作の間に、偶然に生じる可能性があり通常使用において損なわれる強い放電Dの強度は、スクリーンの放電領域の群の前に設けられる光に敏感なセンサを用いて記録される。 During each priming operation, the intensity of the strong discharge D S impaired in coincidence may occur in normal use, it is recorded using a sensitive sensor to light provided before the group of screen discharge area .

得られた記録は図5乃至7に対応している。これらの記録全ては、コプレーナ電極Xの一定のバイアス信号VpXの値を除いて、同じプライミング動作状況下であって、特に線形ランプ信号の適用下で、得られる。 The records obtained correspond to FIGS. All of these recordings are obtained under the same priming operating conditions, except for the value of the constant bias signal VpX of the coplanar electrode X, especially under the application of a linear ramp signal.

− 図5について説明する。VpX=+100Vである。少なくとも維持のために機能する電極YおよびXの間の内部点弧閾値には、アドレス電極間の内部点弧閾値より遅く達する。マトリクス放電は、それ故、マトリクス放電が優先される。セルの予めのコンディショニングがない場合、過度に急な勾配値のための多くの強い放電Dが観察される。 Referring to FIG. V pX = + 100V. The internal firing threshold between the electrodes Y and X, which serves at least for maintenance, is reached later than the internal firing threshold between the address electrodes. Matrix discharges therefore have priority over matrix discharges. If there is no pre-conditioning of the cells, many strong discharge D S for the excessively steep gradient value is observed.

− 図8について説明する。VpX=−120Vである。アドレス電極YおよびAの間の内部点弧閾値は、少なくとも維持のために機能する電極YおよびXの間の内部点弧閾値より遅い。それ故、コプレーナ放電の開始が優先される。図8は、弱いコプレーナ放電によりセルの予めのコンディショニングによる強い放電DSが生じていないことを示している。そのような設定により本発明が説明される。 Referring to FIG. A V pX = -120V. The internal firing threshold between address electrodes Y and A is at least slower than the internal firing threshold between electrodes Y and X, which serves for maintenance. Therefore, the start of the coplanar discharge is given priority. FIG. 8 shows that weak coplanar discharge does not cause strong discharge DS due to pre-conditioning of the cell. Such a setting describes the invention.

図6および7は中間的状態に対応しており、VpXはそれぞれ0Vおよび−80Vであり、強い放電DSの許容できない残留が観察される。   Figures 6 and 7 correspond to the intermediate state, where VpX is 0V and -80V, respectively, and an unacceptable residue of strong discharge DS is observed.

各々のプライミング動作の間に、少なくとも維持のために機能する電極YおよびXの間の電位差、並びにアドレス電極YおよびAの間の電位差は、それ故、同じ線形勾配と共に増加し、上記の本発明の第2の一般的な実施形態に対応しており、図2に示したケースの1つに類似する状況が生じる。それ故、図8により示したような本発明の実施形態に従って、アドレス電極Aに関してコプレーナ電極Xを十分負にバイアスすることにより、コプレーナ放電が十分優先される第1段階P1からプライミング動作は開始する。アドレス電極YおよびAの間の特定の電圧レベルより大きい場合、放電領域がコプレーナ放電により予め“コンディショニング”されるためにこのとき強い放電を生成することなく、マトリクス放電はマトリクス点弧閾値より大きくなるために必然的に生成される。それ故、XおよびAにおけるそれぞれのバイアス電圧は、各々のセルの最初のコンディショニング状態を生成する子プレーナ放電のみにより特徴付けられる段階P1を決定する。図6および7に示す中間状態は、特定のセルにおけるコプレーナ放電およびマトリクス放電が同時にアクティブであることに対応している。YおよびAの間に適用される勾配は、YおよびXの間に適用される勾配と同じであるため、不十分なコンディショニングは強い放電をもたらす。強い放電DSを回避するために、本発明に従った解決方法は、上記の本発明の第3の一般的な実施形態のように、電極YおよびAの間の緩やかな初期勾配を適用する。   During each priming operation, the potential difference between the electrodes Y and X, which function at least for maintenance, and the potential difference between the address electrodes Y and A therefore increase with the same linear slope, and 2 and a situation similar to one of the cases shown in FIG. 2 results. Therefore, according to the embodiment of the present invention as shown by FIG. 8, by priming the coplanar electrode X sufficiently negative with respect to the address electrode A, the priming operation starts from the first stage P1 where the coplanar discharge is sufficiently prioritized. . Above a certain voltage level between the address electrodes Y and A, the matrix discharge will be greater than the matrix firing threshold without producing a strong discharge at this time, since the discharge area is pre-conditioned by the coplanar discharge. Inevitably generated for. Therefore, the respective bias voltages at X and A determine a stage P1 characterized by only the child planar discharge that produces the initial conditioning state of each cell. The intermediate states shown in FIGS. 6 and 7 correspond to coplanar discharge and matrix discharge in a particular cell being simultaneously active. Since the gradient applied between Y and A is the same as the gradient applied between Y and X, poor conditioning results in a strong discharge. To avoid a strong discharge DS, the solution according to the invention applies a gradual initial gradient between the electrodes Y and A, as in the third general embodiment of the invention described above.

本発明の第1実施形態に従って、電荷生成動作の間にマトリクスパネルの電極の間に電位差を加えるためのタイミング図である。FIG. 4 is a timing diagram for applying a potential difference between electrodes of a matrix panel during a charge generation operation according to the first embodiment of the present invention. 本発明の第2実施形態に従って、電荷生成動作の間にコプレーナパネルの維持電極の間およびアドレス電極の間に電位差を加えるためのタイミング図である。FIG. 7 is a timing diagram for applying a potential difference between sustain electrodes and between address electrodes of a coplanar panel during a charge generation operation according to a second embodiment of the present invention. 本発明の第3実施形態に従って、電荷生成動作の間にコプレーナパネルの維持電極の間およびアドレス電極の間に電位差を加えるためのタイミング図である。FIG. 11 is a timing diagram for applying a potential difference between sustain electrodes and between address electrodes of a coplanar panel during a charge generation operation according to a third embodiment of the present invention. 上記説明において示した詳細な実施例に従って、先行技術のタイミング図と比較して本発明の利点を明らかにするために、電荷生成動作の間に従来のコプレーナパネルの3つの電極アレイに電圧を加えるための一般的なタイミング図であり、According to the detailed embodiment shown in the above description, a voltage is applied to a three-electrode array of a conventional coplanar panel during a charge generation operation to demonstrate the advantages of the present invention compared to prior art timing diagrams. Is a general timing diagram for 速いタイミング図に従って3つの電極アレイに電圧を加えるとき、残念ながら現れる強い放電であって、本発明により規定する範囲外にある強い放電を示す図である。FIG. 4 shows a strong discharge which unfortunately appears when applying a voltage to the three-electrode array according to the fast timing diagram and which is outside the range defined by the present invention. 速いタイミング図に従って3つの電極アレイに電圧を加えるとき、残念ながら現れる強い放電であって、本発明により規定する範囲外にある強い放電を示す図である。FIG. 4 shows a strong discharge which unfortunately appears when applying a voltage to the three-electrode array according to the fast timing diagram and which is outside the range defined by the present invention. 速いタイミング図に従って3つの電極アレイに電圧を加えるとき、残念ながら現れる強い放電であって、本発明により規定する範囲外にある強い放電を示す図である。FIG. 4 shows a strong discharge which unfortunately appears when applying a voltage to the three-electrode array according to the fast timing diagram and which is outside the range defined by the present invention. 本発明が提供する優位性について示す図であり、すなわち、速いタイミング図に従って3つの電極アレイに電圧を加えるときの強い放電のない状態を示す図である。FIG. 3 illustrates the advantage provided by the present invention, i.e., without strong discharge when applying voltages to three electrode arrays according to a fast timing diagram.

Claims (11)

メモリ効果をもつACプラズマであって、2つの基板であってそれらの間に放電気体を含む空間を開けた2つの基板と、2つの基板の間の空間において光放電領域が規定される交点において少なくともアドレッシングのための役割を果たす交差する電極(E2、E1)とから構成される、ACプラズマ;並びに
前記放電領域をリセットするかまたは電荷を等値化することを意図された動作を実行するために適切である電圧信号を前記電極に加えるために適切である駆動手段;
から構成される表示装置であって、
前記駆動手段は、放電領域の群をリセットする特定動作の間に、
パネルの各々の放電領域が前記領域を少なくともアドレッシングし且つ交差するための役割を果たす電極の間において外部マトリクス点弧閾値電圧(VET_E2E1)を有する場合、並びにMin[VET_E2E1]およびMax[VET_E2E1]それぞれが前記群の領域のマトリクス点弧電圧(VET_E2E1)の最小値および最大値である場合、
E2E1がMin[VET_E2E1]とMax[VET_E2E1]との間にある瞬時の間にVE2E1の増加の最大勾配より大きい勾配である動作勾配の終わりと呼ばれるものにより、前記リセット動作の間にVE2E1が値1.1xMax[VET_E2E1]より大きくなるとすぐ、この群の前記領域を少なくとも交差し且つアドレッシングするための役割を果たす電極の間に加えられる電位差VE2E1が増加する、
ようにデザインされていることを特徴とする表示装置。
An AC plasma having a memory effect, wherein two substrates are separated from each other by a space containing a discharge gas, and at an intersection where a photodischarge region is defined in the space between the two substrates. An AC plasma comprising at least an intersecting electrode (E2, E1) serving for addressing; and for performing an operation intended to reset the discharge region or to equalize the charge. Driving means suitable for applying a voltage signal to said electrode that is suitable for:
A display device comprising:
The driving unit, during a specific operation of resetting a group of discharge areas,
If each discharge region of the panel has an external matrix firing threshold voltage (V ET — E2E1 ) between the electrodes that at least serves to address and cross said region, and Min [V ET — E2E1 ] and Max [V ET — E2E1 ] Where each is the minimum and maximum value of the matrix firing voltage (V ET — E2E1 ) in the group area,
By what V E2E1 called the end of the operation the gradient is greater slope than the maximum slope of increase of V E2E1 during the instants is between Max [V ET_E2E1] and Min [V ET_E2E1], during the reset operation As soon as V E2E1 is greater than the value 1.1 × Max [V ET — E2E1 ], the potential difference V E2E1 applied between the electrodes which at least crosses and serves to address the area of this group increases.
A display device characterized by being designed as follows.
請求項1に記載の表示装置であって、少なくともアドレッシングのための役割を果たす電極の間の電位差を増加させるための前記動作勾配の終わりは5V/μsより大きい、ことを特徴とする表示装置。   2. The display device according to claim 1, wherein the end of the operating gradient for increasing the potential difference between the electrodes serving at least for addressing is greater than 5 V / [mu] s. 請求項2に記載の表示装置であって、少なくともアドレッシングのための役割を果たす電極の間の電位差を増加させるための前記動作勾配の終わりは10V/μsより大きい、ことを特徴とする表示装置。   3. The display device according to claim 2, wherein the end of the operating gradient for increasing the potential difference between the electrodes serving at least for addressing is greater than 10 V / [mu] s. 請求項1に記載の表示装置であって、前記各々の特定のリセット動作の間に、少なくともアドレッシングのための役割を果たす電極の間に加えられる前記電位差(VE2E1)は、Min[VET_E2E1]<VE2E1<Max[VET_E2E1]のとき一様且つ厳密に増加する、ことを特徴とする表示装置。 2. The display device according to claim 1, wherein the potential difference (V E2E1 ) applied between the electrodes serving at least for addressing during each of the specific reset operations is Min [V ET_E2E1 ]. The display device, which increases uniformly and strictly when <V E2E1 <Max [V ET_E2E1 ]. メモリ効果をもつACプラズマであって、2つの基板であってそれらの間に放電気体を含む空間を開けた2つの基板と、2つの基板の間の空間において光放電領域が規定される交点において少なくともアドレッシングのための役割を果たす交差する電極(E2、E1)と、少なくとも2つの電極(EA2、EA1)のアレイであって少なくとも維持のための役割を果たし且つこれらのアレイの各々の電極(ES2、ES1)の1つが各々の放電領域を横切るように備えられた少なくとも2つの電極(ES2、ES1)のアレイと、から構成される、ACプラズマ;並びに
前記放電領域をリセットするかまたは電荷を等値化することを意図されたリセット動作を実行するために適切である電圧信号を前記電極(EA2、EA1、ES2、ES1)に加えるために適切である駆動手段;
から構成される表示装置であって、
前記駆動手段は、放電領域の群をリセットする特定動作の間に、
パネルの各々の放電領域が前記領域を少なくともアドレッシングし且つ交差する役割を果たす電極(EA2、EA1)の間において外部マトリクス点弧閾値電圧(VET_EA2EA1)を有する場合、Min[VET_EA2EA1]およびMax[VET_EA2EA1]それぞれが前記群の領域のマトリクス点弧電圧の最小値および最大値である場合、パネルの各々の放電領域が前記領域を横切り且つ少なくとも維持のための役割を果たす電極(ES2、ES1)の間において外部コプレーナ点弧閾値電圧を有する場合、並びに、Min[VET_ES2ES1]およびMax[VET_ES2ES1]それぞれは前記群の領域のコプレーナ点弧電圧(VET_ES2ES1)の最小値および最大値である場合、
少なくともこの群の前記領域を横切り且つ維持するための役割を果たす電極(ES2、ES1)の間に加えられる電位差VES2ES1が値Max[VET_ES2ES1]より大きくならず且つ少なくとも維持の役割を果たすこれらの電極(ES2、ES1)の間に加えられる電位差VES2ES1が値Max[VET_ES2ES1]より大きくなるとすぐ動作勾配の終わりと呼ばれるものにより増加する一方、少なくともこの群の前記領域を交差し且つアドレッシングするための役割を果たす電極(EA2、EA1)の間に加えられる電位差VEA2EA1は値Min[VET_EA2EA1]より大きくならないかまたは、
ES2ES1がMin[VET_ES2ES1]とMax[VET_ES2ES1]との間にある瞬時の間にVEA2EA1の増加についての最大勾配より大きい勾配である正の動作勾配の終わりと呼ばれるものにより、前記領域を少なくとも横切り且つ維持する役割を果たす電極(ES2、ES1)の間に加えられる電位差VES2ES1が値Max[VET_ES2ES1]より大きくなるとすぐ、この群の前記領域を少なくとも交差し且つアドレッシングする役割を果たす電極(EA2、EA1)の間に加えられる電位差VES2ES1は増加するかどちらかである、
ようにデザインされていることを特徴とする表示装置。
An AC plasma having a memory effect, wherein two substrates are separated from each other by a space containing a discharge gas, and at an intersection where a photodischarge region is defined in the space between the two substrates. An array of intersecting electrodes (E2, E1) serving at least for addressing and at least two electrodes (EA2, EA1) serving at least for maintenance and each electrode (ES2 , ES1) comprising an array of at least two electrodes (ES2, ES1) arranged across each discharge area; and an AC plasma; and resetting the charge area or charging the charge, etc. The voltage signals (EA2, EA1, ES2, ES1) that are suitable for performing a reset operation intended to be Driving means that are suitable for adding to
A display device comprising:
The driving unit, during a specific operation of resetting a group of discharge areas,
If each discharge region of the panel has an external matrix firing threshold voltage (V ET — EA2EA1 ) between the electrodes (EA 2, EA 1) that serves at least to address and cross the regions, Min [V ET —EA 2EA1 ] and Max [ V ET — EA2EA1 ] electrodes (ES2, ES1) where each discharge region of the panel traverses the region and at least serves to maintain it, if each is the minimum and maximum value of the matrix firing voltage of the group region , And when Min [V ET_ES2ES1 ] and Max [V ET_ES2ES1 ] are the minimum and maximum values of the coplanar firing voltage (V ET_ES2ES1 ) in the region of the group, respectively. ,
The potential difference V ES2ES1 applied between the electrodes (ES2, ES1) which at least serves to traverse and maintain the regions of this group is not greater than the value Max [V ET_ES2ES1 ] and at least plays a role of maintenance As soon as the potential difference V ES2ES1 applied between the electrodes (ES2, ES1) is greater than the value Max [V ET_ES2ES1 ], it is increased by what is called the end of the operating gradient, while at least crossing and addressing said area of this group. The potential difference V EA2EA1 applied between the electrodes (EA2, EA1), which fulfills the following function, does not become greater than the value Min [V ET_EA2EA1 ] or
By what V ES2ES1 called end of positive operating slope is greater slope than the maximum slope of increase of V EA2EA1 between instant lying between Max [V ET_ES2ES1] and Min [V ET_ES2ES1], the region As soon as the potential difference V ES2ES1 applied between the electrodes (ES2, ES1) which at least crosses and maintains becomes greater than the value Max [V ET_ES2ES1 ], the electrodes which at least cross and address this region of this group The potential difference V ES2ES1 applied during (EA2, EA1) is either increased,
A display device characterized by being designed as follows.
請求項5に記載の表示装置であって、少なくともアドレッシングのための役割を果たす電極の間の電位差を増加させるための前記動作勾配の終わりは5V/μsより大きい、ことを特徴とする表示装置。   6. The display device according to claim 5, wherein the end of the operating gradient for increasing the potential difference between the electrodes serving at least for addressing is greater than 5 V / [mu] s. 請求項6に記載の表示装置であって、少なくともアドレッシングのための役割を果たす電極の間の電位差を増加させるための前記動作勾配の終わりは10V/μsより大きい、ことを特徴とする表示装置。   7. The display device according to claim 6, wherein the end of the operating gradient for increasing the potential difference between the electrodes serving at least for addressing is greater than 10 V / μs. 請求項5に記載の表示装置であって、VES2ES1がMin[VET_ES2ES1]とMax[VET_ES2ES1]との間にあるとき、少なくとも維持のための役割を果たす電極の間に加えられる電位差VES2ES1は、5V/μsより大きい動作勾配の始まりと呼ばれるものにより増加する、ことを特徴とする表示装置。 6. The display device according to claim 5, wherein when VES2ES1 is between Min [ VET_ES2ES1 ] and Max [ VET_ES2ES1 ], a potential difference VES2ES1 applied between electrodes that at least serves for maintenance. Is increased by what is referred to as the onset of an operating gradient greater than 5 V / μs. 請求項8に記載の表示装置であって、少なくともアドレッシングのための役割を果たす電極の間の電位差を増加させるための前記動作勾配の始まりは10V/μsより大きい、ことを特徴とする表示装置。   9. The display device according to claim 8, wherein the onset of the operating gradient for increasing the potential difference between the electrodes serving at least for addressing is greater than 10 V / [mu] s. 請求項5に記載の表示装置であって、各々の前記特定のリセット動作の間に、少なくともアドレッシングのための役割を果たす電極の間に加えられる前記電位差(VEA2EA1)はMin[VET_EA2EA1]<VEA2EA1<Max[VET_EA2EA1]のとき厳密に増加する、ことを特徴とする表示装置。 6. The display device according to claim 5, wherein during each of the specific reset operations, the potential difference (V EA2EA1 ) applied at least between the electrodes serving for addressing is Min [V ET_EA2EA1 ] <. A display device strictly increasing when V EA2EA1 <Max [V ET_EA2EA1 ]. 請求項5に記載の表示装置であって、各々の前記特定の電荷等値化動作またはリセット動作の間に、少なくとも維持のための役割を果たす電極の間に加えられる前記電位差(VES2ES1)はMin[VET_ES2ES1]<VES2ES1<Max[VET_ES2ES1]のとき厳密に増加する、ことを特徴とする表示装置。 6. The display device according to claim 5, wherein during each of the specific charge equalization operations or reset operations, the potential difference (V ES2ES1 ) applied between the electrodes serving at least for maintenance is: A display device, which strictly increases when Min [V ET_ES2ES1 ] <V ES2ES1 <Max [V ET_ES2ES1 ].
JP2004029754A 2003-02-06 2004-02-05 Plasma display device having driving means suitable for performing fast charge equalization operation Expired - Fee Related JP4838983B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0301370A FR2851073A1 (en) 2003-02-06 2003-02-06 PLASMA DISPLAY DEVICE HAVING DRIVING MEANS ADAPTED FOR REALIZING FAST EQUALIZATION OPERATIONS
FR0301370 2003-02-06

Publications (2)

Publication Number Publication Date
JP2004240430A true JP2004240430A (en) 2004-08-26
JP4838983B2 JP4838983B2 (en) 2011-12-14

Family

ID=32606005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004029754A Expired - Fee Related JP4838983B2 (en) 2003-02-06 2004-02-05 Plasma display device having driving means suitable for performing fast charge equalization operation

Country Status (6)

Country Link
EP (1) EP1445756A3 (en)
JP (1) JP4838983B2 (en)
KR (1) KR101049866B1 (en)
CN (1) CN100410987C (en)
FR (1) FR2851073A1 (en)
TW (1) TW200428331A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340447B2 (en) * 2017-06-07 2019-07-02 International Business Machines Corporation Three-terminal metastable symmetric zero-volt battery memristive device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352924A (en) * 1998-06-05 1999-12-24 Fujitsu Ltd Driving method of gas discharge device
JP2000501199A (en) * 1995-11-29 2000-02-02 プラズマコ・インコーポレイテッド High contrast plasma display
JP2000259117A (en) * 1999-03-10 2000-09-22 Matsushita Electric Ind Co Ltd Driving method for plasma display panel
JP2001242824A (en) * 2000-02-28 2001-09-07 Mitsubishi Electric Corp Driving method for plasma display panel, plasma display device and driving device for the panel
JP2002014650A (en) * 2000-06-28 2002-01-18 Nec Corp Ac type plasma display driving method
JP2002132208A (en) * 2000-10-27 2002-05-09 Fujitsu Ltd Driving method and driving circuit for plasma display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000030065A1 (en) * 1998-11-13 2000-05-25 Matsushita Electric Industrial Co., Ltd. A high resolution and high luminance plasma display panel and drive method for the same
JP3466098B2 (en) 1998-11-20 2003-11-10 富士通株式会社 Driving method of gas discharge panel
CN1307324A (en) * 2000-01-26 2001-08-08 达碁科技股份有限公司 Plasma display panel driving method and equipment
JP2003005707A (en) 2001-06-18 2003-01-08 Hitachi Ltd Plasma display device, and driving method of plasma display panel
KR100438907B1 (en) * 2001-07-09 2004-07-03 엘지전자 주식회사 Driving Method of Plasma Display Panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000501199A (en) * 1995-11-29 2000-02-02 プラズマコ・インコーポレイテッド High contrast plasma display
JPH11352924A (en) * 1998-06-05 1999-12-24 Fujitsu Ltd Driving method of gas discharge device
JP2000259117A (en) * 1999-03-10 2000-09-22 Matsushita Electric Ind Co Ltd Driving method for plasma display panel
JP2001242824A (en) * 2000-02-28 2001-09-07 Mitsubishi Electric Corp Driving method for plasma display panel, plasma display device and driving device for the panel
JP2002014650A (en) * 2000-06-28 2002-01-18 Nec Corp Ac type plasma display driving method
JP2002132208A (en) * 2000-10-27 2002-05-09 Fujitsu Ltd Driving method and driving circuit for plasma display panel

Also Published As

Publication number Publication date
JP4838983B2 (en) 2011-12-14
TW200428331A (en) 2004-12-16
KR101049866B1 (en) 2011-07-19
EP1445756A2 (en) 2004-08-11
CN100410987C (en) 2008-08-13
CN1521716A (en) 2004-08-18
FR2851073A1 (en) 2004-08-13
EP1445756A3 (en) 2009-02-25
KR20040071627A (en) 2004-08-12

Similar Documents

Publication Publication Date Title
US6414653B1 (en) Driving system for a plasma display panel
KR100433464B1 (en) Method for driving AC plasma display
US7463220B2 (en) Plasma display device and method of driving plasma display panel
US6597334B1 (en) Driving method of plasma display panel
WO2005114626A1 (en) Plasma display panel driving method
JP2000047634A (en) Driving method of plasma display device
US20060145997A1 (en) Plasma display panel drive method
JPH1165514A (en) Drive method of plasma display panel
JP2002215085A (en) Plasma display panel and driving method therefor
TWI285389B (en) Plasma display panel
JP3028075B2 (en) Driving method of plasma display panel
US6677714B2 (en) Method for driving an alternating current plasma display panel and circuit therefor
JP2004170446A (en) Method for driving plasma display panel
JP4577681B2 (en) Driving method of plasma display panel
JP4838983B2 (en) Plasma display device having driving means suitable for performing fast charge equalization operation
JP4075878B2 (en) Driving method of plasma display panel
JP2003295817A (en) Method of driving plasma display panel
JP4802650B2 (en) Driving method of plasma display panel
JP4239779B2 (en) Plasma display panel
WO2007079063A2 (en) Driving method for significantly reducing addressing time in plasma display panel
US7561121B2 (en) Priming method in a plasma panel
JP4461733B2 (en) Driving method of plasma display panel
KR100813336B1 (en) Plasma display device and driving method thereof
JP2001022322A (en) Driving method of plasma display panel
JP2001306027A (en) Method for driving plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees