KR20040071627A - Plasma display device provided with drive means suitable for carrying out rapid charge equalization operations - Google Patents

Plasma display device provided with drive means suitable for carrying out rapid charge equalization operations Download PDF

Info

Publication number
KR20040071627A
KR20040071627A KR1020040007191A KR20040007191A KR20040071627A KR 20040071627 A KR20040071627 A KR 20040071627A KR 1020040007191 A KR1020040007191 A KR 1020040007191A KR 20040007191 A KR20040007191 A KR 20040007191A KR 20040071627 A KR20040071627 A KR 20040071627A
Authority
KR
South Korea
Prior art keywords
electrodes
es2es1
discharge
addressing
ea2ea1
Prior art date
Application number
KR1020040007191A
Other languages
Korean (ko)
Other versions
KR101049866B1 (en
Inventor
파스칼 드노이엘르
끌로드 메이셍
하쌍느 그르무
Original Assignee
톰슨 프라즈마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 프라즈마 filed Critical 톰슨 프라즈마
Publication of KR20040071627A publication Critical patent/KR20040071627A/en
Application granted granted Critical
Publication of KR101049866B1 publication Critical patent/KR101049866B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2948Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by increasing the total sustaining time with respect to other times in the frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level

Abstract

PURPOSE: A plasma display device comprising a driver unit appropriate for performing a fast charge equalization operation is provided to reduce a sustain period of a discharge area reset operation as maintaining an equalization level of various discharge areas, without decreasing efficiency. CONSTITUTION: A discharge ignition threshold value does not exceed at a random cell of a panel without regard to charge state induced from an operation during a prior scan or sub scan before a step(P1), and a weak discharge begins to start at an area of the panel from the start of a condition setting step(P1). The discharge ignition threshold value exceeds at each cell of the panel after the condition setting step(P1) without regard to the charge state induced from the prior operation to generate initial condition setting state. Increasing rate of a potential between electrodes or a temporary value of a slope of the potential is higher than 10V/micro second, during a step(P2).

Description

빠른 전하 균등화 동작을 수행하는데 적합한 구동 수단을 구비하는 플라즈마 디스플레이 디바이스{PLASMA DISPLAY DEVICE PROVIDED WITH DRIVE MEANS SUITABLE FOR CARRYING OUT RAPID CHARGE EQUALIZATION OPERATIONS}Plasma display device having a drive means suitable for performing fast charge equalization operation {PLASMA DISPLAY DEVICE PROVIDED WITH DRIVE MEANS SUITABLE FOR CARRYING OUT RAPID CHARGE EQUALIZATION OPERATIONS}

본 발명은, 적어도 어드레싱을 위해 작용하는 교차 전극을 갖고 메모리 효과를 갖는 AC형 플라즈마 패널과, 이 패널의 방전 영역에서 충전-균등화(또는 리셋), 어드레스 및 지속(sustain) 동작을 수행하는데 적합한 이러한 패널의 구동 수단을 포함하는 디스플레이 디바이스에 관한 것으로, 상기 디바이스에는 적어도 지속을 위해 작용하는 공동 평면(coplanar) 전극이 선택적으로 제공된다:The present invention provides an AC-type plasma panel having a memory effect with at least a cross-electrode that acts for addressing, and such a system suitable for performing charge-equalization (or reset), address and sustain operations in the discharge region of the panel. A display device comprising drive means for a panel, wherein the device is optionally provided with a coplanar electrode which acts at least for sustaining:

일반적으로, 메모리 효과를 갖는 AC 플라즈마 디스플레이 패널(PDP)은 그 사이에 방전 가스를 포함하는 공간이 존재하는 2개의 평행 플레이트를 포함하며; 상기 플레이트 사이에서, 일반적으로 이들 플레이트의 내면에, 이와 같은 패널은 수 개의 전극 어레이, 즉:In general, an AC plasma display panel (PDP) having a memory effect includes two parallel plates in which a space containing a discharge gas exists between them; Between the plates, usually on the inner surface of these plates, such a panel has several electrode arrays, namely:

- 일반적으로 2개의 교차 전극 어레이로서, 각각은 상이한 플레이트, 이에따라 비-공동 평면상에 위치하고, 방전에 어드레스하기 위해 작용하며, 상기 전극의 교차부에서, 플레이트 사이의 공간에, 광 방전 영역이 한정되는, 2개의 교차 전극 어레이와;Generally two arrays of cross electrodes, each located on a different plate, thus a non-coplanar plane, acting to address the discharge, and at the intersection of the electrodes, in the space between the plates, a light discharge region is defined Two crossed electrode arrays;

- 동일한 기판 상에 위치하고 방전을 지속시키기 위해 작용하는 적어도 2개의 평행 공동 평면의 전극 어레이로서, 이들 어레이는 특히 메모리 효과를 제공하기 위해 유전층으로 덮이고; 이러한 유전층 자체는 일반적으로 산화 마그네슘(magnesia)을 주원료로 하는 보호 및 2차 전자 방출 층으로 덮이는, 적어도 2개의 평행 공동 평면의 전극 어레이를 구비한다.At least two parallel co-planar electrode arrays located on the same substrate and acting to sustain a discharge, these arrays being in particular covered with a dielectric layer to provide a memory effect; This dielectric layer itself generally comprises an array of electrodes of at least two parallel coplanar surfaces, which are covered with a protective and secondary electron emission layer based on magnesium oxide.

지속 어레이의 각 전극은, 다른 지속 어레이의 전극과 함께, 일반적으로 패널의 방전 영역의 행을 따라 분포된 연속적인 광 방전 영역을 그 사이에 한정하는 한 쌍의 전극을 형성한다.Each electrode of the sustained array, together with the electrodes of the other sustained array, forms a pair of electrodes that generally define a continuous light discharge region distributed therebetween along a row of discharge regions of the panel.

광 방전 영역은 패널 상에 2차원 매트릭스를 형성한다; 각 영역은 광을 방출할 수 있어서, 매트릭스는 디스플레이될 이미지를 디스플레이한다.The light discharge regions form a two-dimensional matrix on the panel; Each region can emit light, such that the matrix displays the image to be displayed.

일반적으로, 공동 평면의 전극 어레이 중 하나는 어드레싱 및 지속 모두를 위해 작용한다. 이러한 특정한 경우에, 상기 전극 어레이를 이후부터 Y라 지칭하고, 공동 평면의 제 2 전극 어레이를 X라 지칭하고, Y 및 X에 직교하고 다른 플레이트 상에 위치하는 어드레스 전극 어레이를 A라 지칭할 것이다. 그러므로, 전극 어레이(X 및 Y)는 방전 영역의 행에 전력 공급(supply)하는 반면, 어드레싱을 위해서만 작용하는 전극 어레이(A)는 방전 영역의 열에 전력 공급한다.In general, one of the coplanar electrode arrays serves for both addressing and persistence. In this particular case, the electrode array will hereinafter be referred to as Y, the co-planar second electrode array as X, and the address electrode array orthogonal to Y and X and located on another plate will be referred to as A. . Therefore, electrode arrays X and Y supply power to the rows of discharge regions, while electrode array A, which acts only for addressing, powers the columns of discharge regions.

적어도 상이한 칼라를 방출하는 인접한 방전 영역은 일반적으로 배리어장벽(barrier rib)으로 경계가 정해지고; 일반적으로 이들 장벽은 플레이트 사이에 스페이서(spacer)의 역할을 한다.Adjacent discharge regions that emit at least different colors are generally delimited by a barrier rib; Typically these barriers serve as spacers between the plates.

광 방전 영역의 벽은 일반적으로 광 방전에서 나오는 자외선 방사선에 민감한 형광체로 부분적으로 코팅되고; 인접한 방전 영역에는, 3개의 인접한 영역의 조합이 화소 또는 픽셀을 형성하는 방식으로 서로 다른 원색을 방출하는 형광체가 제공된다.The walls of the light discharge region are generally partially coated with phosphors sensitive to ultraviolet radiation from the light discharge; Adjacent discharge regions are provided with phosphors that emit different primary colors in such a way that a combination of three adjacent regions form a pixel or pixels.

사실상, 이들 형광체는 배리어 장벽의 경사벽 및 이들 장벽을 지탱하는 플레이트를 덮으며, 상기 플레이트는 일반적으로 어드레싱을 위해서만 작용하는 전극 어레이를 지탱하고; 그러므로, 어드레스 전극은 형광체로 덮인다.In fact, these phosphors cover the inclined walls of the barrier barriers and the plates supporting these barriers, which plates generally carry an electrode array which acts only for addressing; Therefore, the address electrode is covered with the phosphor.

플라즈마 패널이 동작될 때, 이미지를 디스플레이 하기 위해, 연속적인 디스플레이 또는 서브디스플레이 동작은 방전 영역의 매트릭스를 사용하여 수행되고; 일반적으로 각 서브디스플레이 동작은,When the plasma panel is operated, in order to display an image, a continuous display or subdisplay operation is performed using a matrix of discharge regions; In general, each subdisplay operation is

- 첫 번째로, 선택적 어드레스 단계로서, 이 단계의 목적은, 방전 영역에서 교차 어드레스 전극 사이에 적어도 하나의 전압 펄스를 인가함으로써, 활성화될 각 방전 영역에서 유전층 상의 전기 전하를 변형시키기 위한 것인, 선택적 어드레스 단계와;Firstly, as an optional addressing step, the purpose of this step is to modify the electrical charge on the dielectric layer in each discharge area to be activated by applying at least one voltage pulse between the cross-address electrodes in the discharge area. An optional address step;

- 두 번째로, 비-선택적 지속 단계로서, 이 단계 동안 이전에 활성화되었던 방전 영역에서만 연속적인 광 방전을 야기하도록 지속 쌍의 전극 사이에 연속적인 전압 펄스를 인가하는, 비-선택적 지속 단계를 포함한다.Second, a non-selective sustaining step comprising a non-selective sustaining step, in which a continuous voltage pulse is applied between the electrodes of the sustaining pair to cause continuous light discharge only in the discharge region previously activated during this do.

서브디스플레이 동작 이후에, 방전 영역은, 특히 이러한 서브디스플레이 동작 동안 이들 영역이 활성화되는 지의 여부에 따라 매우 상이한 내부 전기 전압 상태에 있을 수 있고; 다른 인자는, 이들 영역에 대응하는 형광체의 특성, 패널 제조 공정과 연관되는, 이들 방전 영역의 치수적(dimensional) 특성에서의 부득이한 변동과, 이들 영역의 벽의 표면 결합에서의 변동과 같은 내부 전압 상태에서의 이러한 분산에 기여한다.After the subdisplay operation, the discharge regions can be in very different internal electrical voltage states, especially depending on whether these regions are activated during such subdisplay operations; Other factors include internal voltages such as undesired fluctuations in the dimensional characteristics of these discharge regions, associated with the characteristics of the phosphors corresponding to these regions, the panel manufacturing process, and variations in surface bonding of the walls of these regions. Contribute to this dispersion in state.

내부 전압 상태를 어드레싱될 모든 방전 영역에 대해 동일하게 하기 위해, 이러한 영역을 균등하게 하는 단계가 대부분의 어드레스 단계보다 선행하며, 특히, 그 목적은, 이전의 서브디스플레이 동작 동안 활성화되는 지의 여부에 따라 어드레싱될 모든 방전 영역을 동일한 내부 전압 상태로 리셋하는 것이고; 이러한 리셋 단계는 종래에 또한 전하 소거 동작이라 불리는 전하 조정 동작이 후속하는 전기 전하 형성 또는 프라이밍 동작을 포함하며, 이 동작 이후에, 이상적으로 각 방전 영역 내의 내부 전압은 어드레스 전극 사이와 지속 전극 사이의 점화 임계치에 근접하다.In order to make the internal voltage state the same for all discharge regions to be addressed, equalizing these regions precedes most of the address stages, in particular the purpose of which depends on whether they are activated during the previous subdisplay operation. To reset all discharge regions to be addressed to the same internal voltage state; This reset step includes an electrical charge forming or priming operation, which is conventionally followed by a charge adjustment operation also called a charge erase operation, after which, ideally, the internal voltage in each discharge region is between the address electrode and the sustain electrode. Approach ignition threshold.

방전 영역의 어드레스 또는 지속 전극의 각 쌍에 대해, 이들 전극 사이에 인가된 외부 전압과, 이들 전극을 덮는 물질을 분리시키는 가스 공간에서의 내부 전압을 연관시킬 수 있다. 일반적으로, 내부 전압은, 이들 유전 물질과 방전 영역 내의 가스 사이의 경계면에서, 전극을 덮는 절연 물질의 표면상에 존재하는 표면 전하 때문에 외부 전압과 다르다.For each pair of addresses or sustain electrodes in the discharge region, an external voltage applied between these electrodes and an internal voltage in the gas space separating the material covering these electrodes can be associated. In general, the internal voltage differs from the external voltage because of the surface charge present on the surface of the insulating material covering the electrode, at the interface between these dielectric materials and the gas in the discharge region.

이들 표면 전하는 한 편으로는, 방전 영역을 한정하는 물질의 유전 특성으로 인해 용량성 효과로부터 야기되고, 다른 한편으로는, 이들 방전 영역의 가스에서이전 방전에 의해 발생된 "메모리" 전하라 불리는 전하의 축적으로부터 야기된다.These surface charges, on the one hand, arise from capacitive effects due to the dielectric properties of the material defining the discharge regions, and on the other hand, charges of charge called "memory" charges generated by previous discharges in the gases of these discharge regions. Resulting from accumulation.

일정 방향으로 방전 영역의 내부 점화 임계치는 이 방향을 따라 내부 전압 한계값에 해당하고, 이 한계값을 초과하면, 가스는 이 영역에서 이온화된다. 이 값은 이 영역에서의 가스의 특성과, 이 영역에서의 가스와 접촉하는 물질의 특성과, 이 영역의 외부에서 이 영역을 지나가는 전극의 기하학적 부분에 따른다.The internal ignition threshold of the discharge region in a certain direction corresponds to the internal voltage limit value along this direction, and when this limit value is exceeded, gas is ionized in this region. This value depends on the properties of the gas in this area, the properties of the material in contact with the gas in this area, and the geometrical part of the electrode passing through this area outside of this area.

3개의 전극 어레이(X, Y, A)의 전술한 특정 경우에서, 일반적으로 6개의 내부 임계값은 각 방전 영역과 연관된다:In the above specific case of the three electrode arrays X, Y, A, generally six internal thresholds are associated with each discharge region:

- 애노드(X)와 캐소드(Y) 사이의 점화를 위한 내부 임계치(VIT_XY);An internal threshold V IT_XY for ignition between anode X and cathode Y;

- 캐노드(X)와 애노드(Y) 사이의 점화를 위한 내부 임계치(VIT_YX);An internal threshold V IT_YX for ignition between the anode X and the anode Y;

- 애노드(X)와 캐소드(A) 사이의 점화를 위한 내부 임계치(VIT_XA);An internal threshold V IT_XA for ignition between anode X and cathode A;

- 캐노드(X)와 애노드(A) 사이의 점화를 위한 내부 임계치(VIT_AX);An internal threshold V IT_AX for ignition between the anode X and the anode A;

- 애노드(Y)와 캐소드(A) 사이의 점화를 위한 내부 임계치(VIT_YA);An internal threshold V IT_YA for ignition between anode Y and cathode A;

- 캐소드(Y)와 애노드(A) 사이의 점화를 위한 내부 임계치(VIT_AY).An internal threshold (V IT_AY ) for ignition between cathode (Y) and anode (A).

"애노드" 및 "캐소드"라는 용어는 이 영역을 지나가는 전극 근처에 방전 영역의 가스에서의 내부 전위에 관련된다. 전극은, 전극 근처의 가스에서의 전위가 다른 전극 근처의 전위보다 더 큰 경우 다른 전극에 관련된 애노드인 것으로 말할 수 있으며, 이 때 이러한 다른 전극은 캐소드라고 한다.The terms "anode" and "cathode" relate to the internal potential in the gas of the discharge region near the electrode passing through this region. An electrode can be said to be an anode associated with another electrode when the potential in the gas near the electrode is greater than the potential near the other electrode, wherein this other electrode is called the cathode.

그 다음의 2개의 내부 임계치는 동일한 값을 갖는데, 그 이유는 이 임계치들이, 동일한 플레이트에 의해 수용되고 일반적으로 하나가 다른 하나에 대해 대칭적으로 위치되는 전극에 의해 생성되는 공동 평면 방식의 방전을 특징으로 하기 때문이다:The next two internal thresholds have the same value, because these thresholds are co-planar discharges generated by electrodes that are received by the same plate and are generally positioned symmetrically with respect to the other one. Because it features:

VIT-XY=VIT_YX, VIT_S로 표시됨. Expressed as V IT-XY = V IT_YX , V IT_S .

그러나, 그 다음 2개의 내부 임계치들은 매트릭스 방식의 방전을 특징으로 하므로, 2개의 상이한 플레이트 사이에 있고, 본래 해당 전극이 애노드 또는 캐소드의 역할을 하는지의 여부에 따라 다르다However, since the next two internal thresholds are characterized by a matrix discharge, they are between two different plates, depending on whether the corresponding electrode acts as an anode or a cathode.

VIT-XA=VIT_YA, VIT_A_ca로 표시됨Displayed as V IT-XA = V IT_YA , V IT_A_ca

VIT-AX=VIT_AY, VIT_A_an로 표시됨.Displayed as V IT-AX = V IT_AY , V IT_A_an .

그 이유는, 열 어드레스 전극(A)이 캐소드의 역할을 할 때, 전극을 수용하는 형광체로부터의 2차 방출이 행 전극(X 또는 Y)을 덮는 유전체 표면상의 산화 마그네슘으로부터의 2차 방출보다 적기 때문에, 상기 전극(A)이 애노드의 역할을 할 때보다 더 높은 전압으로 방전이 생성되기 때문이다.The reason is that when the column address electrode A acts as a cathode, the secondary emission from the phosphor containing the electrode is less than the secondary emission from magnesium oxide on the dielectric surface covering the row electrode X or Y. This is because discharge is generated at a higher voltage than when the electrode A serves as an anode.

일반적으로,Generally,

- 전하-형성 또는 프라이밍 동작 동안, 어드레싱 및 지속 모두를 위해 작용하는 각 전극(Y)은 다른 2개의 전극(X 및 A)에 관한 애노드이고;During a charge-forming or priming operation, each electrode Y acting for both addressing and sustaining is an anode with respect to the other two electrodes X and A;

- 전하-조정 또는 소거 동작 동안, 어드레싱 및 지속 모두를 위해 작용하는 각 전극(Y)은 다른 2개의 전극(X 및 A)에 관한 캐소드이다.During a charge-adjustment or erase operation, each electrode Y acting for both addressing and sustaining is a cathode for the other two electrodes X and A.

일반적으로, 이들 동작은, 한 편으로 2개의 공동 평면의 지속 전극들 사이에, 다른 한 편으로 어드레싱될 그룹의 모든 방전 영역에 어드레싱하기 위한 2개의 매트릭스 전극들 사이에, 느리게 증가하는 전위차를 인가함으로써 수행되며; 이에 따라 문서 FR 2 417 848(THOMSON-1978) 및 US 5 745 086(PLASMACO-1998)은, 일정한 전압 신호를 다른 어드레스 전극에만 또는 지속 전극에만 인가하는 동안 어드레싱 및 지속 모두를 위해 작용하는 전극 또는 전극들에 램프 전압 신호를 인가하는 것을 설명한다.In general, these operations apply a slowly increasing potential difference between two matrix electrodes for addressing all discharge regions of the group to be addressed on the one hand between two coplanar sustain electrodes on one side. By doing so; Accordingly, the documents FR 2 417 848 (THOMSON-1978) and US 5 745 086 (PLASMACO-1998) describe an electrode or electrode that acts for both addressing and sustaining while applying a constant voltage signal to only another address electrode or only to a sustaining electrode. The application of the lamp voltage signal to the fields will be described.

특허 US 5 745 086은, 패널 영역에 대한 리셋 동작이, 강한 방전이 이루어지지 않지만 인가된 램프 신호의 경사도가 10V/㎲를 초과하지 않을 때 전극들 사이에 소위 일련의 "약한" 방전을 통해 각 영역에서 유리하게 수행된다는 것을 보여준다. 이러한 "약한" 방전은 이들 전극에 의해 전력 공급된 영역의 벽 상에 부착된 표면 방전에 의해 전극에 인가된 외부 전압에서의 증가를 보상하고, 그러므로, 어떠한 "강한" 방전이 일어나지 않기 때문에, 이들 영역의 가스에서의 내부 전압은 위에서 한정된 내부 점화 임계치와 동일하게 또는 이 임계치보다 약간 아래에 유지된다.Patent US 5 745 086 discloses that the reset operation for the panel area is achieved through a so-called series of "weak" discharges between the electrodes when no strong discharge is made but the slope of the applied lamp signal does not exceed 10 V / ㎲. It is shown that it is advantageously performed in the region. These "weak" discharges compensate for the increase in the external voltage applied to the electrodes by surface discharges deposited on the walls of the areas powered by these electrodes, and therefore, since no "strong" discharges occur, The internal voltage in the gas of the region remains equal to or slightly below the internal ignition threshold defined above.

또한 "양 저항(positive resistance)" 리셋팅이라 불리는 약한 방전에 의한 리셋팅에 대해 알려진 장점은, 약한 광 방출을 발생시킴으로써 방전 영역 내에서 내부 전기 전압을 정밀하게 조정할 수 있게 한다는 것이다. 정밀한 조정은 후속하는 어드레스 동작의 성능 및 효율에 대해 필수적이다. 이러한 광 방출의 한계를 정하는 것(limiting)은 디스플레이 디바이스의 콘트라스트 성능에 대해 필수적이다.A known advantage for resetting by a weak discharge, also referred to as "positive resistance" resetting, is that it generates a weak light emission, allowing precise adjustment of the internal electrical voltage within the discharge region. Fine tuning is essential for the performance and efficiency of subsequent address operations. Limiting such light emission is essential for the contrast performance of the display device.

방전 영역에서 약한 방전을 발생시키는 램프 신호의 최대 경사도는, 특히 이 영역의 캐소드를 덮는 물질의 특성, 특히 이들 물질의 2차 방출 계수와, 이 영역에서 가스의 공간 전하 및 준안정 요소의 양에 좌우된다. 공통적으로 사용된 경사도 값은, Y 전극이 X 및 A 전극에 관한 애노드의 역할을 하는 프라이밍 동작에 대해 5V/㎲를 초과하지 않는다. 그러므로, 램프의 총 진폭이 일반적으로 200V를 포함하기 때문에, 프라이밍 동작의 지속기간은 수십ms에 도달한다. 이러한 지속기간은 스캔 또는 서브스캔 동안 수행될 다른 동작, 즉 어드레스 및 지속 동작에 관한 소비 시간을 나타내므로, 이를 통해 특히 최대 방출에 관해 디스플레이 디바이스 성능의 한계를 정한다. 더욱이, 특정 패널은 생산 라인의 마지막에 불량품이 될 수 있는데, 그 이유는, 표준 램프 값으로 프라이밍 램프 동안 강력한 방전의 존재와 연관된 동작 결점을 나타내기 때문이며, 이는 패널의 생산 비용을 추가로 증가시킨다.The maximum inclination of the ramp signal which produces a weak discharge in the discharge zone, in particular, depends on the properties of the materials covering the cathode of this zone, in particular the secondary emission coefficient of these materials, and the amount of space charge and metastable elements of the gas in this zone. Depends. The commonly used gradient values do not exceed 5 V / ㎲ for the priming operation in which the Y electrode acts as an anode for the X and A electrodes. Therefore, the duration of the priming operation reaches several tens of milliseconds since the total amplitude of the ramp typically includes 200V. This duration represents the time spent with respect to other operations to be performed during the scan or subscan, namely address and sustain operation, thereby limiting display device performance, particularly with regard to maximum emissions. Moreover, certain panels can be defective at the end of the production line, since the standard lamp values represent an operating defect associated with the presence of a strong discharge during the priming lamp, which further increases the production cost of the panel. .

본 발명의 목적은 이러한 단점을 제한시키는 것이다; 또한 본 발명의 목적은, 효율을 감소시키지 않고도, 즉 다양한 방전 영역의 균등화 레벨을 여전히 유지하면서 이러한 방전 영역 리셋 동작의 지속기간을 단축시키는 것이다.It is an object of the present invention to limit this drawback; It is also an object of the present invention to shorten the duration of this discharge region reset operation without reducing the efficiency, ie still maintaining the level of equalization of the various discharge regions.

이를 위해, 본 발명의 목적은 디스플레이 디바이스이며, 이 디스플레이 디바이스는;To this end, an object of the present invention is a display device, which display device;

- 메모리 효과를 갖는 AC 플라즈마 패널로서, 그 사이에 방전 가스를 포함하는 공간이 존재하는 2개의 플레이트와, 적어도 어드레싱을 위해 작용하는 2개의 교차 전극 어레이를 포함하며, 상기 전극 어레이의 교차부에서, 플레이트 사이의 공간에서 광 방전 영역이 한정되는, AC 플라즈마 패널과;An AC plasma panel having a memory effect, comprising two plates with a space therebetween containing a discharge gas and at least two cross-electrode arrays acting for addressing, at the intersection of said electrode arrays, An AC plasma panel in which a light discharge region is defined in the space between the plates;

- 상기 방전 영역에서 전하를 균등화하거나 상기 방전 영역을 리셋하도록 의도되는 동작을 수행하는데 적합한 전압 신호를 상기 전극에 인가하는데 적합한 구동 수단을Drive means suitable for applying a voltage signal suitable for performing an operation intended to equalize charges or reset the discharge region in the discharge region;

포함하는, 디스플레이 디바이스로서,A display device comprising:

상기 구동 수단은, 방전 영역의 그룹을 리셋하는 특정 동작 동안,The driving means, during the specific operation of resetting the group of discharge regions,

패널의 각 방전 영역이 상기 영역을 적어도 어드레싱 및 교차를 위해 작용하는 전극들 사이에 외부 매트릭스 점화 임계 전압(VET_E2EI)을 갖는 경우와, Min[VET_E2E1] 및 Max[VET_E2E1]이 각각 상기 그룹의 영역의 매트릭스 점화 전압(VET_E2E1)의 최소값 및 최대값인 경우,Where each discharge region of the panel has an external matrix ignition threshold voltage V ET_E2EI between at least the electrodes acting for addressing and crossing the region, and Min [V ET_E2E1 ] and Max [V ET_E2E1 ] are the groups, respectively. For the minimum and maximum values of the matrix ignition voltage V ET_E2E1 in the region of

이 그룹의 상기 영역을 적어도 어드레싱 및 교차를 위해 작용하는 전극들 사이에 인가된 전위차(VE2E1)는, 상기 리셋 동작 동안 VE2E1이 값(1.1×Max[VET_E2E1])을 초과하자마자, VE2E1이 Min[VET_E2E1] 및 Max[VET_E2E1] 사이에 있는 동안 VE2E의 최대 증가 경사도보다 더 가파른 소위 최종 동작 경사도로 증가하도록 설계되는 것을 특징으로 한다.The applied potential difference between the areas of this group between the electrodes serving at least for addressing and intersecting (V E2E1) is, as soon as V E2E1 during the reset operation is greater than the value (1.1 × Max [V ET_E2E1] ), V E2E1 It is characterized in that it is designed to increase to a so-called final operating gradient steeper than the maximum increasing gradient of V E2E while it is between Min [V ET_E2E1 ] and Max [V ET_E2E1 ].

그러므로, 본 발명은 이후에 더 구체적으로 설명되는 제 1 경우 또는 제 1 실시예에 관한 것이다.Therefore, the present invention relates to the first case or the first embodiment, which will be described later in more detail.

본 발명의 목적은, 동일한 원리에 따라 또한 디스플레이 디바이스이며,The object of the invention is also a display device according to the same principle,

- 메모리 효과를 갖는 AC 플라즈마 패널로서, 그 사이에 방전 가스를 포함하는 공간이 존재하는 2개의 플레이트와, 적어도 어드레싱을 위해 작용하는 2개의 교차 전극 어레이를 포함하며, 상기 전극 어레이의 교차부에, 플레이트 사이의 공간에서 광 방전 영역이 한정되고, 적어도 2개의 전극 어레이는 적어도 지속을 위해 작용하고, 이들 어레이 각각의 전극 중 하나가 각 방전 영역을 지나가도록 놓이는, AC 플라즈마 패널과;An AC plasma panel having a memory effect, comprising two plates with a space therebetween containing a discharge gas and at least two cross-electrode arrays acting for addressing, at the intersection of said electrode arrays, An AC plasma panel in which the light discharge regions are defined in the space between the plates, the at least two electrode arrays serving for at least sustain, and one of the electrodes of each of these arrays placed so as to pass through each discharge region;

- 상기 방전 영역에서 전하를 균등화하거나 상기 방전 영역을 리셋하도록 의도되는 동작을 수행하는데 적합한 전압 신호를 상기 전극에 인가하는데 적합한 구동 수단을Drive means suitable for applying a voltage signal suitable for performing an operation intended to equalize charges or reset the discharge region in the discharge region;

포함하는, 디스플레이 디바이스로서,A display device comprising:

상기 구동 수단은, 방전 영역의 그룹을 리셋하는 특정 동작 동안,The driving means, during the specific operation of resetting the group of discharge regions,

패널의 각 방전 영역이 상기 영역을 적어도 어드레싱 및 교차하기 위해 작용하는 전극들 사이에 외부 매트릭스 점화 임계 전압(VET_EA2EAI)을 갖는 경우와, Min[VET_EA2EA1] 및 Max[VET_EA2EA1]이 각각 상기 그룹의 영역의 매트릭스 점화 전압(VET_EA2EA1)의 최소값 및 최대값인 경우와, 패널의 각 방전 영역이 적어도 상기 영역을 지나가고 지속하기 위해 작용하는 전극들 사이에 외부 공동 평면의 점화 임계 전압(VET_ES2ES1)을 갖는 경우와, Min[VET_ES2ES1] 및 Max[VET_ES2ES1]이 각각 상기 그룹 영역의 공동 평면의 점화 전압(VET_ES2ES1)의 최소값 및 최대값인 경우,Where each discharge region of the panel has an external matrix ignition threshold voltage (V ET_EA2EAI ) between the electrodes serving to at least address and intersect the region, and Min [V ET_EA2EA1 ] and Max [V ET_EA2EA1 ] are the groups, respectively. The ignition threshold voltage (V ET_ES2ES1 ) of the outer coplanar plane between the minimum and maximum values of the matrix ignition voltage (V ET_EA2EA1 ) in the region of and between the electrodes acting for each discharge region of the panel to pass through and sustain at least the region. And Min [V ET_ES2ES1 ] and Max [V ET_ES2ES1 ] are the minimum and maximum values of the ignition voltage V ET_ES2ES1 of the co-planar of the group region, respectively.

- 적어도 이러한 그룹의 상기 영역에 어드레싱 및 교차하기 위해 작용하는 전극들 사이에 인가된 전위차(VEA2EA1)는 값(Min[VET_EA2EA1])을 초과하지 않는 한편, 적어도 이 그룹의 상기 영역을 지나가고 지속하기 위해 작용하는 전극들 사이에 인가된 전위차(VES2ES1)는 값(Max[VET_ES2ES1])을 초과하지 않고, 적어도 지속을 위해 작용하는 이들 전극들 사이에 인가된 전위차(VES2ES1)가 값(Max[VET_ES2ES1])을 초과하자마자 소위 양의 최종 동작 경사도로 증가하거나;The potential difference V EA2EA1 applied between the electrodes acting to address and intersect at least this region of this group does not exceed the value Min [V ET_EA2EA1 ], while at least passing and sustaining the region of this group The potential difference V ES2ES1 applied between the electrodes acting for the purpose does not exceed the value Max [V ET_ES2ES1 ], and at least the potential difference V ES2ES1 applied between these electrodes acting for the duration is the value ( As soon as Max [V ET_ES2ES1 ]) is exceeded, the so-called positive final operating gradient is increased;

- 또는 이러한 그룹의 상기 영역에 적어도 어드레싱 및 교차하기 위해 작용하는 전극들 사이에 인가된 전위차(VEA2EA1)는, 적어도 상기 영역을 지나가고 지속하기 위해 작용하는 전극들 사이에 인가된 전위차(VES2ES1)가 값(Max[VET_ES2ES1])을 초과하자마자, VES2ES1가 Min[VET_ES2ES1] 및 Max[VET_ES2ES1] 사이에 있는 동안 VEA2EA1의 최대 증가 경사도보다 더 가파른 소위 양의 최종 동작 경사도로 증가하도록 설계되는 것을 특징으로 한다.- or at least the addressing and the potential difference applied between the electrodes serving to cross the area of the group (V EA2EA1) is the applied potential difference, at least between the electrodes serving to continue passing the region (V ES2ES1) As soon as V exceeds the value Max [V ET_ES2ES1 ], while V ES2ES1 is between Min [V ET_ES2ES1 ] and Max [V ET_ES2ES1 ], it is designed to increase with a so-called positive final operating gradient steeper than the maximum increase slope of V EA2EA1 . It is characterized by.

그러므로, 본 발명은 이후에 더 구체적으로 설명되는 제 2 경우 또는 제 2 실시예, 또는 이후에 더 구체적으로 설명되는 제 3 경우 또는 제 3 실시예에 관한 것이다.Therefore, the present invention relates to a second case or a second embodiment, which will be described later in more detail, or a third case or third embodiment, which will be described in more detail later.

일반적으로, 구동 수단은,In general, the drive means,

- 방전 영역을 선택적으로 활성화 또는 비활성화하기 위한 선택 어드레스 동작으로서; 이 동작은 적어도 어드레싱을 위해 작용하는 전극들 사이에 전압 펄스를 인가함으로써 수행되는, 선택 어드레스 동작과;As a select address operation for selectively activating or deactivating the discharge region; This operation is performed by applying a voltage pulse between at least the electrodes acting for addressing;

- 패널의 사전 활성화된 방전 영역에서만 방전을 개시하는 비-선택 지속 동작으로서; 상기 동작은 적어도 지속을 위해 작용하는 전극들 사이에 전압 펄스를인가함으로써 수행되는, 비-선택 어드레스 지속 동작을A non-selective sustaining operation which initiates discharge only in the pre-activated discharge area of the panel; The operation may be performed by applying a voltage pulse between at least the electrodes acting for sustaining.

더 수행하는데 적합하다.It is suitable to perform more.

그러한 패널은 "메모리 효과"를 갖는다고 하는데, 그 이유는, 지속 기간 동안, 방전은 이전에 활성화된 그 영역에서만 생성되기 때문이며; 이를 위해, 각 방전 영역에서, 적어도 지속을 위해 작용하는 전극들 중 적어도 하나가 보호 및 2차 전자 방출 층으로 자체적으로 덮인 유전층으로 코팅된다.Such panels are said to have a "memory effect" because, for a duration, discharges are only generated in those areas that were previously activated; To this end, in each discharge region, at least one of the electrodes serving at least for sustaining is coated with a dielectric layer which is itself covered with a protective and secondary electron emitting layer.

유전층은 메모리 효과를 제공하는데, 지속 동작 동안, 이 메모리 효과는 활성화된 영역에서만 방전을 개시할 수 있게 한다; 일반적으로, 보호 층은 산화 마그네슘을 주원료로 하고, 각 방전 영역에서 적어도 어드레싱을 위해 작용하는 전극들 중 하나를 코팅하는 물질(일반적으로 형광체)의 2차 전자 방출 계수보다 더 높은 높은 2차 전자 방출 계수를 갖는다.The dielectric layer provides a memory effect that, during sustained operation, allows the memory to initiate discharge only in the active area; In general, the protective layer is based on magnesium oxide and has a high secondary electron emission higher than the secondary electron emission coefficient of the material (typically phosphor) coating at least one of the electrodes serving at least for addressing in each discharge region. Has a coefficient.

바람직하게, 구동 수단은, 상기 특정 전자-균등화 또는 리셋 동작 동안, 상기 그룹의 각 영역에서, 보호 층으로 덮여있는 전극이 애노드의 역할을 하도록 설계되고; 이 때 특정 리셋 동작은 전하-형성 또는 프라이밍 동작이고; 그러므로, 이 경우에, 어떠한 전하 조정 또는 소거 동작도 일어나지 않고, 여기서 대조적으로 보호 층으로 덮여있는 이러한 전극은 일반적으로 캐소드의 역할을 한다.Preferably, the drive means is designed such that, during the particular electron-equalization or reset operation, in each region of the group, an electrode covered with a protective layer serves as an anode; The specific reset operation at this time is a charge-forming or priming operation; In this case, therefore, no charge adjustment or erase operation takes place, in which such an electrode, which is covered by a protective layer, generally serves as the cathode.

일반적으로, 각 리셋 동작은 패널의 방전 영역의 행 그룹, 또는 심지어 모든 행에 관련되고; 이들 동작은 일반적으로 선택 어드레스 동작 이전에 개시된다.In general, each reset operation is associated with a row group, or even all rows, of the discharge area of the panel; These operations are generally initiated before the select address operation.

"매트릭스 점화"라는 용어는 적어도 어드레싱을 위해 작용하는 전극들 사이에 방전의 개시를 의미하는 것으로 이해되고, "공동 평면의 점화"라는 용어는 적어도 지속을 위해 작용하는 전극들 사이에 방전의 개시를 의미하는 것으로 이해된다.The term "matrix ignition" is understood to mean the onset of discharge between at least the electrodes acting for addressing, and the term "co-planar ignition" refers to the onset of discharge between the electrodes acting at least for sustaining. It is understood to mean.

패널이 동일한 플레이트에 의해 수행된 공동 평면의 전극 어레이를 포함하면, 이들 전극은 적어도 지속을 위해 작용하고; 그 때, 일반적으로 다른 플레이트는 주로 어드레싱을 위해, 또는 심지어 추가로 지속 방전을 개시하기 위해 작용하는 전극 어레이를 수용하고; 이 경우에, 적어도 어드레싱을 위해 작용하는 전극 어레이 중 하나는 적어도 지속을 위해 작용하는 전극 어레이 중 하나와 병합되는 것이 바람직하고, 공동 평면의 전극 어레이 중 하나를 형성하고; 그러므로, 이러한 전극 어레이는 프라이밍 동작 동안 애노드의 역할을 한다. 이 때, 종래 기술의 공동 평면의 플라즈마 패널이 사용된다.If the panel comprises a coplanar electrode array carried by the same plate, these electrodes serve at least for sustaining; Then, the other plate generally contains an array of electrodes which act primarily for addressing or even further to initiate sustained discharge; In this case, at least one of the electrode arrays acting for addressing is preferably merged with one of the electrode arrays acting for at least persistence, forming one of the coplanar electrode arrays; Therefore, this electrode array acts as an anode during the priming operation. At this time, the coplanar plasma panel of the prior art is used.

패널이 공동 평면의 전극 어레이를 갖지 않으면, 일반적으로 지속 동작은 또한 어드레싱을 위해 작용하는 전극들 사이에 전압 펄스를 인가함으로써 수행되고; 그 다음에, 일반적으로 패널은 각 플레이트 상에 하나씩 2개의 전극 어레이를 갖고; 변형으로서, 지속 동작은 방전 영역에 무선 주파수 전계를 인가함으로써 수행될 수 있는데, 이 경우에 어레이 전극은 어드레싱만을 위해 작용한다.If the panel does not have a co-planar electrode array, the sustaining operation is generally performed by applying a voltage pulse between the electrodes that also act for addressing; Next, the panel generally has two electrode arrays, one on each plate; As a variant, the sustaining operation can be performed by applying a radio frequency electric field to the discharge region, in which case the array electrodes serve only for addressing.

본 발명으로 인해, 리셋 동작에 필요한 기간을 단축시키고, 지속 동작에만 추가 시간을 바쳐서, 패널의 발광 성능을 개선시킬 수 있다.Due to the present invention, it is possible to shorten the period required for the reset operation and to devote additional time only to the sustain operation, thereby improving the light emitting performance of the panel.

본 발명으로 인해, 폐기물 양을 감소시켜 플라즈마 패널의 제조 수율을 실질적으로 향상시킬 수 있다.Due to the present invention, the amount of waste can be reduced to substantially improve the production yield of the plasma panel.

바람직하게, 적어도 어드레싱을 위해 작용하는 전극들 사이의 전위차를 증가시키는 최종 동작 경사도는 5V/㎲보다 더 크다.Preferably, the final operating gradient which increases the potential difference between the electrodes acting at least for addressing is greater than 5 V / ㎲.

따라서, 제 1 경우에 모든 매트릭스 점화 임계치가 초과되자마자, 또한 제 2 경우 또는 제 3 경우에 모든 공동 평면의 점화 임계치가 초과되자마자, 리셋 동작은, 이들 동작의 품질에 전혀 손실을 끼치지 않으면서 콘트라스트에 손상을 줄 수 있는 강한 방전의 어떠한 위험 없이 종래 기술보다 훨씬 더 빠르게 달성하며; 그러므로, 다른 구동 동작, 특히 지속 동작에 더 많은 시간을 바칠 수 있어서, 이를 통해 특히 비디오 이미지 디스플레이의 경우에 디스플레이 성능을 향상시킬 수 있게 한다.Thus, as soon as all the matrix ignition thresholds are exceeded in the first case, and as soon as the ignition thresholds of all the co-planar surfaces are exceeded in the second or third case, the reset operation does not cause any loss in the quality of these operations. Achieve much faster than the prior art without any risk of strong discharges that could damage the contrast; Therefore, more time can be devoted to other driving operations, in particular to sustaining operations, thereby making it possible to improve display performance, especially in the case of video image displays.

바람직하게, 적어도 어드레싱을 위해 작용하는 전극들 사이의 전위차를 증가시키는 최종 동작 경사도는 10V/㎲보다 더 크다. 디바이스의 성능 및 본 발명의 장점은 더욱 더 개선된다.Preferably, the final operating gradient, which increases the potential difference between the electrodes acting at least for addressing, is greater than 10 V / ㎲. The performance of the device and the advantages of the present invention are further improved.

바람직하게, 제 2 경우 또는 제 3 경우에서, VES2ES1이 상기 리셋 동작 동안 Min[VET_ES2ES1] 및 Max[VET_ES2ES1] 사이에 있는 동안, 적어도 지속을 위해 작용하는 전극들 사이에 인가된 전위차(VES2ES1)는 5V/㎲보다 더 크고, 바람직하게는 10V/㎲보다 더 큰 소위 시작 동작 경사도로 증가한다. 디바이스의 성능 및 본 발명의 장점은 더욱 더 개선된다.Preferably, when the second or the third case, V ES2ES1 during which the reset operation Min [V ET_ES2ES1] and Max [V ET_ES2ES1] While in between, the potential difference applied between the electrodes serving at least for sustaining (V ES2ES1 ) increases with a so-called starting operating gradient that is greater than 5 V / s, preferably greater than 10 V / s. The performance of the device and the advantages of the present invention are further improved.

바람직하게, 상기 각 특정 리셋 동작 동안, 적어도 어드레싱을 위해 작용하는 전극들 사이에 인가된 전위차(VE2E1; VEA2EA1)는, Min[VET_E2E1]<VE2E1<Max[VET_E2E1]일 때, 또는 Min[VET_EA2EA1]<VEA2EA1<Max[VET_EA2EA1]일 때 일정하고 정밀히 증가한다. "일정하고 정밀히 증가"라는 용어는 비-제로 증가를 의미하는 것으로 이해된다. 바람직하게, 이러한 증가는 시간에 따라 선형적이고; 그러므로, 이것은 전극 어레이 중 하나에 인가된 선형 전압 램프를 통해 달성되며, 이것은 더 쉽게 구현된다.Preferably, during each particular reset operation, at least the potential difference V E2E1 ; V EA2EA1 applied between the electrodes acting for addressing is when Min [V ET_E2E1 ] <V E2E1 <Max [V ET_E2E1 ], or Constantly and precisely increased when Min [V ET_EA2EA1 ] <V EA2EA1 <Max [V ET_EA2EA1 ]. The term "constantly and precisely increasing" is understood to mean a non-zero increase. Preferably, this increase is linear with time; Therefore, this is achieved through a linear voltage ramp applied to one of the electrode arrays, which is easier to implement.

바람직하게, 제 2 경우 또는 제 3 경우에서, 상기 각 특정한 리셋 동작 동안, 적어도 지속을 위해 작용하는 전극들 사이에 인가된 전위차(VES2ES1)는 Min[VET_ES2ES1]<VES2ES1<Max[VET_ES2ES1]일 때 일정하고 정밀히 증가한다.Preferably, in the second or third case, during each particular reset operation, the potential difference (V ES2ES1 ) applied between the electrodes acting for at least the sustain is Min [V ET_ES2ES1 ] <V ES2ES1 <Max [V ET_ES2ES1 Increase at a constant and precise rate.

"일정하고 정밀히 증가"라는 용어는 비-제로 증가를 의미하는 것으로 이해된다. 바람직하게, 이러한 증가는 시간에 따라 선형적이고; 그러므로, 이것은 전극 어레이 중 하나에 인가된 선형 전압 램프로 구현되며; 이것은 더 쉽게 구현된다.The term "constantly and precisely increasing" is understood to mean a non-zero increase. Preferably, this increase is linear with time; Therefore, this is implemented with a linear voltage ramp applied to one of the electrode arrays; This is easier to implement.

프라이밍 동작에 적용된 본 발명의 기초가 되는 원리의 요약이 아래에 주어진다:A summary of the principles underlying the invention as applied to the priming operation is given below:

- 어드레싱을 위해 작용하는 2개의 전극들(캐소드의 역할을 하는 E1 및 E2, 또는 EA1 및 EA2, E1 또는 EA1) 사이에 가장 높은 가능한 경사값으로 약한 방전 방식을 얻기 위해, 방전 영역의 조건 설정(conditioning)하기 위한 초기 레벨은, 가파른 경사 신호가 이들 전극들 사이에 인가되기 전에 상승한다.Setting the conditions of the discharge area to obtain a weak discharge scheme with the highest possible gradient between two electrodes acting for addressing (E1 and E2 acting as cathodes, or EA1 and EA2, E1 or EA1). The initial level for conditioning rises before a steep slope signal is applied between these electrodes.

- 그러므로, 본 발명은 동일한 리셋 동작 내에서 2개의 연속적인 단계에 관한 것이다:The invention therefore relates to two successive steps within the same reset operation:

- 방전에 의해 얻어진 준안정 공간 전하를 생성하는 단계(P1)와;Generating a metastable space charge obtained by the discharge (P1);

- 모든 이러한 전하를 동일하게 만드는 것에 대응하는 가속 전하 생성 종료 단계(P2)로서, 이 단계 동안 시스템은 적어도 어드레싱을 위해 작용하는 전극들(E1 및 E2) 사이에, 또는 EA1과 EA2 사이에 일반적으로 10V/㎲보다 더 큰 가장 높은 가능한 경사도로 약한 방전이 일어나는 방식으로 동작한다.An accelerated charge generation termination step P2 corresponding to making all such charges equal, during which the system is generally at least between the electrodes E1 and E2 acting for addressing, or between EA1 and EA2 It operates in such a way that a weak discharge occurs with the highest possible slope greater than 10V / kV.

- 본 발명은 예를 들어 "ACM", "ACC" 또는 "ACC3E" 유형의 여러 셀 또는 방전-영역 구조를 갖는 플라즈마 패널에 적용될 수 있다.The invention can be applied, for example, to plasma panels having several cell or discharge-region structures of the type "ACM", "ACC" or "ACC3E".

- 셀당 2개의 전극(E1, E2)을 갖는 임의의 형태의 "ACM"형 매트릭스 패널, 또는 셀당 3개 또는 그 이상의 전극(EA1 및 EA2를 포함)을 갖는 ACC 패널에 적용가능 제 1 경우에서, 단계(P1)는 셀의 이전 상태에 상관없이 2개의 전극(E1 및 E2)(또는 대안적으로 EA1 및 EA2) 사이에 방전을 생성할 정도로 충분히 긴 시간 동안 완만히 경사진 램프를 적용하는 것으로 이루어진다. 사실상 이러한 완만한 경사값은 종래 기술에 일반적으로 사용된 경사도, 즉 10V/㎲보다 적은 경사도에 대응한다. 이에 따라 발생된 E1-E2(또는 대안적으로 EA1-EA2) 방전은 셀의 조건 설정과, 전극(E1 및 E2)(또는 대안적으로 EA1 및 EA2) 사이에 셀의 내부 전압의 균등화 일부 모두를 위해 작용한다.In the first case applicable to an ACC panel with any type of "ACM" type matrix panel having two electrodes E1, E2 per cell, or three or more electrodes per cell (including EA1 and EA2) Step P1 consists of applying a ramp that is gently sloped for a time long enough to create a discharge between two electrodes E1 and E2 (or alternatively EA1 and EA2) regardless of the previous state of the cell. In fact, this gentle slope value corresponds to the slope generally used in the prior art, i.e., less than 10 V / ㎲. The resulting E1-E2 (or alternatively EA1-EA2) discharge causes both the conditioning of the cell and some of the equalization of the internal voltage of the cell between the electrodes E1 and E2 (or alternatively EA1 and EA2). To act.

- 셀당 적어도 3개의 전극(EA1, EA2=ES2, ES1)을 포함하는 "ACC"형의 공동 평면의 패널에 적용가능한 제 2 경우 및 제 3 경우에서, 단계(P1)는 셀의 공동 평면의 전극 사이에 종래 기술보다 더 가파른 경사도, 일반적으로는 10V/㎲보다 더 큰 경사도의 램프를 적용하는 것이고, 캐소드의 역할을 하는 ES1은 EA1과, EA2(표준 "ACC" 경우: EA1:열, EA2=ES2="스캔/지속" 행, ES1="공통" 행)일 수 있는 ES2를 덮는 2차 방출 계수보다 더 큰 2차 방출 계수를 갖는 물질로 덮여진다. 이에 따라생성된 ES1-ES2 공동 평면의 방전은 셀의 조건 설정하는 것과, ES1과 ES2 사이에 내부 전압의 부분적인 균등화 모두를 위해 작용한다. 제 2 및 제 3 경우는 다음과 같이 구별된다:In the second and third cases applicable to co-planar panels of the " ACC " type comprising at least three electrodes per cell (EA1, EA2 = ES2, ES1), step P1 is the electrode of the coplanar surface of the cell; Between ramps with steeper slopes than in the prior art, typically greater than 10 V / ㎲, the ES1 acting as a cathode is EA1 and EA2 (standard "ACC" case: EA1: column, EA2 = ES2 = "scan / sustained" row, ES1 = "common" row), which is covered with a material having a secondary emission factor greater than the secondary emission factor covering ES2. The resulting ES1-ES2 coplanar discharge serves both for conditioning the cell and for partial equalization of the internal voltage between ES1 and ES2. The second and third cases are distinguished as follows:

- 제 2 경우: 단계(P1) 동안 EA1과 EA2 사이에 어떠한 방전도 생성되지 않으며, 점화 전압은 이들 전극들 사이에 내부적으로 초과되지 않는다. 이것은, 점화 임계치가 초과되지 않는 경우 EA1과 EA2 사이의 다양한 신호(일정한 신호, 램프 신호 또는 다른 신호들)로 달성될 수 있다. 이 단계(P1) 동안, 약한 공동 평면의 방전이 개시되고, 약한 매트릭스 방전은 방지되며, 매트릭스 방식으로 인가된 램프 신호의 진폭은 어떠한 순간에서도 매트릭스 임계치 전압을 초과하지 않는다.Second case: No discharge is produced between EA1 and EA2 during step P1 and the ignition voltage is not internally exceeded between these electrodes. This may be accomplished with various signals (constant signal, ramp signal or other signals) between EA1 and EA2 if the ignition threshold is not exceeded. During this step P1, the weak coplanar discharge is initiated, the weak matrix discharge is prevented, and the amplitude of the ramp signal applied in a matrix manner does not exceed the matrix threshold voltage at any instant.

- 제 3 경우: 매트릭스 방전은 ES1과 ES2 사이의 공동 평면의 방전과 동시에 단계(P1) 동안 EA1과 EA2 사이에 생성된다. 이 경우에, EA1과 EA2 사이의 신호의 경사도는, 셀의 조건 설정에 대해 충분한 레벨에 도달할 때까지 약한 방전 방식으로의 동작을 허용하기 위해 작아야 한다. 이 경우에, EA1과 EA2 사이의 신호의 경사도는 ES1과 ES2 사이의 경사도보다 더 작다.Case 3: A matrix discharge is produced between EA1 and EA2 during step P1 simultaneously with the discharge of the coplanar between ES1 and ES2. In this case, the slope of the signal between EA1 and EA2 must be small to allow operation in a weak discharge manner until reaching a level sufficient for the condition setting of the cell. In this case, the slope of the signal between EA1 and EA2 is smaller than the slope between ES1 and ES2.

- 단계(P2)는, EA1과 EA2 사이에 일반적으로 10V/㎲보다 더 큰, 종래 기술보다 더 높은 경사도를 갖는 램프 신호의 인가를 특징으로 한다. 이 스테이지에서, 다른 전극들 사이에 일어나는 것은 그리 중요하지 않다.Step P2 is characterized by the application of a ramp signal with a higher slope than in the prior art, which is generally greater than 10 V / V between EA1 and EA2. At this stage, what happens between the different electrodes is not very important.

- 단계(P1 및 P2)는 셀에서 어떠한 방전도 일어나지 않는(예를 들어 일시적으로 인가된 전압이 증가하지 않게 되는 경우) 기간에 의해 선택적으로 분리될 수 있다. 이 기간은, P1 동안 생성된 조건 설정 효과가 P2에서 여전히 활성화되기 위해 20㎲를 초과해서는 안 된다.Steps P1 and P2 may be selectively separated by a period in which no discharge occurs in the cell (for example, when the voltage applied temporarily does not increase). This period must not exceed 20 ms so that the conditioning effect generated during P1 is still active at P2.

- 설명된 실시예는 이러한 일반적인 원리와, 방전이 패널의 각 셀에 특정한 전극들 사이에 생성되는 조건으로부터 유도되는데, 실시예가;The embodiment described is derived from this general principle and from the conditions under which the discharge is created between the electrodes specific to each cell of the panel;

- 셀에 따라 변하는 점화 임계치에 구속되고,Is bound to an ignition threshold that varies from cell to cell,

- 셀의 이력(이전에 조명되거나 또는 조명되지 않음)에 따라 표면 메모리 전하 상태에 구속되기 때문이다.This is because the cell's history (previously illuminated or unilluminated) is constrained to the surface memory charge state.

본 발명은 첨부 도면을 참조하여 한정되지 않은 예로서 주어진, 다음 상세한 설명을 읽음으로써 더 명백히 이해될 것이다.The invention will be more clearly understood by reading the following detailed description, given by way of non-limiting example with reference to the accompanying drawings.

도 1은 본 발명의 제 1 실시예에 따라 전하 생성 동작 동안 매트릭스 패널의 전극들 사이에 전위차를 인가하는 것을 도시한 타이밍도.1 is a timing diagram illustrating the application of a potential difference between electrodes of a matrix panel during a charge generation operation in accordance with a first embodiment of the present invention.

도 2는 본 발명의 제 2 실시예에 따라 전하 생성 동작 동안 공동 평면의 패널의 어드레스 전극 사이와 지속 전극 사이에 전위차를 인가하는 것을 도시한 타이밍도.2 is a timing diagram illustrating the application of a potential difference between address electrodes and sustain electrodes of a coplanar panel during a charge generation operation in accordance with a second embodiment of the present invention.

도 3은 본 발명의 제 3 실시예에 따라 전하 생성 동작 동안 공동 평면의 패널의 어드레스 전극 사이와 지속 전극 사이에 전위차를 인가하는 것을 도시한 타이밍도.3 is a timing diagram illustrating the application of a potential difference between address electrodes and sustain electrodes of a coplanar panel during a charge generation operation in accordance with a third embodiment of the present invention.

도 4는 본 명세서에 주어진 상세한 예에 따라, 종래 기술의 타이밍도와 비교된 본 발명의 이점을 예시하기 위해, 전하 생성 동작 동안 종래의 공동 평면의 패널의 3개의 전극 어레이에 전압을 인가하는 것을 도시한 일반적인 타이밍도.4 illustrates applying a voltage to a three electrode array of a conventional coplanar panel during a charge generation operation to illustrate the advantages of the present invention compared to prior art timing diagrams, according to the detailed examples given herein. One general timing diagram.

도 5 내지 7은, 본 발명에 의해 한정된 범주에서 벗어나지 않으면서, 전압이 빠른 타이밍도에 따라 3개의 전극 어레이에 인가될 때 공교롭게도 얻어지는 강한 방전을 도시하는 도면.Figures 5 to 7 show the strong discharges which are technically obtained when a voltage is applied to three electrode arrays according to a fast timing diagram without departing from the scope defined by the present invention.

도 8은 본 발명에 의해 제공된 장점, 즉 빠른 타이밍도에 따라 전압이 3개의 전극 어레이에 인가될 때 강력한 방전이 없음을 도시하는 도면.FIG. 8 illustrates the advantages provided by the present invention, i.e. no strong discharge when a voltage is applied to the three electrode arrays according to a fast timing diagram.

<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

P1: 전하 생성 단계 P2: 전하 생성 종료 단계P1: charge generation step P2: charge generation end step

VE2E1: 전위 E1, E2: 전극V E2E1 : potential E1, E2: electrode

VEA2EA1: 전위차V EA2EA1 : Potential difference

본 발명의 다양한 일반적인 실시예는 이제 설명될 것이다; 제 1 실시예는, 각 플레이트 상에 하나씩 2개의 전극 어레이(E1, E2)만을 갖는 매트릭스형 플라즈마 패널에 적용되며, 상기 전극 어레이는 어드레싱 및 방전의 지속 모두를 위해 작용하고; 다른 실시예는, 공동 평면의 플레이트라 불리는 동일한 플레이트 상에 2개의 지속 전극 어레이(ES1, ES2)와, 공동 평면의 플레이트와 마주보는, 어드레스 플레이트라 불리는 플레이트 상의 어드레스 전극(EA1) 및 공동 평면의 플레이트 상의 어드레스 전극(EA2)으로 된 2개의 어레이를 갖는 공동 평면 유형의 플라즈마 패널에 적용된다. 이러한 다른 실시예는, 공동 평면의 전극 어레이가 어드레싱 및 지속 모두를 위해 작용하는 종래의 공동 평면의 패널에 적용되며, 이것은 그 다음에 EA2가 ES2와 병합한다는 것을 의미한다.Various general embodiments of the invention will now be described; The first embodiment is applied to a matrix plasma panel having only two electrode arrays E1 and E2, one on each plate, which serves for both addressing and sustaining discharge; Another embodiment comprises two continuous electrode arrays ES1 and ES2 on the same plate called the coplanar plate and the address electrode EA1 on the plate called the address plate and the coplanar plane facing the plate of the coplanar plane. It is applied to a coplanar type plasma panel having two arrays of address electrodes EA2 on the plate. This other embodiment applies to a conventional coplanar panel where the coplanar electrode array acts for both addressing and persistence, which means that EA2 then merges with ES2.

지속 전극(E2 또는 ES1 및 ES2)은, 높은 2차 전자 방출 계수를 갖고 임의의경우에 어드레스 플레이트의 전극(E1 또는 EA1)을 덮는 물질보다 더 높은, 산화 마그네슘과 같은 물질로 덮여지는 유전층으로 코팅되고; 전극(E1 또는 EA1)을 덮는 물질은 일반적으로 형광체이고; 확대 해석하면, 이들 전극 및 산화 마그네슘 층을 지탱하는 플레이트는 지속 플레이트, 또는 공동 평면의 패널의 경우에 공동 평면 플레이트라 칭한다.The sustain electrodes E2 or ES1 and ES2 are coated with a dielectric layer covered with a material, such as magnesium oxide, having a high secondary electron emission coefficient and in some cases higher than the material covering the electrode E1 or EA1 of the address plate. Become; The material covering the electrode E1 or EA1 is generally a phosphor; In a magnified analysis, the plates supporting these electrodes and the magnesium oxide layer are referred to as continuous plates or hollow flat plates in the case of hollow flat panels.

매트릭스 패널은 다수의 방전 영역을 포함한다; 이미지 스캔 또는 서브스캔 이후에, 패널의 각 영역은, 지속 플레이트 상의 E2가 애노드의 역할을 하는 전하 생성 동작의 경우에 외부 점화 임계 전압(VET_E2E1)을 갖는다. 패널의 모든 영역의 점화 전압의 최소값은 Min[VET_E2E1]로 표시되고, 패널의 모든 영역의 점화 전압의 최대값은 Max[VET_E2E1]로 표시된다.The matrix panel includes a plurality of discharge regions; After an image scan or subscan , each area of the panel has an external ignition threshold voltage V ET_E2E1 in the case of a charge generation operation in which E2 on the sustain plate acts as an anode. The minimum value of the ignition voltage of all areas of the panel is represented by Min [V ET_E2E1 ], and the maximum value of the ignition voltage of all areas of the panel is represented by Max [V ET_E2E1 ].

공동 평면 패널은 다수의 방전 영역을 포함하고; 이미지 스캔 또는 서브스캔 이후에, 패널의 각 영역은 외부 매트릭스 점화 임계 전압(VET_EA2EA1)과 외부 공동 평면의 점화 임계 전압(VET_ES2ES1)을 갖고, 이는, 공동 평면 플레이트 상의 EA2 및 ES2가 애노드의 역할을 하는 전하 생성 동작의 경우에서도 이루어진다. 패널의 모든 영역의 매트릭스 점화 전압 및 공동 평면 점화 전압의 최소값은 각각 Min[VET_EA2EA1] 및 Min[VET_ES2ES1]로 표시되고, 패널의 모든 영역의 매트릭스 점화 전압 및 공동 평면 점화 전압의 최대값은 각각 Max[VET_EA2EA1] 및 Max[VET_ES2ES1]로 표시된다.The cavity flat panel comprises a plurality of discharge regions; After the scanned image or the sub-scan, each region of the panel has an external matrix ignition threshold voltage (V ET_EA2EA1) and an external coplanar having a lighting threshold voltage (V ET_ES2ES1), which, the role of the EA2 and ES2 on the coplanar plate anode This is also done in the case of charge generation operation. The minimum values of the matrix ignition voltage and the coplanar ignition voltage of all areas of the panel are represented by Min [V ET_EA2EA1 ] and Min [V ET_ES2ES1 ], respectively, and the maximum values of the matrix ignition voltage and the coplanar ignition voltage of all areas of the panel are respectively. Max [V ET_EA2EA1 ] and Max [V ET_ES2ES1 ].

아래에 제시된 본 발명의 모든 실시예는 전하 생성 또는 프라이밍 동작에 관한 것으로; 본 발명의 본질적 특성에 따라, 이들 동작 각각은 지속 기간(τ1)을 갖는, 전하 생성 및 조건 설정 시작 단계라 불리는 단계(P1)를 포함하는데, 이 단계 이후에 지속기간(τ2)을 갖는, 가속 전하 생성 종료 단계라 불리는 단계(P2)가 후속하며, 제 1 단계의 마지막과 제 2 단계의 시작을 분리하는 시간은 제 2 단계(P2)에서의 방전 영역의 조건 설정으로부터 완전한 이익을 얻기를 원하는 경우 20㎲를 반드시 초과할 필요가 없다.All embodiments of the invention presented below relate to charge generation or priming operations; According to an essential feature of the invention, each of these operations comprises a step P1, called a charge generation and conditioning start step, having a duration tau 1, after which the acceleration, having a duration tau 2, follows. Step P2, which is called the end of charge generation step, is followed by a time for separating the end of the first step and the start of the second step from which it is desired to fully benefit from the condition setting of the discharge region in the second step P2. In this case, it is not necessary to exceed 20㎲.

그러므로, 매트릭스 패널의 전하 생성 또는 프라이밍 동작을 기재하는 도 1에서, 전극{E2(애노드) 및 E1(캐소드)} 사이의 다음과 같은 외부 전압은 연속적으로 구별될 수 있다:Therefore, in FIG. 1 describing the charge generation or priming operation of the matrix panel, the following external voltages between the electrodes E2 (anode) and E1 (cathode) can be distinguished successively:

- 단계(P1)의 시작시 VE2E1_P1_ST;V E2E1_P1_ST at the beginning of step P1;

- 단계(P1)의 종료시 VE2E1_P1_ND;V E2E1_P1_ND at the end of step P1;

- 단계(P2)의 시작시 VE2E1_P2_ST;V E2E1_P2_ST at the beginning of step P2;

- 단계(P2)의 종료시 VE2E1_P2_ND;V E2E1_P2_ND at the end of step P2;

그러므로, 공동 평면 패널의 전하 생성 또는 프라이밍 동작을 기재하는 도 2 및 3에서, 한 편으로 어드레스 전극{EA2(애노드) 및 EA1(캐소드)} 사이와 다른 한 편으로 지속 전극{ES2(애노드) 및 ES1(캐소드)} 사이의 다음과 같은 외부 전압은 연속적으로 구별될 수 있다:Therefore, in FIGS. 2 and 3 describing the charge generation or priming operation of the co-planar panel, the sustain electrode {ES2 (anode) and on the other hand the address electrode {EA2 (anode) and EA1 (cathode)} on the one hand. The following external voltages between ES1 (cathode)} can be distinguished successively:

- 단계(P1)의 시작시 VEA2EA1_P1_ST및 VES2ES1_P1_ST;V EA2EA1_P1_ST and V ES2ES1_P1_ST at the beginning of step P1;

- 단계(P1)의 종료시 VEA2EA1_P1_ND및 VES2ES1_P1_ND;V EA2EA1_P1_ND and V ES2ES1_P1_ND at the end of step P1;

- 단계(P2)의 시작시 VEA2EA1_P2_ST및 VES2ES1_P2_ST;V EA2EA1_P2_ST and V ES2ES1_P2_ST at the beginning of step P2;

- 단계(P2)의 종료시 VEA2EA1_P2_ND및 VES2ES1_P2_ND.V EA2EA1_P2_ND and V ES2ES1_P2_ND at the end of step P2.

설명을 간단히 하기 위해, 동일한 참조 번호는 여러 실시예에서 동일한 기능을 충족시키는 요소에 사용된다.For the sake of simplicity, the same reference numerals are used for elements that meet the same functionality in various embodiments.

제 1 실시예: 매트릭스 또는 공동 평면 패널의 경우First embodiment: for matrix or co-planar panels

제 1도를 참조하면, 2가지 단계(P1 및 P2)는 다음과 같이 정의된다:Referring to FIG. 1, two steps P1 and P2 are defined as follows:

- VE2E1_P1_ST<Min[VET_E2E1]; 따라서, 단계(P1)의 시작시, 방전 점화 임계치는, 이전의 스캔 또는 서브스캔 동안의 동작으로부터 야기되는 전하 상태에 상관없이 패널의 임의의 셀에서 초과하지 않고; 바람직하게, VE2E1_P1_ST≥0.9×Min[VET_E2E1]이 되어, 약한 방전은 조건 설정 단계(P1)의 시작으로부터 바로 패널의 영역에서 개시하기 시작하고;V E2E1_P1_ST <Min [V ET_E2E1 ]; Thus, at the beginning of step P1, the discharge ignition threshold does not exceed in any cell of the panel regardless of the charge state resulting from operation during the previous scan or subscan; Preferably, V E2E1_P1_ST ≧ 0.9 × Min [V ET_E2E1 ], so that the weak discharge starts to start in the area of the panel directly from the start of the condition setting step P1;

- VE2E1_P1_ND>Max[VET_E2E1]; 따라서, 방전 점화 임계치는, 초기 조건 설정 상태를 생성하기 위해 이전 동작으로부터 야기되는 전하 상태에 상관없이 조건 설정 단계(P1) 이후에 패널의 각 셀에서 초과하고; 바람직하게, 느린 전위 증가율의 기간(P1)을 불필요하게 연장하지 않고 빠른 전위 증가율의 기간(P2)을 가능한 한 곧 사용하기 위해 VE2E1_P1_ND≤1.1×Max[VET_E2E1]이 되며;V E2E1_P1_ND > Max [V ET_E2E1 ]; Thus, the discharge ignition threshold is exceeded in each cell of the panel after the condition setting step P1 regardless of the charge state resulting from the previous operation to generate the initial condition setting state; Preferably, V E2E1_P1_ND ≦ 1.1 × Max [V ET_E2E1 ] to use the period P2 of the rapid potential increase rate as soon as possible without unnecessarily extending the period P1 of the slow potential increase rate;

- VE2E1_P2_ST=VE2E1_P1_ND가 되어, 2가지 단계(P1 및 P2)는 전이(transition) 없이함께 연결되고;V E2E1_P2_ST = V E2E1_P1_ND , so that the two steps P1 and P2 are connected together without a transition;

- VE2E1_P2_ND는 종래 기술과 동일한 방식으로, 즉 단계(P2)의 종료시 패널의 모든 방전 영역에서 원하는 프라이밍 레벨을 달성하도록 한정된다.V E2E1_P2_ND is defined in the same manner as in the prior art, ie to achieve the desired priming level in all the discharge regions of the panel at the end of step P2.

단계(P1) 동안, 전극들 사이의 전위(VE2E1)의 증가율, 또는 경사도의 순간값(dVE2E1/dτ)은 종래 기술에 따르는데, 즉 이 단계의 지속기간(τ1) 전체에 5V/㎲보다 적다; 대조적으로, 본 발명에 따라, 단계(P2) 동안, 전극들 사이의 전위(VE2E1)의 증가율, 또는 경사도의 순간값(dVE2E1/dτ)은, 종래 기술에서 이 단계의 지속기간(τ2) 전체보다 실질적으로 더 큰데, 바람직하게는 10V/㎲보다 더 크다.During step P1, the rate of increase of the potential V E2E1 between the electrodes, or the instantaneous value of the slope dV E2E1 / dτ, is in accordance with the prior art, i.e., 5 V / ㎲ over the duration τ1 of this step. Less than; In contrast, according to the invention, during step P2, the rate of increase of the potential V E2E1 between the electrodes, or the instantaneous value of the slope dV E2E1 / dτ, is the duration τ2 of this step in the prior art. It is substantially larger than the whole, preferably greater than 10 V / kHz.

그러므로, 일반적으로, 본 발명에 따라, 전극들 사이의 전위는 단계(P1) 동안 이 기간의 시작에서보다 단계(P2) 동안 전하 생성 기간의 종료시에 훨씬 더 빠르게 증가하고; 그러므로, 프라이밍 동작을 위한 시간은 이들 동작의 품질에 어떠한 손상을 입히지 않고도 매우 크게 감소한다.Therefore, in general, according to the invention, the potential between the electrodes increases much faster at the end of the charge generation period during step P2 than at the beginning of this period during step P1; Therefore, the time for priming operations is greatly reduced without damaging the quality of these operations.

제 2 실시예: 공동 평면 패널의 경우Second Embodiment: For a Common Flat Panel

도 2를 참조하면, 2가지 단계(P1 및 P2)는 다음과 같이 정의된다:Referring to FIG. 2, two steps P1 and P2 are defined as follows:

- VES2ES1_P1_ST<Min[VET_ES2ES1]; 따라서, P1의 시작시, 공동 평면 방전 점화 임계치는, 이전 동작으로부터 야기된 전하 상태에 상관없이 패널의 임의의 셀에서 초과되지 않고; 바람직하게는, VES2ES1_P1_ST≥0.9×Min[VET_ES2ES1]이 되어, 약한 공동 평면방전은 단계(P1)의 시작으로부터 바로 패널의 영역에서 개시하기 시작하고;V ES2ES1_P1_ST <Min [V ET_ES2ES1 ]; Thus, at the start of P1, the coplanar discharge ignition threshold is not exceeded in any cell of the panel, regardless of the charge state resulting from the previous operation; Preferably, V ES2ES1_P1_ST ≧ 0.9 × Min [V ET_ES2ES1 ] so that the weak co-planar discharge begins to start in the area of the panel directly from the beginning of step P1;

- VES2ES1_P1_ND>Max[VET_ES2ES1]; 따라서, 단계(P1)의 종료시, 공동 평면 방전 점화 임계치는 이전 동작으로부터 야기된 전하 상태에 상관없이 패널의 각 셀에서 초과되어, 초기 조건 설정 상태를 생성하며; 바람직하게, 단계(P1)를 불필요하게 연장하지 않고 단계(P2)를 가능한 한 곧 사용하도록 하기 위해 VES2ES1_P1_ND≤1.1×Max[VET_ES2ES1]이 되며;V ES2ES1_P1_ND > Max [V ET_ES2ES1 ]; Thus, at the end of step P1, the coplanar discharge ignition threshold is exceeded in each cell of the panel regardless of the charge state resulting from the previous operation, creating an initial condition setting state; Preferably, V ES2ES1_P1_ND ≦ 1.1 × Max [V ET_ES2ES1 ] so that step P2 is used as soon as possible without unnecessarily extending step P1;

- VEA2EA1_P1<Min[VET_EA2EA1], 이것은 조건 설정 단계(P1)의 각 순간(τ)에서, 어드레스 전극(VEA2EA1_P1) 사이의 전위차는 Min[VET_EA2EA1] 아래로 유지되어, 이러한 단계 동안 어떠한 매트릭스 방전도 패널에 생성되지 않으며; VET_EA2EA1이 전극 근처에 생성된 전하에 따라 P1 동안 변할 수 있음을 인식하여, 이러한 불균등이 P1의 임의의 순간 동안 충족된다는 것을 주의할 것이고;V EA2EA1_P1 <Min [V ET_EA2EA1 ], which means that at each instant τ of the condition setting step P1, the potential difference between the address electrodes V EA2EA1_P1 is kept below Min [V ET_EA2EA1 ], so that during this step no matrix No discharge is generated in the panel; Recognizing that V ET_EA2EA1 may change during P1 depending on the charge generated near the electrode, it will be noted that this inequality is satisfied for any moment of P1;

- VEA2EA1_P2_ST<Min[VET_EA2EA1]; 따라서, 단계(P2)의 시작시, 매트릭스 방전 점화 임계치는 이전 동작으로부터 야기되는 전하 상태에 상관없이 패널의 임의의 셀에서 초과하지 않으며; 바람직하게, VEA2EA1_P2_ST≥0.9×Min[VET_EA2EA1]가 되어, 약한 매트릭스 방전은 단계(P2)의 시작으로부터 바로 패널의 영역에서 개시되기 시작하고;V EA2EA1_P2_ST <Min [V ET_EA2EA1 ]; Thus, at the beginning of step P2, the matrix discharge ignition threshold does not exceed in any cell of the panel regardless of the charge state resulting from the previous operation; Preferably, V EA2EA1_P2_ST ≧ 0.9 × Min [V ET_EA2EA1 ] such that the weak matrix discharge starts to be started in the area of the panel directly from the beginning of step P2;

- VEA2EA1_P2_ND는 종래 기술과 동일한 방식으로, 즉 패널의 모든 방전 영역에서 원하는 프라이밍 레벨을 얻도록 한정된다.V EA2EA1_P2_ND is defined in the same manner as in the prior art, ie to obtain the desired priming level in all discharge regions of the panel.

단계(P1) 동안, 지속 전극 사이의 전위(VES2ES1)의 증가율, 또는 경사도(dVES2ES1/dτ)의 순간값은 종래 기술에서보다 실질적으로 더 높은데, 바람직하게는 10V/㎲보다 더 크고; 이러한 단계(P1) 동안, 전위(VEA2EA1)의 증가율은, 이 전위가 Min[VET_EA2EA1] 미만으로 남아있는 경우, 0, 로우 또는 하이일 수 있다.During step P1, the rate of increase of the potential V ES2ES1 between the sustain electrodes, or the instantaneous value of the slope dV ES2ES1 / dτ, is substantially higher than in the prior art, preferably larger than 10V / ㎲; The rate of increase in step (P1) while, the potential (V EA2EA1) is, the potential may be a zero, low or high, if the remaining less than Min [V ET_EA2EA1].

단계(P2) 동안, 어드레스 전극 사이의 전위(VEA2EA1)의 증가율, 또는 경사도(dVEA2EA1/dτ)의 순간값은 종래 기술에서보다 실질적으로 더 높은데, 바람직하게는 10V/㎲보다 더 크고; 이러한 단계(P2) 동안, 전위(VES2ES1)의 증가율은 0, 로우 또는 하이일 수 있다.During step P2, the rate of increase of the potential V EA2EA1 between the address electrodes, or the instantaneous value of the slope dV EA2EA1 / dτ, is substantially higher than in the prior art, preferably larger than 10V / ㎲; During this step P2, the rate of increase of the potential V ES2ES1 may be zero, low or high.

일반적으로, 본 발명에 따라, 전하 생성 동작은, 매트릭스 방전이 시작되기 전에 가스가 조건 설정되는 방식으로, 제 1 매트릭스 방전 임계치를 초과하기 시작하기 전에 모든 공동 평면 방전 임계치를 초과함으로써 수행되고; 이는, 공동 평면 방전이, 높은 2차 전자 방출 계수를 가지고 공동 평면 플레이트의 전극을 코팅하는 물질 상에서 발생하여, 이를 통해 단계(P1) 동안 가파른 경사도를 갖는 약한 공동 평면 방전(ES1-ES2)을 생성할 수 있게 하기 때문에 유리하며; 그 때 이러한 단계(P1) 동안 이와 같이 달성된 조건 설정은, 본 명세서에서 캐소드로서 사용되고 어드레스 플레이트의 전극을 코팅하는 일반적으로 형광체인 물질의 일반적으로 보통의 2차 방출 속성에도 불구하고, 종래 기술에서보다 더 완만한 경사도를 갖는 약한 매트릭스 방전(EA1-EA2)을 단계(P2) 동안 생성할 수 있게 하며; 따라서, 본 발명으로 인해, 프라이밍 동작을 위한 시간은 매우 크게 감소될 수 있고, 이들 동작의 품질에 어떠한 방식으로도 손실을 주지 않고도 불량한 형광체 2차 방출 속성을 갖는 패널을 통해 정확한 동작이 달성될 수 있다.In general, according to the present invention, the charge generation operation is performed by exceeding all co-planar discharge thresholds before starting to exceed the first matrix discharge threshold, in such a way that the gas is conditioned before the matrix discharge begins; This results in a coplanar discharge on the material coating the electrode of the coplanar plate with a high secondary electron emission coefficient, thereby creating a weak coplanar discharge (ES1-ES2) with a steep slope during step P1. Is advantageous because it makes it possible; The condition setting thus achieved during this step P1 is in the prior art in spite of the generally normal secondary emission properties of the material, which is generally a phosphor used herein as a cathode and coating the electrode of the address plate. Makes it possible to produce a weak matrix discharge EA1-EA2 with a more gentle gradient during step P2; Thus, due to the present invention, the time for priming operations can be greatly reduced, and accurate operation can be achieved through panels with poor phosphor secondary emission properties without any loss of quality of these operations. have.

제 3 실시예: 공동 평면 패널의 경우Third embodiment: for a common flat panel

이 실시예는, 한정된 매트릭스 방전이 공동 평면 조건 설정 기간 동안 "허용"되는 이전 실시예와 다르다.This embodiment differs from the previous embodiment where the finite matrix discharge is "allowed" during the coplanar conditioning period.

도 3을 참조하면, 2가지 단계(P1 및 P2)는 다음과 같이 정의된다:Referring to FIG. 3, two steps P1 and P2 are defined as follows:

- VES2ES1_P1_ST<Min[VET_ES2ES1] 및 VEA2EA1_P1_ST<Min[VET_EA2EA1]; 따라서, 단계(P1)의 시작시, 공동 평면 또는 매트릭스 방전 점화 임계치는 이전 동작으로부터 야기되는 전하 상태에 상관없이 패널의 임의의 셀에서 초과하지 않고; 바람직하게, VES2ES1_P1_ST≥0.9×Min[VET_ES2ES1] 및/또는 VEA2EA1_P1_ST≥0.9×Min[VET_EA2EA1]가 되어, 공동 평면 또는 매트릭스 방전은 단계(P1)의 시작으로부터 바로 개시되기 시작하고;V ES2ES1_P1_ST <Min [V ET_ES2ES1 ] and V EA2EA1_P1_ST <Min [V ET_EA2EA1 ]; Thus, at the beginning of step P1, the coplanar or matrix discharge ignition threshold does not exceed in any cell of the panel regardless of the charge state resulting from the previous operation; Preferably, V ES2ES1_P1_ST ≧ 0.9 × Min [V ET_ES2ES1 ] and / or V EA2EA1_P1_ST ≧ 0.9 × Min [V ET_EA2EA1 ] such that the co-planar or matrix discharge begins to commence immediately from the beginning of step P1;

- VES2ES1_P1_ND>Max[VET_ES2ES1] 및 VEA2EA1_P1_ND>Min[VET_EA2EA1]; 따라서, 단계(P1)의 종료시, 공동 평면 방전 점화 임계치는 이전 동작으로부터 야기되는 전하 상태에 상관없이 패널의 각 셀에서 초과하고, 또한 매트릭스 방전 점화 임계치는 초기 조건 설정 상태를 생성하기 위해 이들 셀 중 전부 또는 일부에서 초과하고;V ES2ES1_P1_ND > Max [V ET_ES2ES1 ] and V EA2EA1_P1_ND > Min [V ET_EA2EA1 ]; Thus, at the end of step P1, the coplanar discharge ignition threshold is exceeded in each cell of the panel irrespective of the charge state resulting from the previous operation, and the matrix discharge ignition threshold is also among these cells to generate an initial conditioning state. Exceeding all or part of it;

- VEA2EA1_P2_ND는 종래 기술과 동일한 방식으로, 즉 패널의 모든 방전 영역에서 원하는 프라이밍 레벨을 얻도록 한정된다.V EA2EA1_P2_ND is defined in the same manner as in the prior art, ie to obtain the desired priming level in all discharge regions of the panel.

단계(P1) 동안, 지속 전극들 사이의 전위(VES2ES1)의 증가율, 또는 경사도(dVES2ES1/dτ)의 순간값은 종래 기술에서보다 실질적으로 더 큰데, 바람직하게는 10V/㎲보다 더 크고; 이러한 단계(P1) 동안, 전위(VEA2EA1)의 증가율은, 종래 기술에 따라, 즉 5V/㎲보다 적다.During the step P1, the rate of increase of the potential V ES2ES1 between the sustain electrodes, or the instantaneous value of the slope dV ES2ES1 / dτ, is substantially larger than in the prior art, preferably larger than 10V / ㎲; During this step P1, the rate of increase of the potential V EA2EA1 is less than 5V / ㎲, according to the prior art.

단계(P2) 동안, 어드레스 전극 사이의 전위(VEA2EA1)의 증가율, 또는 경사도(dVEA2EA1/dτ)의 순간값은 종래 기술에서보다 실질적으로 더 높은데, 바람직하게는 10V/㎲보다 더 크고; 이러한 단계(P2) 동안, 전위(VES2ES1)의 증가율은 0, 로우 또는 하이일 수 있다.During step P2, the rate of increase of the potential V EA2EA1 between the address electrodes, or the instantaneous value of the slope dV EA2EA1 / dτ, is substantially higher than in the prior art, preferably larger than 10V / ㎲; During this step P2, the rate of increase of the potential V ES2ES1 may be zero, low or high.

본 발명으로 인해, 프라이밍 동작을 위한 시간은 이에 따라 매우 크게 감소될 수 있고, 이들 동작의 품질에 어떠한 방식으로도 손실을 주지 않고도 불량한 형광체 2차 방출 속성을 갖는 패널을 통해 정확한 동작이 달성될 수 있다.Due to the present invention, the time for priming operations can thus be greatly reduced, and accurate operation can be achieved through panels having poor phosphor secondary emission properties without any loss of quality of these operations. have.

제 4 실시예: 공동 평면 또는 매트릭스 패널의 경우Fourth embodiment: for coplanar or matrix panels

이 실시예는, P1 동안 생성된 조건 설정이 강한 방전에 의해 셀의 전부 또는 일부에서, 그리고 약한 방전에 의해 다른 셀에서 수행되도록 한다. 이 실시예는, 강한 방전이 지속 방전이 아닌 한 바람직한 실시예가 아니다.This embodiment allows the condition setting generated during P1 to be performed in all or part of the cell by strong discharge and in other cells by weak discharge. This embodiment is not a preferred embodiment unless the strong discharge is a sustained discharge.

제 5 실시예: 공동 평면 또는 매트릭스 패널의 경우Fifth Embodiment: For Coplanar or Matrix Panels

제 5 실시예는, 단계(P1 및 P2) 사이에 셀의 전부 또는 일부에서 어떠한 방전도 일어나지 않는 기간을 포함할 가능성을 이전 4개의 실시예에 추가하며, 이 기간은 20㎲의 시간을 초과하지 않아서, P1의 조건 설정은 P2 동안 방전의 시작시 여전히 활성화된다. 방전이 일어나지 않는 기간의 실질적인 사용은 종래 기술에 알려져 있어서, 본 명세서에서 구체적으로 설명되지 않을 것이며; 내부 전압은 점화 임계치보다 적게 유지되어야 한다.The fifth embodiment adds to the previous four embodiments the possibility of including a period in which no discharge occurs in all or part of the cell between steps P1 and P2, which period does not exceed 20 ms. Therefore, the condition setting of P1 is still activated at the start of the discharge during P2. Substantial use of periods when no discharge occurs is known in the art and will not be described in detail herein; The internal voltage should be kept below the ignition threshold.

본 발명의 한정되지 않은 예시로서 전술한 여러 실시예는, 패널 리셋 동작 동안 전극들 사이에 인가된 전위의 증가율이 종래 기술에 비해 증가할 수 있게 하며; 그러므로, 본 발명은,The various embodiments described above as non-limiting examples of the present invention allow the rate of increase of the potential applied between the electrodes during the panel reset operation to be increased in comparison with the prior art; Therefore, the present invention,

- 프라이밍 동작에 할당된 시간을 감소시키고 어드레싱 또는 지속을 위해 이를 사용하여, 이를 통해 패널의 충실도(fidelity) 또는 피크 휘도가 증가되도록 할 수 있거나;Reduce the time allotted to the priming operation and use it for addressing or sustaining, thereby allowing the fidelity or peak brightness of the panel to be increased;

- 또는 표준 경사도를 갖는 프라이밍 동안 강한 방전을 갖는 패널이 불량품이 되지 않게 않음으로써 패널 제조 효율을 증가시킬 수 있다.Alternatively, panel manufacturing efficiency can be increased by not causing panels with strong discharges during priming with standard gradients to be non-defective.

마지막으로, 첨부된 청구범위에서 벗어나지 않고도 램프 신호가 플라즈마 패널을 구동하는데 사용되는 다른 가능한 경우에 본 발명이 적용할 수 있음은 당업자에게 명백하다.Finally, it will be apparent to those skilled in the art that the present invention is applicable to other possible cases where lamp signals are used to drive a plasma panel without departing from the appended claims.

본 발명의 예 및 비교 예Examples and Comparative Examples of the Invention

전면 플레이트 상에 2개의 공동 평면 전극(X 및 Y)과, 어드레싱을 위해 후면 플레이트 상에 전극(A)을 포함하는, 3개의 전극 어레이를 갖는 동일한 공동 평면 유형의 플라즈마 패널을 사용하여, 다양한 유형의 전하-균등화 또는 리셋 신호가 인가될 것이고, 이들 신호를 인가할 동안 이들 신호의 방전에 대한 충격이 평가될것이다.Various types using the same coplanar type plasma panel with two electrode planar electrodes X and Y on the front plate and three electrode arrays comprising electrodes A on the back plate for addressing Will be applied and the impact on the discharge of these signals will be evaluated while applying these signals.

그러한 공동 평면 패널은 종래 기술에 알려져 있고, 전극에 대해 동일한 참조 번호(X, Y 및 A)로 본 명세서의 도입부에 기재되어 있다.Such co-planar panels are known in the art and are described at the beginning of this specification with the same reference numbers (X, Y and A) for the electrodes.

도 4는 프라이밍 동작 동안 패널의 여러 전극들(X, Y 및 A)에 인가된 전압 신호에 대한 타이밍도를 도시하며: 여기서 400V인 램프 피크 레벨(VpY)을 특징으로 하는 선형 전압 램프는 지속 및 어드레스 전극(Y){전술한 일반적인 실시예의 여기서 ES2와 일치하는 전극(EA2)에 대응}에 인가되고; 이러한 시간이 지나면서, 일정한 신호(VpX)는 지속을 위해서만 작용하는 X 전극(종종 "공통" 전극으로 지칭됨)에 인가되고, 일정한 신호(VA=0)는 다른 플레이트 상에 위치한 어드레스 전극(A)에 인가된다. 이들 신호는 본 발명을 이용하거나 본 발명을 이용하지 않은, 매우 가파른 램프에 대한 패널의 응답을 도시하는데 사용된다.4 shows a timing diagram for the voltage signal applied to the various electrodes X, Y and A of the panel during the priming operation: where the linear voltage ramp is characterized by a ramp peak level V pY of 400V. And address electrode Y (corresponding to electrode EA2 corresponding to ES2 here in the general embodiment described above); Over time, a constant signal (V pX ) is applied to an X electrode (often referred to as a "common" electrode) that acts only for sustaining, and a constant signal (V A = 0) is the address electrode located on another plate. Is applied to (A). These signals are used to show the panel's response to very steep lamps with or without the present invention.

각 프라이밍 동작 동안, 뜻하지 않게 발생할 수 있고 정상적인 사용에 손해를 끼치는 강한 방전의 세기(DS)는 스크린의 방전 영역의 그룹 전면에 위치한 감광성 센서를 사용하여 리코딩된다.During each priming operation, the intensity of strong discharge D S , which can occur unexpectedly and damages normal use, is recorded using photosensitive sensors located in front of the group of discharge areas of the screen.

얻어진 리코딩은 도 5 내지 7에 해당한다; 이러한 모든 리코딩은, 공동 평면 전극(X)의 일정한 바이어스 신호 값(VpX)을 제외하고, 동일한 프라이밍 동작 조건 하에, 특히 선형 램프 신호의 인가 하에 발생되고:The resulting recordings correspond to FIGS. 5 to 7; All such recordings occur under the same priming operating conditions, in particular under application of a linear ramp signal, except for a constant bias signal value V pX of the coplanar electrode X:

- 도 5: VpX= +100V: 그 다음에, 적어도 지속을 위해 작용하는 전극들(X 및Y) 사이의 내부 점화 임계치는 어드레스 전극(Y 및 A) 사이의 내부 점화 임계치보다 나중에 도달하고; 그러므로, 매트릭스 방전에 우선권이 주어지고; 셀의 이전의 조건 설정이 없이 매우 높은 경사도 값으로 인해 많은 강한 방전(Ds)이 관찰되고;5: V pX = + 100V: Then, the internal ignition threshold between the electrodes X and Y serving at least for duration reaches later than the internal ignition threshold between the address electrodes Y and A; Therefore, priority is given to matrix discharges; Many strong discharges D s are observed due to very high gradient values without prior cell setting of the cell;

- 도 8: VpX= -120V: 그 다음에, 어드레스 전극(Y 및 A) 사이의 내부 점화 임계치는 적어도 지속을 위해 작용하는 전극(Y 및 X) 사이의 내부 점화 임계치보다 나중에 도달하고; 그러므로, 공동 평면 방전의 개시에 우선권이 주어지고; 도 8은 약한 공동 평면 방전에 의한 셀의 이전 조건 설정으로 인해 강한 방전(DS)이 없음을 도시하며; 그러한 구성은 본 발명을 예시한다.8: V pX = -120V: Then, the internal ignition threshold between the address electrodes Y and A reaches later than the internal ignition threshold between the electrodes Y and X serving at least for duration; Therefore, priority is given to the initiation of the coplanar discharge; 8 shows no strong discharge D S due to the previous condition setting of the cell by the weak co-planar discharge; Such a configuration illustrates the invention.

도 6 및 7은 중간 상태에 해당하는데, 여기서 VpX는 각각 0V 및 -80V와 같고, 강한 방전(DS)의 허용되지 않는 잔류물이 관찰된다.6 and 7 correspond to intermediate states, where V pX is equal to 0 V and −80 V, respectively, and an unacceptable residue of strong discharge D S is observed.

그러므로, 각 프라이밍 동작 동안, 적어도 지속을 위해 작용하는 전극(Y 및 X) 사이의 전위차와, 어드레스 전극(Y 및 A) 사이의 전위차는 동일한 선형 경사도로 증가하고, 전술한 본 발명의 일반적인 제 2 실시예에 해당하는 도 2에 도시된 경우 중 하나와 유사한 상황이 발생하고; 그러므로, 도 8에 도시된 본 발명에 따라, 프라이밍 동작은 제 1 단계(P1)에서 시작하는데, 여기서 어드레스 전극(A)에 관련된 공동 평면 전극(X)에 충분히 음의 바이어싱함으로써 공동 평면 방전에 충분한 우선권이 주어지고; 어드레스 전극(Y 및 A) 사이의 특정 전압 레벨 위에서, 매트릭스 방전은, 방전 영역이 공동 평면 방전에 의해 이전에 "조건 설정"되었기 때문에 이러한 시간이 강한 방전을 생성하지 않고도, 매트릭스 점화 임계치를 초과하기 때문에 필연적으로 발생된다. 그러므로, X 및 A에서의 각 바이어스 전압은 단계(P1)를 결정하며, 이는 공동 평면 방전만이 각 셀의 초기 조건 설정 상태를 생성하는 것을 특징으로 한다. 도 6 및 7에 도시된 중간 상태는, 특정 셀에서 공동 평면 및 매트릭스 방전이 동시에 활성화되는 것에 관한 것이다. Y 및 A 사이에 적용된 경사도가 Y와 X 사이에 적용된 경사도만큼 높기 때문에, 불충분한 조건 설정으로 인해 강한 방전이 야기된다. 강한 방전(DS)을 방지하기 위해, 본 발명에 따른 해결책은, 전술한 본 발명의 일반적인 제 3 실시예에서와 같이 전극(Y 및 A) 사이의 완만한 초기 경사도를 적용한다.Therefore, during each priming operation, the potential difference between the electrodes Y and X serving at least for sustaining and the potential difference between the address electrodes Y and A increase with the same linear gradient, and the above-described general second of the present invention A situation similar to one of the cases shown in FIG. 2 corresponding to the embodiment occurs; Therefore, in accordance with the invention shown in FIG. 8, the priming operation begins in a first step P1, wherein the coplanar discharge is sufficiently negatively biased to the coplanar electrode X associated with the address electrode A. FIG. Sufficient priority is given; Above a certain voltage level between address electrodes Y and A, the matrix discharge exceeds the matrix ignition threshold without this time generating a strong discharge because the discharge region was previously "conditioned" by the coplanar discharge. It is inevitable because of that. Therefore, each bias voltage at X and A determines step P1, which is characterized in that only co-planar discharges produce an initial conditioning state of each cell. The intermediate state shown in FIGS. 6 and 7 relates to the simultaneous co-planar and matrix discharge activation in a particular cell. Since the inclination applied between Y and A is as high as the inclination applied between Y and X, insufficient discharge setting causes strong discharge. In order to prevent the strong discharge D S , the solution according to the invention applies a gentle initial slope between the electrodes Y and A as in the third general embodiment of the invention described above.

상술한 바와 같이, 본 발명은, 적어도 어드레싱을 위해 작용하는 교차 전극을 갖고 메모리 효과를 갖는 AC형 플라즈마 패널과, 이 패널의 방전 영역에서 충전-균등화(또는 리셋), 어드레스 및 지속 동작을 수행하는데 적합한 이러한 패널의 구동 수단을 포함하는 디스플레이 디바이스 등에 효과적이다.As described above, the present invention provides an AC-type plasma panel having at least a cross-electrode acting for addressing and having a memory effect, and performing charge-equalization (or reset), address and sustain operations in the discharge region of the panel. It is effective for a display device or the like including suitable driving means of such a panel.

Claims (11)

- 메모리 효과를 갖는 AC 플라즈마 패널로서, 그 사이에 방전 가스를 포함하는 공간이 존재하는 2개의 플레이트와, 적어도 어드레싱을 위해 작용하는 2개의 교차 전극 어레이(E2, E1)를 포함하며, 상기 전극 어레이의 교차부에서 플레이트 사이의 공간에 광 방전 영역이 한정되는, AC 플라즈마 패널과;An AC plasma panel having a memory effect, comprising two plates with a space therebetween containing a discharge gas and at least two cross-electrode arrays E2 and E1 acting for addressing, said electrode array An AC plasma panel, in which an optical discharge region is defined in the space between the plates at the intersection of; - 상기 방전 영역에서 전하를 균등화하거나 상기 방전 영역을 리셋하도록 의도되는 동작을 수행하는데 적합한 전압 신호를 상기 전극에 인가하는데 적합한 구동 수단을Drive means suitable for applying a voltage signal suitable for performing an operation intended to equalize charges or reset the discharge region in the discharge region; 포함하는, 디스플레이 디바이스로서,A display device comprising: 상기 구동 수단은, 방전 영역의 그룹을 리셋하는 특정 동작 동안,The driving means, during the specific operation of resetting the group of discharge regions, 패널의 각 방전 영역이 상기 영역을 어드레싱 및 교차를 위해 작용하는 전극들 사이에 외부 매트릭스 점화 임계치 전압(VET_E2E1)을 갖는 경우와, Min[VET_E2E1] 및 Max[VET_E2E1]이 각각 상기 그룹 영역의 매트릭스 점화 전압(VET_E2E1)의 최소값 및 최대값인 경우,Each discharge region of the panel has an external matrix ignition threshold voltage (V ET_E2E1 ) between the electrodes acting for addressing and crossing the region, and Min [V ET_E2E1 ] and Max [V ET_E2E1 ] are the group regions, respectively. For the minimum and maximum values of the matrix ignition voltage (V ET_E2E1 ) of 이러한 그룹의 상기 영역의 적어도 어드레싱 및 교차를 위해 작용하는 전극들 사이에 인가된 전위차(VE2E1)는, 상기 리셋 동작 동안 VE2E1이 값(1.1×Max[VET_E2E1])을 초과하자마자, VE2E1이 Min[VET_E2E1] 및 Max[VET_E2E1] 사이에 있는 동안 VE2E1의 최대 증가 경사도보다 더 가파른 소위 최종 동작 경사도(end-of-operation slope)로 증가하도록 설계되는 것을 특징으로 하는, 디스플레이 디바이스.The applied potential difference between the electrodes serving at least for addressing and intersecting the said regions of this group (V E2E1) is, as soon as V E2E1 during the reset operation is greater than the value (1.1 × Max [V ET_E2E1] ), V E2E1 A display device, characterized in that it is designed to increase to a so-called end-of-operation slope steeper than the maximum increasing slope of V E2E1 while it is between Min [V ET_E2E1 ] and Max [V ET_E2E1 ]. 제 1항에 있어서, 적어도 어드레싱을 위해 작용하는 상기 전극들 사이의 전위차를 증가시키기 위한 상기 최종 동작 경사도는 5V/㎲보다 더 큰 것을 특징으로 하는, 디스플레이 디바이스.The display device according to claim 1, wherein the final operating gradient for increasing the potential difference between the electrodes acting at least for addressing is greater than 5 V / ㎲. 제 2항에 있어서, 적어도 어드레싱을 위해 작용하는 상기 전극들 사이의 전위차를 증가시키기 위한 상기 최종 동작 경사도는 10V/㎲보다 더 큰 것을 특징으로 하는, 디스플레이 디바이스.3. A display device according to claim 2, wherein the final operating gradient for increasing the potential difference between the electrodes acting at least for addressing is greater than 10V / kHz. 제 1항에 있어서, 상기 각 특정 리셋 동작 동안, 적어도 어드레싱을 위해 작용하는 상기 전극들 사이에 인가된 상기 전위차(VE2E1)는 Min[VET_E2E1]<VE2E1<Max[VET_E2E1]일 때 일정하고 정밀히 증가하는 것을 특징으로 하는, 디스플레이 디바이스.2. The method of claim 1, wherein during each particular reset operation, the potential difference V E2E1 applied between at least the electrodes acting for addressing is constant when Min [V ET_E2E1 ] <V E2E1 <Max [V ET_E2E1 ]. And precisely increasing. - 메모리 효과를 갖는 AC 플라즈마 패널로서, 그 사이에 방전 가스를 포함하는 공간이 존재하는 2개의 플레이트와, 적어도 어드레싱을 위해 작용하는 2개의 교차 전극 어레이(EA2, EA1)를 포함하며, 상기 전극 어레이의 교차부에서, 플레이트 사이의 공간에 광 방전 영역이 한정되며, 적어도 2개의 전극 어레이(ES2, ES1)는 적어도 지속을 위해 작용하고, 이들 각각의 전극 어레이(ES2, ES1) 중 하나가 각 방전 영역을 지나가도록 위치하는, AC 플라즈마 패널과;An AC plasma panel having a memory effect, comprising two plates with a space therebetween containing a discharge gas and at least two cross-electrode arrays EA2 and EA1 acting for addressing, said electrode array At the intersection of, the light discharge region is defined in the space between the plates, at least two electrode arrays ES2 and ES1 serve for at least sustain, and one of each of these electrode arrays ES2 and ES1 is each discharged. An AC plasma panel positioned to pass through the area; - 상기 방전 영역에서 전하를 균등화하거나 상기 방전 영역을 리셋하도록 의도되는 동작을 수행하는데 적합한 전압 신호를 상기 전극(EA2, EA1, ES2, ES1)에 인가하는데 적합한 구동 수단을-Drive means suitable for applying a voltage signal suitable for performing an operation intended to equalize charges or reset the discharge region in the discharge region, to the electrodes EA2, EA1, ES2, ES1. 포함하는, 디스플레이 디바이스로서,A display device comprising: 상기 구동 수단은, 방전 영역의 그룹을 리셋하는 특정 동작 동안,The driving means, during the specific operation of resetting the group of discharge regions, 상기 패널의 각 방전 영역이 상기 영역의 적어도 어드레싱 및 교차를 위해 작용하는 상기 전극(EA2, EA1) 사이의 외부 매트릭스 점화 임계 전압(VET_EA2EA1)을 갖는 경우와, Min[VET_EA2EA1] 및 Max[VET_EA2EA1]이 각각 상기 그룹의 영역의 매트릭스 점화 전압(VET_EA2EA1)의 최소값 및 최대값인 경우와, 상기 패널의 각 방전 영역이 상기 영역을 적어도 지속 및 지나가기 위해 작용하는 상기 전극(ES2, ES1) 사이의 외부 공동 평면 점화 임계 전압(VET_ES2ES1)을 갖는 경우와, Min[VET_ES2ES1] 및 Max[VET_ES2ES1]가 각각 상기 그룹의 영역의 공동 평면 점화 전압(VET_ES2ES1)의 최소값 및 최대값인 경우,Each discharge region of the panel has an external matrix ignition threshold voltage (V ET_EA2EA1 ) between the electrodes (EA2, EA1) that serves for at least addressing and crossing of the region, and Min [V ET_EA2EA1 ] and Max [V ET_EA2EA1 ] are the minimum and maximum values of the matrix ignition voltage V ET_EA2EA1 of the regions of the group, respectively, and the electrodes ES2 and ES1 each discharge region of the panel acts to at least sustain and pass through the region. With an external coplanar ignition threshold voltage (V ET_ES2ES1 ) between and where Min [V ET_ES2ES1 ] and Max [V ET_ES2ES1 ] are the minimum and maximum values of the coplanar ignition voltage (V ET_ES2ES1 ) of the region of the group, respectively. , - 이러한 그룹의 상기 영역을 적어도 어드레싱 및 교차를 위해 작용하는 상기 전극들(EA2, EA1) 사이에 인가된 상기 전위차(VEA2EA1)가 값(Min[VET_EA2EA1])을 초과하지 않는 한편, 이러한 그룹의 상기 영역을 적어도 어드레싱 및 지나가기 위해 작용하는 상기 전극들(ES2, ES1) 사이에 인가된 상기 전위차(VES2ES1)는 값(Max[VET_ES2ES1])을 초과하지 않고, 적어도 지속을 위해 작용하는 이들 전극들(ES2, ES1) 사이에 인가된 상기 전위차(VES2ES1)가 상기 값(Max[VET_ES2ES1])을 초과하자마자 소위 양의 최종 동작 경사도로 증가하거나;The potential difference V EA2EA1 applied between the electrodes EA2, EA1 acting at least for addressing and crossing the region of this group does not exceed the value Min [V ET_EA2EA1 ], while this group The potential difference V ES2ES1 applied between the electrodes ES2, ES1 acting to at least address and pass through the region of does not exceed the value Max [V ET_ES2ES1 ] and at least acts for sustaining. As soon as the potential difference V ES2ES1 applied between these electrodes ES2 and ES1 exceeds the value Max [V ET_ES2ES1 ], the so-called positive final operating gradient is increased; - 또는 이러한 그룹의 상기 영역을 적어도 어드레싱 및 교차를 위해 작용하는 상기 전극들(EA2, EA1) 사이에 인가된 상기 전위차(VEA2EA1)는, 상기 영역의 적어도 지속 및 지나가기 위해 작용하는 상기 전극들(ES2, ES1) 사이에 인가된 상기 전위차(VES2ES1)가 값(Max[VET_ES2ES1])을 초과하자마자, VES2ES1이 Min[VET_ES2ES1] 및 Max[VET_ES2ES1] 사이에 있는 동안 VRA2EA1의 최대 증가 경사도보다 더 가파른 소위 양의 최종 동작 경사도로 증가하도록 설계되는 것을 특징으로 하는, 디스플레이 디바이스.Or the potential difference V EA2EA1 applied between the electrodes EA2, EA1 acting at least for addressing and crossing said region of this group is such that the electrodes acting for at least sustaining and passing of said region. (ES2, ES1) as soon as exceeds the potential difference (V ES2ES1) the value (max [V ET_ES2ES1]) applied between a maximum of V RA2EA1 while between V ES2ES1 the Min [V ET_ES2ES1] and max [V ET_ES2ES1] A display device, characterized in that it is designed to increase with a so-called positive final operating gradient steeper than an increase gradient. 제 5항에 있어서, 적어도 어드레싱을 위해 작용하는 상기 전극들 사이의 상기 전위차를 증가시키기 위한 상기 최종 동작 경사도는 5V/㎲보다 더 큰 것을 특징으로 하는, 디스플레이 디바이스.6. A display device as claimed in claim 5, wherein the final inclination for increasing the potential difference between the electrodes acting at least for addressing is greater than 5V / ㎲. 제 6항에 있어서, 적어도 어드레싱을 위해 작용하는 상기 전극들 사이의 상기 전위차를 증가시키기 위한 상기 최종 동작 경사도는 10V/㎲보다 더 큰 것을 특징으로 하는, 디스플레이 디바이스.7. A display device as claimed in claim 6, wherein the final inclination for increasing the potential difference between the electrodes acting at least for addressing is greater than 10V / kHz. 제 5항에 있어서, VES2ES1이 Min[VET_ES2ES1] 및 Max[VET_ES2ES1] 사이에 있을 때, 적어도 지속을 위해 작용하는 상기 전극들 사이에 인가된 상기 전위차(VES2ES1)는 소위 5V/㎲보다 더 큰 시작 동작 경사도로 증가하는 것을 특징으로 하는, 디스플레이 디바이스.6. The method according to claim 5, wherein when V ES2ES1 is between Min [V ET_ES2ES1 ] and Max [V ET_ES2ES1 ], the potential difference (V ES2ES1 ) applied between the electrodes acting at least for sustaining is less than 5V / 5. A display device, characterized in that it increases with a larger starting operating gradient. 제 8항에 있어서, 적어도 지속을 위해 작용하는 상기 전극들 사이의 상기 전위차를 증가시키기 위한 상기 시작 동작 경사도는 10V/㎲보다 더 큰 것을 특징으로 하는, 디스플레이 디바이스.9. A display device as claimed in claim 8, wherein the starting operating gradient for increasing the potential difference between the electrodes acting at least for sustaining is greater than 10V / kHz. 제 5항에 있어서, 상기 각 특정 리셋 동작 동안, 적어도 어드레싱을 위해 작용하는 상기 전극들 사이에 인가된 상기 전위차(VEA2EA1)는 Min[VET_EA2EA1]<VEA2EA1<Max[VET_EA2EA1]일 때 일정하고 정밀히 증가하는 것을 특징으로 하는, 디스플레이 디바이스.6. The method of claim 5, wherein during each particular reset operation, the potential difference (V EA2EA1 ) applied between at least the electrodes acting for addressing is constant when Min [V ET_EA2EA1 ] <V EA2EA1 <Max [V ET_EA2EA1 ]. And precisely increasing. 제 5항에 있어서, 상기 각 특정 전하 균등화 또는 리셋 동작 동안, 적어도지속을 위해 작용하는 상기 전극들 사이에 인가된 상기 전위차(VRS2RS1)는 Min[VET_ES2ES1]<VES2ES1<Max[VET_ES2ES1]일 때 일정하고 정밀히 증가하는 것을 특징으로 하는, 디스플레이 디바이스.6. The method of claim 5, wherein during each particular charge equalization or reset operation, the potential difference (V RS2RS1 ) applied between the electrodes acting at least for sustaining is Min [V ET_ES2ES1 ] <V ES2ES1 <Max [V ET_ES2ES1 ] A display device, characterized in that it increases constantly and precisely when.
KR1020040007191A 2003-02-06 2004-02-04 A plasma display device having drive means suitable for performing a fast charge equalization operation KR101049866B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0301370 2003-02-06
FR0301370A FR2851073A1 (en) 2003-02-06 2003-02-06 PLASMA DISPLAY DEVICE HAVING DRIVING MEANS ADAPTED FOR REALIZING FAST EQUALIZATION OPERATIONS

Publications (2)

Publication Number Publication Date
KR20040071627A true KR20040071627A (en) 2004-08-12
KR101049866B1 KR101049866B1 (en) 2011-07-19

Family

ID=32606005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007191A KR101049866B1 (en) 2003-02-06 2004-02-04 A plasma display device having drive means suitable for performing a fast charge equalization operation

Country Status (6)

Country Link
EP (1) EP1445756A3 (en)
JP (1) JP4838983B2 (en)
KR (1) KR101049866B1 (en)
CN (1) CN100410987C (en)
FR (1) FR2851073A1 (en)
TW (1) TW200428331A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340447B2 (en) * 2017-06-07 2019-07-02 International Business Machines Corporation Three-terminal metastable symmetric zero-volt battery memristive device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745086A (en) * 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JP4210805B2 (en) * 1998-06-05 2009-01-21 株式会社日立プラズマパテントライセンシング Driving method of gas discharge device
EP1720150A3 (en) * 1998-11-13 2007-08-08 Matsushita Electric Industrial Co., Ltd. High resolution and high luminance plasma display panel and drive method for the same
JP3466098B2 (en) * 1998-11-20 2003-11-10 富士通株式会社 Driving method of gas discharge panel
JP3528664B2 (en) * 1999-03-10 2004-05-17 松下電器産業株式会社 Driving method of plasma display panel
CN1307324A (en) * 2000-01-26 2001-08-08 达碁科技股份有限公司 Plasma display panel driving method and equipment
JP4326659B2 (en) * 2000-02-28 2009-09-09 三菱電機株式会社 Method for driving plasma display panel and plasma display device
JP4229577B2 (en) * 2000-06-28 2009-02-25 パイオニア株式会社 AC type plasma display driving method
JP2002132208A (en) * 2000-10-27 2002-05-09 Fujitsu Ltd Driving method and driving circuit for plasma display panel
JP2003005707A (en) 2001-06-18 2003-01-08 Hitachi Ltd Plasma display device, and driving method of plasma display panel
KR100438907B1 (en) * 2001-07-09 2004-07-03 엘지전자 주식회사 Driving Method of Plasma Display Panel

Also Published As

Publication number Publication date
KR101049866B1 (en) 2011-07-19
CN1521716A (en) 2004-08-18
EP1445756A2 (en) 2004-08-11
EP1445756A3 (en) 2009-02-25
JP2004240430A (en) 2004-08-26
CN100410987C (en) 2008-08-13
JP4838983B2 (en) 2011-12-14
FR2851073A1 (en) 2004-08-13
TW200428331A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
US6414653B1 (en) Driving system for a plasma display panel
KR20020074371A (en) Method of driving plasma display panel and display divice
US6680717B2 (en) Driving method of plasma display panel
JP4422350B2 (en) Plasma display panel and driving method thereof
JP2000047634A (en) Driving method of plasma display device
JPH11143425A (en) Driving method of ac type pdp
JP3028075B2 (en) Driving method of plasma display panel
US6906689B2 (en) Plasma display panel and driving method thereof
JP3318424B2 (en) Aging method and apparatus for AC type plasma display panel
EP1477958A2 (en) Method for driving a plasma display by matrix triggering of the sustain discharges
KR101049866B1 (en) A plasma display device having drive means suitable for performing a fast charge equalization operation
KR100869240B1 (en) Coplanar-type plasma display panel, and method of driving the same
US7667671B2 (en) Plasma display device and method for driving the same
US6791517B2 (en) Plasma display panel and driving method thereof
JPH09259767A (en) Ac type pdp and driving method therefor
JP2003295817A (en) Method of driving plasma display panel
KR100556486B1 (en) Selective Erasing Method Of Plasma Display Panel Drived with Radio Frequency
KR100603325B1 (en) Plasma display panel
KR100514255B1 (en) Method Of Driving Plasma Display Panel Using High Frequency
JP4055795B2 (en) Driving method of AC type plasma display panel
US7561121B2 (en) Priming method in a plasma panel
KR100281064B1 (en) Maintenance discharge driving method of plasma display panel
KR100432375B1 (en) Aging method for plasma display panel
KR100813336B1 (en) Plasma display device and driving method thereof
JP2001306027A (en) Method for driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee