JP2004235422A - Substrate peeling/cleaning method and manufacturing method of substrate for electro-optical apparatus - Google Patents
Substrate peeling/cleaning method and manufacturing method of substrate for electro-optical apparatus Download PDFInfo
- Publication number
- JP2004235422A JP2004235422A JP2003022010A JP2003022010A JP2004235422A JP 2004235422 A JP2004235422 A JP 2004235422A JP 2003022010 A JP2003022010 A JP 2003022010A JP 2003022010 A JP2003022010 A JP 2003022010A JP 2004235422 A JP2004235422 A JP 2004235422A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cleaning
- film
- oxalic acid
- peeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、液晶基板等の有機物レジストの剥離洗浄に好適な基板剥離洗浄方法及び電気光学装置の製造方法に関する。
【0002】
【従来の技術】
例えば、液晶装置は、ガラス基板、石英基板等の2枚の基板間に液晶を封入して構成される。液晶装置の構造としては、基板の表面に画素をマトリクス状に配列させたパッシブ方式のものや、各画素毎にTFT(Thin Film Transistor:薄膜トランジスタ)やTFD(Thin Film Diode:薄膜ダイオード)等の非線形素子を設け、この非線形素子を介して信号電極と画素電極とを接続したアクティブ方式のもの等がある。
【0003】
アクティブ方式の液晶装置は、一方の基板に、能動素子をマトリクス状に配置し、他方の基板に対向する電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【0004】
このようなTFT基板は、洗浄、成膜、パターン形成の工程の繰返しで構成される。パターン形成工程においては、無機質機体上に形成された金属等の膜上にフォトレジストを塗布し、フォトリソグラフによって微細なパターンを形成する。次いで、この半導体ウェハ全面にUV光を照射してパターン化されたレジスト膜を硬化させることにより、レジストパターンの耐ドライエッチング性を向上させる。こうして、レジストパターンをマスクとして非マスク領域をドライエッチングすることにより、パターニングが行われる。
【0005】
ところで、パターン形成工程の際に用いられる有機物レジストの剥離洗浄には、従来、硫酸過水及びアミン系等の有機物溶剤が使用されている。メタル工程以前の工程においては、硫酸過水を用いた剥離洗浄が行われる。硫酸過水によって、半導体ウェハの表面に形成されたレジストを酸化し、ウェハ表面のレジスト、付着しているパーティクル、金属汚染物質、有機物を除去することができる。また、メタル工程以降の工程においては、有機物溶剤(有機剥離液)を用いた剥離洗浄が行われる。有機剥離液の溶解作用によって、有機物、レジストを除去することができる。こうして、下地の膜と有機物レジストとの選択比を利用して、形成した下地のパターンにダメージを与えることなく剥離処理を行っている。
【0006】
なお、有機物溶剤を用いた剥離洗浄については、例えば特許文献1に開示されたものがある。
【0007】
【特許文献1】
特開平10−256210号公報
【0008】
【発明が解決しようとする課題】
ところで、通常、レジストの剥離洗浄にはバッチ方式の洗浄装置が採用される。ところが、バッチ方式の洗浄装置は、複数の洗浄槽を用意する必要があり、装置規模が大きく、また、占有面積も大きく、設備の負担が極めて大きい。また、バッチ方式では剥離液の成分の変化が比較的早いことから、剥離液の交換サイクルが短くランニングコストも増大してしまう。
【0009】
そこで、これらの欠点を解決するものとして、枚葉方式の剥離洗浄装置を採用することが考えられる。ところが、有機物レジストの剥離液である硫酸過水及び有機物溶剤のいずれを用いる場合でも、剥離洗浄時には、これらの剥離液を約100℃に加熱し、10分程度のディップ処理を行う必要がある。即ち、これらの有害な剥離液を高温で用いる必要があることから、剥離液を供給するノズル等の耐久性、安全性等を考慮すると、剥離洗浄装置として枚葉式の装置を用いることはできない。
【0010】
また、有機物溶剤を用いる場合には防爆仕様が必須である。ところが、枚葉方式のスピン洗浄装置においては、モータを使用する必要があり、防爆仕様にすることができない。これらの理由から、レジストの剥離装置としては装置コスト及びランニングコストが高く且つ1枚当たりの洗浄時間に長時間を要するバッチ式の剥離洗浄装置を採用しなければならないという問題点があった。また、有害な硫酸過水及び有機物溶剤を用いる必要があり、環境上の観点からも好ましくないという問題点があった。
【0011】
本発明はかかる問題点に鑑みてなされたものであって、剥離液として安全性に優れた蓚酸水溶液を使用可能にすることにより枚葉式の剥離洗浄装置の使用を可能にして、装置、設備価格及びランニングコストを低減すると共に、環境上も優れた基板剥離洗浄方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明に係る基板剥離洗浄方法は、基板を濃度が1〜10%で、温度が30〜50℃の蓚酸水溶液によって処理する工程を具備したことを特徴とする。
【0013】
このような構成によれば、蓚酸水溶液によって、基板上の有機物レジストを確実に剥離洗浄することができる。低濃度の蓚酸水溶液を比較的低い温度で使用することから、蓚酸水溶液を流通させる管路等のダメージが小さく且つ安全性が高いので、枚葉式の剥離洗浄装置に使用可能である。これにより、装置、設備価格及びランニングコストを低減することができ、また、環境的にも無害な剥離洗浄が可能である。
【0014】
また、前記蓚酸水溶液によって処理する工程の前に、残留下地材料を完全除去する工程を更に具備したことを特徴とする。
【0015】
このような構成によれば、有機物レジスト及びこの有機物レジスト中の残留下地材料を完全に除去することができる。
【0016】
また、前記残留下地材料を完全除去する工程は、O2プラズマによるアッシング処理によって実現されることを特徴とする。
【0017】
このような構成によれば、残留下地材料を有害な薬液を使用することなく、確実に除去することができる。
【0018】
また、前記蓚酸水溶液によって処理された前記基板に対して、リンス液を用いたリンスを実施するリンス工程を更に具備したことを特徴とする。
【0019】
このような構成によれば、基板から剥離した有機物レジストを、リンス液によって確実に基板表面から除去することができる。
【0020】
また、前記リンス液は、純水又はイソプロピルアルコールであることを特徴とする。
【0021】
このような構成によれば、有機物レジストの確実な除去が可能である。
【0022】
また、前記リンス工程後の前記基板を乾燥させる乾燥工程を更に具備したことを特徴とする。
【0023】
このような構成によれば、洗浄シミ等を生じさせることなく、有機物レジストの確実な除去が可能である。
【0024】
また、前記蓚酸水溶液によって処理する工程、前記リンス工程及び前記乾燥工程の少なくとも1つは、1枚の基板を回転させる枚葉式のスピン装置を用いて実施することを特徴とする。
【0025】
このような構成によれば、基板の回転に伴う遠心力によって、有機物レジストを確実に基板外に除去し、また、乾燥に要する時間を短縮することができる。
【0026】
また、前記基板は、電気光学装置用基板であることを特徴とする。
【0027】
このような構成によれば、液晶装置、EL(エレクトロルミネッセンス)装置、電気泳動装置等の電気光学装置の基板にも適用することができる。
【0028】
また、本発明の電気光学装置の製造方法にあっては、電気光学装置用基板の積層される層に、濃度が1〜10%で、温度が30〜50℃の蓚酸水溶液によって処理する工程を具備したことを特徴とする。
【0029】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の第1の実施の形態に係る基板剥離洗浄方法を示すフローチャートである。図2は本実施の形態を適用する基板であるTFT基板(素子基板)の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図3は本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図である。図4は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図3のH−H’線の位置で切断して示す断面図である。また、図5は図3及び図4の液晶装置を詳細に示す断面図である。また、図6は素子基板の基板工程を示すフローチャートである。図7はスピン洗浄を利用した基板剥離洗浄方法を示す説明図である。
【0030】
本実施の形態は、有機物レジストの剥離に際して、O2プラズマ等によるフルアッシング(完全な灰化処理)を前提として、剥離洗浄液としてカルボン酸である蓚酸を含む水溶液を比較的低い温度で使用した剥離洗浄を行うことにより、バッチ方式だけでなく、枚葉式の剥離洗浄装置の使用を可能にして、装置コスト、ランニングコストを低減すると共に、環境上優れた剥離洗浄を可能にしたものである。
【0031】
先ず、図2乃至図5を参照して、本実施の形態における剥離洗浄の対象である素子基板を用いた液晶装置の構造について説明する。
【0032】
電気光学装置である液晶装置は、図3及び図4に示すように、TFT基板等の素子基板10と対向基板20との間に液晶50を封入して構成される。素子基板10上には画素を構成する画素電極等がマトリクス状に配置される。図2は画素を構成する素子基板10上の素子の等価回路を示している。
【0033】
図2に示すように、画素領域においては、複数本の走査線3aと複数本のデータ線6aとが交差するように配線され、走査線3aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線3aとデータ線6aの各交差部分に対応してTFT30が設けられ、このTFT30に画素電極9aが接続される。
【0034】
TFT30は走査線3aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。また、画素電極9aと並列に蓄積容量70が設けられており、蓄積容量70によって、画素電極9aの電圧はソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【0035】
図5は、一つの画素に着目した液晶装置の模式的断面図である。
【0036】
ガラスや石英等の素子基板10には、溝11が形成されている。この溝11上に遮光膜12及び第1層間絶縁膜13を介してLDD構造をなすTFT30が形成されている。溝11によって、TFT基板の液晶50との境界面が平坦化される。
【0037】
TFT30は、チャネル領域1a、ソース領域1d、ドレイン領域1eが形成された半導体層に下層及び上層絶縁膜2a,2bを介してゲート電極をなす走査線3aが設けられてなる。なお、遮光膜12は、TFT30の形成領域に対応する領域、後述するデータ線6a及び走査線3a等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この遮光膜12によって、反射光がTFT30のチャネル領域1a、ソース領域1d及びドレイン領域1eに入射することが防止される。
【0038】
TFT30上には第2層間絶縁膜14が積層され、第2層間絶縁膜14上には中間導電層15が形成されている。中間導電層15上には誘電体膜17を介して容量線18が対向配置されている。容量線18は、容量層と遮光層とからなり、中間導電層15との間で蓄積容量を構成すると共に、光の内部反射を防止する遮光機能を有する。半導体層に比較的近接した位置に中間導電層15を形成しており、光の乱反射を効率よく防止することができる。
【0039】
容量線18上には第3層間絶縁膜19が配置され、第3層間絶縁膜19上にはデータ線6aが積層される。データ線6aは、第3及び第2層間絶縁膜19,14を貫通するコンタクトホール24a,24bを介してソース領域1dに電気的に接続される。データ線6a上には第4層間絶縁膜25を介して画素電極9aが積層されている。画素電極9aは、第4〜第2層間絶縁膜25,19,14を貫通するコンタクトホール26a,26bにより容量線18を介してドレイン領域1eに電気的に接続される。画素電極9a上にはポリイミド系の高分子樹脂からなる配向膜16が積層され、所定方向にラビング処理されている。
【0040】
走査線3a(ゲート電極)にON信号が供給されることで、チャネル領域1aが導通状態となり、ソース領域1dとドレイン領域1eとが接続されて、データ線6aに供給された画像信号が画素電極9aに与えられる。
【0041】
一方、対向基板20には、TFTアレイ基板のデータ線6a、走査線3a及びTFT30の形成領域に対向する領域、即ち各画素の非表示領域において第1遮光膜23が設けられている。この第1遮光膜23によって、対向基板20側からの入射光がTFT30のチャネル領域1a、ソース領域1d及びドレイン領域1eに入射することが防止される。第1遮光膜23上に、対向電極(共通電極)21が基板20全面に亘って形成されている。対向電極21上にポリイミド系の高分子樹脂からなる配向膜22が積層され、所定方向にラビング処理されている。
【0042】
そして、素子基板10と対向基板20との間に液晶50が封入されている。これにより、TFT30は所定のタイミングでデータ線6aから供給される画像信号を画素電極9aに書き込む。書き込まれた画素電極9aと対向電極21との電位差に応じて液晶50の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【0043】
図3及び図4に示すように、対向基板20には表示領域を区画する額縁としての遮光膜42が設けられている。遮光膜42は例えば遮光膜23と同一又は異なる遮光性材料によって形成されている。
【0044】
遮光膜42の外側の領域に液晶を封入するシール材41が、素子基板10と対向基板20間に形成されている。シール材41は対向基板20の輪郭形状に略一致するように配置され、素子基板10と対向基板20を相互に固着する。シール材41は、素子基板10の1辺の一部において欠落しており、貼り合わされた素子基板10及び対向基板20相互の間隙には、液晶50を注入するための液晶注入口78が形成される。液晶注入口78より液晶が注入された後、液晶注入口78を封止材79で封止するようになっている。
【0045】
素子基板10のシール材41の外側の領域には、データ線駆動回路61及び実装端子62が素子基板10の一辺に沿って設けられており、この一辺に隣接する2辺に沿って、走査線駆動回路63が設けられている。素子基板10の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路63間を接続するための複数の配線64が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、素子基板10と対向基板20との間を電気的に導通させるための導通材65が設けられている。
【0046】
次に、このように構成される素子基板の製造工程について図6のフローチャートを参照して説明する。
【0047】
先ず、石英基板、ハードガラス、シリコン基板等のTFTアレイ基板10を用意する。用意した基板10に対して、好ましくはN2(窒素)等の不活性ガス雰囲気且つ約900〜1300℃の高温でアニール処理し、後に実施される高温プロセスにおけるTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。
【0048】
次に、図6のステップS1 において、TFTアレイ基板10に対してエッチング等によって溝11(図5参照)を形成する。即ち、有機物レジストを基板10の表面に塗布し、フォトリソグラフによって有機物レジスト上に微細なパターンを形成する。次いで、基板10表面の全域にUV光を照射してパターン化した有機物レジストを硬化させてレジストパターンの耐ドライエッチング性を向上させる。このレジストパターンをマスクとして非マスク領域をドライエッチングする。これにより、パターニングされた溝11を形成する。
【0049】
本実施の形態においては、溝11のパターン形成に際して用いた有機物レジストは、後述する図1のフローチャートに基づいて剥離洗浄する。次に、図6のステップS2 において、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、100〜500nm程度の膜厚、好ましくは約200nmの膜厚に堆積させる。そしてフォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜12を形成する。ステップS2 における下側遮光膜12のパターン形成時においても、図1のフローに従って、有機物レジストの剥離洗浄が行われる。
【0050】
次に、ステップS3 において、下側遮光膜12上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜13を形成する。この層間絶縁膜13の膜厚は、例えば約500〜2000nm程度とする。
【0051】
次に、ステップS4 において、層間絶縁膜13上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは、4〜6時間のアニール処理を施することにより、ポリシリコン膜を約50〜200nmの粒径、好ましくは約100nmの粒径となるまで固相成長させる。固相成長させる方法としては、RTA(Rapid Thermal Anneal)を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のTFT30を、nチャネル型とするかpチャネル型にするかに応じて、V族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層1aを形成する。なお、半導体層1aのパターン形成時においても、図1のフローに従って、有機物レジストの除去が行われる。
【0052】
次に、ステップS5 において、TFT30を構成する半導体層1aを約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化し、続けて減圧CVD法等により、若しくは両者を続けて行うことにより、多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)下層及び上層のゲート絶縁膜2a,2bを形成する。
【0053】
この結果、半導体層1aは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁膜2a,2bの厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
【0054】
次に、画素スイッチング用のTFT30のスレッシュホールド電圧Vthを制御するために、半導体層1aのうちNチャネル領域或いはPチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【0055】
次に、ステップS6 において、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散し、このポリシリコン膜を導電化する。または、Pイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約350nm程度である。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定パターンの走査線3aを形成する。この走査線3aのパターン形成時においても、図1のフローに従って、有機物レジストの剥離洗浄が行われる。
【0056】
例えば、TFT30を、LDD構造を持つnチャネル型のTFTとする場合には、半導体層1aに、低濃度ソース領域及び低濃度ドレイン領域を形成するために、走査線3a(ゲート電極)をマスクとして、P等のV族元素のドーパントを低濃度で(例えば、Pイオンを1〜3×1013/cm2のドーズ量にて)ドープする(ステップS7 )。これにより走査線3a下の半導体層1aはチャネル領域1a’となる。
【0057】
更に、画素スイッチング用TFT30を構成する高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、走査線3aよりも幅の広い平面パターンを有するレジスト層を走査線3a上に形成する。その後、P等のV族元素のドーパントを高濃度で(例えば、Pイオンを1〜3×1015/cm2のドーズ量にて)ドープする(ステップS8 )。
【0058】
こうして、低濃度のソース・ドレイン領域と高濃度のソース・ドレイン領域とを有するLDD構造の素子を構成する。なお、例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、走査線3aをマスクとして、Pイオン、Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより走査線3aは更に低抵抗化される。
【0059】
次に、ステップS9 では、走査線3a上に、例えば、常圧又は減圧CVD法等によりTEOSガス、TEBガス、TMOPガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜14を形成する。この第2層間絶縁膜14の膜厚は、例えば約500〜2000nm程度とする。ここで好ましくは、800℃の程度の高温でアニール処理し、層間絶縁膜14の膜質を向上させておく。
【0060】
次に、ステップS10において、第2層間絶縁膜14に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール24a,26aを同時開孔する。コンタクトホール24a,26aの形成時においても、図1のフローに従って有機物レジストの剥離洗浄が行われる。
【0061】
次に、ステップS11において、蓄積容量の下部容量電極となる第1中間導電層15が形成される。即ち、第2層間絶縁膜14上に、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散し、このポリシリコン膜を導電化する。または、Pイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約150nm程度である。そして、フォトリソグラフィ及びエッチングによりパターニングを行って、第1中間導電層15を形成する。この中間導電層15の形成時においても、図1のフローに従って、有機物レジストの剥離洗浄が行われる。
【0062】
次のステップS12において、蓄積容量の絶縁膜である誘電体膜17を形成する。即ち、画素電位側容量電極を兼ねる第1中間導電層15及び第2層間絶縁膜14上に、減圧CVD法、プラズマCVD法等により高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる誘電体膜17を膜厚50nm程度の比較的薄い厚さに堆積する。
【0063】
なお、誘電体膜17は、絶縁膜2a,2bの場合と同様に、単層膜或いは多層膜のいずれから構成してもよく、一般にTFTのゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。そして、誘電体膜17を薄くする程、蓄積容量は大きくなるので、結局、膜破れ等の欠陥が生じないことを条件に、膜厚50nm以下の極薄い絶縁膜となるように誘電体膜17を形成すると有利である。
【0064】
次に、ステップS13において、誘電体膜17上に容量線18を形成する。容量線18の膜厚は例えば150nmに設定する。
【0065】
次に、ステップS14において、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜19を形成する。第3層間絶縁膜19の膜厚は、例えば500〜1500nm程度である。
【0066】
次に、ステップS15において、コンタクトホール24a,24bを埋めるように第3層間絶縁膜19上の全面に、スパッタリング等により、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜として、約100〜500nmの厚さ、好ましくは約300nmに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有するデータ線6aを形成する(ステップS16)。このデータ線6aの形成時においても、図1のフローに従って、有機物レジストの剥離洗浄が行われる。
【0067】
次に、ステップS17において、データ線6a上を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第4層間絶縁膜25を形成する。第4層間絶縁膜25の膜厚は、例えば500〜1500nm程度である。
【0068】
次に、ステップS18において、第4層間絶縁膜25及び第3層間絶縁膜19に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール26bを開孔する。このコンタクトホール26bの形成時においても、図1のフローに従って、有機物レジストの剥離洗浄が行われる。
【0069】
次に、ステップS19において、このコンタクトホール26bの内周面及び第4層間絶縁膜25上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50〜200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する。なお、液晶装置を反射型の液晶装置に用いる場合には、Al(アルミニウム)等の反射率の高い不透明な材料から画素電極9aを形成してもよい。コンタクトホール26bは、第1中間導電層15と画素電極9aとを接続する。画素電極9aの形成時においても、図1のフローに従って、有機物レジストの剥離洗浄が行われる。
【0070】
次に、各膜形成時のパターニングに際して実施される剥離洗浄について図1のフローチャート及び図7の説明図を参照して説明する。
本実施の形態においては、剥離洗浄に用いる装置としてはバッチ式の剥離洗浄装置だけでなく、枚葉式の剥離洗浄装置を用いることができる。図7はこのような枚葉式の剥離洗浄装置を示している。基板剥離洗浄装置70は、図示しない駆動装置により回転される回転台としてのスピンチャック71が水平面内で回転自在に設けられている。このスピンチャック71上には、基板72がその表面を水平にした状態で載置されるようになっている。スピンチャック71は、真空吸着によって基板72の裏面側を吸着保持する。
【0071】
また、スピンチャック71の上方には、基板72を洗浄するための剥離洗浄液等を基板72表面に供給するためのノズル73、76が配設可能である。ノズル73、76は、先端の吐出口が基板72表面近傍に配置されるようになっている。これにより、ノズル73,76は、剥離洗浄液等を吐出して直接基板72に吹き付けることができる。また、ノズル73,76は、基板72の表面に平行な面上を水平にスキャンしながら、剥離洗浄液等を吐出することもできるようになっている。
【0072】
本実施の形態においては、ノズル73は蓚酸水溶液吐出用であり、ノズル76はイソプロピルアルコール又は純水吐出用である。ノズル73,76は剥離洗浄液としての蓚酸水溶液、リンス液としてのイソプロピルアルコール又は純水を適宜の時間だけ選択的に基板72に吹き付けることができるようになっている。
【0073】
基板72が回転することによって生じる遠心力によって、基板72上に吐出された剥離洗浄液等は、基板72上を回転中心から遠心方向に十分な勢いで流れ、基板72の表面上の外側に流出するようになっている。
【0074】
有機物レジストの剥離洗浄においては、図1のステップS21において、先ず、O2プラズマを用いたフルアッシングを行う。従来、メタル工程以降の工程においては、レジストの剥離液として下地のメタル層を溶解させないために、上述したようにアミン系の有機物溶剤が用いられていた。パターニングしようとする下地膜に対するイオンを用いたドライエッチングによって、下地膜は化学反応してガス化する。ガス化した下地膜材料はイオンによってレジスト中に打ち込まれる。このように打ち込まれた残留無機物(以下、堆積ポリマーという)は有機物溶剤では剥離することができない。このため、従来、有機物溶剤にフッ化アンモニウム等を混合することで、堆積ポリマーを除去している。
【0075】
これに対し、本実施の形態においては、有機物溶剤を使用しないようになっており、O2プラズマ装置によるフルアッシングによって、先ず、堆積ポリマーを完全に除去するようになっている。
【0076】
次に、堆積ポリマーが完全に除去された有機物レジストをスピンチャック71上に搬送して吸着させる(ステップS22)。次に、ステップS23において、蓚酸を用いたスピン洗浄を行う。なお、剥離洗浄液としては蓚酸水溶液に限らず、カルボン酸を含む種々の薬液を用いることができる。なお、カルボン酸は、カルボキシル基を有する物質であればモノカルボン酸あるいはポリカルボン酸等のカルボン酸、さらにはオキシカルボン酸、アミノカルボン酸、ケトンカルボン酸、アルデヒドカルボン酸等の置換カルボン酸も使用できる。具体的には、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ラウリル酸、パルミチン酸、ステアリン酸等の脂肪族モノカルボン酸、蓚酸、マロン酸、琥珀酸、マレイン酸、グルタル酸、アジピン酸、セバシン酸等の脂肪族ポリカルボン酸、安息香酸、トルイル酸等の芳香族モノカルボン酸、フタル酸、トリメリット酸等の芳香族ポリカルボン酸、グリコール酸、リンゴ酸、酒石酸、クエン酸等のオキシカルボン酸、ピルビン酸、レブリン酸等のケトンカルボン酸、グリオキシル酸等のアルデヒドカルボン酸、グリシン、アラニン等のアミノ酸等が挙げられる。これらの酸のうちの1種または2種以上の種類を組み合わせて使用することもできる。
【0077】
タンク74には、蓚酸水溶液が貯蔵されている。蓚酸水溶液の濃度は1〜10%で、温度は30〜50℃に設定される。例えば、温度が約40℃の5%蓚酸水溶液を、タンク74からノズル73に供給し、ノズル73の吐出口から基板72の表面に向けて吐出させる。温度が比較的低い、低濃度の蓚酸水溶液を剥離液として用いているので、剥離液の供給管がダメージを受けることはなく、枚葉式の装置を採用することが可能である。また、蓚酸水溶液を用いる場合には、装置として防爆仕様は必須の要件ではなく、この点からも枚葉式の装置を用いることができる。
【0078】
スピンチャック71を回転させることで基板72を回転させながら、基板表面にノズル73から蓚酸水溶液を吹き付ける。この状態で約2分間スピン洗浄することにより、下地膜上の有機物レジストを基板72の表面から除去する。図7(a)はこの状態を示している。この場合には、スピンチャック71の回転によって生じる遠心力の作用で、ノズル73の吐出口からの吐出された蓚酸水溶液は基板72の中央から遠心方向に勢いよく流出する。剥離液のこのような流れにより、基板72上の有機物レジストは、基板72上から剥離され周辺に押し流されて基板72から除去されるのである。なお、基板72の表面から流れ落ちた蓚酸水溶液は、カップ部材75によって収集され、タンク74に戻されて循環される。
【0079】
次に、ステップS24において、純水又はイソプロピルアルコール等のリンス液を用いたリンスが実施される。即ち、ノズル76の吐出口から純水等のリンス液を基板72の表面に向けて吐出させる。このリンス洗浄は、約30秒から1分間実施される。図7(b)はこの状態を示している。この場合にも、スピンチャック71の回転によって生じる遠心力の作用で、ノズル76から吐出されたリンス液は、基板72の中央から遠心方向に勢いよく流出する。このリンス液の流れにより、基板72上から剥離した有機物レジストは、基板72の周辺に押し流されて基板72から確実に除去される。
【0080】
最後に、ステップS25において、スピン乾燥が実施される。図7(c)はこの状態を示しており、乾燥工程は約1分間実施される。なお、図7(c)では単に基板72をスピンさせているだけであるが、図示しないノズルからN2ガスを流出させて基板72の表面に吹き付けることにより、乾燥時間を一層短縮させることも可能である。
【0081】
このように、本実施の形態においては、蓚酸1〜10%の水溶液を50℃以下に加熱して用いることにより、各種膜のパターニング後の有機物レジスト剥離に際して、バッチ式の剥離洗浄装置を用いたディップ処理による剥離洗浄だけでなく、枚葉式の剥離洗浄装置を用いた枚葉スピン処理による剥離洗浄を可能にしている。これにより、工場設備のコストを低減すると共に、枚葉式では剥離液を無駄に捨てる必要がないことからランニングコストも低減させることができる。従来、剥離が困難であった、メタルドライエッチング後の堆積ポリマーも45℃で2分スピン蓚酸処理、純水リンス及びスピン乾燥の1枚当たり4分以下の剥離洗浄工程によって、確実に剥離洗浄することができる。これにより、スループットを向上させ、1サイクルでの剥離を可能にすることができる。硫酸過水、有機物剥離液に代えて、低温、低濃度の蓚酸水溶液を用いており、工場設備のイニシャルコスト、ウェハ処理時のランニングコストも低減することができ、更に、環境上も優れた剥離洗浄が可能である。
【0082】
また、上記実施の形態においては、ドライエッチング後のレジスト剥離に適用した例について説明したが、ウェットエッチング後のレジスト剥離にも同様に適用可能であることは明らかである。
【0083】
また、上記実施の形態においては、液晶装置のTFT基板中の画素領域の成膜時の剥離洗浄について説明したが、TFT基板中の画素領域以外に形成する周辺回路の成膜時の剥離洗浄にも適用可能であることは明らかである。また、本発明は、EL(エレクトロルミネッセンス)装置、電気泳動装置等の表示パネルにも適用可能であり、更に、液晶基板に限らず、半導体基板等の有機物レジストを使用する各種成膜時の剥離洗浄に適用可能であることは明らかである。
【0084】
また、図7では枚葉式の剥離洗浄装置に適用した例について説明したが、蓚酸水溶液及びリンス液を用いたバッチ式の剥離洗浄装置にも適用可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る基板剥離洗浄方法を示すフローチャート。
【図2】本実施の形態を適用する半導体装置であるTFT基板(素子基板)の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図3】本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図。
【図4】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図3のH−H’線の位置で切断して示す断面図。
【図5】図3及び図4の液晶装置を詳細に示す断面図。
【図6】素子基板の基板工程を示すフローチャート。
【図7】スピン洗浄を利用した基板剥離洗浄方法を示す説明図。
【符号の説明】
S21…フルアッシング工程
S22…搬送工程
23…蓚酸によるスピン洗浄工程
24…リンス工程
S25…乾燥工程[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for removing and cleaning a substrate suitable for removing an organic resist such as a liquid crystal substrate and a method for manufacturing an electro-optical device.
[0002]
[Prior art]
For example, a liquid crystal device is configured by sealing liquid crystal between two substrates such as a glass substrate and a quartz substrate. The structure of the liquid crystal device includes a passive type in which pixels are arranged in a matrix on the surface of a substrate, and a non-linear type such as a TFT (Thin Film Transistor) or a TFD (Thin Film Diode) for each pixel. An active element is provided in which an element is provided, and a signal electrode and a pixel electrode are connected via the non-linear element.
[0003]
In an active liquid crystal device, active elements are arranged in a matrix on one substrate, electrodes facing the other substrate are arranged, and the optical characteristics of a liquid crystal layer sealed between the two substrates are determined according to image signals. The image display is made possible by changing
[0004]
Such a TFT substrate is formed by repeating steps of cleaning, film formation, and pattern formation. In the pattern forming step, a photoresist is applied on a film of metal or the like formed on the inorganic body, and a fine pattern is formed by photolithography. Next, the entire surface of the semiconductor wafer is irradiated with UV light to cure the patterned resist film, thereby improving the dry etching resistance of the resist pattern. Thus, patterning is performed by dry-etching the non-mask region using the resist pattern as a mask.
[0005]
By the way, conventionally, organic solvents such as sulfuric acid peroxide and amines are used for stripping and cleaning of an organic resist used in a pattern forming step. In steps before the metal step, stripping and cleaning using sulfuric acid and hydrogen peroxide is performed. The resist formed on the surface of the semiconductor wafer is oxidized by the sulfuric acid and hydrogen peroxide to remove the resist on the wafer surface, attached particles, metal contaminants, and organic substances. In steps subsequent to the metal step, stripping cleaning using an organic solvent (organic stripper) is performed. Organic substances and resist can be removed by the dissolving action of the organic stripping solution. In this manner, the peeling process is performed without damaging the formed base pattern by utilizing the selectivity between the base film and the organic resist.
[0006]
In addition, the peeling cleaning using an organic solvent is disclosed in, for example,
[0007]
[Patent Document 1]
JP-A-10-256210
[Problems to be solved by the invention]
By the way, usually, a batch type cleaning apparatus is employed for stripping and cleaning the resist. However, a batch-type cleaning apparatus needs to prepare a plurality of cleaning tanks, and the apparatus scale is large, the occupied area is large, and the load on the equipment is extremely large. In the batch method, since the components of the stripping solution change relatively quickly, the replacement cycle of the stripping solution is short and the running cost is increased.
[0009]
In order to solve these drawbacks, it is conceivable to employ a single-wafer stripping / cleaning apparatus. However, in the case of using either sulfuric acid peroxide or an organic solvent, which is a stripping solution for an organic resist, it is necessary to heat these stripping solutions to about 100 ° C. and perform a dipping process for about 10 minutes during stripping and cleaning. That is, since it is necessary to use these harmful stripping liquids at a high temperature, a single-wafer type apparatus cannot be used as a stripping cleaning apparatus in consideration of durability, safety, and the like of a nozzle for supplying the stripping liquid. .
[0010]
When an organic solvent is used, explosion-proof specifications are indispensable. However, in a single wafer type spin cleaning apparatus, it is necessary to use a motor, and it is not possible to use an explosion-proof type. For these reasons, there has been a problem that a batch type stripping / cleaning apparatus requiring high apparatus cost and running cost and requiring a long cleaning time per sheet has to be adopted as a resist stripping apparatus. In addition, it is necessary to use harmful sulfuric acid and hydrogen peroxide and an organic solvent, which is not preferable from an environmental point of view.
[0011]
The present invention has been made in view of such problems, and enables the use of a single-wafer type stripping and cleaning apparatus by making it possible to use an oxalic acid aqueous solution having excellent safety as a stripping solution. An object of the present invention is to provide a method of removing and cleaning a substrate which is excellent in environment while reducing cost and running cost.
[0012]
[Means for Solving the Problems]
The substrate peeling and cleaning method according to the present invention includes a step of treating the substrate with an oxalic acid aqueous solution having a concentration of 1 to 10% and a temperature of 30 to 50 ° C.
[0013]
According to such a configuration, the organic resist on the substrate can be reliably peeled and cleaned by the oxalic acid aqueous solution. Since a low-concentration oxalic acid aqueous solution is used at a relatively low temperature, damage to a pipe for flowing the oxalic acid aqueous solution is small and the safety is high, so that it can be used in a single-wafer type peeling and cleaning apparatus. This makes it possible to reduce equipment, equipment costs and running costs, and also enables environmentally harmless peeling and cleaning.
[0014]
Further, before the step of treating with the oxalic acid aqueous solution, the method further comprises a step of completely removing the residual base material.
[0015]
According to such a configuration, the organic resist and the underlying material remaining in the organic resist can be completely removed.
[0016]
Further, the step of completely removing the residual base material is realized by an ashing process using O 2 plasma.
[0017]
According to such a configuration, the residual base material can be reliably removed without using a harmful chemical solution.
[0018]
A rinsing step of rinsing the substrate treated with the oxalic acid aqueous solution using a rinsing liquid is further provided.
[0019]
According to such a configuration, the organic resist peeled from the substrate can be reliably removed from the substrate surface by the rinsing liquid.
[0020]
The rinsing liquid is pure water or isopropyl alcohol.
[0021]
According to such a configuration, the organic resist can be reliably removed.
[0022]
The method may further include a drying step of drying the substrate after the rinsing step.
[0023]
According to such a configuration, the organic resist can be reliably removed without causing cleaning stains or the like.
[0024]
Further, at least one of the step of treating with the oxalic acid aqueous solution, the rinsing step, and the drying step is performed using a single-wafer spin apparatus that rotates one substrate.
[0025]
According to such a configuration, the organic resist can be reliably removed from the substrate by the centrifugal force accompanying the rotation of the substrate, and the time required for drying can be reduced.
[0026]
Further, the substrate is a substrate for an electro-optical device.
[0027]
According to such a configuration, it can be applied to a substrate of an electro-optical device such as a liquid crystal device, an EL (electroluminescence) device, and an electrophoresis device.
[0028]
In the method of manufacturing an electro-optical device according to the present invention, the step of treating the layer to be laminated on the electro-optical device substrate with an aqueous oxalic acid solution having a concentration of 1 to 10% and a temperature of 30 to 50 ° C. It is characterized by having.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a flowchart showing a substrate peeling and cleaning method according to the first embodiment of the present invention. FIG. 2 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels forming a pixel region of a TFT substrate (element substrate) as a substrate to which the present embodiment is applied. FIG. 3 is a plan view of a liquid crystal device using an element substrate to which the present embodiment is applied, and is a plan view together with each component formed on the element substrate as viewed from the counter substrate side. FIG. 4 is a cross-sectional view of the liquid crystal device after the assembly step of bonding the element substrate and the counter substrate and enclosing the liquid crystal after completion of the assembly process, taken along the line HH 'in FIG. FIG. 5 is a sectional view showing the liquid crystal device of FIGS. 3 and 4 in detail. FIG. 6 is a flowchart showing a substrate process of the element substrate. FIG. 7 is an explanatory view showing a substrate peeling cleaning method using spin cleaning.
[0030]
This embodiment is based on the premise that full-ashing (complete ashing process) using O 2 plasma or the like is performed on the removal of an organic resist, using an aqueous solution containing oxalic acid, which is a carboxylic acid, at a relatively low temperature as a removal cleaning solution. By performing the cleaning, not only a batch type but also a single wafer type peeling and cleaning apparatus can be used, thereby reducing the apparatus cost and the running cost and also enabling environmentally excellent peeling and cleaning.
[0031]
First, with reference to FIGS. 2 to 5, a structure of a liquid crystal device using an element substrate to be peeled and cleaned in this embodiment will be described.
[0032]
As shown in FIGS. 3 and 4, the liquid crystal device, which is an electro-optical device, is configured by sealing a
[0033]
As shown in FIG. 2, in the pixel area, a plurality of
[0034]
The
[0035]
FIG. 5 is a schematic cross-sectional view of a liquid crystal device focusing on one pixel.
[0036]
A
[0037]
The
[0038]
A second
[0039]
A third
[0040]
When an ON signal is supplied to the
[0041]
On the other hand, the opposing
[0042]
Then, a
[0043]
As shown in FIGS. 3 and 4, the opposing
[0044]
A sealing
[0045]
A data
[0046]
Next, a manufacturing process of the element substrate configured as described above will be described with reference to a flowchart of FIG.
[0047]
First, a
[0048]
Next, in step S1 of FIG. 6, a groove 11 (see FIG. 5) is formed in the
[0049]
In the present embodiment, the organic resist used for forming the pattern of the
[0050]
Next, in Step S3, a TEOS (tetra-ethyl-ortho-silicate) gas, a TEB (tetra-ethyl-borate) gas, and a TMOP ( The
[0051]
Next, in step S4, low pressure CVD using monosilane gas, disilane gas, or the like at a flow rate of about 400 to 600 cc / min in a relatively low temperature environment of about 450 to 550 ° C., preferably about 500 ° C., on the
[0052]
Next, in step S5, the semiconductor layer 1a constituting the
[0053]
As a result, the semiconductor layer 1a has a thickness of about 30 to 150 nm, preferably about 35 to 50 nm, and the insulating
[0054]
Next, in order to control the threshold voltage Vth of the
[0055]
Next, in step S6, a polysilicon film is deposited by a low pressure CVD method or the like, and phosphorus (P) is thermally diffused to make the polysilicon film conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film may be used. The thickness of the polysilicon film is about 100 to 500 nm, preferably about 350 nm. Then, a
[0056]
For example, when the
[0057]
Further, in order to form the high-concentration source region 1d and the high-concentration drain region 1e constituting the
[0058]
Thus, an element having an LDD structure having low-concentration source / drain regions and high-concentration source / drain regions is formed. Note that, for example, a TFT having an offset structure may be used without performing low-concentration doping, and a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the
[0059]
Next, in step S9, a silicate glass film such as NSG, PSG, BSG, BPSG, or the like is formed on the
[0060]
Next, in step S10, the
[0061]
Next, in step S11, the first intermediate
[0062]
In the next step S12, a
[0063]
The
[0064]
Next, in step S13, a
[0065]
Next, in step S14, a third interlayer insulating film made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed by using, for example, a normal pressure or reduced pressure CVD method or a TEOS gas. A
[0066]
Next, in step S15, a low-resistance metal such as Al or a metal silicide having a light-shielding property is formed as a metal film by sputtering or the like on the entire surface of the third
[0067]
Next, in step S17, a silicate glass film such as NSG, PSG, BSG, BPSG, or the like, a silicon nitride film, or an oxidized film is formed so as to cover the
[0068]
Next, in step S18, a
[0069]
Next, in step S19, a transparent conductive film such as an ITO film is deposited on the inner peripheral surface of the
[0070]
Next, peeling cleaning performed at the time of patterning at the time of forming each film will be described with reference to the flowchart of FIG. 1 and the explanatory diagram of FIG.
In this embodiment mode, not only a batch type peeling / cleaning apparatus but also a single-wafer type peeling / cleaning apparatus can be used as the apparatus used for the peeling / cleaning. FIG. 7 shows such a single-wafer stripping / cleaning apparatus. The substrate peeling and cleaning
[0071]
Above the
[0072]
In the present embodiment, the
[0073]
Due to the centrifugal force generated by the rotation of the
[0074]
In stripping and cleaning of the organic resist, first, in step S21 of FIG. 1, full ashing using O 2 plasma is performed. Conventionally, in the steps subsequent to the metal step, an amine-based organic solvent has been used as a resist stripper as described above in order not to dissolve the underlying metal layer. By dry etching using ions for the underlying film to be patterned, the underlying film chemically reacts and gasifies. The gasified base film material is implanted into the resist by ions. The residual inorganic substance thus implanted (hereinafter referred to as a deposited polymer) cannot be removed with an organic solvent. For this reason, conventionally, the deposited polymer is removed by mixing ammonium fluoride or the like with an organic solvent.
[0075]
On the other hand, in the present embodiment, the organic solvent is not used, and the deposited polymer is first completely removed by full ashing using an O 2 plasma apparatus.
[0076]
Next, the organic resist from which the deposited polymer has been completely removed is transported onto the
[0077]
The
[0078]
While rotating the
[0079]
Next, in step S24, rinsing using a rinsing liquid such as pure water or isopropyl alcohol is performed. That is, a rinsing liquid such as pure water is discharged from the discharge port of the
[0080]
Finally, in step S25, spin drying is performed. FIG. 7C shows this state, and the drying step is performed for about 1 minute. Although the
[0081]
As described above, in the present embodiment, a batch-type stripping and cleaning apparatus was used for stripping the organic resist after patterning of various films by using an aqueous solution of 1 to 10% oxalic acid heated to 50 ° C. or lower. In addition to the peeling cleaning by the dip processing, the peeling cleaning by the single wafer spin processing using the single wafer type peeling cleaning apparatus is enabled. As a result, the cost of the factory equipment can be reduced, and the running cost can be reduced since the stripping solution does not need to be wastefully discarded in the single-wafer method. The deposited polymer after metal dry etching, which was conventionally difficult to peel, is also reliably peeled and cleaned by a spin-oxalic acid treatment at 45 ° C. for 2 minutes, a pure water rinse, and a spin-drying step of 4 minutes or less per sheet. be able to. Thereby, the throughput can be improved, and peeling in one cycle can be performed. A low-temperature, low-concentration oxalic acid aqueous solution is used instead of sulfuric acid-hydrogen peroxide and organic substance stripper, which can reduce the initial cost of factory equipment and the running cost during wafer processing, and is also environmentally-friendly. Washing is possible.
[0082]
Further, in the above-described embodiment, an example in which the present invention is applied to resist removal after dry etching has been described. However, it is apparent that the present invention is similarly applicable to resist removal after wet etching.
[0083]
Further, in the above-described embodiment, the peeling cleaning at the time of film formation of the pixel region in the TFT substrate of the liquid crystal device has been described. It is clear that is also applicable. Further, the present invention can be applied to a display panel such as an EL (electroluminescence) device and an electrophoresis device. Further, the present invention is not limited to a liquid crystal substrate, and may be used at the time of various film formation using an organic resist such as a semiconductor substrate. Obviously, it is applicable to cleaning.
[0084]
Although FIG. 7 illustrates an example in which the present invention is applied to a single-wafer type peeling and cleaning apparatus, the present invention is also applicable to a batch type peeling and cleaning apparatus using an oxalic acid aqueous solution and a rinsing liquid.
[Brief description of the drawings]
FIG. 1 is a flowchart showing a substrate peeling and cleaning method according to a first embodiment of the present invention.
FIG. 2 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels forming a pixel region of a TFT substrate (element substrate) which is a semiconductor device to which the present embodiment is applied;
FIG. 3 is a plan view of a liquid crystal device using an element substrate to which the present embodiment is applied, as viewed from a counter substrate side together with components formed on the element substrate.
FIG. 4 is a cross-sectional view of the liquid crystal device after the assembly step of bonding an element substrate and a counter substrate and enclosing liquid crystal after completion of the assembly process, taken along the line HH ′ in FIG. 3;
FIG. 5 is a cross-sectional view showing the liquid crystal device of FIGS. 3 and 4 in detail.
FIG. 6 is a flowchart showing a substrate process of an element substrate.
FIG. 7 is an explanatory view showing a substrate peeling cleaning method using spin cleaning.
[Explanation of symbols]
S21: Full ashing step S22: Transport step 23: Spin cleaning step with oxalic acid 24: Rinse step S25: Drying step
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003022010A JP2004235422A (en) | 2003-01-30 | 2003-01-30 | Substrate peeling/cleaning method and manufacturing method of substrate for electro-optical apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003022010A JP2004235422A (en) | 2003-01-30 | 2003-01-30 | Substrate peeling/cleaning method and manufacturing method of substrate for electro-optical apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004235422A true JP2004235422A (en) | 2004-08-19 |
Family
ID=32951198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003022010A Withdrawn JP2004235422A (en) | 2003-01-30 | 2003-01-30 | Substrate peeling/cleaning method and manufacturing method of substrate for electro-optical apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004235422A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101106753B1 (en) * | 2010-04-19 | 2012-01-18 | 티피에스 주식회사 | Method for cleaning semiconductor apparatus using the cleaning fluid with potassium citrate |
CN115386887A (en) * | 2022-08-31 | 2022-11-25 | 青岛云路先进材料技术股份有限公司 | Cleaning solution and cleaning method for cutting surface of amorphous and nanocrystalline alloy layer stack |
-
2003
- 2003-01-30 JP JP2003022010A patent/JP2004235422A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101106753B1 (en) * | 2010-04-19 | 2012-01-18 | 티피에스 주식회사 | Method for cleaning semiconductor apparatus using the cleaning fluid with potassium citrate |
CN115386887A (en) * | 2022-08-31 | 2022-11-25 | 青岛云路先进材料技术股份有限公司 | Cleaning solution and cleaning method for cutting surface of amorphous and nanocrystalline alloy layer stack |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1640806B1 (en) | Composition for stripping photoresist and method for manufacturing thin film transistor array panel using the same | |
US20040147066A1 (en) | Method for manufacturing resist pattern and method for manufacturing semiconductor device | |
KR20060045508A (en) | Forming method of resist pattern, manufacturing method of pattern substrate, forming device of resist pattern, manufacturing method of display device and manufacturing device of display device | |
US8828149B2 (en) | Apparatus for fabricating thin film transistor array substrate | |
US6759350B2 (en) | Method for improving contact hole patterning | |
US20030092224A1 (en) | Semiconductor doping method and liquid crystal display device fabricating method using the same | |
JP2004235422A (en) | Substrate peeling/cleaning method and manufacturing method of substrate for electro-optical apparatus | |
JP2004356598A (en) | Substrate processing method and manufacturing method of electro-optical device | |
JP2007249175A (en) | Method for manufacturing electro-optic device | |
KR100769162B1 (en) | Liquid Crystal Display Device And Method For Fabricating The Same | |
JP4082157B2 (en) | Method for manufacturing substrate for electro-optical device | |
JP2004125882A (en) | Method for washing substrate | |
JP4522642B2 (en) | Method for manufacturing semiconductor device | |
US7332440B2 (en) | Wet etching apparatus and method | |
KR19980085593A (en) | Method of manufacturing thin film transistor | |
JPH11345874A (en) | Manufacture of semiconductor device | |
JP2004125881A (en) | Method for washing substrate | |
US6924862B2 (en) | Method for fabricating liquid crystal display device | |
JP2004121906A (en) | Method for washing substrate | |
JP3480840B2 (en) | Method for manufacturing semiconductor device | |
JP2006332589A (en) | Method and apparatus for controlling film | |
KR100760931B1 (en) | Method for fabricating liquid crystal display panel | |
JP4069496B2 (en) | Method for manufacturing active matrix substrate, active matrix substrate, and electro-optical panel including the same | |
JP2005202287A (en) | Semiconductor device, electrooptic device, manufacturing method for semiconductor device, and electronic equipment | |
KR100840678B1 (en) | Apparatus for removing of photoresist and method for removing photoresist the using |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080808 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080930 |