JP2004121906A - Method for washing substrate - Google Patents

Method for washing substrate Download PDF

Info

Publication number
JP2004121906A
JP2004121906A JP2002286128A JP2002286128A JP2004121906A JP 2004121906 A JP2004121906 A JP 2004121906A JP 2002286128 A JP2002286128 A JP 2002286128A JP 2002286128 A JP2002286128 A JP 2002286128A JP 2004121906 A JP2004121906 A JP 2004121906A
Authority
JP
Japan
Prior art keywords
substrate
cleaning
film
concentration
ozone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002286128A
Other languages
Japanese (ja)
Inventor
Yukio Mori
森 幸男
Eiichi Miura
三浦 栄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002286128A priority Critical patent/JP2004121906A/en
Publication of JP2004121906A publication Critical patent/JP2004121906A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Cleaning By Liquid Or Steam (AREA)
  • Detergent Compositions (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for washing a substrate by which the substrate can sufficiently being washed while suppressing increase of roughness by only one washing time. <P>SOLUTION: This method comprises steps of: treating the substrate with ozone water with a concentration of 15 ppm or higher (steps S21-S30), and treating the substrate with dilute hydrofluoric acid with a concentration of 0.1-10% (steps S21-S30). Contaminant on the film surface is eliminated and an oxidized film is formed as a protective film by ozone water. By using hydrofluoric acid, the oxidized film and metals on the surface of the substrate are eliminated. By using ozone water again, organic substance elimination, metal elimination and passivation (protective film forming and prevention of re-adhesion of contaminant) are performed. Only one time of washing by using ozone water with adequate concentration surely eliminates contaminant to suppress the increase of roughness. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、ガラス基板及びポリシリコン基板等に好適な基板洗浄方法に関する。
【0002】
【従来の技術】
例えば、液晶装置は、ガラス基板、石英基板等の2枚の基板間に液晶を封入して構成される。液晶装置の構造としては、基板の表面に画素をマトリクス状に配列させたパッシブ方式のものや、各画素毎にTFT(Thin Film Transistor:薄膜トランジスタ)やTFD(Thin Film Diode:薄膜ダイオード)等の非線形素子を設け、この非線形素子を介して信号電極と画素電極とを接続したアクティブ方式のもの等がある。
【0003】
アクティブ方式の液晶装置は、一方の基板に、能動素子をマトリクス状に配置し、他方の基板に対向する電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【0004】
このようなTFT基板は、洗浄、成膜、パターン形成の工程の繰返しで構成される。液晶装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画素ピッチを微細化する必要がある。このような素子の微細化に伴い、製造プロセスにおいて混入してくるパーティクルや金属不純物がデバイスの歩留まりや特性に与える影響が増大している。例えば、パーティクルの付着は各種絶縁膜の膜厚不均一化を引き起こし、金属不純物は酸化膜の耐圧不良や接合リーク不良を引き起こす。しかしながら、TFT製造プロセスは、そのほとんどがパーティクルや金属不純物の発生源であるため、デバイスの歩留まりやその特性を向上させるためには、製造の全プロセスにわたり、基板表面を清浄に保たなければならない。
【0005】
このようなTFT基板の洗浄には、従来、シリコン半導体基板の洗浄方法として多用されているRCA洗浄(例えば、RCA Review 31−6、pp.185−205 (1970) )が採用される。ウエット洗浄法の代表であるRCA洗浄は、過酸化水素をベースとした、アルカリ洗浄と酸洗浄とからなる洗浄法である。一般的なRCA洗浄では、アンモニアと過酸化水素とからなる溶液を用いたいわゆるSC−1(RCA Standard Clean −1)洗浄、塩酸と過酸化水素とからなる溶液を用いたいわゆるSC−2(RCA Standard Clean −2)洗浄及び希フッ酸洗浄が採用される。SC−1洗浄は、パーティクルの除去に効果があり、SC−2(RCA Standard Clean −2)洗浄は金属不純物の除去に効果がある。希フッ酸洗浄は、SC−1洗浄およびSC−2洗浄で基板表面に形成された自然酸化膜の除去と金属不純物の除去とに効果がある。
【0006】
このようなRCA洗浄に代表される薬液洗浄法に対して、近年、環境への影響等を考慮した機能水洗浄法が採用されるようになってきた。例えば、特許文献1においては、シリコン半導体基板に対する洗浄方法として、オゾン水でシリコン酸化膜を形成してこの酸化膜中にパーティクルや金属不純物を取込み、希フッ酸水溶液で洗浄してシリコン酸化膜をエッチング除去して、同時にパーティクル及び金属不純物を除去する洗浄方法が開示されている。
【0007】
また、例えば、特許文献2においては、シリコン半導体基板を溶存オゾン水溶液で処理した後、希フッ酸水溶液で処理することにより、Cu膜を除去洗浄する洗浄方法が開示されている。
【0008】
【特許文献1】
特開平6−314679号公報
【0009】
【特許文献2】
特開平8−153698号公報
【0010】
【発明が解決しようとする課題】
しかしながら、上記特許文献1及び特許文献2の提案による機能水洗浄方法は、オゾン水とフッ酸水溶液とを繰返し用いることで汚染の除去を行うようになっている。この場合でも、これらの提案では単結晶シリコン基板の洗浄を目的としていることから特には問題はない。しかしながら、これらの提案による洗浄方法をガラス基板上に構成したポリシリコン膜の洗浄に適用した場合、ポリシリコンのラフネスの特性を考慮すると、オゾン水とフッ酸水溶液との繰返し洗浄を行うことによってポリシリコン膜のラフネスが大きくなり、酸化膜に悪影響を及ぼしてしまうことが考えられる。また、単結晶シリコン基板とポリシリコン基板とでは表面電位が異なり、メタルの付着やパーティクルの付着の挙動が異なることから、単結晶シリコン基板用の機能水洗浄方法をポリシリコン基板用として単純に転用することはできない。
【0011】
本発明はかかる問題点に鑑みてなされたものであって、1回の洗浄のみによってラフネスの増大を抑制しながら、十分な洗浄効果を得ることができる基板洗浄方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明に係る基板洗浄方法は、基板を15ppm以上の濃度のオゾン水によって処理する工程と、前記基板を0.1〜10%の濃度の希フッ酸水溶液によって処理する工程とを具備したことを特徴とする。
【0013】
このような構成によれば、十分な濃度のオゾン水によって、基板表面に存在する有機及び金属不純物を溶解除去するので、1回の洗浄で、確実な汚染除去が可能である。それと共に、処理した表面に酸化膜を形成して金属不純物を取込み、更に、希フッ酸水溶液によって、酸化膜を除去すると同時にその酸化膜中に存在する金属不純物分子(原子)及び酸化膜表面上に残った金属不純物とパーティクルを処理した表面から略完全に分離することが可能である。
【0014】
また、前記基板は、単結晶シリコン基板、ポリシリコン基板又はガラス基板であることを特徴とする。
【0015】
このような構成によれば、十分な濃度のオゾン水によって1回のみの洗浄で汚染を除去することができるので、単結晶シリコン基板だけでなく、ポリシリコン基板又はガラス基板等においてもラフネスを増大させることなく確実な洗浄が可能である。
【0016】
また、前記基板は、成膜処理されたものであることを特徴とする。
【0017】
このような構成によれば、基板上のシリコン膜、ポリシリコン膜、酸化膜等の汚染を確実に除去することができる。
【0018】
また、前記オゾン水は、濃度が15〜100ppmであることを特徴とする。
【0019】
このような構成によれば、洗浄装置に適用可能で且つ十分な洗浄能力を有するオゾン水を用いた洗浄が可能である。
【0020】
また、前記オゾン水による処理は、1回のみ行われることを特徴とする。
【0021】
このような構成によれば、オゾン水処理によって基板及び基板上の膜に与える影響を最小限に抑制することができる。
【0022】
また、前記オゾン水による処理は、オゾン水処理によって形成される酸化膜の膜厚が0.5〜2nmの範囲となるように処理時間が制御されることを特徴とする。
【0023】
このような構成によれば、オゾン水の処理時間を制御することで、十分且つ最適な保護用の酸化膜を形成することができる。
【0024】
また、前記オゾン水は、室温と同様の温度で使用されることを特徴とする。
【0025】
このような構成によれば、室温と同様の温度のオゾン水を使用することができ、洗浄の作業性に優れている。
【0026】
また、前記希フッ酸水溶液は、オゾンを含むことを特徴とする。
【0027】
このような構成によれば、オゾンの作用によって、より汚染除去の効果が高い。
【0028】
また、本発明の洗浄方法は、液晶装置、EL(エレクトロルミネッセンス)装置、電気泳動装置等の電気光学装置の基板にも適用できる。
【0029】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の第1の実施の形態に係る基板洗浄方法を示すフローチャートである。図2は本実施の形態を適用する基板であるTFT基板(素子基板)の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図3は本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図である。図4は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図3のH−H’線の位置で切断して示す断面図である。また、図5は図3及び図4の液晶装置を詳細に示す断面図である。また、図6及び図7は素子基板の基板工程を示す工程図である。
【0030】
本実施の形態はオゾン水による1回のみの洗浄、オゾン水及び希フッ酸溶液による1回のみの洗浄並びにオゾン水、希フッ酸溶液及びオゾン水による1回のみの洗浄の3つの洗浄パターンをTFT基板の製造プロセス中の各洗浄プロセスに採用することにより、ラフネスの増大を抑制しながら、十分な洗浄効果を得るようになっている。なお、オゾン水による洗浄はメタル系の洗浄には用いずに、シリコン系の洗浄にのみ使用する。
【0031】
また、各洗浄パターンにおいては、後述するように、濃度及び洗浄時間を適正に制御することによって、フッ酸の残さを抑制しつつ不要なエッチングを防いで、効率のよい洗浄を可能にしている。これにより、歩留まりを向上させることができる。なお、後述するように、オゾン水の濃度は30〜150ppmであり、希フッ酸水溶液の濃度は0.1〜10%に設定している。
【0032】
先ず、図2乃至図5を参照して、本実施の形態における洗浄の対象である素子基板を用いた液晶装置の構造について説明する。
【0033】
液晶装置は、図3及び図4に示すように、TFT基板等の素子基板10と対向基板20との間に液晶50を封入して構成される。素子基板10上には画素を構成する画素電極等がマトリクス状に配置される。図2は画素を構成する素子基板10上の素子の等価回路を示している。
【0034】
図2に示すように、画素領域においては、複数本の走査線3aと複数本のデータ線6aとが交差するように配線され、走査線3aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線3aとデータ線6aの各交差部分に対応してTFT30が設けられ、このTFT30に画素電極9aが接続される。
【0035】
TFT30は走査線3aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。また、画素電極9aと並列に蓄積容量70が設けられており、蓄積容量70によって、画素電極9aの電圧はソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【0036】
図5は、一つの画素に着目した液晶装置の模式的断面図である。
【0037】
ガラスや石英等の素子基板10には、溝11が形成されている。この溝11上に遮光膜12及び第1層間絶縁膜13を介してLDD構造をなすTFT30が形成されている。溝11によって、TFT基板の液晶50との境界面が平坦化される。
【0038】
TFT30は、チャネル領域1a、ソース領域1d、ドレイン領域1eが形成された半導体層に下層及び上層絶縁膜2a,2bを介してゲート電極をなす走査線3aが設けられてなる。なお、遮光膜12は、TFT30の形成領域に対応する領域、後述するデータ線6a及び走査線3a等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この遮光膜12によって、反射光がTFT30のチャネル領域1a、ソース領域1d及びドレイン領域1eに入射することが防止される。
【0039】
TFT30上には第2層間絶縁膜14が積層され、第2層間絶縁膜14上には中間導電層15が形成されている。中間導電層15上には誘電体膜17を介して容量線18が対向配置されている。容量線18は、容量層と遮光層とからなり、中間導電層15との間で蓄積容量を構成すると共に、光の内部反射を防止する遮光機能を有する。半導体層に比較的近接した位置に中間導電層15を形成しており、光の乱反射を効率よく防止することができる。
【0040】
容量線18上には第3層間絶縁膜19が配置され、第3層間絶縁膜19上にはデータ線6aが積層される。データ線6aは、第3及び第2層間絶縁膜19,14を貫通するコンタクトホール24a,24bを介してソース領域1dに電気的に接続される。データ線6a上には第4層間絶縁膜25を介して画素電極9aが積層されている。画素電極9aは、第4〜第2層間絶縁膜25,19,14を貫通するコンタクトホール26a,26bにより容量線18を介してドレイン領域1eに電気的に接続される。画素電極9a上にはポリイミド系の高分子樹脂からなる配向膜16が積層され、所定方向にラビング処理されている。
【0041】
走査線3a(ゲート電極)にON信号が供給されることで、チャネル領域1aが導通状態となり、ソース領域1dとドレイン領域1eとが接続されて、データ線6aに供給された画像信号が画素電極9aに与えられる。
【0042】
一方、対向基板20には、TFTアレイ基板のデータ線6a、走査線3a及びTFT30の形成領域に対向する領域、即ち各画素の非表示領域において第1遮光膜23が設けられている。この第1遮光膜23によって、対向基板20側からの入射光がTFT30のチャネル領域1a、ソース領域1d及びドレイン領域1eに入射することが防止される。第1遮光膜23上に、対向電極(共通電極)21が基板20全面に亘って形成されている。対向電極21上にポリイミド系の高分子樹脂からなる配向膜22が積層され、所定方向にラビング処理されている。
【0043】
そして、素子基板10と対向基板20との間に液晶50が封入されている。これにより、TFT30は所定のタイミングでデータ線6aから供給される画像信号を画素電極9aに書き込む。書き込まれた画素電極9aと対向電極21との電位差に応じて液晶50の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【0044】
図3及び図4に示すように、対向基板20には表示領域を区画する額縁としての遮光膜42が設けられている。遮光膜42は例えば遮光膜23と同一又は異なる遮光性材料によって形成されている。
【0045】
遮光膜42の外側の領域に液晶を封入するシール材41が、素子基板10と対向基板20間に形成されている。シール材41は対向基板20の輪郭形状に略一致するように配置され、素子基板10と対向基板20を相互に固着する。シール材41は、素子基板10の1辺の一部において欠落しており、貼り合わされた素子基板10及び対向基板20相互の間隙には、液晶50を注入するための液晶注入口78が形成される。液晶注入口78より液晶が注入された後、液晶注入口78を封止材79で封止するようになっている。
【0046】
素子基板10のシール材41の外側の領域には、データ線駆動回路61及び実装端子62が素子基板10の一辺に沿って設けられており、この一辺に隣接する2辺に沿って、走査線駆動回路63が設けられている。素子基板10の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路63間を接続するための複数の配線64が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、素子基板10と対向基板20との間を電気的に導通させるための導通材65が設けられている。
【0047】
次に、このように構成される素子基板の製造工程及び基板洗浄方法について図1のフローチャート並びに図6及び図7の工程図を参照して説明する。
【0048】
先ず、石英基板、ハードガラス、シリコン基板等のTFTアレイ基板10を用意する。本実施の形態においては、基板10に対してステップS21の洗浄処理が行われる。
【0049】
即ち、ステップS21においては、図6(a)の基板10に対して、濃度が30〜60ppmで温度が23〜40℃のオゾン水Oを用いて、3〜5分間洗浄を行う。これにより、基板10表面の有機物及び金属を除去すると共に、オゾン水によるパッシベーションを行う。以上の洗浄方法を以下、[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション(保護膜)形成 ]と表記する。
【0050】
ステップS21では、次に、室温で3〜5分間、純水によるリンスを行ってオゾン水を除去してもよい。この洗浄方法を以下、[超純水(室温/3〜5min )置換]と表記する。またリンスをせずに以下のフッ酸水溶液と混合して用いても良い。
【0051】
次に、ステップS21では、フッ酸、過酸化水素及び純水を1:1:50の割合で混合した温度が23〜25℃の希フッ酸水溶液を用いて、30秒〜3分間洗浄を行う。これにより、基板10表面の金属を除去すると共に、ケミカル及び自然酸化膜をエッチング除去する。この洗浄方法を以下、[DHForFPM(HF(:H):HO=1(:1):50〜400/23〜25℃/30s〜3min) 金属除去、ケミカル及び自然酸化膜エッチンク゛]と表記する。
【0052】
次に、ステップS21では、[超純水(室温/5〜8min )置換]による洗浄を行い、次いで、[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min)有機物除去・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]による洗浄を行い、更に、[超純水(室温/3〜5min )置換]による純水置換を行って、最後に乾燥([Dry(IPA(イソフ゜ロヒ゜ルアルコール)雰囲気引き上げ乾燥)]と表記)を行う。
【0053】
即ち、ステップS21の基板洗浄をまとめると、以下のようになる。
【0054】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(室温/3〜5min )置換]
[DHForFPM(HF(:H):HO=1(:1):50〜400/23〜25℃/30s〜3min)金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水(室温/5〜8min )置換][O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[超純水(室温/3〜5min )置換]
[Dry(IPA雰囲気引き上げ乾燥)]
オゾンの反応性を高める為には、温度が23〜40℃の範囲となるようにオゾン水の温度コントロールすることが有効である。また、オゾンの劣化以上に35℃近傍の温度が最も反応性が高く、洗浄能力は常温の最大8倍ほど高い。また、本実施の形態においては、オゾン水を30ppm以上の濃度で用いており、高い洗浄能力を得ている。なお、温度コントロールした場合もオゾンの劣化が生じることから元のオゾン濃度が高い方が望ましい。
【0055】
なお、上記ステップS21の説明では、バッチ洗浄を例に説明したが、枚葉洗浄においても、オゾン水、希フッ酸水溶液及びオゾン水を用いた洗浄法が考えられる。この場合には、例えば回転式の枚葉洗浄機を用いた以下の洗浄法が考えられる。なお、回転式の枚葉洗浄機は、基板を回転させながら、基板に対してノズルから洗浄液を吐出させて洗浄を行うものである。
【0056】
即ち、ノズルからの基板10に対して、濃度が30〜60ppmで温度が23〜40℃のオゾン水Oを吐出させる。このオゾン水はノズルから吐出されて基板表面に吹き付けられ、30秒〜3分間洗浄が行われる。これにより、基板10表面の有機物及び金属を除去すると共に、オゾン水によるパッシベーション(保護膜)形成を行う。
【0057】
以上の洗浄方法を以下、[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成 ]と表記する。
【0058】
次に、フッ酸及び純水を1:50〜200の割合で混合した温度が23〜25℃の希フッ酸水溶液をノズルから吐出させる。そして、希フッ酸水溶液を用いて、5〜30秒間洗浄を行う。これにより、基板10表面の金属を除去すると共に、ケミカル及び自然酸化膜をエッチング除去する。この洗浄方法を以下、[DHF HF:HO=1:50〜200/23〜25℃/5〜30s) 金属除去、ケミカル及び自然酸化膜エッチンク゛]と表記する。
【0059】
次に、[超純水(スヒ゜ンリンス, 1min)]による洗浄を行う。即ち、ノズルから純水を1分間吐出させ、基板の表面に吹き付ける。ノズルからの吐出された純水は基板10の中央から遠心方向に勢いよく流出する。この純水の流れにより、基板10上からリフトオフしたパーティクル(汚染物)は、基板10の周辺に押し流されて基板10から除去される。
【0060】
次に、再度、ノズルからオゾン水を吐出させ、基板10の表面に吹き付ける。即ち、[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]による洗浄を行い、最後に乾燥([Dry(Nハ゜ーシ゛型スピン乾燥)]と表記)を行う。なお、乾燥工程中においても、基板10を回転させることによって基板10の水切りを短時間に行うことができる。
【0061】
ステップS21において枚葉洗浄を採用した場合における基板洗浄をまとめると、以下のようになる。
【0062】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[DHF(HF:HO=1:50〜200/23〜25℃/5〜30s) 金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水(スヒ゜ンリンス, 1min)]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/ 30s〜3min ) 有機物除去・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[Dry(Nハ゜ーシ゛型スピン乾燥)]
次に、洗浄した基板10に対して、好ましくはN(窒素)等の不活性ガス雰囲気且つ約900〜1300℃の高温でアニール処理し、後に実施される高温プロセスにおけるTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。
【0063】
次に、図1のステップS1 において、TFTアレイ基板10に対してエッチング等によって溝11(図1、図5参照)を形成する。次に、図1のステップS2 において、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、100〜500nm程度の膜厚、好ましくは約200nmの膜厚に堆積させる。そしてフォトリソグラフィ及びエッチングにより、平面形状が格子状の下側遮光膜12を形成する。
【0064】
次に、ステップS22において、第1層間絶縁膜13(図6(b))の形成前の洗浄処理が行われる。上記[]書きと同様の表記でステップS22の洗浄を示すと以下のようになる。
【0065】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成 ]
[超純水(室温/3〜5min )置換]
[DHF or FPM(HF(:H):HO=1(:1):50〜400/23〜25℃/30s〜3min) 金属除去、ケミカル及び自然酸化膜エッチンク゛、ハ゜ーティクル除去]
[超純水((室温/5〜8min ))]]]]置換]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[超純水(室温/3〜5min )置換]
[Dry(IPA雰囲気引き上げ乾燥)]
下側遮光膜12を構成するWSiは酸化されやすいが、本実施の形態においては、オゾンの強力な酸化力ですばやくパッシベーションの形成が可能である。また、フッ酸によるリフトオフ機能によって、常温でMS(メガソニック)を使用することなくスパッタ成膜後の高いパーティクル除去能力を得ることができる。パーティクル残さが残ると相関絶縁膜内の異常成長を促し、上部形成される膜の均一な成膜が阻害されてしまい、断線や後のドライエッチング後に膜残りを生じさせデバイス不良を引き起こす原因となってしまう。しかし、本実施の形態においては、フッ酸水溶液による洗浄によって高いパーティクル除去性能を得ており、デバイス不良の発生を防止することができる。
【0066】
また、ステップS22において、以下の洗浄方法を採用することも可能である。この洗浄方法は特に枚葉式の洗浄に好適である。
【0067】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[DHF(HF:HO=1:50〜200/23〜25℃/5〜30s) 金属除去、ケミカル及び自然酸化膜エッチンク゛。ハ゜ーティクル除去]
[超純水(スヒ゜ンリンス, 1min)]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/ 30s〜3min ) 有機物・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[Dry(Nハ゜ーシ゛型スピン乾燥)]
次に、ステップS3 において、下側遮光膜12上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜13を形成する。この層間絶縁膜13の膜厚は、例えば約500〜2000nm程度とする。
【0068】
次に、ステップS23において、半導体層1a(図6(c))の形成前の洗浄処理が行われる。上記[]書きと同様の表記でステップS23の洗浄を示すと以下のようになる。
【0069】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(室温/3〜5min )置換]
[DHForFPM(HF(:H):DIW=1(:1):50〜400/23〜25℃/30s〜3min) 金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水( 室温/5〜8min )置換]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[超純水(/室温/3〜5min )置換]
[Dry(IPA雰囲気引き上げ乾燥)]
この洗浄工程においても、上記各洗浄工程と同様の効果を有する。
【0070】
また、ステップS23において、以下の洗浄方法を採用することも可能である。この洗浄方法は特に枚葉式の洗浄に好適である。
【0071】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物・金属除去・ハ゜シヘ゛ーション形成  ]
[DHF(HF:HO=1:50〜200/23〜25℃/5〜30s) 金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水(スヒ゜ンリンス, >1min)]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/ 30s〜3min ) 有機物・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[Dry(Nハ゜ーシ゛型スピン乾燥)]
次に、ステップS4 において、層間絶縁膜13上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは、4〜6時間のアニール処理を施することにより、ポリシリコン膜を約50〜200nmの粒径、好ましくは約100nmの粒径となるまで固相成長させる。固相成長させる方法としては、RTA(Rapid Thermal Anneal)を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のTFT30を、nチャネル型とするかpチャネル型にするかに応じて、V族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層1aを形成する。
【0072】
次に、ステップS24において、ゲート絶縁膜2a(図6(d))の形成前の洗浄処理が行われる。上記[]書きと同様の表記でステップS24の洗浄を示すと以下のようになる。
【0073】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(室温/3〜5min )置換]
[DHForFPM(HF(:H):DIW=1(:1):50〜400/23〜25℃/30s〜3min) 金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水( 室温/8〜15min )置換]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[超純水(室温/3〜5min )置換]
[Dry(IPA雰囲気引き上げ乾燥)]
また、ステップS24において、以下の洗浄方法を採用することも可能である。この洗浄方法は特に枚葉式の洗浄に好適である。
【0074】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[DHF(HF:HO=1:50〜200/23〜25℃/5〜30s) 金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水(スヒ゜ンリンス >1min)]
SIMS(2次イオン質量分析法)の軽元素不純物検査より、 O−DHF洗浄は、Si−SiOの洗浄界面にフッ素が残り易い。未結合手(ダングリングボンド)にHF 、HFが残さとして残り易いため完全な水素終端を阻害する。置換特性を挙げるため、また水素終端の最適化にはDHF洗浄後にリンスを実施した方がよい。
【0075】
また、大気中或いは装置中の汚染がSiのダングリングボンドに付着した場合には、フッ酸だけでは除去しにくい。そこで、一旦オゾン(O)水で酸化膜のパッシベーションを形成してフッ酸でリフトオフするようになっている。
【0076】
次に、ステップS5 において、TFT30を構成する半導体層1aを約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化し、続けて減圧CVD法等により、若しくは両者を続けて行うことにより、多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)下層及び上層のゲート絶縁膜2a,2bを形成する。
【0077】
この結果、半導体層1aは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁膜2a,2bの厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
【0078】
次に、画素スイッチング用のTFT30のスレッシュホールド電圧Vthを制御するために、半導体層1aのうちNチャネル領域或いはPチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【0079】
次に、ステップS25において、走査線3a(図6(e))の形成前の洗浄処理が行われる。上記[]書きと同様の表記でステップS25の洗浄を示すと以下のようになる。
【0080】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(室温/3〜5min )置換]
[Dry(IPA雰囲気引き上げ乾燥)]
また、ステップS25において、以下の洗浄方法を採用することも可能である。この洗浄方法は特に枚葉式の洗浄に好適である。
【0081】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(スヒ゜ンリンス)]
[Dry(Nハ゜ーシ゛型スピン乾燥)]
次に、ステップS6 において、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散し、このポリシリコン膜を導電化する。または、Pイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約350nm程度である。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定パターンの走査線3aを形成する。
【0082】
例えば、TFT30を、LDD構造を持つnチャネル型のTFTとする場合には、半導体層1aに、低濃度ソース領域及び低濃度ドレイン領域を形成するために、走査線3a(ゲート電極)をマスクとして、P等のV族元素のドーパントを低濃度で(例えば、Pイオンを1〜3×1013/cmのドーズ量にて)ドープする(ステップS7 )。これにより走査線3a下の半導体層1aはチャネル領域1a’となる。
【0083】
更に、画素スイッチング用TFT30を構成する高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、走査線3aよりも幅の広い平面パターンを有するレジスト層を走査線3a上に形成する。その後、P等のV族元素のドーパントを高濃度で(例えば、Pイオンを1〜3×1015/cmのドーズ量にて)ドープする(ステップS8 )。
【0084】
こうして、低濃度のソース・ドレイン領域と高濃度のソース・ドレイン領域とを有するLDD構造の素子を構成する。なお、例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、走査線3aをマスクとして、Pイオン、Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより走査線3aは更に低抵抗化される。
【0085】
次に、ステップS26において、第2層間絶縁膜14(図6(f))の形成前の洗浄処理が行われる。上記[]書きと同様の表記でステップS26の洗浄を示すと以下のようになる。
【0086】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(室温/3〜5min )純水置換]
[Dry(IPA雰囲気引き上げ乾燥)]
また、ステップS26において、以下の洗浄方法を採用することも可能である。この洗浄方法は特に枚葉式の洗浄に好適である。
【0087】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(スヒ゜ンリンス)]
[Dry(Nハ゜ーシ゛型スピン乾燥)]
次に、ステップS9 では、走査線3a上に、例えば、常圧又は減圧CVD法等によりTEOSガス、TEBガス、TMOPガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜14を形成する。この第2層間絶縁膜14の膜厚は、例えば約500〜2000nm程度とする。ここで好ましくは、800℃の程度の高温でアニール処理し、層間絶縁膜14の膜質を向上させておく。
【0088】
次に、ステップS10において、第2層間絶縁膜14に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール24a,26aを同時開孔する。
【0089】
次に、ステップS27において、蓄積容量の下側電極を構成する第1中間導電層15(図6(g))の形成前の洗浄処理が行われる。上記[]書きと同様の表記でステップS27の洗浄を示すと以下のようになる。
【0090】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(室温/3〜5min )置換]
[Dry(IPA雰囲気引き上げ乾燥)]
また、ステップS27において、以下の洗浄方法を採用することも可能である。この洗浄方法は特に枚葉式の洗浄に好適である。
【0091】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[DHF(HF:HO=1:50〜200/23〜25℃/5〜10s)金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水(スヒ゜ンリンス 、 >1min)]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/ 30s〜3min ) 有機物除去・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[Dry(Nハ゜ーシ゛型スピン乾燥)]
次に、本実施の形態においては、ステップS11において、蓄積容量の下部容量電極となる第1中間導電層15が形成される。即ち、第2層間絶縁膜14上に、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散し、このポリシリコン膜を導電化する。または、Pイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約150nm程度である。そして、フォトリソグラフィ及びエッチングによりパターニングを行って、第1中間導電層15を形成する。
【0092】
次に、ステップS28において、容量の絶縁膜を構成する誘電体膜17(図7(g))の形成前の洗浄処理が行われる。上記[]書きと同様の表記でステップS28の洗浄を示すと以下のようになる。
【0093】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(室温/3〜5min )置換]
[FPM(HF:H:HO=1:1:50〜400/23〜25℃/30s〜1min) 金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水(室温/8〜15min )置換]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[超純水(室温/3〜5min )置換]
[Dry(IPA雰囲気引き上げ乾燥)]
また、ステップS28において、以下の洗浄方法を採用することも可能である。この洗浄方法は特に枚葉式の洗浄に好適である。
【0094】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[DHF(HF:HO=1:50〜200/23〜25℃/5〜30s) 金属除去、ケミカル及び自然酸化膜エッチンク゛)]
[超純水(スヒ゜ンリンス >1min)]
[Dry(Nハ゜ーシ゛型スピン乾燥)]
次のステップS12において、蓄積容量の絶縁膜である誘電体膜17を形成する。即ち、画素電位側容量電極を兼ねる第1中間導電層15及び第2層間絶縁膜14上に、減圧CVD法、プラズマCVD法等により高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる誘電体膜17を膜厚50nm程度の比較的薄い厚さに堆積する。
【0095】
なお、誘電体膜17は、絶縁膜2a,2bの場合と同様に、単層膜或いは多層膜のいずれから構成してもよく、一般にTFTのゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。そして、誘電体膜17を薄くする程、蓄積容量は大きくなるので、結局、膜破れ等の欠陥が生じないことを条件に、膜厚50nm以下の極薄い絶縁膜となるように誘電体膜17を形成すると有利である。
【0096】
次に、ステップS29において、蓄積容量の上部電極を構成する容量線18(図7(i))の形成前の洗浄処理が行われる。上記[]書きと同様の表記でステップS29の洗浄を示すと以下のようになる。
【0097】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(室温/3〜5min )置換]
[Dry(IPA雰囲気引き上げ乾燥)]
また、ステップS29において、以下の洗浄方法を採用することも可能である。この洗浄方法は特に枚葉式の洗浄に好適である。
【0098】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(スヒ゜ンリンス)]
[Dry(Nハ゜ーシ゛型スピン乾燥)]
次に、ステップS13において、誘電体膜17上に容量線18を形成する。容量線18の膜厚は例えば150nmに設定する。
【0099】
次に、ステップS30において、第3層間絶縁膜19(図7(j))の形成前の洗浄処理が行われる。上記[]書きと同様の表記でステップS30の洗浄を示すと以下のようになる。
【0100】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物除去・金属除去・ハ゜シヘ゛ーション形成  ]
[超純水(/室温/3〜5min )水置換]
[FPM(HF:H:HO=1:1:50〜400/23〜25℃/30s〜1min) 金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水(室温/8〜15min )置換]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/3〜5min) 有機物・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[超純水(室温/3〜5min )置換][Dry(IPA雰囲気引き上げ乾燥)]
また、ステップS30において、以下の洗浄方法を採用することも可能である。この洗浄方法は特に枚葉式の洗浄に好適である。
【0101】
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/30s〜3min) 有機物・金属除去・ハ゜シヘ゛ーション形成  ]
[DHF(HF:HO=1:50〜200/23〜25℃/5〜10s) 金属除去、ケミカル及び自然酸化膜エッチンク゛]
[超純水(スヒ゜ンリンス, >1min)]
[O(オゾン)水 (濃度30〜60ppm/温度 23〜40℃/ 30s〜3min ) 有機物・金属除去・ハ゜シヘ゛ーション形成 ・汚染再付着防止]
[Dry(Nハ゜ーシ゛型スピン乾燥)]
次に、ステップS14において、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜19を形成する。第3層間絶縁膜19の膜厚は、例えば500〜1500nm程度である。
【0102】
次に、ステップS15において、コンタクトホール24a,24bを埋めるように第3層間絶縁膜19上の全面に、スパッタリング等により、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜として、約100〜500nmの厚さ、好ましくは約300nmに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有するデータ線6aを形成する(ステップS16)。
【0103】
次に、ステップS17において、データ線6a上を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第4層間絶縁膜25を形成する。第4層間絶縁膜25の膜厚は、例えば500〜1500nm程度である。
【0104】
次に、ステップS18において、第4層間絶縁膜25及び第3層間絶縁膜19に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール26bを開孔する。
【0105】
次に、ステップS19において、このコンタクトホール26bの内周面及び第4層間絶縁膜25上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50〜200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する。なお、液晶装置を反射型の液晶装置に用いる場合には、Al(アルミニウム)等の反射率の高い不透明な材料から画素電極9aを形成してもよい。コンタクトホール26bは、第1中間導電層15と画素電極9aとを接続する。
【0106】
このように、本実施の形態においては、オゾン水による1回のみの洗浄、オゾン水及び希フッ酸溶液による1回のみの洗浄並びにオゾン水、希フッ酸溶液及びオゾン水による1回のみの洗浄の3つの洗浄パターンをTFT基板の製造プロセス中の各洗浄プロセスに採用することにより、ラフネスの増大を抑制しながら、十分な洗浄効果を得るようになっている。
【0107】
即ち、製造ライン或いは装置内聞で表面に取り込まれた有機不純物、パーティクル異物または金属不純物が存在するガラス基板/あるいは膜表面を、先ず、30ppm程度のオゾン水で洗浄することによって、最表面に存在する有機及び金属不純物を表面から引き離して水溶液中に溶解して除去する。ポリシリコン膜表面上であれば、高濃度オゾン水によって均一に表面を0.5〜2nm酸化することができ、ポリシリコン膜最表面から0.5〜2nm深さの極界面領域に微少な残さとして存在しやすい金属不純物を酸化膜中に取り込むことができる。
【0108】
更に、希フッ酸を併用することにより、酸化膜を除去すると同時にその酸化膜中に存在する金属不純物分子(原子)及び酸化膜表面上に残った金属不純物とパーティクルをポリシリコン膜及び絶縁膜表面から略完全に分離することが可能である。
【0109】
この手法を用いると、単結晶シリコンと比較して格子欠陥やラフネスが大きいポリシリコン或いは不純物拡散されたポリシリコン膜表面を過剰にダメージを与えること無く清浄化することができることから、その上に形成される酸化膜或いは層間絶縁膜はより良質な膜成長を促され、それによって形成されるデバイスは特性及び歩留まりを安定させることができる。
【0110】
このように、本実施の形態では、単結晶シリコン基板と比較して、フッ酸通水水溶液、アンモニア通水水溶液によるダメージが表面に入り易いポリシリコン膜表面、不純物拡散ポリシリコン膜表面、シリサイド膜表面のマイクロダメージを抑制しながら清浄化することが可能である。しかも、有機物汚染、金属汚染及びパーティクル汚染を短時間且つ良好に除去することができる。また、液晶基板に対する洗浄、特に格子欠陥や不純物ドープの多いポリシリコン表面に対する洗浄では、単結晶シリコン表面と比較して選択酸化とエッチングにより面荒れが大きくなる虞があるのに対し、本実施の形態においては、濃いオゾン溶存水による均一酸化と希フッ酸水溶液或いは希フッ酸を含む高濃度オゾン水の組み合わせによるエッチングによって面荒れを抑制しており、ポリシリコン上に形成した酸化膜耐圧寿命を向上させ、歩留まりをより安定させることができる。なお、均一酸化速度を向上させるため、またエッチングによるポリシリコン表面やその他の絶縁膜に対する影響を考慮して希フッ酸濃度を極力薄くするために、上述したように、オゾン水の溶存濃度は15ppm以上に設定する。これにより、ポリシリコン表面から0.5〜2nm深さに存在する不純物を取込むポリシリコン上の酸化膜形成の時間を短縮し、1回のオゾン水と希フッ酸の処理で汚染の除去を可能にしている。
【0111】
本発明の基板は、液晶装置だけに限るもので無く、EL(エレクトロルミネッセンス)装置、電気泳動装置等の表示パネルにも適用できるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る基板洗浄方法を示すフローチャート。
【図2】本実施の形態を適用する半導体装置であるTFT基板(素子基板)の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図3】本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図。
【図4】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図3のH−H’線の位置で切断して示す断面図。
【図5】図3及び図4の液晶装置を詳細に示す断面図。
【図6】基板洗浄方法を工程順に示す工程図。
【図7】基板洗浄方法を工程順に示す工程図。
【符号の説明】
S21…基板洗浄、S22…第1層間絶縁膜前洗浄、S23…半導体層前洗浄、S24…ゲート絶縁膜前洗浄、S25…走査線前洗浄、S26…第2層間絶縁膜前洗浄、S27…中間導電層前洗浄、S28…絶縁膜前洗浄、S29…容量線前洗浄、S30…第3層間絶縁膜前洗浄。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a substrate cleaning method suitable for a glass substrate, a polysilicon substrate, and the like.
[0002]
[Prior art]
For example, a liquid crystal device is configured by sealing liquid crystal between two substrates such as a glass substrate and a quartz substrate. The structure of the liquid crystal device includes a passive type in which pixels are arranged in a matrix on the surface of a substrate, and a non-linear type such as a TFT (Thin Film Transistor) or a TFD (Thin Film Diode) for each pixel. An active element is provided in which an element is provided, and a signal electrode and a pixel electrode are connected via the non-linear element.
[0003]
In an active liquid crystal device, active elements are arranged in a matrix on one substrate, electrodes facing the other substrate are arranged, and the optical characteristics of a liquid crystal layer sealed between the two substrates are determined according to image signals. The image display is made possible by changing
[0004]
Such a TFT substrate is formed by repeating steps of cleaning, film formation, and pattern formation. In a liquid crystal device, there is a strong demand for higher quality of a display image, and for this purpose, it is necessary to make a pixel pitch finer. With the miniaturization of such elements, the influence of particles and metal impurities mixed in the manufacturing process on the yield and characteristics of the device is increasing. For example, adhesion of particles causes nonuniform film thickness of various insulating films, and metal impurities cause a breakdown voltage failure and a junction leak failure of an oxide film. However, most of the TFT manufacturing process is a source of particles and metal impurities, and in order to improve device yield and its characteristics, the substrate surface must be kept clean throughout the entire manufacturing process. .
[0005]
RCA cleaning (for example, RCA {Review {31-6}, pp. 185-205} (1970)), which has been widely used as a method of cleaning a silicon semiconductor substrate, is conventionally used for cleaning such a TFT substrate. RCA cleaning, which is a representative of the wet cleaning method, is a cleaning method based on hydrogen peroxide, which includes alkali cleaning and acid cleaning. In general RCA cleaning, so-called SC-1 (RCA Standard Clean-1) cleaning using a solution containing ammonia and hydrogen peroxide, and so-called SC-2 (RCA) using a solution containing hydrochloric acid and hydrogen peroxide are used. Standard {Clean} -2) cleaning and dilute hydrofluoric acid cleaning are employed. SC-1 cleaning is effective for removing particles, and SC-2 (RCA Standard Clean) -2 cleaning is effective for removing metal impurities. The diluted hydrofluoric acid cleaning is effective in removing the natural oxide film formed on the substrate surface by the SC-1 cleaning and the SC-2 cleaning and removing metal impurities.
[0006]
In recent years, a functional water cleaning method that takes into consideration the effects on the environment and the like has been adopted for a chemical solution cleaning method represented by such RCA cleaning. For example, in Patent Document 1, as a method for cleaning a silicon semiconductor substrate, a silicon oxide film is formed with ozone water, particles and metal impurities are taken into the oxide film, and the silicon oxide film is cleaned by dilute hydrofluoric acid aqueous solution. A cleaning method for removing particles and metal impurities simultaneously by etching and removing is disclosed.
[0007]
In addition, for example, Patent Literature 2 discloses a cleaning method of removing and cleaning a Cu film by treating a silicon semiconductor substrate with a dissolved ozone aqueous solution and then treating with a diluted hydrofluoric acid aqueous solution.
[0008]
[Patent Document 1]
JP-A-6-314679
[0009]
[Patent Document 2]
JP-A-8-153698
[0010]
[Problems to be solved by the invention]
However, the functional water cleaning method proposed in Patent Documents 1 and 2 removes contamination by repeatedly using ozone water and hydrofluoric acid aqueous solution. Even in this case, there is no particular problem since these proposals aim at cleaning the single crystal silicon substrate. However, when the cleaning method according to these proposals is applied to the cleaning of a polysilicon film formed on a glass substrate, considering the characteristics of the roughness of the polysilicon, the cleaning is performed repeatedly with ozone water and a hydrofluoric acid aqueous solution. It is conceivable that the roughness of the silicon film increases, which adversely affects the oxide film. In addition, since the surface potential is different between a single crystal silicon substrate and a polysilicon substrate, and the behavior of metal adhesion and particle adhesion is different, the functional water cleaning method for a single crystal silicon substrate is simply diverted to a polysilicon substrate. I can't.
[0011]
The present invention has been made in view of such a problem, and an object of the present invention is to provide a substrate cleaning method capable of obtaining a sufficient cleaning effect while suppressing an increase in roughness by only one cleaning. .
[0012]
[Means for Solving the Problems]
The substrate cleaning method according to the present invention includes a step of treating the substrate with ozone water having a concentration of 15 ppm or more and a step of treating the substrate with a dilute hydrofluoric acid aqueous solution having a concentration of 0.1 to 10%. Features.
[0013]
According to such a configuration, the organic and metal impurities present on the substrate surface are dissolved and removed by the ozone water having a sufficient concentration, so that it is possible to reliably remove the contamination by one washing. At the same time, an oxide film is formed on the treated surface to take in metal impurities, and further, the oxide film is removed by a dilute hydrofluoric acid aqueous solution, and at the same time, metal impurity molecules (atoms) present in the oxide film and on the oxide film surface It is possible to almost completely separate the remaining metal impurities and particles from the treated surface.
[0014]
Further, the substrate is a single crystal silicon substrate, a polysilicon substrate, or a glass substrate.
[0015]
According to such a configuration, the contamination can be removed only once with ozone water having a sufficient concentration, so that the roughness is increased not only in a single crystal silicon substrate but also in a polysilicon substrate or a glass substrate. Reliable washing can be performed without causing the cleaning.
[0016]
Further, the substrate is subjected to a film forming process.
[0017]
According to such a configuration, contamination of the silicon film, the polysilicon film, the oxide film, and the like on the substrate can be reliably removed.
[0018]
The ozone water has a concentration of 15 to 100 ppm.
[0019]
According to such a configuration, cleaning using ozone water which is applicable to the cleaning device and has a sufficient cleaning capability is possible.
[0020]
Further, the treatment with the ozone water is performed only once.
[0021]
According to such a configuration, the influence of the ozone water treatment on the substrate and the film on the substrate can be minimized.
[0022]
Further, the treatment time with the ozone water is characterized in that the treatment time is controlled so that the thickness of the oxide film formed by the ozone water treatment is in the range of 0.5 to 2 nm.
[0023]
According to such a configuration, by controlling the treatment time of the ozone water, a sufficient and optimal protective oxide film can be formed.
[0024]
Further, the ozone water is used at a temperature similar to room temperature.
[0025]
According to such a configuration, ozone water at the same temperature as room temperature can be used, and the cleaning workability is excellent.
[0026]
Further, the diluted hydrofluoric acid aqueous solution contains ozone.
[0027]
According to such a configuration, the effect of the contamination removal is higher by the action of ozone.
[0028]
Further, the cleaning method of the present invention can also be applied to a substrate of an electro-optical device such as a liquid crystal device, an EL (electroluminescence) device, and an electrophoresis device.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a flowchart showing a substrate cleaning method according to the first embodiment of the present invention. FIG. 2 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels forming a pixel region of a TFT substrate (element substrate) as a substrate to which the present embodiment is applied. FIG. 3 is a plan view of a liquid crystal device using an element substrate to which the present embodiment is applied, and is a plan view together with each component formed on the element substrate as viewed from the counter substrate side. FIG. 4 is a cross-sectional view showing the liquid crystal device after the assembly step of bonding the liquid crystal by bonding the element substrate and the counter substrate together and cutting the liquid crystal device along the line H-H 'in FIG. FIG. 5 is a sectional view showing the liquid crystal device of FIGS. 3 and 4 in detail. 6 and 7 are process diagrams showing a substrate process of the element substrate.
[0030]
In this embodiment, three cleaning patterns, i.e., cleaning once with ozone water, cleaning once with ozone water and dilute hydrofluoric acid solution, and cleaning only once with ozone water, dilute hydrofluoric acid solution, and ozone water are described. By adopting each cleaning process in the manufacturing process of the TFT substrate, a sufficient cleaning effect can be obtained while suppressing an increase in roughness. Note that cleaning with ozone water is not used for metal-based cleaning, but only for silicon-based cleaning.
[0031]
Further, in each of the cleaning patterns, as will be described later, by appropriately controlling the concentration and the cleaning time, unnecessary etching can be prevented while suppressing the hydrofluoric acid residue, thereby enabling efficient cleaning. Thereby, the yield can be improved. As described later, the concentration of the ozone water is 30 to 150 ppm, and the concentration of the diluted hydrofluoric acid aqueous solution is set to 0.1 to 10%.
[0032]
First, a structure of a liquid crystal device using an element substrate to be cleaned in this embodiment will be described with reference to FIGS.
[0033]
As shown in FIGS. 3 and 4, the liquid crystal device is configured by sealing a liquid crystal 50 between an element substrate 10 such as a TFT substrate and a counter substrate 20. Pixel electrodes and the like constituting pixels are arranged in a matrix on the element substrate 10. FIG. 2 shows an equivalent circuit of an element on the element substrate 10 that constitutes a pixel.
[0034]
As shown in FIG. 2, in the pixel area, a plurality of scanning lines 3a and a plurality of data lines 6a are wired so as to intersect with each other, and a pixel electrode is formed in an area defined by the scanning lines 3a and the data lines 6a. 9a are arranged in a matrix. Then, a TFT 30 is provided corresponding to each intersection of the scanning line 3a and the data line 6a, and the pixel electrode 9a is connected to the TFT 30.
[0035]
The TFT 30 is turned on by the ON signal of the scanning line 3a, whereby the image signal supplied to the data line 6a is supplied to the pixel electrode 9a. A voltage between the pixel electrode 9 a and the counter electrode 21 provided on the counter substrate 20 is applied to the liquid crystal 50. In addition, a storage capacitor 70 is provided in parallel with the pixel electrode 9a, and the storage capacitor 70 allows the voltage of the pixel electrode 9a to be held for a time that is, for example, three digits longer than the time during which the source voltage is applied. The storage capacitor 70 improves voltage holding characteristics and enables image display with a high contrast ratio.
[0036]
FIG. 5 is a schematic cross-sectional view of a liquid crystal device focusing on one pixel.
[0037]
A groove 11 is formed in an element substrate 10 such as glass or quartz. On the groove 11, a TFT 30 having an LDD structure is formed via a light shielding film 12 and a first interlayer insulating film 13. The groove 11 flattens the boundary surface between the TFT substrate and the liquid crystal 50.
[0038]
The TFT 30 includes a semiconductor layer having a channel region 1a, a source region 1d, and a drain region 1e provided with a scanning line 3a serving as a gate electrode via lower and upper insulating films 2a and 2b. The light-shielding film 12 is formed in a region corresponding to the formation region of the TFT 30, a formation region of the data line 6a and the scanning line 3a described later, that is, a region corresponding to a non-display region of each pixel. The light shielding film 12 prevents reflected light from entering the channel region 1a, the source region 1d, and the drain region 1e of the TFT 30.
[0039]
A second interlayer insulating film 14 is stacked on the TFT 30, and an intermediate conductive layer 15 is formed on the second interlayer insulating film 14. A capacitance line 18 is disposed on the intermediate conductive layer 15 with a dielectric film 17 interposed therebetween. The capacitance line 18 is composed of a capacitance layer and a light-shielding layer, forms a storage capacitance with the intermediate conductive layer 15, and has a light-shielding function of preventing internal reflection of light. Since the intermediate conductive layer 15 is formed at a position relatively close to the semiconductor layer, diffused reflection of light can be efficiently prevented.
[0040]
A third interlayer insulating film 19 is arranged on the capacitance line 18, and the data line 6 a is stacked on the third interlayer insulating film 19. The data line 6a is electrically connected to the source region 1d through contact holes 24a and 24b penetrating the third and second interlayer insulating films 19 and 14. The pixel electrode 9a is stacked on the data line 6a via the fourth interlayer insulating film 25. The pixel electrode 9a is electrically connected to the drain region 1e via the capacitance line 18 by contact holes 26a, 26b penetrating the fourth and second interlayer insulating films 25, 19, 14. An alignment film 16 made of a polyimide-based polymer resin is laminated on the pixel electrode 9a and rubbed in a predetermined direction.
[0041]
When an ON signal is supplied to the scanning line 3a (gate electrode), the channel region 1a becomes conductive, the source region 1d and the drain region 1e are connected, and the image signal supplied to the data line 6a is supplied to the pixel electrode 9a.
[0042]
On the other hand, the opposing substrate 20 is provided with a first light-shielding film 23 in a region facing the data line 6a, the scanning line 3a, and the region where the TFT 30 is formed on the TFT array substrate, that is, in a non-display region of each pixel. The first light-shielding film 23 prevents incident light from the counter substrate 20 from entering the channel region 1a, the source region 1d, and the drain region 1e of the TFT 30. A counter electrode (common electrode) 21 is formed over the entire surface of the substrate 20 on the first light shielding film 23. An alignment film 22 made of a polyimide polymer resin is laminated on the counter electrode 21 and rubbed in a predetermined direction.
[0043]
Then, a liquid crystal 50 is sealed between the element substrate 10 and the counter substrate 20. Thus, the TFT 30 writes the image signal supplied from the data line 6a to the pixel electrode 9a at a predetermined timing. In accordance with the written potential difference between the pixel electrode 9a and the counter electrode 21, the orientation and order of the molecular assembly of the liquid crystal 50 are changed, thereby modulating light and enabling gray scale display.
[0044]
As shown in FIGS. 3 and 4, the opposing substrate 20 is provided with a light-shielding film 42 as a frame for dividing a display area. The light shielding film 42 is formed of, for example, the same or different light shielding material from the light shielding film 23.
[0045]
A sealing material 41 for enclosing liquid crystal is formed between the element substrate 10 and the counter substrate 20 in a region outside the light shielding film 42. The sealing material 41 is disposed so as to substantially match the contour shape of the counter substrate 20, and fixes the element substrate 10 and the counter substrate 20 to each other. The sealing material 41 is missing on a part of one side of the element substrate 10, and a liquid crystal injection port 78 for injecting the liquid crystal 50 is formed in a gap between the bonded element substrate 10 and the counter substrate 20. You. After the liquid crystal is injected from the liquid crystal injection port 78, the liquid crystal injection port 78 is sealed with a sealing material 79.
[0046]
A data line drive circuit 61 and a mounting terminal 62 are provided along a side of the element substrate 10 in a region outside the sealing material 41 of the element substrate 10, and a scanning line is formed along two sides adjacent to the one side. A drive circuit 63 is provided. On one remaining side of the element substrate 10, a plurality of wirings 64 for connecting the scanning line driving circuits 63 provided on both sides of the screen display area are provided. In at least one of the corners of the opposing substrate 20, a conductive material 65 for electrically connecting the element substrate 10 and the opposing substrate 20 is provided.
[0047]
Next, the manufacturing process of the element substrate and the substrate cleaning method thus configured will be described with reference to the flowchart of FIG. 1 and the process diagrams of FIGS.
[0048]
First, a TFT array substrate 10 such as a quartz substrate, hard glass, or silicon substrate is prepared. In the present embodiment, the cleaning process of step S21 is performed on the substrate 10.
[0049]
That is, in step S21, the ozone water O having a concentration of 30 to 60 ppm and a temperature of 23 to 40 ° C. is applied to the substrate 10 of FIG.3Wash for 3-5 minutes using. As a result, organic substances and metals on the surface of the substrate 10 are removed, and passivation with ozone water is performed. The above washing method is described below in [O3(Ozone) water {(concentration: 30 to 60 ppm / temperature: 23 to 40 ° C./3 to 5 min) {removal of organic substances, removal of metals, formation of vaporization (protective film)}].
[0050]
In step S21, the ozone water may be removed by rinsing with pure water at room temperature for 3 to 5 minutes. Hereinafter, this washing method is referred to as [ultra pure water (room temperature / 3 to 5 min) replacement]. Further, it may be used by mixing with the following hydrofluoric acid aqueous solution without rinsing.
[0051]
Next, in step S21, cleaning is performed for 30 seconds to 3 minutes using a diluted hydrofluoric acid aqueous solution in which hydrofluoric acid, hydrogen peroxide, and pure water are mixed at a ratio of 1: 1: 50 and a temperature of 23 to 25 ° C. . Thus, the metal on the surface of the substrate 10 is removed, and the chemical and natural oxide films are removed by etching. This cleaning method is described below in [DHForFPM (HF (: H2O2): H2O = 1 (: 1): 50 to 400/23 to 25 ° C./30 s to 3 min) {metal removal, chemical and natural oxide film etching}].
[0052]
Next, in step S21, cleaning with [replacement with ultrapure water (room temperature / 5 to 8 min)] is performed, and then [O3(Ozone) water (concentration: 30-60 ppm / temperature: 23-40 ° C./3-5 min), washing with organic matter removal, metal removal, vapor formation, prevention of contamination re-adhesion], and furthermore, ultrapure water (room temperature / 3- 5 min.), And finally dry (expressed as [Dry (IPA (isopropyl alcohol) atmosphere pull-up drying)]].
[0053]
That is, the cleaning of the substrate in step S21 is summarized as follows.
[0054]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[DHForFPM (HF (: H2O2): H2O = 1 (: 1): 50 to 400/23 to 25 ° C./30 s to 3 min) Metal removal, chemical and natural oxide film etching
[Replace with ultrapure water (room temperature / 5-8 min)] [O3(Ozone) water (concentration 30 to 60 ppm / temperature 23 to 40 ° C / 3 to 5 min) {removal of organic substances and metals, formation of vapor, prevention of reattachment of contamination]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[Dry (IPA atmosphere lifting drying)]
In order to increase the reactivity of ozone, it is effective to control the temperature of ozone water so that the temperature is in the range of 23 to 40 ° C. In addition, the temperature near 35 ° C. is the highest in reactivity more than the degradation of ozone, and the cleaning ability is up to eight times as high as room temperature. In the present embodiment, ozone water is used at a concentration of 30 ppm or more, and a high cleaning ability is obtained. In addition, since ozone is deteriorated even when the temperature is controlled, it is preferable that the original ozone concentration is higher.
[0055]
In the above description of step S21, the batch cleaning has been described as an example. However, in the single wafer cleaning, a cleaning method using ozone water, a diluted hydrofluoric acid aqueous solution, and ozone water can be considered. In this case, for example, the following cleaning method using a rotary single-wafer cleaning machine can be considered. Note that the rotary type single-wafer cleaning machine performs cleaning by discharging a cleaning liquid from a nozzle to a substrate while rotating the substrate.
[0056]
That is, with respect to the substrate 10 from the nozzle, ozone water O having a concentration of 30 to 60 ppm and a temperature of 23 to 40 ° C.3Is discharged. The ozone water is discharged from the nozzle and sprayed on the substrate surface, and the cleaning is performed for 30 seconds to 3 minutes. As a result, organic substances and metals on the surface of the substrate 10 are removed, and passivation (protective film) is formed with ozone water.
[0057]
The above washing method is described below in [O3(Ozone) water {(concentration: 30 to 60 ppm / temperature: 23 to 40 ° C./30 s to 3 min)} {removal of organic matter / metal removal / formation of formation}.
[0058]
Next, a diluted hydrofluoric acid aqueous solution having a temperature of 23 to 25 ° C. in which hydrofluoric acid and pure water are mixed at a ratio of 1:50 to 200 is discharged from the nozzle. Then, cleaning is performed for 5 to 30 seconds using a diluted hydrofluoric acid aqueous solution. Thus, the metal on the surface of the substrate 10 is removed, and the chemical and natural oxide films are removed by etching. This washing method is described below in [DHF @ HF: H2O = 1: 50 to 200/23 to 25 ° C./5 to 30 s) {metal removal, chemical and natural oxide film etching}].
[0059]
Next, cleaning with [ultra pure water (spin rinse, $ 1 min)] is performed. That is, pure water is discharged from the nozzle for one minute and sprayed on the surface of the substrate. The pure water discharged from the nozzle rushes out of the center of the substrate 10 in the centrifugal direction. Particles (contaminants) lifted off from above the substrate 10 by the flow of the pure water are washed away around the substrate 10 and removed therefrom.
[0060]
Next, ozone water is again discharged from the nozzle and sprayed on the surface of the substrate 10. That is, [O3(Ozone) water {(concentration: 30 to 60 ppm / temperature: 23 to 40 ° C./30 s to 3 min)} organic substance removal / metal removal / gas formation / prevention of contamination reattachment] and finally drying ([Dry (N2(Type spin drying)]). In addition, even during the drying process, the substrate 10 can be drained in a short time by rotating the substrate 10.
[0061]
The following is a summary of substrate cleaning when single wafer cleaning is employed in step S21.
[0062]
[O3(Ozone) water {(concentration 30-60ppm / temperature {23-40 ° C / 30s-3min)} removal of organic matter, removal of metal, formation of vaporization]
[DHF (HF: H2O = 1: 50-200 / 23-25 ° C./5-30 s) {metal removal, chemical and natural oxide film etching}]
[Ultra pure water (smooth rinse, $ 1 min)]
[O3(Ozone) water (concentration 30-60 ppm / temperature {23-40 ° C / {30 s-3 min}) {removal of organic matter, removal of metal, formation of vapor, prevention of reattachment of contamination]
[Dry (N2(Type spin drying)]
Next, the cleaned substrate 10 is preferably2Annealing is performed in an atmosphere of an inert gas such as (nitrogen) or the like at a high temperature of about 900 to 1300 ° C., and a pretreatment is performed so that distortion generated in the TFT array substrate 10 in a high temperature process performed later is reduced.
[0063]
Next, in step S1 # of FIG. 1, a groove 11 (see FIGS. 1 and 5) is formed in the TFT array substrate 10 by etching or the like. Next, in step S2 # of FIG. 1, a metal such as Ti, Cr, W, Ta, Mo, and Pd or a metal alloy film such as a metal silicide is formed by sputtering to a thickness of about 100 to 500 nm, preferably about 200 nm. Deposit to a film thickness. Then, the lower light-shielding film 12 having a lattice-like planar shape is formed by photolithography and etching.
[0064]
Next, in step S22, a cleaning process is performed before forming the first interlayer insulating film 13 (FIG. 6B). The cleaning in step S22 is indicated by the same notation as in the above [], as follows.
[0065]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[DHF @ or @ FPM (HF (: H2O2): H2O = 1 (: 1): 50 to 400/23 to 25 ° C./30 s to 3 min) {metal removal, chemical and natural oxide film etching, vehicle removal]
[Ultra pure water ((room temperature / 5 to 8 min))]]]]
[O3(Ozone) water (concentration 30-60 ppm / temperature 23-40 ° C / 3-5 min) {removal of organic matter, removal of metal, formation of vapor, prevention of reattachment of contamination]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[Dry (IPA atmosphere lifting drying)]
Although WSi forming the lower light-shielding film 12 is easily oxidized, in the present embodiment, it is possible to form passivation quickly with the strong oxidizing power of ozone. In addition, a lift-off function using hydrofluoric acid can provide a high particle removal capability after sputter deposition at room temperature without using MS (megasonic). Remaining particles promote abnormal growth in the correlated insulating film, hindering uniform deposition of the film formed on the top, causing film residue after disconnection and subsequent dry etching, causing device failure. Would. However, in the present embodiment, high particle removal performance is obtained by cleaning with a hydrofluoric acid aqueous solution, and the occurrence of device failure can be prevented.
[0066]
In step S22, the following cleaning method can be employed. This cleaning method is particularly suitable for single-wafer cleaning.
[0067]
[O3(Ozone) water {(concentration 30-60ppm / temperature {23-40 ° C / 30s-3min)} removal of organic matter, removal of metal, formation of vaporization]
[DHF (HF: H2O = 1: 50 to 200/23 to 25 ° C./5 to 30 s) {metal removal, chemical and natural oxide film etching}. Vehicle removal]
[Ultra pure water (smooth rinse, $ 1 min)]
[O3(Ozone) water (concentration 30-60 ppm / temperature {23-40 ° C / {30 s-3 min}) {removal of organic matter and metals, formation of vapor, prevention of reattachment of contamination]
[Dry (N2(Type spin drying)]
Next, in step S3 #, a TEOS (tetra-ethyl-ortho-silicate) gas, a TEB (tetra-ethyl-borate) gas, a TMOP ( The interlayer insulating film 13 made of a silicate glass film such as NSG, PSG, BSG, BPSG, or the like, a silicon nitride film, a silicon oxide film, or the like is formed using a tetramethyl oxyphosphate (gas). The thickness of the interlayer insulating film 13 is, for example, about 500 to 2000 nm.
[0068]
Next, in step S23, a cleaning process is performed before forming the semiconductor layer 1a (FIG. 6C). The cleaning in step S23 is indicated as follows using the same notation as in the above [].
[0069]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[DHForFPM (HF (: H2O2): DIW = 1 (: 1): 50 to 400/23 to 25 ° C./30 s to 3 min) {metal removal, chemical and natural oxide film etching}]
[Replace with ultrapure water (room temperature / 5-8 min)]
[O3(Ozone) water (concentration 30-60 ppm / temperature 23-40 ° C / 3-5 min) {removal of organic matter, removal of metal, formation of vapor, prevention of reattachment of contamination]
[Replace with ultrapure water (/ room temperature / 3 ~ 5min)]
[Dry (IPA atmosphere lifting drying)]
This cleaning step also has the same effect as each of the above cleaning steps.
[0070]
Further, in step S23, the following cleaning method can be adopted. This cleaning method is particularly suitable for single-wafer cleaning.
[0071]
[O3(Ozone) water (concentration 30-60 ppm / temperature {23-40 ° C / 30s-3 min) {organic matter / metal removal / gas formation}]
[DHF (HF: H2O = 1: 50-200 / 23-25 ° C./5-30 s) {metal removal, chemical and natural oxide film etching}]
[Ultra pure water (spin rinse, リ ン> 1min)]
[O3(Ozone) water (concentration 30-60 ppm / temperature {23-40 ° C / {30 s-3 min}) {removal of organic matter and metals, formation of vapor, prevention of reattachment of contamination]
[Dry (N2(Type spin drying)]
Next, in step S4 #, low-pressure CVD using a monosilane gas, a disilane gas or the like at a flow rate of about 400 to 600 cc / min in a relatively low temperature environment of about 450 to 550 ° C., preferably about 500 ° C., on the interlayer insulating film 13. An amorphous silicon film is formed by (for example, CVD at a pressure of about 20 to 40 Pa). Thereafter, the polysilicon film is subjected to an annealing treatment in a nitrogen atmosphere at about 600 to 700 ° C. for about 1 to 10 hours, preferably for 4 to 6 hours, so that the polysilicon film has a particle size of about 50 to 200 nm, preferably Solid phase growth is performed until the particle size becomes about 100 nm. As a method of solid phase growth, annealing using RTA (Rapid Thermal Anneal) or laser annealing using an excimer laser or the like may be used. At this time, depending on whether the pixel switching TFT 30 is of an n-channel type or a p-channel type, a dopant of a group V element or a group III element may be slightly doped by ion implantation or the like. Then, a semiconductor layer 1a having a predetermined pattern is formed by photolithography and etching.
[0072]
Next, in step S24, a cleaning process is performed before forming the gate insulating film 2a (FIG. 6D). The cleaning in step S24 is represented by the same notation as in the above [], and is as follows.
[0073]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[DHForFPM (HF (: H2O2): DIW = 1 (: 1): 50 to 400/23 to 25 ° C./30 s to 3 min) {metal removal, chemical and natural oxide film etching}]
[Replace with ultrapure water (room temperature / 8 ~ 15min)]
[O3(Ozone) water (concentration 30-60 ppm / temperature 23-40 ° C / 3-5 min) {removal of organic matter, removal of metal, formation of vapor, prevention of reattachment of contamination]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[Dry (IPA atmosphere lifting drying)]
Further, in step S24, the following cleaning method can be adopted. This cleaning method is particularly suitable for single-wafer cleaning.
[0074]
[O3(Ozone) water {(concentration 30-60ppm / temperature {23-40 ° C / 30s-3min)} removal of organic matter, removal of metal, formation of vaporization]
[DHF (HF: H2O = 1: 50-200 / 23-25 ° C./5-30 s) {metal removal, chemical and natural oxide film etching}]
[Ultra pure water (smooth rinse> 1 min)]
From SIMS (secondary ion mass spectrometry) inspection of light element impurities,3In the DHF cleaning, fluorine easily remains on the cleaning interface of Si-SiO. HF to unbonded hands (dangling bonds)2 , HFIs likely to remain as a residue, which hinders complete hydrogen termination. In order to increase the substitution characteristics, and to optimize the hydrogen termination, it is better to perform rinsing after DHF cleaning.
[0075]
Further, when contamination in the atmosphere or in the apparatus adheres to the dangling bond of Si, it is difficult to remove the contamination by hydrofluoric acid alone. Then, once ozone (O3) An oxide film is passivated with water and lifted off with hydrofluoric acid.
[0076]
Next, in step S5 #, the semiconductor layer 1a constituting the TFT 30 is thermally oxidized at a temperature of about 900 to 1300 ° C., preferably at a temperature of about 1000 ° C., and then continuously performed by a reduced pressure CVD method or the like, or both are continuously performed. As a result, the lower and upper gate insulating films 2a and 2b (including the gate insulating film) made of a multilayer high-temperature silicon oxide film (HTO film) and a silicon nitride film are formed.
[0077]
As a result, the semiconductor layer 1a has a thickness of about 30 to 150 nm, preferably about 35 to 50 nm, and the insulating films 2a and 2b have a thickness of about 20 to 150 nm, preferably about 30 to 150 nm. The thickness is 100 nm.
[0078]
Next, in order to control the threshold voltage Vth of the pixel switching TFT 30, a dopant such as boron is doped into the N-channel region or the P-channel region of the semiconductor layer 1a by ion implantation or the like by a predetermined amount set in advance. I do.
[0079]
Next, in step S25, a cleaning process before forming the scanning line 3a (FIG. 6E) is performed. The cleaning in step S25 is represented by the same notation as in the above [], and is as follows.
[0080]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[Dry (IPA atmosphere lifting drying)]
Further, in step S25, the following cleaning method can be adopted. This cleaning method is particularly suitable for single-wafer cleaning.
[0081]
[O3(Ozone) water {(concentration 30-60ppm / temperature {23-40 ° C / 30s-3min)} removal of organic matter, removal of metal, formation of vaporization]
[Ultra pure water (smooth rinse)]
[Dry (N2(Type spin drying)]
Next, in step S6 #, a polysilicon film is deposited by a low pressure CVD method or the like, and phosphorus (P) is thermally diffused to make the polysilicon film conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film may be used. The thickness of the polysilicon film is about 100 to 500 nm, preferably about 350 nm. Then, a scanning line 3a having a predetermined pattern including the gate electrode portion of the TFT 30 is formed by photolithography and etching.
[0082]
For example, when the TFT 30 is an n-channel TFT having an LDD structure, the scanning line 3a (gate electrode) is used as a mask to form a low-concentration source region and a low-concentration drain region in the semiconductor layer 1a. , P, etc. at a low concentration (for example, P ions are 1-3 × 10Thirteen/ Cm2(Dose amount) (step S7 #). Thus, the semiconductor layer 1a below the scanning line 3a becomes the channel region 1a '.
[0083]
Further, in order to form the high-concentration source region 1d and the high-concentration drain region 1e constituting the pixel switching TFT 30, a resist layer having a plane pattern wider than the scanning line 3a is formed on the scanning line 3a. Thereafter, a dopant of a group V element such as P is doped at a high concentration (for example, P ionsFifteen/ Cm2Doping (at a dose amount of step S8).
[0084]
Thus, an element having an LDD structure having low-concentration source / drain regions and high-concentration source / drain regions is formed. Note that, for example, a TFT having an offset structure may be used without performing low-concentration doping, and a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the scanning line 3a as a mask. The resistance of the scanning line 3a is further reduced by the impurity doping.
[0085]
Next, in step S26, a cleaning process is performed before forming the second interlayer insulating film 14 (FIG. 6F). The cleaning in step S26 is represented by the same notation as in the above [], and is as follows.
[0086]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Ultra pure water (room temperature / 3 to 5 min) pure water replacement]
[Dry (IPA atmosphere lifting drying)]
Further, in step S26, the following cleaning method can be adopted. This cleaning method is particularly suitable for single-wafer cleaning.
[0087]
[O3(Ozone) water {(concentration 30-60ppm / temperature {23-40 ° C / 30s-3min)} removal of organic matter, removal of metal, formation of vaporization]
[Ultra pure water (smooth rinse)]
[Dry (N2(Type spin drying)]
Next, in step S9 #, a silicate glass film such as NSG, PSG, BSG, BPSG, or the like is formed on the scanning line 3a by using, for example, a TEOS gas, a TEB gas, a TMOP gas, or the like by normal pressure or reduced pressure CVD. A second interlayer insulating film 14 made of a silicon film, a silicon oxide film, or the like is formed. The thickness of the second interlayer insulating film 14 is, for example, about 500 to 2000 nm. Here, preferably, annealing is performed at a high temperature of about 800 ° C. to improve the film quality of the interlayer insulating film 14.
[0088]
Next, in step S10, the contact holes 24a and 26a are simultaneously opened by dry etching such as reactive ion etching and reactive ion beam etching on the second interlayer insulating film 14.
[0089]
Next, in step S27, a cleaning process is performed before the formation of the first intermediate conductive layer 15 (FIG. 6G) constituting the lower electrode of the storage capacitor. The cleaning in step S27 is described as follows using the same notation as in the above [].
[0090]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[Dry (IPA atmosphere lifting drying)]
Further, in step S27, the following cleaning method can be adopted. This cleaning method is particularly suitable for single-wafer cleaning.
[0091]
[O3(Ozone) water {(concentration 30-60ppm / temperature {23-40 ° C / 30s-3min)} removal of organic matter, removal of metal, formation of vaporization]
[DHF (HF: H2O = 1: 50 to 200/23 to 25 ° C./5 to 10 s) Metal removal, chemical and natural oxide film etching
[Ultra pure water (smooth rinse,> 1 min)]
[O3(Ozone) water (concentration 30-60 ppm / temperature {23-40 ° C / {30 s-3 min}) {removal of organic matter, removal of metal, formation of vapor, prevention of reattachment of contamination]
[Dry (N2(Type spin drying)]
Next, in the present embodiment, in step S11, the first intermediate conductive layer 15 to be the lower capacitance electrode of the storage capacitor is formed. That is, a polysilicon film is deposited on the second interlayer insulating film 14 by a low-pressure CVD method or the like, and phosphorus (P) is thermally diffused to make the polysilicon film conductive. Alternatively, a doped silicon film in which P ions are introduced simultaneously with the formation of the polysilicon film may be used. The thickness of the polysilicon film is about 100 to 500 nm, preferably about 150 nm. Then, patterning is performed by photolithography and etching to form the first intermediate conductive layer 15.
[0092]
Next, in step S28, a cleaning process is performed before the formation of the dielectric film 17 (FIG. 7 (g)) constituting the insulating film of the capacitor. The cleaning in step S28 is described as follows using the same notation as in the above [].
[0093]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[FPM (HF: H2O2: H2O = 1: 1: 50 to 400/23 to 25 ° C./30 s to 1 min) {metal removal, chemical and natural oxide film etching}]
[Replace with ultrapure water (room temperature / 8 ~ 15min)]
[O3(Ozone) water (concentration 30-60 ppm / temperature 23-40 ° C / 3-5 min) {removal of organic matter, removal of metal, formation of vapor, prevention of reattachment of contamination]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[Dry (IPA atmosphere lifting drying)]
Further, in step S28, the following cleaning method can be adopted. This cleaning method is particularly suitable for single-wafer cleaning.
[0094]
[O3(Ozone) water {(concentration 30-60ppm / temperature {23-40 ° C / 30s-3min)} removal of organic matter, removal of metal, formation of vaporization]
[DHF (HF: H2O = 1: 50-200 / 23-25 ° C / 5-30s) {metal removal, chemical and natural oxide film etching})]
[Ultra pure water (smooth rinse> 1 min)]
[Dry (N2(Type spin drying)]
In the next step S12, a dielectric film 17, which is an insulating film of the storage capacitor, is formed. That is, a dielectric made of a high-temperature silicon oxide film (HTO film) or a silicon nitride film is formed on the first intermediate conductive layer 15 and the second interlayer insulating film 14 also serving as a pixel potential side capacitor electrode by a low pressure CVD method, a plasma CVD method, or the like. The film 17 is deposited to a relatively small thickness of about 50 nm.
[0095]
The dielectric film 17 may be composed of either a single-layer film or a multilayer film, as in the case of the insulating films 2a and 2b, and various known films generally used for forming a gate insulating film of a TFT. It can be formed by technology. Since the storage capacity increases as the dielectric film 17 becomes thinner, the dielectric film 17 becomes an extremely thin insulating film having a thickness of 50 nm or less on condition that no defects such as film breakage occur. It is advantageous to form
[0096]
Next, in step S29, a cleaning process is performed before forming the capacitance line 18 (FIG. 7 (i)) constituting the upper electrode of the storage capacitor. The cleaning in step S29 is described as follows using the same notation as in the above [].
[0097]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Replace with ultrapure water (room temperature / 3 ~ 5min)]
[Dry (IPA atmosphere lifting drying)]
Further, in step S29, the following cleaning method can be adopted. This cleaning method is particularly suitable for single-wafer cleaning.
[0098]
[O3(Ozone) water {(concentration 30-60ppm / temperature {23-40 ° C / 30s-3min)} removal of organic matter, removal of metal, formation of vaporization]
[Ultra pure water (smooth rinse)]
[Dry (N2(Type spin drying)]
Next, in step S13, a capacitance line 18 is formed on the dielectric film 17. The film thickness of the capacitance line 18 is set to, for example, 150 nm.
[0099]
Next, in step S30, a cleaning process is performed before forming the third interlayer insulating film 19 (FIG. 7 (j)). The cleaning in step S30 is indicated as follows, using the same notation as in the above [].
[0100]
[O3(Ozone) water {(concentration 30-60 ppm / temperature {23-40 ° C / 3-5 min)} removal of organic matter, removal of metal, formation of vaporization]
[Water replacement with ultrapure water (/ room temperature / 3 ~ 5min)]
[FPM (HF: H2O2: H2O = 1: 1: 50 to 400/23 to 25 ° C./30 s to 1 min) {metal removal, chemical and natural oxide film etching}
[Replace with ultrapure water (room temperature / 8 ~ 15min)]
[O3(Ozone) water (concentration 30 to 60 ppm / temperature 23 to 40 ° C / 3 to 5 min) {removal of organic substances and metals, formation of vapor, prevention of reattachment of contamination]
[Substitution with ultrapure water (room temperature / 3-5 min)] [Dry (pulled up in IPA atmosphere)
Further, in step S30, the following cleaning method can be adopted. This cleaning method is particularly suitable for single-wafer cleaning.
[0101]
[O3(Ozone) water (concentration 30-60 ppm / temperature {23-40 ° C / 30s-3 min) {organic matter / metal removal / gas formation}]
[DHF (HF: H2O = 1: 50-200 / 23-25 ° C / 5-10s) {metal removal, chemical and natural oxide film etching}]
[Ultra pure water (spin rinse, リ ン> 1min)]
[O3(Ozone) water (concentration 30-60 ppm / temperature {23-40 ° C / {30 s-3 min}) {removal of organic matter and metals, formation of vapor, prevention of reattachment of contamination]
[Dry (N2(Type spin drying)]
Next, in step S14, a third interlayer insulating film made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed by using, for example, a normal pressure or reduced pressure CVD method or a TEOS gas. A film 19 is formed. The thickness of the third interlayer insulating film 19 is, for example, about 500 to 1500 nm.
[0102]
Next, in step S15, a low-resistance metal such as Al or a metal silicide having a light-shielding property is formed as a metal film by sputtering or the like on the entire surface of the third interlayer insulating film 19 so as to fill the contact holes 24a and 24b. Deposit to a thickness of 100-500 nm, preferably about 300 nm. Then, the data line 6a having a predetermined pattern is formed by photolithography and etching (Step S16).
[0103]
Next, in step S17, a silicate glass film such as NSG, PSG, BSG, BPSG, or the like, a silicon nitride film, or an oxidized film is formed so as to cover the data line 6a by using, for example, normal pressure or reduced pressure CVD, TEOS gas, or the like. A fourth interlayer insulating film 25 made of a silicon film or the like is formed. The thickness of the fourth interlayer insulating film 25 is, for example, about 500 to 1500 nm.
[0104]
Next, in step S18, a contact hole 26b is formed by dry etching such as reactive ion etching or reactive ion beam etching on the fourth interlayer insulating film 25 and the third interlayer insulating film 19.
[0105]
Next, in step S19, a transparent conductive film such as an ITO film is deposited on the inner peripheral surface of the contact hole 26b and the fourth interlayer insulating film 25 by sputtering or the like to a thickness of about 50 to 200 nm. . Then, the pixel electrode 9a is formed by photolithography and etching. When the liquid crystal device is used for a reflection type liquid crystal device, the pixel electrode 9a may be formed from an opaque material having a high reflectance such as Al (aluminum). The contact hole 26b connects the first intermediate conductive layer 15 and the pixel electrode 9a.
[0106]
As described above, in the present embodiment, cleaning is performed only once with ozone water, cleaning is performed only once with ozone water and a diluted hydrofluoric acid solution, and cleaning is performed only once using ozone water, a diluted hydrofluoric acid solution, and ozone water. By adopting the three cleaning patterns in each cleaning process during the manufacturing process of the TFT substrate, a sufficient cleaning effect can be obtained while suppressing an increase in roughness.
[0107]
That is, the surface of a glass substrate / film having organic impurities, particle foreign matter, or metal impurities taken into the surface of a production line or an apparatus is first cleaned with about 30 ppm of ozone water to be present on the outermost surface. The organic and metallic impurities are separated from the surface and dissolved and removed in an aqueous solution. On the surface of the polysilicon film, the surface can be oxidized uniformly by high-concentration ozone water by 0.5 to 2 nm, and a slight residue is left on the pole interface region at a depth of 0.5 to 2 nm from the top surface of the polysilicon film. Metal impurities which are likely to be present can be taken into the oxide film.
[0108]
Further, by using dilute hydrofluoric acid, the oxide film is removed, and at the same time, metal impurity molecules (atoms) existing in the oxide film and metal impurities and particles remaining on the oxide film surface are removed from the polysilicon film and the insulating film surface. It can be almost completely separated from.
[0109]
By using this method, it is possible to clean the polysilicon film having large lattice defects and roughness or the diffused impurity polysilicon film as compared with the single crystal silicon without excessively damaging the polysilicon film. The resulting oxide film or interlayer insulating film promotes higher quality film growth, and the device formed thereby can stabilize characteristics and yield.
[0110]
As described above, in the present embodiment, as compared with the single crystal silicon substrate, the surface of the polysilicon film, the surface of the impurity diffusion polysilicon film, and the surface of the impurity diffusion polysilicon film which are easily damaged by the aqueous hydrofluoric acid solution and the aqueous ammonia solution are introduced. It is possible to clean while suppressing micro damage on the surface. In addition, organic matter contamination, metal contamination, and particle contamination can be removed satisfactorily in a short time. Further, in the cleaning of the liquid crystal substrate, particularly in the cleaning of the polysilicon surface having many lattice defects and impurity doping, the surface roughness may be increased by selective oxidation and etching as compared with the single crystal silicon surface. In the embodiment, surface roughness is suppressed by uniform oxidation with concentrated ozone-dissolved water and etching with a combination of diluted hydrofluoric acid aqueous solution or high-concentration ozone water containing diluted hydrofluoric acid, and the life of the oxide film formed on polysilicon is reduced. It is possible to improve the yield and make the yield more stable. As described above, the dissolved concentration of ozone water is 15 ppm in order to improve the uniform oxidation rate and to minimize the concentration of dilute hydrofluoric acid in consideration of the influence of the etching on the polysilicon surface and other insulating films. Set above. As a result, the time for forming an oxide film on the polysilicon, which takes in impurities present at a depth of 0.5 to 2 nm from the polysilicon surface, is reduced, and the contamination is removed by one treatment of ozone water and diluted hydrofluoric acid. Making it possible.
[0111]
The substrate of the present invention is not limited to a liquid crystal device, but can be applied to a display panel such as an EL (electroluminescence) device and an electrophoresis device.
[Brief description of the drawings]
FIG. 1 is a flowchart showing a substrate cleaning method according to a first embodiment of the present invention.
FIG. 2 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels forming a pixel region of a TFT substrate (element substrate) which is a semiconductor device to which the present embodiment is applied;
FIG. 3 is a plan view of a liquid crystal device using an element substrate to which the present embodiment is applied, viewed from the counter substrate side together with components formed on the element substrate.
FIG. 4 is a cross-sectional view of the liquid crystal device after the assembly process in which the element substrate and the opposing substrate are bonded to each other and in which liquid crystal is sealed, taken along the line H-H ′ in FIG.
FIG. 5 is a cross-sectional view showing the liquid crystal device of FIGS. 3 and 4 in detail.
FIG. 6 is a process chart showing a substrate cleaning method in the order of steps.
FIG. 7 is a process chart showing a substrate cleaning method in the order of steps.
[Explanation of symbols]
S21: cleaning of substrate, S22: cleaning of first interlayer insulating film, S23: cleaning of semiconductor layer, S24: cleaning of gate insulating film, S25: cleaning of scanning line, S26: cleaning of second interlayer insulating film, S27: intermediate Conductive layer pre-cleaning, S28: Insulating film pre-cleaning, S29: Capacitance line pre-cleaning, S30: Third interlayer insulating film pre-cleaning.

Claims (9)

基板を15ppm以上の濃度のオゾン水によって処理する工程と、
前記基板を0.1〜10%の濃度の希フッ酸水溶液によって処理する工程とを具備したことを特徴とする基板洗浄方法。
Treating the substrate with ozone water having a concentration of 15 ppm or more;
Treating the substrate with an aqueous solution of dilute hydrofluoric acid having a concentration of 0.1 to 10%.
前記基板は、単結晶シリコン基板、ポリシリコン基板又はガラス基板であることを特徴とする請求項1に記載の基板洗浄方法。The method according to claim 1, wherein the substrate is a single crystal silicon substrate, a polysilicon substrate, or a glass substrate. 前記基板は、成膜処理されたものであることを特徴とする請求項1に記載の基板洗浄方法。The substrate cleaning method according to claim 1, wherein the substrate has been subjected to a film forming process. 前記オゾン水は、濃度が15〜100ppmであることを特徴とする請求項1に記載の基板洗浄方法。The substrate cleaning method according to claim 1, wherein the concentration of the ozone water is 15 to 100 ppm. 前記オゾン水による処理は、1回のみ行われることを特徴とする請求項1に記載の基板洗浄方法。The method according to claim 1, wherein the treatment with the ozone water is performed only once. 前記オゾン水による処理は、オゾン水処理によって形成される酸化膜の膜厚が0.5〜2nmの範囲となるように処理時間が制御されることを特徴とする請求項1に記載の基板洗浄方法。2. The substrate cleaning according to claim 1, wherein the treatment time with the ozone water is controlled such that a thickness of an oxide film formed by the ozone water treatment is in a range of 0.5 to 2 nm. 3. Method. 前記オゾン水は、室温と同様の温度で使用されることを特徴とする請求項1に記載の基板洗浄方法。The substrate cleaning method according to claim 1, wherein the ozone water is used at a temperature similar to room temperature. 前記希フッ酸水溶液は、オゾンを含むことを特徴とする請求項1に記載の基板洗浄方法。The substrate cleaning method according to claim 1, wherein the diluted hydrofluoric acid aqueous solution contains ozone. 前記基板は、電気光学装置用基板であることを特徴とする請求項1乃至8のいずれか一項に記載の基板洗浄方法。The substrate cleaning method according to any one of claims 1 to 8, wherein the substrate is a substrate for an electro-optical device.
JP2002286128A 2002-09-30 2002-09-30 Method for washing substrate Withdrawn JP2004121906A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002286128A JP2004121906A (en) 2002-09-30 2002-09-30 Method for washing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002286128A JP2004121906A (en) 2002-09-30 2002-09-30 Method for washing substrate

Publications (1)

Publication Number Publication Date
JP2004121906A true JP2004121906A (en) 2004-04-22

Family

ID=32279258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002286128A Withdrawn JP2004121906A (en) 2002-09-30 2002-09-30 Method for washing substrate

Country Status (1)

Country Link
JP (1) JP2004121906A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125942A1 (en) * 2009-04-28 2010-11-04 株式会社Sumco Method for cleaning silicon sludge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125942A1 (en) * 2009-04-28 2010-11-04 株式会社Sumco Method for cleaning silicon sludge

Similar Documents

Publication Publication Date Title
KR100375435B1 (en) Method of manufacturing thin film transistor and liquid crystal display using same
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
KR0173692B1 (en) Manufacturing method of thin film transistor
KR100493382B1 (en) Method For Manufacturing of Liquid Crystal Display Device
US20050242352A1 (en) Fabrication method of polycrystalline silicon liquid crystal display device
US7011996B2 (en) Method of manufacturing thin film transistor
US6716768B2 (en) Method of manufacturing thin-film transistor, and liquid-crystal display
JP4082157B2 (en) Method for manufacturing substrate for electro-optical device
JP2004125882A (en) Method for washing substrate
JP2004125881A (en) Method for washing substrate
JP2004121906A (en) Method for washing substrate
JP4118209B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND CIRCUIT MANUFACTURING METHOD
JP2004356598A (en) Substrate processing method and manufacturing method of electro-optical device
JP5419730B2 (en) Thin film transistor
JP2003172949A (en) Manufacturing method for array substrate for display device
US7079217B2 (en) Method of fabricating a liquid crystal display panel
JP2004235422A (en) Substrate peeling/cleaning method and manufacturing method of substrate for electro-optical apparatus
JP2005166911A (en) Semiconductor device, manufacturing method thereof, electro-optical device, manufacturing method thereof, and electronic equipment
KR100242946B1 (en) Thin-flim transistor and manufacturing method thereof
JP4399217B2 (en) Manufacturing method of TFT array substrate
JP4069496B2 (en) Method for manufacturing active matrix substrate, active matrix substrate, and electro-optical panel including the same
JP3393470B2 (en) Liquid crystal display device and manufacturing method thereof
KR100778834B1 (en) Method for Fabricating Thin Film Transistor And Method for Fabricating Liquid Crystal Display Device Using the same
JP4226448B2 (en) TFT array substrate, liquid crystal display device, and manufacturing method thereof
JP2007242723A (en) Process for fabricating electro-optical device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110