JP2004235421A - Equipment and method for inspecting semiconductor device - Google Patents

Equipment and method for inspecting semiconductor device Download PDF

Info

Publication number
JP2004235421A
JP2004235421A JP2003022009A JP2003022009A JP2004235421A JP 2004235421 A JP2004235421 A JP 2004235421A JP 2003022009 A JP2003022009 A JP 2003022009A JP 2003022009 A JP2003022009 A JP 2003022009A JP 2004235421 A JP2004235421 A JP 2004235421A
Authority
JP
Japan
Prior art keywords
group
semiconductor chip
probes
pads
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003022009A
Other languages
Japanese (ja)
Inventor
Yasuyuki Hayashi
保幸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003022009A priority Critical patent/JP2004235421A/en
Publication of JP2004235421A publication Critical patent/JP2004235421A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide equipment for inspecting a semiconductor device, in which the labor for replacing a probe card can be saved when one chip is measured for a plurality of times individually. <P>SOLUTION: The inspection equipment comprises a probe card 2 including probes 3a of first group, probes 3b of second group, and a substrate 4 supporting the probes of first and second groups, and a means 7 for adjusting the position such that the probes of first group touch the pads of first group on a first semiconductor chip and the probes of second group touch the pads of second group on a second semiconductor chip adjacent to the first semiconductor chip, moving a semiconductor wafer at a specified pitch to the probe card when a semiconductor chip being measured is replaced, and adjusting the position such that the probes of first group touch the pads of first group on the second semiconductor chip and the probes of second group touch the pads of second group on a third semiconductor chip adjacent to the second semiconductor chip . <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、ウェハの状態で半導体装置の検査を行う半導体装置の検査装置、及び、半導体装置の検査方法に関する。
【0002】
【従来の技術】
半導体装置の製造においては、多数の回路が形成されたウェハを個々のチップに切り出し、パッケージング処理を施して製造される。パッケージング処理が施された半導体装置に対しては、良品か否かを判定するパッケージテスト(ファイナルテスト)を行うが、チップ以前の段階で生じた不良品にパッケージング処理を施すと、無駄なコストが生じてしまう。そこで、一般的に、パッケージ処理を施す前に各チップが良品か否かを判定するウェハテスト(ウェハソート)が行われる。
【0003】
ウェハテストにおいて用いられる検査装置には、ウェハのボンディングパッドとLSIテスタとを電気的に接続するためのプローブカードが設けられており、このプローブカードに備えられているプローブ針をボンディングパッドに接触させることにより、半導体装置との電気的接続が確保される。
【0004】
ここで、例えば、ウェハに含まれている各チップにおける出力パッドの数がLSIテスタの入力端子の数よりも多い場合には、各チップを複数回に分けて測定する必要があった。従来は、第1のプローブカードを用いてウェハに含まれている複数のチップを順次測定した後に、第1のプローブカードをプローブの配置が異なる第2のプローブカードに交換し、再びこれらのチップを順次測定することが行われていた。
【0005】
しかしながら、このような検査方法によれば、1回目の測定と2回目の測定とにおいてプローブカードが異なるため、測定のためのセットアップを2回行う必要があり、検査に要する時間やコストが増大していた。
【0006】
ところで、特許文献1には、ステージ部に、それぞれウェハを搭載してX,Y方向及び回転方向に位置調整できる複数個のウェハチャックを設けると共に、テストヘッドに、ウェハチャックのそれぞれに対応してプローブカードを設け、1個のLSIテスタで複数枚のウェハの特性を同時測定可能とした半導体試験装置が開示されている。
【0007】
また、特許文献2には、1枚のウェハを保持するウェハチャックと、2枚以上のプローブカードを保持するプローブカード保持部とを具備し、1枚のウェハ中のチップを複数個同時に検査するプロービング装置が開示されている。
【0008】
しかしながら、これらの文献に記載されている装置を用いても、ウェハに含まれている各チップにおける出力ピン数がLSIテスタの入力端子数よりも多い場合等には、複数種類のプローブカードを用いて1つのチップを複数回に分けて測定する必要があった。
【0009】
【特許文献1】
特開平3−99450号公報(第1頁、第1図)
【特許文献2】
特開平7−249660号公報(第1頁、図1)
【0010】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、1つのチップを複数回に分けて測定する場合において、プローブカードの交換の手間を省くことができる半導体装置の検査装置及び検査方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体装置の検査装置は、(a)半導体ウェハに含まれている半導体チップの第1群のパッドと電気的な接続を得るために設けられた第1群のプローブと、この半導体チップに隣接する半導体チップの第2群のパッドと電気的な接続を得るために設けられた第2群のプローブと、第1群及び第2群のプローブを支持する基板とを含むプローブカードと、(b)第1群のプローブが第1の半導体チップの第1群のパッドに接触すると共に、第2群のプローブが第1の半導体チップに隣接する第2の半導体チップの第2群のパッドに接触するように、半導体ウェハとプローブカードとの相対位置関係を調節し、測定すべき半導体チップを交換する際に半導体ウェハをプローブカードに対して所定のピッチで移動させ、第1群のプローブが第2の半導体チップの第1群のパッドに接触すると共に、第2群のプローブが第2の半導体チップに隣接する第3の半導体チップの第2群のパッドに接触するように、半導体ウェハとプローブカードとの相対位置関係を調節する位置調節手段とを具備する。
【0012】
ここで、検査装置が、第1群のプローブを介して半導体ウェハに含まれている回路の特性を測定する第1の測定回路と、第2群のプローブを介して半導体ウェハに含まれている回路の特性を測定する第2の測定回路とをさらに具備するようにしても良い。
【0013】
また、本発明に係る半導体装置の検査方法は、半導体ウェハに含まれている半導体チップの第1群のパッドと電気的な接続を得るために設けられた第1群のプローブと、この半導体チップに隣接する半導体チップの第2群のパッドと電気的な接続を得るために設けられた第2群のプローブと、第1群及び第2群のプローブを支持する基板とを含むプローブカードを用いて半導体装置を検査する検査方法であって、第1群のプローブが第1の半導体チップの第1群のパッドに接触すると共に、第2群のプローブが第1の半導体チップに隣接する第2の半導体チップの第2群のパッドに接触するように、半導体ウェハとプローブカードとの相対位置関係を調節するステップと、第1群のプローブを介して第1の半導体チップに含まれている回路の特性を測定すると共に、第2群のプローブを介して第2の半導体チップに含まれている回路の特性を測定するステップと、測定すべき半導体チップを交換する際に半導体ウェハをプローブカードに対して所定のピッチで移動させ、第1群のプローブが第2の半導体チップの第1群のパッドに接触すると共に、第2群のプローブが第2の半導体チップに隣接する第3の半導体チップの第2群のパッドに接触するように、半導体ウェハとプローブカードとの相対位置関係を調節するステップと、第1群のプローブを介して第2の半導体チップに含まれている回路の特性を測定すると共に、第2群のプローブを介して第3の半導体チップに含まれている回路の特性を測定するステップとを具備する。
【0014】
以上の様に構成した本発明によれば、第1の半導体チップの第1群のパッドに第1群のプローブを接続すると共に第2の半導体チップの第2群のパッドに第2群のプローブを接続して測定を行った後に、第2の半導体チップの第1群のパッドに第1群のプローブを接続すると共に第3の半導体チップの第2群のパッドに第2群のプローブを接続して測定を行うことにより、1つのチップを複数回に分けて測定する場合において、プローブカードの交換の手間を省くことができる。その結果、検査工数を削減できるし、プローブカードも1枚だけ用意すれば良いので、トータル的に半導体装置の検査コストを下げることが可能となる。
【0015】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明において検査の対象となる半導体ウェハを示す図である。図1に示すように、半導体ウェハ1には、多数の半導体チップT(m,n−1)、T(m,n)、T(m,n+1)等が含まれている。
【0016】
図2は、本発明の一実施形態に係る半導体装置の検査装置において用いられるプローブカードを示す図である。本発明において用いられるプローブカードは、複数の半導体チップを測定できるように構成されるが、本実施形態においては、2つの半導体チップを測定できるように、プローブカード2が構成されている。
【0017】
図2に示すように、プローブカード2は、半導体チップT(m,n−1)の第1群のパッド(図2においては左半分のパッド)と電気的な接続を得るために設けられた第1群のプローブ3aと、半導体チップT(m,n−1)に隣接する半導体チップT(m,n)の第2群のパッド(図2においては右半分のパッド)と電気的な接続を得るために設けられた第2群のプローブ3bと、第1群及び第2群のプローブ3a及び3bを支持する基板4とを含んでいる。基板4は、絶縁基板上に導電体の配線パターンが形成されたものであり、第1群及び第2群のプローブ3a及び3bの各々を、LSIテスタの入力端子又は出力端子の配線に接続する。
【0018】
図3は、本発明の一実施形態に係る半導体装置の検査装置の全体構成を示す図である。図3に示すように、この検査装置は、プローブカード2が搭載されるプロービング装置10と、プローブカード2に設けられている第1群のプローブ3aを介して半導体ウェハ1に含まれている回路の特性を測定する第1のLSIテスタ20と、プローブカード2に設けられている第2群のプローブ3bを介して半導体ウェハ1に含まれている回路の特性を測定する第2のLSIテスタ30とによって構成される。
【0019】
プロービング装置10は、プローブカード2を支持する支持部5と、半導体ウェハ1を固定するウェハチャック部6と、ウェハチャック部6を上下又は前後左右に移動させることにより半導体ウェハ1のプローブカード2に対する相対位置関係を調節する位置調節部7と、ハウジング8とを含んでいる。
【0020】
位置調節部7は、図2に示すように、第1群のプローブ3aが半導体チップT(m,n−1)の第1群のパッドに接触すると共に、第2群のプローブ3bが半導体チップT(m,n)の第2群のパッドに接触するように、半導体ウェハ1とプローブカード2との相対位置関係を調節する。また、位置調節部7は、測定すべき半導体チップを交換する際に、半導体ウェハ1をプローブカード2に対して所定のピッチで移動させ、第1群のプローブ3aが半導体チップT(m,n)の第1群のパッドに接触すると共に、第2群のプローブ3bが半導体チップT(m,n+1)の第2群のパッドに接触するように、半導体ウェハ1とプローブカード2との相対位置関係を調節する。
【0021】
次に、本発明に係る半導体装置の検査方法について詳しく説明する。図4は、図1に示す半導体ウェハに含まれている第2行の半導体チップT(2,1)〜T(2,6)を示す図である。ここでは、各々の半導体チップに対して、第1群のパッドを介した測定Aと第2群のパッドを介した測定Bとの2種類の測定を行うものとする。
【0022】
最初は、図4の(a)に示すように、半導体チップT(2,1)の第2群のパッドに第2群のプローブを接触させて測定Bを行う。次に、図4の(b)に示すように、半導体ウェハをプローブカードに対して所定のピッチで移動させ、半導体チップT(2,1)の第1群のパッドに第1群のプローブを接触させて測定Aを行うと共に、半導体チップT(2,2)の第2群のパッドに第2群のプローブを接触させて測定Bを行う。これにより、半導体チップT(2,1)の測定は終了する。
【0023】
さらに、図4の(c)に示すように、半導体ウェハをプローブカードに対して所定のピッチで移動させ、半導体チップT(2,2)の第1群のパッドに第1群のプローブを接触させて測定Aを行うと共に、半導体チップT(2,3)の第2群のパッドに第2群のプローブを接触させて測定Bを行う。これにより、半導体チップT(2,2)の測定は終了する。
【0024】
以下、同様に繰り返し、図4の(d)においては、半導体チップT(2,5)の第1群のパッドに第1群のプローブを接触させて測定Aを行うと共に、半導体チップT(2,6)の第2群のパッドに第2群のプローブを接触させて測定Bを行う。最後は、半導体チップT(2,6)の第1群のパッドに第1群のプローブを接触させて測定Aを行う。これにより、第2行の第2行の半導体チップT(2,1)〜T(2,6)の測定が終了する。この様に、本実施形態によれば、1つのチップを複数回に分けて測定する場合において、プローブカードを交換することなく、1枚の半導体ウェハに含まれている各半導体チップの検査を行うことができる。
【図面の簡単な説明】
【図1】本発明において検査の対象となる半導体ウェハを示す図。
【図2】本発明の一実施形態に用いられるプローブカードを示す図。
【図3】本発明の一実施形態に係る検査装置の全体構成を示す図。
【図4】図1に示す半導体ウェハに含まれている半導体チップを示す図。
【符号の説明】
1 半導体ウェハ、 2 プローブカード、 3a 第1群のプローブ、 3b 第2群のプローブ、 4 基板、 5 支持部、 6 ウェハチャック部、7 位置調節部、 8 ハウジング、 10 プロービング装置、 20、30 LSIテスタ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device inspection apparatus and a semiconductor device inspection method for inspecting a semiconductor device in a wafer state.
[0002]
[Prior art]
In the manufacture of a semiconductor device, a wafer on which a large number of circuits are formed is cut into individual chips, and is manufactured by performing a packaging process. A package test (final test) for determining whether or not the semiconductor device has been subjected to the packaging process is performed. However, if the packaging process is performed for a defective product that has occurred before the chip, it is useless. Costs are incurred. Therefore, in general, a wafer test (wafer sort) for determining whether or not each chip is non-defective is performed before performing the package processing.
[0003]
An inspection device used in a wafer test is provided with a probe card for electrically connecting a bonding pad of a wafer to an LSI tester, and a probe needle provided on the probe card is brought into contact with the bonding pad. Thus, electrical connection with the semiconductor device is ensured.
[0004]
Here, for example, when the number of output pads in each chip included in the wafer is larger than the number of input terminals of the LSI tester, it is necessary to measure each chip in plural times. Conventionally, after a plurality of chips included in a wafer are sequentially measured using a first probe card, the first probe card is replaced with a second probe card having a different probe arrangement, and these chips are again measured. Was sequentially measured.
[0005]
However, according to such an inspection method, since the probe card is different between the first measurement and the second measurement, the setup for the measurement needs to be performed twice, which increases the time and cost required for the inspection. I was
[0006]
Meanwhile, in Patent Document 1, a plurality of wafer chucks capable of mounting a wafer on a stage unit and adjusting the position in the X, Y and rotation directions are provided on a stage unit. A semiconductor test apparatus provided with a probe card and capable of simultaneously measuring characteristics of a plurality of wafers with one LSI tester is disclosed.
[0007]
In addition, Patent Document 2 includes a wafer chuck that holds one wafer and a probe card holding unit that holds two or more probe cards, and inspects a plurality of chips in one wafer at the same time. A probing device is disclosed.
[0008]
However, even if the devices described in these documents are used, when the number of output pins in each chip included in the wafer is larger than the number of input terminals of the LSI tester, a plurality of types of probe cards are used. Therefore, it was necessary to measure one chip in multiple times.
[0009]
[Patent Document 1]
JP-A-3-99450 (page 1, FIG. 1)
[Patent Document 2]
JP-A-7-249660 (page 1, FIG. 1)
[0010]
[Problems to be solved by the invention]
In view of the above, the present invention provides an inspection apparatus and an inspection method for a semiconductor device which can save the trouble of replacing a probe card when measuring one chip in a plurality of times. Aim.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problems, a semiconductor device inspection apparatus according to the present invention includes: (a) a semiconductor device inspection apparatus provided for obtaining electrical connection with a first group of pads of a semiconductor chip included in a semiconductor wafer; A first group of probes, a second group of probes provided for obtaining electrical connection with a second group of pads of the semiconductor chip adjacent to the semiconductor chip, and a first group and a second group of probes are supported. (B) a first group of probes in contact with a first group of pads of the first semiconductor chip, and a second group of probes adjacent to the first semiconductor chip. The relative positional relationship between the semiconductor wafer and the probe card is adjusted so as to contact the second group of pads of the semiconductor chip, and when the semiconductor chip to be measured is replaced, the semiconductor wafer is moved at a predetermined pitch with respect to the probe card. Moving the first group of probes into contact with the first group of pads of the second semiconductor chip and the second group of probes with the second group of pads of a third semiconductor chip adjacent to the second semiconductor chip Position adjusting means for adjusting the relative positional relationship between the semiconductor wafer and the probe card so as to contact the probe card.
[0012]
Here, the inspection device is included in the semiconductor wafer through the second group of probes, and a first measurement circuit that measures characteristics of a circuit included in the semiconductor wafer through the first group of probes. A second measurement circuit for measuring a characteristic of the circuit may be further provided.
[0013]
In addition, the method for inspecting a semiconductor device according to the present invention includes a first group of probes provided for obtaining an electrical connection with a first group of pads of a semiconductor chip included in a semiconductor wafer; Using a probe card including a second group of probes provided for obtaining electrical connection with a second group of pads of a semiconductor chip adjacent to the semiconductor chip, and a substrate supporting the first and second groups of probes. A first group of probes that contacts a first group of pads of a first semiconductor chip and a second group of probes that is adjacent to the first semiconductor chip. Adjusting the relative positional relationship between the semiconductor wafer and the probe card so as to contact the second group of pads of the semiconductor chip, and the circuit included in the first semiconductor chip via the first group of probes. of Measuring the characteristics of the circuit included in the second semiconductor chip through the second group of probes while measuring the performance of the semiconductor chip, and connecting the semiconductor wafer to the probe card when replacing the semiconductor chip to be measured. At a predetermined pitch so that the first group of probes comes into contact with the first group of pads of the second semiconductor chip and the second group of probes is moved to the third semiconductor chip adjacent to the second semiconductor chip. Adjusting the relative positional relationship between the semiconductor wafer and the probe card so as to contact the second group of pads; and measuring characteristics of a circuit included in the second semiconductor chip via the first group of probes. Measuring the characteristics of the circuit included in the third semiconductor chip via the second group of probes.
[0014]
According to the present invention configured as described above, the first group of probes is connected to the first group of pads of the first semiconductor chip, and the second group of probes is connected to the second group of pads of the second semiconductor chip. Are connected and the first group of probes are connected to the first group of pads of the second semiconductor chip, and the second group of probes are connected to the second group of pads of the third semiconductor chip. In this case, when one chip is measured a plurality of times, the labor for replacing the probe card can be saved. As a result, the number of inspection steps can be reduced, and only one probe card needs to be prepared, so that the inspection cost of the semiconductor device can be totally reduced.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the same components are denoted by the same reference numerals, and description thereof will be omitted.
FIG. 1 is a diagram showing a semiconductor wafer to be inspected in the present invention. As shown in FIG. 1, the semiconductor wafer 1 includes a large number of semiconductor chips T (m, n-1), T (m, n), T (m, n + 1), and the like.
[0016]
FIG. 2 is a view showing a probe card used in the semiconductor device inspection apparatus according to one embodiment of the present invention. The probe card used in the present invention is configured to measure a plurality of semiconductor chips. In the present embodiment, the probe card 2 is configured to measure two semiconductor chips.
[0017]
As shown in FIG. 2, the probe card 2 is provided for obtaining an electrical connection with the first group of pads (the left half pad in FIG. 2) of the semiconductor chip T (m, n-1). The first group of probes 3a is electrically connected to the second group of pads (the right half pad in FIG. 2) of the semiconductor chip T (m, n) adjacent to the semiconductor chip T (m, n-1). And a substrate 4 supporting the first and second groups of probes 3a and 3b. The substrate 4 has a conductive wiring pattern formed on an insulating substrate, and connects each of the first and second groups of probes 3a and 3b to the wiring of the input terminal or output terminal of the LSI tester. .
[0018]
FIG. 3 is a diagram showing an overall configuration of a semiconductor device inspection apparatus according to one embodiment of the present invention. As shown in FIG. 3, the inspection apparatus includes a probing apparatus 10 on which a probe card 2 is mounted and a circuit included in a semiconductor wafer 1 via a first group of probes 3a provided on the probe card 2. And a second LSI tester 30 for measuring characteristics of a circuit included in the semiconductor wafer 1 via a second group of probes 3b provided on the probe card 2. It is constituted by and.
[0019]
The probing apparatus 10 includes a support unit 5 for supporting the probe card 2, a wafer chuck unit 6 for fixing the semiconductor wafer 1, and a wafer chuck unit 6 for moving the wafer chuck unit 6 up and down, front and rear, and right and left with respect to the probe card 2. The housing includes a position adjuster 7 for adjusting a relative positional relationship and a housing 8.
[0020]
As shown in FIG. 2, the position adjusting unit 7 is configured such that the first group of probes 3 a contacts the first group of pads of the semiconductor chip T (m, n−1) and the second group of probes 3 b The relative positional relationship between the semiconductor wafer 1 and the probe card 2 is adjusted so as to contact the second group of pads of T (m, n). Further, when replacing the semiconductor chip to be measured, the position adjusting unit 7 moves the semiconductor wafer 1 at a predetermined pitch with respect to the probe card 2, and the first group of probes 3a moves the semiconductor chip T (m, n). ), The relative position between the semiconductor wafer 1 and the probe card 2 so that the second group of probes 3b contact the second group of pads of the semiconductor chip T (m, n + 1) while contacting the first group of pads. Adjust the relationship.
[0021]
Next, a semiconductor device inspection method according to the present invention will be described in detail. FIG. 4 is a diagram showing the semiconductor chips T (2,1) to T (2,6) in the second row included in the semiconductor wafer shown in FIG. Here, it is assumed that two types of measurement, that is, measurement A via the first group of pads and measurement B via the second group of pads are performed on each semiconductor chip.
[0022]
First, as shown in FIG. 4A, the measurement B is performed by bringing the second group of probes into contact with the second group of pads of the semiconductor chip T (2, 1). Next, as shown in FIG. 4B, the semiconductor wafer is moved at a predetermined pitch with respect to the probe card, and the first group of probes is placed on the first group of pads of the semiconductor chip T (2, 1). The measurement A is performed by making the contact, and the measurement B is performed by bringing the second group of probes into contact with the second group of pads of the semiconductor chip T (2, 2). Thus, the measurement of the semiconductor chip T (2, 1) ends.
[0023]
Further, as shown in FIG. 4C, the semiconductor wafer is moved at a predetermined pitch with respect to the probe card, and the first group of probes is brought into contact with the first group of pads of the semiconductor chip T (2, 2). Then, measurement A is performed, and measurement B is performed by bringing the second group of probes into contact with the second group of pads of the semiconductor chip T (2, 3). Thus, the measurement of the semiconductor chip T (2, 2) ends.
[0024]
Hereinafter, the same procedure is repeated. In FIG. 4D, the measurement A is performed by bringing the first group of probes into contact with the first group of pads of the semiconductor chip T (2, 5), and the semiconductor chip T (2 , 6), the second group of probes are brought into contact with the second group of pads to perform measurement B. Finally, measurement A is performed by bringing the first group of probes into contact with the first group of pads of the semiconductor chip T (2, 6). This completes the measurement of the semiconductor chips T (2,1) to T (2,6) in the second row of the second row. As described above, according to the present embodiment, when one chip is measured in plural times, each semiconductor chip included in one semiconductor wafer is inspected without replacing the probe card. be able to.
[Brief description of the drawings]
FIG. 1 is a view showing a semiconductor wafer to be inspected in the present invention.
FIG. 2 is a diagram showing a probe card used in one embodiment of the present invention.
FIG. 3 is a diagram showing an entire configuration of an inspection apparatus according to one embodiment of the present invention.
FIG. 4 is a view showing a semiconductor chip included in the semiconductor wafer shown in FIG. 1;
[Explanation of symbols]
Reference Signs List 1 semiconductor wafer, 2 probe card, 3a first group of probes, 3b second group of probes, 4 substrate, 5 support, 6 wafer chuck, 7 position adjuster, 8 housing, 10 probing device, 20, 30 LSI Tester

Claims (3)

半導体装置の検査装置であって、
半導体ウェハに含まれている半導体チップの第1群のパッドと電気的な接続を得るために設けられた第1群のプローブと、前記半導体チップに隣接する半導体チップの第2群のパッドと電気的な接続を得るために設けられた第2群のプローブと、前記第1群及び第2群のプローブを支持する基板とを含むプローブカードと、
前記第1群のプローブが第1の半導体チップの第1群のパッドに接触すると共に、前記第2群のプローブが前記第1の半導体チップに隣接する第2の半導体チップの第2群のパッドに接触するように、前記半導体ウェハと前記プローブカードとの相対位置関係を調節し、測定すべき半導体チップを交換する際に前記半導体ウェハを前記プローブカードに対して所定のピッチで移動させ、前記第1群のプローブが前記第2の半導体チップの第1群のパッドに接触すると共に、前記第2群のプローブが前記第2の半導体チップに隣接する第3の半導体チップの第2群のパッドに接触するように、前記半導体ウェハと前記プローブカードとの相対位置関係を調節する位置調節手段と、
を具備する検査装置。
An inspection device for a semiconductor device,
A first group of probes provided for obtaining electrical connection with a first group of pads of a semiconductor chip included in the semiconductor wafer; and a second group of pads of the semiconductor chip adjacent to the semiconductor chip. A probe card including a second group of probes provided to obtain an effective connection, and a substrate supporting the first and second groups of probes;
The first group of probes contacts a first group of pads of a first semiconductor chip, and the second group of probes contacts a second group of pads of a second semiconductor chip adjacent to the first semiconductor chip. Adjust the relative positional relationship between the semiconductor wafer and the probe card so that the semiconductor wafer to be measured is replaced at a predetermined pitch with respect to the probe card when replacing a semiconductor chip to be measured, A first group of probes contacts a first group of pads of the second semiconductor chip, and the second group of probes contacts a second group of pads of a third semiconductor chip adjacent to the second semiconductor chip. Position adjusting means for adjusting the relative positional relationship between the semiconductor wafer and the probe card so as to contact the
An inspection device comprising:
前記第1群のプローブを介して前記半導体ウェハに含まれている回路の特性を測定する第1の測定回路と、
前記第2群のプローブを介して前記半導体ウェハに含まれている回路の特性を測定する第2の測定回路と、
をさらに具備する請求項1記載の検査装置。
A first measurement circuit that measures characteristics of a circuit included in the semiconductor wafer via the first group of probes;
A second measurement circuit that measures a characteristic of a circuit included in the semiconductor wafer via the second group of probes;
The inspection apparatus according to claim 1, further comprising:
半導体ウェハに含まれている半導体チップの第1群のパッドと電気的な接続を得るために設けられた第1群のプローブと、前記半導体チップに隣接する半導体チップの第2群のパッドと電気的な接続を得るために設けられた第2群のプローブと、前記第1群及び第2群のプローブを支持する基板とを含むプローブカードを用いて半導体装置を検査する半導体装置の検査方法であって、
前記第1群のプローブが第1の半導体チップの第1群のパッドに接触すると共に、前記第2群のプローブが前記第1の半導体チップに隣接する第2の半導体チップの第2群のパッドに接触するように、前記半導体ウェハと前記プローブカードとの相対位置関係を調節するステップと、
前記第1群のプローブを介して前記第1の半導体チップに含まれている回路の特性を測定すると共に、前記第2群のプローブを介して前記第2の半導体チップに含まれている回路の特性を測定するステップと、
測定すべき半導体チップを交換する際に前記半導体ウェハを前記プローブカードに対して所定のピッチで移動させ、前記第1群のプローブが前記第2の半導体チップの第1群のパッドに接触すると共に、前記第2群のプローブが前記第2の半導体チップに隣接する第3の半導体チップの第2群のパッドに接触するように、前記半導体ウェハと前記プローブカードとの相対位置関係を調節するステップと、
前記第1群のプローブを介して前記第2の半導体チップに含まれている回路の特性を測定すると共に、前記第2群のプローブを介して前記第3の半導体チップに含まれている回路の特性を測定するステップと、
を具備する検査方法。
A first group of probes provided for obtaining electrical connection with a first group of pads of a semiconductor chip included in the semiconductor wafer; and a second group of pads of the semiconductor chip adjacent to the semiconductor chip. A semiconductor device inspection method for inspecting a semiconductor device using a probe card including a second group of probes provided for obtaining a proper connection and a substrate supporting the first and second groups of probes. So,
The first group of probes contacts a first group of pads of a first semiconductor chip, and the second group of probes contacts a second group of pads of a second semiconductor chip adjacent to the first semiconductor chip. Adjusting the relative positional relationship between the semiconductor wafer and the probe card so as to contact the
The characteristics of the circuit included in the first semiconductor chip are measured via the first group of probes, and the characteristics of the circuit included in the second semiconductor chip are measured via the second group of probes. Measuring a property;
When replacing the semiconductor chip to be measured, the semiconductor wafer is moved at a predetermined pitch with respect to the probe card, and the first group of probes comes in contact with the first group of pads of the second semiconductor chip. Adjusting the relative positional relationship between the semiconductor wafer and the probe card such that the second group of probes contacts a second group of pads of a third semiconductor chip adjacent to the second semiconductor chip. When,
The characteristics of the circuit included in the second semiconductor chip are measured via the first group of probes, and the characteristics of the circuit included in the third semiconductor chip are measured via the second group of probes. Measuring a property;
An inspection method comprising:
JP2003022009A 2003-01-30 2003-01-30 Equipment and method for inspecting semiconductor device Withdrawn JP2004235421A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003022009A JP2004235421A (en) 2003-01-30 2003-01-30 Equipment and method for inspecting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003022009A JP2004235421A (en) 2003-01-30 2003-01-30 Equipment and method for inspecting semiconductor device

Publications (1)

Publication Number Publication Date
JP2004235421A true JP2004235421A (en) 2004-08-19

Family

ID=32951197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003022009A Withdrawn JP2004235421A (en) 2003-01-30 2003-01-30 Equipment and method for inspecting semiconductor device

Country Status (1)

Country Link
JP (1) JP2004235421A (en)

Similar Documents

Publication Publication Date Title
US20080116910A1 (en) Apparatus for mass die testing
CN101358999B (en) Probe assembly
JP2007049161A (en) Doughnut-type parallel probe card and method of inspecting wafer by using it
CN100533163C (en) Crystal wafer for testing aging and electricity performances and construction thereof
JP4247076B2 (en) Substrate inspection system and substrate inspection method
JP2005183863A (en) Method for manufacturing semiconductor integrated circuit device
JP2004235421A (en) Equipment and method for inspecting semiconductor device
JP2001077160A (en) Tester for semiconductor substrate
JPS6119142A (en) Testing device for semiconductor device
JPH0348171A (en) Leadless probe card of in-circuit tester for hybrid integrated circuit
KR100842909B1 (en) Scan method of Burn-in test
US7141995B2 (en) Semiconductor manufacturing device and semiconductor manufacturing method
JP4744884B2 (en) Wafer inspection apparatus and wafer inspection method
JPH0689932A (en) Burn-in device for power mosfet
EP0498007A1 (en) Method and apparatus for contactless testing
US6800495B2 (en) Lot-optimized wafer level burn-in
JP2001144156A (en) Data communication method and data communication system
KR0151836B1 (en) Wafer level burn-in and its method
JP2002100658A (en) Semiconductor device inspection apparatus
JP2004226159A (en) Burn-in test adapter and burn-in test device
JPH0720150A (en) Probe card and tester employing it
JPS5918864B2 (en) Semiconductor wafer inspection equipment
JP2005010088A (en) Method of testing semiconductor device
KR20050068118A (en) Method for testing the needle of probe card
JPH10104301A (en) Method for inspecting package substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404