JP2004228495A

JP2004228495A - コンデンサ装置及びその製造方法

Info

Publication number: JP2004228495A
Application number: JP2003017457A
Authority: JP
Inventors: Hiromichi Inanaga; 浩道稲永; Akihiko Funakoshi; 明彦船越
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-01-27
Filing date: 2003-01-27
Publication date: 2004-08-12

Abstract

【課題】半導体ウエファに狭い表面積で容量が大きいコンデンサの作成を可能とする。
【解決手段】半導体ウエファ１０に形成されたトレンチ１２と、少なくとも前記トレンチ１２の内周にメタルを蒸着するか、又はポリシリコンをＣＤＶ法により形成し施された導電膜１４Ｂと、該導電膜１４Ｂ上に形成された酸化膜または窒化膜の絶縁膜１７及び更に前記絶縁膜１７上に設けられた導電体２０となり、第１の電極となる前記導電膜１４Ｂと第２の電極となる導電体２０Ｂで誘電体となる前記絶縁膜１７を挟んでコンデンサを形成する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体ウエファに他の回路素子と共に形成されたコンデンサ装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体ウエファに他の回路素子と共にコンデンサを形成することがある。
【０００３】
図４はＭＯＳＦＥＴ１とコンデンサ２を組合せた基礎回路の一実施例を示す回路図である。
【０００４】
ＭＯＳＦＥＴ１のゲート電極は入力端子３に接続されており、入力端子３には例えばパルス状の水平ドライブ信号が加わる。ＭＯＳＦＥＴ１のドレイン電極は水平ドライブトランス等の負荷４が接続される。又ＭＯＳＦＥＴ１のソース電極はアースされると共に、ドレイン電極とソース電極間にはコンデンサ２が接続されている。入力端子３にパルス状の水平ドライブ信号が加わるごとにＭＯＳＦＥＴ１がオン・オフし、コンデンサ２との作用と相俟って負荷４に水平偏向電流を供給する。
【０００５】
図５（Ａ）、（Ｂ）は前述したようにＭＯＳＦＥＴ等を形成した半導体ウエファ６にコンデンサ２を形成した平面図及び側面図である。半導体ウエファ６にコンデンサ２を形成するには半導体ウエファ６の表面に形成された電極７に絶縁膜８を形成し、さらに絶縁膜８上に電極９を設け形成している。
【０００６】
【特許文献１】
特開平１−９１４１４号公報
【０００７】
【発明が解決しようとする課題】
半導体ウエファにコンデンサを形成する場合、前述したように従来は半導体ウエファ６の表面に電極７を形成し、その形成された電極７に絶縁膜８を形成し、さらに絶縁膜８上に電極９を設け形成している。このようにコンデンサを半導体ウエファの表面に形成していたため、必要な容量のコンデンサを形成するには半導体ウエファの表面積が大きくなりＩＣの小型化を阻害した。
【０００８】
【課題を解決するための手段】
本発明は従来に比して半導体ウエファの狭い表面積にコンデンサの作成を可能としたもので、
半導体ウエファに形成されたトレンチと、少なくとも前記トレンチの内周に施された第１の電極となる導電膜と、前記導電膜上に形成された絶縁膜及び更に前記絶縁膜上に設けられた第２の電極となる導電体となり、前記第１の電極となる導電膜と第２の電極となる導電体で誘電体となる前記絶縁膜を挟んでコンデンサを形成したコンデンサ装置を提供する。
【０００９】
本発明は又半導体ウエファの所要部分をエッチングしトレンチを形成し、前記半導体ウエファの表面及びトレンチの内周に導電膜を設け、不要部分の導電膜をエッチングし除去し、第１の電極となる導電膜を形成し、前記半導体ウエファの表面及び残された前記導電膜上に誘電体となる絶縁膜を設け、前記絶縁膜上に導電体を設け、不必要な部分をエッチングで除去し第２の電極となる導電体を形成し、前記第１の電極となる導電膜と第２の電極となる導電体で誘電体となる前記絶縁膜を挟んでコンデンサを形成したコンデンサ装置を提供する。
【００１０】
【発明の実施の形態】
本発明のコンデンサ装置及びその製造方法を図１〜図４に従って説明する。
【００１１】
図１は本発明のコンデンサ装置の製造過程を示す側面図である。
【００１２】
図１（Ａ）に示すように、シリコンの半導体ウエファ１０の表面にレジストを塗布する。そしてトレンチする部分以外のレジスト１１、１１を残し、露光しその他を除去する。
【００１３】
図１（Ｂ）に示すように、ドライエッチングしレジスト１１、１１が塗布されていない部分のシリコンの半導体ウエファ１０をエッチングしトレンチ１２を形成する。トレンチ１２を形成した後、レジスト１１、１１を取り除く。
【００１４】
図１（Ｃ）に示すように、シリコンの半導体ウエファ１０の表面及びトレンチ１２の内周面にメタルをスパッタ蒸着法又はＥＢ蒸着法し、導電膜１４Ａを形成する。導電膜１４Ａは半導体ウエファ１０の表面及びトレンチ１２の内周面全てに形成されるので、第１の電極となる部分を残して不必要な部分を除去する必要がある。
【００１５】
そのため図１（Ｄ）に示すように、導電膜１４Ａ上にレジスト１５を塗布し、導電膜１４Ａを必要とする中央部のレジスト１５を残し、露光し端部１６、１６のレジストを除去する。
【００１６】
図２は図１と同じく本発明のコンデンサ装置の製造過程を示す側面図である。
【００１７】
図２（Ａ）に示すように、レジスト１５が塗布されていない部分１６、１６の導電膜１４Ａをウエットエッチング又はドライエッチングし除去し、第１の電極となる中央部の導電膜１４Ｂを残す。レジストが塗布されていない部分１６、１６のシリコン半導体ウエファ１０の表面は露出させる。第１の電極となる導電膜１４Ｂを形成した後レジスト１５は除去される。
【００１８】
図２（Ｂ）に示すように、導電膜１４Ｂ上にＣＤＶ法により酸化膜あるいは窒化膜を形成し絶縁膜１７を形成する。誘電体となる絶縁膜１７は導電膜１４Ｂ上面のみならず露出された半導体ウエファ１０の表面にも形成される。
【００１９】
図２（Ｃ）に示すように、絶縁膜１７を必要とする部分にレジスト１８を塗布する。
【００２０】
図２（Ｄ）に示すように、ウエットエッチング又はドライエッチングでレジスト１８が塗布されている部分以外の絶縁膜１７を除去する。また不要な部分の絶縁膜１７を除いた後レジスト１８を除去する。それにより半導体ウエファ１０の一部表面、導電膜１４及び絶縁膜１８が露出される。
【００２１】
図３は前述と同じく本発明のコンデンサ装置の製造過程を示す側面図であり、図３（Ａ）に示すように、絶縁膜１８上にスパッタ蒸着法によりメタルを設け、導電体２０Ａを形成する。導電体２０Ａは絶縁膜１８上のみならずメタル１４及び半導体ウエファ１０上にも付着するので、不要な部分の導電体を除去する必要がある。
【００２２】
そこで図３（Ｂ）に示すように、導電体２０Ａを残す必要とする第２の電極となる部分、即ちトレンチ１２の開口部分と半導体ウエファ１０の表面に位置する導電膜１４Ｂの部分にレジスト２１、２１を塗布する。
【００２３】
図３（Ｃ）に示すように、レジスト２１、２１が塗布されている部分の導電体２０Ａをウエットエッチング又はドライエッチングで除去する。それにより半導体ウエファ１０のトレンチ１２の内側に第２の電極となる導電体２０Ｂが形成される。また導電体２０Ａは導電膜１４Ｂ上にも付着する。従って導電膜１４Ｂを第１の電極とし、誘電体となる絶縁膜１７を挟んで形成された導電体２０Ｂを第２の電極としコンデンサを形成される。
【００２４】
前述において導電膜１４Ａ及び導電体２０Ａはメタルをスパッタ蒸着法あるいはＥＢ蒸着法で設けていたが、導電膜１４Ａ及び導電体２０Ａを導電性のポリシリコンをＣＶＤ法により形成してもよい。
【００２５】
本発明は半導体ウエファ１０にトレンチ１２を形成したので、従来の半導体ウエファの表面に形成していたのに比して半導体ウエファの同じ表面積に大きな容量のコンデンサを形成できる。
【００２６】
一例を挙げると図５に示すように、従来の半導体ウエファ６の表面に１０μｍ×１０μｍサイズの電極７、９に厚さ１μｍの絶縁膜８でコンデンサを形成した場合、容量Ｃは
Ｃ＝ε×面積／電極間距離（絶縁膜の厚さ）
＝ε×（１．０Ｅ−５×１．０Ｅ−５）／１．０Ｅ−６
＝ε×１．０Ｅ−４（Ｆ）
となる。εは絶縁物８の種類によって異なる。例えばＳｉＯ２であるとε＝２．０である。
【００２７】
それに対して本発明のコンデンサ装置は、トレンチ１２の周囲を１０μｍ×１０μｍ、深さを５μｍ、絶縁膜１７を従来例と同じ１μｍとすると、幅１０μ、深さ５μｍの面積のものが４面増えるため、全体の面積は半導体ウエファ１０の平面上に作成する場合に比べ
４×１．０Ｅ−５×５．０Ｅ−６＝２．０Ｅ−１０（ｍ２）増えることになる。よってこのときの容量は
Ｃ＝ε（２．０Ｅ−１０＋１．０Ｅ−５）／１．０Ｅ−６＝ε×３．０Ｅ−４（Ｆ）
となり、従来に比べて約３倍の容量が得られる。
【００２８】
図４は本発明のコンデンサ装置と共に半導体ウエファ１０に組み込まれたＭＯＳＦＥＴとで形成された基礎回路の一実施例を示す回路図である。
【００２９】
半導体ウエファ１０に形成されたＭＯＳＦＥＴ１のドレイン電極には水平ドライブトランス等の負荷３が外付けで接続される。又ＭＯＳＦＥＴ１のソース電極はアースされると共に、ドレイン電極に半導体ウエファ１０に形成された本発明のコンデンサ装置の第１の電極である導電膜１４Ｂを導電箔等で接続する。またＭＯＳＦＥＴ１のソース電極がアースされている端子に本発明のコンデンサ装置の第２の電極である導電体２０Ｂを導電箔等で接続する。
【００３０】
斯かるように構成された基礎回路の入力端子２にパルス状の水平ドライブ信号が加わるごとにＭＯＳＦＥＴ１がオン・オフし、コンデンサ４との作用と相俟って負荷３に水平偏向電流を供給する。
【００３１】
【発明の効果】
本発明のコンデンサ装置及びその製造法は半導体ウエファにトレンチを形成し、そのトレンチの内周面に導電膜と絶縁膜及び導電体とでコンデンサを形成した。従って他の回路素子と共に形成する半導体ウエファの狭い表面積でコンデンサの形成が可能になったので、半導体ウエファの小型化が可能となる。
【図面の簡単な説明】
【図１】本発明のコンデンサ装置及びその製造方法を示す図で、図１（Ａ）レジストを塗布した側面図、図１（Ｂ）はトレンチを形成した側面図、図１（Ｃ）は導電膜を形成した側面図、図１（Ｄ）は導電膜上にレジストを塗布した側面図である。
【図２】同じく本発明のコンデンサ装置及びその製造方法を示す図で、図２（Ａ）導電膜をエッチングした側面図、図２（Ｂ）は導電膜上に絶縁膜を形成した側面図、図２（Ｃ）は絶縁膜にレジストを塗布した側面図、図２（Ｄ）は絶縁膜をエッチングした側面図である。
【図３】本発明のコンデンサ装置及びその製造方法を示す図で、図３（Ａ）は導電体を形成した側面図、図３（Ｂ）はレジストを塗布した側面図、図３（Ｃ）は導電体をエッチングした側面図である。
【図４】本発明及び従来のコンデンサ装置により形成されたコンデンサを用いた基礎回路の一例を示す回路図である。
【図５】従来のコンデンサ装置で、図５（Ａ）は平面図、図５（Ｂ）は側面図である。
【符号の説明】
１０半導体ウエファ
１１レジスト
１２トレンチ
１４導電膜
１７絶縁膜

Claims

半導体ウエファに形成されたトレンチと、
少なくとも前記トレンチの内周に施された第１の電極となる導電膜と、
前記導電膜上に形成された絶縁膜及び前記絶縁膜上に設けられた第２の電極となる導電体となり、
前記第１の電極となる導電膜と第２の電極となる導電体で誘電体となる前記絶縁膜を挟んでコンデンサを形成したことを特徴とするコンデンサ装置。
半導体ウエファの所要部分をエッチングしトレンチを形成し、
前記半導体ウエファの表面及びトレンチの内周に導電膜を設け、不要部分の導電膜をエッチングし除去し、第１の電極となる導電膜を形成し、
前記半導体ウエファの表面及び残された前記導電膜上に誘電体となる絶縁膜を設け、
前記絶縁膜上に導電体を設け、不必要な部分をエッチングで除去し第２の電極となる導電体を形成し、
前記第１の電極となる導電膜と第２の電極となる導電体で誘電体となる前記絶縁膜を挟んでコンデンサを形成したことを特徴とするコンデンサ装置の製造方法。
前記第１及び第２の電極となる導電膜及び導電体はメタルを蒸着し形成したことを特徴とする請求項１又は請求項２記載のコンデンサ装置及びその製造方法。
前記第１及び第２の電極となる導電膜及び導電体はポリシリコンを蒸着し形成したことを特徴とする請求項１又は請求項２記載のコンデンサ装置及びその製造方法。