JP2004222465A - 交流/直流変換装置 - Google Patents
交流/直流変換装置 Download PDFInfo
- Publication number
- JP2004222465A JP2004222465A JP2003009529A JP2003009529A JP2004222465A JP 2004222465 A JP2004222465 A JP 2004222465A JP 2003009529 A JP2003009529 A JP 2003009529A JP 2003009529 A JP2003009529 A JP 2003009529A JP 2004222465 A JP2004222465 A JP 2004222465A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- capacitor
- increases
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】出力電圧Voutの負荷電流Io依存性を抑制し、設計が簡便で、低コストの交流/直流変換装置を提供する。
【解決手段】交流入力電圧を整流する電力整流素子と、前記電力整流素子の出力を変換し、前記交流入力電圧に基づく出力電圧を生成する電力変換回路と、前記出力電圧を安定化する誤差増幅器と、を備える交流/直流変換装置において、前記交流入力電圧のピーク値を検出するピーク検出手段と、前記ダイオードの出力を保持し、前記誤差増幅器に接続するピーク保持手段と、を備えることを特徴とする交流/直流変換装置。
【選択図】 図1
【解決手段】交流入力電圧を整流する電力整流素子と、前記電力整流素子の出力を変換し、前記交流入力電圧に基づく出力電圧を生成する電力変換回路と、前記出力電圧を安定化する誤差増幅器と、を備える交流/直流変換装置において、前記交流入力電圧のピーク値を検出するピーク検出手段と、前記ダイオードの出力を保持し、前記誤差増幅器に接続するピーク保持手段と、を備えることを特徴とする交流/直流変換装置。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、交流入力電圧に基づく出力電圧を生成する交流/直流変換装置に関するものである。
【0002】
【従来の技術】
従来の交流/直流変換装置は、電力整流素子で交流入力電圧を整流し電力変換回路の入力となる電圧が低いときに出力電圧を低くし、電力整流素子で交流入力電圧を整流し電力変換回路の入力となる電圧が高いときに出力電圧を高くしている(例えば、特許文献1及び特許文献2参照。)。
また、電力整流素子で整流した電圧は抵抗で分圧した後コンデンサで平滑している(例えば、特許文献1及び特許文献2参照。)。
【0003】
【特許文献1】
特開平5−244768号公報
【特許文献2】
特許第2786384号明細書
【0004】
このような交流/直流変換装置は、回路内の素子のストレスが小さく、高効率である。
【0005】
以下に、具体的な例をあげて説明する。図4は、従来のスイッチング電源の一実施例を示す構成図である。
【0006】
図4の従来例の構成を説明する。詳しい説明は省略する。
コンデンサC5、インダクタL3及びコンデンサC4は、ラインフィルタ回路を形成する。
また、電力整流素子D1,D2,D3,D4は、電力整流ブリッジを形成する。
【0007】
さらに、インダクタL2及びコンデンサC3は、フィルタ回路を形成する。
また、インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1は、電力変換器である昇圧形コンバータを形成する。
【0008】
そして、交流入力電圧Vacは、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)を介して、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)に接続する。
【0009】
電力整流素子D4のアノードは電圧V0とし、電力整流素子D4のカソードは電圧Vaとする。
【0010】
また、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)は、フィルタ回路(インダクタL2及びコンデンサC3)を介して、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)に接続する。
【0011】
さらに、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)は、負荷(図示せず)に接続し、出力電圧Vout及び負荷電流Ioを供給する。
【0012】
また、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)で整流した電圧Vaは、抵抗R11及び抵抗R12で分圧し、さらにコンデンサC4で平滑し、電圧V7となる。
【0013】
電圧Vaには、交流入力電圧Vacを整流した脈のある波形が生ずる。また、電圧Vaは、電力を伝送するパワーラインに位置する。
【0014】
そして、トランジスタQ2において、そのベースは電圧V7に接続し、そのコレクタは抵抗R2と抵抗R3との接続点である電圧V6に接続し、そのエミッタは抵抗R10に接続する。
【0015】
また、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)の出力電圧Voutは、抵抗R1並びに抵抗R2及び抵抗R3の分圧回路を介して、誤差増幅器U1の反転入力端である電圧Vbに接続する。即ち、電圧Vbは抵抗R1と抵抗R2の接続点に接続する。
【0016】
そして、誤差増幅器U1の非反転入力端は、基準電圧Vrefに接続する。また、誤差増幅器U1の反転入力端である電圧Vbと誤差増幅器U1の出力端である電圧Vcとの間には、抵抗R4及びコンデンサC2を接続する。
【0017】
また、誤差増幅器U1の出力端である電圧Vcは、パルス幅変調回路10を介して、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)内の主スイッチQ1のゲートである電圧Vdに接続する。
【0018】
パルス幅変調回路10は、電圧Vcが低いときはオンとオフとの時間の割合(デューティ比)を減少させ、電圧Vcが高いときはオンとオフとの時間の割合(デューティ比)を増加させる。
【0019】
このような、図4の従来例の動作を説明する。
交流入力電圧Vacは、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)で整流し、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)で出力電圧Voutに変換する。ここで、共通電位をCOMとする。
【0020】
また、誤差増幅器U1は、電圧Vbが基準電圧Vrefと等しくなるように動作する。
【0021】
即ち、電圧Vbが基準電圧Vrefよりも高いときは、電圧Vcは低下し、電圧Vdのオンとオフとの時間の割合(デューティ比)は減少し、出力電圧Voutは減少し、電圧Vbは減少するようにフィードバックする。
また、電圧Vbが基準電圧Vrefよりも低いときは、電圧Vcは上昇し、電圧Vdのオンとオフとの時間の割合(デューティ比)は増加し、出力電圧Voutは増加し、電圧Vbは増加するようにフィードバックする。
【0022】
したがって、電圧Vbは基準電圧Vrefと等しいところで安定となる。その結果、出力電圧Voutも安定化する。安定となる出力電圧Voutは、以下の式(1)を満足する。
Vout=(1+R1/R2)・Vref−R1/R2・V6 (1)
【0023】
式(1)から分かるように、図4の従来例は、電圧V6が低いときでは出力電圧Voutは高い値で安定となり、電圧V6が高いときでは出力電圧Voutは低い値で安定となる。
【0024】
また、抵抗R4及びコンデンサC2は、以上のようなフィードバックの帯域を設定する。さらにまた、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)及びフィルタ回路(インダクタL2及びコンデンサC3)は、回路内のノイズ及びリプル等を抑制する。
【0025】
次に、交流入力電圧Vacが上昇し、電圧Vaが上昇する場合では、電圧V7は上昇し、トランジスタQ2のエミッタの電圧は上昇し、抵抗R10の電流は増加し、トランジスタQ2のコレクタ電流は増加し、電圧V6は低下する。したがって、出力電圧Voutは上昇する。
【0026】
また、交流入力電圧Vacが低下し、電圧Vaが低下する場合では、電圧V7は低下し、トランジスタQ2のエミッタの電圧は低下し、抵抗R10の電流は減少し、トランジスタQ2のコレクタ電流は減少し、電圧V6は増加する。したがって、出力電圧Voutは低下する。
【0027】
したがって、図4の従来例は、交流入力電圧Vacに基づく出力電圧Voutを生成する。
【0028】
【発明が解決しようとする課題】
しかしながら、このような従来の交流/直流変換装置では、出力電圧Voutの値は負荷電流Ioで大きく変動するという課題がある。
具体的には、軽負荷時では出力電圧Voutが上昇し、重負荷時では出力電圧が低下する。
【0029】
そして、出力電圧Voutの値が変動すると、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)において、損失および素子のストレスが変動する。
この変動の幅が大きいと、設計に要する工数が増加すると共に、交流/直流変換装置全体が高価となるという課題がある。
【0030】
上述の課題を以下に詳しく説明する。
負荷電流Ioが増加すると、フィルタ回路(インダクタL2及びコンデンサC3)での電圧降下は増加し、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)での電圧降下も増加する。また、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)の電圧降下も変化する。
【0031】
したがって、これらの変化が複合すると、電圧Vaの波形は、振幅のみならず形が変化する。即ち、電圧Vaの波形には歪が生ずる。同様に、電圧V0の波形にも歪が生ずる。
【0032】
電圧Vaの波形の歪の変動は、電圧V7を変動させ、トランジスタQ2のエミッタの電圧を変動させ、抵抗R10の電流を変動させ、トランジスタQ2のコレクタ電流を変動させ、電圧V6を変動させる。したがって、出力電圧Voutも変動する。
【0033】
以上のような、出力電圧Voutの負荷電流Ioの依存性の原因は複雑であるため、交流/直流変換装置の設計のときには、繰り返して、実験で確認する必要がある。
【0034】
本発明の目的は、以上説明した課題を解決するものであり、出力電圧Voutの負荷電流Ioの依存性を抑制する交流/直流変換装置を提供することにある。
また、設計が簡便で、低コストの交流/直流変換装置を提供することにある。
【0035】
【課題を解決するための手段】
このような目的を達成する本発明は、次の通りである。
(1)交流入力電圧を整流する電力整流素子と、前記電力整流素子の出力を変換し、前記交流入力電圧に基づく出力電圧を生成する電力変換回路と、前記出力電圧を安定化する誤差増幅器と、を備える交流/直流変換装置において、前記交流入力電圧のピーク値を検出するピーク検出手段と、前記ダイオードの出力を保持し、前記誤差増幅器に接続するピーク保持手段と、を備えることを特徴とする交流/直流変換装置。
(2)前記コンデンサと前記誤差増幅器との間に、前記コンデンサの電圧を分圧する抵抗と、前記抵抗から得られる電圧に接続するバッファー回路と、前記バッファー回路の出力を増幅する演算増幅器と、を配置することを特徴とする(1)記載の交流/直流変換装置。
【0036】
【発明の実施の形態】
図1は本発明の一実施例を示した構成図である。なお、図4の従来例と同じ要素には同一符号を付し、説明を省略する。
【0037】
図1の実施例の特徴は、交流入力電圧Vacのピーク値を検出するピーク検出手段であるダイオードD6と、ダイオードD6の出力を保持するピーク保持手段であるコンデンサC3と、を備える点にある。
【0038】
図1の実施例の構成を説明する。なお、図4の従来例と同様の部分は省略する。
ダイオードD6のアノードは、電圧V0に接続し、さらにラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)を介して、交流入力電圧Vacに接続する。また、ダイオードD6のカソードはコンデンサC3並びに抵抗R8及び抵抗R9の分圧回路に接続する。
【0039】
コンデンサC3は、抵抗R8及び抵抗R9の分圧回路を介し、さらにトランジスタQ2を介し、さらにまた抵抗R1並びに抵抗R2及び抵抗R3の分圧回路を介して、誤差増幅器U1に接続する。
【0040】
ダイオードD6のカソードとコンデンサC3と抵抗R8との接続点を電圧V1とする。
また、抵抗R8と抵抗R9との接続点を電圧V2とする。そして、電圧V2は、トランジスタQ2のベースに接続する。
【0041】
このような図1の実施例の動作を説明する。なお、図4の従来例と同様の部分は省略する。
ダイオードD6は交流入力電圧Vacのピーク値を検出し、コンデンサC3はダイオードD6の出力を保持する。
【0042】
電圧V1には、交流入力電圧Vacのピーク値に相当するほぼ一定の電圧が生ずる。
【0043】
そして、交流入力電圧Vacが上昇し、電圧V1が上昇すると、電圧V2は上昇し、トランジスタQ2のエミッタの電圧は上昇し、抵抗R10の電流は増加し、トランジスタQ2のコレクタ電流は増加し、電圧V6は低下する。したがって、出力電圧Voutは上昇する。
【0044】
また、交流入力電圧Vacが低下し、電圧V1が低下すると、電圧V2は低下し、トランジスタQ2のエミッタの電圧は低下し、抵抗R10の電流は減少し、トランジスタQ2のコレクタ電流は減少し、電圧V6は増加する。したがって、出力電圧Voutは低下する。
【0045】
したがって、図1の実施例は、図4の従来例と同様に、交流入力電圧Vacに基づく出力電圧Voutを生成する。
【0046】
さらに、負荷電流Ioが変動すると、図4の実施例と同様に、電圧Va及び電圧V0の波形の歪は変動する。したがって、電圧V1も変動し、電圧V2も変動する。
【0047】
ここで、図1の実施例における電圧V2の変動と、図4の従来例における電圧V7の変動とを比較する。
【0048】
まず、ダイオードD6の電圧降下は負荷電流Ioに無関係であるが、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)における電力整流素子D3及び電力整流素子D4の電圧降下は負荷電流Ioに依存する。
【0049】
次に、図1の実施例において、電圧V0の波形の歪が変動しても、電圧V0の波形のピーク値が変動していなければ、電圧V1は変動せず、電圧V2も変動しない。
【0050】
しかし、図4の従来例においては、電圧V0の波形のピーク値が変動しなくても、電圧V0の波形の歪が変動すれば、電圧Vaは変動し、電圧V7も変動する。
【0051】
したがって、負荷電流Ioが変動において、図1の実施例における電圧V2及び電圧V6の変動は、図4の従来例における電圧V7及び電圧V6の変動よりも小さくなり、図1の実施例の出力電圧Voutの変動も図4の従来例の出力電圧Voutの変動よりも小さくなる。
【0052】
また、図2は本発明に係る交流/直流変換装置の他の実施例を示す構成図である。なお、図1の従来例と同じ要素には同一符号を付し、説明を省略する。
【0053】
図2の実施例の特徴は、バッファー回路を形成する演算増幅器U3と、演算増幅器U3の出力を増幅する演算増幅器U2と、を備える点にある。
【0054】
また、交流入力電圧Vacの一端に、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)を介して、アノードを接続する第1ダイオードD6を備える。
さらにまた、交流入力電圧Vacの他端に、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)を介して、アノードを接続する第2ダイオードD7を備える。
【0055】
図2の実施例の構成を説明する。なお、図1の実施例と同様の部分は省略する。
演算増幅器U3において、その非反転入力は電圧V2に接続し、その反転入力はその出力である電圧V3に接続する。演算増幅器U3の出力は、抵抗R7を介して演算増幅器U2の非反転入力に接続する。
【0056】
さらに、演算増幅器U2において、その非反転入力は基準電圧Vrに接続し、その反転入力とその出力との間に抵抗R6を接続する。演算増幅器U2の出力は抵抗R5を介して電圧V6に接続する。また、演算増幅器U2の反転入力は電圧V4とし、演算増幅器U2の出力は電圧V5する。
【0057】
このような図2の実施例の動作を説明する。なお、図1の実施例と同様の部分は省略する。
【0058】
ダイオードD6及びダイオードD7は交流入力電圧Vacのピーク値を検出し、コンデンサC3はダイオードD6の出力を保持する。
【0059】
そして、交流入力電圧Vacが上昇し、電圧V1が上昇すると、電圧V2は上昇し、電圧V3は上昇し、電圧V4は上昇し、電圧V5は低下し、電圧V6は低下する。したがって、出力電圧Voutは上昇する。
【0060】
また、交流入力電圧Vacが低下し、電圧V1が低下すると、電圧V2は低下し、電圧V3は低下し、電圧V4は低下し、電圧V5は上昇し、電圧V6は上昇する。したがって、出力電圧Voutは低下する。
【0061】
したがって、図2の実施例は、図1の実施例と同様に、交流入力電圧Vacに基づく出力電圧Voutを生成する。
また、負荷電流Ioが変動すると、図1の実施例と同様に、電圧V2は変動する。
【0062】
さらに、演算回路U3は電圧V2のインピーダンスを高くし、電圧V3のインピーダンスを低くし、ノイズの影響を抑制する。また、演算増幅器U2は、演算増幅器U3の出力を安定して増幅する。そして、抵抗R5、抵抗R6及び抵抗R7は利得を調整する。
【0063】
そして、演算増幅器U3と演算増幅器U2のカスケードの配置は、実験によると、負荷電流Ioが変動において、効果的に電圧V2,V3,V5,V6の変動を抑制することが分かった。
【0064】
また、ダイオードD7を追加して、交流入力電圧を両波で整流すると、一層効果的に電圧V2,V3,V5,V6の変動を抑制することが分かった。
【0065】
以上のことにより、負荷電流Ioが変動において、図2の実施例における電圧V6の変動は、図1の実施例における電圧V6の変動よりも小さくなり、図2の実施例の出力電圧Voutの変動も図1の実施例の出力電圧Voutの変動よりも小さくなり好適である。
【0066】
次に、図3を用いて図2の実施例の動作を再度説明する。図3は、図2の実施例の動作波形である。
【0067】
図3(a)において、電圧Vaは、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)で整流した電圧である。同図より、脈のある波形である。
【0068】
また、図3(b)において、電圧V1は、ダイオードD6のカソード及びダイオードD7のカソードとコンデンサC3と抵抗R8との接続点の電圧である。
同図より、電圧V1には、交流入力電圧Vacのピーク値に相当するほぼ一定の電圧が生ずる。
【0069】
そして、図3(c)において、出力電圧Voutは、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)の出力である。
【0070】
また、図3(d)において、負荷電流Ioは、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)の出力である。
【0071】
さらに、横軸は時間を示す。簡略化のため、それぞれの波形の遅れ要素に関する時定数を無視する。
【0072】
さらにまた、図3において、期間Aは、交流入力電圧Vacが高く軽負荷の場合を示す。また、期間Bは交流入力電圧Vacが低く軽負荷の場合を示す。そして、期間Cは交流入力電圧Vacが低く重負荷の場合を示す。
【0073】
期間Aと期間Bとの比較は、以下の結果を示す。
交流入力電圧Vacが高いときは、電圧V1は高くなり、出力電圧Voutは高くなる。また、交流入力電圧Vacが低いときは、電圧V1は低くなり、出力電圧Voutは低くなる。
【0074】
期間Bと期間Cとの比較は、以下の結果を示す。
負荷電流Ioが重負荷のときは、電圧Vaの波形の歪は大きくなる。しかしながら電圧Vaの波形のピーク値の変動は小さい。このとき、電圧V1の値はほぼ一定の値となり、出力電圧Voutもほぼ一定となる。
【0075】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、交流/直流変換装置の出力電圧Voutの負荷電流Ioの依存性を抑制できる。
また、設計が簡便で、低コストになる。
【図面の簡単な説明】
【図1】本発明の一実施例を示した構成図である。
【図2】本発明の他の実施例を示した構成図である。
【図3】図2の実施例の動作波形である。
【図4】従来の交流/直流変換装置を示した構成図である。
【符号の説明】
Vac 交流入力電圧
Vout 出力電圧
Io 負荷電流
U1 誤差増幅器
U2,U3 演算増幅器
D6,D7 ダイオード
D1,D2,D3,D4 電力整流素子
C3 コンデンサ
R8,R9 抵抗
【発明の属する技術分野】
本発明は、交流入力電圧に基づく出力電圧を生成する交流/直流変換装置に関するものである。
【0002】
【従来の技術】
従来の交流/直流変換装置は、電力整流素子で交流入力電圧を整流し電力変換回路の入力となる電圧が低いときに出力電圧を低くし、電力整流素子で交流入力電圧を整流し電力変換回路の入力となる電圧が高いときに出力電圧を高くしている(例えば、特許文献1及び特許文献2参照。)。
また、電力整流素子で整流した電圧は抵抗で分圧した後コンデンサで平滑している(例えば、特許文献1及び特許文献2参照。)。
【0003】
【特許文献1】
特開平5−244768号公報
【特許文献2】
特許第2786384号明細書
【0004】
このような交流/直流変換装置は、回路内の素子のストレスが小さく、高効率である。
【0005】
以下に、具体的な例をあげて説明する。図4は、従来のスイッチング電源の一実施例を示す構成図である。
【0006】
図4の従来例の構成を説明する。詳しい説明は省略する。
コンデンサC5、インダクタL3及びコンデンサC4は、ラインフィルタ回路を形成する。
また、電力整流素子D1,D2,D3,D4は、電力整流ブリッジを形成する。
【0007】
さらに、インダクタL2及びコンデンサC3は、フィルタ回路を形成する。
また、インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1は、電力変換器である昇圧形コンバータを形成する。
【0008】
そして、交流入力電圧Vacは、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)を介して、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)に接続する。
【0009】
電力整流素子D4のアノードは電圧V0とし、電力整流素子D4のカソードは電圧Vaとする。
【0010】
また、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)は、フィルタ回路(インダクタL2及びコンデンサC3)を介して、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)に接続する。
【0011】
さらに、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)は、負荷(図示せず)に接続し、出力電圧Vout及び負荷電流Ioを供給する。
【0012】
また、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)で整流した電圧Vaは、抵抗R11及び抵抗R12で分圧し、さらにコンデンサC4で平滑し、電圧V7となる。
【0013】
電圧Vaには、交流入力電圧Vacを整流した脈のある波形が生ずる。また、電圧Vaは、電力を伝送するパワーラインに位置する。
【0014】
そして、トランジスタQ2において、そのベースは電圧V7に接続し、そのコレクタは抵抗R2と抵抗R3との接続点である電圧V6に接続し、そのエミッタは抵抗R10に接続する。
【0015】
また、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)の出力電圧Voutは、抵抗R1並びに抵抗R2及び抵抗R3の分圧回路を介して、誤差増幅器U1の反転入力端である電圧Vbに接続する。即ち、電圧Vbは抵抗R1と抵抗R2の接続点に接続する。
【0016】
そして、誤差増幅器U1の非反転入力端は、基準電圧Vrefに接続する。また、誤差増幅器U1の反転入力端である電圧Vbと誤差増幅器U1の出力端である電圧Vcとの間には、抵抗R4及びコンデンサC2を接続する。
【0017】
また、誤差増幅器U1の出力端である電圧Vcは、パルス幅変調回路10を介して、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)内の主スイッチQ1のゲートである電圧Vdに接続する。
【0018】
パルス幅変調回路10は、電圧Vcが低いときはオンとオフとの時間の割合(デューティ比)を減少させ、電圧Vcが高いときはオンとオフとの時間の割合(デューティ比)を増加させる。
【0019】
このような、図4の従来例の動作を説明する。
交流入力電圧Vacは、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)で整流し、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)で出力電圧Voutに変換する。ここで、共通電位をCOMとする。
【0020】
また、誤差増幅器U1は、電圧Vbが基準電圧Vrefと等しくなるように動作する。
【0021】
即ち、電圧Vbが基準電圧Vrefよりも高いときは、電圧Vcは低下し、電圧Vdのオンとオフとの時間の割合(デューティ比)は減少し、出力電圧Voutは減少し、電圧Vbは減少するようにフィードバックする。
また、電圧Vbが基準電圧Vrefよりも低いときは、電圧Vcは上昇し、電圧Vdのオンとオフとの時間の割合(デューティ比)は増加し、出力電圧Voutは増加し、電圧Vbは増加するようにフィードバックする。
【0022】
したがって、電圧Vbは基準電圧Vrefと等しいところで安定となる。その結果、出力電圧Voutも安定化する。安定となる出力電圧Voutは、以下の式(1)を満足する。
Vout=(1+R1/R2)・Vref−R1/R2・V6 (1)
【0023】
式(1)から分かるように、図4の従来例は、電圧V6が低いときでは出力電圧Voutは高い値で安定となり、電圧V6が高いときでは出力電圧Voutは低い値で安定となる。
【0024】
また、抵抗R4及びコンデンサC2は、以上のようなフィードバックの帯域を設定する。さらにまた、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)及びフィルタ回路(インダクタL2及びコンデンサC3)は、回路内のノイズ及びリプル等を抑制する。
【0025】
次に、交流入力電圧Vacが上昇し、電圧Vaが上昇する場合では、電圧V7は上昇し、トランジスタQ2のエミッタの電圧は上昇し、抵抗R10の電流は増加し、トランジスタQ2のコレクタ電流は増加し、電圧V6は低下する。したがって、出力電圧Voutは上昇する。
【0026】
また、交流入力電圧Vacが低下し、電圧Vaが低下する場合では、電圧V7は低下し、トランジスタQ2のエミッタの電圧は低下し、抵抗R10の電流は減少し、トランジスタQ2のコレクタ電流は減少し、電圧V6は増加する。したがって、出力電圧Voutは低下する。
【0027】
したがって、図4の従来例は、交流入力電圧Vacに基づく出力電圧Voutを生成する。
【0028】
【発明が解決しようとする課題】
しかしながら、このような従来の交流/直流変換装置では、出力電圧Voutの値は負荷電流Ioで大きく変動するという課題がある。
具体的には、軽負荷時では出力電圧Voutが上昇し、重負荷時では出力電圧が低下する。
【0029】
そして、出力電圧Voutの値が変動すると、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)において、損失および素子のストレスが変動する。
この変動の幅が大きいと、設計に要する工数が増加すると共に、交流/直流変換装置全体が高価となるという課題がある。
【0030】
上述の課題を以下に詳しく説明する。
負荷電流Ioが増加すると、フィルタ回路(インダクタL2及びコンデンサC3)での電圧降下は増加し、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)での電圧降下も増加する。また、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)の電圧降下も変化する。
【0031】
したがって、これらの変化が複合すると、電圧Vaの波形は、振幅のみならず形が変化する。即ち、電圧Vaの波形には歪が生ずる。同様に、電圧V0の波形にも歪が生ずる。
【0032】
電圧Vaの波形の歪の変動は、電圧V7を変動させ、トランジスタQ2のエミッタの電圧を変動させ、抵抗R10の電流を変動させ、トランジスタQ2のコレクタ電流を変動させ、電圧V6を変動させる。したがって、出力電圧Voutも変動する。
【0033】
以上のような、出力電圧Voutの負荷電流Ioの依存性の原因は複雑であるため、交流/直流変換装置の設計のときには、繰り返して、実験で確認する必要がある。
【0034】
本発明の目的は、以上説明した課題を解決するものであり、出力電圧Voutの負荷電流Ioの依存性を抑制する交流/直流変換装置を提供することにある。
また、設計が簡便で、低コストの交流/直流変換装置を提供することにある。
【0035】
【課題を解決するための手段】
このような目的を達成する本発明は、次の通りである。
(1)交流入力電圧を整流する電力整流素子と、前記電力整流素子の出力を変換し、前記交流入力電圧に基づく出力電圧を生成する電力変換回路と、前記出力電圧を安定化する誤差増幅器と、を備える交流/直流変換装置において、前記交流入力電圧のピーク値を検出するピーク検出手段と、前記ダイオードの出力を保持し、前記誤差増幅器に接続するピーク保持手段と、を備えることを特徴とする交流/直流変換装置。
(2)前記コンデンサと前記誤差増幅器との間に、前記コンデンサの電圧を分圧する抵抗と、前記抵抗から得られる電圧に接続するバッファー回路と、前記バッファー回路の出力を増幅する演算増幅器と、を配置することを特徴とする(1)記載の交流/直流変換装置。
【0036】
【発明の実施の形態】
図1は本発明の一実施例を示した構成図である。なお、図4の従来例と同じ要素には同一符号を付し、説明を省略する。
【0037】
図1の実施例の特徴は、交流入力電圧Vacのピーク値を検出するピーク検出手段であるダイオードD6と、ダイオードD6の出力を保持するピーク保持手段であるコンデンサC3と、を備える点にある。
【0038】
図1の実施例の構成を説明する。なお、図4の従来例と同様の部分は省略する。
ダイオードD6のアノードは、電圧V0に接続し、さらにラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)を介して、交流入力電圧Vacに接続する。また、ダイオードD6のカソードはコンデンサC3並びに抵抗R8及び抵抗R9の分圧回路に接続する。
【0039】
コンデンサC3は、抵抗R8及び抵抗R9の分圧回路を介し、さらにトランジスタQ2を介し、さらにまた抵抗R1並びに抵抗R2及び抵抗R3の分圧回路を介して、誤差増幅器U1に接続する。
【0040】
ダイオードD6のカソードとコンデンサC3と抵抗R8との接続点を電圧V1とする。
また、抵抗R8と抵抗R9との接続点を電圧V2とする。そして、電圧V2は、トランジスタQ2のベースに接続する。
【0041】
このような図1の実施例の動作を説明する。なお、図4の従来例と同様の部分は省略する。
ダイオードD6は交流入力電圧Vacのピーク値を検出し、コンデンサC3はダイオードD6の出力を保持する。
【0042】
電圧V1には、交流入力電圧Vacのピーク値に相当するほぼ一定の電圧が生ずる。
【0043】
そして、交流入力電圧Vacが上昇し、電圧V1が上昇すると、電圧V2は上昇し、トランジスタQ2のエミッタの電圧は上昇し、抵抗R10の電流は増加し、トランジスタQ2のコレクタ電流は増加し、電圧V6は低下する。したがって、出力電圧Voutは上昇する。
【0044】
また、交流入力電圧Vacが低下し、電圧V1が低下すると、電圧V2は低下し、トランジスタQ2のエミッタの電圧は低下し、抵抗R10の電流は減少し、トランジスタQ2のコレクタ電流は減少し、電圧V6は増加する。したがって、出力電圧Voutは低下する。
【0045】
したがって、図1の実施例は、図4の従来例と同様に、交流入力電圧Vacに基づく出力電圧Voutを生成する。
【0046】
さらに、負荷電流Ioが変動すると、図4の実施例と同様に、電圧Va及び電圧V0の波形の歪は変動する。したがって、電圧V1も変動し、電圧V2も変動する。
【0047】
ここで、図1の実施例における電圧V2の変動と、図4の従来例における電圧V7の変動とを比較する。
【0048】
まず、ダイオードD6の電圧降下は負荷電流Ioに無関係であるが、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)における電力整流素子D3及び電力整流素子D4の電圧降下は負荷電流Ioに依存する。
【0049】
次に、図1の実施例において、電圧V0の波形の歪が変動しても、電圧V0の波形のピーク値が変動していなければ、電圧V1は変動せず、電圧V2も変動しない。
【0050】
しかし、図4の従来例においては、電圧V0の波形のピーク値が変動しなくても、電圧V0の波形の歪が変動すれば、電圧Vaは変動し、電圧V7も変動する。
【0051】
したがって、負荷電流Ioが変動において、図1の実施例における電圧V2及び電圧V6の変動は、図4の従来例における電圧V7及び電圧V6の変動よりも小さくなり、図1の実施例の出力電圧Voutの変動も図4の従来例の出力電圧Voutの変動よりも小さくなる。
【0052】
また、図2は本発明に係る交流/直流変換装置の他の実施例を示す構成図である。なお、図1の従来例と同じ要素には同一符号を付し、説明を省略する。
【0053】
図2の実施例の特徴は、バッファー回路を形成する演算増幅器U3と、演算増幅器U3の出力を増幅する演算増幅器U2と、を備える点にある。
【0054】
また、交流入力電圧Vacの一端に、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)を介して、アノードを接続する第1ダイオードD6を備える。
さらにまた、交流入力電圧Vacの他端に、ラインフィルタ回路(コンデンサC5、インダクタL3及びコンデンサC4)を介して、アノードを接続する第2ダイオードD7を備える。
【0055】
図2の実施例の構成を説明する。なお、図1の実施例と同様の部分は省略する。
演算増幅器U3において、その非反転入力は電圧V2に接続し、その反転入力はその出力である電圧V3に接続する。演算増幅器U3の出力は、抵抗R7を介して演算増幅器U2の非反転入力に接続する。
【0056】
さらに、演算増幅器U2において、その非反転入力は基準電圧Vrに接続し、その反転入力とその出力との間に抵抗R6を接続する。演算増幅器U2の出力は抵抗R5を介して電圧V6に接続する。また、演算増幅器U2の反転入力は電圧V4とし、演算増幅器U2の出力は電圧V5する。
【0057】
このような図2の実施例の動作を説明する。なお、図1の実施例と同様の部分は省略する。
【0058】
ダイオードD6及びダイオードD7は交流入力電圧Vacのピーク値を検出し、コンデンサC3はダイオードD6の出力を保持する。
【0059】
そして、交流入力電圧Vacが上昇し、電圧V1が上昇すると、電圧V2は上昇し、電圧V3は上昇し、電圧V4は上昇し、電圧V5は低下し、電圧V6は低下する。したがって、出力電圧Voutは上昇する。
【0060】
また、交流入力電圧Vacが低下し、電圧V1が低下すると、電圧V2は低下し、電圧V3は低下し、電圧V4は低下し、電圧V5は上昇し、電圧V6は上昇する。したがって、出力電圧Voutは低下する。
【0061】
したがって、図2の実施例は、図1の実施例と同様に、交流入力電圧Vacに基づく出力電圧Voutを生成する。
また、負荷電流Ioが変動すると、図1の実施例と同様に、電圧V2は変動する。
【0062】
さらに、演算回路U3は電圧V2のインピーダンスを高くし、電圧V3のインピーダンスを低くし、ノイズの影響を抑制する。また、演算増幅器U2は、演算増幅器U3の出力を安定して増幅する。そして、抵抗R5、抵抗R6及び抵抗R7は利得を調整する。
【0063】
そして、演算増幅器U3と演算増幅器U2のカスケードの配置は、実験によると、負荷電流Ioが変動において、効果的に電圧V2,V3,V5,V6の変動を抑制することが分かった。
【0064】
また、ダイオードD7を追加して、交流入力電圧を両波で整流すると、一層効果的に電圧V2,V3,V5,V6の変動を抑制することが分かった。
【0065】
以上のことにより、負荷電流Ioが変動において、図2の実施例における電圧V6の変動は、図1の実施例における電圧V6の変動よりも小さくなり、図2の実施例の出力電圧Voutの変動も図1の実施例の出力電圧Voutの変動よりも小さくなり好適である。
【0066】
次に、図3を用いて図2の実施例の動作を再度説明する。図3は、図2の実施例の動作波形である。
【0067】
図3(a)において、電圧Vaは、電力整流ブリッジ(電力整流素子D1,D2,D3,D4)で整流した電圧である。同図より、脈のある波形である。
【0068】
また、図3(b)において、電圧V1は、ダイオードD6のカソード及びダイオードD7のカソードとコンデンサC3と抵抗R8との接続点の電圧である。
同図より、電圧V1には、交流入力電圧Vacのピーク値に相当するほぼ一定の電圧が生ずる。
【0069】
そして、図3(c)において、出力電圧Voutは、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)の出力である。
【0070】
また、図3(d)において、負荷電流Ioは、昇圧形コンバータ(インダクタL1、主スイッチQ1、整流器D5及び平滑コンデンサC1)の出力である。
【0071】
さらに、横軸は時間を示す。簡略化のため、それぞれの波形の遅れ要素に関する時定数を無視する。
【0072】
さらにまた、図3において、期間Aは、交流入力電圧Vacが高く軽負荷の場合を示す。また、期間Bは交流入力電圧Vacが低く軽負荷の場合を示す。そして、期間Cは交流入力電圧Vacが低く重負荷の場合を示す。
【0073】
期間Aと期間Bとの比較は、以下の結果を示す。
交流入力電圧Vacが高いときは、電圧V1は高くなり、出力電圧Voutは高くなる。また、交流入力電圧Vacが低いときは、電圧V1は低くなり、出力電圧Voutは低くなる。
【0074】
期間Bと期間Cとの比較は、以下の結果を示す。
負荷電流Ioが重負荷のときは、電圧Vaの波形の歪は大きくなる。しかしながら電圧Vaの波形のピーク値の変動は小さい。このとき、電圧V1の値はほぼ一定の値となり、出力電圧Voutもほぼ一定となる。
【0075】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、交流/直流変換装置の出力電圧Voutの負荷電流Ioの依存性を抑制できる。
また、設計が簡便で、低コストになる。
【図面の簡単な説明】
【図1】本発明の一実施例を示した構成図である。
【図2】本発明の他の実施例を示した構成図である。
【図3】図2の実施例の動作波形である。
【図4】従来の交流/直流変換装置を示した構成図である。
【符号の説明】
Vac 交流入力電圧
Vout 出力電圧
Io 負荷電流
U1 誤差増幅器
U2,U3 演算増幅器
D6,D7 ダイオード
D1,D2,D3,D4 電力整流素子
C3 コンデンサ
R8,R9 抵抗
Claims (2)
- 交流入力電圧を整流する電力整流素子と、
前記電力整流素子の出力を変換し、前記交流入力電圧に基づく出力電圧を生成する電力変換回路と、
前記出力電圧を安定化する誤差増幅器と、
を備える交流/直流変換装置において、
前記交流入力電圧のピーク値を検出するピーク検出手段と、
前記ダイオードの出力を保持し、前記誤差増幅器に接続するピーク保持手段と、
を備えることを特徴とする交流/直流変換装置。 - 前記コンデンサと前記誤差増幅器との間に、
前記コンデンサの電圧を分圧する抵抗と、
前記抵抗から得られる電圧に接続するバッファー回路と、
前記バッファー回路の出力を増幅する演算増幅器と、
を配置することを特徴とする請求項1記載の交流/直流変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009529A JP2004222465A (ja) | 2003-01-17 | 2003-01-17 | 交流/直流変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009529A JP2004222465A (ja) | 2003-01-17 | 2003-01-17 | 交流/直流変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004222465A true JP2004222465A (ja) | 2004-08-05 |
Family
ID=32898998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003009529A Withdrawn JP2004222465A (ja) | 2003-01-17 | 2003-01-17 | 交流/直流変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004222465A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008029094A (ja) * | 2006-07-20 | 2008-02-07 | Hitachi Ltd | 電力変換装置 |
KR101092205B1 (ko) | 2009-11-25 | 2011-12-12 | 한국전기연구원 | 교류전압 피크치 검출장치 |
CN103872914A (zh) * | 2012-12-11 | 2014-06-18 | 三垦电气株式会社 | 开关电源装置的控制电路 |
-
2003
- 2003-01-17 JP JP2003009529A patent/JP2004222465A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008029094A (ja) * | 2006-07-20 | 2008-02-07 | Hitachi Ltd | 電力変換装置 |
US7751201B2 (en) | 2006-07-20 | 2010-07-06 | Hitachi, Ltd. | Power converter |
KR101092205B1 (ko) | 2009-11-25 | 2011-12-12 | 한국전기연구원 | 교류전압 피크치 검출장치 |
CN103872914A (zh) * | 2012-12-11 | 2014-06-18 | 三垦电气株式会社 | 开关电源装置的控制电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3994953B2 (ja) | 力率改善回路 | |
US7436685B2 (en) | Piecewise on-time modulation apparatus and method for a power factor corrector | |
KR100599239B1 (ko) | 스위칭 전원 장치 | |
US9525336B2 (en) | Harmonic control method and circuit for flyback switching power supply | |
TWI542134B (zh) | System controller and method for adjusting the power conversion system | |
US8018744B1 (en) | Power factor correction by measurement and removal of overtones | |
US10128762B2 (en) | Semiconductor device for controlling power source | |
US8558494B2 (en) | Driving device of brushless DC motor for fan | |
TW201703415A (zh) | 用於調節電源變換系統的系統控制器和方法 | |
US10050517B1 (en) | Power supply apparatus converting input voltage to predetermined output voltage and controlling output voltage based on feedback signal corresponding to output voltage | |
JP2019068675A (ja) | 交流−直流変換装置 | |
JPH1169811A (ja) | Pfcコンバータ | |
US8619442B2 (en) | Boost-buck power factor correction | |
US8289738B2 (en) | Switching power supply | |
TW201315117A (zh) | 一種電流控制系統和方法及其信號產生電路 | |
TWI575862B (zh) | A system controller for adjusting a power converter and a method thereof | |
US11552570B2 (en) | Systems and methods for voltage compensation based on load conditions in power converters | |
US7206209B2 (en) | Switching power supply apparatus with error amplification control | |
JP6911677B2 (ja) | 交流−直流変換装置 | |
JP2001069748A (ja) | 力率改善回路 | |
JP2011083049A (ja) | 電圧変換装置 | |
JP2004222465A (ja) | 交流/直流変換装置 | |
WO2017203687A1 (ja) | スイッチング電源制御回路及びスイッチング電源装置 | |
JP2005218252A (ja) | 力率改善回路及び電源装置 | |
JP4423994B2 (ja) | 力率改善回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A761 | Written withdrawal of application |
Effective date: 20080528 Free format text: JAPANESE INTERMEDIATE CODE: A761 |