JP2004221316A

JP2004221316A - Semiconductor device

Info

Publication number: JP2004221316A
Application number: JP2003006794A
Authority: JP
Inventors: Takaomi Masuda; 崇臣増田
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 2003-01-15
Filing date: 2003-01-15
Publication date: 2004-08-05

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having an SOI structure capable of preventing the deterioration of elements by providing pn junction diode with large currents applicable thereto, and making a diode perform only a forward operation when a surge voltage is impressed to protecting circuits arranged at input/output terminals. <P>SOLUTION: A surface silicon layer and a buried oxide film are removed, an opening is formed so that a supporting substrate can be exposed, the supporting substrate in the opening is provided with low concentration diffuse layers whose conductive types are opposite and identical to that of the supporting board, and a pn junction diode is formed in the low concentration diffuse layers so that a semiconductor device can be constituted. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、表面シリコン層と埋込酸化膜と支持基板とが積層されたＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）構造を有する半導体装置において、ＰＮ接合ダイオードの構造に関するものである。
【０００２】
【従来の技術】
ＳＯＩ構造を有する半導体装置においては、表面シリコン層に形成されたＭＯＳトランジスタの寄生容量を低減できる等の理由から、高速、低消費電力動作等のいろいろな性能向上が可能となる。
【０００３】
ここで、寄生容量が低減される理由は、例えば、表面シリコン層に形成されたＭＯＳトランジスタのドレイン・ソースとなるＰＮ接合の底面部分が埋込酸化膜と接することで、底面部分の寄生容量を無視できるためである。
【０００４】
ところが、寄生容量を低減できるということは、ＰＮ接合の面積が縮小されるということでもあるため、ＰＮ接合に大電流を流すことを目的とする素子を形成するには不利であった。そのような素子として、例えば、保護回路に用いるダイオードがある。このダイオードは、静電気の放電等により生じる高電圧（以下、サージ電圧という）が半導体装置に印加され、半導体装置が破壊されるのを防ぐために、用いるものであって、サージ電圧を半導体装置が故障しない程度の低い電圧にクランプする役割を有する。
【０００５】
従来技術のダイオードは、ＰＮ接合の底面部分を支持基板に形成し大電流を流すことができる構造が提案されている（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開２００２−４３５８８号公報（第３頁、第１図）
【０００７】
特許文献１の第１図を発明の意図を損なわずに書き換えたものを図５に示す。図５に示した従来技術のダイオード１３は、表面シリコン層３と埋込酸化膜１９とを上下方向に貫通して、支持基板１７の表面を露出させた開口部１を形成し、その開口部１に、支持基板１７と逆導電型の高濃度拡散層３７と同導電型の高濃度拡散層３９とを設けている。
【０００８】
図５に示したダイオード１３においては、ＰＮ接合の底面部分が支持基板１７内に形成されるため、表面シリコン層３のみにＰＮ接合を形成する場合に比べ、広い面積のＰＮ接合が形成可能である。さらに、表面シリコン層３の側壁に、支持基板１７と逆導電型の高濃度拡散層４１と同導電型の高濃度拡散層４３を設けている。そして、支持基板１７と逆導電型の高濃度拡散層３７と高濃度拡散層４１とを金属電極２５ａで接続し、支持基板１７と同導電型の高濃度拡散層３９と高濃度拡散層４３とを金属電極２５ｂで接続している。このような構成とすることで、ＰＮ接合面積を広くすることができる。
【０００９】
【発明が解決しようとする課題】
ところで、近年の半導体装置は微細化が進んでいる。半導体装置の微細化はコストダウンに大きく影響するために様々な手法が提案されているが、基本的な考えは半導体装置を構成する個々の素子の平面の面積を小さくすることである。
前述のごとく、高いサージ電圧から半導体装置を保護するためにはダイオードのＰＮ接合の面積を増加すればよい。しかしながら、ダイオードも半導体装置を構成する素子であるから、ＰＮ接合の面積の増加は素子の平面の面積の増加を意味し、半導体装置の微細化を妨げ、微細化を行いコストダウンするという思想に逆行する。
【００１０】
このような考えにおいて、従来技術のダイオード１３は、ＰＮ接合の面積を増加しようとする場合、高濃度拡散層３７や高濃度拡散層３９を大きくするのではなく、開口部１の側壁に設けた高濃度拡散層４１や高濃度拡散層４３の面積を大きくすることで、ＰＮ接合の面積をかせぐ方法が考えられる。
しかしながら、この方法には問題がある。従来技術のダイオード１３は、ＰＮ接合の面積を増加しようとすると金属電極材料を均一に形成することが困難になるという問題である。
【００１１】
すなわち、高濃度拡散層４１や高濃度拡散層４３の面積増加は、表面シリコン層３と埋込酸化膜１９のどちらか一方、または両方の厚みが増すことでなされる。したがって、高濃度拡散層４１や高濃度拡散層４３の面積を増加しようとすると、開口部１の深さが増すことになる。
半導体装置の金属電極材料は、一般的には蒸着ないしはスパッタリングという手法を用いて形成する。特に現在広く用いられているスパッタリングは、成膜対象が開口部１のような穴状である場合、その穴が深ければ深いほど穴の底まで金属原子が到達しにくいという性質があって、結果的に均一な成膜がなされないという性質がある。
したがって、開口部１の深さが増すと開口部１に金属電極材料を均一に形成することが困難になってしまい、金属電極が断線するなどの大きな問題がある。
【００１２】
また、従来技術のダイオード１３がサージ電圧で劣化してしまうという問題もある。この問題は図を用いて次に説明する。
【００１３】
従来技術のダイオードを用いた保護回路例を図６に示す。図６に示すように、入出力端子Ｔ１と第１の電源４５との間に、従来技術のダイオードＤ１を接続している。図６においては、図５における支持基板１７をＰ型基板としており、支持基板１７は、支持基板１７と同導電型の高濃度拡散層３９を介して金属電極２５ｂにより第１の電源４５と電気的に接続されている。また、支持基板１７と逆導電型の高濃度拡散層３７は、金属電極２５ａにより入出力端子Ｔ１と電気的に接続されている。ＩＣの内部回路４９には第１の電源４５と第２の電源４７と入出力端子Ｔ１とが接続されている。なお、内部回路４９は例としてＣＭＯＳインバータを示した。次に、図６に示した保護回路の動作を説明する。
【００１４】
まず、入出力端子Ｔ１に負のサージ電圧が印加されると、ダイオードＤ１は順方向動作を行い、第１の電源４５から入出力端子Ｔ１に電流を流し、負のサージ電圧を低い電圧にクランプする。
また、入出力端子Ｔ１に正のサージ電圧が印加されると、ダイオードＤ１は逆方向動作をする。正のサージ電圧が高い場合、ダイオードＤ１はすぐさまブレークダウンし、入出力端子Ｔ１から第１の電源４５に電流を流し、正のサージ電圧を低い電圧にクランプする。
【００１５】
一般に、ダイオードがブレークダウンをすると、電界集中によりＰＮ接合の熱破壊が起き、素子が劣化する。素子が劣化すると、外部からの高い電圧に対する保護能力と、保護回路自身の耐圧が不足し、また、入出力信号が正しく伝達できず回路動作に異常をきたすという問題がある。
【００１６】
図６に示した従来技術のダイオードを用いた保護回路は、ダイオードＤ１の一方の端子は支持基板１７に接続されているために、ダイオードは第１の電源４５と入出力端子Ｔ１の間にしか接続されていない。特に問題となるのが入出力端子Ｔ１に正のサージ電圧が印加した場合である。すなわち、ダイオードＤ１はブレークダウンを起こすために、先の説明のとおり、電界集中によりＰＮ接合の熱破壊を起こし、素子を劣化させてしまう。
【００１７】
以上の問題は、支持基板１７の導電型がＰ型の場合だけでなく、Ｎ型の場合にも起こり得る。図７に支持基板１７の導電型がＮ型の場合の保護回路例を示す。
図５における支持基板１７をＮ型基板としており、支持基板１７は、支持基板１７と同導電型の高濃度拡散層３９を介して金属電極２５ｂにより第２の電源４７と電気的に接続されている。また、支持基板１７と逆導電型の高濃度拡散層３７は、金属電極２５ａにより入出力端子Ｔ２と電気的に接続されている。ＩＣの内部回路４９には第１の電源４５と第２の電源４７と入出力端子Ｔ２とが接続されている。なお、内部回路４９は例としてＣＭＯＳインバータを示した。次に、図７の保護回路の動作を説明する。
【００１８】
まず、入出力端子Ｔ２に正のサージ電圧が印加されると、ダイオードＤ２は順方向動作を行い、入出力端子Ｔ２から第２の電源４７に電流を流し、正のサージ電圧を低い電圧にクランプする。
また、入出力端子Ｔ２に負のサージ電圧が印加されると、ダイオードＤ２は逆方向動作をする。負のサージ電圧が高い場合、ダイオードＤ２はすぐさまブレークダウンし、第２の電源４７から入出力端子Ｔ２に電流を流し、負のサージ電圧を低い電圧にクランプする。
このように、ダイオードＤ２がブレークダウンを行う場合があり、素子の劣化が起こり得る。
【００１９】
したがって、従来技術のダイオードは、ダイオードがサージ電圧をクランプする場合、必ず順方向動作と逆方向動作（ブレークダウン）の両方の動作を行う必要がある。支持基板の導電型に関わらず、サージ電圧の極性によってダイオードが劣化してしまうという問題があった。ダイオードが劣化すると、保護回路の保護能力と、保護回路自身の耐圧が不足するばかりか、入出力信号が内部回路に正しく伝達できず回路動作に異常をきたす。
【００２０】
〔発明の目的〕
この発明は、ＳＯＩ構造を有する半導体装置を使用する際に起きる上記の問題を解決するためになされたもので、支持基板の導電型に関わらず、ダイオードの劣化を防止して、保護回路の保護能力低下や、保護回路自身の耐圧不足を防止することを目的とするものである。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は下記記載の構造を採用する。
【００２２】
本発明の半導体装置は、支持基板と埋込酸化膜と表面シリコン層とからなり、該埋込酸化膜と該表面シリコン層を上下方向に貫通して該支持基板の表面を露出させる複数の開口部を有する半導体装置において、
第１のダイオードと第２のダイオードとを有し、
前記第１のダイオードは、第１の開口部と、該第１の開口部の前記支持基板に設けた第１の低濃度拡散層と、該第１の低濃度拡散層に設けた該第１の低濃度拡散層と反対導電型の第１の高濃度拡散層と、前記第１の低濃度拡散層に該第１の高濃度拡散層と離間して設けた前記第１の低濃度拡散層と同一導電型の第２の高濃度拡散層とを備え、
前記第２のダイオードは、第２の開口部と、該第２の開口部の前記支持基板に設けた第２の低濃度拡散層と、該第２の低濃度拡散層に設けた該第２の低濃度拡散層と反対導電型の第３の高濃度拡散層と、前記第２の低濃度拡散層に該第３の高濃度拡散層と離間して設けた前記第２の低濃度拡散層と同一導電型の第４の高濃度拡散層とを備え、
前記第１のダイオードと前記第２のダイオードとは互いに離間していることを特徴とする。
【００２３】
本発明の半導体装置において、前記第１のダイオードは、前記第１の高濃度拡散層と前記第２の高濃度拡散層との間の前記支持基板の表面上に設けた第１の絶縁膜と、該絶縁膜の上部に設けた第１の電極層とを有し、
前記第２のダイオードは、前記第３の高濃度拡散層と前記第４の高濃度拡散層との間の前記支持基板の表面上に設けた第２の絶縁膜と、該絶縁膜の上部に設けた第２の電極層とを有し、
前記第１の電極層と前記第２の高濃度拡散層とを電気的に接続し、前記第２の電極層と前記第４の高濃度拡散層とを電気的に接続したことを特徴とする。
【００２４】
本発明の半導体装置において、前記第１のダイオードは、前記第１の高濃度拡散層と前記第２の高濃度拡散層との間の前記支持基板の表面に設けた第５の高濃度拡散層を有し、
前記第２のダイオードは、前記第３の高濃度拡散層と前記第４の高濃度拡散層との間の前記支持基板の表面に設けた第６の高濃度拡散層を有することを特徴とする。
【００２５】
本発明の半導体装置において、前記第５の高濃度拡散層は、前記第１の低濃度拡散層より不純物濃度が高く、前記第１の高濃度拡散層より不純物濃度が低く、前記第２の高濃度拡散層より不純物濃度が低く、
前記第６の高濃度拡散層は、前記第２の低濃度拡散層より不純物濃度が高く、前記第３の高濃度拡散層より不純物濃度が低く、前記第４の高濃度拡散層より不純物濃度が低いことを特徴とする。
【００２６】
〔作用〕
本発明の半導体装置においては、開口部に形成した支持基板と逆導電型の低濃度拡散層に、支持基板と異なる電位の電源を接続することができるため、ダイオードは、少なくとも電位の異なる２種類の電源に接続が可能となる。このため、本発明のダイオードを保護回路に使用する場合に、入出力端子と、入出力端子の電位に対し正の電源および負の電源との間に、それぞれダイオードを接続することが可能となる。
よって、印加するサージ電圧の極性に関わらず、ダイオードは順方向動作のみを行い逆方向動作は行わない。すなわち、ダイオードはブレークダウンを行わない。このため、素子の劣化がなく、充分な保護能力と耐圧が得られ、また、入出力信号が正しく伝達され、回路動作を正常に保つことができる。
【００２７】
また、一般に、ブレークダウン耐圧等のＰＮ接合の諸特性は、低濃度側の不純物濃度に強く依存することが知られている。従来技術においては、支持基板が低濃度側となるが、支持基板の不純物濃度を調整するには、基板の比抵抗を変更する必要があり、半導体装置の製造プロセス上困難であった。
本発明においては、低濃度拡散層を設けたことにより、不純物濃度の調整は、この低濃度拡散層を形成するプロセスの一部を変更するだけで容易に調整できる。すなわち、低濃度拡散層の不純物濃度を調整することで、ダイオードの順方向動作時の電流量やブレークダウン電圧を容易に制御でき、保護回路の保護能力を高めることも容易になる。
【００２８】
また、支持基板と逆導電型の高濃度拡散層と同導電型の高濃度拡散層の間の表面に絶縁膜と、絶縁膜の上部に電極層を設け、低濃度拡散層と電極層を電気的に接続することで、電極層の下部の低濃度拡散層の反転層形成を抑制し、高濃度拡散層に流れこむリーク電流をなくすことができる。低濃度拡散層の不純物濃度を低くするに従って、反転層が形成されやすくなるため、低濃度拡散層の不純物濃度を低くし、ブレークダウン耐圧を高くする場合等に、この効果は顕著になる。
【００２９】
さらにまた、支持基板と逆導電型の高濃度拡散層と同導電型の高濃度拡散層の間の表面に、低濃度拡散層と同導電型で不純物濃度の高い拡散層を設けることで、低濃度拡散層が形成されている領域の反転層形成を抑制し、高濃度拡散層に流れこむリーク電流をなくすことができる。低濃度拡散層の不純物濃度を低くするに従って、反転層が形成されやすくなるため、低濃度拡散層の不純物濃度を低くし、ブレークダウン耐圧を高くする場合等に、この効果は顕著になる。
【００３０】
【発明の実施の形態】
以下、図面を用いて本発明を実施するための最適な実施の形態を説明する。
【００３１】
図１は、本発明の第１の実施の形態における半導体装置の構造を示す模式的な断面図である。図１に示す半導体装置は、シリコンの支持基板１７上に埋込酸化膜１９を設け、その上部に表面シリコン層３を設けたＳＯＩ構造を有している。以下、説明を簡単にするために、支持基板１７の導電型はＰ型とする。
【００３２】
埋込酸化膜１９は、膜厚が０．１〜５μｍ程度であり、好ましくは０．２μｍ程度である。表面シリコン層３は、膜厚が０．０５〜２μｍ程度、好ましくは０．１μｍ程度である。図１に示すように、表面シリコン層３及び埋込酸化膜１９を上下方向に貫通し、支持基板１７の表面を露出させた開口部１を設けている。さらに、開口部１には、それぞれ、第１のダイオード９と第２のダイオード１１とを設けている。
【００３３】
第１のダイオード９は、開口部１内のＰ型の支持基板１７の表面にＮ型の低濃度拡散層２７を形成する。Ｎ型の低濃度拡散層２７には、Ｐ型の高濃度拡散層７ａとＮ型の高濃度拡散層５ａとを離間して設ける。Ｎ型の低濃度拡散層２７の不純物にはリン原子を用い、表面不純物濃度は１×１０^{１６}ａｔｏｍｓ／ｃｃ程度で、拡散深さは３μｍ程度である。Ｐ型の高濃度拡散層７ａの不純物にはボロン原子を用い、表面不純物濃度は１×１０^{２０}ａｔｏｍｓ／ｃｃ程度で、拡散深さは０．１μｍ程度である。また、Ｎ型の高濃度拡散層５ａの不純物には砒素原子を用い、表面不純物濃度は１×１０^{２０}ａｔｏｍｓ／ｃｃ程度で、拡散深さは０．１μｍ程度である。
【００３４】
第２のダイオード１１は、開口部１内のＰ型の支持基板１７の表面にＰ型の低濃度拡散層２９を形成する。Ｐ型の低濃度拡散層２９には、Ｐ型の高濃度拡散層７ｂとＮ型の高濃度拡散層５ｂとを離間して設ける。Ｐ型の低濃度拡散層２９の不純物にはボロン原子を用い、表面不純物濃度は１×１０^{１６}ａｔｏｍｓ／ｃｃ程度で、拡散深さは３μｍ程度である。Ｐ型の高濃度拡散層７ｂの不純物にはボロン原子を用い、表面不純物濃度は１×１０^{２０}ａｔｏｍｓ／ｃｃ程度で、拡散深さは０．１μｍ程度である。また、Ｎ型の高濃度拡散層５ｂの不純物には砒素原子を用い、表面不純物濃度は１×１０^{２０}ａｔｏｍｓ／ｃｃ程度で、拡散深さは０．１μｍ程度である。
【００３５】
第１のダイオード９と第２のダイオード１１と表面シリコン層３との上部には層間絶縁膜２３を設けている。層間絶縁膜２３は、ボロン原子とリン原子を含むシリコン酸化膜からなり、膜厚は０．５μｍ程度である。層間絶縁膜２３には、コンタクトホール３１を設ける。
第１のダイオード９を構成するＮ型の高濃度拡散層５ａは、コンタクトホール３１を介して金属電極２６ａに接続し、Ｐ型の高濃度拡散層７ａは、コンタクトホール３１を介して金属電極２５ａに接続する。第２のダイオードを構成するＮ型の高濃度拡散層５ｂは、コンタクトホール３１を介して金属電極２５ｂに接続し、Ｐ型の高濃度拡散層７ｂは、コンタクトホール３１を介して金属電極２６ｂに接続する。金属電極２５ａ、２５ｂ、２６ａ、２６ｂにはアルミニウムを用い、膜厚は１μｍ程度である。
【００３６】
図１には、ダイオードのみを示しているが、実際のＩＣチップは、表面シリコン層に形成された多数のＭＯＳトランジスタや他のＦＥＴ、バイポーラトランジスタや抵抗あるいはコンデンサなどを設けている。
【００３７】
この半導体装置において、図５に示した従来技術の半導体装置と相違する主要な点は次のとおりである。
すなわち、Ｐ型の支持基板１７にＮ型の低濃度拡散層２７とＰ型の低濃度拡散層２９とを設ける点である。本発明の半導体装置においては、複数の開口部１内のＰ型の支持基板１７に、支持基板１７と同導電型のＰ型の低濃度拡散層２９と、逆導電型のＮ型の低濃度拡散層２７とを形成し、この低濃度拡散層内に高濃度拡散層を形成し、ダイオードを形成する。支持基板１７と逆導電型の低濃度拡散層には、支持基板と異なる電位の電源を接続することができるため、ダイオードは、少なくとも電位の異なる２種類の電源に接続が可能となる。
【００３８】
次に、本発明のダイオードを使った保護回路例を図２に示す。ダイオードＤ３は第１の電源４５と入出力端子Ｔ３との間に接続しており、ダイオードＤ４は第２の電源４７と入出力端子Ｔ３との間に接続している。ＩＣの内部回路４９には第１の電源４５と第２の電源４７と入出力端子Ｔ３とが接続している。なお、内部回路４９は例としてＣＭＯＳインバータを示した。続いて、図２の保護回路の動作を説明する。
【００３９】
入出力端子Ｔ３に正のサージ電圧が印加されると、ダイオードＤ４は順方向動作を行い、入出力端子Ｔ３から第２の電源４７に電流を流し、正のサージ電圧を低い電圧にクランプする。入出力端子Ｔ３に負のサージ電圧が印加されると、ダイオードＤ３は順方向動作を行い、第１の電源４５から入出力端子Ｔ３に電流を流し、負のサージ電圧を低い電圧にクランプする。
このように、ダイオードＤ３、Ｄ４は、それぞれ順方向動作のみを行い、逆方向動作をすることなくサージ電圧を低い電圧にクランプする。ダイオードは、ブレークダウンをしないために、素子の劣化がなく、充分な保護能力と、耐圧が得られる。
【００４０】
また、一般に、ＰＮ接合の耐圧等の諸特性は、低濃度側の不純物濃度に強く依存することが知られている。本発明においては、低濃度拡散層を設けたことにより、不純物濃度の調整は、この低濃度拡散層を形成する半導体装置の製造プロセスの一部を変更するだけで容易に調整できる。
【００４１】
また、図３に示す本発明の第２の実施の形態の半導体装置においても、従来技術にはない優れた効果を有する。以下図３を用いて説明する。図３に示す本発明の第２の実施の形態の半導体装置において、図１と同様の構成については同一の記号を付与し、詳細な説明を省略する。
図３に示す半導体装置において、図１に示した第１の実施の形態の半導体装置と相違するのは次の点である。
【００４２】
すなわち、Ｎ型の低濃度拡散層２７及びＰ型の低濃度拡散層２９内に設けるＮ型の高濃度拡散層５ａ、５ｂとＰ型の高濃度拡散層７ａ、７ｂとの間に絶縁膜１５ａ、１５ｂを設ける。絶縁膜１５ａ、１５ｂの上部に電極層２１ａ、２１ｂを設けている点である。
絶縁膜１５ａ、１５ｂはシリコン酸化膜からなり、膜厚は１０ｎｍ程度である。電極層２１ａ、２１ｂは多結晶シリコンからなり、膜厚は３００ｎｍ程度である。
第１のダイオード９内の電極層２１ａは、コンタクトホール３１を介して金属電極２６ａと接続する。Ｎ型の高濃度拡散層５ａとＮ型の低濃度拡散層２７とは同導電型であるから電気的に接続されている。Ｎ型の高濃度拡散層５ａはコンタクトホール３１を介して金属電極２６ａに接続しているから、したがって、電極層２１ａは、Ｎ型の低濃度拡散層２７とも電気的に接続されることになる。
第２のダイオード１１内の電極層２１ｂは、コンタクトホール３１を介して金属電極２６ｂと接続する。Ｐ型の高濃度拡散層７ｂとＰ型の低濃度拡散層２９とは同導電型であるから電気的に接続されている。Ｐ型の高濃度拡散層７ｂはコンタクトホール３１を介して金属電極２６ｂに接続しているから、したがって、電極層２１ｂは、Ｐ型の低濃度拡散層２９とも電気的に接続されることになる。
【００４３】
ところで、第１のダイオード９を形成するＮ型の高濃度拡散層５ａとＰ型の高濃度拡散層７ａとの間には、配線や電極からの電界やサージ電圧をクランプする際に加わる電界等によって、反転層が形成される場合がある。同様に第２のダイオード１１を形成するＮ型の高濃度拡散層５ｂとＰ型の高濃度拡散層７ｂとの間にも反転層が形成される場合がある。この反転層は低濃度拡散層２７や低濃度拡散層２９が反転してできる層である。
反転層が形成されると、高濃度拡散層どうしが反転層を介して電気的に接続してしまうために、リーク電流が発生する。このリーク電流はダイオードの特性を劣化させ、ひいては半導体装置全体の電気特性や信頼性を低下させる。
【００４４】
図３における絶縁膜１５ａおよび電極層２１ａは、絶縁膜１５ａ下部のＮ型の低濃度拡散層２７の表面にこの低濃度拡散層２７と同一の電位を印加することができる。このため、Ｎ型の高濃度拡散層５ａとＰ型の高濃度拡散層７ａとの間に形成する反転層の発生を制限することができる。
同様に絶縁膜１５ｂおよび電極層２１ｂは、絶縁膜１５ｂ下部のＰ型の低濃度拡散層２９の表面にこの低濃度拡散層２９と同一の電位を印加することができる。このため、Ｎ型の高濃度拡散層５ｂとＰ型の高濃度拡散層７ｂとの間に形成する反転層の発生を制限することができる。
したがって、高濃度拡散層間に流れるリーク電流を減少させることができるという優れた効果を有する。一般に、反転層は不純物濃度が低くなると形成されやすくなるため、低濃度拡散層の不純物濃度を低くし、ブレークダウン電圧を高くする場合などに、この効果は顕著になる。
【００４５】
図３に示す半導体装置において、第１のダイオードを構成する絶縁膜１５ａおよび電極層２１ａの形状は、絶縁膜１５ａおよび電極層２１ａの端部が、Ｎ型の高濃度拡散層５ａとＰ型の高濃度拡散層７ａとの端部と一致するように記載しているが、この形状に限定する必要がないのは言うまでもない。
絶縁膜１５ｂおよび電極層２１ｂの端部が、Ｎ型の高濃度拡散層５ａとＰ型の高濃度拡散層７ａとの端部にオーバーラップして設けても、Ｎ型の高濃度拡散層５ａとＰ型の高濃度拡散層７ａとの間の長さより小さく設けてもよい。すなわち、半導体装置の素子の構成や動作電圧により、電界が加わる位置や強さが一定ではないから、適時変更が可能である。これは第２のダイオードを構成する絶縁膜１５ｂおよび電極層２１ｂの形状も同様である。
【００４６】
また、図４に示す本発明の第３の実施の形態の半導体装置においても、このリーク電流を減少させる構成がなされている。以下図４を用いて説明する。図４に示す本発明の第３の実施の形態の半導体装置において、図１と同様の構成については同一の記号を付与し、詳細な説明を省略する。
図４に示す半導体装置において、図１に示した第１の実施の形態の半導体装置と相違するのは次の点である。
【００４７】
すなわち、第１のダイオード９において、Ｎ型の高濃度拡散層５ａとＰ型の高濃度拡散層７ａと並んで、Ｎ型の低濃度拡散層２７の表面にＮ型のフィールドドープ層３３を設ける。さらに、第２のダイオード１１において、Ｎ型の高濃度拡散層５ｂとＰ型の高濃度拡散層７ｂと並んで、Ｐ型の低濃度拡散層２９の表面にＰ型のフィールドドープ層３５を設けている点である。
Ｎ型のフィールドドープ層３３の不純物にはリン原子を用い、表面不純物濃度は３×１０^{１６}ａｔｏｍｓ／ｃｃ程度で、拡散深さは０．５μｍ程度である。Ｐ型のフィールドドープ層３５の不純物にはボロン原子を用い、表面不純物濃度は３×１０^{１６}ａｔｏｍｓ／ｃｃ程度で、拡散深さは０．５μｍ程度である。
【００４８】
一般に、反転層は不純物濃度が高いほど形成され難くなるので、低濃度拡散層より不純物濃度の高いフィールドドープ層を設けることで、低濃度拡散層の表面に反転層を形成され難くでき、高濃度拡散層に流れるリーク電流を減少させることができる。
【００４９】
図４に示す半導体装置において、Ｎ型のフィールドドープ層３３は、Ｎ型の高濃度拡散層５ａとＰ型の高濃度拡散層７ａとの間に設けているが、この部分に限定して設ける必要がないのは言うまでもない。
Ｎ型の低濃度拡散層２７の表面部分の他の部分に設けてもかまわない。さらに、Ｎ型のフィールドドープ層３３の端部は、Ｎ型の高濃度拡散層５ａとＰ型の高濃度拡散層７ａとの端部に接触して設けるように記載しているが、離間して設けてもよい。すなわち、半導体装置の素子の構成により、電界が加わる位置や方向が一定ではないから、リーク電流が発生する部分を鑑みて設ければよい。これはＰ型のフィールドドープ層３５も同様であり、Ｐ型の低濃度拡散層２９の表面部分の他の部分に設けても、Ｎ型の高濃度拡散層５ｂとＰ型の高濃度拡散層７ｂとの端部と離間して設けてもよい。
【００５０】
【発明の効果】
以上の説明で明らかなように、本発明はＳＯＩ構造を有する半導体装置において、支持基板に低濃度拡散層を設けることにより、この低濃度拡散層に任意の電位の電源を接続することができる。すなわち、支持基板と低濃度拡散層とがそれぞれ異なる電位の電源に接続できるという効果を有する。
この低濃度拡散層にダイオードを形成し、クランプ素子として用いることにより、サージ電圧の正負の極性に関わらず、ダイオードは順方向動作のみを行う保護回路を構成することができる。
ダイオードが順方向動作のみ行うということは、ブレークダウンによる素子の劣化がないということであって、保護回路の動作による素子の劣化がない優れた保護回路を構成することができるという効果を有する。
【００５１】
また、低濃度拡散層の表面に、絶縁膜を設け、その絶縁膜の上部に電極層を設け、さらに、その電極層を低濃度拡散層と電気的に接続することにより、低濃度拡散層の表面の反転層が形成され難くなり、高濃度拡散層に流れるリーク電流を減少させることができる。
さらにまた、低濃度拡散層の表面部分に、低濃度拡散層と同導電型で不純物濃度の高い拡散層を設けることにより、低濃度拡散層の表面に反転層が形成され難くなり、高濃度拡散層に流れるリーク電流を減少させることができる。
これらの構成によって、優れた保護回路の効果に加え、リーク電流を減少させるという従来技術にはない効果も有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置の構造を示す断面図である。
【図２】本発明における半導体装置の保護回路の等価回路図である。
【図３】本発明の第２の実施の形態における半導体装置の構造を示す断面図である。
【図４】本発明の第３の実施の形態における半導体装置の構造を示す断面図である。
【図５】従来技術における半導体装置の構造を示す断面図である。
【図６】従来技術における半導体装置の保護回路の等価回路図である。
【図７】従来技術における半導体装置の保護回路の等価回路図である。
【符号の説明】
１開口部
３表面シリコン層
５ａＮ型の高濃度拡散層
５ｂＮ型の高濃度拡散層
７ａＰ型の高濃度拡散層
７ｂＰ型の高濃度拡散層
９第１のダイオード
１１第２のダイオード
１５ａ絶縁膜
１５ｂ絶縁膜
１７支持基板
１９埋込酸化膜
２１ａ電極層
２１ｂ電極層
２３層間絶縁膜
２５ａ金属電極
２５ｂ金属電極
２６ａ金属電極
２６ｂ金属電極
２７Ｎ型の低濃度拡散層
２９Ｐ型の低濃度拡散層
３１コンタクトホール
３３Ｎ型のフィールドドープ層
３５Ｐ型のフィールドドープ層
３７，３９、４１、４３高濃度拡散層
４５第１の電源
４７第２の電源
４９内部回路
Ｔ１，Ｔ２，Ｔ３入出力端子
Ｄ１，Ｄ２ダイオード
Ｄ３，Ｄ４ダイオード[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a structure of a PN junction diode in a semiconductor device having an SOI (Silicon on Insulator) structure in which a surface silicon layer, a buried oxide film, and a support substrate are stacked.
[0002]
[Prior art]
In a semiconductor device having an SOI structure, various performance improvements such as a high-speed operation and a low power consumption operation can be achieved because the parasitic capacitance of a MOS transistor formed in a surface silicon layer can be reduced.
[0003]
Here, the reason why the parasitic capacitance is reduced is that, for example, the bottom portion of the PN junction serving as the drain / source of the MOS transistor formed in the surface silicon layer contacts the buried oxide film, thereby reducing the parasitic capacitance of the bottom portion. Because it can be ignored.
[0004]
However, the fact that the parasitic capacitance can be reduced also means that the area of the PN junction is reduced, which is disadvantageous for forming an element aiming to flow a large current through the PN junction. As such an element, for example, there is a diode used for a protection circuit. This diode is used in order to prevent a high voltage (hereinafter referred to as a surge voltage) generated by the discharge of static electricity or the like from being applied to the semiconductor device and to damage the semiconductor device. It has the role of clamping to a voltage that is low enough to not cause it.
[0005]
As a conventional diode, a structure has been proposed in which a bottom surface portion of a PN junction is formed on a support substrate to allow a large current to flow (for example, see Patent Document 1).
[0006]
[Patent Document 1]
JP-A-2002-43588 (Page 3, FIG. 1)
[0007]
FIG. 5 shows a rewriting of FIG. 1 of Patent Document 1 without impairing the intent of the invention. In the diode 13 of the prior art shown in FIG. 5, the opening 1 is formed by vertically penetrating the surface silicon layer 3 and the buried oxide film 19 to expose the surface of the support substrate 17. 1, a supporting substrate 17, a high-concentration diffusion layer 37 of the opposite conductivity type and a high-concentration diffusion layer 39 of the same conductivity type are provided.
[0008]
In the diode 13 shown in FIG. 5, since the bottom portion of the PN junction is formed in the support substrate 17, a PN junction having a larger area can be formed as compared with the case where the PN junction is formed only on the surface silicon layer 3. is there. Further, on the side wall of the surface silicon layer 3, a high-concentration diffusion layer 41 of the same conductivity type as the support substrate 17 and a high-concentration diffusion layer 41 of the opposite conductivity type are provided. The support substrate 17 is connected to the high-concentration diffusion layer 37 and the high-concentration diffusion layer 41 of the opposite conductivity type by the metal electrode 25a. Are connected by a metal electrode 25b. With such a configuration, the PN junction area can be increased.
[0009]
[Problems to be solved by the invention]
By the way, semiconductor devices in recent years have been miniaturized. Various methods have been proposed because miniaturization of a semiconductor device greatly affects cost reduction. The basic idea is to reduce the plane area of each element constituting the semiconductor device.
As described above, in order to protect the semiconductor device from a high surge voltage, the area of the PN junction of the diode may be increased. However, since the diode is also an element constituting the semiconductor device, an increase in the area of the PN junction means an increase in the area of the plane of the element, which impedes the miniaturization of the semiconductor device and reduces the cost by miniaturization. Go backwards.
[0010]
Under such a concept, the conventional diode 13 is provided on the side wall of the opening 1 instead of enlarging the high concentration diffusion layer 37 or the high concentration diffusion layer 39 when the area of the PN junction is to be increased. A method of increasing the area of the PN junction by increasing the area of the high concentration diffusion layer 41 or the high concentration diffusion layer 43 can be considered.
However, there are problems with this method. The problem with the diode 13 of the prior art is that it is difficult to uniformly form the metal electrode material when trying to increase the area of the PN junction.
[0011]
That is, the area of the high concentration diffusion layer 41 or the high concentration diffusion layer 43 is increased by increasing the thickness of one or both of the surface silicon layer 3 and the buried oxide film 19. Therefore, if an attempt is made to increase the area of the high concentration diffusion layer 41 or the high concentration diffusion layer 43, the depth of the opening 1 will increase.
A metal electrode material of a semiconductor device is generally formed by using a technique called vapor deposition or sputtering. In particular, sputtering, which is widely used at present, has a property that when a film formation target is a hole like the opening 1, the deeper the hole, the more difficult it is for metal atoms to reach the bottom of the hole. There is a property that a uniform film cannot be formed.
Therefore, if the depth of the opening 1 increases, it becomes difficult to uniformly form the metal electrode material in the opening 1, and there is a serious problem such as disconnection of the metal electrode.
[0012]
There is also a problem that the conventional diode 13 is deteriorated by a surge voltage. This problem will be described below with reference to the drawings.
[0013]
FIG. 6 shows an example of a protection circuit using a diode according to the related art. As shown in FIG. 6, a conventional diode D1 is connected between the input / output terminal T1 and the first power supply 45. In FIG. 6, the support substrate 17 in FIG. 5 is a P-type substrate. The support substrate 17 is electrically connected to the first power supply 45 by the metal electrode 25b via the high-concentration diffusion layer 39 of the same conductivity type as the support substrate 17. Connected. The support substrate 17 and the high-concentration diffusion layer 37 of the opposite conductivity type are electrically connected to the input / output terminal T1 by the metal electrode 25a. A first power supply 45, a second power supply 47, and an input / output terminal T1 are connected to the internal circuit 49 of the IC. The internal circuit 49 is a CMOS inverter as an example. Next, the operation of the protection circuit shown in FIG. 6 will be described.
[0014]
First, when a negative surge voltage is applied to the input / output terminal T1, the diode D1 operates in a forward direction, causing a current to flow from the first power supply 45 to the input / output terminal T1, and clamping the negative surge voltage to a low voltage. I do.
When a positive surge voltage is applied to the input / output terminal T1, the diode D1 operates in the reverse direction. When the positive surge voltage is high, the diode D1 breaks down immediately, causing a current to flow from the input / output terminal T1 to the first power supply 45 and clamping the positive surge voltage to a low voltage.
[0015]
In general, when a diode breaks down, thermal breakdown of a PN junction occurs due to electric field concentration, and the element is deteriorated. If the element is deteriorated, there is a problem that the protection ability against a high external voltage and the withstand voltage of the protection circuit itself are insufficient, and the input / output signals cannot be transmitted correctly, resulting in an abnormal operation of the circuit.
[0016]
In the protection circuit using the diode of the prior art shown in FIG. 6, one terminal of the diode D1 is connected to the support substrate 17, so that the diode is connected only between the first power supply 45 and the input / output terminal T1. Not connected. A particular problem occurs when a positive surge voltage is applied to the input / output terminal T1. That is, since the diode D1 breaks down, as described above, the PN junction is thermally destroyed due to the electric field concentration, thereby deteriorating the element.
[0017]
The above problem can occur not only when the conductivity type of the support substrate 17 is P-type but also when the conductivity type is N-type. FIG. 7 shows an example of a protection circuit when the conductivity type of the support substrate 17 is N-type.
The support substrate 17 in FIG. 5 is an N-type substrate, and the support substrate 17 is electrically connected to the second power supply 47 by the metal electrode 25b via the high-concentration diffusion layer 39 of the same conductivity type as the support substrate 17. I have. The support substrate 17 and the high-concentration diffusion layer 37 of the opposite conductivity type are electrically connected to the input / output terminal T2 by the metal electrode 25a. A first power supply 45, a second power supply 47, and an input / output terminal T2 are connected to the internal circuit 49 of the IC. The internal circuit 49 is a CMOS inverter as an example. Next, the operation of the protection circuit of FIG. 7 will be described.
[0018]
First, when a positive surge voltage is applied to the input / output terminal T2, the diode D2 operates in a forward direction, causing a current to flow from the input / output terminal T2 to the second power supply 47 and clamping the positive surge voltage to a low voltage. I do.
When a negative surge voltage is applied to the input / output terminal T2, the diode D2 operates in the reverse direction. When the negative surge voltage is high, the diode D2 immediately breaks down, causing a current to flow from the second power supply 47 to the input / output terminal T2, and clamping the negative surge voltage to a low voltage.
Thus, the diode D2 may break down, and the element may be deteriorated.
[0019]
Therefore, in the diode of the related art, when the diode clamps the surge voltage, it is necessary to perform both the forward operation and the reverse operation (breakdown). Irrespective of the conductivity type of the supporting substrate, there is a problem that the diode is deteriorated by the polarity of the surge voltage. When the diode deteriorates, not only does the protection capacity of the protection circuit and the withstand voltage of the protection circuit itself become insufficient, but also input / output signals cannot be transmitted to the internal circuit properly, resulting in abnormal circuit operation.
[0020]
[Object of the invention]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem that occurs when a semiconductor device having an SOI structure is used, and prevents deterioration of a diode and protects a protection circuit, regardless of the conductivity type of a support substrate. The purpose of the present invention is to prevent a reduction in performance and an insufficient withstand voltage of the protection circuit itself.
[0021]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device of the present invention employs the following structure.
[0022]
The semiconductor device of the present invention comprises a support substrate, a buried oxide film, and a surface silicon layer, and a plurality of openings that penetrate the buried oxide film and the surface silicon layer in a vertical direction to expose the surface of the support substrate. In a semiconductor device having a portion,
A first diode and a second diode,
The first diode includes a first opening, a first low-concentration diffusion layer provided on the support substrate in the first opening, and a first low-concentration diffusion layer provided on the first low-concentration diffusion layer. A first high-concentration diffusion layer having a conductivity type opposite to that of the first low-concentration diffusion layer; and the first low-concentration diffusion layer provided in the first low-concentration diffusion layer at a distance from the first high-concentration diffusion layer. And a second high-concentration diffusion layer of the same conductivity type,
The second diode includes a second opening, a second low-concentration diffusion layer provided on the support substrate in the second opening, and a second low-concentration diffusion layer provided on the second low-concentration diffusion layer. A third high-concentration diffusion layer of a conductivity type opposite to that of the second low-concentration diffusion layer; and the second low-concentration diffusion layer provided on the second low-concentration diffusion layer at a distance from the third high-concentration diffusion layer. And a fourth high concentration diffusion layer of the same conductivity type,
The first diode and the second diode are separated from each other.
[0023]
In the semiconductor device of the present invention, the first diode includes a first insulating film provided on a surface of the support substrate between the first high concentration diffusion layer and the second high concentration diffusion layer. And a first electrode layer provided on the insulating film,
A second insulating film provided on a surface of the support substrate between the third high-concentration diffusion layer and the fourth high-concentration diffusion layer; And a second electrode layer provided.
The first electrode layer and the second high concentration diffusion layer are electrically connected, and the second electrode layer and the fourth high concentration diffusion layer are electrically connected. .
[0024]
In the semiconductor device of the present invention, the first diode may include a fifth high-concentration diffusion layer provided on a surface of the support substrate between the first high-concentration diffusion layer and the second high-concentration diffusion layer. Has,
The second diode has a sixth high-concentration diffusion layer provided on the surface of the support substrate between the third high-concentration diffusion layer and the fourth high-concentration diffusion layer. .
[0025]
In the semiconductor device of the present invention, the fifth high-concentration diffusion layer has a higher impurity concentration than the first low-concentration diffusion layer, has a lower impurity concentration than the first high-concentration diffusion layer, and has a second high-concentration diffusion layer. The impurity concentration is lower than the concentration diffusion layer,
The sixth high concentration diffusion layer has a higher impurity concentration than the second low concentration diffusion layer, a lower impurity concentration than the third high concentration diffusion layer, and a lower impurity concentration than the fourth high concentration diffusion layer. It is characterized by being low.
[0026]
[Action]
In the semiconductor device of the present invention, a power source having a different potential from the supporting substrate can be connected to the low-concentration diffusion layer of the opposite conductivity type to the supporting substrate formed in the opening. Can be connected to the power supply. Therefore, when the diode of the present invention is used for a protection circuit, it is possible to connect the diode between the input / output terminal and a positive power supply and a negative power supply with respect to the potential of the input / output terminal, respectively. .
Therefore, regardless of the polarity of the applied surge voltage, the diode performs only the forward operation and does not perform the reverse operation. That is, the diode does not break down. As a result, there is no deterioration of the element, sufficient protection capability and withstand voltage can be obtained, and input / output signals can be transmitted correctly and circuit operation can be maintained normally.
[0027]
In general, it is known that various characteristics of a PN junction such as a breakdown voltage strongly depend on an impurity concentration on a low concentration side. In the prior art, although the supporting substrate is on the low concentration side, it is difficult to adjust the impurity concentration of the supporting substrate by changing the specific resistance of the substrate, which is difficult in a semiconductor device manufacturing process.
In the present invention, by providing the low concentration diffusion layer, the adjustment of the impurity concentration can be easily adjusted only by changing a part of the process of forming the low concentration diffusion layer. That is, by adjusting the impurity concentration of the low-concentration diffusion layer, the amount of current and breakdown voltage during forward operation of the diode can be easily controlled, and the protection capability of the protection circuit can be easily increased.
[0028]
Also, an insulating film is provided on the surface between the supporting substrate and the high-concentration diffusion layer of the opposite conductivity type and the high-concentration diffusion layer of the same conductivity type, and an electrode layer is provided on the insulating film, and the low-concentration diffusion layer and the electrode layer are electrically connected. By making the connection, the formation of the inversion layer of the low concentration diffusion layer below the electrode layer can be suppressed, and the leakage current flowing into the high concentration diffusion layer can be eliminated. As the impurity concentration of the low-concentration diffusion layer is lowered, the inversion layer is more likely to be formed. Therefore, this effect becomes remarkable when the impurity concentration of the low-concentration diffusion layer is reduced and the breakdown voltage is increased.
[0029]
Furthermore, a low-concentration diffusion layer having the same conductivity type as that of the low-concentration diffusion layer and having a high impurity concentration is provided on the surface between the supporting substrate and the high-concentration diffusion layer of the opposite conductivity type and the high-concentration diffusion layer of the same conductivity type. The formation of the inversion layer in the region where the concentration diffusion layer is formed can be suppressed, and the leak current flowing into the high concentration diffusion layer can be eliminated. As the impurity concentration of the low-concentration diffusion layer is lowered, the inversion layer is more likely to be formed. Therefore, this effect becomes remarkable when the impurity concentration of the low-concentration diffusion layer is reduced and the breakdown voltage is increased.
[0030]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the most suitable embodiment for carrying out the present invention will be described with reference to the drawings.
[0031]
FIG. 1 is a schematic sectional view showing the structure of the semiconductor device according to the first embodiment of the present invention. The semiconductor device shown in FIG. 1 has an SOI structure in which a buried oxide film 19 is provided on a silicon support substrate 17 and a surface silicon layer 3 is provided thereon. Hereinafter, for the sake of simplicity, the conductivity type of the support substrate 17 is assumed to be P-type.
[0032]
The buried oxide film 19 has a thickness of about 0.1 to 5 μm, preferably about 0.2 μm. The surface silicon layer 3 has a thickness of about 0.05 to 2 μm, preferably about 0.1 μm. As shown in FIG. 1, an opening 1 penetrating the surface silicon layer 3 and the buried oxide film 19 in the vertical direction and exposing the surface of the support substrate 17 is provided. Further, the opening 1 is provided with a first diode 9 and a second diode 11, respectively.
[0033]
In the first diode 9, an N-type low concentration diffusion layer 27 is formed on the surface of the P-type support substrate 17 in the opening 1. In the N-type low concentration diffusion layer 27, a P-type high concentration diffusion layer 7a and an N-type high concentration diffusion layer 5a are provided separately. Phosphorus atoms are used as impurities of the N-type low concentration diffusion layer 27, and the surface impurity concentration is 1 × 10 ¹⁶ The diffusion depth is about 3 μm at about atoms / cc. Boron atoms are used as impurities of the P-type high concentration diffusion layer 7a, and the surface impurity concentration is 1 × 10 ²⁰ At about atoms / cc, the diffusion depth is about 0.1 μm. Arsenic atoms are used as impurities in the N-type high concentration diffusion layer 5a, and the surface impurity concentration is 1 × 10 ²⁰ At about atoms / cc, the diffusion depth is about 0.1 μm.
[0034]
The second diode 11 forms a P-type low concentration diffusion layer 29 on the surface of the P-type support substrate 17 in the opening 1. The P-type low-concentration diffusion layer 29 is provided with a P-type high-concentration diffusion layer 7b and an N-type high-concentration diffusion layer 5b separated from each other. Boron atoms are used as impurities of the P-type low concentration diffusion layer 29, and the surface impurity concentration is 1 × 10 ¹⁶ The diffusion depth is about 3 μm at about atoms / cc. Boron atoms are used as impurities of the P-type high concentration diffusion layer 7b, and the surface impurity concentration is 1 × 10 ²⁰ At about atoms / cc, the diffusion depth is about 0.1 μm. Arsenic atoms are used as impurities for the N-type high concentration diffusion layer 5b, and the surface impurity concentration is 1 × 10 ²⁰ At about atoms / cc, the diffusion depth is about 0.1 μm.
[0035]
An interlayer insulating film 23 is provided above the first diode 9, the second diode 11, and the surface silicon layer 3. The interlayer insulating film 23 is made of a silicon oxide film containing boron atoms and phosphorus atoms, and has a thickness of about 0.5 μm. A contact hole 31 is provided in the interlayer insulating film 23.
The N-type high-concentration diffusion layer 5a constituting the first diode 9 is connected to the metal electrode 26a via the contact hole 31, and the P-type high-concentration diffusion layer 7a is connected to the metal electrode 25a via the contact hole 31. Connect to. The N-type high-concentration diffusion layer 5b constituting the second diode is connected to the metal electrode 25b via the contact hole 31, and the P-type high-concentration diffusion layer 7b is connected to the metal electrode 26b via the contact hole 31. Connecting. Aluminum is used for the metal electrodes 25a, 25b, 26a, and 26b, and the film thickness is about 1 μm.
[0036]
FIG. 1 shows only diodes, but an actual IC chip is provided with a large number of MOS transistors and other FETs formed on a surface silicon layer, bipolar transistors, resistors, capacitors, and the like.
[0037]
The main points of this semiconductor device that differ from the conventional semiconductor device shown in FIG. 5 are as follows.
That is, an N-type low-concentration diffusion layer 27 and a P-type low-concentration diffusion layer 29 are provided on the P-type support substrate 17. In the semiconductor device of the present invention, a P-type low-concentration diffusion layer 29 of the same conductivity type as the support substrate 17 and an N-type low-concentration diffusion layer of the opposite conductivity type are provided on the P-type support substrate 17 in the plurality of openings 1. A diffusion layer 27 is formed, a high concentration diffusion layer is formed in the low concentration diffusion layer, and a diode is formed. Since a power source having a different potential from that of the support substrate can be connected to the support substrate 17 and the low-concentration diffusion layer of the opposite conductivity type, the diode can be connected to at least two types of power sources having different potentials.
[0038]
Next, an example of a protection circuit using the diode of the present invention is shown in FIG. The diode D3 is connected between the first power supply 45 and the input / output terminal T3, and the diode D4 is connected between the second power supply 47 and the input / output terminal T3. A first power supply 45, a second power supply 47, and an input / output terminal T3 are connected to the internal circuit 49 of the IC. The internal circuit 49 is a CMOS inverter as an example. Subsequently, the operation of the protection circuit of FIG. 2 will be described.
[0039]
When a positive surge voltage is applied to the input / output terminal T3, the diode D4 operates in a forward direction, causing a current to flow from the input / output terminal T3 to the second power supply 47 and clamping the positive surge voltage to a low voltage. When a negative surge voltage is applied to the input / output terminal T3, the diode D3 operates in a forward direction, causing a current to flow from the first power supply 45 to the input / output terminal T3, thereby clamping the negative surge voltage to a low voltage.
As described above, the diodes D3 and D4 perform only the forward operation, and clamp the surge voltage to a low voltage without performing the reverse operation. Since the diode does not break down, there is no deterioration of the element, and sufficient protection ability and withstand voltage can be obtained.
[0040]
In general, it is known that various characteristics such as the breakdown voltage of the PN junction strongly depend on the impurity concentration on the low concentration side. In the present invention, by providing the low concentration diffusion layer, the adjustment of the impurity concentration can be easily adjusted only by changing a part of the manufacturing process of the semiconductor device forming the low concentration diffusion layer.
[0041]
Further, the semiconductor device according to the second embodiment of the present invention shown in FIG. This will be described below with reference to FIG. In the semiconductor device according to the second embodiment of the present invention shown in FIG. 3, the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description will be omitted.
The semiconductor device shown in FIG. 3 differs from the semiconductor device of the first embodiment shown in FIG. 1 in the following points.
[0042]
That is, the insulating film 15a is provided between the N-type high-concentration diffusion layers 5a and 5b provided in the N-type low-concentration diffusion layer 27 and the P-type low-concentration diffusion layer 29 and the P-type high-concentration diffusion layers 7a and 7b. , 15b. The point is that the electrode layers 21a and 21b are provided on the insulating films 15a and 15b.
The insulating films 15a and 15b are made of a silicon oxide film and have a thickness of about 10 nm. The electrode layers 21a and 21b are made of polycrystalline silicon and have a thickness of about 300 nm.
The electrode layer 21a in the first diode 9 is connected to the metal electrode 26a via the contact hole 31. The N-type high-concentration diffusion layer 5a and the N-type low-concentration diffusion layer 27 are electrically connected because they have the same conductivity type. Since the N-type high-concentration diffusion layer 5a is connected to the metal electrode 26a via the contact hole 31, the electrode layer 21a is also electrically connected to the N-type low-concentration diffusion layer 27. .
The electrode layer 21b in the second diode 11 is connected to the metal electrode 26b via the contact hole 31. The P-type high-concentration diffusion layer 7b and the P-type low-concentration diffusion layer 29 are electrically connected because they have the same conductivity type. Since the P-type high-concentration diffusion layer 7b is connected to the metal electrode 26b via the contact hole 31, the electrode layer 21b is also electrically connected to the P-type low-concentration diffusion layer 29. .
[0043]
Incidentally, between the N-type high-concentration diffusion layer 5a and the P-type high-concentration diffusion layer 7a forming the first diode 9, an electric field from a wiring or an electrode, an electric field applied when clamping a surge voltage, and the like are provided. In some cases, an inversion layer is formed. Similarly, an inversion layer may be formed between the N-type high-concentration diffusion layer 5b and the P-type high-concentration diffusion layer 7b that form the second diode 11. This inversion layer is a layer formed by inverting the low concentration diffusion layer 27 or the low concentration diffusion layer 29.
When the inversion layer is formed, a leak current occurs because the high concentration diffusion layers are electrically connected to each other via the inversion layer. This leakage current degrades the characteristics of the diode, and eventually reduces the electrical characteristics and reliability of the entire semiconductor device.
[0044]
3, the same potential as that of the low-concentration diffusion layer 27 can be applied to the surface of the N-type low-concentration diffusion layer 27 below the insulation film 15a. For this reason, the generation of an inversion layer formed between the N-type high-concentration diffusion layer 5a and the P-type high-concentration diffusion layer 7a can be limited.
Similarly, the insulating film 15b and the electrode layer 21b can apply the same potential as the low-concentration diffusion layer 29 to the surface of the P-type low-concentration diffusion layer 29 below the insulating film 15b. For this reason, the generation of the inversion layer formed between the N-type high concentration diffusion layer 5b and the P-type high concentration diffusion layer 7b can be limited.
Therefore, there is an excellent effect that a leak current flowing between the high concentration diffusion layers can be reduced. Generally, the inversion layer is easily formed when the impurity concentration is low. Therefore, when the impurity concentration of the low concentration diffusion layer is reduced and the breakdown voltage is increased, this effect is remarkable.
[0045]
In the semiconductor device shown in FIG. 3, the shapes of the insulating film 15a and the electrode layer 21a forming the first diode are such that the end portions of the insulating film 15a and the electrode layer 21a are such that the N-type high-concentration diffusion layer 5a and the P-type Although described so as to coincide with the end of the high concentration diffusion layer 7a, it is needless to say that the shape is not limited to this.
Even if the end portions of the insulating film 15b and the electrode layer 21b overlap with the end portions of the N-type high-concentration diffusion layer 5a and the P-type high-concentration diffusion layer 7a, the N-type high-concentration diffusion layer 5a And a length between the P-type high concentration diffusion layer 7a and the P-type high concentration diffusion layer 7a. That is, the position and intensity of the applied electric field are not constant depending on the configuration of the elements of the semiconductor device and the operating voltage, and thus can be changed as appropriate. The same applies to the shapes of the insulating film 15b and the electrode layer 21b constituting the second diode.
[0046]
Further, the semiconductor device according to the third embodiment of the present invention shown in FIG. 4 is also configured to reduce the leakage current. This will be described below with reference to FIG. In the semiconductor device according to the third embodiment of the present invention shown in FIG. 4, the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description will be omitted.
The semiconductor device shown in FIG. 4 differs from the semiconductor device of the first embodiment shown in FIG. 1 in the following points.
[0047]
That is, in the first diode 9, the N-type field dope layer 33 is provided on the surface of the N-type low concentration diffusion layer 27 alongside the N-type high concentration diffusion layer 5a and the P-type high concentration diffusion layer 7a. . Further, in the second diode 11, a P-type field dope layer 35 is provided on the surface of the P-type low-concentration diffusion layer 29 alongside the N-type high-concentration diffusion layer 5b and the P-type high-concentration diffusion layer 7b. That is the point.
Phosphorus atoms are used as impurities for the N-type field dope layer 33, and the surface impurity concentration is 3 × 10 ¹⁶ The diffusion depth is about 0.5 μm at about atoms / cc. Boron atoms are used as impurities of the P-type field dope layer 35, and the surface impurity concentration is 3 × 10 ¹⁶ The diffusion depth is about 0.5 μm at about atoms / cc.
[0048]
In general, the higher the impurity concentration, the more difficult it is to form the inversion layer. Therefore, by providing a field dope layer having a higher impurity concentration than the low concentration diffusion layer, it is difficult to form the inversion layer on the surface of the low concentration diffusion layer. Leakage current flowing through the diffusion layer can be reduced.
[0049]
In the semiconductor device shown in FIG. 4, the N-type field dope layer 33 is provided between the N-type high-concentration diffusion layer 5a and the P-type high-concentration diffusion layer 7a, but is provided only in this portion. Needless to say, there is no need.
It may be provided in another portion of the surface portion of the N-type low concentration diffusion layer 27. Further, the end of the N-type field dope layer 33 is described as being provided in contact with the end of the N-type high-concentration diffusion layer 5a and the P-type high-concentration diffusion layer 7a. May be provided. That is, since the position and direction of the applied electric field are not constant depending on the configuration of the element of the semiconductor device, the position and direction of the electric field may be provided in consideration of a portion where a leak current occurs. This is the same for the P-type field dope layer 35. Even when the P-type low-concentration diffusion layer 29 is provided on other surface portions of the P-type low-concentration diffusion layer 29, the N-type high-concentration diffusion layer 5b and the P-type high-concentration diffusion layer 7b may be provided apart from the end.
[0050]
【The invention's effect】
As is apparent from the above description, according to the present invention, in a semiconductor device having an SOI structure, by providing a low-concentration diffusion layer on a supporting substrate, a power supply having an arbitrary potential can be connected to the low-concentration diffusion layer. That is, there is an effect that the supporting substrate and the low concentration diffusion layer can be connected to power sources having different potentials.
By forming a diode in this low-concentration diffusion layer and using it as a clamp element, a diode can form a protection circuit that performs only forward operation regardless of the positive or negative polarity of the surge voltage.
The fact that the diode performs only the forward operation means that there is no deterioration of the element due to the breakdown, and has an effect that an excellent protection circuit without the deterioration of the element due to the operation of the protection circuit can be formed.
[0051]
In addition, an insulating film is provided on the surface of the low-concentration diffusion layer, an electrode layer is provided on the insulating film, and the electrode layer is electrically connected to the low-concentration diffusion layer. It becomes difficult to form an inversion layer on the surface, and it is possible to reduce leakage current flowing through the high concentration diffusion layer.
Furthermore, by providing a diffusion layer having the same conductivity type and a high impurity concentration as that of the low concentration diffusion layer on the surface portion of the low concentration diffusion layer, it becomes difficult to form an inversion layer on the surface of the low concentration diffusion layer. Leakage current flowing through the layer can be reduced.
According to these configurations, in addition to the effect of the excellent protection circuit, there is an effect that the leak current is reduced, which is not available in the related art.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a structure of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is an equivalent circuit diagram of a protection circuit of the semiconductor device according to the present invention.
FIG. 3 is a cross-sectional view illustrating a structure of a semiconductor device according to a second embodiment of the present invention.
FIG. 4 is a sectional view showing a structure of a semiconductor device according to a third embodiment of the present invention.
FIG. 5 is a cross-sectional view illustrating a structure of a semiconductor device according to a conventional technique.
FIG. 6 is an equivalent circuit diagram of a protection circuit of a semiconductor device according to the related art.
FIG. 7 is an equivalent circuit diagram of a protection circuit of a semiconductor device according to the related art.
[Explanation of symbols]
1 opening
3 Surface silicon layer
5a N-type high concentration diffusion layer
5b N-type high concentration diffusion layer
7a P-type high concentration diffusion layer
7b P-type high concentration diffusion layer
9 First diode
11 Second diode
15a insulating film
15b insulating film
17 Support substrate
19 Buried oxide film
21a electrode layer
21b electrode layer
23 Interlayer insulating film
25a metal electrode
25b metal electrode
26a metal electrode
26b metal electrode
27 N-type low concentration diffusion layer
29P type low concentration diffusion layer
31 Contact hole
33 N-type field doping layer
35 P-type field doped layer
37,39,41,43 High concentration diffusion layer
45 1st power supply
47 Second power supply
49 Internal circuit
T1, T2, T3 input / output terminals
D1, D2 diode
D3, D4 diode

Claims

A semiconductor device comprising a support substrate, a buried oxide film, and a surface silicon layer, and having a plurality of openings that vertically penetrate the buried oxide film and the surface silicon layer to expose the surface of the support substrate,
A first diode and a second diode,
The first diode includes a first opening, a first low-concentration diffusion layer provided on the support substrate in the first opening, and the first low-concentration diffusion layer provided on the first low-concentration diffusion layer. A first high-concentration diffusion layer having a conductivity type opposite to that of the low-concentration diffusion layer; and the first low-concentration diffusion layer provided in the first low-concentration diffusion layer at a distance from the first high-concentration diffusion layer. A second high concentration diffusion layer of the same conductivity type;
The second diode includes a second opening, a second low-concentration diffusion layer provided in the support substrate in the second opening, and the second low-concentration diffusion layer provided in the second low-concentration diffusion layer. A third high-concentration diffusion layer of a conductivity type opposite to that of the concentration diffusion layer, and the same conductivity as that of the second low-concentration diffusion layer provided on the second low-concentration diffusion layer at a distance from the third high-concentration diffusion layer A fourth high-concentration diffusion layer of
The semiconductor device, wherein the first diode and the second diode are separated from each other.

The first diode is provided on a surface of the support substrate between the first high-concentration diffusion layer and the second high-concentration diffusion layer, and is provided on the insulating film. A first electrode layer,
The second diode is provided on a surface of the support substrate between the third high-concentration diffusion layer and the fourth high-concentration diffusion layer, and is provided on the insulating film. A second electrode layer,
The first electrode layer and the second high concentration diffusion layer are electrically connected, and the second electrode layer and the fourth high concentration diffusion layer are electrically connected. The semiconductor device according to claim 1.

The first diode includes a fifth high-concentration diffusion layer provided on a surface of the support substrate between the first high-concentration diffusion layer and the second high-concentration diffusion layer,
The second diode includes a sixth high-concentration diffusion layer provided on a surface of the supporting substrate between the third high-concentration diffusion layer and the fourth high-concentration diffusion layer. 3. The semiconductor device according to claim 1 or 2.

The fifth high-concentration diffusion layer has a higher impurity concentration than the first low-concentration diffusion layer, a lower impurity concentration than the first high-concentration diffusion layer, and a lower impurity concentration than the second high-concentration diffusion layer. Low,
The sixth high concentration diffusion layer has a higher impurity concentration than the second low concentration diffusion layer, a lower impurity concentration than the third high concentration diffusion layer, and a lower impurity concentration than the fourth high concentration diffusion layer. The semiconductor device according to claim 3, wherein the semiconductor device is low.