JP2004335634A

JP2004335634A - Esd protective diode

Info

Publication number: JP2004335634A
Application number: JP2003127840A
Authority: JP
Inventors: Hirobumi Nagano; 博文永野; Mie Narita; 三恵成田; Takao Itoi; 貴夫井樋
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-05-06
Filing date: 2003-05-06
Publication date: 2004-11-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide an ESD protective diode having high ESD resistance which can suppress the dissolution of an electrode material caused by heat generation due to an electric field concentration. <P>SOLUTION: In the ESD protective diode where the width of a collector layer 2 is a distance a and the distance between the end of the collector layer 2 at a base layer 3 side and a contact region 8 is a distance b, the distance b is equal to or longer than a half of the distance a. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、静電気保護回路などに用いられるＥＳＤ保護ダイオードに関する。
【０００２】
【従来の技術】
静電気を蓄積した人体などが半導体装置に触れた場合、電荷が半導体装置の入出力端子を介して内部に放電され、半導体装置内の素子が破壊されることがある。この静電気放電による素子の破壊現象は、静電破壊（ＥＳＤ：ＥｌｅｃｔｒｏＳｔａｔｉｃＤｅｓｔｒｕｃｔｉｏｎ）と呼ばれる。
【０００３】
このため、半導体装置においては、通常、静電破壊を防止するために、入出力端子と内部回路との間に保護回路が設けられている。この保護回路の構成を示す概略図を図３に示す。
【０００４】
電源電圧Ｖｃｃよりも高い過電圧が入力端子１０２に印加されたときには、ダイオード１０５が正方向に電流を逃し、過電圧を減衰する。また、接地電位ＧＮＤよりも低い過電圧が入力端子１０２に印加されたときには、ダイオード１０７が正方向に電流を逃し、過電圧を減衰する。そして、この減衰された過電圧が抵抗１０３を介して内部回路１０１に入力されることで、内部回路１０１の静電破壊保護が実現されている。この過電圧を減衰するために保護回路内に設けられたダイオード１０５、１０７は、ＥＳＤ保護ダイオードと呼ばれる。
【０００５】
次に、この従来のＥＳＤ保護ダイオードの構造について図１３および図１４を参照して説明する（例えば、特許文献１参照）。図１３は、従来のＥＳＤ保護ダイオードの構造を示す断面図であり、図１４は、従来のＥＳＤ保護ダイオードの構造を示す平面図である。図１４中のＡ−Ａ線に沿った断面図が図１３に対応している。なお、以下では、バイポーラトランジスタのコレクタとベースとによりダイオードを形成した場合を説明する。
【０００６】
Ｎ型シリコン基板２０１の上部にコレクタ層２０２が設けられている。このコレクタ層２０２は、Ｎ型シリコン基板２０１よりも不純物濃度が高いＮ型である。また、Ｎ型シリコン基板２０１の上部に、Ｐ型のベース層２０３がコレクタ層２０２に離間して設けられている。そして、このベース層２０３の上部に、Ｐ型のベースコンタクト層２０４、および、Ｎ型のエミッタ層２０５が離間して設けられている。また、このコレクタ層２０２とベース層２０３との間には、ＬＯＣＯＳ酸化膜２０６が設けられている。
【０００７】
Ｎ型シリコン基板２０１の上面には、シリコン酸化膜２０７が設けられている。このシリコン酸化膜２０７は、コレクタコンタクト領域２０８、ベースコンタクト領域２０９、および、エミッタコンタクト領域２１０に開口が設けられている。コレクタコンタクト領域２０８には、コレクタ電極２１１がコレクタ層２０２と接続して設けられている。また、ベースコンタクト領域２０９、および、エミッタコンタクト領域２１０には、ベース／エミッタ電極２１２がベースコンタクト層２０４およびエミッタ層２０５と接続して設けられ、これにより、バイポーラトランジスタのベースとエミッタとの電位が等しくなっている。
【０００８】
また、以上に説明した従来のＥＳＤ保護ダイオードにおいては、素子面積を小さくし、かつ、抵抗を低減するため、コレクタコンタクト領域２０８は、コレクタ層２０２のベース層２０３側の端から、コレクタコンタクト領域２０８とコレクタ層２０２との合わせ誤差を考慮した最小寸法で配置されている。
【特許文献１】
実開平４−１３０４３６号公報（第１頁、図２）
【０００９】
【発明が解決しようとする課題】
図３に示した保護回路においては、入力端子１０２に正の電圧が印加されても負の電圧が印加されても、常に、２つのダイオードのうちの１つは順方向動作するが、他の一つのダイオードは逆方向動作する。すなわち、保護回路においてはダイオードの逆方向動作が必然的になされ、図１３および図１４に示したＥＳＤ保護ダイオードのコレクタ−ベース間に逆方向の電圧が印加される。
【００１０】
静電気放電によりコレクタ−ベース間に逆方向の電圧が印加されると、不純物濃度の勾配が急峻なＮ型シリコン基板２０１とコレクタ層２０２との境界のうち、コレクタからベースまでの電流経路上であるコレクタ層２０２のベース層２０３側に電界集中が生じ、この点を起点にして発熱が起こる。
【００１１】
従来のＥＳＤ保護ダイオードにおいては、この発熱によりコレクタ電極２１１の金属材料が融点温度まで達し、コレクタ電極２１１の金属材料がシリコン基板表面に溶け込むことで素子が破壊されるという問題があった。
【００１２】
本発明は、以上の背景からなされたもので、電界集中による発熱に起因した電極材料の融解が抑制された、高いＥＳＤ耐量を有するＥＳＤ保護ダイオードを提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成させるために、本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第２の拡散層の上部に設けられた、不純物濃度が前記第２の拡散層の不純物濃度よりも高い第２導電型のコンタクト層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記コンタクト層上の第２のコンタクト領域において前記コンタクト層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００１４】
また、本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記第２の拡散層上の第２のコンタクト領域において前記第２の拡散層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下に、本発明に係るＥＳＤ保護ダイオードについての第１の実施の形態を図１乃至７を参照しながら説明する。
【００１６】
まず、本実施の形態に係るＥＳＤ保護ダイオードの構造を図１および図２を参照しながら説明する。図１は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図２は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図である。図２中のＡ−Ａ´線に沿った断面図が図１に対応している。なお、以下においては、半導体基体としてＮ型シリコン基板を例に挙げて説明する。また、以下では、バイポーラトランジスタのコレクタとベースとによりダイオードを形成した場合を説明する。
【００１７】
Ｎ型シリコン基板１の上部にコレクタ層２（第１の拡散層）が設けられている。このコレクタ層２は、Ｎ型シリコン基板１よりも不純物濃度が高いＮ型である。また、Ｎ型シリコン基板１の上部に、Ｐ型のベース層３（第２の拡散層）がコレクタ層２に離間して設けられている。そして、このベース層３の上部に、Ｐ型のベースコンタクト層４（コンタクト層）、および、Ｎ型のエミッタ層５（第３の拡散層）が離間して設けられている。また、このコレクタ層２とベース層３との間には、素子分離層であるＬＯＣＯＳ酸化膜６が設けられている。コレクタ層２とベース層３との間にＬＯＣＯＳ酸化膜６を設けると、コレクタからベースまでの電流経路をＬＯＣＯＳ酸化膜６の下へと迂回させることで、コレクタ層２とＮ型シリコン基板１との境界における電界集中を緩和し、電界集中による発熱を抑制することができる。
【００１８】
Ｎ型シリコン基板１の上面には、シリコン酸化膜７が設けられている。このシリコン酸化膜７は、コレクタコンタクト領域８（第１のコンタクト領域）、ベースコンタクト領域９（第２のコンタクト領域）、および、エミッタコンタクト領域１０に開口が設けられている。コレクタコンタクト領域８には、コレクタ電極１１（第１の電極）がコレクタ層２と接続して設けられている。また、ベースコンタクト領域９、および、エミッタコンタクト領域１０には、ベース／エミッタ電極１２（第２の電極）がベースコンタクト層４およびエミッタ層５と接続して設けられ、これにより、バイポーラトランジスタのベースとエミッタとの電位が等しくなっている。
【００１９】
ここで、コレクタ層２のコレクタ−ベース方向の幅をａとし、コレクタ層２のベース層３側の端とコレクタコンタクト領域８との距離をｂとすると、距離ｂが距離ａの半分以上となっている。すなわち、コレクタ層２が設けられた領域（以下、コレクタ領域）をベース層３からの距離によりベース層３から遠い領域と近い領域とに二等分した場合、コレクタコンタクト領域８が、コレクタ領域のうちのベース層３から遠い領域に設けられている。
【００２０】
また、以上に説明した本実施の形態に係るＥＳＤ保護ダイオードにおいては、バイポーラトランジスタのＰ型のベース（ベース層３）とＮ型のコレクタ（Ｎ型シリコン基板１およびコレクタ層２）によりダイオードが形成されている。
【００２１】
次に、本実施の形態に係るＥＳＤ保護ダイオードが設けられた保護回路の構成について図３を参照しながら説明する。図３は、本実施の形態に係る保護回路の構成を示す概略図である。
【００２２】
静電気放電から保護しようとする内部回路１０１と入力端子１０２との間に、入力端子１０１から入力される過電圧が直接に内部回路１０１に印加されることを防止する抵抗１０３が設けられている。そして、入力端子１０２と電極１０４との間にダイオード１０５が設けられ、入力端子１０２と電極１０６との間にダイオード１０７が設けられている。また、電極１０４には電源電圧Ｖｃｃが印加され、電極１０６は接地電位ＧＮＤに接地されている。ここで、ダイオード１０５、１０７がＥＳＤ保護ダイオードである。
【００２３】
本実施の形態に係るＥＳＤ保護ダイオードを、図３に示した保護回路においてダイオード１０５として用いる場合には、ベース／エミッタ電極１２を入力端子１０２に接続し、コレクタ電極１１を電極１０４に接続する。一方、ダイオード１０７として用いる場合には、コレクタ電極１１を入力端子１０２に接続し、ベース／エミッタ電極１２を電極１０６に接続する。
【００２４】
次に、本実施の形態に係るＥＳＤ保護ダイオードのＥＳＤ試験結果を図４に示す。斜線を施していないものは、マシンモデル（ＭＭ：ＭａｃｈｉｎｅＭｏｄｅｌ）により試験したものを示し、斜線を施したものは、人体モデル（ＨＢＭ：ＨｕｍａｎＢｏｄｙＭｏｄｅｌ）により試験したものを示している。縦軸は、それぞれのモデルにおけるＥＳＤ耐量を示している。なお、このＥＳＤ試験においては、ベース−コレクタ間に対して逆方向に印加する電圧を徐々に上げていき、ＥＳＤ試験前のダイオード特性からダイオード特性が変化した時点の電圧をＥＳＤ耐量としている。また、上述した距離ａと距離ｂとの関係を、本実施の形態に係るＥＳＤ保護ダイオードはｂ／ａ≒０．７８とし、図１３および図１４に示した従来のＥＳＤ保護ダイオードはｂ／ａ≒０．０８としている。従来のＥＳＤ保護ダイオードに比較して、本実施の形態に係るＥＳＤ保護ダイオードは、マシンモデル、人体モデルともに、ＥＳＤ耐量が大幅に向上されている。
【００２５】
静電気放電によりコレクタ−ベース間に逆方向の電圧が印加された場合、不純物濃度の勾配が急峻なコレクタ層２とＮ型シリコン基板１との境界のうち、コレクタからベースまでの電流経路上であるコレクタ層２のベース側に電界集中が生じ、この点を起点にして発熱が起こる。しかし、本実施の形態に係るＥＳＤ保護ダイオードは、発熱の起点となるコレクタ層２のベース側の端からコレクタ電極１１が十分に離間して設けられ、従来のＥＳＤ保護ダイオードに比較して、コレクタ電極１１の金属材料が融解温度まで到達しにくい。このため、本実施の形態に係るＥＳＤ保護ダイオードは、コレクタ電極１１の融解により素子が破壊されにくく、結果的に、高いＥＳＤ耐量を実現している。ＥＳＤ保護ダイオードのＥＳＤ耐量が向上すると、高い過電圧が入力端子１０２に印加された場合にもＥＳＤ保護ダイオードが破壊されることなく過電圧を減衰するため、より静電気の生じやすい環境において、静電気放電による過電圧から内部回路１０１を保護することが可能となる。
【００２６】
また、本実施の形態に係るＥＳＤ保護ダイオードは、バイポーラトランジスタをダイオードとして用いている。このため、回路構成に使用されていない予備のバイポーラトランジスタへの配線の追加により、本実施の形態に係るＥＳＤ保護ダイオードを容易に設けることができる。
【００２７】
次に、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を図５を参照しながら説明する。図５は、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。なお、図５中のＡ−Ａ´線に沿った断面図は図１に示したものと同一である。
【００２８】
コレクタ層２がベース層３を囲んで設けられている。コレクタ層２をベース層３を囲んで設けると、コレクタ層２とＮ型シリコン基板１との接触面積が大きくなり、順方向動作時の電流量を増大させることができる。
【００２９】
次に、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を図６および図７を参照しながら説明する。図６は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図７は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。図７中のＡ−Ａ´線に沿った断面図が図６に対応している。
【００３０】
図１および図２中に示したベース層３およびベースコンタクト層４に代えて、ベース層１３（第２の拡散層）が設けられている。そして、ベースコンタクト領域９、および、エミッタコンタクト領域１０には、ベース／エミッタ電極１２（第２の電極）がベース層１３およびエミッタ層５と接続して設けられている。なお、ベース層１３の不純物濃度は、ベース層１３とベース／エミッタ電極１２とのコンタクト抵抗を低減するため、ベース層３の不純物濃度よりも高くする方が望ましい。
【００３１】
なお、本実施の形態の説明においては、本実施の形態に係るＥＳＤ保護ダイオードが設けられる保護回路の構成を図３に示しているが、保護回路の回路構成は、これに限られない。
【００３２】
また、本実施の形態においては、Ｎ型シリコン基板１を半導体基体としているが、これに限られない。例えば、Ｐ型シリコン基板を半導体基体としても構わない。この場合、各層の導電型を反対にすることにより、本実施の形態に説明した場合と同様の効果が得られる。また、Ｎ型シリコン基板１の上部にＰ型埋め込み層を設け、このＰ型埋め込み層の上に形成したＮ型エピタキシャル層を半導体基体としても構わない。
【００３３】
更に、本実施の形態においては、エミッタとベースとの電位を共通としているが、これに限られない。例えば、本実施の形態においてエミッタとベースとを等電位としない場合でも、以上に説明したバイポーラトランジスタはダイオードとして動作し、本実施の形態と同様の効果を得ることができる。
【００３４】
更に、本実施の形態においては、コレクタコンタクト領域８が複数箇所に設けられ、コレクタ電極１１がコレクタ層２と複数箇所において接続しているが、これに限られない。コレクタコンタクト領域８が１箇所にのみ設けられ、コレクタ電極１１がコレクタ層２と１箇所において接続していても構わない。
【００３５】
更に、本実施の形態においては、コレクタ電極１１の電極材料を金属材料としているが、これに限られない。
（第２の実施の形態）
以下に、本発明に係るＥＳＤ保護ダイオードについての第２の実施の形態を図８乃至１２を参照しながら説明する。なお、本実施の形態に係るＥＳＤ保護ダイオードも、第１の実施の形態同様、図３に例示した保護回路内に設けられる。
【００３６】
まず、本実施の形態に係るＥＳＤ保護ダイオードの構造を図８および図９を参照しながら説明する。図８は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図９は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図である。図９中のＡ−Ａ´線に沿った断面図が図８に対応している。
【００３７】
Ｎ型シリコン基板１４の上部にＮ型拡散層１５（第１の拡散層）が設けられている。このＮ型拡散層１５は、Ｎ型シリコン基板１４よりも不純物濃度が高いＮ型である。また、Ｎ型シリコン基板１４の上部に、Ｐ型拡散層１６（第２の拡散層）がＮ型拡散層１５に離間して設けられている。
【００３８】
Ｎ型シリコン基板１４の上面には、シリコン酸化膜１７が設けられている。このシリコン酸化膜１７は、コンタクト領域１８、１９に開口が設けられている。コンタクト領域１８（第１のコンタクト領域）には、電極２０（第１の電極）がＮ型拡散層１５と接続して設けられ、コンタクト領域１９（第２のコンタクト領域）には、電極２１（第２の電極）がＰ型拡散層１６と接続して設けられている。
【００３９】
ここで、Ｎ型拡散層１５の幅をａとし、Ｎ型拡散層１５のＰ型拡散層１６側の端とコンタクト領域との距離をｂとすると、距離ｂが距離ａの半分以上となっている。すなわち、Ｎ型拡散層１５が設けられた領域（以下、Ｎ＋半導体領域）をＰ型拡散層１６からの距離によりＰ型拡散層から遠い領域と近い領域とに二等分した場合、電極２０が、Ｎ＋半導体領域のうちのＰ型拡散層１６から遠い領域に設けられている。
【００４０】
また、本実施の形態に係るＥＳＤ保護ダイオードを、図１に例示した保護回路においてダイオード１０５として用いる場合には、電極２１を入力端子１０２に接続し、電極２０を電極１０４に接続する。一方、ダイオード１０７として用いる場合には、電極２０を入力端子１０２に接続し、電極２１を電極１０６に接続する。
【００４１】
以上において説明した本実施の形態に係るＥＳＤ保護ダイオードは、発熱の起点となるＮ型拡散層１５のＰ型拡散層１６側の端から電極２０が十分に離間して設けられている。このため、本実施の形態に係るＥＳＤ保護ダイオードは、第１の実施の形態と同様の効果を得ることができる。
【００４２】
また、本実施の形態に係るＥＳＤ保護ダイオードは、バイポーラトランジスタをダイオードとして用いる場合に比較して、素子面積を小さくすることができる。
【００４３】
次に、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を図１０を参照しながら説明する。図１０は、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。なお、図１０中のＡ−Ａ´線に沿った断面図は図８に示したものと同一である。
【００４４】
Ｎ型拡散層１５がＰ型拡散層１６を囲んで設けられている。Ｎ型拡散層１５をＰ型拡散層１６を囲んで設けると、Ｎ型拡散層１５とＮ型シリコン基板１４との接触面積が大きくなり、順方向動作時の電流量を増大させることができる。
【００４５】
次に、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を図１１および図１２を参照しながら説明する。図１１は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図１２は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。図１２中のＡ−Ａ´線に沿った断面図が図１１に対応している。
【００４６】
図８および図９中に示したＰ型拡散層１６に代えて、Ｐ型拡散層２２（第２の拡散層）およびコンタクト層２３が設けられている。そして、コンタクト領域１９には、電極２１（第２の電極）がコンタクト層２３と接続して設けられている。ここで、コンタクト層２３は、Ｐ型拡散層２２よりも不純物濃度が高いＰ型である。
【００４７】
なお、本実施の形態においては、Ｎ型シリコン基板１を半導体基体としているが、第１の実施の形態同様、これに限られない。例えば、Ｎ型シリコン基板１の上部に設けられたＰ型の拡散層を半導体基体としても構わない。
【００４８】
また、本実施の形態においては、Ｎ型拡散層１５とＰ型拡散層１６との間に素子分離層を設けていないが、第１の実施の形態におけるＬＯＣＯＳ酸化膜６のような素子分離層をＮ型拡散層１５とＰ型拡散層１６との間に設けてもよい。Ｎ型拡散層１５とＰ型拡散層１６との間に素子分離層を設けると、Ｎ型拡散層１５からＰ型拡散層１６までの電流経路を素子分離層の下へと迂回させることで、Ｎ型拡散層１５とＮ型シリコン基板１４との境界における電界集中を緩和し、電界集中による発熱を抑制することができる。
【００４９】
更に、本実施の形態においては、コンタクト領域１８が複数箇所に設けられ、電極２０がＮ型拡散層１５と複数箇所において接続しているが、これに限られない。コンタクト領域１８が１箇所にのみ設けられ、電極２０がＮ型拡散層１５と１箇所において接続していても構わない。
【００５０】
更に、本実施の形態においては、コレクタ電極１１の電極材料を金属材料としているが、第１の実施の形態同様、これに限られない。
【００５１】
本発明は、実施段階ではその要旨を変更しない範囲で種々に変形することが可能である。
【００５２】
以上、詳述したように、本発明に係るＥＳＤ保護ダイオードの特徴をまとめると以下の通りになる。
【００５３】
本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第２の拡散層の上部に設けられた、不純物濃度が前記第２の拡散層の不純物濃度よりも高い第２導電型のコンタクト層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記コンタクト層上の第２のコンタクト領域において前記コンタクト層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００５４】
また、本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記第２の拡散層上の第２のコンタクト領域において前記第２の拡散層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００５５】
更に、本発明に係るＥＳＤ保護ダイオードは、前記第２の拡散層の上部に設けられた第１導電型の第３の拡散層を更に具備することを特徴としている。
【００５６】
更に、本発明に係るＥＳＤ保護ダイオードは、前記第１の拡散層と前記第２の拡散層との間に設けられた素子分離層を更に具備することを特徴としている。
【００５７】
更に、本発明に係るＥＳＤ保護ダイオードは、前記第１の拡散層が前記第２の拡散層を囲んで設けられたことを特徴としている。
【００５８】
【発明の効果】
本発明によれば、電界集中による発熱に起因した電極材料の融解が抑制された、高いＥＳＤ耐量を有するＥＳＤ保護ダイオードを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図２】本発明の第１の実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図３】本発明の第１の実施の形態に係る保護回路の構成を示す概略図。
【図４】本発明の第１の実施の形態に係るＥＳＤ保護ダイオードの静電破壊試験結果を示すグラフ。
【図５】本発明の第１の実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図６】本発明の第１の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図７】本発明の第１の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図８】本発明の第２の実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図９】本発明の第２の実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図１０】本発明の第２の実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図１１】本発明の第２の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図１２】本発明の第２の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図１３】従来のＥＳＤ保護ダイオードの構造を示す断面図。
【図１４】従来のＥＳＤ保護ダイオードの構造を示す平面図。
【符号の説明】
１、１４…Ｎ型シリコン基板
２…コレクタ層
３…ベース層
４…ベースコンタクト層
５…エミッタ層
６…ＬＯＣＯＳ酸化膜
７…シリコン酸化膜
８…コレクタコンタクト領域
９…ベースコンタクト領域
１０…エミッタコンタクト領域
１１…コレクタ電極
１２…ベース／エミッタ電極
１５…Ｎ型拡散層
１６、２２…Ｐ型拡散層
１７…シリコン酸化膜
１８、１９…コンタクト領域
２０、２１…電極
２３…コンタクト層
１０１…内部回路
１０２…入力端子
１０３…抵抗
１０４、１０６…電極
１０５、１０７…ダイオード[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly, to an ESD protection diode used for an electrostatic protection circuit and the like.
[0002]
[Prior art]
When a human body or the like that has accumulated static electricity touches a semiconductor device, electric charges are discharged to the inside through input / output terminals of the semiconductor device, and an element in the semiconductor device may be destroyed. This destruction phenomenon of the element due to the electrostatic discharge is called electrostatic destruction (ESD: Electro Static Destruction).
[0003]
For this reason, a semiconductor device is usually provided with a protection circuit between an input / output terminal and an internal circuit in order to prevent electrostatic breakdown. FIG. 3 is a schematic diagram showing the configuration of this protection circuit.
[0004]
When an overvoltage higher than the power supply voltage Vcc is applied to the input terminal 102, the diode 105 misses the current in the positive direction and attenuates the overvoltage. When an overvoltage lower than the ground potential GND is applied to the input terminal 102, the diode 107 misses the current in the positive direction and attenuates the overvoltage. The attenuated overvoltage is input to the internal circuit 101 via the resistor 103, so that the internal circuit 101 is protected from electrostatic breakdown. The diodes 105 and 107 provided in the protection circuit to attenuate this overvoltage are called ESD protection diodes.
[0005]
Next, the structure of this conventional ESD protection diode will be described with reference to FIGS. 13 and 14 (for example, see Patent Document 1). FIG. 13 is a sectional view showing the structure of a conventional ESD protection diode, and FIG. 14 is a plan view showing the structure of a conventional ESD protection diode. A cross-sectional view along the line AA in FIG. 14 corresponds to FIG. Hereinafter, a case where a diode is formed by the collector and the base of the bipolar transistor will be described.
[0006]
A collector layer 202 is provided on an N-type silicon substrate 201. This collector layer 202 is N-type having a higher impurity concentration than the N-type silicon substrate 201. A P-type base layer 203 is provided above the N-type silicon substrate 201 so as to be separated from the collector layer 202. On the base layer 203, a P-type base contact layer 204 and an N-type emitter layer 205 are provided separately. A LOCOS oxide film 206 is provided between the collector layer 202 and the base layer 203.
[0007]
On the upper surface of the N-type silicon substrate 201, a silicon oxide film 207 is provided. The silicon oxide film 207 has openings in the collector contact region 208, the base contact region 209, and the emitter contact region 210. The collector contact region 208 is provided with a collector electrode 211 connected to the collector layer 202. In the base contact region 209 and the emitter contact region 210, a base / emitter electrode 212 is provided so as to be connected to the base contact layer 204 and the emitter layer 205, whereby the potential of the base and the emitter of the bipolar transistor is changed. Are equal.
[0008]
In the conventional ESD protection diode described above, the collector contact region 208 is formed from the end of the collector layer 202 on the base layer 203 side in order to reduce the element area and reduce the resistance. And the collector layer 202 is arranged with a minimum dimension in consideration of an alignment error.
[Patent Document 1]
Japanese Utility Model Laid-Open No. 4-130436 (page 1, FIG. 2)
[0009]
[Problems to be solved by the invention]
In the protection circuit shown in FIG. 3, one of the two diodes always operates in the forward direction regardless of whether a positive voltage is applied to the input terminal 102 or a negative voltage is applied to the input terminal 102. One diode operates in the reverse direction. That is, in the protection circuit, a reverse operation of the diode is inevitably performed, and a reverse voltage is applied between the collector and the base of the ESD protection diode shown in FIGS.
[0010]
When a reverse voltage is applied between the collector and the base by electrostatic discharge, the boundary between the N-type silicon substrate 201 and the collector layer 202 having a steep impurity concentration gradient is on the current path from the collector to the base. An electric field concentration occurs on the base layer 203 side of the collector layer 202, and heat is generated starting from this point.
[0011]
In the conventional ESD protection diode, there is a problem that the metal material of the collector electrode 211 reaches the melting point temperature due to this heat generation, and the metal material of the collector electrode 211 melts into the surface of the silicon substrate, so that the element is destroyed.
[0012]
The present invention has been made in view of the above background, and an object of the present invention is to provide an ESD protection diode having a high ESD resistance, in which melting of an electrode material due to heat generation due to electric field concentration is suppressed.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, an ESD protection diode according to the present invention includes a first conductive type semiconductor substrate and a first conductive type semiconductor substrate provided above the semiconductor substrate and having an impurity concentration higher than that of the semiconductor substrate. A first diffusion layer of a conductivity type, a second diffusion layer of a second conductivity type provided above the semiconductor substrate and spaced apart from the first diffusion layer; A second conductivity type contact layer having an impurity concentration higher than the impurity concentration of the second diffusion layer, and connecting to the first diffusion layer in a first contact region on the first diffusion layer; And a second electrode connected to the contact layer in a second contact region on the contact layer, wherein a width of the first diffusion layer is reduced. Distance a, and the first diffusion layer If the distance between the the end of the second diffusion layer side first contact region and the distance b, is characterized in that the distance b is equal to or more than half of the distance a.
[0014]
Further, the ESD protection diode according to the present invention is a semiconductor substrate of a first conductivity type, and a first conductivity type semiconductor substrate provided on the semiconductor substrate and having an impurity concentration higher than that of the semiconductor substrate. A diffusion layer, a second conductivity type second diffusion layer provided above the semiconductor substrate and spaced apart from the first diffusion layer, and a first contact region on the first diffusion layer. A first electrode provided in connection with the first diffusion layer, and a second electrode provided in connection with the second diffusion layer in a second contact region on the second diffusion layer. Where the width of the first diffusion layer is distance a, and the distance between the end of the first diffusion layer on the second diffusion layer side and the first contact region is distance b. The distance b is at least half of the distance a.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
(First Embodiment)
Hereinafter, a first embodiment of an ESD protection diode according to the present invention will be described with reference to FIGS.
[0016]
First, the structure of the ESD protection diode according to the present embodiment will be described with reference to FIGS. FIG. 1 is a sectional view showing the structure of the ESD protection diode according to the present embodiment, and FIG. 2 is a plan view showing the structure of the ESD protection diode according to the present embodiment. A cross-sectional view along the line AA ′ in FIG. 2 corresponds to FIG. Hereinafter, an N-type silicon substrate will be described as an example of a semiconductor substrate. Hereinafter, a case where a diode is formed by the collector and the base of the bipolar transistor will be described.
[0017]
A collector layer 2 (first diffusion layer) is provided on an N-type silicon substrate 1. The collector layer 2 is N-type having a higher impurity concentration than the N-type silicon substrate 1. Further, a P-type base layer 3 (second diffusion layer) is provided above the N-type silicon substrate 1 so as to be separated from the collector layer 2. Above the base layer 3, a P-type base contact layer 4 (contact layer) and an N-type emitter layer 5 (third diffusion layer) are provided separately. A LOCOS oxide film 6 as an element isolation layer is provided between the collector layer 2 and the base layer 3. When the LOCOS oxide film 6 is provided between the collector layer 2 and the base layer 3, the current path from the collector to the base is bypassed below the LOCOS oxide film 6, so that the collector layer 2 and the N-type silicon substrate 1 Of the electric field at the boundary of, and the heat generation due to the electric field concentration can be suppressed.
[0018]
On the upper surface of the N-type silicon substrate 1, a silicon oxide film 7 is provided. The silicon oxide film 7 has openings in the collector contact region 8 (first contact region), the base contact region 9 (second contact region), and the emitter contact region 10. In the collector contact region 8, a collector electrode 11 (first electrode) is provided so as to be connected to the collector layer 2. In the base contact region 9 and the emitter contact region 10, a base / emitter electrode 12 (second electrode) is provided in connection with the base contact layer 4 and the emitter layer 5, whereby the base of the bipolar transistor is provided. And the emitter have the same potential.
[0019]
Here, assuming that the width of the collector layer 2 in the collector-base direction is a, and the distance between the end of the collector layer 2 on the base layer 3 side and the collector contact region 8 is b, the distance b is at least half of the distance a. ing. That is, when the region where the collector layer 2 is provided (hereinafter, the collector region) is bisected into a region far from the base layer 3 and a region near the base layer 3 according to the distance from the base layer 3, the collector contact region 8 becomes the collector region. It is provided in a region far from the base layer 3.
[0020]
In the above-described ESD protection diode according to the present embodiment, a diode is formed by the P-type base (base layer 3) and the N-type collector (N-type silicon substrate 1 and collector layer 2) of the bipolar transistor. Have been.
[0021]
Next, a configuration of a protection circuit provided with an ESD protection diode according to the present embodiment will be described with reference to FIG. FIG. 3 is a schematic diagram showing a configuration of the protection circuit according to the present embodiment.
[0022]
Between the internal circuit 101 to be protected from electrostatic discharge and the input terminal 102, a resistor 103 for preventing an overvoltage input from the input terminal 101 from being directly applied to the internal circuit 101 is provided. A diode 105 is provided between the input terminal 102 and the electrode 104, and a diode 107 is provided between the input terminal 102 and the electrode 106. The power supply voltage Vcc is applied to the electrode 104, and the electrode 106 is grounded to the ground potential GND. Here, the diodes 105 and 107 are ESD protection diodes.
[0023]
When the ESD protection diode according to the present embodiment is used as the diode 105 in the protection circuit shown in FIG. 3, the base / emitter electrode 12 is connected to the input terminal 102, and the collector electrode 11 is connected to the electrode 104. On the other hand, when used as a diode 107, the collector electrode 11 is connected to the input terminal 102, and the base / emitter electrode 12 is connected to the electrode 106.
[0024]
Next, FIG. 4 shows an ESD test result of the ESD protection diode according to the present embodiment. Those without hatching indicate those tested by a machine model (MM: Machine Model), and those with hatching indicate those tested by a human body model (HBM). The vertical axis indicates the ESD tolerance of each model. In this ESD test, the voltage applied in the reverse direction between the base and the collector is gradually increased, and the voltage at the time when the diode characteristics change from the diode characteristics before the ESD test is regarded as the ESD tolerance. Further, the relationship between the distance a and the distance b is set to b / a は 0.78 for the ESD protection diode according to the present embodiment, and b / a for the conventional ESD protection diode shown in FIGS. 13 and 14. $ 0.08. Compared with the conventional ESD protection diode, the ESD protection diode according to the present embodiment has significantly improved ESD resistance in both the machine model and the human body model.
[0025]
When a reverse voltage is applied between the collector and the base by electrostatic discharge, the boundary between the collector layer 2 and the N-type silicon substrate 1 having a steep impurity concentration gradient is on the current path from the collector to the base. Electric field concentration occurs on the base side of the collector layer 2, and heat is generated from this point. However, in the ESD protection diode according to the present embodiment, the collector electrode 11 is provided sufficiently away from the end of the collector layer 2 on the base side, which is a starting point of heat generation. It is difficult for the metal material of the electrode 11 to reach the melting temperature. For this reason, in the ESD protection diode according to the present embodiment, the element is not easily broken due to the melting of the collector electrode 11, and as a result, a high ESD resistance is realized. When the ESD withstand voltage of the ESD protection diode is improved, even if a high overvoltage is applied to the input terminal 102, the overvoltage is attenuated without damaging the ESD protection diode. , The internal circuit 101 can be protected.
[0026]
Further, the ESD protection diode according to the present embodiment uses a bipolar transistor as a diode. Therefore, the ESD protection diode according to the present embodiment can be easily provided by adding a wiring to a spare bipolar transistor not used in the circuit configuration.
[0027]
Next, the structure of an ESD protection diode according to a first modification of the present embodiment will be described with reference to FIG. FIG. 5 is a plan view showing a structure of an ESD protection diode according to a first modification of the present embodiment. The cross-sectional view along the line AA 'in FIG. 5 is the same as that shown in FIG.
[0028]
A collector layer 2 is provided surrounding the base layer 3. When the collector layer 2 is provided so as to surround the base layer 3, the contact area between the collector layer 2 and the N-type silicon substrate 1 increases, and the amount of current during forward operation can be increased.
[0029]
Next, the structure of an ESD protection diode according to a second modification of the present embodiment will be described with reference to FIGS. FIG. 6 is a cross-sectional view illustrating a structure of an ESD protection diode according to a second modification of the present embodiment. FIG. 7 is a cross-sectional view illustrating a structure of the ESD protection diode according to the second modification of the present embodiment. FIG. A cross-sectional view along the line AA ′ in FIG. 7 corresponds to FIG.
[0030]
A base layer 13 (second diffusion layer) is provided instead of base layer 3 and base contact layer 4 shown in FIGS. 1 and 2. In the base contact region 9 and the emitter contact region 10, a base / emitter electrode 12 (second electrode) is provided so as to be connected to the base layer 13 and the emitter layer 5. Note that the impurity concentration of the base layer 13 is preferably higher than the impurity concentration of the base layer 3 in order to reduce the contact resistance between the base layer 13 and the base / emitter electrode 12.
[0031]
In the description of the present embodiment, FIG. 3 shows the structure of a protection circuit provided with the ESD protection diode according to this embodiment; however, the circuit structure of the protection circuit is not limited to this.
[0032]
Further, in the present embodiment, the N-type silicon substrate 1 is used as a semiconductor base, but is not limited to this. For example, a P-type silicon substrate may be used as the semiconductor substrate. In this case, by reversing the conductivity type of each layer, the same effect as that described in the present embodiment can be obtained. Further, a P-type buried layer may be provided on the N-type silicon substrate 1, and the N-type epitaxial layer formed on the P-type buried layer may be used as a semiconductor substrate.
[0033]
Further, in the present embodiment, the potential of the emitter and the potential of the base are common, but the present invention is not limited to this. For example, even when the potential of the emitter and the base are not equal in this embodiment, the above-described bipolar transistor operates as a diode, and the same effect as that of this embodiment can be obtained.
[0034]
Furthermore, in the present embodiment, the collector contact region 8 is provided at a plurality of locations, and the collector electrode 11 is connected to the collector layer 2 at a plurality of locations. However, the present invention is not limited to this. The collector contact region 8 may be provided only at one place, and the collector electrode 11 may be connected to the collector layer 2 at one place.
[0035]
Furthermore, in the present embodiment, the electrode material of the collector electrode 11 is a metal material, but is not limited to this.
(Second embodiment)
Hereinafter, a second embodiment of the ESD protection diode according to the present invention will be described with reference to FIGS. Note that, similarly to the first embodiment, the ESD protection diode according to the present embodiment is also provided in the protection circuit illustrated in FIG.
[0036]
First, the structure of the ESD protection diode according to the present embodiment will be described with reference to FIGS. FIG. 8 is a cross-sectional view illustrating the structure of the ESD protection diode according to the present embodiment, and FIG. 9 is a plan view illustrating the structure of the ESD protection diode according to the present embodiment. A cross-sectional view along the line AA ′ in FIG. 9 corresponds to FIG.
[0037]
An N-type diffusion layer 15 (first diffusion layer) is provided above the N-type silicon substrate 14. This N-type diffusion layer 15 is an N-type having a higher impurity concentration than the N-type silicon substrate 14. A P-type diffusion layer 16 (second diffusion layer) is provided above the N-type silicon substrate 14 so as to be separated from the N-type diffusion layer 15.
[0038]
On the upper surface of the N-type silicon substrate 14, a silicon oxide film 17 is provided. The silicon oxide film 17 has openings in the contact regions 18 and 19. An electrode 20 (first electrode) is provided in the contact region 18 (first contact region) in connection with the N-type diffusion layer 15, and an electrode 21 (second contact region) is provided in the contact region 19 (second contact region). A second electrode is provided in connection with the P-type diffusion layer 16.
[0039]
Here, assuming that the width of the N-type diffusion layer 15 is a and the distance between the end of the N-type diffusion layer 15 on the P-type diffusion layer 16 side and the contact region is b, the distance b is at least half of the distance a. I have. That is, when the region in which the N-type diffusion layer 15 is provided (hereinafter referred to as N + semiconductor region) is bisected into a region far from the P-type diffusion layer and a region near the P-type diffusion layer according to the distance from the P-type diffusion layer 16, , N + semiconductor regions in a region far from the P-type diffusion layer 16.
[0040]
When the ESD protection diode according to the present embodiment is used as the diode 105 in the protection circuit illustrated in FIG. 1, the electrode 21 is connected to the input terminal 102, and the electrode 20 is connected to the electrode 104. On the other hand, when used as the diode 107, the electrode 20 is connected to the input terminal 102, and the electrode 21 is connected to the electrode 106.
[0041]
In the ESD protection diode according to the present embodiment described above, the electrode 20 is provided sufficiently away from the end of the N-type diffusion layer 15 on the P-type diffusion layer 16 side, which is the starting point of heat generation. Therefore, the ESD protection diode according to the present embodiment can obtain the same effects as those of the first embodiment.
[0042]
Further, the ESD protection diode according to the present embodiment can reduce the element area as compared with the case where a bipolar transistor is used as a diode.
[0043]
Next, the structure of an ESD protection diode according to a first modification of the present embodiment will be described with reference to FIG. FIG. 10 is a plan view showing a structure of an ESD protection diode according to a first modification of the present embodiment. The cross-sectional view along the line AA 'in FIG. 10 is the same as that shown in FIG.
[0044]
An N-type diffusion layer 15 is provided surrounding the P-type diffusion layer 16. When the N-type diffusion layer 15 is provided so as to surround the P-type diffusion layer 16, the contact area between the N-type diffusion layer 15 and the N-type silicon substrate 14 increases, and the amount of current during forward operation can be increased.
[0045]
Next, the structure of an ESD protection diode according to a second modification of the present embodiment will be described with reference to FIGS. FIG. 11 is a cross-sectional view illustrating a structure of an ESD protection diode according to a second modification of the present embodiment. FIG. 12 is a cross-sectional view illustrating a structure of the ESD protection diode according to a second modification of the present embodiment. FIG. A sectional view taken along line AA ′ in FIG. 12 corresponds to FIG.
[0046]
Instead of P-type diffusion layer 16 shown in FIGS. 8 and 9, P-type diffusion layer 22 (second diffusion layer) and contact layer 23 are provided. In the contact region 19, an electrode 21 (second electrode) is provided so as to be connected to the contact layer 23. Here, the contact layer 23 is a P-type having a higher impurity concentration than the P-type diffusion layer 22.
[0047]
Note that, in the present embodiment, the N-type silicon substrate 1 is used as a semiconductor base, but is not limited to this as in the first embodiment. For example, a P-type diffusion layer provided on the N-type silicon substrate 1 may be used as a semiconductor substrate.
[0048]
In the present embodiment, no element isolation layer is provided between the N-type diffusion layer 15 and the P-type diffusion layer 16, but the element isolation layer such as the LOCOS oxide film 6 in the first embodiment is provided. May be provided between the N-type diffusion layer 15 and the P-type diffusion layer 16. When an element isolation layer is provided between the N-type diffusion layer 15 and the P-type diffusion layer 16, the current path from the N-type diffusion layer 15 to the P-type diffusion layer 16 is detoured below the element isolation layer. Electric field concentration at the boundary between the N-type diffusion layer 15 and the N-type silicon substrate 14 can be reduced, and heat generation due to electric field concentration can be suppressed.
[0049]
Furthermore, in the present embodiment, the contact region 18 is provided at a plurality of locations, and the electrode 20 is connected to the N-type diffusion layer 15 at a plurality of locations, but is not limited thereto. The contact region 18 may be provided only at one place, and the electrode 20 may be connected to the N-type diffusion layer 15 at one place.
[0050]
Further, in the present embodiment, the electrode material of the collector electrode 11 is a metal material, but is not limited to this as in the first embodiment.
[0051]
The present invention can be variously modified in the implementation stage without changing the gist.
[0052]
As described above, the features of the ESD protection diode according to the present invention are summarized as follows.
[0053]
An ESD protection diode according to the present invention is a semiconductor substrate of a first conductivity type, and a first diffusion layer of a first conductivity type provided above the semiconductor substrate and having an impurity concentration higher than that of the semiconductor substrate. A second diffusion layer of a second conductivity type provided on the semiconductor substrate at a distance from the first diffusion layer; and an impurity concentration provided on the second diffusion layer, wherein the impurity concentration is A contact layer of a second conductivity type higher than the impurity concentration of the second diffusion layer, and a first contact region provided on the first contact region on the first diffusion layer and connected to the first diffusion layer. An electrode, and a second electrode provided in the second contact region on the contact layer so as to be connected to the contact layer, wherein the width of the first diffusion layer is a distance a, and the first An end of the diffusion layer on the second diffusion layer side and the first diffusion layer; When the distance between the contact area and the distance b, is characterized in that the distance b is equal to or more than half of the distance a.
[0054]
Further, the ESD protection diode according to the present invention is a semiconductor substrate of a first conductivity type, and a first conductivity type semiconductor substrate provided on the semiconductor substrate and having an impurity concentration higher than that of the semiconductor substrate. A diffusion layer, a second conductivity type second diffusion layer provided above the semiconductor substrate and spaced apart from the first diffusion layer, and a first contact region on the first diffusion layer. A first electrode provided in connection with the first diffusion layer, and a second electrode provided in connection with the second diffusion layer in a second contact region on the second diffusion layer. Where the width of the first diffusion layer is distance a, and the distance between the end of the first diffusion layer on the second diffusion layer side and the first contact region is distance b. The distance b is at least half of the distance a.
[0055]
Further, the ESD protection diode according to the present invention is characterized in that the ESD protection diode further includes a third diffusion layer of the first conductivity type provided above the second diffusion layer.
[0056]
Further, the ESD protection diode according to the present invention is characterized by further comprising an element isolation layer provided between the first diffusion layer and the second diffusion layer.
[0057]
Furthermore, the ESD protection diode according to the present invention is characterized in that the first diffusion layer is provided so as to surround the second diffusion layer.
[0058]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the melting of the electrode material resulting from the heat generation by electric field concentration can be suppressed, and the ESD protection diode with high ESD tolerance can be provided.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a structure of an ESD protection diode according to a first embodiment of the present invention.
FIG. 2 is a plan view showing the structure of the ESD protection diode according to the first embodiment of the present invention.
FIG. 3 is a schematic diagram showing a configuration of a protection circuit according to the first embodiment of the present invention.
FIG. 4 is a graph showing a result of an electrostatic breakdown test of the ESD protection diode according to the first embodiment of the present invention.
FIG. 5 is a plan view showing the structure of an ESD protection diode according to a first modification of the first embodiment of the present invention.
FIG. 6 is a sectional view showing the structure of an ESD protection diode according to a second modification of the first embodiment of the present invention.
FIG. 7 is a plan view showing a structure of an ESD protection diode according to a second modification of the first embodiment of the present invention.
FIG. 8 is a sectional view showing a structure of an ESD protection diode according to a second embodiment of the present invention.
FIG. 9 is a plan view showing a structure of an ESD protection diode according to a second embodiment of the present invention.
FIG. 10 is a plan view showing a structure of an ESD protection diode according to a first modification of the second embodiment of the present invention.
FIG. 11 is a sectional view showing a structure of an ESD protection diode according to a second modification of the second embodiment of the present invention.
FIG. 12 is a plan view showing the structure of an ESD protection diode according to a second modification of the second embodiment of the present invention.
FIG. 13 is a sectional view showing the structure of a conventional ESD protection diode.
FIG. 14 is a plan view showing the structure of a conventional ESD protection diode.
[Explanation of symbols]
1, 14 ... N-type silicon substrate
2 ... Collector layer
3. Base layer
4: Base contact layer
5 ... Emitter layer
6 LOCOS oxide film
7 ... Silicon oxide film
8 ... Collector contact area
9 ... Base contact area
10 ... Emitter contact area
11 Collector electrode
12 ... Base / emitter electrode
15 ... N-type diffusion layer
16, 22 ... P-type diffusion layer
17 ... Silicon oxide film
18, 19 ... contact area
20, 21 ... electrodes
23 contact layer
101 ... Internal circuit
102 ... input terminal
103 ... resistance
104, 106 ... electrodes
105, 107 ... diodes

Claims

A semiconductor substrate of a first conductivity type;
A first diffusion layer of a first conductivity type having an impurity concentration higher than the impurity concentration of the semiconductor substrate, provided above the semiconductor substrate;
A second diffusion layer of a second conductivity type, which is provided above the semiconductor substrate and is spaced apart from the first diffusion layer;
A second conductivity type contact layer provided above the second diffusion layer and having an impurity concentration higher than that of the second diffusion layer;
A first electrode provided in connection with the first diffusion layer in a first contact region on the first diffusion layer;
A second electrode provided in connection with the contact layer in a second contact region on the contact layer,
When the width of the first diffusion layer is distance a and the distance between the end of the first diffusion layer on the second diffusion layer side and the first contact region is distance b, the distance b is An ESD protection diode, wherein the distance is at least half of the distance a.

A semiconductor substrate of a first conductivity type;
A first diffusion layer of a first conductivity type having an impurity concentration higher than the impurity concentration of the semiconductor substrate, provided above the semiconductor substrate;
A second diffusion layer of a second conductivity type, which is provided above the semiconductor substrate and is spaced apart from the first diffusion layer;
A first electrode provided in connection with the first diffusion layer in a first contact region on the first diffusion layer;
A second electrode provided in a second contact region on the second diffusion layer and connected to the second diffusion layer;
When the width of the first diffusion layer is distance a and the distance between the end of the first diffusion layer on the second diffusion layer side and the first contact region is distance b, the distance b is An ESD protection diode, wherein the distance is at least half of the distance a.

3. The ESD protection diode according to claim 1, further comprising a third diffusion layer of a first conductivity type provided above the second diffusion layer. 4.

4. The ESD protection diode according to claim 1, further comprising an element isolation layer provided between the first diffusion layer and the second diffusion layer. 5.

The ESD protection diode according to any one of claims 1 to 4, wherein the first diffusion layer is provided so as to surround the second diffusion layer.