JP2004221136A - レジストパターン形成方法およびこれを用いた半導体装置の製造方法。 - Google Patents
レジストパターン形成方法およびこれを用いた半導体装置の製造方法。 Download PDFInfo
- Publication number
- JP2004221136A JP2004221136A JP2003003584A JP2003003584A JP2004221136A JP 2004221136 A JP2004221136 A JP 2004221136A JP 2003003584 A JP2003003584 A JP 2003003584A JP 2003003584 A JP2003003584 A JP 2003003584A JP 2004221136 A JP2004221136 A JP 2004221136A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- resist
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】傾きやパターン倒れのないレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供する。
【解決手段】レジストパターンの少なくとも一部のパターン１３が、被加工基板に対して垂直方向より傾きをなしている場合において、パターン１３が傾いている側のパターン側壁部１３ｂとは反対側のパターン側壁部１３ａに電子線１４を照射することによって、パターン１３を被加工基板に対して略垂直であるようにすることができる。電子線１４は、パターン１３と被加工基板との界面付近に照射することが好ましい。
【選択図】 図７
【解決手段】レジストパターンの少なくとも一部のパターン１３が、被加工基板に対して垂直方向より傾きをなしている場合において、パターン１３が傾いている側のパターン側壁部１３ｂとは反対側のパターン側壁部１３ａに電子線１４を照射することによって、パターン１３を被加工基板に対して略垂直であるようにすることができる。電子線１４は、パターン１３と被加工基板との界面付近に照射することが好ましい。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
本発明は、レジストパターン形成方法およびこれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。
【０００３】
この微細化を支えているフォトリソグラフィ技術には、被加工基板表面にレジスト組成物を塗布してレジスト膜を形成する工程、光を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成する工程、必要に応じ加熱処理する工程、次いでこれを現像して所望のレジストパターンを形成する工程、および、このレジストパターンをマスクとして被加工基板に対してエッチングなどの加工を行う工程が含まれる。
【０００４】
このようなフォトリソグラフィ技術を用いて、微細なデザイン・ルールを有する半導体装置を製造するに際しては、微細なレジストパターンを形成することが必要となる。
【０００５】
レジストパターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。
【０００６】
従来、例えば６４Ｍビットまでの集積度のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造には、高圧水銀灯のｉ線（波長：３６５ｎｍ）が光源として使用されてきた。近年では、２５６メガビットＤＲＡＭの量産プロセスには、ＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）を露光光源として用いた技術が実用化されている。また、１ギガビット以上の集積度を持つＤＲＡＭの製造には、ＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）の実用化が検討されている。さらに、１００ｎｍ以下のデザイン・ルールに対応する微細パターンを実現する技術として、より波長の短いＦ２（フッ素）エキシマレーザ（波長：１５７ｎｍ）を露光光源として用いることも考えられている。
【０００７】
一方、より高解像度の露光技術として、電子線リソグラフィ技術の開発も進められている。電子線リソグラフィ技術は本質的に優れた解像度を有しているために、ＤＲＡＭの他に一部ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ ＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の生産にも用いられている。このような電子線リソグラフィ技術においても、フォトリソグラフィ技術の場合と同様に、微細なレジストパターンの形成が重要となる。
【０００８】
【発明が解決しようとする課題】
このように、レジストパターンの微細化が進む一方で、エッチング耐性などの観点から、レジスト膜にはある程度の膜厚が必要とされる。したがって、レジストパターンの高さと幅の比（レジストパターンの膜厚／レジストパターンの線幅）であるアスペクト比は次第に大きくなる傾向にあり、最近では３を超える程度にまでなりつつある。
【０００９】
しかしながら、アスペクト比が大きくなると、レジストパターンは横方向の力に対して弱くなることから、パターンに傾きが生じやすくなるという問題があった。この問題について以下に詳述する。
【００１０】
露光後のレジスト膜の現像には、一般に、液体現像液を用いたウェット現像法が用いられている。例えば、レジスト膜を現像液に浸漬し、露光部と未露光部におけるレジスト膜の溶解度差を利用することによって、レジストパターンを形成する。続いて、現像液および現像液に溶解したレジストをリンス液によって洗い流す処理を行う。その後、乾燥処理を行ってリンス液を除去する。
【００１１】
しかしながら、リンス液を乾燥させる際に、レジストパターン間に溜まったリンス液と空気との圧力差により働く毛細管力によって、レジストパターンに傾きが生じるという問題があった。この毛細管力は、リンス液とレジストパターン間での気液界面に生じる表面張力に依存することが知られている。
【００１２】
このようなレジストパターンの傾きは、アスペクト比の大きいパターンで生じやすく、特に、レジストパターンの線幅が１００ｎｍ以下である場合に顕著となる。
【００１３】
また、パターンの傾きが著しい場合には、隣り合うパターンが互いにもたれ掛かるようにして倒れるパターン倒れが発生するという問題もあった。
【００１４】
このようなパターンの傾きやパターン倒れが生じると、所望のレジストパターンを形成することができないために、製品の歩留まり低下や信頼性低下などを引き起こすことになる。
【００１５】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、傾きやパターン倒れのないレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供することにある。
【００１６】
また、本発明の目的は、半導体デバイスの高集積化に対応した微細パターンを形成することのできるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供することにある。
【００１７】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１８】
【課題を解決するための手段】
本発明は、被加工基板の上にレジスト膜を形成する工程と、このレジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、レジスト膜に現像処理を施すことによってレジストパターンを形成する工程とを有するレジストパターン形成方法であって、レジストパターンの少なくとも一部のパターンが、被加工基板に対して垂直方向より傾きをなしている場合に、パターンが傾いている側のパターン側壁部とは反対側のパターン側壁部に電子線を照射することによりパターン内部に収縮応力を生じさせて、被加工基板に対して略垂直であるパターンとすることを特徴としている。電子線は、パターンと被加工基板との界面付近に照射することができる。また、露光光は、波長２４８ｎｍのＫｒＦエキシマレーザ光とすることができる。また、波長１９３ｎｍのＡｒＦエキシマレーザ光とすることもできる。さらに、波長１５７ｎｍのＦ２エキシマレーザ光とすることもできる。また、露光光は電子線であってもよい。
【００１９】
また、本発明は、被加工基板を半導体基材として、上記のレジストパターン形成方法を用いた半導体装置の製造方法に関する。
【００２０】
【発明の実施の形態】
図１〜図７を用いて、本実施の形態によるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を説明する。
【００２１】
まず、被加工基板として半導体基材を準備する。例えば、図１に示すように、半導体基板１上に二酸化シリコン（ＳｉＯ２）膜２を形成する。
【００２２】
半導体基板としては、例えばシリコン基板を用いることができる。半導体基板には、素子分離領域やソースまたはドレインとなる拡散層などが形成されていてもよい。
【００２３】
二酸化シリコン膜は、例えば化学気相成長法（Ｃｈｅｍｉｃａｌ ＶａｐｅｒＤｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤという。）などによって形成することができる。
【００２４】
半導体基板上に形成する膜は、二酸化シリコン膜に限られるものではない。半導体装置の製造工程で用いられてパターニングを必要とする膜であれば、他の膜が形成されていてもよい。例えば、窒化シリコン（Ｓｉ３Ｎ４）膜などの他の絶縁膜を形成してもよいし、導電膜を形成してもよい。また、半導体基板上に形成される膜は単層の膜に限られるものではなく、２以上の膜が積層された膜であってもよい。さらに、ゲート電極などが形成された半導体基板上にこれらの膜が形成されていてもよい。
【００２５】
次に、図２に示すように、二酸化シリコン膜２の上に反射防止膜３を形成する。
【００２６】
反射防止膜３は、後工程で形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射を無くす役割を果たす。反射防止膜としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜はなくてもよい。
【００２７】
次に、図３に示すように、反射防止膜３の上にレジスト膜４を形成する。レジスト膜の形成は、例えばスピンコート法などによって行うことができる。また、レジスト膜の膜厚は、半導体装置の製造工程に応じた所定の膜厚とすることができる。
【００２８】
本発明において使用されるレジストは、ポジ型レジストであってもよいし、ネガ型レジストであってもよい。また、光によって反応してもよいし、電子線によって反応してもよい。
【００２９】
次に、図４に示すように、所定のマスク５を介してレジスト膜４に露光光６を照射する。露光装置としては、例えば、紫外線露光装置、電子線露光装置、ＫｒＦエキシマ露光装置、ＡｒＦエキシマ露光装置またはＦ２エキシマ露光装置などを用いることができる。また、マスクは、所望の線幅のレジストパターンに対応したものを用いる。例えば、４０ｎｍ〜１００ｎｍの範囲の線幅を有するレジストパターンに対応するマスクを用いることができる。
【００３０】
この露光は、レジスト膜４に所定のレジストパターン潜像を形成することを目的として行うものである。すなわち、レジスト膜４に露光光を照射することによって、図４に示すように、レジスト膜４内に露光部４１と未露光部４２とからなるレジストパターン潜像が形成される。
【００３１】
次に、露光後の半導体基材に対して加熱処理を行う。加熱処理は、密閉式の加熱炉またはホットプレートなどを用いて行うことができる。
【００３２】
加熱処理工程を終えた後は、レジスト膜に現像処理を施す。現像は、例えば、テトラメチルアンモニウムハイドロオキサイド水溶液を用いたアルカリ現像などによって行うことができる。
【００３３】
例えば、ポジ型レジストを用いた場合、露光部ではアルカリ可溶性ポリマー構造が形成される一方、未露光部ではアルカリ不溶性ポリマー構造となっている。したがって、アルカリ現像処理を行うことによって、露光部のみが現像液に溶解して除去される結果、図５に示すようなレジストパターン７が形成される。
【００３４】
次に、半導体基材に付着した現像液および現像液に溶解したレジストをリンス液によって洗い流す。具体的には、半導体基材上にリンス液をシャワー状またはスプレー状に吐出することによって洗い流すことができる。現像液としてアルカリ水溶液を用いた場合には、リンス液として例えば純水を使用することができる。
【００３５】
リンス液によって現像液および現像液に溶解したレジストを洗い流した後は、乾燥によってリンス液を除去する。例えば、半導体基材を高速で回転させることによって乾燥を行うことができる。
【００３６】
図６は、乾燥後のレジストパターンを示したものである。図の例では、半導体基材上のＡ部分において、正常なレジストパターン８が形成されている。ここで、正常なレジストパターンとは、高さ方向が半導体基材に対して略垂直であるレジストパターンをいう。
【００３７】
一方、図６のＢ部分においては、レジストパターン９に傾きが生じている。すなわち、レジストパターン９は、半導体基材に対して垂直方向（図のＹ方向）より傾きをなして形成されている。
【００３８】
本発明は、図６のＢ部分に示すような不良が発生した場合に、不良箇所のレジストパターンに対して電子線照射を行うことによって、垂直形状を有する正常なレジストパターンに修正することを特徴としている。
【００３９】
図７を用いて、本発明によるレジストパターン修正方法を詳細に説明する。
【００４０】
図７（ａ）は、修正前のレジストパターンを示したものである。二酸化シリコン膜１０および反射防止膜１１を介して半導体基板１２の上に形成されたレジストパターン１３は、図で見て右方向に傾いている。そこで、本発明においては、図７（ｂ）に示すように、レジストパターン１３の左方向からパターンの側壁部１３ａに電子線１４を照射する。側壁部１３ａは、レジストパターン１３が傾いている側の側壁部１３ｂとは反対側に位置している。
【００４１】
電子線が照射された部分では、レジストの分解反応や架橋反応などが起こるためにレジスト膜が収縮する。すなわち、照射箇所の周囲のレジスト膜には収縮応力が働く。本発明は、この収縮応力を利用してレジストパターンの傾きを修正するものである。
【００４２】
レジストパターン全体に生じている傾きを修正するためには、レジストパターンの下部、特に、レジストパターンと半導体基材との界面付近に電子線を照射することが好ましい。
【００４３】
図７の例では、図７（ｂ）に示すように、レジストパターン１３の下部、特に、レジストパターン１３と反射防止膜１１との界面付近に電子線１４を照射することが好ましい。これにより、レジストパターンの全体に左方向に傾く力を生じさせることができる。
【００４４】
レジストパターンの全体に左方向に傾く力が生じることによって、右方向に傾いたレジストパターンを、図７（ｃ）に示すような、垂直形状を有する正常なレジストパターン１５へと変えることが可能となる。
【００４５】
レジスト膜に起こる反応による影響は、反応箇所をピンポイントに限定することによって無視できる程度のものとすることができる。電子線を用いれば、レジストにポイントビームを照射することができるので、反応の起こる箇所を最小限に留めることができる。
【００４６】
また、本発明では、傾きが生じているレジストパターンにのみ、所定の力が働くような処理を行うことが必要となる。すなわち、正常なレジストパターンには、修正処理による影響が及ばないようにすることが重要である。電子線照射によれば、所望のレジストパターンにのみポイントビームを照射することができるので、他のレジストパターンに影響を与えるおそれがない。
【００４７】
照射する電子線のエネルギーおよび照射量は、レジストの種類によって適当な値とする。電子線照射によって引き起こされる反応による収縮度が大きいレジスト膜に対しては、電子線のエネルギーまたは照射量を小さくする。逆に、収縮度が小さいレジスト膜に対しては、電子線のエネルギーまたは照射量を大きくする。但し、レジストパターンの破壊や他の半導体基材の破壊を引き起こさない程度のエネルギーまたは照射量とする。
【００４８】
また、レジストパターンの傾きの程度によっても、照射する電子線のエネルギーおよび照射量を調整することが好ましい。レジストパターンの傾きが小さい場合には、電子線のエネルギーまたは照射量を小さくすることができる。一方、レジストパターンの傾きが大きい場合には、電子線のエネルギーまたは照射量を大きくすることが必要となる。
【００４９】
このように、本発明は、傾きが生じているレジストパターンに対して、傾いている側のパターン側壁部とは反対側のパターン側壁部に電子線を照射することによりパターン内部に収縮応力を生じさせて、半導体基材に対して略垂直であるパターンを形成するものである。したがって、レジストパターンが、図７の例とは逆に左方向に傾いている場合には、右方向からパターン側壁部に電子線を照射することによって、正常なレジストパターンへと修正することが可能となる。
【００５０】
また、本発明は傾いているレジストパターンを修正することによって、良好な形状を有するレジストパターンを形成するものである。したがって、レジストパターンの線幅やアスペクト比にかかわらず、良好なレジストパターンを形成することができる。具体的には、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザまたはＦ２エキシマレーザなどを光源とする露光装置に対応する微細パターンであっても良好に形成することが可能である。さらに、早期にレジストパターンの修正を行うことによって、その後の工程で、レジストパターンに横方向の力が加わることによって引き起こされるレジストパターンの倒壊を防ぐこともできる。
【００５１】
本発明は、レジスト膜に起こる局所的な収縮反応を利用することによって、レジストパターンの傾きを修正するものである。したがって、このような反応を起こすことのできるものであれば、電子線照射に限らず、レーザ光などの他のエネルギー線を照射してもよい。
【００５２】
本実施の形態に示す方法に従ってレジストパターンを形成した後は、このレジストパターンをマスクとして下地の二酸化シリコン膜をエッチングすることによって、二酸化シリコン膜を所望のパターンに加工することができる。また、このレジストパターンをマスクとしたエッチング工程を半導体装置の製造方法に適用することによって、良好な素子特性を有する半導体装置を製造することが可能となる。
【００５３】
本実施の形態においては、半導体基材上に形成したレジストパターンについて述べたが、本発明はこれに限られるものではない。レジストパターンをマスクとして下地材のパターニングを必要とする目的であれば、他の用途に適用することも可能である。例えば、下地材がガラス基板上に形成された薄膜であってもよいし、プラスチック基板上に形成された薄膜であってもよい。
【００５４】
本実施の形態においては、リンス液の乾燥後に生じるレジストパターンの傾きについて述べたが、本発明はこれに限られるものではない。他の工程で生じたレジストパターンの傾きにも本発明を適用することができる。また、半導体装置以外の他の装置（例えば、液晶表示装置など）の製造工程で生じたレジストパターンの傾きにも本発明を適用することができる。
【００５５】
本実施の形態によれば、傾きの生じているレジストパターンに対して、傾いている側のパターン側壁部とは反対側のパターン側壁部に電子線を照射することによって、レジストパターンの傾きを修正することができる。したがって、線幅が小さくてアスペクト比の大きいレジストパターンであっても、被加工基板に対して略垂直であるパターンを形成することができる。
【００５６】
また、本実施の形態によれば、レジストパターンの修正を行うことによって、半導体装置製造工程における歩留まりを向上させることができるとともに、信頼性の高い半導体装置を製造することが可能となる。
【００５７】
さらに、本実施の形態によれば、微細なレジストパターンを形成することができるので、集積度の高い半導体デバイスを製造することができる。
【００５８】
【実施例】
実施例１．
まず、シリコン基板上に、二酸化シリコン膜をＣＶＤ法によって５００ｎｍ程度の厚さで形成した。
【００５９】
次に、二酸化シリコン膜の上に、シプレイ（Ｓｈｉｐｌｅｙ）社製のＡＲ１９を反射防止膜として形成した。具体的には、ＡＲ１９の溶液をスピンコータによって二酸化シリコン膜の上に回転塗布した後、２１５℃で９０秒間加熱処理を行った。得られたＡＲ１９の膜厚は約８５ｎｍであった。
【００６０】
続いて、反射防止膜の上に、住友化学社製のＡｒＦレジストＰＡＲ−７００をレジスト膜として形成した。具体的には、ＰＡＲ−７００の溶液をスピンコータによって反射防止膜の上に回転塗布した後、１１０℃で６０秒間加熱処理を行った。得られたＰＡＲ−７００の膜厚は約３５０ｎｍであった。
【００６１】
次に、ニコン社製の露光機ＡｒＦエキシマスキャナＳ３０２Ａを用い、ライン・アンド・スペースパターン（ライン幅１００ｎｍ、スペース幅２００ｎｍ）を有するマスクを介して、レジスト膜に８．０ｍＪ／ｃｍ２の露光光を照射した。露光機の開口数（Ｎ．Ａ．）は０．６０とし、σ（光源のＮ．Ａ．／レンズのＮ．Ａ．）は０．７０とした。
【００６２】
次に、露光後のシリコン基板をプロキシミティ式の密閉型オーブンの中に入れ、１１５℃で６０秒間熱処理を行った。
【００６３】
次に、加熱処理を終えた半導体基板を２．３８％のテトラメチルアンモニウムハイドロオキサイド水溶液に６０秒間浸漬した後、純水で６０秒間リンスしてから乾燥させた。
【００６４】
得られたレジストパターンを観察したところ、一部のレジストパターンに傾きが発生していた。
【００６５】
傾きの生じているレジストパターンに対して、傾いている側のパターン側壁部とは反対側のパターン側壁部であって、且つ、レジスト膜と反射防止膜との界面付近に電子線を照射した。照射は、レジストパターンの長手方向に沿って行った。この際、電子線のエネルギーを３００Ｖ、照射量を２，０００μＣ／ｃｍ２とした。その結果、レジストパターンの傾きは修正されて、垂直形状を有するパターンが得られた。
【００６６】
実施例２．
まず、シリコン基板上に、二酸化シリコン膜をＣＶＤ法によって５００ｎｍ程度の厚さで形成した。
【００６７】
次に、二酸化シリコン膜の上に、ブリューワサイエンス社製のＤＵＶ３０Ｊを反射防止膜として形成した。具体的には、ＤＵＶ３０Ｊの溶液をスピンコータによって二酸化シリコン膜の上に回転塗布した後、２０５℃で９０秒間加熱処理を行った。得られたＤＵＶ３０Ｊの膜厚は約８５ｎｍであった。
【００６８】
続いて、反射防止膜の上に、クラリアント社製のＦ２レジストＦＸ−１０００Ｐをレジスト膜として形成した。具体的には、ＦＸ−１０００Ｐの溶液をスピンコータによって反射防止膜の上に回転塗布した後、１５０℃で６０秒間加熱処理を行った。得られたＦＸ−１０００Ｐの膜厚は約１４０ｎｍであった。
【００６９】
次に、エキシテック社製の露光機Ｆ２マイクロステッパを用い、ライン・アンド・スペースパターン（ライン幅４０ｎｍ、スペース幅２００ｎｍ）を有するマスクを介して、レジスト膜に１８ｍＪ／ｃｍ２の露光光を照射した。露光機の開口数（Ｎ．Ａ．）は０．８５とし、σ（光源のＮ．Ａ．／レンズのＮ．Ａ．）は０．７０とした。
【００７０】
次に、露光後のシリコン基板をプロキシミティ式の密閉型オーブンの中に入れ、１３０℃で９０秒間熱処理を行った。
【００７１】
次に、加熱処理を終えた半導体基板を２．３８％のテトラメチルアンモニウムハイドロオキサイド水溶液に３０秒間浸漬した後、純水で６０秒間リンスしてから乾燥させた。
【００７２】
得られたレジストパターンを観察したところ、一部のレジストパターンに傾きが発生していた。
【００７３】
傾きの生じているレジストパターンに対して、傾いている側のパターン側壁部とは反対側のパターン側壁部であって、且つ、レジスト膜と反射防止膜との界面付近に電子線を照射した。照射は、レジストパターンの長手方向に沿って行った。この際、電子線のエネルギーを３００Ｖ、照射量を２，０００μＣ／ｃｍ２とした。その結果、レジストパターンの傾きは修正されて、垂直形状を有するパターンが得られた。
【００７４】
【発明の効果】
本発明によれば、傾きの生じたレジストパターンの傾きを修正して良好な形状を有するレジストパターンを形成することができる。
【００７５】
また、本発明によれば、レジストパターンの線幅やアスペクト比にかかわらず良好な形状を有するレジストパターンを形成することができる。
【００７６】
さらに、本発明によれば、微細なレジストパターンを形成することができるので、集積度の高い半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図２】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図３】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図４】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図５】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図６】傾きが生じているレジストパターンの説明図である。
【図７】本発明にかかるレジストパターン形成方法の一例を示す図であり、（ａ）は傾きが生じているレジストパターンの模式図、（ｂ）は電子線照射時の模式図、（ｃ）は電子線照射後の模式図である。
【符号の説明】
１，１２ 半導体基板、 ２，１０ 二酸化シリコン膜、 ３，１１ 反射防止膜、 ４ レジスト膜、 ５ マスク、 ６ 露光光、 ７，８，９，１３，１５ レジストパターン、 １４ 電子線。
【発明の属する技術分野】
本発明は、レジストパターン形成方法およびこれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。
【０００３】
この微細化を支えているフォトリソグラフィ技術には、被加工基板表面にレジスト組成物を塗布してレジスト膜を形成する工程、光を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成する工程、必要に応じ加熱処理する工程、次いでこれを現像して所望のレジストパターンを形成する工程、および、このレジストパターンをマスクとして被加工基板に対してエッチングなどの加工を行う工程が含まれる。
【０００４】
このようなフォトリソグラフィ技術を用いて、微細なデザイン・ルールを有する半導体装置を製造するに際しては、微細なレジストパターンを形成することが必要となる。
【０００５】
レジストパターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。
【０００６】
従来、例えば６４Ｍビットまでの集積度のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造には、高圧水銀灯のｉ線（波長：３６５ｎｍ）が光源として使用されてきた。近年では、２５６メガビットＤＲＡＭの量産プロセスには、ＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）を露光光源として用いた技術が実用化されている。また、１ギガビット以上の集積度を持つＤＲＡＭの製造には、ＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）の実用化が検討されている。さらに、１００ｎｍ以下のデザイン・ルールに対応する微細パターンを実現する技術として、より波長の短いＦ２（フッ素）エキシマレーザ（波長：１５７ｎｍ）を露光光源として用いることも考えられている。
【０００７】
一方、より高解像度の露光技術として、電子線リソグラフィ技術の開発も進められている。電子線リソグラフィ技術は本質的に優れた解像度を有しているために、ＤＲＡＭの他に一部ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ ＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の生産にも用いられている。このような電子線リソグラフィ技術においても、フォトリソグラフィ技術の場合と同様に、微細なレジストパターンの形成が重要となる。
【０００８】
【発明が解決しようとする課題】
このように、レジストパターンの微細化が進む一方で、エッチング耐性などの観点から、レジスト膜にはある程度の膜厚が必要とされる。したがって、レジストパターンの高さと幅の比（レジストパターンの膜厚／レジストパターンの線幅）であるアスペクト比は次第に大きくなる傾向にあり、最近では３を超える程度にまでなりつつある。
【０００９】
しかしながら、アスペクト比が大きくなると、レジストパターンは横方向の力に対して弱くなることから、パターンに傾きが生じやすくなるという問題があった。この問題について以下に詳述する。
【００１０】
露光後のレジスト膜の現像には、一般に、液体現像液を用いたウェット現像法が用いられている。例えば、レジスト膜を現像液に浸漬し、露光部と未露光部におけるレジスト膜の溶解度差を利用することによって、レジストパターンを形成する。続いて、現像液および現像液に溶解したレジストをリンス液によって洗い流す処理を行う。その後、乾燥処理を行ってリンス液を除去する。
【００１１】
しかしながら、リンス液を乾燥させる際に、レジストパターン間に溜まったリンス液と空気との圧力差により働く毛細管力によって、レジストパターンに傾きが生じるという問題があった。この毛細管力は、リンス液とレジストパターン間での気液界面に生じる表面張力に依存することが知られている。
【００１２】
このようなレジストパターンの傾きは、アスペクト比の大きいパターンで生じやすく、特に、レジストパターンの線幅が１００ｎｍ以下である場合に顕著となる。
【００１３】
また、パターンの傾きが著しい場合には、隣り合うパターンが互いにもたれ掛かるようにして倒れるパターン倒れが発生するという問題もあった。
【００１４】
このようなパターンの傾きやパターン倒れが生じると、所望のレジストパターンを形成することができないために、製品の歩留まり低下や信頼性低下などを引き起こすことになる。
【００１５】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、傾きやパターン倒れのないレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供することにある。
【００１６】
また、本発明の目的は、半導体デバイスの高集積化に対応した微細パターンを形成することのできるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供することにある。
【００１７】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１８】
【課題を解決するための手段】
本発明は、被加工基板の上にレジスト膜を形成する工程と、このレジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、レジスト膜に現像処理を施すことによってレジストパターンを形成する工程とを有するレジストパターン形成方法であって、レジストパターンの少なくとも一部のパターンが、被加工基板に対して垂直方向より傾きをなしている場合に、パターンが傾いている側のパターン側壁部とは反対側のパターン側壁部に電子線を照射することによりパターン内部に収縮応力を生じさせて、被加工基板に対して略垂直であるパターンとすることを特徴としている。電子線は、パターンと被加工基板との界面付近に照射することができる。また、露光光は、波長２４８ｎｍのＫｒＦエキシマレーザ光とすることができる。また、波長１９３ｎｍのＡｒＦエキシマレーザ光とすることもできる。さらに、波長１５７ｎｍのＦ２エキシマレーザ光とすることもできる。また、露光光は電子線であってもよい。
【００１９】
また、本発明は、被加工基板を半導体基材として、上記のレジストパターン形成方法を用いた半導体装置の製造方法に関する。
【００２０】
【発明の実施の形態】
図１〜図７を用いて、本実施の形態によるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を説明する。
【００２１】
まず、被加工基板として半導体基材を準備する。例えば、図１に示すように、半導体基板１上に二酸化シリコン（ＳｉＯ２）膜２を形成する。
【００２２】
半導体基板としては、例えばシリコン基板を用いることができる。半導体基板には、素子分離領域やソースまたはドレインとなる拡散層などが形成されていてもよい。
【００２３】
二酸化シリコン膜は、例えば化学気相成長法（Ｃｈｅｍｉｃａｌ ＶａｐｅｒＤｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤという。）などによって形成することができる。
【００２４】
半導体基板上に形成する膜は、二酸化シリコン膜に限られるものではない。半導体装置の製造工程で用いられてパターニングを必要とする膜であれば、他の膜が形成されていてもよい。例えば、窒化シリコン（Ｓｉ３Ｎ４）膜などの他の絶縁膜を形成してもよいし、導電膜を形成してもよい。また、半導体基板上に形成される膜は単層の膜に限られるものではなく、２以上の膜が積層された膜であってもよい。さらに、ゲート電極などが形成された半導体基板上にこれらの膜が形成されていてもよい。
【００２５】
次に、図２に示すように、二酸化シリコン膜２の上に反射防止膜３を形成する。
【００２６】
反射防止膜３は、後工程で形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射を無くす役割を果たす。反射防止膜としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜はなくてもよい。
【００２７】
次に、図３に示すように、反射防止膜３の上にレジスト膜４を形成する。レジスト膜の形成は、例えばスピンコート法などによって行うことができる。また、レジスト膜の膜厚は、半導体装置の製造工程に応じた所定の膜厚とすることができる。
【００２８】
本発明において使用されるレジストは、ポジ型レジストであってもよいし、ネガ型レジストであってもよい。また、光によって反応してもよいし、電子線によって反応してもよい。
【００２９】
次に、図４に示すように、所定のマスク５を介してレジスト膜４に露光光６を照射する。露光装置としては、例えば、紫外線露光装置、電子線露光装置、ＫｒＦエキシマ露光装置、ＡｒＦエキシマ露光装置またはＦ２エキシマ露光装置などを用いることができる。また、マスクは、所望の線幅のレジストパターンに対応したものを用いる。例えば、４０ｎｍ〜１００ｎｍの範囲の線幅を有するレジストパターンに対応するマスクを用いることができる。
【００３０】
この露光は、レジスト膜４に所定のレジストパターン潜像を形成することを目的として行うものである。すなわち、レジスト膜４に露光光を照射することによって、図４に示すように、レジスト膜４内に露光部４１と未露光部４２とからなるレジストパターン潜像が形成される。
【００３１】
次に、露光後の半導体基材に対して加熱処理を行う。加熱処理は、密閉式の加熱炉またはホットプレートなどを用いて行うことができる。
【００３２】
加熱処理工程を終えた後は、レジスト膜に現像処理を施す。現像は、例えば、テトラメチルアンモニウムハイドロオキサイド水溶液を用いたアルカリ現像などによって行うことができる。
【００３３】
例えば、ポジ型レジストを用いた場合、露光部ではアルカリ可溶性ポリマー構造が形成される一方、未露光部ではアルカリ不溶性ポリマー構造となっている。したがって、アルカリ現像処理を行うことによって、露光部のみが現像液に溶解して除去される結果、図５に示すようなレジストパターン７が形成される。
【００３４】
次に、半導体基材に付着した現像液および現像液に溶解したレジストをリンス液によって洗い流す。具体的には、半導体基材上にリンス液をシャワー状またはスプレー状に吐出することによって洗い流すことができる。現像液としてアルカリ水溶液を用いた場合には、リンス液として例えば純水を使用することができる。
【００３５】
リンス液によって現像液および現像液に溶解したレジストを洗い流した後は、乾燥によってリンス液を除去する。例えば、半導体基材を高速で回転させることによって乾燥を行うことができる。
【００３６】
図６は、乾燥後のレジストパターンを示したものである。図の例では、半導体基材上のＡ部分において、正常なレジストパターン８が形成されている。ここで、正常なレジストパターンとは、高さ方向が半導体基材に対して略垂直であるレジストパターンをいう。
【００３７】
一方、図６のＢ部分においては、レジストパターン９に傾きが生じている。すなわち、レジストパターン９は、半導体基材に対して垂直方向（図のＹ方向）より傾きをなして形成されている。
【００３８】
本発明は、図６のＢ部分に示すような不良が発生した場合に、不良箇所のレジストパターンに対して電子線照射を行うことによって、垂直形状を有する正常なレジストパターンに修正することを特徴としている。
【００３９】
図７を用いて、本発明によるレジストパターン修正方法を詳細に説明する。
【００４０】
図７（ａ）は、修正前のレジストパターンを示したものである。二酸化シリコン膜１０および反射防止膜１１を介して半導体基板１２の上に形成されたレジストパターン１３は、図で見て右方向に傾いている。そこで、本発明においては、図７（ｂ）に示すように、レジストパターン１３の左方向からパターンの側壁部１３ａに電子線１４を照射する。側壁部１３ａは、レジストパターン１３が傾いている側の側壁部１３ｂとは反対側に位置している。
【００４１】
電子線が照射された部分では、レジストの分解反応や架橋反応などが起こるためにレジスト膜が収縮する。すなわち、照射箇所の周囲のレジスト膜には収縮応力が働く。本発明は、この収縮応力を利用してレジストパターンの傾きを修正するものである。
【００４２】
レジストパターン全体に生じている傾きを修正するためには、レジストパターンの下部、特に、レジストパターンと半導体基材との界面付近に電子線を照射することが好ましい。
【００４３】
図７の例では、図７（ｂ）に示すように、レジストパターン１３の下部、特に、レジストパターン１３と反射防止膜１１との界面付近に電子線１４を照射することが好ましい。これにより、レジストパターンの全体に左方向に傾く力を生じさせることができる。
【００４４】
レジストパターンの全体に左方向に傾く力が生じることによって、右方向に傾いたレジストパターンを、図７（ｃ）に示すような、垂直形状を有する正常なレジストパターン１５へと変えることが可能となる。
【００４５】
レジスト膜に起こる反応による影響は、反応箇所をピンポイントに限定することによって無視できる程度のものとすることができる。電子線を用いれば、レジストにポイントビームを照射することができるので、反応の起こる箇所を最小限に留めることができる。
【００４６】
また、本発明では、傾きが生じているレジストパターンにのみ、所定の力が働くような処理を行うことが必要となる。すなわち、正常なレジストパターンには、修正処理による影響が及ばないようにすることが重要である。電子線照射によれば、所望のレジストパターンにのみポイントビームを照射することができるので、他のレジストパターンに影響を与えるおそれがない。
【００４７】
照射する電子線のエネルギーおよび照射量は、レジストの種類によって適当な値とする。電子線照射によって引き起こされる反応による収縮度が大きいレジスト膜に対しては、電子線のエネルギーまたは照射量を小さくする。逆に、収縮度が小さいレジスト膜に対しては、電子線のエネルギーまたは照射量を大きくする。但し、レジストパターンの破壊や他の半導体基材の破壊を引き起こさない程度のエネルギーまたは照射量とする。
【００４８】
また、レジストパターンの傾きの程度によっても、照射する電子線のエネルギーおよび照射量を調整することが好ましい。レジストパターンの傾きが小さい場合には、電子線のエネルギーまたは照射量を小さくすることができる。一方、レジストパターンの傾きが大きい場合には、電子線のエネルギーまたは照射量を大きくすることが必要となる。
【００４９】
このように、本発明は、傾きが生じているレジストパターンに対して、傾いている側のパターン側壁部とは反対側のパターン側壁部に電子線を照射することによりパターン内部に収縮応力を生じさせて、半導体基材に対して略垂直であるパターンを形成するものである。したがって、レジストパターンが、図７の例とは逆に左方向に傾いている場合には、右方向からパターン側壁部に電子線を照射することによって、正常なレジストパターンへと修正することが可能となる。
【００５０】
また、本発明は傾いているレジストパターンを修正することによって、良好な形状を有するレジストパターンを形成するものである。したがって、レジストパターンの線幅やアスペクト比にかかわらず、良好なレジストパターンを形成することができる。具体的には、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザまたはＦ２エキシマレーザなどを光源とする露光装置に対応する微細パターンであっても良好に形成することが可能である。さらに、早期にレジストパターンの修正を行うことによって、その後の工程で、レジストパターンに横方向の力が加わることによって引き起こされるレジストパターンの倒壊を防ぐこともできる。
【００５１】
本発明は、レジスト膜に起こる局所的な収縮反応を利用することによって、レジストパターンの傾きを修正するものである。したがって、このような反応を起こすことのできるものであれば、電子線照射に限らず、レーザ光などの他のエネルギー線を照射してもよい。
【００５２】
本実施の形態に示す方法に従ってレジストパターンを形成した後は、このレジストパターンをマスクとして下地の二酸化シリコン膜をエッチングすることによって、二酸化シリコン膜を所望のパターンに加工することができる。また、このレジストパターンをマスクとしたエッチング工程を半導体装置の製造方法に適用することによって、良好な素子特性を有する半導体装置を製造することが可能となる。
【００５３】
本実施の形態においては、半導体基材上に形成したレジストパターンについて述べたが、本発明はこれに限られるものではない。レジストパターンをマスクとして下地材のパターニングを必要とする目的であれば、他の用途に適用することも可能である。例えば、下地材がガラス基板上に形成された薄膜であってもよいし、プラスチック基板上に形成された薄膜であってもよい。
【００５４】
本実施の形態においては、リンス液の乾燥後に生じるレジストパターンの傾きについて述べたが、本発明はこれに限られるものではない。他の工程で生じたレジストパターンの傾きにも本発明を適用することができる。また、半導体装置以外の他の装置（例えば、液晶表示装置など）の製造工程で生じたレジストパターンの傾きにも本発明を適用することができる。
【００５５】
本実施の形態によれば、傾きの生じているレジストパターンに対して、傾いている側のパターン側壁部とは反対側のパターン側壁部に電子線を照射することによって、レジストパターンの傾きを修正することができる。したがって、線幅が小さくてアスペクト比の大きいレジストパターンであっても、被加工基板に対して略垂直であるパターンを形成することができる。
【００５６】
また、本実施の形態によれば、レジストパターンの修正を行うことによって、半導体装置製造工程における歩留まりを向上させることができるとともに、信頼性の高い半導体装置を製造することが可能となる。
【００５７】
さらに、本実施の形態によれば、微細なレジストパターンを形成することができるので、集積度の高い半導体デバイスを製造することができる。
【００５８】
【実施例】
実施例１．
まず、シリコン基板上に、二酸化シリコン膜をＣＶＤ法によって５００ｎｍ程度の厚さで形成した。
【００５９】
次に、二酸化シリコン膜の上に、シプレイ（Ｓｈｉｐｌｅｙ）社製のＡＲ１９を反射防止膜として形成した。具体的には、ＡＲ１９の溶液をスピンコータによって二酸化シリコン膜の上に回転塗布した後、２１５℃で９０秒間加熱処理を行った。得られたＡＲ１９の膜厚は約８５ｎｍであった。
【００６０】
続いて、反射防止膜の上に、住友化学社製のＡｒＦレジストＰＡＲ−７００をレジスト膜として形成した。具体的には、ＰＡＲ−７００の溶液をスピンコータによって反射防止膜の上に回転塗布した後、１１０℃で６０秒間加熱処理を行った。得られたＰＡＲ−７００の膜厚は約３５０ｎｍであった。
【００６１】
次に、ニコン社製の露光機ＡｒＦエキシマスキャナＳ３０２Ａを用い、ライン・アンド・スペースパターン（ライン幅１００ｎｍ、スペース幅２００ｎｍ）を有するマスクを介して、レジスト膜に８．０ｍＪ／ｃｍ２の露光光を照射した。露光機の開口数（Ｎ．Ａ．）は０．６０とし、σ（光源のＮ．Ａ．／レンズのＮ．Ａ．）は０．７０とした。
【００６２】
次に、露光後のシリコン基板をプロキシミティ式の密閉型オーブンの中に入れ、１１５℃で６０秒間熱処理を行った。
【００６３】
次に、加熱処理を終えた半導体基板を２．３８％のテトラメチルアンモニウムハイドロオキサイド水溶液に６０秒間浸漬した後、純水で６０秒間リンスしてから乾燥させた。
【００６４】
得られたレジストパターンを観察したところ、一部のレジストパターンに傾きが発生していた。
【００６５】
傾きの生じているレジストパターンに対して、傾いている側のパターン側壁部とは反対側のパターン側壁部であって、且つ、レジスト膜と反射防止膜との界面付近に電子線を照射した。照射は、レジストパターンの長手方向に沿って行った。この際、電子線のエネルギーを３００Ｖ、照射量を２，０００μＣ／ｃｍ２とした。その結果、レジストパターンの傾きは修正されて、垂直形状を有するパターンが得られた。
【００６６】
実施例２．
まず、シリコン基板上に、二酸化シリコン膜をＣＶＤ法によって５００ｎｍ程度の厚さで形成した。
【００６７】
次に、二酸化シリコン膜の上に、ブリューワサイエンス社製のＤＵＶ３０Ｊを反射防止膜として形成した。具体的には、ＤＵＶ３０Ｊの溶液をスピンコータによって二酸化シリコン膜の上に回転塗布した後、２０５℃で９０秒間加熱処理を行った。得られたＤＵＶ３０Ｊの膜厚は約８５ｎｍであった。
【００６８】
続いて、反射防止膜の上に、クラリアント社製のＦ２レジストＦＸ−１０００Ｐをレジスト膜として形成した。具体的には、ＦＸ−１０００Ｐの溶液をスピンコータによって反射防止膜の上に回転塗布した後、１５０℃で６０秒間加熱処理を行った。得られたＦＸ−１０００Ｐの膜厚は約１４０ｎｍであった。
【００６９】
次に、エキシテック社製の露光機Ｆ２マイクロステッパを用い、ライン・アンド・スペースパターン（ライン幅４０ｎｍ、スペース幅２００ｎｍ）を有するマスクを介して、レジスト膜に１８ｍＪ／ｃｍ２の露光光を照射した。露光機の開口数（Ｎ．Ａ．）は０．８５とし、σ（光源のＮ．Ａ．／レンズのＮ．Ａ．）は０．７０とした。
【００７０】
次に、露光後のシリコン基板をプロキシミティ式の密閉型オーブンの中に入れ、１３０℃で９０秒間熱処理を行った。
【００７１】
次に、加熱処理を終えた半導体基板を２．３８％のテトラメチルアンモニウムハイドロオキサイド水溶液に３０秒間浸漬した後、純水で６０秒間リンスしてから乾燥させた。
【００７２】
得られたレジストパターンを観察したところ、一部のレジストパターンに傾きが発生していた。
【００７３】
傾きの生じているレジストパターンに対して、傾いている側のパターン側壁部とは反対側のパターン側壁部であって、且つ、レジスト膜と反射防止膜との界面付近に電子線を照射した。照射は、レジストパターンの長手方向に沿って行った。この際、電子線のエネルギーを３００Ｖ、照射量を２，０００μＣ／ｃｍ２とした。その結果、レジストパターンの傾きは修正されて、垂直形状を有するパターンが得られた。
【００７４】
【発明の効果】
本発明によれば、傾きの生じたレジストパターンの傾きを修正して良好な形状を有するレジストパターンを形成することができる。
【００７５】
また、本発明によれば、レジストパターンの線幅やアスペクト比にかかわらず良好な形状を有するレジストパターンを形成することができる。
【００７６】
さらに、本発明によれば、微細なレジストパターンを形成することができるので、集積度の高い半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図２】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図３】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図４】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図５】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図６】傾きが生じているレジストパターンの説明図である。
【図７】本発明にかかるレジストパターン形成方法の一例を示す図であり、（ａ）は傾きが生じているレジストパターンの模式図、（ｂ）は電子線照射時の模式図、（ｃ）は電子線照射後の模式図である。
【符号の説明】
１，１２ 半導体基板、 ２，１０ 二酸化シリコン膜、 ３，１１ 反射防止膜、 ４ レジスト膜、 ５ マスク、 ６ 露光光、 ７，８，９，１３，１５ レジストパターン、 １４ 電子線。
Claims (7)
- 被加工基板の上にレジスト膜を形成する工程と、
前記レジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、
前記レジスト膜に現像処理を施すことによってレジストパターンを形成する工程とを有するレジストパターン形成方法であって、
前記レジストパターンの少なくとも一部のパターンが、前記被加工基板に対して垂直方向より傾きをなしている場合に、前記パターンが傾いている側のパターン側壁部とは反対側のパターン側壁部に電子線を照射することにより前記パターン内部に収縮応力を生じさせて、前記被加工基板に対して略垂直であるパターンとすることを特徴とするレジストパターン形成方法。 - 前記パターンと前記被加工基板との界面付近に前記電子線を照射する請求項１に記載のレジストパターン形成方法。
- 前記露光光は波長２４８ｎｍのＫｒＦエキシマレーザ光である請求項１または２に記載のレジストパターン形成方法。
- 前記露光光は波長１９３ｎｍのＡｒＦエキシマレーザ光である請求項１または２に記載のレジストパターン形成方法。
- 前記露光光は波長１５７ｎｍのＦ２エキシマレーザ光である請求項１または２に記載のレジストパターン形成方法。
- 前記露光光は電子線である請求項１または２に記載のレジストパターン形成方法。
- 前記被加工基板は半導体基材である請求項１〜６のいずれか１に記載のレジストパターン形成方法を用いた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003003584A JP2004221136A (ja) | 2003-01-09 | 2003-01-09 | レジストパターン形成方法およびこれを用いた半導体装置の製造方法。 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003003584A JP2004221136A (ja) | 2003-01-09 | 2003-01-09 | レジストパターン形成方法およびこれを用いた半導体装置の製造方法。 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221136A true JP2004221136A (ja) | 2004-08-05 |
Family
ID=32894806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003003584A Pending JP2004221136A (ja) | 2003-01-09 | 2003-01-09 | レジストパターン形成方法およびこれを用いた半導体装置の製造方法。 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004221136A (ja) |
-
2003
- 2003-01-09 JP JP2003003584A patent/JP2004221136A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW393699B (en) | Semiconductor device and its manufacturing method | |
| TWI387998B (zh) | 微影方法 | |
| TWI483079B (zh) | Pattern formation method | |
| US8153350B2 (en) | Method and material for forming high etch resistant double exposure patterns | |
| JP2007047782A (ja) | 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法 | |
| TW201901303A (zh) | 微影圖案化的方法 | |
| US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
| US20070196772A1 (en) | Method for forming fine pattern of semiconductor device | |
| US6943124B1 (en) | Two step exposure to strengthen structure of polyimide or negative tone photosensitive material | |
| US6602794B1 (en) | Silylation process for forming contacts | |
| TWI401542B (zh) | 移除上塗層而減低浸潤式微影之缺陷 | |
| US8748077B2 (en) | Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device | |
| JP4718893B2 (ja) | パターン形成方法 | |
| US8980535B2 (en) | Resist pattern improving material, method for forming resist pattern, and method for producing semiconductor device | |
| JP2010156819A (ja) | 半導体装置の製造方法 | |
| JP2009139695A (ja) | 半導体装置の製造方法 | |
| US20020187434A1 (en) | Process for device fabrication in which the size of lithographically produced features is subsequently reduced | |
| JP2004273940A (ja) | パターン形成方法およびパターン形成装置 | |
| JP2004221136A (ja) | レジストパターン形成方法およびこれを用いた半導体装置の製造方法。 | |
| JP2009105218A (ja) | パターン形成方法 | |
| JP2004279570A (ja) | パターン形成方法および半導体装置の製造方法 | |
| TW473817B (en) | Method for eliminating development related defects in photoresist masks | |
| JP4417090B2 (ja) | パターン形成方法、マスクおよび露光装置 | |
| US20070059927A1 (en) | Method of fabricating semiconductor device including resist flow process and film coating process | |
| JP2004221137A (ja) | レジストパターン形成方法およびこれを用いた半導体装置の製造方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050131 |