JP2004207764A - Lead frame, its manufacturing method, resin sealed semiconductor device, and its manufacturing method - Google Patents

Lead frame, its manufacturing method, resin sealed semiconductor device, and its manufacturing method Download PDF

Info

Publication number
JP2004207764A
JP2004207764A JP2004117283A JP2004117283A JP2004207764A JP 2004207764 A JP2004207764 A JP 2004207764A JP 2004117283 A JP2004117283 A JP 2004117283A JP 2004117283 A JP2004117283 A JP 2004117283A JP 2004207764 A JP2004207764 A JP 2004207764A
Authority
JP
Japan
Prior art keywords
resin
lead
semiconductor device
die pad
ground connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004117283A
Other languages
Japanese (ja)
Other versions
JP3913228B2 (en
Inventor
Fumihiko Kawai
文彦 川合
Toshiyuki Fukuda
敏行 福田
Masanori Nano
匡紀 南尾
Noboru Takeuchi
登 竹内
Shuichi Ogata
秀一 尾方
Katsuji Tara
勝司 多良
Tadayoshi Nakatsuka
忠良 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004117283A priority Critical patent/JP3913228B2/en
Publication of JP2004207764A publication Critical patent/JP2004207764A/en
Application granted granted Critical
Publication of JP3913228B2 publication Critical patent/JP3913228B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resin sealed semiconductor device which has stable electrical characteristics and superior high frequency characteristics even if it is miniaturized and made thinner, and to provide a method for manufacturing it. <P>SOLUTION: This device comprises: a die pad 106; a lead for signal 102; an ground connection lead 103 connected to the die pad 106; a semiconductor chip 201 containing a ground electrode pad; a metal thread 202; and a sealing resin 203 which seals the die pad 106 and the semiconductor chip 201, and further seals the lead for signal 102 and the ground connection lead 103 while exposing the lower part thereof as external terminals. Since the ground connection lead 103 are connected to the ground electrode pad, the resin sealed semiconductor device is stabilized electrically. Furthermore, interference of high frequency signals passing through the lead for signal 102 is suppressed by the die pad 106 and the ground connection lead. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

本発明は、リードフレーム及びその製造方法、並びに該リードフレーム及び半導体チップを樹脂封止により封止してなる樹脂封止型半導体装置及びその製造方法に係り、特に、電気的に安定で、且つ高周波特性を向上させた樹脂封止型半導体装置及びその製造方法、該樹脂封止型半導体装置に用いられるリードフレーム及びその製造方法に関する。   The present invention relates to a lead frame and a method of manufacturing the same, and a resin-encapsulated semiconductor device in which the lead frame and a semiconductor chip are sealed by resin encapsulation and a method of manufacturing the same. The present invention relates to a resin-encapsulated semiconductor device with improved high-frequency characteristics and a method for manufacturing the same, a lead frame used in the resin-encapsulated semiconductor device, and a method for manufacturing the same.

近年、電子機器の小型化、高密度化に対応するために、樹脂封止型半導体装置などの半導体部品の高密度、高機能化が要求され、それに伴って、半導体部品の小型、薄型化が進んでいる。このような流れの中で、ＱＦＰ（Quad Flad Package)と呼ばれる外部端子が封止樹脂の外に延びたタイプの半導体装置が改良され、パッケージから露出した信号用リードの下部が外部端子を兼ねたＱＦＮ（Quad Flat Non-leaded Package)やＬＧＡ（Land Grid Array)と呼ばれるタイプの樹脂封止型半導体装置が実用化されている。   In recent years, in order to respond to miniaturization and high density of electronic equipment, high density and high function of semiconductor parts such as resin-encapsulated semiconductor devices have been required, and accordingly, miniaturization and thinning of semiconductor parts have been required. I'm advancing. In such a flow, a semiconductor device in which external terminals called QFP (Quad Flad Package) extend outside the sealing resin has been improved, and the lower part of the signal lead exposed from the package also serves as the external terminal. A resin-encapsulated semiconductor device called a QFN (Quad Flat Non-leaded Package) or LGA (Land Grid Array) has been put to practical use.

このような小型化、薄型化された樹脂封止型半導体装置は、例えば高周波を用いた通信システムへの利用が考えられる。特に、携帯電話やＰＤＡ（Personal Digital Assistance）などの移動体通信では、大容量のデータを送信するために１ＧＨｚ以上の高周波を用いることが必要となる。例えば、携帯電話においてはＷＣＤＭＡ（ワイドバンドＣＤＭＡ）方式による１．５ＧＨｚ帯での通信が今後主流になると考えられる。これらの用途に用いられる樹脂封止型半導体装置には、良好な高周波特性を有するＧａＡｓ（ガリウムヒ素）やＳｉＧｅＣ（シリコンゲルマニウムカーボン）などの化合物半導体からなる半導体チップが好適に用いられる。それに加えて、パッケージングについても半導体チップの特性を阻害しないような工夫が必要となってくる。   Such a miniaturized and thinned resin-encapsulated semiconductor device can be used for a communication system using a high frequency, for example. In particular, in mobile communication such as a mobile phone and a PDA (Personal Digital Assistance), it is necessary to use a high frequency of 1 GHz or more to transmit a large amount of data. For example, in mobile phones, communication in the 1.5 GHz band by the WCDMA (Wideband CDMA) method is expected to become mainstream in the future. A semiconductor chip made of a compound semiconductor such as GaAs (gallium arsenide) or SiGeC (silicon germanium carbon) having good high-frequency characteristics is preferably used for a resin-encapsulated semiconductor device used for these applications. In addition, there is a need for a device for packaging that does not hinder the characteristics of the semiconductor chip.

また、これとは別に、接地電源への接続を確保して電気的特性を安定化させることが、半導体装置に一般的に要求されている。樹脂封止型半導体装置の電気的特性の安定化を図るために、ダイパットと、該ダイパッドの上面上に設置された半導体チップと、ダイパッドを支持する吊りリードと、ダイパットの周囲に等間隔に配置された信号用リードとを備える従来のＱＦＰにおいて、半導体チップ上の接地用電極パッドとダイパッドの隙間部分、あるいは電極パッドと吊りリードとをそれぞれ金属細線などで接続することにより、安定した電源接地を得ていた。そして、このような構成は、以下に説明するように、ＱＦＮやＬＧＡにも適用されている。   Separately from this, it is generally required for semiconductor devices to secure connection to a ground power supply and stabilize electrical characteristics. In order to stabilize the electrical characteristics of the resin-encapsulated semiconductor device, a die pad, a semiconductor chip installed on the upper surface of the die pad, suspension leads supporting the die pad, and equidistantly arranged around the die pad In a conventional QFP having a signal lead, a stable power supply ground is provided by connecting a gap between the ground electrode pad and the die pad on the semiconductor chip or the electrode pad and the suspension lead with a thin metal wire or the like. I was getting it. Such a configuration is also applied to QFN and LGA as described below.

図４６（ａ）は、ＱＦＮ型である従来の樹脂封止型半導体装置の底面側から見た平面図、図４６（ｂ）は、同図（ａ）のXLVIb−XLVIb線における従来の樹脂封止型半導体装置の断面図、図４６（ｃ）は、同図（ａ）のXLVIc−XLVIc線における従来の樹脂封止型半導体装置の断面図である。   FIG. 46A is a plan view of a conventional resin-encapsulated semiconductor device of QFN type as viewed from the bottom side, and FIG. 46B is a view of a conventional resin-encapsulated semiconductor device taken along line XLVIb-XLVIb in FIG. FIG. 46C is a cross-sectional view of the conventional resin-sealed semiconductor device taken along the line XLVIc-XLVIc in FIG.

また、図４５（ａ），（ｂ）は、それぞれ従来の樹脂封止型半導体装置に用いられるリードフレームの一例を示す図である。   FIGS. 45A and 45B are diagrams each showing an example of a lead frame used in a conventional resin-encapsulated semiconductor device.

図４６（ａ）〜（ｃ）に示すように、ＱＦＮ型である従来の樹脂封止型半導体装置は、略四辺形の底面を有し、ダイパッド３０６と、ダイパッド３０６上に搭載され、複数の電極パッドを有する半導体チップ４０１と、ダイパッド３０６の周囲に配置され、その下面が露出した複数の信号用リード３０２と、半導体チップ４０１の電極パッドと信号用リード３０２とを接続する金属細線４０２と、ダイパッド３０６を支持するための吊りリード３０５と、信号用リード３０２の上面，ダイパッド３０６，金属細線４０２及び半導体チップ４０１を封止する封止樹脂４０３とを備えている。図４６（ａ）においては、内部に封止されているダイパッド３０６及び吊りリード３０５を点線で示している。また、信号用リード３０２は、装置の底面の四辺に沿って配置されている。このようなタイプの樹脂封止型半導体装置は、ペリフェラルタイプと呼ばれる。なお、吊りリード３０５は、樹脂封止型半導体装置の底面の四隅に露出している。この吊りリード３０５は、ダイパッド３０５と接続しており、半導体チップ４０１の接地用の電極パッドと金属細線４０２により接続されている。これにより、上述のように従来のＱＦＮ型樹脂封止半導体装置は、電気的に安定化されている。   As shown in FIGS. 46A to 46C, the conventional resin-encapsulated semiconductor device of the QFN type has a substantially quadrangular bottom surface, and is mounted on a die pad 306 and a plurality of die pads 306. A semiconductor chip 401 having an electrode pad, a plurality of signal leads 302 disposed around a die pad 306 and having an exposed lower surface, a thin metal wire 402 connecting the electrode pad of the semiconductor chip 401 and the signal lead 302, It includes a suspension lead 305 for supporting the die pad 306, and a sealing resin 403 for sealing the upper surface of the signal lead 302, the die pad 306, the fine metal wire 402 and the semiconductor chip 401. In FIG. 46A, the die pad 306 and the suspension lead 305 sealed inside are indicated by dotted lines. The signal leads 302 are arranged along four sides on the bottom surface of the device. This type of resin-encapsulated semiconductor device is called a peripheral type. The suspension leads 305 are exposed at four corners on the bottom surface of the resin-encapsulated semiconductor device. The suspension lead 305 is connected to the die pad 305, and is connected to the ground electrode pad of the semiconductor chip 401 by the thin metal wire 402. As a result, the conventional QFN-type resin-sealed semiconductor device is electrically stabilized as described above.

また、図４５（ａ），（ｂ）に示すように、ＱＦＮ型である従来の樹脂封止型半導体装置に用いられるリードフレームは、上方に向かって折れ曲がった段差部３０５ａを有する吊りリード３０５を有しており、ダイパッド３０６の上面が信号用リード３０２の上面より高い位置に設けられている。これにより、ダイパッド３０６上により大きい半導体チップを搭載することが可能になる。また、この段差部３０５ａの存在により、樹脂封止を行なう際にかかる型締め力を逃がし、ダイパッド３０６の位置の変化や変形を防いでいる。また、各信号用リード３０２は、先端溝３０２ｂと根元溝３０２ｃを有しており、樹脂封止型半導体装置において、信号用リード３０２が応力を吸収し、金属細線を断線しにくくしている。なお、図中のリードフレームを囲む破線は樹脂封止型半導体装置の外径ライン３０７である。   As shown in FIGS. 45A and 45B, a lead frame used in a conventional resin-encapsulated semiconductor device of the QFN type includes a suspension lead 305 having a stepped portion 305a bent upward. The upper surface of the die pad 306 is provided at a position higher than the upper surface of the signal lead 302. Thus, a larger semiconductor chip can be mounted on the die pad 306. In addition, the presence of the step portion 305a allows the mold clamping force applied when performing resin sealing to be released, thereby preventing the position and deformation of the die pad 306 from being changed or deformed. Each signal lead 302 has a tip groove 302b and a root groove 302c, and in the resin-encapsulated semiconductor device, the signal lead 302 absorbs stress and makes it difficult to break a thin metal wire. The broken line surrounding the lead frame in the figure is the outer diameter line 307 of the resin-encapsulated semiconductor device.

次に、図４７（ａ）は、エリアアレイパッケージである従来のＬＧＡ型の樹脂封止型半導体装置の外観を示す斜視図、同図（ｂ）は、従来の樹脂封止型半導体装置の構造を示す断面図、同図（ｃ）は、従来の樹脂封止型半導体装置の底面から見たときの平面図である。   Next, FIG. 47A is a perspective view showing the appearance of a conventional LGA type resin-encapsulated semiconductor device as an area array package, and FIG. 47B is the structure of the conventional resin-encapsulated semiconductor device. FIG. 1C is a plan view of the conventional resin-encapsulated semiconductor device as viewed from the bottom.

同図に示すように、ＬＧＡである樹脂封止型半導体装置は、例えば四辺形の底面を有し、ダイパッド３４６と、ダイパッド３４６の上面上に搭載され、電極パッドを有する半導体チップ４４１と、ダイパッド３４６の周辺に配置された信号用リード３４２と、電極パッドと信号用リード３４２とを接続する金属細線４４２と、信号用リード３４２の上面側，ダイパッド３４６，半導体チップ４４１及び金属細線４４２を封止する封止樹脂４４３とを備えている。また、樹脂封止型半導体装置の底面には信号用リード３４２の下部が円形に露出しており、それらがマトリックス状に配置された外部端子３４４となっている。ダイパッド３４６のうち中心部を除く部分は、装置の底面に露出している。また、外部端子３４４のうち、底面の四隅にあるものはサイズが大きく、補強ランド兼接地用端子３４４ａとして用いられている。また、この補強ランド兼接地用端子３４４ａには半導体チップの接地用電極パッドが接続されているため、この樹脂封止型半導体装置は電気的に安定となっている。   As shown in the figure, a resin-encapsulated semiconductor device that is an LGA has, for example, a quadrilateral bottom surface, a die pad 346, a semiconductor chip 441 mounted on an upper surface of the die pad 346 and having an electrode pad, and a die pad. The signal leads 342 arranged around the 346, the thin metal wires 442 connecting the electrode pads and the signal leads 342, and the upper surface side of the signal leads 342, the die pad 346, the semiconductor chip 441, and the thin metal wires 442 are sealed. And a sealing resin 443 to be formed. The lower part of the signal lead 342 is circularly exposed on the bottom surface of the resin-encapsulated semiconductor device, and these serve as external terminals 344 arranged in a matrix. Portions of the die pad 346 except for the center are exposed on the bottom surface of the device. Of the external terminals 344, those located at the four corners of the bottom surface are large in size, and are used as reinforcing land / grounding terminals 344a. Further, since the grounding electrode pad of the semiconductor chip is connected to the reinforcing land / grounding terminal 344a, the resin-encapsulated semiconductor device is electrically stable.

この他にも、信号用リードの下部が外部端子として機能する樹脂封止型半導体装置としては、四辺形の底面を有し、底面の互いに対向する辺に沿って外部端子が配列されたＳＯＮ（Small Outline Package)などがあり、これらについても同様の方法で電気的に安定化されている。
特開平７−２４０４９４号公報 特開平９−２１３８６８号公報 特開２００１−２４１４０号公報 In addition, as a resin-encapsulated semiconductor device in which the lower portion of the signal lead functions as an external terminal, a SON (SON) having a quadrilateral bottom surface and external terminals arranged along opposing sides of the bottom surface. Small Outline Package), which are also electrically stabilized in the same way.
JP-A-7-240494 JP-A-9-21868 JP 2001-24140 A

しかしながら、従来の構造は、樹脂封止型半導体装置をさらに小型化、高密度化する場合に、半導体装置の骨組みとなるリードフレームの高度な加工技術が必要となり、実施することが難しかった。   However, in the conventional structure, when further miniaturizing and increasing the density of the resin-encapsulated semiconductor device, an advanced processing technology of a lead frame which is a framework of the semiconductor device is required, and it is difficult to implement the structure.

他方で、従来の樹脂封止型半導体装置の構成では、高周波通信等に使用するに足る高周波特性を得ることが困難であるという不具合があった。これは主に、高周波信号が樹脂封止型半導体装置の互いに隣接する外部端子に入力された場合、高周波信号同士が干渉を起こし、ノイズが生じることによる。   On the other hand, the configuration of the conventional resin-encapsulated semiconductor device has a problem that it is difficult to obtain high-frequency characteristics sufficient for use in high-frequency communication and the like. This is mainly because, when high-frequency signals are input to adjacent external terminals of the resin-encapsulated semiconductor device, the high-frequency signals interfere with each other and generate noise.

通信機器を代表とする機器のセットに実装される電子部品には、さらなる高周波特性が必要とされるようになってきており、上述のノイズの影響は大きくなってきている。   Electronic components mounted on a set of devices typified by communication devices are required to have higher high-frequency characteristics, and the influence of the above-described noise is increasing.

本発明の目的は、小型化、薄厚化しても電気的特性が安定であり、且つ優れた高周波特性を有する樹脂封止型半導体装置及びその製造方法、及びそれに用いられるリードフレームを提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a resin-encapsulated semiconductor device having stable electrical characteristics even when it is reduced in size and thickness, and having excellent high-frequency characteristics, a method for manufacturing the same, and a lead frame used therein. is there.

本発明のリードフレームは、フレーム枠と、半導体チップを上面上に搭載するためのダイパッドと、上記フレーム枠に接続された複数の信号用リードと、上記フレーム枠及び上記ダイパッドに接続された少なくとも１つの接地用接続リードとを備え、上記信号用リード及び上記接地用接続リードの下部の少なくとも一部は外部端子となり、上記各接地用接続リードは段差部を有しており、上記段差部の立ち上がり部分の下面側に溝が形成されている。   A lead frame according to the present invention includes a frame, a die pad for mounting a semiconductor chip on an upper surface, a plurality of signal leads connected to the frame, and at least one lead connected to the frame and the die pad. And at least a part of the lower part of the signal lead and the ground connection lead becomes an external terminal, each of the ground connection leads has a step, and the rising of the step A groove is formed on the lower surface side of the portion.

これにより、ダイパッドに接続された接地用接続リードが設けられているので、本発明のリードフレームを用いて電気的に安定で、従来よりも高周波特性が向上した樹脂封止型半導体装置を製造することが可能になる。また、溝部分端面の角度を鋭くすることができるので、例えば下面側に封止テープを貼付したリードフレームの上面を樹脂封止する際に、封止テープと接地用接続リードとの間に樹脂が入り込むのを防ぐことができる。すなわち、外部端子の下に樹脂バリが形成されるのを防ぐことができる。   Thus, since the ground connection lead connected to the die pad is provided, a resin-encapsulated semiconductor device that is electrically stable and has improved high-frequency characteristics as compared with the related art is manufactured using the lead frame of the present invention. It becomes possible. Also, since the angle of the end face of the groove portion can be sharpened, for example, when sealing the upper surface of the lead frame having the sealing tape attached to the lower surface side with resin, the resin is inserted between the sealing tape and the ground connection lead. Can be prevented from entering. That is, it is possible to prevent resin burrs from being formed under the external terminals.

上記ダイパッドの上面の少なくとも一部は、上記信号用リードの上面よりも０．０３ｍｍ以上リードフレームの厚みの３／４以下だけ高くなっていることにより、信号用リードと平面的にオーバーラップさせて半導体チップを搭載することが可能になる。ここで、アップセット幅が０．０３ｍｍより小さいと、ダイパッドの下面側を確実に樹脂で封止することが困難となる。また、半切断加工及びエッチングにより段差を形成する場合、リードフレームの厚みの３／４を越えると加工が困難となる。そのため、アップセット幅が０．０３ｍｍ以上リードフレームの厚みの３／４以下であることで、品質の安定した本発明の樹脂封止型半導体装置を得ることができる。   At least a part of the upper surface of the die pad is higher than the upper surface of the signal lead by 0.03 mm or more and ／ or less of the thickness of the lead frame, so that the upper surface of the die pad overlaps the signal lead in a plane. A semiconductor chip can be mounted. Here, when the upset width is smaller than 0.03 mm, it is difficult to reliably seal the lower surface of the die pad with resin. In the case where a step is formed by half-cutting and etching, if the thickness exceeds 3/4 of the thickness of the lead frame, the processing becomes difficult. Therefore, when the upset width is 0.03 mm or more and 3/4 or less of the thickness of the lead frame, the resin-encapsulated semiconductor device of the present invention having stable quality can be obtained.

また、上記接地用接続リードの段差部は、プレス加工，半切断加工，潰し加工またはエッチングのうちから選ばれる１つ以上の加工法によって形成される。   The step portion of the ground connection lead is formed by one or more processing methods selected from a press working, a half cutting work, a crushing work, and an etching.

なお、上記ダイパッドから上記接地用接続リードの段差部に亘る領域の上面がほぼ平坦であり、上記段差部の下部に段差が形成されていてもよい。   An upper surface of a region extending from the die pad to the step portion of the ground connection lead may be substantially flat, and a step may be formed below the step portion.

上記段差部がプレス加工及び潰し加工により形成され、上記段差部の短手方向の寸法が上記接地用接続リードの短手方向の寸法よりも大きくなっていることにより、リードフレームの上面を樹脂封止する際に封止樹脂とリードフレームの密着性が向上するので、段差部の下側などの封止樹脂が薄くなる部分における樹脂の剥離やひび割れを防止することができる。   The step portion is formed by pressing and crushing, and the width of the step portion in the short direction is larger than the size of the ground connection lead in the short direction. Since the adhesion between the sealing resin and the lead frame is improved when stopping, the resin can be prevented from peeling or cracking in a portion where the sealing resin becomes thin, such as below the step.

上記段差部のうち少なくとも一部の短手方向の寸法が、上記接地用接続リードのうち上記段差部を除く部分の短手方向の寸法よりも小さくなっていることにより、樹脂封止の際に接続リードやダイパッドに加わる応力を効果的に吸収することが可能となり、ダイパッドの変形などを抑えることができる。   At least a portion of the step portion in the short direction is smaller than a portion of the ground connection lead except the step portion in the short direction. The stress applied to the connection leads and the die pad can be effectively absorbed, and deformation of the die pad can be suppressed.

なお、上記ダイパッドを支持するための吊りリードをさらに備えていてもよい。   Note that a suspension lead for supporting the die pad may be further provided.

少なくとも１つの上記接地用接続リードの短手方向の寸法が上記信号用リードの短手方向の寸法の２倍以上であることにより、放熱性を向上させることができる上、接地用電源をより安定して取ることができる。   Since the transverse dimension of at least one of the ground connection leads is at least twice the transverse dimension of the signal lead, heat dissipation can be improved and the ground power supply can be more stable. You can take it.

上記ダイパッドを支持する吊りリードをさらに備え、上記吊りリードの下部のうち少なくとも一部は外部端子を補強する補強ランドとなっており、上記外部端子が上記ダイパッドの周囲に２列以上配置されていることにより、これを用いていわゆるＬＧＡである樹脂半導体装置を製造することが可能になる。   The semiconductor device further includes a suspension lead for supporting the die pad, at least a part of a lower portion of the suspension lead is a reinforcing land for reinforcing an external terminal, and the external terminals are arranged in two or more rows around the die pad. This makes it possible to manufacture a so-called LGA resin semiconductor device using this.

本発明の樹脂封止型半導体装置は、ダイパッドと、上記ダイパッドの上面上に搭載され、接地用パッドと電極パッドとを有する半導体チップと、上記ダイパッドの周囲に設けられた信号用リードと、上記ダイパッドに接続された接地用接続リードと、接続部材と、上記半導体チップ、ダイパッド及び接続部材を封止するとともに、上記信号用リード及び接地用接続リードの下部の少なくとも一部を外部端子として露出させて封止する封止樹脂とを備えている。   The resin-encapsulated semiconductor device of the present invention includes a die pad, a semiconductor chip mounted on an upper surface of the die pad, having a ground pad and an electrode pad, a signal lead provided around the die pad, A ground connection lead connected to the die pad, a connection member, and the semiconductor chip, the die pad and the connection member are sealed, and at least a part of a lower portion of the signal lead and the ground connection lead is exposed as an external terminal. And a sealing resin for sealing.

この構造によれば、例えば接地用パッドに接地用接続リードが接続されている場合に、接地用接続リードの下部が外部端子となって接地用電源に接続されるので、電気的に安定な樹脂封止型半導体装置を実現することができる。また、信号用リードに高周波信号が伝わる際に、接地用接続リードとダイパッドとで信号間の干渉を低減することができるので、高周波信号の挿入損失が低減された樹脂封止型半導体装置を実現できる。また、この構成によって、吊りリードを設けなくても、接地用接続リードによりダイパッドを支持することが可能になる。   According to this structure, for example, when the ground connection lead is connected to the ground pad, the lower part of the ground connection lead becomes an external terminal and is connected to the ground power supply. A sealed semiconductor device can be realized. In addition, when a high-frequency signal is transmitted to the signal lead, interference between the signal can be reduced between the ground connection lead and the die pad, thereby realizing a resin-encapsulated semiconductor device in which insertion loss of the high-frequency signal is reduced. it can. Further, with this configuration, the die pad can be supported by the ground connection lead without providing the suspension lead.

上記接続部材は、上記信号用リード−上記電極パッド間及び少なくとも１つの上記接地用接続リード−上記接地用パッド間を接続することにより、高周波信号の挿入損失が低減された樹脂封止型半導体装置を実現できる。   The connection member connects between the signal lead and the electrode pad and between at least one of the ground connection lead and the ground pad, thereby reducing the insertion loss of a high-frequency signal. Can be realized.

少なくとも１つの上記信号用リードは、隣接する上記接地用接続リードと上記ダイパッドにより囲まれていることにより、信号用リードを流れる高周波信号間の干渉が効果的に低減されるので、樹脂封止型半導体装置の高周波特性をより向上させることができる。   Since at least one signal lead is surrounded by the adjacent ground connection lead and the die pad, interference between high-frequency signals flowing through the signal lead is effectively reduced. High frequency characteristics of the semiconductor device can be further improved.

上記接続部材が金属細線であって、上記外部端子の長さが上記金属細線よりも短いことにより、例えば金属細線が外部端子よりも長いＱＦＰのような樹脂封止型半導体装置に接地用接続リードを設けた場合には実現できない、高周波の挿入損失が顕著に低減された樹脂封止型半導体装置を実現することができる。   Since the connection member is a thin metal wire and the length of the external terminal is shorter than the thin metal wire, for example, a ground connection lead is provided to a resin-encapsulated semiconductor device such as a QFP in which the thin metal wire is longer than the external terminal. , A resin-encapsulated semiconductor device in which high-frequency insertion loss is significantly reduced can be realized.

また、上記ダイパッドに接続された吊りリードをさらに備えていてもよい。   Further, a suspension lead connected to the die pad may be further provided.

その場合、上記吊りリードと上記接地用パッドとは上記接続部材により接続されていることにより、吊りリードに隣接する信号用リードに高周波信号が流れる際の信号間の干渉を低減することができる。   In this case, since the suspension lead and the grounding pad are connected by the connection member, interference between signals when a high-frequency signal flows to the signal lead adjacent to the suspension lead can be reduced.

上記ダイパッドの少なくとも一部が露出しており、上記接地用接続リードのうち上記ダイパッドとの接続部付近の下面が上方に向かって折れ曲がっていてもよい。   At least a part of the die pad may be exposed, and a lower surface of the ground connection lead near a connection portion with the die pad may be bent upward.

上記接地用接続リードのうち上記ダイパッドとの接続部付近の上面が上方に向かって折れ曲がっていることにより、折れ曲がった部分で半導体チップを支持することができる。この結果、折れ曲がり部分を設けない場合に比べて大きい半導体チップを搭載することができる。   Since the upper surface of the ground connection lead near the connection portion with the die pad is bent upward, the semiconductor chip can be supported at the bent portion. As a result, a larger semiconductor chip can be mounted as compared with a case where no bent portion is provided.

上記接続部材が金属バンプであり、上記半導体チップの主面がダイパッドの上面と対向していることにより、より電気的信号の通過経路を短縮することができ、本発明の樹脂封止型半導体装置の高周波特性をより向上させることができる。   Since the connection member is a metal bump and the main surface of the semiconductor chip is opposed to the upper surface of the die pad, it is possible to further shorten the path for passing an electric signal. Can be further improved.

また、上記吊りリードは上記外部端子の補強端子として機能し、上記外部端子の形状が円形、略楕円形及び略長方形のうちから選ばれた１つであってもよい
上記外部端子は上記ダイパッドの周辺に２列以上配置されていてもよい。この場合、半導体チップから外部端子までの距離がより短縮された樹脂封止型半導体装置となる。 Further, the hanging lead functions as a reinforcing terminal of the external terminal, and the shape of the external terminal may be one selected from a circle, a substantially elliptical shape, and a substantially rectangular shape. Two or more rows may be arranged on the periphery. In this case, a resin-sealed semiconductor device in which the distance from the semiconductor chip to the external terminal is further reduced.

上記半導体チップに搭載される半導体素子のうち少なくとも１つは、１．５ＧＨｚ以上の周波数において電力を増幅または減衰することにより、高周波信号を用いた携帯電話などに本発明の樹脂封止型半導体装置を適用することが可能になる。   At least one of the semiconductor elements mounted on the semiconductor chip amplifies or attenuates electric power at a frequency of 1.5 GHz or more, so that the resin-encapsulated semiconductor device of the present invention is applied to a mobile phone or the like using a high-frequency signal. Can be applied.

本発明のリードフレームの製造方法は、ダイパッドと、上記ダイパッドに接続される接地用接続リードとを有するリードフレームの製造方法であって、上記接地用接続リードのうち上記ダイパッドとの接続部近傍の下部に複数の溝を形成する工程（ａ）と、プレス加工により上記複数の溝の間を上方に折り曲げて段差部を形成する工程（ｂ）とを含んでいる。   The method for manufacturing a lead frame according to the present invention is a method for manufacturing a lead frame having a die pad and a ground connection lead connected to the die pad, wherein the ground connection lead includes a portion near a connection portion with the die pad. The method includes a step (a) of forming a plurality of grooves at a lower portion, and a step (b) of bending the plurality of grooves upward by press working to form a step.

この方法により、外部端子のダイパッド側の端部の角度を鋭くすることができるので、後に樹脂封止を行なう際に、外部端子の下面上に樹脂バリが生じるのを防ぐことができる。   According to this method, the angle of the end of the external terminal on the die pad side can be sharpened, so that when performing resin sealing later, it is possible to prevent the occurrence of resin burrs on the lower surface of the external terminal.

本発明の樹脂封止型半導体装置の製造方法は、ダイパッドと、上記ダイパッドに接続された接地用接続リードと、接地用パッドを有する半導体チップとを備え、上記接地用接続リードの下部の一部が外部端子として機能する樹脂封止型半導体装置の製造方法であって、ダイパッドとの接続部近傍に上方に折り曲げられた段差部を有し、且つ上記段差部の立ち上げ部の下部に溝が形成された接地用接続リードを有するリードフレームの下面側に封止テープを貼付する工程（ａ）と、上記工程（ａ）の後に、上記半導体チップの接地用パッドと上記接地用接続リードとを接続する接続部材を形成する工程（ｂ）と、上記工程（ｂ）の後に、上記外部端子が封止樹脂によって覆われないように樹脂封止を行なう工程（ｃ）と
を含んでいる。 A method of manufacturing a resin-encapsulated semiconductor device according to the present invention includes a die pad, a ground connection lead connected to the die pad, and a semiconductor chip having a ground pad, and a part of a lower portion of the ground connection lead. Is a method of manufacturing a resin-encapsulated semiconductor device functioning as an external terminal, comprising a step portion bent upward near a connection portion with a die pad, and a groove below a rising portion of the step portion. A step (a) of attaching a sealing tape to the lower surface side of the lead frame having the formed ground connection lead, and after the step (a), a ground pad of the semiconductor chip and the ground connection lead are formed. The method includes a step (b) of forming a connecting member to be connected, and a step (c) of performing resin sealing after the step (b) such that the external terminal is not covered with a sealing resin.

この方法によれば、工程（ａ）で封止テープがリードフレーム下面に貼付され、且つ立ち上げ部の下部の角度が鋭くなっているので、工程（ｃ）では、外部端子の下面への封止樹脂の入り込みが効果的に防止される。すなわち、この方法により、外部端子上に樹脂バリのない樹脂封止型半導体装置を製造することが可能になる。   According to this method, in step (a), the sealing tape is attached to the lower surface of the lead frame, and the angle of the lower portion of the rising portion is sharpened. Intrusion of the resin is effectively prevented. That is, this method makes it possible to manufacture a resin-sealed semiconductor device having no resin burrs on external terminals.

本発明の樹脂封止型半導体装置は、ＱＦＮ，ＳＯＮまたはＬＧＡであって、ダイパッドに接続されると共に半導体チップの接地用電極パッドに電気的に接続された接地用接続リードを備えているので、電気的に安定化され、且つ接地用接続リードに隣接する信号用リードに高周波信号が流れる場合に、高周波信号同士の干渉が低減されている。また、本発明のリードフレームを用いることにより、上述の樹脂封止型半導体装置を製造することができる。   The resin-encapsulated semiconductor device of the present invention is a QFN, SON, or LGA and includes a ground connection lead connected to the die pad and electrically connected to the ground electrode pad of the semiconductor chip. When a high-frequency signal flows through a signal lead that is electrically stabilized and is adjacent to the ground connection lead, interference between the high-frequency signals is reduced. Further, by using the lead frame of the present invention, the above-described resin-sealed semiconductor device can be manufactured.

（第１の実施形態）
本発明の第１の実施形態として、リードフレームと、該リードフレームを用いて製造されるＱＦＮである樹脂封止型半導体装置を説明する。 (1st Embodiment)
As a first embodiment of the present invention, a lead frame and a resin-sealed semiconductor device that is a QFN manufactured using the lead frame will be described.

−リードフレームの説明−
はじめに、本発明の第１の実施形態に係るＱＦＮ型の樹脂封止型半導体装置に用いられるリードフレーム（以下、「本実施形態のリードフレーム」と称する）について説明する。 -Explanation of lead frame-
First, a lead frame (hereinafter, referred to as “lead frame of the present embodiment”) used in a QFN-type resin-sealed semiconductor device according to the first embodiment of the present invention will be described.

図１（ａ），（ｂ）は、共に本実施形態のリードフレームの一例を示す図である。図１（ａ）に示すように、本実施形態のリードフレームは、各フレーム枠内に、半導体チップを搭載するためのダイパッド１０６と、ダイパッド１０６を支持する吊りリード１０５と、フレーム枠に接続され、ダイパッド１０６の周囲に配置された複数の信号用リード１０２と、ダイパッド１０６及びフレーム枠に接続された接地用接続リード１０３とを備えている。また、信号用リード１０２は、先端溝１０２ｂ及び根本溝１０２ｃを有している。   FIGS. 1A and 1B are diagrams each illustrating an example of a lead frame according to the present embodiment. As shown in FIG. 1A, the lead frame of the present embodiment is connected to a die pad 106 for mounting a semiconductor chip, a suspension lead 105 for supporting the die pad 106, and a frame frame. , A plurality of signal leads 102 arranged around the die pad 106, and ground connection leads 103 connected to the die pad 106 and the frame. The signal lead 102 has a tip groove 102b and a root groove 102c.

これらの溝があることにより、電子機器の配線基板上に本実施形態の樹脂封止型半導体装置を実装した後に、母基板から加えられる曲げ応力から保護され、金属細線の断線等が防止される。具体的には、母基板が外力等により歪む場合に、金属細線の信号用リードからの剥離が溝の部分で止まるので、金属細線の断線が防止される。   By providing these grooves, after mounting the resin-encapsulated semiconductor device of the present embodiment on the wiring board of the electronic device, the semiconductor device is protected from bending stress applied from the motherboard, and disconnection of the fine metal wires is prevented. . Specifically, when the mother substrate is distorted due to an external force or the like, the peeling of the thin metal wire from the signal lead stops at the groove, thereby preventing the thin metal wire from breaking.

また、吊りリード１０５は段差部１０５ａを有しており、曲げ加工等によりダイパッド１０６を信号用リード１０２よりも高い位置に支持している。なお、信号用リード１０２を囲む二点鎖線は樹脂封止型半導体装置の外形ライン１０７であり、樹脂封止される領域を示している。   The suspension lead 105 has a step portion 105a, and supports the die pad 106 at a position higher than the signal lead 102 by bending or the like. A two-dot chain line surrounding the signal lead 102 is an outer shape line 107 of the resin-sealed semiconductor device, and indicates a region to be resin-sealed.

本実施形態のリードフレームの特徴は、ダイパッド１０６に接続された接地用接続リード１０３が設けられていることである。この接地用接続リード１０３は、信号用リード１０２の先端溝１０２ｂとほぼ同じ位置に溝１０３ａを有し、ダイパッド１０６に近い部分に接地用接続リード段差部１０３ｂを有している。   The feature of the lead frame of the present embodiment is that a ground connection lead 103 connected to the die pad 106 is provided. The grounding connection lead 103 has a groove 103a at substantially the same position as the tip groove 102b of the signal lead 102, and has a grounding connection lead step 103b near the die pad 106.

次に、図２（ａ），（ｂ）は、共に本実施形態のリードフレームの一例を示す図である。図２（ａ），（ｂ）及び図１（ｂ）に示すように、接地用接続リード１０３の位置や数は任意に選択することができる。すなわち、図１（ａ）に示すように、接地用接続リード１０３と信号用リード１０２とが交互に配置されていてもよいし、２本、あるいは３本おきに接地用接続リード１０３が設けられていてもよい。後に詳述するように、樹脂封止型半導体装置の電気的特性を安定化するためには接地用接続リード１０３の配置は限定されないが、高周波特性をより向上させるためには、図１（ａ）に示すように、できるだけ接地用接続リード１０３と信号用リード１０２を交互に配置する方が好ましい。   Next, FIGS. 2A and 2B are diagrams each showing an example of the lead frame of the present embodiment. As shown in FIGS. 2A, 2B and 1B, the position and number of the ground connection leads 103 can be arbitrarily selected. That is, as shown in FIG. 1A, the ground connection leads 103 and the signal leads 102 may be arranged alternately, or the ground connection leads 103 may be provided every two or three wires. May be. As will be described in detail later, the arrangement of the ground connection lead 103 is not limited in order to stabilize the electrical characteristics of the resin-encapsulated semiconductor device, but in order to further improve the high-frequency characteristics, FIG. ), It is preferable to alternately arrange the ground connection leads 103 and the signal leads 102 as much as possible.

なお、接地用接続リード１０３と信号用リード１０２の間の間隔または信号用リード同士の間隔は必ずしも一定でなくてもよいが、一定間隔にして既存のパッケージの規格に合わせておく方が実用的には好ましい。   Note that the distance between the ground connection lead 103 and the signal lead 102 or the distance between the signal leads 102 may not necessarily be constant, but it is practical to make the distance constant and conform to the standard of the existing package. Is preferred.

また、図１に示すように、接地用接続リード１０３のうちダイパッド１０６との接続部付近の幅が細くなっているのは、接地用接続リード１０３を段差加工する際にかかる応力を緩和するためである。   Further, as shown in FIG. 1, the width of the ground connection lead 103 near the connection portion with the die pad 106 is narrow because the stress applied when the ground connection lead 103 is stepped is reduced. It is.

図３は、本実施形態のリードフレームを用いた樹脂封止型半導体装置の底面を示す平面図である。同図に示す通り、図１（ａ），（ｂ）及び図２（ａ），（ｂ）に示すリードフレームを用いても、外見的には従来のものと変わらない樹脂封止型半導体装置が製造できる。すなわち、本実施形態のリードフレームを用いれば、パッケージの規格変更やそれに伴う周辺装置の変更を行なう必要はない。   FIG. 3 is a plan view showing a bottom surface of the resin-encapsulated semiconductor device using the lead frame of the present embodiment. As shown in the figure, even if the lead frames shown in FIGS. 1 (a) and 1 (b) and FIGS. 2 (a) and 2 (b) are used, the resin-encapsulated semiconductor device is not different from the conventional one in appearance. Can be manufactured. That is, if the lead frame of the present embodiment is used, it is not necessary to change the specification of the package and the accompanying peripheral device.

また、図４（ａ），（ｂ）は、それぞれ本実施形態のリードフレームの変形例を示す図、及び該リードフレームを用いて製造された樹脂封止型半導体装置の底面を示す平面図である。   FIGS. 4A and 4B are views showing a modified example of the lead frame of the present embodiment, and plan views showing the bottom surface of a resin-sealed semiconductor device manufactured using the lead frame. is there.

同図（ａ）に示すように、接地用接続リード１０３の短手方向の幅は、２つの信号用リード１０２とその信号用リード１０２間の隙間とを合わせた幅であってもよい。ここで、接地用接続リード１０３において、ダイパッド１０６に向かう方向を長手方向とし、これに直交する方向を短手方向とする。図４（ｂ）に示すように、信号用リード１０２を広げるのに伴って樹脂封止型半導体装置の底面に露出した外部端子の幅も広くなる。これにより、装置の放熱性を向上させたり接地する電源の安定性を向上させることができる。また、他の外部端子の位置及び幅は従来と変わらないため、本実施形態の樹脂封止型半導体装置の変形例は、従来品と同じ規格を用いることができる。なお、露出する外部端子の面積や形状は、従来の規格にあわせず、自由に決めることもできる。   As shown in FIG. 4A, the width of the ground connection lead 103 in the short direction may be the width of the two signal leads 102 and the gap between the signal leads 102. Here, in the grounding connection lead 103, a direction toward the die pad 106 is defined as a longitudinal direction, and a direction perpendicular to the direction is defined as a lateral direction. As shown in FIG. 4B, as the signal leads 102 are expanded, the width of the external terminals exposed on the bottom surface of the resin-encapsulated semiconductor device is also increased. As a result, the heat radiation of the device can be improved, and the stability of the grounded power supply can be improved. Further, since the positions and widths of the other external terminals are the same as those of the related art, the modification of the resin-sealed semiconductor device of the present embodiment can use the same standard as that of the conventional product. The area and shape of the exposed external terminal can be freely determined without conforming to the conventional standard.

次に、リードフレーム全体の構成について説明する。   Next, the configuration of the entire lead frame will be described.

図５は、本実施形態のリードフレーム全体の構成を説明するための図である。図中中央から右側にかけての図は平面図であり、左側の図は平面図における横方向から見た側面図である。   FIG. 5 is a diagram for explaining the configuration of the entire lead frame of the present embodiment. The figure from the center to the right in the figure is a plan view, and the figure on the left is a side view as viewed from the lateral direction in the plan view.

図５に示すように、本実施形態のリードフレームは、行列状に配置された多数のフレーム枠が形成された内枠部と、短手方向を上下方向としたときの上辺に沿って設けられた円形の位置決め穴１０１ｂ及び下辺側に設けられた楕円形の位置決め穴１０１ｃとが形成された外枠部１０１ａとを有している。ここで、平面図に示す二重破線は、後に樹脂封止される領域を示すモールドライン１０８であり、側面図に記された破線は樹脂封止型半導体装置が形成される領域を示している。隣接するフレーム枠内の信号用リード同士は、装置分離ライン１５１ａ内の連結バーにより支持され、動物の背骨に似た形状をしている。   As shown in FIG. 5, the lead frame according to the present embodiment is provided along an inner frame portion where a large number of frame frames arranged in a matrix are formed, and along an upper side when the short side direction is the vertical direction. And an outer frame portion 101a formed with a circular positioning hole 101b and an elliptical positioning hole 101c provided on the lower side. Here, a double dashed line shown in a plan view is a mold line 108 showing a region to be sealed with resin later, and a broken line shown in a side view shows a region in which a resin-sealed semiconductor device is formed. . The signal leads in adjacent frame frames are supported by connecting bars in the device separation line 151a, and have a shape similar to the spine of an animal.

本実施形態のリードフレームは、いわゆる一括成型用のリードフレームである。すなわち、１枚のリードフレーム上に多数の半導体チップを搭載し、一括して樹脂封止を行ってからダイシングを行なうことで、多数の樹脂封止型半導体装置を同時に製造することを可能にしたリードフレームである。   The lead frame of the present embodiment is a so-called batch molding lead frame. That is, by mounting a large number of semiconductor chips on a single lead frame, performing resin sealing at once, and then performing dicing, a large number of resin-encapsulated semiconductor devices can be manufactured at the same time. It is a lead frame.

本実施形態のリードフレームにおいて、各フレーム枠の大きさは樹脂封止型半導体装置のサイズにより変わり、１枚のリードフレームを用いて製造される樹脂封止型半導体装置の数も変わる。また、外部端子数（信号用リード数）やデザインなども樹脂封止型半導体装置の仕様に合わせて変更する。   In the lead frame of the present embodiment, the size of each frame varies depending on the size of the resin-encapsulated semiconductor device, and also the number of resin-encapsulated semiconductor devices manufactured using one lead frame. The number of external terminals (the number of signal leads) and the design are also changed according to the specifications of the resin-encapsulated semiconductor device.

なお、本実施形態のリードフレームのサイズは、短手方向（図５の上下方向）が３０〜８０ｍｍ、長手方向が５０〜３００ｍｍであり、厚みはほぼ０．１〜０．４ｍｍの範囲内である。リードフレームの材料としては、Ｆｅ−Ｎｉ材や、Ｃｕ合金などが用いられる。また、リードフレーム上に配置される樹脂封止型半導体装置のサイズは３．０ｍｍ×３．０ｍｍから２０．０ｍｍ×２０．０ｍｍまでのものが主である。   The size of the lead frame according to the present embodiment is 30 to 80 mm in the short direction (vertical direction in FIG. 5), 50 to 300 mm in the long direction, and the thickness is approximately 0.1 to 0.4 mm. is there. As a material of the lead frame, an Fe—Ni material, a Cu alloy, or the like is used. The size of the resin-encapsulated semiconductor device arranged on the lead frame is mainly from 3.0 mm × 3.0 mm to 20.0 mm × 20.0 mm.

また、本実施形態のリードフレームには、通常半導体チップとの接合や実装に必要なめっきが施される。めっきの材質としては、Ａｇ，Ａｕ及びＮｉＰｄＡｕなどが用いられる。ただし、Ａｇめっきの場合は、信号用リードの上面のみにＡｇめっきを施し、外部端子となる信号用リードの下面にはＳｎ−ＰｂめっきやＳｎ−Ｂｉめっきを施す必要がある。なお、めっきの厚みは、Ａｕめっき、Ｐｄめっきの場合は１μｍ以下、Ａｇめっきでは数μｍ以下である。   In addition, the lead frame of the present embodiment is generally plated necessary for bonding and mounting with a semiconductor chip. Ag, Au, NiPdAu or the like is used as a material for plating. However, in the case of Ag plating, it is necessary to apply Ag plating only to the upper surface of the signal lead, and to apply Sn-Pb plating or Sn-Bi plating to the lower surface of the signal lead serving as an external terminal. The thickness of the plating is 1 μm or less for Au plating and Pd plating, and several μm or less for Ag plating.

また、図５には図示しないが、半導体装置の樹脂封止を安定して行なうためにリードフレームの下面（半導体チップを搭載する面の対向面）に耐熱性のポリイミドやアルミ箔などの膜を封止テープとして仮貼付する場合もある。   Although not shown in FIG. 5, a film of heat-resistant polyimide or aluminum foil is formed on the lower surface of the lead frame (opposite to the surface on which the semiconductor chip is mounted) in order to stably perform resin sealing of the semiconductor device. In some cases, it is temporarily attached as a sealing tape.

次に、本実施形態のリードフレームの製造方法を簡単に説明する。なお、各部材の符号は図１に示したものを用いる。   Next, a method of manufacturing the lead frame according to the present embodiment will be briefly described. In addition, the code | symbol of each member uses the thing shown in FIG.

まず、一枚板である金属板にプレス加工等を施して信号用リード１０２、ダイパッド１０６及び吊りリード１０５を形成する。この工程を仮に機械加工（プレス加工）工程と呼ぶ。   First, a signal plate 102, a die pad 106, and a suspension lead 105 are formed by subjecting a single metal plate to press working or the like. This step is temporarily called a machining (pressing) step.

次に、エッチングなどにより信号用リード１０２の先端溝１０２ｂ及び根本溝１０２ｃや接地用接続リード１０３の溝１０３ａを形成した後、ダイパッド１０６の上面が信号用リード１０２の上面より高い位置にくるようにアップセットする。この際のリードフレームの加工方法について以下に説明する。   Next, after the tip groove 102b and the root groove 102c of the signal lead 102 and the groove 103a of the ground connection lead 103 are formed by etching or the like, the upper surface of the die pad 106 is positioned higher than the upper surface of the signal lead 102. Set up. The method of processing the lead frame at this time will be described below.

図６（ａ）は、テーパー段差加工（プレス加工）を施したリードフレームを用いた樹脂封止型半導体装置の断面図であり、図６（ｂ），（ｃ）は、共にリードフレームの加工工程を示す断面図である。ここで、図６（ａ）は左右が接地用接続リードとなる断面を示している。図６（ｃ）に示す例では、プレス装置を用いて接地用接続リード１０３及び吊りリード１０５に段差加工を施すことにより、ダイパッド１０６がアップセットされる。この方法によれば、ダイパッド１０６の持ち上げ幅を任意の高さに設定することができる。このとき、段差加工を施した部分の厚みは、元のリードフレームの厚みより引き延ばされて薄くなる。   FIG. 6A is a cross-sectional view of a resin-encapsulated semiconductor device using a lead frame that has been subjected to tapered step processing (press processing). FIGS. 6B and 6C are both lead frame processing. It is sectional drawing which shows a process. Here, FIG. 6A shows a cross section in which the left and right become ground connection leads. In the example shown in FIG. 6C, the die pad 106 is upset by applying a step to the ground connection lead 103 and the suspension lead 105 using a press device. According to this method, the lifting width of the die pad 106 can be set to an arbitrary height. At this time, the thickness of the portion subjected to the step processing is extended to be thinner than the original thickness of the lead frame.

なお、後の工程でリードフレームの上面を樹脂封止する際に、封止テープを使用する場合には、信号用リードの下面と封止テープの間に樹脂が入り込む可能性がある。これは、段差加工の際に立ち上げ部のエッジが丸くなり、樹脂が入り込み易くなるためである。そこで、図６（ｂ）に示すように、本実施形態のリードフレームでは、段差加工を行なう前に接地用接続リード１０３の立ち上げ部の下面側に溝１１７を設け、立ち上げ部のエッジの角度を鋭くしている。これにより、外部端子の部分への樹脂の入り込みを防ぐことができる。   When a sealing tape is used in sealing the upper surface of the lead frame with a resin in a later step, there is a possibility that the resin may enter between the lower surface of the signal lead and the sealing tape. This is because the edge of the rising portion becomes round at the time of the step processing, and the resin easily enters. Therefore, as shown in FIG. 6B, in the lead frame of this embodiment, a groove 117 is provided on the lower surface side of the rising portion of the ground connection lead 103 before performing the step processing, and the edge of the rising portion is formed. The angle is sharp. Thereby, it is possible to prevent the resin from entering the external terminal portion.

次に、図７（ａ）は、半切断加工を施したリードフレームを用いた樹脂封止型半導体装置の断面図であり、図７（ｂ），（ｃ）は、共にリードフレームの加工工程を示す断面図である。同図（ｂ），（ｃ）に示すように、特開２０００−２９４７１７号公報に記載されているような半切断加工をダイパッド１０６に施してアップセットを行ってもよい。この際には、立ち上げ部のエッジは丸くならないため、接地用接続リード１０３の下部に溝を設ける必要はない。   Next, FIG. 7A is a cross-sectional view of a resin-encapsulated semiconductor device using a half-cut lead frame. FIGS. 7B and 7C are both lead frame processing steps. FIG. As shown in FIGS. 7B and 7C, the die pad 106 may be subjected to a half-cutting process as described in JP-A-2000-294717 to perform upsetting. At this time, the edge of the rising portion is not rounded, so that it is not necessary to provide a groove below the ground connection lead 103.

図８（ａ）は、潰し加工またはエッチングにより段差を設けたリードフレームを用いた樹脂封止型半導体装置の断面図であり、図８（ｂ），（ｃ）は、共にリードフレームの加工工程を示す断面図である。   FIG. 8A is a cross-sectional view of a resin-encapsulated semiconductor device using a lead frame provided with a step by crushing or etching, and FIGS. 8B and 8C are both lead frame processing steps. FIG.

同図（ｂ），（ｃ）に示すように、ダイパッド１０６の下部を潰し加工あるいはエッチングにより薄厚化することもできる。また、接地用接続リード１０３の上部を同時に薄厚化してもよい。   As shown in FIGS. 7B and 7C, the lower part of the die pad 106 can be thinned by crushing or etching. Further, the upper part of the ground connection lead 103 may be made thinner at the same time.

上述の半切断加工，潰し加工及びエッチングによれば、リードフレームの厚みの範囲内で段差加工を施すことができるので、小型や薄型の樹脂封止型半導体装置に用いられるリードフレームを製造することができる。   According to the above-described half-cutting, crushing, and etching, steps can be formed within the range of the thickness of the lead frame, so that a lead frame used for a small and thin resin-encapsulated semiconductor device can be manufactured. Can be.

また、図９（ａ）は、潰し加工またはエッチングにより段差を設けたリードフレームを用いた樹脂封止型半導体装置の断面図であり、図９（ｂ）〜（ｄ）は、共にリードフレームの加工工程を示す断面図である。同図（ｂ）〜（ｄ）に示すように、潰し加工やエッチングを施した後で、プレス装置を用いたアップセット加工を行ってもよい。   FIG. 9A is a cross-sectional view of a resin-encapsulated semiconductor device using a lead frame provided with a step by crushing or etching, and FIGS. 9B to 9D are all sectional views of the lead frame. It is sectional drawing which shows a processing process. As shown in FIGS. 8B to 8D, after crushing or etching, upset processing using a press device may be performed.

なお、上述の加工によってダイパッド１０６の上面を、信号用リード１０２の上面より０．０３ｍｍ以上リードフレームの厚みの３／４以下の範囲で高くすることで、樹脂封止型半導体装置の品質を安定させることができる。すなわち、ダイパッド１０６を持ち上げる幅を０．０３ｍｍより小さくするとダイパッド１０６の下面側に樹脂が回り込みにくくなり、樹脂封止が不完全になるおそれがある。また、半切断加工やエッチングの場合には、ダイパッド１０６の持ち上げ幅をリードフレームの３／４より大きくすることは現在のところ、技術的に困難である。   The quality of the resin-encapsulated semiconductor device is stabilized by making the upper surface of the die pad 106 higher than the upper surface of the signal lead 102 by 0.03 mm or more and 以下 or less of the thickness of the lead frame by the above-described processing. Can be done. That is, if the width of lifting the die pad 106 is smaller than 0.03 mm, the resin does not easily flow around the lower surface of the die pad 106, and the resin sealing may be incomplete. In addition, in the case of half-cut processing or etching, it is technically difficult at present to make the lifting width of the die pad 106 larger than ／ of the lead frame.

以上のような加工の後、リードフレームにめっきを施し、次いで、必要に応じて下面側に封止テープを貼り付ける。このような方法で、本実施形態のリードフレームを形成することができる。   After the above processing, plating is applied to the lead frame, and then, if necessary, a sealing tape is attached to the lower surface side. With such a method, the lead frame of the present embodiment can be formed.

本実施形態のリードフレームは、上述のように信号リード１０２に先端溝１０２ｂ及び根本溝１０２ｃを設けること、接地用接続リード１０３の段差の立ち上げ部の下面側に溝を設けること、接地用接続リード１０３の段差部の少なくとも一部を細く加工することなどにより、小型化されたＱＦＮを実現可能にしている。   The lead frame according to the present embodiment has the tip groove 102b and the root groove 102c provided on the signal lead 102 as described above, the groove provided on the lower surface side of the rising portion of the step of the ground connection lead 103, and the ground connection. By miniaturizing at least a part of the step portion of the lead 103, a miniaturized QFN can be realized.

−樹脂封止型半導体装置の説明−
図１０（ａ）〜（ｃ）は、それぞれ上述のリードフレームを用いて製造された本実施形態の樹脂封止型半導体装置の、底面から見たときの平面図，Xb−Xb線における断面図及び外観を示す斜視図である。なお、本明細書中では、外部端子１０４が露出した面を樹脂封止型半導体装置の底面あるいは下面とし、それに対向する面を上面と称する。 -Description of resin-encapsulated semiconductor device-
FIGS. 10A to 10C are a plan view and a cross-sectional view taken along line Xb-Xb, respectively, of the resin-sealed semiconductor device according to the present embodiment manufactured using the above-described lead frame. FIG. In this specification, the surface where the external terminals 104 are exposed is referred to as the bottom surface or the lower surface of the resin-encapsulated semiconductor device, and the surface opposite thereto is referred to as the upper surface.

図１０（ａ）〜（ｃ）に示すように、本実施形態の樹脂封止型半導体装置は、略直方体形をしており、ダイパッド１０６と、装置底面の四辺に沿って設けられた信号用リード１０２と、隣接する信号用リード１０２に対して平行に設けられ、ダイパッド１０６に接続された接地用接続リード１０３と、ダイパッド１０６の上面上にＡｇペースト等の接着剤により固定され、電極パッドを有する半導体チップ２０１と、信号用リード１０２と半導体チップ２０１の電極パッドとを接続する金属細線２０２と、ダイパッドに接続された吊りリード（図示せず）と、ダイパッド１０６，半導体チップ２０１，吊りリード，及び信号用リード１０２及び接地用接続リード１０３の上面を封止する封止樹脂２０３とを備えている。また、接地用接続リード１０３及び信号用リード１０２の下面及び側端面は露出しており、特に装置底面に露出した信号用リード１０２の下部は外部端子１０４として機能する。また、外部端子１０４の長さは、金属細線２０２の長さよりも短くなっている。   As shown in FIGS. 10A to 10C, the resin-encapsulated semiconductor device according to the present embodiment has a substantially rectangular parallelepiped shape, and includes a die pad 106 and signals provided along four sides on the bottom surface of the device. The lead 102 and the ground connection lead 103 provided in parallel with the adjacent signal lead 102 and connected to the die pad 106 are fixed on the upper surface of the die pad 106 with an adhesive such as Ag paste. A semiconductor chip 201, a thin metal wire 202 connecting the signal lead 102 to the electrode pad of the semiconductor chip 201, a suspension lead (not shown) connected to the die pad, a die pad 106, the semiconductor chip 201, the suspension lead, And a sealing resin 203 for sealing the upper surfaces of the signal leads 102 and the ground connection leads 103. In addition, the lower surface and side end surfaces of the ground connection lead 103 and the signal lead 102 are exposed, and the lower part of the signal lead 102 exposed particularly on the device bottom functions as an external terminal 104. The length of the external terminal 104 is shorter than the length of the thin metal wire 202.

本実施形態の樹脂封止型半導体装置の特徴は、ダイパッド１０６に接続された接地用接続リード１０３を備えていることである。図１０（ｂ）に示すように、接地用接続リード１０３は金属細線２０２等の接続部材により半導体チップ２０１上の接地用の電極パッドに接続されている。また、接地用接続リード１０３の下部の少なくとも一部は接地用の外部端子１０４として、母基板等の接地用電源に接続される。   A feature of the resin-encapsulated semiconductor device of the present embodiment is that the semiconductor device includes a ground connection lead 103 connected to the die pad 106. As shown in FIG. 10B, the ground connection lead 103 is connected to a ground electrode pad on the semiconductor chip 201 by a connection member such as a thin metal wire 202. At least a part of the lower portion of the ground connection lead 103 is connected to a ground power supply such as a motherboard as an external terminal 104 for ground.

このため、本実施形態の樹脂封止型半導体装置では、電荷の蓄積等が起こらず、電気的に安定となっている。また、接地用接続リード１０３を接地端子として用いることで、装置をさらに微細化した場合にも接地をとることが可能になる。   For this reason, in the resin-encapsulated semiconductor device of the present embodiment, charge accumulation and the like do not occur, and the device is electrically stable. Further, by using the ground connection lead 103 as a ground terminal, it is possible to ground even when the device is further miniaturized.

加えて、本実施形態の樹脂封止型半導体装置によれば、従来の樹脂封止型半導体装置に比べて高周波特性を向上させることができる。これは、同じ方向に流れる高周波信号同士は互いに干渉しやすい性質を持つので、１つの信号用リード１０２を２つの接地用接続リード１０３とそれに接続されたダイパッド１０６とで囲むことにより、各信号用リード１０２に伝わる高周波信号がアイソレーションされるためである。各信号用リード１０２に伝わる高周波信号がアイソレーションされれば、結果として高周波信号間の相互干渉が抑制される。このため、信号用リード１０２と接地用接続リード１０３は可能な限り交互に設けることが高周波特性を向上させるためには好ましい。ただし、信号用リード１０２と接地用接続リード１０３とが交互に設けられていない場合でも、従来の樹脂封止型半導体装置と比べれば、高周波特性は改善される。なお、高周波特性については、後に詳述する。   In addition, according to the resin-sealed semiconductor device of the present embodiment, high-frequency characteristics can be improved as compared with the conventional resin-sealed semiconductor device. This is because high-frequency signals flowing in the same direction tend to interfere with each other. Therefore, by enclosing one signal lead 102 with two ground connection leads 103 and a die pad 106 connected thereto, each signal lead 102 This is because a high-frequency signal transmitted to the lead 102 is isolated. If the high-frequency signals transmitted to the signal leads 102 are isolated, mutual interference between the high-frequency signals is suppressed as a result. For this reason, it is preferable to provide the signal leads 102 and the ground connection leads 103 alternately as much as possible in order to improve high frequency characteristics. However, even when the signal leads 102 and the ground connection leads 103 are not provided alternately, the high-frequency characteristics are improved as compared with the conventional resin-encapsulated semiconductor device. The high frequency characteristics will be described later in detail.

なお、高周波特性を向上させる目的のためには、必ずしも接地用接続リード１０３が半導体チップ２０１の電極パッドに接続している必要はない。電気的特性を安定化させるためには、接地用の全ての電極パッドを接地用接続リード１０３に接続されることが好ましいので、接地用接続リード１０３が接地用の電極パッドより多い場合には、接地用接続リード１０３の中に半導体チップに接続されないものがあってもよい。   Note that the ground connection lead 103 does not necessarily need to be connected to the electrode pad of the semiconductor chip 201 for the purpose of improving the high frequency characteristics. In order to stabilize the electrical characteristics, it is preferable that all the grounding electrode pads are connected to the grounding connection lead 103. Therefore, when the number of grounding connection leads 103 is larger than that of the grounding electrode pads, Some of the ground connection leads 103 may not be connected to the semiconductor chip.

また、図１０（ｃ）に示すように、本実施形態の樹脂封止型半導体装置の信号用リード１０２と接地用接続リード１０３との間隔は信号用リード１０２同士の間隔とほぼ同じになるよう設けられているので、本実施形態の樹脂封止型半導体装置の外観は従来の樹脂封止型半導体装置と何ら変わりがない。これは、本実施形態の樹脂封止型半導体装置によれば、電気的に安定化され、従来よりも優れた高周波特性を有しながらサイズやピン数などが従来と同じ規格の樹脂封止型半導体装置を実現できることを意味する。そのため、樹脂封止型半導体装置に接続される装置の規格変更を行なう必要がない。   Further, as shown in FIG. 10C, the distance between the signal lead 102 and the ground connection lead 103 of the resin-encapsulated semiconductor device of the present embodiment is substantially equal to the distance between the signal leads 102. Since it is provided, the appearance of the resin-encapsulated semiconductor device of the present embodiment is no different from the conventional resin-encapsulated semiconductor device. According to the resin-encapsulated semiconductor device of the present embodiment, the resin-encapsulated semiconductor device is electrically stabilized and has the same high-frequency characteristics as the conventional one while having the same size and number of pins as the conventional one. This means that a semiconductor device can be realized. Therefore, there is no need to change the standard of the device connected to the resin-sealed semiconductor device.

なお、本実施形態の樹脂封止型半導体装置の材料として上述の半切断加工や潰し加工及びエッチングによりダイパッド１０６の持ち上げ幅を小さくしたリードフレームが用いられた場合には、特に小型及び薄型の樹脂封止型半導体装置が製造される。   In addition, when a lead frame in which the lifting width of the die pad 106 is reduced by the above-described half-cutting processing, crushing processing, and etching is used as a material of the resin-encapsulated semiconductor device of the present embodiment, particularly a small and thin resin An encapsulated semiconductor device is manufactured.

また、本実施形態の樹脂封止型半導体装置においては、信号用リード１０２及び接地用接続リード１０３の配置やダイパッド１０６の形状などを必要に応じて変更してもよい。   In the resin-encapsulated semiconductor device of the present embodiment, the arrangement of the signal leads 102 and the ground connection leads 103 and the shape of the die pad 106 may be changed as necessary.

また、本実施形態の樹脂封止型半導体装置において、外部端子１０４は略長方形であるが、用いるリードフレームの形状を変えることにより、略楕円形など他の形状に変えることができる。   Further, in the resin-sealed semiconductor device of the present embodiment, the external terminal 104 is substantially rectangular, but can be changed to another shape such as a substantially elliptical shape by changing the shape of the lead frame used.

なお、本実施形態の樹脂封止型半導体装置において、接地用接続リード１０３だけでなく信号用リード１０２にも接地用の電極パッドが接続されていてもよい。   In the resin-encapsulated semiconductor device of the present embodiment, an electrode pad for grounding may be connected not only to the connection lead 103 for grounding but also to the signal lead 102.

図１１（ａ）〜（ｃ）は、それぞれ本実施形態の樹脂封止型半導体装置の第１の変形例を底面から見たときの平面図，該樹脂封止型半導体装置のXIb−XIb線における断面図，及び該樹脂封止型半導体装置の外観を示す斜視図である。同図に示すように、信号用リード１０２の側端面が外部に露出しない場合でも、接地用接続リード１０２を備えていれば、上述の電気的特性及び高周波特性を発揮することができる。   FIGS. 11A to 11C are plan views of a first modified example of the resin-encapsulated semiconductor device according to the present embodiment, as viewed from the bottom, and lines XIb-XIb of the resin-encapsulated semiconductor device. 1 is a cross-sectional view and a perspective view showing an appearance of the resin-sealed semiconductor device. As shown in the figure, even when the side end surface of the signal lead 102 is not exposed to the outside, the above-described electrical characteristics and high-frequency characteristics can be exhibited by providing the ground connection lead 102.

また、図１２（ａ），（ｂ）は、それぞれ本実施形態の樹脂封止型半導体装置の第２の変形例におけるXIIa−XIIa線での断面図、及び外観を示す斜視図である。同図（ｂ）に示すように、樹脂封止型半導体装置の底面の四隅に吊りリード１０５を露出させてもよい。なお、信号用リード１０２に形成された根本溝と先端溝があることにより、樹脂封止型半導体装置は、電子機器の配線基板に実装した後の基板曲げ応力から保護され、金属細線２０２の断線等が防止されている。   FIGS. 12A and 12B are a cross-sectional view taken along line XIIa-XIIa and a perspective view showing the appearance in a second modified example of the resin-encapsulated semiconductor device of the present embodiment. As shown in FIG. 3B, the suspension leads 105 may be exposed at four corners on the bottom surface of the resin-encapsulated semiconductor device. Note that the presence of the root groove and the tip groove formed in the signal lead 102 protects the resin-encapsulated semiconductor device from substrate bending stress after being mounted on the wiring board of the electronic device, and disconnects the thin metal wire 202. Etc. are prevented.

また図１３（ａ），（ｂ）は、それぞれ本実施形態の樹脂封止型半導体装置の第３の変形例におけるXIIIa−XIIIa線での断面図、及び外観を示す斜視図である。この変形例は、ダイパッド１０６の底面の一部がパッケージの底面から露出しているパワーＱＦＮである。本変形例では、本実施形態の樹脂封止型半導体装置に比べて放熱性が良いので、高周波信号で動作するパワー半導体装置から出た熱を速やかに放熱することができる。本変形例のように、パワーＱＦＮにおいて接地用接続リード１０３を設けることは、高周波特性の点から見て非常に好ましい。なお、本変形例では、半切断加工により形成されたリードフレームが好ましく用いられる。   FIGS. 13A and 13B are a cross-sectional view taken along line XIIIa-XIIIa and a perspective view showing the appearance in a third modified example of the resin-encapsulated semiconductor device of the present embodiment. This modification is a power QFN in which a part of the bottom surface of the die pad 106 is exposed from the bottom surface of the package. In this modified example, since the heat dissipation is better than that of the resin-encapsulated semiconductor device of the present embodiment, it is possible to quickly dissipate the heat emitted from the power semiconductor device that operates with a high-frequency signal. Providing the ground connection lead 103 in the power QFN as in this modification is very preferable from the viewpoint of high frequency characteristics. In this modification, a lead frame formed by half-cutting is preferably used.

また、図１４（ａ）〜（ｃ）は、それぞれ本実施形態の樹脂封止型半導体装置の第４の変形例，第５の変形例，及び第６の変形例の底面から見たときの平面図である。同図（ａ）に示すように、本実施形態の樹脂封止型半導体装置において、接地用接続リード１０３がダイパッド１０６を支持するので、吊りリード１０５を設けなくてもよい。あるいは、図１４（ｂ）に示すように、ダイパッド１０６からパッケージのコーナー部分に延びる吊りリード１０５と半導体チップ上の接地用の電極パッドとを接続し、吊りリード１０５と接地用接続リード１０３とを兼用させることもできる。また、図１４（ｃ）に示すように、接地用接続リード１０３の一部を吊りリード１０５と兼用し、残りの接地用接続リード１０３を信号用リード１０２の間に設けることもできる。このとき、接地用接続リード１０３の数は４本に限らない。   FIGS. 14A to 14C show the fourth, fifth, and sixth modifications of the resin-encapsulated semiconductor device of the present embodiment, respectively, when viewed from the bottom surface. It is a top view. As shown in FIG. 1A, in the resin-encapsulated semiconductor device of the present embodiment, since the ground connection lead 103 supports the die pad 106, the suspension lead 105 may not be provided. Alternatively, as shown in FIG. 14B, the suspension lead 105 extending from the die pad 106 to the corner of the package is connected to the ground electrode pad on the semiconductor chip, and the suspension lead 105 and the ground connection lead 103 are connected. They can also be used together. Further, as shown in FIG. 14C, a part of the ground connection lead 103 may be used also as the suspension lead 105, and the remaining ground connection lead 103 may be provided between the signal leads 102. At this time, the number of the ground connection leads 103 is not limited to four.

また、図１５は、本実施形態の樹脂封止型半導体装置の第７の変形例を説明するための平面図である。同図は、リードフレームのダイパッド１０６上に２つの半導体チップ２０１を載せて、信号用リード１０２及び接地用接続リード１０３と半導体チップ２０１の電極パッドまたは接続用パッドとを金属細線２０２で接続した状態を示している。図１５に示すように、ダイパッド１０６の上面上に複数の半導体チップ２０１を搭載する場合にも、本発明を適用することができる。このような、いわゆるマルチチップの構成は、メモリとシステムＬＳＩ、ＧａＡｓ半導体素子とＳｉからなるＣＭＯＳなど、異なるプロセスで製造された素子を一つの樹脂封止型半導体装置にする際に一般的に採用されている。この場合は、搭載された半導体チップ２０１の電極パッド同士を必要に応じて金属細線等で接続する。なお、金属細線２０２を取り付ける電極パッドのサイズをさらに大きくすることにより、金属細線２０２と各パッドとの接続をより確実にすることができる。   FIG. 15 is a plan view for explaining a seventh modification of the resin-encapsulated semiconductor device of the present embodiment. The figure shows a state in which two semiconductor chips 201 are mounted on a die pad 106 of a lead frame, and signal leads 102 and ground connection leads 103 are connected to electrode pads or connection pads of the semiconductor chip 201 by thin metal wires 202. Is shown. As shown in FIG. 15, the present invention can be applied to a case where a plurality of semiconductor chips 201 are mounted on the upper surface of the die pad 106. Such a so-called multi-chip configuration is generally adopted when elements manufactured by different processes, such as a memory and a system LSI, a GaAs semiconductor element and a CMOS made of Si, are combined into one resin-sealed semiconductor device. Have been. In this case, the electrode pads of the mounted semiconductor chip 201 are connected to each other by a thin metal wire or the like as necessary. By further increasing the size of the electrode pad to which the thin metal wire 202 is attached, the connection between the thin metal wire 202 and each pad can be further ensured.

なお、図１６は、本実施形態の樹脂封止型半導体装置の第７の変形例に対応する従来の樹脂封止型半導体装置を示す平面図である。接地用接続リード１０３が設けられていない点を除けば、上記第７の変形例と同じ構成となっている。   FIG. 16 is a plan view showing a conventional resin-encapsulated semiconductor device corresponding to a seventh modification of the resin-encapsulated semiconductor device of the present embodiment. The configuration is the same as that of the seventh modification except that the ground connection lead 103 is not provided.

なお、以上で説明した例では電極パッドと信号用リード１０２、あるいは電極パッドと接地用接続リード１０３とは金属細線２０２により接続されていたが、これに代えて金属バンプを用いることもできる。この際には、上面にバンプを設けた半導体チップ２０１の上面を下に向けてダイパッド１０６の上に載せることになる。   In the example described above, the electrode pad and the signal lead 102 or the electrode pad and the ground connection lead 103 are connected by the thin metal wire 202, but a metal bump may be used instead. In this case, the semiconductor chip 201 having the bumps provided on the upper surface is placed on the die pad 106 with the upper surface facing downward.

−樹脂封止型半導体装置の高周波特性−
次に、本実施形態の樹脂封止型半導体装置の高周波特性について調べた結果について説明する。 -High frequency characteristics of resin-encapsulated semiconductor device-
Next, the result of examining the high frequency characteristics of the resin-encapsulated semiconductor device of the present embodiment will be described.

図１７は、本実施形態の樹脂封止型半導体装置及び従来の樹脂封止型半導体装置の高周波特性のシミュレーション結果を示す図である。ここで、本実施形態の樹脂封止型半導体装置として、図１５に示す第７の変形例を用い、これとピン数や構成を揃えた図１６に示す樹脂封止型半導体装置を従来例として用いた。なお、特性曲線Ａ（実線）は本実施形態の樹脂封止型半導体装置の特性を示し、特性曲線Ｂ（破線）は、従来の樹脂封止型半導体装置の特性を示す。   FIG. 17 is a diagram showing simulation results of high frequency characteristics of the resin-encapsulated semiconductor device of the present embodiment and the conventional resin-encapsulated semiconductor device. Here, as the resin-encapsulated semiconductor device of the present embodiment, a resin-encapsulated semiconductor device shown in FIG. 16 in which the seventh modified example shown in FIG. Using. The characteristic curve A (solid line) shows the characteristics of the resin-encapsulated semiconductor device of the present embodiment, and the characteristic curve B (dashed line) shows the characteristics of the conventional resin-encapsulated semiconductor device.

図１７から、本実施形態の樹脂封止型半導体装置は、シミュレーションされた範囲のすべての周波数において、従来のものよりも挿入損失が小さくなっていることが分かる。例えば、携帯電話の通信で用いられる１．５ＧＨｚにおいては、従来の樹脂封止型半導体装置の挿入損失が約０．５ｄＢであるのに対して本実施形態の樹脂封止型半導体装置では約０．４ｄＢとなっている。また、周波数が大きくなるほどこの挿入損失の差は大きくなるので、本実施形態の樹脂封止型半導体装置は、今後１．５ＧＨｚを以上の高周波信号が用いられることになれば、さらに効果を発揮すると考えられる。   From FIG. 17, it can be seen that the resin-encapsulated semiconductor device of the present embodiment has a smaller insertion loss than the conventional device at all frequencies in the simulated range. For example, at 1.5 GHz used for mobile phone communication, the insertion loss of the conventional resin-encapsulated semiconductor device is about 0.5 dB, whereas the insertion loss of the resin-encapsulated semiconductor device of the present embodiment is about 0 dB. .4 dB. Further, since the difference in insertion loss increases as the frequency increases, the resin-encapsulated semiconductor device of the present embodiment will exhibit further effects if a high-frequency signal of 1.5 GHz or more is to be used in the future. Conceivable.

次に、本実施形態の樹脂封止型半導体装置において、高周波特性が改善される理由を説明する。   Next, the reason why the high-frequency characteristics are improved in the resin-sealed semiconductor device of the present embodiment will be described.

図１８（ａ）は、従来の樹脂封止型半導体装置において、信号用リードと半導体チップとの接続部分を示す平面図及び回路図であり、図１８（ｂ）は、本実施形態の樹脂封止型半導体装置において、信号用リードまたは接地用接続リードと半導体チップとの接続部分を示す平面図及び回路図である。図１８（ａ）の左側に示す回路３１２は、右側に示す信号用リード３０２と半導体チップ４０１との接続部分を回路図で表したものである。同様に図１８（ｂ）の左側に示す回路１１２は、右側に示す信号用リード１０２と半導体チップ２０１との接続部分を回路図で表したものである。   FIG. 18A is a plan view and a circuit diagram showing a connection portion between a signal lead and a semiconductor chip in a conventional resin-encapsulated semiconductor device. FIG. 18B is a resin-encapsulated semiconductor device of this embodiment. FIG. 2 is a plan view and a circuit diagram showing a connection portion between a signal lead or a ground connection lead and a semiconductor chip in a stop semiconductor device. A circuit 312 shown on the left side of FIG. 18A is a circuit diagram showing a connection portion between the signal lead 302 and the semiconductor chip 401 shown on the right side. Similarly, a circuit 112 shown on the left side of FIG. 18B is a circuit diagram showing a connection portion between the signal lead 102 and the semiconductor chip 201 shown on the right side.

図１８（ａ）に示すように、従来の樹脂封止型半導体装置においては、信号用リード３０２同士が互いに隣接しているため、高周波信号が信号用リード３０２及び金属細線４０２を通る際に磁気が発生し、出力端子にノイズが乗ってしまう。これに対し本実施形態の樹脂封止型半導体装置においては、１つの信号用リード１０２が接地用接続リード１０３及びダイパッド１０６の辺に囲まれているため、磁界の影響を受けず、従来例に比べ抵抗が小さくなっている。このため、高周波特性を向上させるためには、接地用接続リード１０３と信号用リード１０２とを交互に配置することが好ましいのである。   As shown in FIG. 18A, in the conventional resin-encapsulated semiconductor device, the signal leads 302 are adjacent to each other. Is generated and noise is put on the output terminal. On the other hand, in the resin-encapsulated semiconductor device of the present embodiment, one signal lead 102 is surrounded by the sides of the ground connection lead 103 and the die pad 106, and is not affected by a magnetic field. The resistance is smaller. Therefore, in order to improve the high frequency characteristics, it is preferable that the ground connection leads 103 and the signal leads 102 are alternately arranged.

次に、本実施形態の樹脂封止型半導体装置において、信号用リードの下部が外部端子となるＱＦＮに接地用接続リードを設けたことの意義を説明する。   Next, in the resin-sealed semiconductor device of the present embodiment, the significance of providing the ground connection lead to the QFN in which the lower part of the signal lead is an external terminal will be described.

図２１は、本実施形態の樹脂封止型半導体装置において、挿入損失と金属細線（ワイヤー）の長さとの関係を示す図である。なお、ここで用いられる金属細線の直径は、２０〜３０μｍ程度であり、そのインダクタンスは一般に、０．８ＧＨｚにおいて１ｍｍ当たり１ｎＨとされている。   FIG. 21 is a diagram showing the relationship between insertion loss and the length of a thin metal wire (wire) in the resin-sealed semiconductor device of the present embodiment. The diameter of the thin metal wire used here is about 20 to 30 μm, and its inductance is generally 1 nH per mm at 0.8 GHz.

図２１から分かるように、動作周波数が１．５ＧＨｚのときには、金属細線の長さが１ｍｍ増加するとフリップチップ状態に対して０．１ｄＢの挿入損失が生じる。さらに、周波数が大きくなるにつれて金属細線の長さが挿入損失に与える影響は大きくなり、２．５ＧＨＺでは金属細線の長さが１ｍｍ増加するとおよそ０．３ｄＢもの挿入損失が起こる。携帯電話の受信、送信のアンテナブロックに使用されるスイッチ（ＳＷ）の場合、０．１ｄＢの挿入損失は、受信感度の低下やノイズの発生を引き起こす。また、ノイズの影響を考慮して送信ブロック（パワーアンプ）のパワーを上げると、機器により多くの作業を行わせることになり、情報を送信するための時間が長くかかってしまう。なお、金属細線が長くなると挿入損失が大きくなるのは、金属細線の長さにほぼ比例してインダクタンスＬが増加し、それに伴いＺ＝ｊωＬで表されるインピーダンスＺが大きくなり、挿入損失が大きくなるからである。ここで、ｊは虚数であり、ω＝２πｆ（ｆは周波数）である。   As can be seen from FIG. 21, when the operating frequency is 1.5 GHz, if the length of the thin metal wire increases by 1 mm, an insertion loss of 0.1 dB occurs in the flip chip state. Further, as the frequency increases, the effect of the length of the thin metal wire on the insertion loss increases. At 2.5 GHz, an insertion loss of about 0.3 dB occurs when the length of the thin metal wire increases by 1 mm. In the case of a switch (SW) used for a reception / transmission antenna block of a mobile phone, an insertion loss of 0.1 dB causes a decrease in reception sensitivity and generation of noise. In addition, if the power of the transmission block (power amplifier) is increased in consideration of the influence of noise, more work is performed by the device, and it takes a longer time to transmit information. The reason why the insertion loss increases as the metal wire becomes longer is that the inductance L increases almost in proportion to the length of the metal wire, and accordingly, the impedance Z expressed by Z = jωL increases, and the insertion loss increases. Because it becomes. Here, j is an imaginary number, and ω = 2πf (f is a frequency).

このように、信号が伝わる経路が長くなるにつれ樹脂封止型半導体装置の電気的特性は悪くなり、特に、高周波信号により動作する場合にはこの現象が顕著になることが分かる。   Thus, it can be seen that the longer the path through which the signal is transmitted, the worse the electrical characteristics of the resin-encapsulated semiconductor device, and this phenomenon is particularly pronounced when operating with high-frequency signals.

先の例では、金属細線の長さの影響について説明したが、リードについても金属細線と同様に、長くなるほど挿入損失が大きくなる。次に、ＱＦＮである本実施形態の樹脂封止型半導体装置とＱＦＰの高周波特性の比較について説明する。   In the above example, the influence of the length of the fine metal wire has been described. However, as with the fine metal wire, the insertion loss increases as the length increases. Next, comparison of high frequency characteristics between the resin-sealed semiconductor device of the present embodiment, which is QFN, and the QFP will be described.

図１９（ａ），（ｂ）は、それぞれ本実施形態の樹脂封止型半導体装置の一例を示す平面図，及びXIXb−XIXb線における断面図であり、図２０（ａ），（ｂ）は、それぞれ接地用接続リードを設けたＱＦＰである樹脂封止型半導体装置を示す平面図，及びXXb−XXb線における断面図である。なお、本実施形態の樹脂封止型半導体装置の外部端子１０４には基板配線１１６が接続されており、ＱＦＰの外部端子３０４にも基板配線３１６が接続されている。また、ＱＦＰは、信号用リードと封止樹脂４０３の外部に延びた外部リード３１７とからなるリード３１８とを備えており、信号用リードの一部はダイパッド３０６に接続された接地用接続リード３１９となっている。ＱＦＰが本実施形態の樹脂封止型半導体装置と異なるのは、リード３１８が外部リード３１７を有し、外部リード３１７の下部が外部端子３０４となっていることである。   FIGS. 19A and 19B are a plan view and a cross-sectional view taken along line XIXb-XIXb, respectively, showing an example of the resin-encapsulated semiconductor device according to the present embodiment. FIGS. FIG. 3 is a plan view showing a resin-sealed semiconductor device which is a QFP provided with a ground connection lead, and a cross-sectional view taken along line XXb-XXb. The substrate wiring 116 is connected to the external terminal 104 of the resin-sealed semiconductor device of the present embodiment, and the substrate wiring 316 is also connected to the external terminal 304 of the QFP. The QFP includes a lead 318 including a signal lead and an external lead 317 extending outside the sealing resin 403, and a part of the signal lead is connected to a ground connection lead 319 connected to the die pad 306. It has become. The QFP differs from the resin-encapsulated semiconductor device of the present embodiment in that the lead 318 has an external lead 317 and the lower part of the external lead 317 is an external terminal 304.

図２０（ｂ）に示すＱＦＰでは、半導体チップ４０１からの電気信号の最短道程は、半導体チップ４０１の電極パッドから金属細線４０２，接地用接続リード３１９，外部リード３１７を順に経由して基板配線３１６に至る経路である。これに対し、本実施形態の樹脂封止型半導体装置では、信号用リード１０２の下部が外部端子となっているので、電気信号の最短道程は、ＱＦＰに比べて外部リード３１７の分だけ短くなっている。このため、本実施形態の樹脂封止型半導体装置では、ＱＦＰに比べて半導体チップから基板配線までの距離を約１／３に縮めることができる。例えば、本実施形態の樹脂封止型半導体装置における信号の導通道程は、平面上で確認した場合、金属細線長が０．５０ｍｍ、接地用接続リードから基板配線までの長さが０．３０ｍｍの計０．８０ｍｍであり、ＱＦＰにおける信号の導通道程は、金属細線長が０．５０ｍｍ、接地用接続リードから外部リードまでが０．５０ｍｍ、外部リードから基板配線までが１．４ｍｍの計２．４０ｍｍである。
このとき、導通道程１ｍｍ当たりのインダクタンスが１ｎＨとすると、上記信号の導通道程におけるインダクタンスは、本実施形態の樹脂封止型半導体装置で０．８０ｎＨであるのに対し、ＱＦＰでは２．４０ｎＨとなる。このインダクタンスの差は、図２１で検討された範囲を遙かに越える差である。 In the QFP shown in FIG. 20B, the shortest path of the electric signal from the semiconductor chip 401 is determined by the substrate wiring 316 from the electrode pad of the semiconductor chip 401 via the thin metal wire 402, the ground connection lead 319, and the external lead 317 in this order. It is a route to reach. On the other hand, in the resin-encapsulated semiconductor device of the present embodiment, since the lower part of the signal lead 102 is an external terminal, the shortest path of the electric signal is shorter by the external lead 317 than that of the QFP. ing. Therefore, in the resin-encapsulated semiconductor device of the present embodiment, the distance from the semiconductor chip to the substrate wiring can be reduced to about 1/3 as compared with the QFP. For example, the conduction path of the signal in the resin-encapsulated semiconductor device of the present embodiment has a metal thin wire length of 0.50 mm and a length from the ground connection lead to the board wiring of 0.30 mm when confirmed on a plane. The total length of the signal conduction path in the QFP is 0.50 mm, the distance from the ground connection lead to the external lead is 0.50 mm, and the distance from the external lead to the board wiring is 1.4 mm. 40 mm.
At this time, assuming that the inductance per 1 mm of the conduction path is 1 nH, the inductance in the resin-encapsulated semiconductor device of the present embodiment is 0.80 nH in the conduction path of the signal, but is 2.40 nH in the QFP. . This difference in inductance is far beyond the range considered in FIG.

さらに、インダクタンスの差は信号が高周波になるほど大きくなるため、ＱＦＰに対して接地用接続リードを設けても、本実施形態の樹脂封止型半導体装置で得られたような、良好な高周波特性を得ることができない。すなわち、本発明では、ＱＦＮのように信号用リードの下部が外部端子となっている樹脂封止型半導体装置に接地用接続リードを設けたことにより、従来得ることができなかった優れた高周波特性を有する樹脂封止型半導体装置を実現している。   Further, since the difference in inductance increases as the signal becomes higher in frequency, even if a ground connection lead is provided for the QFP, good high-frequency characteristics as obtained in the resin-encapsulated semiconductor device of the present embodiment are obtained. I can't get it. That is, according to the present invention, by providing the grounding connection lead to the resin-encapsulated semiconductor device such as the QFN in which the lower part of the signal lead is an external terminal, excellent high-frequency characteristics which cannot be obtained conventionally can be obtained. And a resin-sealed semiconductor device having the following.

なお、このような本実施形態の樹脂封止型半導体装置を実際に１．５ＧＨｚ以上の高周波信号で動作する携帯電話に使用する場合は、１．５ＧＨｚ以上の周波数において電力を増幅または減衰する半導体素子を少なくとも１つは有する樹脂封止型半導体装置を用いる。これは、ＱＦＮに限らずＳＯＮやＬＧＡについても同様である。   When the resin-encapsulated semiconductor device of the present embodiment is actually used in a mobile phone that operates with a high-frequency signal of 1.5 GHz or higher, a semiconductor that amplifies or attenuates power at a frequency of 1.5 GHz or higher. A resin-sealed semiconductor device having at least one element is used. This applies not only to QFN but also to SON and LGA.

−樹脂封止型半導体装置の製造方法−
次に、本実施形態の樹脂封止型半導体装置の製造方法の一例について説明する。 -Manufacturing method of resin-encapsulated semiconductor device-
Next, an example of a method for manufacturing the resin-sealed semiconductor device of the present embodiment will be described.

図２２（ａ）〜（ｅ）は、本実施形態の樹脂封止型半導体装置の製造工程を示す断面図である。   FIGS. 22A to 22E are cross-sectional views illustrating the steps of manufacturing the resin-sealed semiconductor device of the present embodiment.

まず、図２２（ａ）に示す工程で、下面側に封止テープが貼り付けられたリードフレームを準備する。このリードフレームは、アップセット加工またはダウンセット加工などの３次元的な加工を既に施したものであり、少なくともダイパッド１０６と、上面側に溝を有する信号用リード１０２と、封止テープ１１１とを備えている。   First, in the step shown in FIG. 22A, a lead frame having a sealing tape attached to the lower surface side is prepared. This lead frame has been subjected to three-dimensional processing such as upset processing or downset processing, and includes at least a die pad 106, a signal lead 102 having a groove on the upper surface side, and a sealing tape 111. Have.

次に、図２２（ｂ）に示す工程で、ダイパッド１０６の上面上にＡｇ等の接着剤を用いて半導体チップ２０１を搭載する。   Next, in a step shown in FIG. 22B, the semiconductor chip 201 is mounted on the upper surface of the die pad 106 using an adhesive such as Ag.

続いて、図２２（ｃ）に示す工程で、半導体チップ２０１上の電極パッドと信号用リード１０２の先端部及び接地用接続リード（図示せず）の任意の部分とを金属細線２０２により電気的に接続する。   Subsequently, in the step shown in FIG. 22C, the electrode pads on the semiconductor chip 201 and the tip of the signal lead 102 and any part of the ground connection lead (not shown) are electrically connected by the thin metal wire 202. Connect to.

その後、図２２（ｄ）に示す工程で、封止樹脂２０３を用いて信号用リード１０２及び接地用接続リードの上面，ダイパッド１０６及び半導体チップを封止する。本工程についてはもう少し詳しく説明する。   Thereafter, in a step shown in FIG. 22D, the sealing resin 203 is used to seal the upper surfaces of the signal leads 102 and the ground connection leads, the die pad 106, and the semiconductor chip. This step will be described in more detail.

図２３（ａ），（ｂ）は、それぞれ図２２（ｄ）に示す樹脂封止工程について説明するための断面図，及び平面図である。   FIGS. 23A and 23B are a cross-sectional view and a plan view, respectively, for explaining the resin sealing step shown in FIG. 22D.

同図（ａ）に示すように、樹脂封止工程では、図２２（ｃ）の工程までが終了した樹脂封止型半導体装置を樹脂封止金型２０６ａ，２０６ｂに設置し、挟み込む。次に、ポッド２０８に投入された熱硬化性のエポキシ樹脂をプランジャー２０７で押し込む。押し込まれた樹脂は、予め１５０〜２００℃に熱せられた金型の熱により液状に溶融し、ランナー２０５を通って、ゲート２０４より樹脂封止型半導体装置が設置されているダイキャビティ（封止金型）に注入される。このとき、ダイキャビティからみてゲート２０４と反対側にあるエアベント２０９やリードフレームの空気逃げ溝２１０より空気が抜け、ボイド（硬化樹脂中の空気泡だまり）のない樹脂封止型半導体装置が成型される。その後、数十秒間プランジャー２０７及び樹脂封止金型２０６ａ，２０６ｂにより押圧し、樹脂を硬化させる。樹脂封止が完了した後、ランナー２０５を除去し、さらに封止テープ１１１をはがす。なお、樹脂封止工程において、プレスによる段差加工を施したリードフレームを用いる場合には、接地用接続リード１０３または吊りリードの立ち上げ部の下面側に溝を設けることで、封止テープ１１１と外部端子１０４との間に封止樹脂が入り込むのを防ぐことができる。   As shown in FIG. 22A, in the resin sealing step, the resin-sealed semiconductor device, which has been completed up to the step of FIG. 22C, is placed in the resin-sealing molds 206a and 206b and sandwiched. Next, the thermosetting epoxy resin put into the pod 208 is pushed in by the plunger 207. The pushed resin is melted into a liquid state by the heat of the mold heated to 150 to 200 ° C. in advance, passes through the runner 205, and enters the die cavity (sealing) in which the resin-sealed semiconductor device is installed from the gate 204. Mold). At this time, air escapes from the air vent 209 and the air escape groove 210 of the lead frame on the opposite side of the gate 204 as viewed from the die cavity, and a resin-sealed semiconductor device without voids (air bubbles in the cured resin) is molded. You. Thereafter, the resin is pressed by the plunger 207 and the resin sealing molds 206a and 206b for several tens of seconds to cure the resin. After the resin sealing is completed, the runner 205 is removed, and the sealing tape 111 is peeled off. In the case of using a lead frame subjected to step processing by a press in the resin sealing step, by providing a groove on the lower surface side of the rising portion of the ground connection lead 103 or the suspension lead, the sealing tape 111 and It is possible to prevent the sealing resin from entering between the external terminals 104.

次に、図２２（ｅ）に示す工程で、隣接する半導体装置の信号用リード間にある装置分離ライン１５１ａの位置を切断することにより、本実施形態の樹脂封止型半導体装置が製造される。ここで、この製品分離工程についても詳しく説明する。   Next, in the step shown in FIG. 22E, the position of the device separation line 151a between the signal leads of the adjacent semiconductor devices is cut to manufacture the resin-encapsulated semiconductor device of the present embodiment. . Here, this product separation step will be described in detail.

図２４は、図２２（ｄ）に示す樹脂封止工程完了後のリードフレームの全体構成を説明するための図であり、図２５（ａ）〜（ｃ）は、それぞれ製品分離工程を説明するための平面図，XXVb−XXVb線における断面図，及び切断部分を拡大した断面図である。   FIG. 24 is a view for explaining the overall configuration of the lead frame after the completion of the resin sealing step shown in FIG. 22 (d), and FIGS. 25 (a) to 25 (c) each illustrate a product separation step. FIG. 4 is a plan view, a cross-sectional view taken along line XXVb-XXVb, and an enlarged cross-sectional view of a cut portion.

図２５（ａ）に示すように、製品分離工程では、樹脂封止が完了した図２４に示すリードフレームを保持リング１５３に保持された装置貼付用テープ１５２上に貼り付ける。ここで、樹脂封止されたリードフレームは、下面（外部端子側）を上に向けた状態で装置貼付用テープ１５２に貼付される。これにより、製品を分離するための装置分離ライン１５１ａの位置合わせが容易になるとともに、リードフレームの切断時に金属バリを生じにくくすることができる。次に、図２５（ｃ）に示すように、装置分離用ブレード１５１で樹脂封止されたリードフレームを、装置分離ライン１５１ａに沿って切断する。このとき、装置貼付用テープ１５２に１０〜２０μｍほど食い込むようにする。これにより、樹脂封止型半導体装置の切断面をきれいにすることができる。次に、装置貼付用テープ１５２から樹脂封止型半導体装置をはがすことにより、多数の樹脂封止型半導体装置が同時に得られる。ここで、装置貼付用テープ１５２は、厚みが１００μｍ〜２００μｍの基材上に厚みが数μｍ〜十数μｍのアクリル系接着剤が塗布されたもので、ＵＶ照射により粘着力が低下するので、樹脂封止型半導体装置を傷つけることなくピックアップすることができる。   As shown in FIG. 25A, in the product separation step, the lead frame shown in FIG. 24, which has been completely sealed with the resin, is attached onto the device attaching tape 152 held by the holding ring 153. Here, the resin-sealed lead frame is attached to the device attaching tape 152 with the lower surface (external terminal side) facing upward. This facilitates the alignment of the device separation line 151a for separating the product, and makes it difficult to generate metal burrs when cutting the lead frame. Next, as shown in FIG. 25 (c), the lead frame sealed with resin by the device separating blade 151 is cut along the device separating line 151a. At this time, it is set so as to bite into the device attaching tape 152 by about 10 to 20 μm. This makes it possible to clean the cut surface of the resin-sealed semiconductor device. Next, by peeling the resin-sealed semiconductor device from the device attaching tape 152, a large number of resin-sealed semiconductor devices can be obtained at the same time. Here, the device affixing tape 152 is formed by applying an acrylic adhesive having a thickness of several μm to several tens μm on a base material having a thickness of 100 μm to 200 μm, and the adhesive strength is reduced by UV irradiation. The semiconductor device can be picked up without damaging the resin-sealed semiconductor device.

なお、図２２（ｃ）に示す工程において、通常は金属細線２０２を互いに交差しないように張るが、交差させて設けることも可能である。   In the step shown in FIG. 22C, the thin metal wires 202 are usually stretched so as not to cross each other, but they may be provided so as to cross each other.

図２６（ａ），（ｂ）は、それぞれ金属細線を交差させて設けた本実施形態の樹脂封止型半導体装置の第８の変形例のXVIII−XVIII線とXVIII'−XVIII'線とを含む断面における断面図，及び該変形例のリードフレームを示す平面図である。信号用リード１０２−電極パッド間に金属細線２０２を張る場合、通常はアーク（高電圧の火花）により金属細線２０２の先端部分を溶かしてボール状にし、この部分をまず電極パッドにボンディングしてから信号用リード１０２に金属細線２０２の他端を接続する。最初に接続する側をファースト側、後で接続する側をセカンド側とすると、ファースト側は金属のボールが形成されるため、接続点における金属細線２０２の立ち上がり角度が垂直に近くなる。これに対してセカンド側は金属細線をこすりつけるようにして接続させるため、立ち上がり角度は小さくなる。そこで、本変形においては、ファースト側を信号用リード１０２とし、セカンド側を電極パッドとすることで、電極パッド側に接続する金属細線２０２の高さを低くしている。そのため、図２６（ａ）の右半分に示すように、次にファースト側を電極パッドとして金属細線２０２を張ることにより、金属細線２０２を交差させることが可能になっている。   FIGS. 26A and 26B show the XVIII-XVIII line and the XVIII′-XVIII ′ line of the eighth modification of the resin-encapsulated semiconductor device of the present embodiment in which thin metal wires are provided to cross each other. FIG. 9 is a cross-sectional view including a cross section including the lead frame, and a plan view showing a lead frame of the modification. When the metal wire 202 is stretched between the signal lead 102 and the electrode pad, usually, the tip of the metal wire 202 is melted by an arc (high-voltage spark) into a ball shape, and this portion is first bonded to the electrode pad. The other end of the thin metal wire 202 is connected to the signal lead 102. Assuming that the side to be connected first is the first side and the side to be connected later is the second side, a metal ball is formed on the first side, so that the rising angle of the thin metal wire 202 at the connection point is nearly vertical. On the other hand, since the second side is connected by rubbing the thin metal wire, the rising angle becomes small. Therefore, in the present modification, the height of the thin metal wire 202 connected to the electrode pad side is reduced by using the signal lead 102 on the first side and the electrode pad on the second side. Therefore, as shown in the right half of FIG. 26A, the metal thin wires 202 can be made to cross each other by stretching the metal thin wires 202 using the first side as an electrode pad next.

本変形例においては、金属細線２０２を交差させることで該金属細線２０２を通過する高周波信号間の干渉を抑え、挿入損失を低減している。   In the present modified example, by intersecting the thin metal wires 202, interference between high-frequency signals passing through the thin metal wires 202 is suppressed, and insertion loss is reduced.

（第２の実施形態）
本発明の第２の実施形態として、ＱＦＮの一変形例であるＨＱＦＮ（ヒートシンク付きQuad Flat Non-leaded Package）を説明する。 (Second embodiment)
As a second embodiment of the present invention, a description will be given of HQFN (Quad Flat Non-leaded Package with heat sink) which is a modification of QFN.

図２７（ａ）〜（ｃ）は、それぞれＨＱＦＮである本実施形態の樹脂封止型半導体装置を示す底面から見た平面図，該樹脂封止型半導体装置のXXVIIb−XXVIIb線における断面図，及び該樹脂封止型半導体装置のXXVIIc−XXVIIc線における断面図である。同図（ａ）〜（ｃ）に示すように、本実施形態の樹脂封止型半導体装置は、略直方体形をしており、ダイパッド１２６と、装置底面の四辺に沿って設けられた複数の信号用リード１２２と、ダイパッド１２６に接続された接地用接続リード１２３（図示せず）と、ダイパッド１２６の上面上に接着剤により固定され、電極パッドを有する半導体チップ２２１と、信号用リード１２２と半導体チップ２２１の電極パッドとを接続する金属細線２２２と、ダイパッドに接続された吊りリード１２５と、ダイパッド１２６，半導体チップ２２１，吊りリード１２５，及び信号用リード１２２及び接地用接続リード１２３の上面を封止する封止樹脂２２３とを備えている。また、ダイパッド１２６の下面、接地用接続リード信号用リード１２２の下面及び側端面は装置の底面に露出しており、特に装置底面に露出した信号用リード１２２の下部は外部端子１２４として機能する。   FIGS. 27A to 27C are plan views of the resin-encapsulated semiconductor device according to the present embodiment, each of which is HQFN, as viewed from the bottom, cross-sectional views of the resin-encapsulated semiconductor device taken along line XXVIIb-XXVIIb, And a cross-sectional view of the resin-encapsulated semiconductor device taken along line XXVIIc-XXVIIc. As shown in FIGS. 7A to 7C, the resin-encapsulated semiconductor device of the present embodiment has a substantially rectangular parallelepiped shape, and includes a die pad 126 and a plurality of semiconductor devices provided along four sides on the bottom surface of the device. A signal lead 122, a ground connection lead 123 (not shown) connected to the die pad 126, a semiconductor chip 221 having electrode pads fixed on an upper surface of the die pad 126 with an adhesive, and a signal lead 122. The upper surfaces of the thin metal wires 222 connecting the electrode pads of the semiconductor chip 221, the suspension leads 125 connected to the die pad, the die pad 126, the semiconductor chip 221, the suspension leads 125, the signal leads 122, and the ground connection leads 123. And a sealing resin 223 for sealing. Also, the lower surface of the die pad 126, the lower surface and the side end surface of the ground connection lead signal lead 122 are exposed on the bottom surface of the device. In particular, the lower portion of the signal lead 122 exposed on the bottom surface of the device functions as an external terminal 124.

本実施形態の樹脂封止型半導体装置においては、第１の実施形態に係る樹脂封止型半導体装置と異なり、放熱性能を上げるために半導体チップ２２１を搭載するダイパッド１２６の下面が外部に露出している。そして、ダイパッド１２６の露出面を含む樹脂封止型半導体装置の底面は、母基板に直接半田付けされる。
また、図２７（ｃ）に示すように、樹脂封止型半導体装置の底面の四隅に露出する吊りリード１２５は、ダイパッド１２６に接続されると共に半導体チップ２２１の接地用電極パッドに電気的に接続されており、接地用接続リード１２３を兼ねている。 In the resin-encapsulated semiconductor device according to the present embodiment, unlike the resin-encapsulated semiconductor device according to the first embodiment, the lower surface of the die pad 126 on which the semiconductor chip 221 is mounted is exposed to the outside in order to improve heat dissipation performance. ing. Then, the bottom surface of the resin-encapsulated semiconductor device including the exposed surface of the die pad 126 is directly soldered to the motherboard.
Further, as shown in FIG. 27C, the suspension leads 125 exposed at the four corners of the bottom surface of the resin-encapsulated semiconductor device are connected to the die pad 126 and electrically connected to the ground electrode pad of the semiconductor chip 221. And also serves as the ground connection lead 123.

本実施形態の樹脂封止型半導体装置は、接地用接続リード１２３が設けられているため電気的特性が安定化されている。さらに、第１の実施形態と同様、信号用リード１２２の間に接地用接続リードが設けられているため、信号用リード１２２を通過する高周波同士の干渉を抑え、従来の樹脂封止型半導体装置に比べて挿入損失を小さくすることができる。特に、信号用リード１２２と接地用接続リード１２３とが交互に設けられているときに、この効果は大きくなる。   Since the resin-sealed semiconductor device of the present embodiment is provided with the ground connection lead 123, the electrical characteristics are stabilized. Further, similar to the first embodiment, since the ground connection lead is provided between the signal leads 122, interference between high frequencies passing through the signal leads 122 is suppressed, and the conventional resin-encapsulated semiconductor device is provided. Insertion loss can be reduced as compared with This effect is particularly significant when the signal leads 122 and the ground connection leads 123 are provided alternately.

次に、図２８（ａ）〜（ｃ）は、本実施形態の樹脂封止型半導体装置において、接地用接続リードの位置を説明するための底面から見た平面図である。   Next, FIGS. 28A to 28C are plan views of the resin-encapsulated semiconductor device of the present embodiment, as viewed from the bottom, for explaining the positions of the ground connection leads.

同図（ａ）に示すように、本実施形態の樹脂封止型半導体装置において、吊りリード１２５を設けずに、接地用接続リード１２３を２つの信号用リード１２２の間に設けてもよいし、図２８（ｂ）に示すように吊りリード１２５を設けて接地用接続リードと兼用してもよい。また、図２８（ｃ）に示すように、吊りリード１２５と接地用接続リード１２３とを別に設けてもよい。もちろん、吊りリード１２５を接地用接続リード１２３と兼用し、且つ接地用接続リード１２３を信号用リード１２２の間に設けることもできる。   As shown in FIG. 9A, in the resin-encapsulated semiconductor device of the present embodiment, the ground connection lead 123 may be provided between the two signal leads 122 without providing the suspension lead 125. Alternatively, as shown in FIG. 28B, a suspension lead 125 may be provided to serve also as a ground connection lead. Further, as shown in FIG. 28C, the suspension lead 125 and the ground connection lead 123 may be separately provided. Of course, the suspension lead 125 can also be used as the ground connection lead 123, and the ground connection lead 123 can be provided between the signal leads 122.

次に、本実施形態の樹脂封止型半導体装置に用いられるリードフレームの加工方法について説明する。ＨＱＦＮは通常ダイパッド１２６の下面が底面に露出しているため、半導体チップ２２１の搭載位置を信号用リードの上面よりも高くするために接地用接続リード１２３のうちダイパッド１２６との接続部付近を持ち上げる加工が必要となる。   Next, a method for processing a lead frame used in the resin-encapsulated semiconductor device of the present embodiment will be described. In the HQFN, the lower surface of the die pad 126 is usually exposed to the bottom surface, and therefore, the vicinity of the connection portion with the die pad 126 of the ground connection lead 123 is lifted in order to make the mounting position of the semiconductor chip 221 higher than the upper surface of the signal lead. Processing is required.

図２９（ａ）は、テーパー段差加工を施したリードフレームを用いる本実施形態の樹脂封止型半導体装置を示す断面図，図２９（ｂ），（ｃ）は、共にリードフレームの加工工程を示す断面図である。なお、同図（ａ）は、図２８（ａ）に示すXXIX−XXIX線における断面を示している。   FIG. 29A is a cross-sectional view showing a resin-encapsulated semiconductor device of this embodiment using a lead frame subjected to a tapered step processing, and FIGS. 29B and 29C both show a lead frame processing step. FIG. FIG. 28A shows a cross section taken along line XXIX-XXIX shown in FIG.

図２９（ｂ），（ｃ）に示すように、接地用接続リード１２３のうちダイパッド１２６との接続部付近を、プレス装置を用いて持ち上げることができる。この場合、持ち上げ幅をある程度自由に設定することができる。   As shown in FIGS. 29B and 29C, the vicinity of the connection portion with the die pad 126 in the ground connection lead 123 can be lifted by using a press device. In this case, the lifting width can be freely set to some extent.

また、図３０（ａ）は、溝加工とテーパー段差加工とを施したリードフレームを用いる本実施形態の樹脂封止型半導体装置を示す断面図，図３０（ｂ），（ｃ）は、共にリードフレームの加工工程を示す断面図である。なお、同図（ａ）は、図２８（ａ）に示すXXIX−XXIX線における断面を示している。   FIG. 30A is a cross-sectional view showing a resin-sealed semiconductor device of the present embodiment using a lead frame subjected to groove processing and taper step processing, and FIGS. 30B and 30C are both sectional views. It is sectional drawing which shows the process of a lead frame. FIG. 28A shows a cross section taken along line XXIX-XXIX shown in FIG.

リードフレームが封止テープを有している場合、段差加工の立ち上げ部の下面側に溝が設けられていることにより、樹脂封止の際に封止テープと外部端子１２４との間に封止樹脂の入り込みを防ぐことができる。リードフレームの加工に際しては、図３０（ｂ）に示すように、持ち上げ部分の立ち上げ部となる場所に溝を形成した後に、図３０（ｃ）に示すようにプレス加工によりダイパッド１２６の周辺部を持ち上げることになる。   When the lead frame has a sealing tape, the groove is provided on the lower surface side of the rising portion of the step processing, so that the sealing between the sealing tape and the external terminals 124 is performed during resin sealing. It is possible to prevent the resin from entering. At the time of processing the lead frame, as shown in FIG. 30B, after forming a groove at a position to be a rising portion of the lifting portion, the peripheral portion of the die pad 126 is pressed by pressing as shown in FIG. Will lift.

図３１（ａ）は、半切断加工による段差加工を施したリードフレームを用いる本実施形態の樹脂封止型半導体装置を示す断面図，図３１（ｂ），（ｃ）は、共にリードフレームの加工工程を示す断面図である。   FIG. 31A is a cross-sectional view showing a resin-encapsulated semiconductor device of the present embodiment using a lead frame subjected to step processing by half-cutting, and FIGS. 31B and 31C are both sectional views of a lead frame. It is sectional drawing which shows a processing process.

同図（ｂ），（ｃ）に示すように、１枚のリードフレームを半切断の状態で加工することにより、ほぼもとのリードフレームの厚みのままで、接地用接続リード１２３のうちダイパッド１２６との接続部付近を持ち上げることもできる。この加工は、リードフレームの厚みの範囲内で加工できるうえ、プレス加工のような「噛み代」が不要なので、薄型または小型の樹脂封止型半導体装置用のリードフレームに好ましく用いられる。   As shown in FIGS. 7B and 7C, by processing one lead frame in a half-cut state, the die pad of the ground connection lead 123 is kept almost in the original thickness of the lead frame. It is also possible to lift the vicinity of the connection with 126. Since this processing can be performed within the range of the thickness of the lead frame and does not require a "biting margin" such as pressing, it is preferably used for a thin or small lead frame for a resin-encapsulated semiconductor device.

図３２（ａ）は、潰し加工またはエッチングによる段差加工を施したリードフレームを用いる本実施形態の樹脂封止型半導体装置を示す断面図，図３２（ｂ），（ｃ）は、共にリードフレームの加工工程を示す断面図である。   FIG. 32A is a cross-sectional view showing a resin-encapsulated semiconductor device of the present embodiment using a lead frame subjected to step processing by crushing or etching, and FIGS. 32B and 32C are both lead frames. It is sectional drawing which shows the working process of.

同図に示すように、潰し加工やエッチングによって段差加工を施してもよい。また、図３２（ｃ）の状態で、接地用接続リード１２３及び信号用リードの上部を薄厚化してもよい。   As shown in the figure, a step processing may be performed by crushing processing or etching. Further, in the state of FIG. 32C, the upper portions of the ground connection lead 123 and the signal lead may be thinned.

図３３（ａ）は、潰し加工またはエッチングと、テーパー段差加工とを組み合わせた加工を施したリードフレームを用いる本実施形態の樹脂封止型半導体装置を示す断面図，図３３（ｂ）〜（ｄ）は、共にリードフレームの加工工程を示す断面図である。   FIG. 33A is a cross-sectional view showing a resin-encapsulated semiconductor device of the present embodiment using a lead frame that has been processed by a combination of crushing or etching and taper step processing, and FIGS. (d) is a cross-sectional view showing a lead frame processing step.

同図（ｂ）〜（ｄ）に示すように、リードフレームにまず潰し加工またはエッチングを施して接地用接続リード１２３のうちダイパッド１２６との接続部付近の下部を薄厚化し、その後プレス加工により持ち上げ部を形成することもできる。この方法によれば、持ち上げ部の高さを任意の高さに調整することができる。   As shown in FIGS. 9B to 9D, the lead frame is first crushed or etched to reduce the thickness of the lower portion of the ground connection lead 123 near the connection with the die pad 126, and then lifted by press processing. A part can also be formed. According to this method, the height of the lifting portion can be adjusted to an arbitrary height.

なお、半切断加工やエッチングを用いた上述の段差加工によってダイパッド１２６の上面の少なくとも一部を、信号用リード１２２の上面より高くする際には、ＱＦＮのときと同様にアップセット幅を０．０３ｍｍ以上リードフレームの厚みの３／４以下の範囲にすることが好ましい。   When at least a part of the upper surface of the die pad 126 is made higher than the upper surface of the signal lead 122 by the above-described step processing using the half-cutting processing or the etching, the upset width is set to 0.1 as in the case of QFN. It is preferable that the thickness be in the range of not less than 03 mm and not more than ／ of the thickness of the lead frame.

また、図３４（ａ）は、テーパー段差加工（プレス加工）と潰し加工とを組み合わせた加工を施したリードフレームを用いる本実施形態の樹脂封止型半導体装置を示す断面図，図３４（ｂ），（ｃ）は、共にリードフレームの加工工程を示す断面図、及び図３４（ｄ）は、リードフレームのはみ出し部を上から見たときの平面図である。   FIG. 34A is a cross-sectional view showing a resin-encapsulated semiconductor device of the present embodiment using a lead frame processed by a combination of tapered step processing (press processing) and crushing processing, and FIG. FIGS. 34C and 34C are cross-sectional views each showing a lead frame processing step, and FIG. 34D is a plan view of the protruding portion of the lead frame as viewed from above.

同図（ｂ）〜（ｄ）に示すように、リードフレームにプレス加工等で段差を施した後、下面側を固定した状態で上方向から潰し加工を施すことで、リードフレームの上面側にはみ出し部１２８が形成される。このリードフレームを用いることにより、半導体チップ２２１の位置を信号用リードの上面よりも高く保持できる。また、図３４（ｄ）に示すように、はみ出し部１２８の短手方向の幅は平面的に見て接地用接続リード１２３の他の部分の短手方向の幅よりも大きくなっているので、樹脂封止の際に封止樹脂２２３との噛み合わせを強固にし、樹脂との密着性を高めることができる（いわゆるアンカー効果）。これにより、段差部の下面側の樹脂の薄い部分での剥離やひび割れの発生を防ぐことができる。ここで、接地用接続リード１２３においてダイパッド１２６に向かう方向を長手方向とし、これと直交する方向を短手方向とする。   As shown in FIGS. 8B to 8D, a step is formed on the lead frame by press working or the like, and then the upper surface of the lead frame is crushed from above with the lower surface fixed. The protrusion 128 is formed. By using this lead frame, the position of the semiconductor chip 221 can be held higher than the upper surface of the signal lead. Further, as shown in FIG. 34D, the width in the short direction of the protruding portion 128 is larger than the width in the short direction of the other portion of the ground connection lead 123 when viewed in plan. At the time of resin sealing, the engagement with the sealing resin 223 can be strengthened, and the adhesion to the resin can be enhanced (so-called anchor effect). Thereby, it is possible to prevent peeling or cracking from occurring at the thin portion of the resin on the lower surface side of the step portion. Here, the direction toward the die pad 126 in the grounding connection lead 123 is defined as a longitudinal direction, and the direction perpendicular to the longitudinal direction is defined as a lateral direction.

また、図３５（ａ）は、テーパー段差加工と潰し加工とを組み合わせた加工を施したリードフレームの一例を用いる本実施形態の樹脂封止型半導体装置を示す断面図，図３５（ｂ），（ｃ）は、共にリードフレームの加工工程を示す断面図、及び図３５（ｄ）は、リードフレームのはみ出し部を上から見たときの平面図である。   FIG. 35A is a cross-sectional view showing a resin-encapsulated semiconductor device of the present embodiment using an example of a lead frame processed by a combination of taper step processing and crushing processing. (C) is a cross-sectional view showing a lead frame processing step, and (d) is a plan view of the protruding portion of the lead frame when viewed from above.

同図（ｂ）〜（ｄ）に示すように、図３５（ｂ）〜（ｄ）に示したリードフレームと同様に加工をテーパー段差加工と潰し加工とを組み合わせることにより、リードフレームの上面を平らにし、はみ出し部の幅のみを他の接地用接続リード１２３よりも大きくすることができる。これにより、樹脂封止の際に、上述のアンカー効果が得られる。   As shown in FIGS. 35 (b)-(d), the upper surface of the lead frame is formed by combining the taper step processing and the crushing processing in the same manner as the lead frame shown in FIGS. 35 (b)-(d). It can be flattened and only the width of the protruding portion can be made larger than the other ground connection leads 123. Thereby, at the time of resin sealing, the above-described anchor effect is obtained.

（第３の実施形態）
本発明の第３の実施形態として、ＳＯＮである樹脂封止型半導体装置の説明を図を用いて行なう。 (Third embodiment)
As a third embodiment of the present invention, an SON resin-sealed semiconductor device will be described with reference to the drawings.

図３６（ａ）は、ＨＳＯＮ（ヒートシンク付き Small Outline Package）である本実施形態の樹脂封止型半導体装置の底面から見た平面図であり、図３６（ｂ）〜（ｄ）は、それぞれ異なる加工を施したリードフレームを用いた樹脂封止型半導体装置のXXXVI−XXXVI線における断面図である。本実施形態の樹脂封止型半導体装置は、ダイパッドの下面全体が露出しており、ＳＯＮの中でも放熱性能を向上させたものである。   FIG. 36A is a plan view of the resin-sealed semiconductor device of the present embodiment, which is an HSON (Small Outline Package with heat sink), viewed from the bottom surface, and FIGS. 36B to 36D are different from each other. It is sectional drawing in the XXXVI-XXXVI line of the resin sealing type semiconductor device using the processed lead frame. In the resin-encapsulated semiconductor device of the present embodiment, the entire lower surface of the die pad is exposed, and the heat dissipation performance is improved even in SON.

図３６（ａ）〜（ｄ）に示すように、本実施形態の樹脂封止型半導体装置は、四辺形の底面を有し、下面全体が露出したダイパッド１３６と、底面の長手方向の両辺に沿って設けられた信号用リード（図示せず）と、底面の長手方向の両辺に沿って信号用リードと平行に設けられ、ダイパッド１３６に接続された接地用接続リード１３３と、ダイパッド１３６の上面上に搭載され、電極パッドを有する半導体チップ２３１と、電極パッドと信号用リードまたは接地用接続リード１３３とを電気的に接続する金属細線２３２と、信号用リード，接地用接続リード１３３及びダイパッドの上面、半導体チップ２３１とを封止する封止樹脂２３３とを備えている。また、一列に並んだ信号用リードと接地用接続リード１３３とは交互に設けられている。そして、信号用リードと接地用接続リード１３３の下部は共に外部端子１３４となっている。また、接地用接続リード１３３のうちダイパッド１３６の近傍領域には段差が設けられている。   As shown in FIGS. 36A to 36D, the resin-encapsulated semiconductor device of the present embodiment has a die pad 136 having a quadrilateral bottom surface and an entire lower surface exposed, and two sides in the longitudinal direction of the bottom surface. A signal lead (not shown) provided along the bottom surface, a ground connection lead 133 provided parallel to the signal lead along both sides in the longitudinal direction of the bottom surface, and connected to the die pad 136, and an upper surface of the die pad 136. A semiconductor chip 231 having an electrode pad mounted thereon, a thin metal wire 232 for electrically connecting the electrode pad to a signal lead or a ground connection lead 133, and a signal lead, a ground connection lead 133 and a die pad. And a sealing resin 233 for sealing the upper surface and the semiconductor chip 231. Further, the signal leads and the ground connection leads 133 arranged in a line are provided alternately. The lower portions of the signal lead and the ground connection lead 133 are both external terminals 134. Further, a step is provided in a region of the ground connection lead 133 near the die pad 136.

本実施形態の樹脂封止型半導体装置がＱＦＮである第１及び第２の実施形態の樹脂封止型半導体装置と異なる点は、外部端子１３４が底面の長手方向の２辺にしかないことであり、それに付随してダイパッド１３６の両端部を接地端子兼補強端子として活用できるスペースを確保できることである。そのため、本実施形態の樹脂封止型半導体装置では、設計の自由度が大きくなっている。   The resin-encapsulated semiconductor device of the present embodiment is different from the resin-encapsulated semiconductor devices of the first and second embodiments in which the resin-encapsulated semiconductor device is QFN in that the external terminals 134 are only on two sides in the longitudinal direction of the bottom surface. In addition, it is possible to secure a space in which both ends of the die pad 136 can be used as a ground terminal and a reinforcing terminal. Therefore, the resin-encapsulated semiconductor device of the present embodiment has a high degree of freedom in design.

このようなＨＳＯＮであっても、少なくとも１つの接地用接続リード１３３を設けることで電気的な安定が図られる。また、信号用リードを接地用接続リード１３３とダイパッド１３６で囲むことにより、高周波信号で動作する際の挿入損失を効果的に小さくすることが可能となる。本実施形態においても信号用リードと接地用接続リード１３３とは交互に設けられることが高周波特性上特に好ましい。ＳＯＮはＱＦＮに比べ外部端子数が制限される反面、設計の自由度が大きいので、高周波特性を向上させるのに最適な設計を容易に実現することができる。   Even with such an HSON, electrical stability can be achieved by providing at least one ground connection lead 133. In addition, by surrounding the signal lead with the ground connection lead 133 and the die pad 136, it is possible to effectively reduce the insertion loss when operating with a high-frequency signal. Also in this embodiment, it is particularly preferable that the signal leads and the ground connection leads 133 are provided alternately in terms of high frequency characteristics. The SON has a limited number of external terminals as compared with the QFN, but has a large degree of freedom in design, so that an optimal design for improving high-frequency characteristics can be easily realized.

なお、第１及び第２の実施形態と同様に、本実施形態の樹脂封止型半導体装置においても接地用接続リード１３３及びダイパッド１３６の段差加工を半切断加工（図３６（ｂ）参照）や、潰し加工またはエッチング（図３６（ｃ）参照）、及び潰し加工とテーパー段差加工（図３６（ｄ））等により行なうことができる。   As in the first and second embodiments, also in the resin-encapsulated semiconductor device of the present embodiment, the step processing of the ground connection lead 133 and the die pad 136 is partially cut (see FIG. 36B). 36, crushing or etching (see FIG. 36 (c)), and crushing and taper step processing (FIG. 36 (d)).

次に、ＳＯＮであってダイパッド１３６の下面の一部が露出しない本実施形態の樹脂封止型半導体装置の変形例について説明する。   Next, a modified example of the resin-encapsulated semiconductor device of the present embodiment, which is an SON and does not expose a part of the lower surface of the die pad 136, will be described.

−第３の実施形態の変形例−
図３７（ａ）は、本実施形態に係る樹脂封止型半導体装置の第１の変形例を底面から見たときの平面図であり、図３７（ｂ）は、段差加工を施したリードフレームを用いた場合の第１の変形例の断面図であり、図３７（ｃ）は、段差加工とテーパー段差加工とを施した場合の第１の変形例の断面図である。なお、図３７（ｂ），（ｃ）は、ダイパッド１３６を通り、長手方向に切った断面を示している。 -Modification of the third embodiment-
FIG. 37A is a plan view of a first modified example of the resin-encapsulated semiconductor device according to the present embodiment as viewed from the bottom, and FIG. 37B is a lead frame subjected to step processing. FIG. 37C is a cross-sectional view of the first modified example in which step processing and taper step processing are performed. 37 (b) and 37 (c) show cross sections that pass through the die pad 136 and are cut in the longitudinal direction.

図３７（ａ）に示すように、ＳＯＮである本変形例はＨＱＦＮとほぼ同様の構成を有しているが、ダイパッド１３６の中央部と両端部との間が露出していない点がＨＱＦＮと異なっている。このような形態であっても、接地用接続リード１３３を設けることにより、電気的特性が安定化される。また、信号用リードをダイパッド１３６と接地用接続リードとで囲むことにより、高周波特性を効果的に向上させることができる。   As shown in FIG. 37 (a), this variation of the SON has almost the same configuration as the HQFN, but the point that the space between the center and both ends of the die pad 136 is not exposed is the same as the HQFN. Is different. Even in such a form, the electrical characteristics are stabilized by providing the ground connection lead 133. Further, by surrounding the signal lead with the die pad 136 and the ground connection lead, high frequency characteristics can be effectively improved.

なお、図３７（ｂ）に示すように、潰し加工またはエッチングにより段差加工が施されたリードフレームや、図３７（ｃ）に示すように、潰し加工またはエッチング後にテーパー段差加工が施されたリードフレームなどが、本変形例に用いられる。   In addition, as shown in FIG. 37B, a lead frame subjected to a step processing by crushing or etching, or as shown in FIG. 37C, a lead subjected to a tapered step processing after the crushing or etching. A frame or the like is used in the present modification.

次に、図３８（ａ）は、本実施形態に係る樹脂封止型半導体装置の第２の変形例を底面から見たときの平面図であり、図３８（ｂ）は、段差加工を施したリードフレームを用いた第２の変形例の断面図であり、図３８（ｃ）は、段差加工とテーパー段差加工とを施した第２の変形例の断面図である。また、図３９（ａ）は、本実施形態に係る樹脂封止型半導体装置の第２の変形例の外観を示す斜視図であり、図３９（ｂ）は、第２の変形例の内部を示す平面図、及びダイパッドを通る線における断面図である。   Next, FIG. 38A is a plan view of a second modification of the resin-encapsulated semiconductor device according to the present embodiment as viewed from the bottom, and FIG. FIG. 38 (c) is a cross-sectional view of a second modified example in which step processing and taper step processing are performed. FIG. 39A is a perspective view showing the appearance of a second modification of the resin-encapsulated semiconductor device according to the present embodiment, and FIG. 39B shows the inside of the second modification. FIG. 3 is a plan view showing the same and a cross-sectional view taken along a line passing through a die pad.

図３８（ａ）に示すように、底面にダイパッド１３６の両端部のみが露出しているＳＯＮであっても、接地用接続リード１３３を設けることで、電気的特性の安定と高周波特性の向上を図ることができる。   As shown in FIG. 38 (a), even if the SON has only the both ends of the die pad 136 exposed at the bottom surface, the provision of the ground connection lead 133 improves the stability of the electrical characteristics and the improvement of the high frequency characteristics. Can be planned.

また、図３８（ｂ）に示すように、潰し加工またはエッチングにより段差加工を施されたリードフレームや、図３８（ｃ）に示すように、潰し加工やエッチングに加えテーパ段差加工を施したリードフレームが、本変形例にも用いられる。   Further, as shown in FIG. 38 (b), a lead frame subjected to step processing by crushing or etching, and as shown in FIG. 38 (c), a lead subjected to taper step processing in addition to crushing or etching. The frame is also used in the present modification.

なお、図３９（ｂ）には、ダイパッド１３６を支持するための吊りリード１３５が示されているが、ダイパッド１３６の両端部及び接地用接続リード１３３がダイパッド１３６を支持しているので、吊りリード１３５は、必ずしも設ける必要はない。   Note that FIG. 39B shows a suspension lead 135 for supporting the die pad 136. However, since both ends of the die pad 136 and the ground connection lead 133 support the die pad 136, the suspension lead 135 is provided. 135 need not always be provided.

（第４の実施形態）
本発明の第４の実施形態として、ＬＧＡである樹脂封止型半導体装置の説明を以下に行なう。 (Fourth embodiment)
As a fourth embodiment of the present invention, a resin-sealed semiconductor device that is an LGA will be described below.

図４０（ａ），（ｂ）は、それぞれ従来のＬＧＡ用リードフレームの左半分を示す断面図，及び従来のＬＧＡ用リードフレームを四等分したものを示す平面図であり、図４０（ｃ），（ｄ）は、それぞれ本実施形態の樹脂封止型半導体装置に用いられるリードフレームの左半分を示す断面図，及び本実施形態の樹脂封止型半導体装置に用いられるリードフレームを四等分したものを示す平面図である。図４０（ａ），（ｃ）は、共に信号用リードまたは接地用接続リードとダイパッドを通る断面を示している。なお、このリードフレームを用いた樹脂封止型半導体装置の構造を理解しやすいように、リードフレーム以外の部材を点線で示す。   40A and 40B are a sectional view showing the left half of the conventional LGA lead frame and a plan view showing the conventional LGA lead frame divided into four parts, respectively. 4D and 4D are cross-sectional views showing the left half of the lead frame used in the resin-encapsulated semiconductor device of the present embodiment, respectively, and the lead frame used in the resin-encapsulated semiconductor device of the present embodiment is shown by four and the like. It is a top view which shows what was divided. FIGS. 40A and 40C both show cross sections passing through the signal lead or the ground connection lead and the die pad. Note that members other than the lead frame are indicated by dotted lines so that the structure of the resin-encapsulated semiconductor device using the lead frame can be easily understood.

図４０（ｃ），（ｄ）に示すように、本実施形態のリードフレームは、略四辺形のダイパッド１４６と、フレーム枠（図示せず）に接続された複数の信号用リード１４２と、フレーム枠及びダイパッド１４６に接続された複数の接地用接続リード１４３と、ダイパッド１４６を支持し、樹脂封止型半導体装置においては補強ランドとして機能する吊りリード１４５とを有している。信号用リード１４２の先端部（ダイパッド側）及び接地用接続リード１４３のダイパッド１４６付近の上面は、それぞれの根本部分（フレーム枠側）よりも面積が大きくなるとともに厚みも増している。   As shown in FIGS. 40 (c) and (d), the lead frame of the present embodiment includes a substantially quadrangular die pad 146, a plurality of signal leads 142 connected to a frame (not shown), and a frame. It has a plurality of ground connection leads 143 connected to the frame and the die pad 146, and suspension leads 145 that support the die pad 146 and function as reinforcing lands in the resin-sealed semiconductor device. The tip of the signal lead 142 (on the side of the die pad) and the upper surface of the ground connection lead 143 near the die pad 146 are larger in area and thicker than their respective roots (on the frame side).

図４０（ａ），（ｂ）と同図（ｃ），（ｄ）との比較から分かるように、本実施形態のリードフレームは、接地用接続リード１４３が設けられていることが従来のものと異なっている点である。なお、ここではダイパッド１４６の下面が平坦な例を示しているが、下面の中央部が上方にへこんでいてもよい。   As can be seen from a comparison between FIGS. 40 (a) and 40 (b) and FIGS. 40 (c) and 40 (d), the lead frame of the present embodiment is provided with the ground connection lead 143. Is different from In addition, although the example in which the lower surface of the die pad 146 is flat is shown here, the central portion of the lower surface may be dented upward.

なお、本実施形態のリードフレームの加工はエッチングにより行われる。   The processing of the lead frame of the present embodiment is performed by etching.

次に、図４１（ａ）は、本実施形態の樹脂封止型半導体装置を底面から見たときの平面図であり、同図（ｂ）は、本実施形態の樹脂封止型半導体装置を示す透視平面図及び断面図である。ここで、図４１（ｂ）の平面図では、理解しやすいように信号用リード１４２，接地用接続リード１４３及び半導体チップ２４１を示している。   Next, FIG. 41A is a plan view of the resin-sealed semiconductor device of the present embodiment as viewed from the bottom, and FIG. 41B is a plan view of the resin-sealed semiconductor device of the present embodiment. It is the perspective plan view and sectional drawing which show. Here, in the plan view of FIG. 41B, the signal leads 142, the ground connection leads 143, and the semiconductor chip 241 are shown for easy understanding.

図４１（ａ），（ｂ）に示すように、本実施形態の樹脂封止型半導体装置は、例えば四辺形の底面を有し、ダイパッド１４６と、ダイパッド１４６の上面上に搭載され、電極パッド２４１ａを有する半導体チップ２４１と、ダイパッド１４６の周囲に配置された信号用リード１４２と、ダイパッド１４６の周囲に配置され、ダイパッド１４６に接続された接地用接続リード１４３と、電極パッド２４１ａ−信号用リード１４２間、及び接地用の電極パッド２４１ａ−接地用接続リード１４３間を接続する金属細線２４２と、ダイパッド１４６を支持する吊りリード１４５と、ダイパッド１４６，半導体チップ２４１，金属細線２４２及び吊りリード１４５を封止するとともに信号用リード１４２及び接地用接続リード１４３の下部の少なくとも一部を外部端子１４４として露出させて封止する封止樹脂２４３とを備えている。本実施形態の樹脂封止型半導体装置の底面には、ダイパッド１４６を囲んで２列の外部端子が露出しており、従来のＬＧＡと同様の外観となっている。また、吊りリード１４５の下部の少なくとも一部は装置底面に露出しており、外部端子１４４よりも面積の大きい補強ランド１４４ａとなっている。補強ランド１４４ａは、母基板の端子に本実施形態の外部端子１４４が接続する際に剥離などが生じないように補強するためのものである。さらに、本実施形態においては、接地用の電極パッド２４１ａと吊りリード１４５とが金属細線２４２によって接続されており、吊りリード１４５が接地用接続リードも兼ねている。また、信号用リード１４２と接地用接続リード１４３とは交互に配置されている。なお、本実施形態において、金属細線を２４２を張るためのスペースを確保する必要があるので、ダイパッドは平面的に見て二列目（内側）の外部端子にオーバーラップしないように設ける必要がある。   As shown in FIGS. 41A and 41B, the resin-encapsulated semiconductor device of this embodiment has, for example, a quadrilateral bottom surface, and is mounted on a die pad 146 and an upper surface of the die pad 146. A semiconductor chip 241 having the 241a, a signal lead 142 disposed around the die pad 146, a ground connection lead 143 disposed around the die pad 146 and connected to the die pad 146, and an electrode pad 241a-signal lead. 142, and between the electrode pad 241a for grounding and the connection lead 143 for grounding, the suspension lead 145 supporting the die pad 146, the die pad 146, the semiconductor chip 241, the conductor 242, and the suspension lead 145. Seal and at least the lower portions of the signal leads 142 and the ground connection leads 143. And partially exposed as an external terminal 144 and a sealing resin 243 for sealing. At the bottom surface of the resin-encapsulated semiconductor device of the present embodiment, two rows of external terminals are exposed surrounding the die pad 146, and have the same appearance as a conventional LGA. At least a part of the lower portion of the suspension lead 145 is exposed on the bottom surface of the device, and serves as a reinforcing land 144a having a larger area than the external terminal 144. The reinforcing lands 144a are used to reinforce the external terminals 144 of the present embodiment so as not to be separated when the external terminals 144 are connected to the terminals of the mother board. Further, in the present embodiment, the ground electrode pad 241a and the suspension lead 145 are connected by the thin metal wire 242, and the suspension lead 145 also serves as the ground connection lead. The signal leads 142 and the ground connection leads 143 are alternately arranged. In this embodiment, since it is necessary to secure a space for extending the thin metal wires 242, the die pads need to be provided so as not to overlap with the external terminals in the second row (inside) in plan view. .

本実施形態の樹脂封止型半導体装置においては、接地を取るための接地用接続リードを設けていることにより、電気的特性の安定化が図られている。   In the resin-encapsulated semiconductor device of the present embodiment, stabilization of electrical characteristics is achieved by providing a ground connection lead for grounding.

また、本実施形態の樹脂封止型半導体装置は、ＬＧＡはＱＦＮやＳＯＮと同様に、基本的には外部端子１４４の長さ（長手方向の寸法）が金属細線２４２よりも短くなっているため、接地用接続リード１４３を設けたことで、高周波特性が向上している。特に、本実施形態においては、信号用リード１４２を接地用接続リード１４３，吊りリード１４５及びダイパッド１４６で囲んでいるので、動作時に高周波信号同士の干渉を効果的に低減することができる。その結果、従来の樹脂封止型半導体装置よりも著しく高周波特性が向上している。   In addition, in the resin-sealed semiconductor device of the present embodiment, the length (dimension in the longitudinal direction) of the external terminal 144 of the LGA is basically shorter than that of the fine metal wire 242, similarly to QFN and SON. By providing the ground connection lead 143, the high-frequency characteristics are improved. In particular, in the present embodiment, since the signal lead 142 is surrounded by the ground connection lead 143, the suspension lead 145, and the die pad 146, interference between high-frequency signals during operation can be effectively reduced. As a result, the high-frequency characteristics are significantly improved as compared with the conventional resin-encapsulated semiconductor device.

以上のように、本実施形態の樹脂封止型半導体装置は、電気的特性が安定し、且つ高周波特性が向上しているため、例えば高周波を用いた通信システム用機器などに好ましく用いられる。   As described above, the resin-encapsulated semiconductor device of the present embodiment has stable electric characteristics and improved high-frequency characteristics, and thus is preferably used for, for example, communication system equipment using high frequencies.

なお、本実施形態においては、電極パッド２４１ａと接地用接続リード１４３及び信号用リード１４２とを接続する部材として金属細線２４２を用いているが、これに代えて金属バンプを用いてもよい。この際には、半導体チップ２４１の上面がダイパッド１４６の上面と対向するように半導体チップ２４１を搭載する。   In the present embodiment, the thin metal wire 242 is used as a member for connecting the electrode pad 241a to the ground connection lead 143 and the signal lead 142, but a metal bump may be used instead. At this time, the semiconductor chip 241 is mounted such that the upper surface of the semiconductor chip 241 faces the upper surface of the die pad 146.

なお、本実施形態の樹脂封止型半導体装置において、ダイパッド１４６の中心部を除く部分の下面は装置の底面に露出していたが、ダイパッドの下面全体が露出していてもよいし、ダイパッド全体が露出していなくてもよい。   In the resin-encapsulated semiconductor device of this embodiment, the lower surface of the die pad 146 except for the center is exposed to the bottom surface of the device. However, the entire lower surface of the die pad may be exposed, or the entire die pad may be exposed. May not be exposed.

また、本実施形態の樹脂封止型半導体装置においては、すべての接地用接続リード１４３は接地用の電極パッド２４１ａに接続されていたが、接地用の電極パッド２４１ａの数より接地用接続リード１４３の数の方が多い場合には、余った接地用接続リード１４３は接地用の電極パッド２４１ａに接続されていなくても電気的特性には影響しない。   Further, in the resin-encapsulated semiconductor device of the present embodiment, all the ground connection leads 143 are connected to the ground electrode pads 241a, but the number of the ground connection pads 143a is increased according to the number of the ground electrode pads 241a. When the number is larger, even if the surplus ground connection lead 143 is not connected to the ground electrode pad 241a, it does not affect the electrical characteristics.

なお、本実施形態の樹脂封止型半導体装置において、接地用接続リード１４３と信号用リード１４２とが交互に設けられていたが、部分的に接地用接続リード１４３同士が隣接するような構造であってもよい。少なくとも１つの信号用リード１４２が接地用接続リード１４３とダイパッド１４６で囲まれていれば、従来のＬＧＡよりも高周波特性を向上させることができる。   In the resin-encapsulated semiconductor device of this embodiment, the ground connection leads 143 and the signal leads 142 are provided alternately. However, the resin connection type semiconductor device has a structure in which the ground connection leads 143 are partially adjacent to each other. There may be. If at least one signal lead 142 is surrounded by the ground connection lead 143 and the die pad 146, high-frequency characteristics can be improved as compared with the conventional LGA.

また、本実施形態において、吊りリード１４５が接地用接続リード１４３を兼ねていたが、吊りリード１４５と接地用の電極パッド２４１ａとが接続されていなくともよい。   In the present embodiment, the suspension lead 145 also serves as the ground connection lead 143, but the suspension lead 145 and the ground electrode pad 241a may not be connected.

また、本実施形態の樹脂封止型半導体装置において、底面は略四辺形であるが、これ以外の形状であってもよい。   Further, in the resin-encapsulated semiconductor device of the present embodiment, the bottom surface is substantially a quadrilateral, but may be another shape.

また、本実施形態の樹脂封止型半導体装置において、外部端子１４４は略楕円形であるが、用いるリードフレームの形状を変えることにより、略長方形など他の形状に変えることができる。   Further, in the resin-encapsulated semiconductor device of the present embodiment, the external terminal 144 is substantially elliptical, but can be changed to another shape such as a substantially rectangular shape by changing the shape of the lead frame used.

また、本実施形態の樹脂封止型半導体装置においても図２６に示すように、金属細線２４２を交差させて高周波特性の向上を図ることもできる。   Also, in the resin-sealed semiconductor device of the present embodiment, as shown in FIG. 26, the high-frequency characteristics can be improved by intersecting the thin metal wires 242.

−本実施形態の樹脂封止型半導体装置の変形例−
次に、外部端子が３列になっている本実施形態の樹脂封止型半導体装置の変形例について説明する。 -Modification of the resin-encapsulated semiconductor device of the present embodiment-
Next, a modified example of the resin-encapsulated semiconductor device of the present embodiment in which external terminals are arranged in three rows will be described.

図４２（ａ），（ｂ）は、それぞれ従来のＬＧＡ用リードフレームの変形例の左半分を示す断面図，及び従来のＬＧＡ用リードフレームの変形例を四等分したものを示す平面図であり、図４２（ｃ），（ｄ）は、それぞれ本実施形態に係る樹脂封止型半導体装置の変形例に用いられるリードフレームの左半分を示す断面図，及び本実施形態の樹脂封止型半導体装置の変形例に用いられるリードフレームを四等分したものを示す平面図である。図４２（ａ），（ｃ）は、共に信号用リードまたは接地用接続リードとダイパッドを通る断面を示している。なお、このリードフレームを用いた樹脂封止型半導体装置の構造を理解しやすいように、リードフレーム以外の部材を点線で示す。   42A and 42B are a cross-sectional view showing a left half of a modification of the conventional LGA lead frame, and a plan view showing a quarter of the modification of the conventional LGA lead frame. FIGS. 42C and 42D are cross-sectional views each showing a left half of a lead frame used in a modified example of the resin-sealed semiconductor device according to the present embodiment, and the resin-sealed mold according to the present embodiment. It is a top view showing what divided a lead frame used for a modification of a semiconductor device into four. FIGS. 42 (a) and 42 (c) each show a cross section passing through a signal lead or a ground connection lead and a die pad. Note that members other than the lead frame are indicated by dotted lines so that the structure of the resin-encapsulated semiconductor device using the lead frame can be easily understood.

本変形例のリードフレームは、本実施形態のリードフレームとほぼ同様の構成を有しているが、信号用リード１４２及び接地用接続リード１４３の底面のうち樹脂封止型半導体装置の外部端子１４４となる部分が３列に配置されている点が異なっている。そして、３列目（最もダイパッドに近い側）の外部端子は接地用の端子となっている。   The lead frame of the present modified example has substantially the same configuration as the lead frame of the present embodiment, but the external terminals 144 of the resin-encapsulated semiconductor device on the bottom surfaces of the signal lead 142 and the ground connection lead 143 are provided. Are arranged in three rows. The external terminals in the third row (closest to the die pad) are terminals for grounding.

次に、図４３は、本実施形態に係る樹脂封止型半導体装置の変形例を底面から見たときの平面図及び該変形例の断面図である。また、図４４（ａ），（ｂ）は、それぞれ本実施形態に係る樹脂封止型半導体装置の変形例の外観を示す斜視図，及び該変形例を底面から見たときの平面図である。なお、図４３の平面図では、理解しやすいように信号用リード１４２，接地用接続リード１４３，吊りリード及び半導体チップ２４１を透視した図を示している。   Next, FIG. 43 is a plan view when a modified example of the resin-sealed semiconductor device according to the present embodiment is viewed from the bottom surface, and a cross-sectional view of the modified example. FIGS. 44A and 44B are a perspective view showing the appearance of a modification of the resin-encapsulated semiconductor device according to the present embodiment, and a plan view of the modification as viewed from the bottom. . Note that the plan view of FIG. 43 shows a perspective view of the signal lead 142, the ground connection lead 143, the suspension lead, and the semiconductor chip 241 for easy understanding.

本変形例は、ダイパッドの周囲に配置された外部端子１４４が３列になっている点が本実施形態の樹脂封止型半導体装置と異なっている。そのため、同じサイズの樹脂封止型半導体装置で比較すると、本変形例の方が外部端子をより多く設けることができる。外部端子以外の構成は、図４１に示す本実施形態の樹脂封止型半導体装置と同様であるので、説明を省略する。   This modified example is different from the resin-encapsulated semiconductor device of the present embodiment in that external terminals 144 arranged around the die pad are arranged in three rows. Therefore, when compared with a resin-sealed semiconductor device of the same size, the present modification can provide more external terminals. The configuration other than the external terminals is the same as that of the resin-encapsulated semiconductor device of the present embodiment shown in FIG. 41, and thus the description is omitted.

なお、本実施形態の変形例においても、半導体チップ２４１は平面的に見て２列目の外部端子１４４とオーバーラップしない大きさであることが必要であるが、３列目の外部端子とはオーバーラップしていてもよい。   Note that, also in the modification of the present embodiment, the semiconductor chip 241 needs to have a size that does not overlap with the external terminals 144 in the second row when viewed in plan. They may overlap.

このように、本変形例によれば、電気的特性が安定し、高周波特性を向上させるとともに、外部端子数を多くした樹脂封止型半導体装置を実現できる。   As described above, according to the present modification, it is possible to realize a resin-sealed semiconductor device in which the electrical characteristics are stable, the high-frequency characteristics are improved, and the number of external terminals is increased.

また、本変形例では、装置底面に露出する外部端子は３列であるが、用いるリードフレームの形状を変えることにより、外部端子を４列以上にすることもできる。   In this modification, the external terminals exposed on the bottom surface of the device are three rows, but the external terminals can be four rows or more by changing the shape of the lead frame to be used.

また、本変形例においても、金属細線２４２に代えて金属バンプを用いてもよい。   Also in this modification, a metal bump may be used instead of the fine metal wire 242.

図１（ａ），（ｂ）は、共に本発明の第１の実施形態に係るリードフレームの一例を示す図である。FIGS. 1A and 1B are diagrams each showing an example of a lead frame according to the first embodiment of the present invention. （ａ），（ｂ）は共に第１の実施形態に係るリードフレームの一例を示す図である。(A), (b) is a figure which shows an example of the lead frame concerning 1st Embodiment. 第１の実施形態に係るリードフレームを用いた樹脂封止型半導体装置を示す平面図である。1 is a plan view illustrating a resin-sealed semiconductor device using a lead frame according to a first embodiment. （ａ），（ｂ）は、それぞれ第１の実施形態に係るリードフレームの変形例を示す図、及び該リードフレームを用いて製造された樹脂封止型半導体装置を示す平面図である。FIGS. 3A and 3B are a diagram showing a modification of the lead frame according to the first embodiment and a plan view showing a resin-sealed semiconductor device manufactured using the lead frame, respectively. 第１の実施形態に係るリードフレーム全体の構成を説明するための図である。FIG. 2 is a diagram for explaining the configuration of the entire lead frame according to the first embodiment. （ａ）は、テーパー段差加工を施したリードフレームを用いた樹脂封止型半導体装置を示す断面図であり、（ｂ），（ｃ）は、共に該リードフレームの加工工程を示す断面図である。(A) is a cross-sectional view showing a resin-sealed semiconductor device using a lead frame subjected to a taper step processing, and (b) and (c) are cross-sectional views showing processing steps of the lead frame. is there. （ａ）は、半切断加工を施した場合の第１の実施形態に係るリードフレームを用いた樹脂封止型半導体装置を示す断面図であり、（ｂ），（ｃ）は、共に該リードフレームの加工工程を示す図である。FIG. 2A is a cross-sectional view illustrating a resin-sealed semiconductor device using a lead frame according to the first embodiment when a half-cut process is performed, and FIGS. It is a figure showing the processing process of a frame. （ａ）は、潰し加工またはエッチングにより段差を設けた場合の第１の実施形態に係るリードフレームを用いた樹脂封止型半導体装置の断面図であり、（ｂ），（ｃ）は、共に該リードフレームの加工工程を示す断面図である。FIG. 2A is a cross-sectional view of a resin-sealed semiconductor device using a lead frame according to the first embodiment in the case where a step is provided by crushing or etching, and FIGS. It is sectional drawing which shows the process of this lead frame. （ａ）は、潰し加工またはエッチングにより段差を設けたリードフレームを用いた第１の実施形態に係る樹脂封止型半導体装置の断面図であり、（ｂ）〜（ｄ）は、共に該リードフレームの加工工程を示す図である。1A is a cross-sectional view of a resin-encapsulated semiconductor device according to a first embodiment using a lead frame provided with a step by crushing or etching, and FIGS. It is a figure showing the processing process of a frame. （ａ）〜（ｃ）は、それぞれ第１の実施形態に係る樹脂封止型半導体装置を示す平面図、該樹脂封止型半導体装置のXb−Xb線における断面図、及び外観を示す斜視図である。1A to 1C are a plan view showing a resin-encapsulated semiconductor device according to a first embodiment, a cross-sectional view taken along line Xb-Xb of the resin-encapsulated semiconductor device, and a perspective view showing an appearance. It is. （ａ）〜（ｃ）は、それぞれ第１の実施形態に係る樹脂封止型半導体装置の第１の変形例を示す平面図、該樹脂封止型半導体装置のXIb−XIbにおける断面図、及び外観を示す斜視図である。1A to 1C are a plan view showing a first modification of the resin-encapsulated semiconductor device according to the first embodiment, a cross-sectional view along XIb-XIb of the resin-encapsulated semiconductor device, and It is a perspective view showing appearance. （ａ）〜（ｃ）は、それぞれ第１の実施形態に係る樹脂封止型半導体装置の第２の変形例を示す平面図、該樹脂封止型半導体装置のXIIa−XIIa線における断面図、及び外観を示す斜視図である。3A to 3C are plan views showing a second modification of the resin-encapsulated semiconductor device according to the first embodiment, cross-sectional views of the resin-encapsulated semiconductor device taken along line XIIa-XIIa, respectively. FIG. （ａ），（ｂ）は、それぞれ第１の実施形態に係る樹脂封止型半導体装置の第３の変形例におけるXIIIa−XIIIa線での断面図、及び外観を示す斜視図である。FIGS. 3A and 3B are a cross-sectional view taken along line XIIIa-XIIIa and a perspective view showing an appearance in a third modification of the resin-encapsulated semiconductor device according to the first embodiment. （ａ）〜（ｃ）は、それぞれ第１の実施形態に係る樹脂封止型半導体装置の第４の変形例、第５の変形例、及び第６の変形例を示す平面図である。(A)-(c) is a top view which shows the 4th modification, the 5th modification, and the 6th modification of the resin sealing type semiconductor device which concerns on 1st Embodiment, respectively. 第１の実施形態に係る樹脂封止型半導体装置の第７の変形例を説明するための平面図である。FIG. 14 is a plan view for explaining a seventh modification of the resin-sealed semiconductor device according to the first embodiment. 図１５に示す第１の実施形態に係る樹脂封止型半導体装置の第７の変形例に対応する従来の樹脂封止型半導体装置を示す図である。FIG. 16 is a diagram showing a conventional resin-encapsulated semiconductor device corresponding to a seventh modification of the resin-encapsulated semiconductor device according to the first embodiment shown in FIG. 15. 第１の実施形態に係る樹脂封止型半導体装置の高周波特性を示す図である。FIG. 3 is a diagram illustrating high-frequency characteristics of the resin-sealed semiconductor device according to the first embodiment. （ａ）は、従来の樹脂封止型半導体装置における、信号用リードまたは接地用接続リードと半導体チップとの接続部分を示す平面図及び回路図であり、（ｂ）は、第１の実施形態に係る樹脂封止型半導体装置における、信号用リードまたは接地用接続リードと半導体チップとの接続部分を示す平面図及び回路図である。1A is a plan view and a circuit diagram showing a connection portion between a signal lead or a ground connection lead and a semiconductor chip in a conventional resin-encapsulated semiconductor device, and FIG. 1B is a first embodiment. FIGS. 3A and 3B are a plan view and a circuit diagram showing a connection portion between a signal lead or a ground connection lead and a semiconductor chip in the resin-sealed semiconductor device according to FIG. （ａ），（ｂ）は、それぞれ第１の実施形態に係る樹脂封止型半導体装置の一例を示す平面図、及び該樹脂封止型半導体装置のXIXb−XIXb線における断面図である。1A and 1B are a plan view showing an example of a resin-encapsulated semiconductor device according to a first embodiment, and a cross-sectional view of the resin-encapsulated semiconductor device taken along line XIXb-XIXb. （ａ），（ｂ）は、それぞれ接地用接続リードを設けたＱＦＰを示す平面図，及び該ＱＦＰのXXb−XXb線における断面図である。(A), (b) is a plan view showing a QFP provided with a ground connection lead, and a cross-sectional view of the QFP taken along line XXb-XXb. 第１の実施形態に係る樹脂封止型半導体装置において、挿入損失と金属細線の長さとの関係を示す図である。FIG. 3 is a diagram illustrating a relationship between insertion loss and length of a thin metal wire in the resin-sealed semiconductor device according to the first embodiment. （ａ）〜（ｅ）は、第１の実施形態に係る樹脂封止型半導体装置の製造工程を示す断面図である。FIGS. 2A to 2E are cross-sectional views illustrating manufacturing steps of the resin-sealed semiconductor device according to the first embodiment. （ａ），（ｂ）は、それぞれ図２２（ｄ）に示す樹脂封止工程について説明するための断面図，及び平面図である。22A and 22B are a cross-sectional view and a plan view, respectively, for explaining the resin sealing step shown in FIG. 図２２（ｄ）に示す樹脂封止工程完了後のリードフレーム全体構成説明するための図である。FIG. 23 is a diagram for describing the overall configuration of the lead frame after the completion of the resin sealing step shown in FIG. （ａ）〜（ｃ）は、それぞれ製品分離工程を説明するための平面図，製品分離工程前の樹脂封止型半導体装置のXXVb−XXVb線における断面図，及び製品分離時における樹脂封止型半導体装置の切断部分を拡大した断面図である。(A) to (c) are plan views for explaining a product separation process, cross-sectional views taken along line XXVb-XXVb of a resin-sealed semiconductor device before the product separation process, and a resin-sealed type at the time of product separation. It is sectional drawing to which the cut part of the semiconductor device was expanded. （ａ），（ｂ）は、それぞれ金属細線を交差させて設けた本実施形態の樹脂封止型半導体装置の第８の変形例のXVIII−XVIII線とXVIII'−XVIII'線とを含む断面における断面図，及び該樹脂封止型半導体装置のリードフレームを示す平面図である。(A) and (b) are cross-sections including the XVIII-XVIII line and the XVIII′-XVIII ′ line of the eighth modification of the resin-encapsulated semiconductor device of the present embodiment in which thin metal wires are provided to cross each other. 3 is a cross-sectional view and a plan view showing a lead frame of the resin-encapsulated semiconductor device. （ａ）〜（ｃ）は、それぞれ本発明の第２の実施形態に係る樹脂封止型半導体装置を示す平面図，該樹脂封止型半導体装置のXXVIIb−XXVIIb線における断面図，及び該樹脂封止型半導体装置のXXVIIc−XXVIIc線断面を示す断面図である。3A to 3C are plan views showing a resin-encapsulated semiconductor device according to a second embodiment of the present invention, a cross-sectional view of the resin-encapsulated semiconductor device taken along line XXVIIb-XXVIIb, and FIG. It is sectional drawing which shows the XXVIIc-XXVIIc line cross section of a sealing type semiconductor device. （ａ）〜（ｃ）は、第２の実施形態に係る樹脂封止型半導体装置において、接地用接続リードの位置を説明するための平面図である。(A)-(c) is a top view for explaining the position of the ground connection lead in the resin-sealed semiconductor device according to the second embodiment. （ａ）は、テーパー段差加工を施したリードフレームを用いた第２の実施形態に係る樹脂封止型半導体装置を示す断面図であり、（ｂ），（ｃ）は、該リードフレームの加工工程を示す断面図である。(A) is sectional drawing which shows the resin sealing type semiconductor device which concerns on 2nd Embodiment using the lead frame which performed the taper step process, (b), (c) is processing of this lead frame. It is sectional drawing which shows a process. （ａ）は、溝加工とテーパー段差加工とを施したリードフレームを用いた第２の実施形態に係る樹脂封止型半導体装置を示す断面図であり、（ｂ），（ｃ）は、該リードフレームの加工工程を示す断面図である。(A) is a cross-sectional view showing a resin-encapsulated semiconductor device according to a second embodiment using a lead frame subjected to groove processing and taper step processing, and (b) and (c) show the resin-encapsulated semiconductor device. It is sectional drawing which shows the process of a lead frame. （ａ）は、半切断加工による段差加工を施したリードフレームを用いた第２の実施形態に係る樹脂封止型半導体装置を示す断面図であり、（ｂ），（ｃ）は、該リードフレームの加工工程を示す断面図である。(A) is a sectional view showing a resin-encapsulated semiconductor device according to a second embodiment using a lead frame subjected to step processing by half-cutting, and (b) and (c) are the leads. It is sectional drawing which shows the process of a frame. （ａ）は、潰し加工またはエッチングによる段差加工を施したリードフレームを用いた第２の実施形態に係る樹脂封止型半導体装置を示す断面図であり、（ｂ），（ｃ）は、該リードフレームの加工工程を示す断面図である。(A) is a cross-sectional view showing a resin-sealed semiconductor device according to a second embodiment using a lead frame subjected to step processing by crushing or etching, and (b) and (c) are cross-sectional views. It is sectional drawing which shows the process of a lead frame. （ａ）は、潰し加工またはエッチングと、テーパー段差加工とを組み合わせた加工を施したリードフレームを用いた第２の実施形態に係る樹脂封止型半導体装置を示す断面図であり、（ｂ）〜（ｄ）は、該リードフレームの加工工程を示す断面図である。(A) is a sectional view showing a resin-encapsulated semiconductor device according to a second embodiment using a lead frame that has been processed by a combination of crushing or etching and taper step processing, and (b) of FIG. (D) is a cross-sectional view showing a processing step of the lead frame. （ａ）は、テーパー段差加工と潰し加工とを組み合わせた加工を施したリードフレームの一例を用いた第２の実施形態に係る樹脂封止型半導体装置を示す断面図であり、（ｂ），（ｃ）は、該リードフレームの加工工程を示す断面図であり、（ｄ）は、該リードフレームのはみ出し部を上から見たときの平面図である。(A) is a sectional view showing a resin-encapsulated semiconductor device according to a second embodiment using an example of a lead frame processed by combining taper step processing and crushing processing. (C) is a cross-sectional view showing a processing step of the lead frame, and (d) is a plan view when the protruding portion of the lead frame is viewed from above. （ａ）は、テーパー段差加工と潰し加工とを組み合わせた加工を施したリードフレームの一例を用いた第２の実施形態に係る樹脂封止型半導体装置を示す断面図であり、（ｂ），（ｃ）は、該リードフレームの加工工程を示す断面図であり、（ｄ）は、該リードフレームのはみ出し部を上から見たときの平面図である。(A) is a sectional view showing a resin-encapsulated semiconductor device according to a second embodiment using an example of a lead frame processed by combining taper step processing and crushing processing. (C) is a cross-sectional view showing a processing step of the lead frame, and (d) is a plan view when the protruding portion of the lead frame is viewed from above. （ａ）は、本発明の第３の実施形態に係る樹脂封止型半導体装置の平面図であり、（ｂ）〜（ｄ）は、それぞれ異なる加工を施したリードフレームを用いた該樹脂封止型半導体装置のXXXVI−XXXVI線における断面図である。(A) is a plan view of a resin-encapsulated semiconductor device according to a third embodiment of the present invention, and (b) to (d) are resin-encapsulated semiconductor devices using differently processed lead frames. FIG. 6 is a cross-sectional view of the semiconductor device taken along line XXXVI-XXXVI. （ａ）は、第３の実施形態に係る樹脂封止型半導体装置の第１の変形例を示す平面図であり、（ｂ）は、段差加工を施したリードフレームを用いた場合の第１の変形例の断面図であり、（ｃ）は、段差加工とテーパー段差加工とを施したリードフレームを用いた場合の第１の変形例の断面図である。(A) is a plan view showing a first modification of the resin-encapsulated semiconductor device according to the third embodiment, and (b) is a first example in the case of using a stepped lead frame. FIG. 9C is a cross-sectional view of a first modified example in which a lead frame that has been subjected to step processing and tapered step processing is used. （ａ）は、第３の実施形態に係る樹脂封止型半導体装置の第２の変形例を示す平面図であり、（ｂ）は、段差加工を施したリードフレームを用いた場合の第２の変形例の断面図であり、（ｃ）は、段差加工とテーパー段差加工とを施した場合の第２の変形例の断面図である。(A) is a plan view showing a second modified example of the resin-encapsulated semiconductor device according to the third embodiment, and (b) is a second example in the case of using a lead frame subjected to a step processing. FIG. 14C is a cross-sectional view of a second modification in which step processing and taper step processing are performed. （ａ）は、第３の実施形態に係る樹脂封止型半導体装置の第２の変形例の外観を示す斜視図であり、（ｂ）は、第２の変形例の内部を示す平面図、及びダイパッドを通る線における断面図である。(A) is a perspective view showing the appearance of a second modification of the resin-sealed semiconductor device according to the third embodiment, (b) is a plan view showing the inside of the second modification, FIG. 3 is a cross-sectional view taken along a line passing through a die pad. （ａ），（ｂ）は、それぞれ従来のＬＧＡ用リードフレームの左半分を示す断面図、及び従来のＬＧＡ用リードフレームを四等分したものを示す平面図であり、（ｃ），（ｄ）は、それぞれ本発明の第４の実施形態に係る樹脂封止型半導体装置に用いられるリードフレームの左半分を示す断面図，及び第４の実施形態に係る樹脂封止型半導体装置に用いられるリードフレームを四等分したものを示す平面図である(A), (b) is a cross-sectional view showing the left half of the conventional LGA lead frame, and a plan view showing the conventional LGA lead frame divided into four parts, (c), (d) ) Is a cross-sectional view showing the left half of the lead frame used for the resin-sealed semiconductor device according to the fourth embodiment of the present invention, and is used for the resin-sealed semiconductor device according to the fourth embodiment. It is a top view showing what divided the lead frame into four. （ａ）は、第４の実施形態に係る樹脂封止型半導体装置を示す平面図であり、（ｂ）は、該樹脂封止型半導体装置を示す透視平面図及び断面図である。(A) is a plan view showing a resin-sealed semiconductor device according to a fourth embodiment, and (b) is a transparent plan view and a cross-sectional view showing the resin-sealed semiconductor device. （ａ），（ｂ）は、それぞれ従来のＬＧＡ用リードフレームの変形例の左半分を示す断面図，及び該リードフレームの変形例を四等分したものを示す平面図であり、（ｃ），（ｄ）は、それぞれ第４の実施形態に係る樹脂封止型半導体装置の変形例に用いられるリードフレームの左半分を示す断面図、及び該リードフレームを四等分したものを示す平面図である。(A) and (b) are a cross-sectional view showing a left half of a modification of the conventional LGA lead frame, and a plan view showing a quarter of the modification of the lead frame, and (c). , (D) are a cross-sectional view showing the left half of a lead frame used in a modified example of the resin-encapsulated semiconductor device according to the fourth embodiment, and a plan view showing a quarter of the lead frame. It is. 第４の実施形態に係る樹脂封止型半導体装置の変形例を示す平面図及び該変形例の断面図である。It is the top view which shows the modification of the resin-sealed semiconductor device which concerns on 4th Embodiment, and sectional drawing of this modification. （ａ），（ｂ）は、それぞれ第４の実施形態に係る樹脂封止型半導体装置の変形例の外観を示す斜視図，及び該変形例を示す平面図である。(A), (b) is a perspective view showing the appearance of a modification of the resin-encapsulated semiconductor device according to the fourth embodiment, and a plan view showing the modification. （ａ），（ｂ）は、それぞれ従来の樹脂封止型半導体装置に用いられるリードフレームの一例を示す図である。(A), (b) is a figure which shows an example of the lead frame used for the conventional resin sealing type semiconductor device, respectively. （ａ）は、従来のＱＦＮを示す平面図であり、（ｂ）は、XLVIb−XLVIb線における従来のＱＦＮの断面図であり、（ｃ）は、XLVIc−XLVIc線における従来のＱＦＮの断面図である。(A) is a plan view showing a conventional QFN, (b) is a cross-sectional view of the conventional QFN along the XLVIb-XLVIb line, and (c) is a cross-sectional view of the conventional QFN along the XLVIc-XLVIc line. It is. （ａ）は、従来のＬＧＡの外観を示す斜視図であり、（ｂ）は、従来のＬＧＡの構造を示す断面図であり、（ｃ）は、従来のＬＧＡの平面図である。(A) is a perspective view showing the appearance of a conventional LGA, (b) is a cross-sectional view showing the structure of the conventional LGA, and (c) is a plan view of the conventional LGA.

符号の説明Explanation of reference numerals

１０１ａ 外枠部
１０１ｂ，１０１ｃ 位置決め穴
１０２，１２２，１３２，１４２ 信号用リード
１０３，１２３，１３３，１４３ 接地用接続リード
１０４，１２４，１３４，１４４ 外部端子
１０５，１２５，１３５，１４５ 吊りリード
１０６，１２６，１３６，１４６ ダイパッド
１０７ 外形ライン
１０８ モールドライン
１１１ 封止テープ
１１２ 回路
１１６ 基板配線
１１７ 溝
１５１ 装置分離用ブレード
１５１ａ 装置分離ライン
１５２ 装置貼付用テープ
２０１，２３１，２２１，２４１ 半導体チップ
２０２，２２２，２３２，２４２ 金属細線
２０３，２２３，２３３，２４３ 封止樹脂
２０４ ゲート
２０５ ランナー
２０６ａ，２０６ｂ 樹脂封止金型
２０７ プランジャー
２０８ ポッド
２０９ エアベント
２１０ 空気逃げ溝 101a Outer frame portion 101b, 101c Positioning hole 102, 122, 132, 142 Signal lead 103, 123, 133, 143 Ground connection lead 104, 124, 134, 144 External terminal 105, 125, 135, 145 Hanging lead 106, 126, 136, 146 Die pad 107 Outline line 108 Mold line 111 Sealing tape 112 Circuit 116 Substrate wiring 117 Groove 151 Device separating blade 151a Device separating line 152 Device attaching tape 201, 231, 211, 241 Semiconductor chip 202, 222, 232,242 Fine metal wire 203,223,233,243 Sealing resin 204 Gate 205 Runner 206a, 206b Resin sealing mold 207 Plunger 208 Pod 209 Air vent 210 Air escape Groove

Claims (23)

フレーム枠と、
半導体チップを上面上に搭載するためのダイパッドと、
上記フレーム枠に接続された複数の信号用リードと、
上記フレーム枠及び上記ダイパッドに接続された少なくとも１つの接地用接続リードとを備え、
上記信号用リード及び上記接地用接続リードの下部の少なくとも一部は外部端子となり、
上記各接地用接続リードは段差部を有しており、
上記段差部の立ち上がり部分の下面側に溝が形成されていることを特徴とするリードフレーム。 A frame border,
A die pad for mounting the semiconductor chip on the upper surface,
A plurality of signal leads connected to the frame,
Comprising at least one ground connection lead connected to the frame and the die pad,
At least a part of the lower part of the signal lead and the ground connection lead is an external terminal,
Each of the grounding connection leads has a step,
A lead frame, wherein a groove is formed on a lower surface side of a rising portion of the step portion. 請求項１に記載のリードフレームにおいて、
上記ダイパッドの上面の少なくとも一部は、上記信号用リードの上面よりも０．０３ｍｍ以上リードフレームの厚みの３／４以下だけ高くなっていることを特徴とするリードフレーム。 The lead frame according to claim 1,
A lead frame, wherein at least a part of an upper surface of the die pad is higher than an upper surface of the signal lead by 0.03 mm or more and ／ or less of a thickness of the lead frame. 請求項１または２に記載のリードフレームにおいて、
上記接地用接続リードの段差部は、プレス加工，半切断加工，潰し加工またはエッチングのうちから選ばれる１つ以上の加工法によって形成されることを特徴とするリードフレーム。 The lead frame according to claim 1 or 2,
The lead frame, wherein the step portion of the ground connection lead is formed by one or more processing methods selected from a press working, a half cutting work, a crushing work, and an etching. 請求項１に記載のリードフレームにおいて、
上記ダイパッドから上記接地用接続リードの段差部に亘る領域の上面がほぼ平坦であり、
上記段差部の下部に段差が形成されていることを特徴とするリードフレーム。 The lead frame according to claim 1,
The upper surface of a region extending from the die pad to the step portion of the ground connection lead is substantially flat,
A lead frame, wherein a step is formed below the step. 請求項４に記載のリードフレームにおいて、
上記段差部がプレス加工及び潰し加工により形成され、
上記段差部の短手方向の寸法が上記接地用接続リードの短手方向の寸法よりも大きくなっていることを特徴とするリードフレーム。 The lead frame according to claim 4,
The step portion is formed by pressing and crushing,
A lead frame, wherein the dimension of the step portion in the lateral direction is larger than the dimension of the ground connection lead in the lateral direction. 請求項１〜４のうちいずれか１つに記載のリードフレームにおいて、
上記段差部のうち少なくとも一部の短手方向の寸法が、上記接地用接続リードのうち上記段差部を除く部分の短手方向の寸法よりも小さくなっていることを特徴とするリードフレーム。 The lead frame according to any one of claims 1 to 4,
A lead frame, wherein at least a portion of the step portion in the short direction is smaller than a portion of the ground connection lead other than the step portion in the short direction. 請求項１〜６のうちいずれか１つに記載のリードフレームにおいて、
上記ダイパッドを支持するための吊りリードをさらに備えていることを特徴とするリードフレーム。 The lead frame according to any one of claims 1 to 6,
A lead frame, further comprising a suspension lead for supporting the die pad. 請求項１〜７のうちいずれか１つに記載のリードフレームにおいて、
少なくとも１つの上記接地用接続リードの短手方向の寸法が上記信号用リードの短手方向の寸法の２倍以上であることを特徴とするリードフレーム。 The lead frame according to any one of claims 1 to 7,
A lead frame, wherein the width of at least one of the ground connection leads in the short direction is at least twice as large as the width of the signal leads in the short direction. 請求項１または２に記載のリードフレームにおいて、
上記ダイパッドを支持する吊りリードをさらに備え、
上記吊りリードの下部のうち少なくとも一部は外部端子を補強する補強ランドとなっており、
上記外部端子が上記ダイパッドの周囲に２列以上配置されていることを特徴とするリードフレーム。 The lead frame according to claim 1 or 2,
Further comprising a suspension lead for supporting the die pad,
At least a part of the lower portion of the suspension lead is a reinforcing land for reinforcing the external terminal,
A lead frame, wherein the external terminals are arranged in two or more rows around the die pad. ダイパッドと、
上記ダイパッドの上面上に搭載され、接地用パッドと電極パッドとを有する半導体チップと、
上記ダイパッドの周囲に設けられた信号用リードと、
上記ダイパッドに接続された接地用接続リードと、
接続部材と、
上記半導体チップ、ダイパッド及び接続部材を封止するとともに、上記信号用リード及び接地用接続リードの下部の少なくとも一部を外部端子として露出させて封止する封止樹脂と
を備えている樹脂封止型半導体装置。 Die pad,
A semiconductor chip mounted on the upper surface of the die pad and having a ground pad and an electrode pad;
A signal lead provided around the die pad,
A ground connection lead connected to the die pad,
Connecting members,
A sealing resin for sealing the semiconductor chip, the die pad, and the connection member, and for sealing by exposing at least a part of the lower part of the signal lead and the ground connection lead as an external terminal; Type semiconductor device. 請求項１０に記載の樹脂封止型半導体装置において、
上記接続部材は、上記信号用リード−上記電極パッド間及び少なくとも１つの上記接地用接続リード−上記接地用パッド間を接続することを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to claim 10,
The resin-sealed semiconductor device, wherein the connection member connects between the signal lead and the electrode pad and between at least one of the ground connection lead and the ground pad. 請求項１０または１１に記載の樹脂封止型半導体装置において、
少なくとも１つの上記信号用リードは、隣接する上記接地用接続リードと上記ダイパッドにより囲まれていることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to claim 10 or 11,
A resin-encapsulated semiconductor device, wherein at least one of the signal leads is surrounded by the adjacent ground connection lead and the die pad. 請求項１０〜１２のうちいずれか１つに記載の樹脂封止型半導体装置において、
上記接続部材が金属細線であって、
上記外部端子の長さが上記金属細線よりも短いことを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to any one of claims 10 to 12,
The connection member is a thin metal wire,
A resin-encapsulated semiconductor device, wherein the length of the external terminal is shorter than the thin metal wire. 請求項１０〜１３のうちいずれか１つに記載の樹脂封止型半導体装置において、
上記ダイパッドに接続された吊りリードをさらに備えていることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to any one of claims 10 to 13,
A resin-encapsulated semiconductor device, further comprising a suspension lead connected to the die pad. 請求項１４に記載の樹脂封止型半導体装置において、
上記吊りリードと上記接地用パッドとは上記接続部材により接続されていることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to claim 14,
A resin-encapsulated semiconductor device, wherein the suspension lead and the ground pad are connected by the connection member. 請求項１０〜１５のうちいずれか１つに記載の樹脂封止型半導体装置において、
上記ダイパッドの少なくとも一部が露出しており、
上記接地用接続リードのうち上記ダイパッドとの接続部付近の下面が上方に向かって折れ曲がっていることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to any one of claims 10 to 15,
At least a part of the die pad is exposed,
A resin-encapsulated semiconductor device, wherein a lower surface of the ground connection lead near a connection portion with the die pad is bent upward. 請求項１６に記載の樹脂封止型半導体装置において、
上記接地用接続リードのうち上記ダイパッドとの接続部付近の上面が上方に向かって折れ曲がっていることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to claim 16,
A resin-encapsulated semiconductor device, wherein an upper surface of the ground connection lead near a connection portion with the die pad is bent upward. 請求項１０または１１に記載の樹脂封止型半導体装置において、
上記接続部材が金属バンプであり、
上記半導体チップの主面がダイパッドの上面と対向していることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to claim 10 or 11,
The connection member is a metal bump,
A resin-encapsulated semiconductor device, wherein a main surface of the semiconductor chip faces an upper surface of a die pad. 請求項１４に記載の樹脂封止型半導体装置において、
上記吊りリードは上記外部端子の補強端子として機能し、
上記外部端子の形状が円形、略楕円形及び略長方形のうちから選ばれた１つであることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to claim 14,
The hanging lead functions as a reinforcing terminal of the external terminal,
A resin-sealed semiconductor device, wherein the shape of the external terminal is one selected from a circle, a substantially elliptical shape, and a substantially rectangular shape. 請求項１９に記載の樹脂封止型半導体装置において、
上記外部端子は上記ダイパッドの周辺に２列以上配置されていることを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to claim 19,
A resin-encapsulated semiconductor device, wherein the external terminals are arranged in two or more rows around the die pad. 請求項１０〜２０のうちいずれか１つに記載の樹脂封止型半導体装置において、
上記半導体チップに搭載される半導体素子のうち少なくとも１つは、１．５ＧＨｚ以上の周波数において電力を増幅または減衰することを特徴とする樹脂封止型半導体装置。 The resin-encapsulated semiconductor device according to any one of claims 10 to 20,
At least one of the semiconductor elements mounted on the semiconductor chip amplifies or attenuates power at a frequency of 1.5 GHz or more. ダイパッドと、上記ダイパッドに接続される接地用接続リードとを有するリードフレームの製造方法であって、
上記接地用接続リードのうち上記ダイパッドとの接続部近傍の下部に複数の溝を形成する工程（ａ）と、
プレス加工により上記複数の溝の間を上方に折り曲げて段差部を形成する工程（ｂ）と
を含むリードフレームの製造方法。 A method for manufacturing a lead frame having a die pad and a ground connection lead connected to the die pad,
(A) forming a plurality of grooves in a lower portion of the ground connection lead near a connection portion with the die pad;
And (b) forming a step by bending the plurality of grooves upward by press working. ダイパッドと、上記ダイパッドに接続された接地用接続リードと、接地用パッドを有する半導体チップとを備え、上記接地用接続リードの下部の一部が外部端子として機能する樹脂封止型半導体装置の製造方法であって、
ダイパッドとの接続部近傍に上方に折り曲げられた段差部を有し、且つ上記段差部の立ち上げ部の下部に溝が形成された接地用接続リードを有するリードフレームの下面側に封止テープを貼付する工程（ａ）と、
上記工程（ａ）の後に、上記半導体チップの接地用パッドと上記接地用接続リードとを接続する接続部材を形成する工程（ｂ）と、
上記工程（ｂ）の後に、上記外部端子が封止樹脂によって覆われないように樹脂封止を行なう工程（ｃ）と
を含む樹脂封止型半導体装置の製造方法。 Manufacturing of a resin-encapsulated semiconductor device including a die pad, a ground connection lead connected to the die pad, and a semiconductor chip having a ground pad, wherein a part of the lower part of the ground connection lead functions as an external terminal The method,
A sealing tape is provided on the lower surface side of a lead frame having a stepped portion bent upward in the vicinity of a connection portion with a die pad, and having a grounding connection lead having a groove formed below a rising portion of the stepped portion. Attaching (a),
After the step (a), a step (b) of forming a connection member for connecting the ground pad of the semiconductor chip and the ground connection lead;
A method (c) of performing resin sealing after the step (b) so that the external terminals are not covered with a sealing resin.
JP2004117283A 2004-04-12 2004-04-12 Resin-sealed semiconductor device and manufacturing method thereof Expired - Fee Related JP3913228B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004117283A JP3913228B2 (en) 2004-04-12 2004-04-12 Resin-sealed semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004117283A JP3913228B2 (en) 2004-04-12 2004-04-12 Resin-sealed semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002002771A Division JP2003204027A (en) 2002-01-09 2002-01-09 Lead frame and its manufacturing method, resin sealed semiconductor device and its manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006148106A Division JP4652281B2 (en) 2006-05-29 2006-05-29 Resin-sealed semiconductor device

Publications (2)

Publication Number Publication Date
JP2004207764A true JP2004207764A (en) 2004-07-22
JP3913228B2 JP3913228B2 (en) 2007-05-09

Family

ID=32822410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004117283A Expired - Fee Related JP3913228B2 (en) 2004-04-12 2004-04-12 Resin-sealed semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3913228B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303371A (en) * 2005-04-25 2006-11-02 Renesas Technology Corp Manufacturing method of semiconductor device
JP2007059884A (en) * 2005-07-22 2007-03-08 Marvell World Trade Ltd Packaging for high-speed integrated circuit
JP2014207470A (en) * 2009-05-15 2014-10-30 ローム株式会社 Semiconductor device
CN109192715A (en) * 2018-09-20 2019-01-11 江苏长电科技股份有限公司 Lead frame structure, encapsulating structure and its manufacturing method
CN109449125A (en) * 2018-09-12 2019-03-08 江苏捷捷微电子股份有限公司 A kind of two-row structure internal insulation type plastic semiconductor element and its manufacturing method
JPWO2019198706A1 (en) * 2018-04-12 2020-04-30 日東化成株式会社 Method of forming antifouling coating film on ship surface using antifouling coating composition containing copolymer and antifouling agent

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303371A (en) * 2005-04-25 2006-11-02 Renesas Technology Corp Manufacturing method of semiconductor device
JP4624170B2 (en) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2007059884A (en) * 2005-07-22 2007-03-08 Marvell World Trade Ltd Packaging for high-speed integrated circuit
US9847282B2 (en) 2009-05-15 2017-12-19 Rohm Co., Ltd. Semiconductor device
US10431527B2 (en) 2009-05-15 2019-10-01 Rohm Co., Ltd. Semiconductor device with island and associated leads
US9343394B2 (en) 2009-05-15 2016-05-17 Rohm Co., Ltd. Semiconductor device
US9379047B2 (en) 2009-05-15 2016-06-28 Rohm Co., Ltd. Semiconductor device
US9613890B2 (en) 2009-05-15 2017-04-04 Rohm Co., Ltd. Semiconductor device
JP2014207470A (en) * 2009-05-15 2014-10-30 ローム株式会社 Semiconductor device
US9899299B2 (en) 2009-05-15 2018-02-20 Rohm Co., Ltd. Semiconductor device
US10978379B2 (en) 2009-05-15 2021-04-13 Rohm Co., Ltd. Semiconductor device with island and associated leads
US9035441B2 (en) 2009-05-15 2015-05-19 Rohm Co., Ltd. Semiconductor device
JPWO2019198706A1 (en) * 2018-04-12 2020-04-30 日東化成株式会社 Method of forming antifouling coating film on ship surface using antifouling coating composition containing copolymer and antifouling agent
CN109449125A (en) * 2018-09-12 2019-03-08 江苏捷捷微电子股份有限公司 A kind of two-row structure internal insulation type plastic semiconductor element and its manufacturing method
CN109449125B (en) * 2018-09-12 2023-12-26 江苏捷捷微电子股份有限公司 Double-row structure internal insulation type plastic package semiconductor device and manufacturing method thereof
CN109192715A (en) * 2018-09-20 2019-01-11 江苏长电科技股份有限公司 Lead frame structure, encapsulating structure and its manufacturing method
CN109192715B (en) * 2018-09-20 2024-03-22 江苏长电科技股份有限公司 Lead frame structure, packaging structure and manufacturing method thereof

Also Published As

Publication number Publication date
JP3913228B2 (en) 2007-05-09

Similar Documents

Publication Publication Date Title
KR100541494B1 (en) Lead frame, method for manufacturing the same, resin-encapsulated semiconductor device and method for manufacturing the same
TWI404148B (en) Semiconductor device and manufacturing method thereof
JP2006318996A (en) Lead frame and resin sealed semiconductor device
JP3436159B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US8304268B2 (en) Fabrication method of semiconductor package structure
KR20050103234A (en) Multi-die semiconductor package
JP2009140962A (en) Semiconductor device and manufacturing method thereof
JP5924110B2 (en) Semiconductor device, semiconductor device module, and semiconductor device manufacturing method
TWI455213B (en) Non-leaded package structure and manufacturing method thereof
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
JP3470111B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP4652281B2 (en) Resin-sealed semiconductor device
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
JP2006222471A5 (en)
JP2010166100A (en) Resin sealed semiconductor device
JP4767277B2 (en) Lead frame and resin-encapsulated semiconductor device
JP3913228B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2001024133A (en) Lead frame, resin sealed semiconductor device employing it and manufacture thereof
JPH10256460A (en) Terminal land frame, resin sealed type semiconductor device using it, and manufacture of the device
JP2005294871A (en) Semiconductor device
JPH11260989A (en) Resin-sealed semiconductor device and its manufacture
JP3965813B2 (en) Manufacturing method of terminal land frame
JP4066050B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2001135767A (en) Semiconductor device and method of manufacturing the same
JP2017038051A (en) Semiconductor package and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees