JP2004207753A - 半導体集積回路装置 - Google Patents

Abstract

【課題】昇圧電圧に応じて動作状態を自己調整する半導体集積回路装置を提供する。
【解決手段】昇圧電源回路と、前記昇圧電源回路で生成される昇圧電圧を動作電源電圧として動作する回路とが同一の半導体基板に形成された半導体集積回路装置であって、前記昇圧電源回路で生成される昇圧電圧を判定する判定手段と、前記判定手段の前記判定の結果に基づいて、前記昇圧電圧を動作電源電圧として動作する前記回路の動作状態を調整する調整手段と、を具備することを特徴とする半導体集積回路装置。
【選択図】図１

Description

本発明は、昇圧電源回路を備えた半導体集積回路装置に関するものである。

従来、出力電圧の比較的低い乾電池や車載用バッテリ等を電源として用いる電子機器にあっては、上記電源の出力電圧に基づいて昇圧電圧を生成する昇圧電源回路を備え、その昇圧電圧を動作電源電圧とするものが知られている。

図１１は、上記従来の昇圧電源回路１と、複数の増幅器ＡＭ0〜ＡＭ3を有する半導体集積回路装置２を備えて構成された電子機器を示している。同図において、昇圧電源回路１には、乾電池や車載用バッテリ等の電源３から出力される電源電圧Ｖccの下で動作する方形波発生回路４と昇圧回路５が備えられている。

方形波発生回路４は、所定周期で振幅が急激に反転する方形波Ｓcを出力する非安定マルチバイブレータ等により構成されている。昇圧回路５は、整流ダイオードとコンデンサを備えた倍電圧整流回路で構成され、方形波Ｓcに同期して整流ダイオードをオン・オフ
制御し、コンデンサを充電することにより、電源電圧Ｖccよりも高電圧の昇圧電圧ＨＶccを生成している。

この昇圧電圧ＨＶccが半導体集積回路装置２に供給され、増幅器ＡＭ0〜ＡＭ3は昇圧電圧ＨＶccを動作電源電圧として動作し、入力端子ＩＮ0〜ＩＮ3に入力される信号を増幅して各出力端子Ｑ0〜Ｑ3へ出力する。

特許番号第２７２３６９２号

ところで、スイッチングノイズの影響を防止するために、ノイズ吸収用のコンデンサや抵抗若しくはコイル等の外付け部品の部品点数が多くなるという問題があった。

また、半導体集積回路装置２への上記スイッチングノイズの影響を防止するために、昇圧電源回路１と半導体集積回路装置２が別々に配設されていたため、部品点数の増加を招くほか、限られた容積内で高密度且つ高機能の電子機器を実現することが困難になる場合等があった。また、従来の昇圧電源回路１とノイズの影響を受け易い増幅器ＡＭ0〜ＡＭ3等を内蔵した半導体集積回路装置を実現することが困難であった。

また、昇圧回路５で生成された昇圧電圧ＨＶccを動作電源電圧として増幅器ＡＭ0〜ＡＭ3を動作させると、ダイナミックレンジを向上させることができるという効果が得られることになるが、実際にその効果を得るためには、昇圧による動作電源電圧の上昇に応じて、増幅器ＡＭ0〜ＡＭ3の増幅率を高くする必要がある。

すなわち、増幅器ＡＭ0〜ＡＭ3に入力される入力信号の振幅と増幅器ＡＭ0〜ＡＭ3の増幅率が、増幅器ＡＭ0〜ＡＭ3の動作電源電圧の高低にかかわらず同じであった場合には、増幅器ＡＭ0〜ＡＭ3から出力される出力信号も動作電源電圧の高低にかかわらず同じになる。したがって、実際に広ダイナミックレンジの効果を得るためには、動作電源電圧を高くするのに応じて、増幅器ＡＭ0〜ＡＭ3の増幅率も高くするように調整する必要がある。

ところが、従来は、増幅器ＡＭ0〜ＡＭ3に設けられている増幅率調整用の端子に可変抵抗器等を接続し、この可変抵抗器の値を手作業で調整することにより増幅率を調整していた。このため、調整作業が煩雑となり、また、上記可変抵抗器等の外付け部品が必要になる等、部品点数の増加を招く問題があった。

本発明は、このような上記従来技術の課題に鑑みてなされたものであり、昇圧電源回路を内蔵すると共に、昇圧電圧に応じて最適な動作状態を自動的に自己調整する半導体集積回路装置を提供することを目的とする。

上記目的を達成するため本発明の半導体集積回路は、昇圧電源回路と、前記昇圧電源回路で生成される昇圧電圧を動作電源電圧として動作する回路とが同一の半導体基板に形成された半導体集積回路装置であって、前記昇圧電源回路で生成される昇圧電圧を判定する判定手段と、前記判定手段の前記判定の結果に基づいて、前記昇圧電圧を動作電源電圧として動作する前記回路の動作状態を調整する調整手段とを具備する構成とした。

以下、本発明の実施の形態を図面を参照して説明する。図１は、本実施形態に係る昇圧電源回路とその昇圧電源回路を備えたオーディオ信号等を増幅するための半導体集積回路装置の構成を示すブロック図である。

同図において、本半導体集積回路装置６は、半導体製造プロセスにより同一の半導体基板上にワンチップとして形成されて樹脂中にモールドされた、複数のリード端子を具備するシングルインライン型やデュアルインライン型のパッケージ構造を有している。

半導体集積回路装置６には、昇圧電源回路を構成する三角波発生回路７と増幅器８と駆動部９及び整流素子としての整流ダイオードＤ１，Ｄ２と、複数チャンネルのオーディオ信号等を増幅して出力するｎ個の増幅器ＡＭ0〜ＡＭnと、増幅器ＡＭ0〜ＡＭnの動作電源
電圧を判定して増幅器ＡＭ0〜ＡＭnの各増幅率Ｇvを自動調整する判定回路１７が備えられている。

また、駆動部９のグランドを設定するためのグランド端子ＰG1と、三角波発生回路７と増幅器８，ＡＭ0〜ＡＭnのグランドを設定するためのグランド端子ＰG2と、増幅器ＡＭ0〜ＡＭnの入力に接続された入力端子ＩＮ0〜ＩＮnと、増幅器ＡＭ0〜ＡＭnの出力に接続された出力端子Ｑ0〜Ｑnが設けられている。

更に、整流ダイオードＤ１のアノードに接続された第１の電源端子１０と、整流ダイオードＤ２のカソードに接続されたリード端子１１と、整流ダイオードＤ１のカソード及び整流ダイオードＤ２のアノードに接続されたリード端子１２と、駆動部９の出力に接続されたリード端子１３と、三角波発生回路７の動作を調整するための調整端子１４と、増幅器ＡＭ0〜ＡＭnに動作電源電圧を供給するための第２の電源端子１５が備えられている。

ここで、三角波発生回路７は、自走式の発振回路で構成されている。調整端子１４とグランド端子ＰG2の間に調整抵抗ｒ1を接続し、その抵抗値を外部調整すると、それに応じた発振周期の三角波信号（以下、単に三角波という）ＳTAが出力される。

増幅器８は、三角波ＳTAを増幅して信号ＳD’を出力する電圧増幅器、駆動部９は、信号ＳD’を電力増幅して出力する電力増幅器をそれぞれ備えている。増幅器８は、図２の最大出力条件に示すように、三角波ＳTAを飽和領域まで増幅することにより大振幅の信号Ｓ
TBを発生させ、信号ＳTBが飽和電圧（図２中のクリップ電圧）でクリップされることによって形成される台形波の信号ＳD’を出力する。そして、駆動部９が台形波の信号ＳD’を電力増幅することにより、電力増幅された台形波の信号（以下、単に台形波という）ＳDをリード端子１３へ出力する。

判定回路１７は、図３に示すように、所定のヒステリシスを有する比較器１８，１９と、ＮＡＮＤゲート２０とＡＮＤゲート２１を備えて構成されている。比較器１８，１９の非反転入力端子は、所定の抵抗比に設定された分圧抵抗ｒ1〜ｒ3を介して第２の電源端子１５に接続され、比較器１８，１９の反転入力端子には、定電流源Ｉcからの電流を受けて抵抗ｒ4，ｒ5に生じる参照電圧Ｖref1 ，Ｖref2が印加されている。ＮＡＮＤゲート２０とＡＮＤゲート２１には、比較器１８，１９の各出力Ｃ18，Ｃ19が供給されている。

そして、比較器１８，１９の非反転入力端子の電圧Ｖinが参照電圧Ｖref1とＶref2の間の電圧となる場合には、図８の真理値表に示すように、比較器１８の出力Ｃ18が論理“Ｌ”、比較器１９の出力Ｃ19が論理“Ｈ”となり、それに応じて、ＮＡＮＤゲート２０とＡ
ＮＤゲート２１からは、論理“Ｈ”の判定信号ＪＤ１と論理“Ｌ”の判定信号ＪＤ２がそれぞれ出力される。

一方、比較器１８，１９の非反転入力端子の電圧Ｖinが参照電圧Ｖref1 ，Ｖref2より高い場合には、比較器１８，１９の出力Ｃ18，Ｃ19が共に論理“Ｈ”となり、それに応じてＮＡＮＤゲート２０とＡＮＤゲート２１からは、論理“Ｌ”の判定信号ＪＤ１と論理“Ｈ”の判定信号ＪＤ２がそれぞれ出力される。

尚、参照電圧Ｖref1とＶref2は、既知の電圧Ｖccを発生する電源１６を対象として設定されており、参照電圧Ｖref1は、その電圧Ｖccの約２倍以上、３倍未満の昇圧電圧ＨＶccに比例した電圧に設定され、参照電圧Ｖref2は、その電圧Ｖccの約３倍以上の昇圧電圧ＨＶccに比例した電圧に設定されている。

次に、増幅器ＡＭ0〜ＡＭnの基本構成を図４に基づいて説明する。尚、増幅器ＡＭ0〜ＡＭnは、何れも同じ構成を有しているので、増幅器ＡＭ0の構成を代表して説明する。

図４において、トランジスタＴr1〜Ｔr6と定電流源２２，２３及び抵抗ｒ6，ｒ7によって、入力端子ＩＮ0の入力信号を電圧増幅するプリアンプが構成されている。定電流源２２とトランジスタＴr1，Ｔr2の間と、定電流源２３とトランジスタＴr5，Ｔr6の間には、判定回路１７からの判定信号ＪＤ１，ＪＤ２に基づいてオン・オフ動作する開閉回路ＳＷ１，ＳＷ２が接続され、定電流源２２，２３は共に第２の電源端子１５に接続されている。

トランジスタＴr1，Ｔr2は、共にエミッタが開閉回路ＳＷ１を介して定電流源２２に接続された差動対を構成し、トランジスタＴr5，Ｔr6は、共にエミッタが開閉回路ＳＷ２を介して定電流源２３に接続された差動対を構成している。トランジスタＴr3，Ｔr4及び抵
抗ｒ6,ｒ7は、トランジスタＴr1，Ｔr2で構成される差動対と、トランジスタＴr5，Ｔr6で構成される差動対に対する能動負荷となっている。トランジスタＴr3のコレクタＰには、電圧増幅及び電力増幅を行う増幅器２４が接続され、増幅器２４の出力が出力端子Ｑ0に接続されている。

更に、増幅器２４の出力とトランジスタＴr6のベースとの間に第１の帰還抵抗ｒ8が接続され、トランジスタＴr6のベースとトランジスタＴr2のベースとの間に第２の帰還抵抗ｒ9が接続され、トランジスタＴr2のベースとグランド端子ＰG2の間に抵抗ｒ10が接続されている。

かかる構成の増幅器ＡＭ0において、判定回路１７からの判定信号ＪＤ１，ＪＤ２が、ＪＤ１＝“Ｈ”且つＪＤ２＝“Ｌ”となる場合には、図８に示すように、開閉回路ＳＷ１がオフ（非導通）、開閉回路ＳＷ２がオン（導通）の状態となる。この結果、トランジスタＴr1，Ｔr2は実質的に動作しなくなり、トランジスタＴr5，Ｔr6とＴr3，Ｔr4及び抵抗ｒ6，ｒ7がプリアンプとして動作する第１の動作状態になる。この第１の動作状態になると、図５（ａ）に示すように、増幅器ＡＭ0の入力に対する出力の増幅率Ｇvが、抵抗ｒ8〜ｒ10の抵抗比によって決まる、Ｇv＝１＋ｒ8／（ｒ9＋ｒ10）となる。

これに対し、判定回路１７からの判定信号ＪＤ１，ＪＤ２が、ＪＤ１＝“Ｌ”且つＪＤ２＝“Ｈ”となる場合には、開閉回路ＳＷ１がオン（導通）、開閉回路ＳＷ２がオフ（非導通）の状態となる。この結果、トランジスタＴr5，Ｔr6は実質的に動作しなくなり、トランジスタＴr1，Ｔr2とＴr3，Ｔr4及び抵抗ｒ6，ｒ7がプリアンプとして動作する第２の動作状態になる。この第２の動作状態になると、図５（ｂ）に示すように、増幅器ＡＭ0の入力に対する出力の増幅率Ｇvが、抵抗ｒ8〜ｒ10の抵抗比によって決まる、Ｇv＝１＋（ｒ8＋ｒ9）／ｒ10となり、第２の動作状態における増幅率Ｇvの方が第１の動作状態における増幅率Ｇvよりも高くなる。

このように、第２の電源端子１５の電圧を判定回路１７が判定し、その判定結果である判定信号ＪＤ１，ＪＤ２に従って開閉回路ＳＷ１，ＳＷ２が排他的にオン・オフすることにより、増幅器ＡＭ0〜ＡＭnの増幅率Ｇvが切り換えられる。よって、増幅器ＡＭ0〜ＡＭ
nの増幅率Ｇvは、第２の電源端子１５の電圧に応じて自動的に調整されるようになっている。

次に、かかる構成を有する半導体集積回路装置６の使用例とその使用例における動作を、図１〜図７を参照して説明する。

図１において、第１の電源端子１０とグランド端子ＰG1間に、乾電池や車載用バッテリ等の比較的低い電圧Ｖccを出力する電源１６が接続され、リード端子１２，１３の間にはコンデンサＣD1、リード端子１１とグランド端子ＰG1との間にはコンデンサＣD2が接続される。更に、リード端子１１と第２の電源端子１５が接続され、調整端子１４とグランド端子ＰG2の間に調整抵抗ｒ1が接続される。入力端子ＩＮ0〜ＩＮnには外部のオーディオ信号源ＳＧ0〜ＳＧn、出力端子Ｑ0〜Ｑnには、外部スピーカを駆動するための電力増幅器等の負荷Ｒ0〜Ｒnが接続される。

また、本半導体集積回路装置６と上記コンデンサＣD1，ＣD2等の外部素子を電気回路基板上に搭載して配線する場合には、互いに電気的な影響を及ぼさないグランド配線パターンＧＮＤ１，ＧＮＤ２を電気回路基板に形成しておく。そして、一方のグランド配線パターンＧＮＤ１に、駆動部９とコンデンサＣD2及び電源１６のグランド端子ＰG1を接続し、他方のグランド配線パターンＧＮＤ２に、三角波発生回路７と増幅器８，ＡＭ0〜ＡＭnのグランド端子ＰG2を接続する。

このように配線が行われると、図６に示すように、三角波発生回路７と増幅器８及び駆動部９によって生成される所定周期Ｔの台形波ＳDがコンデンサＣD1に供給される。台形波ＳDが低レベルのクランプ電圧となる期間Ｔ１では、整流ダイオードＤ１が順バイアスとなってオン状態、整流ダイオードＤ２は逆バイアスとなってオフ状態になる。この結果、電源１６から整流ダイオードＤ１を介して流入する電流がコンデンサＣD1に充電され、コンデンサＣD1には、電源１６の電圧Ｖccとほぼ等しい充電電圧が発生する。

一方、台形波ＳDが高レベルのクランプ電圧になる期間Ｔ２では、整流ダイオードＤ１がオフ状態、整流ダイオードＤ２はオン状態となる。この結果、期間Ｔ１のときにコンデンサＣD1に充電された上記充電電圧と高レベルのクランプ電圧との加算電圧が、整流ダ
イオードＤ２を通じてコンデンサＣD2に供給され、コンデンサＣD2には、電圧Ｖccの約２倍の昇圧電圧ＨＶcc（≒２×Ｖcc）が発生する。

そして、台形波ＳDの電圧が所定周期Ｔで連続して変化すると、コンデンサＣD1の充電電圧は、電圧Ｖccとほぼ等しい電圧に維持され、コンデンサＣD2の充電電圧は、昇圧電圧ＨＶccに維持される。また、方形波と比べて高周波成分の少ない台形波ＳDに基づいて整
流ダイオードＤ１，Ｄ２をオン・オフ動作させるので、整流ダイオードＤ１，Ｄ２からは高周波のスイッチングノイズが発生しない。このため、ノイズが抑えられた昇圧電圧ＨＶccが得られる。

この昇圧電圧ＨＶccが第２の電源端子１５に供給され、この昇圧電圧ＨＶccを動作電源電圧として増幅器ＡＭ0〜ＡＭnが動作する。

更に、判定回路１７が第２の電源端子１５に供給される昇圧電圧ＨＶccを検出すると共に、昇圧電圧ＨＶccに応じた判定信号ＪＤ１，ＪＤ２を出力する。この場合には、比較器１８，１９の非反転入力端子に印加される電圧Ｖinが参照電圧Ｖref1とＶref2の間の電圧
となり、判定信号ＪＤ１，ＪＤ２がＪＤ１＝“Ｈ”且つＪＤ２＝“Ｌ”となるため上記第１の動作状態が設定され、図５（ａ）に示したように、増幅器ＡＭ0〜ＡＭnの増幅率Ｇvは、Ｇv＝１＋ｒ8／（ｒ9＋ｒ10）に設定される。

したがって、電源１６の出力電圧Ｖccより高い昇圧電圧ＨＶcc（≒２×Ｖcc）が第２の電源端子１５に供給されると、増幅器ＡＭ0〜ＡＭnは自動的にその昇圧電圧ＨＶccに適した増幅率Ｇvに設定される。

また、図７に示すように、上述したコンデンサＣD1，ＣD2に加えて、ダイオードＤ12，Ｄ22及びコンデンサＣD12，ＣD22を更に接続し、コンデンサＣD22に生じる昇圧電圧ＨＶcc2を第２の電源端子１５に供給するように配線をすると、上記第２の動作状態が設定さ
れる。

すなわち、リード端子１１，１３の間に、整流ダイオードＤ１に相当するダイオードＤ12とコンデンサＣD1に相当するコンデンサＣD12を直列接続し、ダイオードＤ12のカソードとグランド端子ＰG1の間に、整流ダイオードＤ２に相当するダイオードＤ22とコンデンサＣD2に相当するコンデンサＣD22を直列接続し、整流ダイオードＤ22のカソードとコンデンサＣD22との接続点を第２の電源端子１５に接続する。

かかる配線を行うと、駆動部９から出力される台形波ＳDの電圧変化にしたがって、整流ダイオードＤ１，Ｄ２及びダイオードＤ12，Ｄ22がオン・オフ動作を繰り返すことにより、図６に示したのと同様にコンデンサＣD2に昇圧電圧ＨＶcc1（≒２×Ｖcc）が発生すると共に、コンデンサＣD22には昇圧電圧ＨＶcc1と電圧Ｖccとの加算電圧、すなわち電圧Ｖccの約３倍の昇圧電圧ＨＶcc2（≒３×Ｖcc）が発生し、この昇圧電圧ＨＶcc2が第２の電源端子１５に供給される。

したがって、増幅器ＡＭ0〜ＡＭnは昇圧電圧ＨＶcc2を動作電源電圧として動作すると共に、判定回路１７の判定信号ＪＤ１，ＪＤ２がそれぞれ、ＪＤ１＝“Ｌ”、ＪＤ２＝“Ｈ”となることにより、図５（ｂ）に示したように、増幅器ＡＭ0〜ＡＭnの増幅率Ｇvが、昇圧電圧ＨＶcc2に応じた最適な増幅率Ｇv＝１＋（ｒ8＋ｒ9）／ｒ10に設定される。

このように、本実施形態の半導体集積回路装置６によれば、増幅器ＡＭ0〜ＡＭnは上記昇圧電圧に応じて自動的に最適な増幅率が設定されるため、その昇圧電圧によって設定される広ダイナミックレンジの効果を、従来技術のような手動調整を行うことなく得ることができる。また、方形波と比べて高周波成分の少ない台形波ＳDに基づいて整流ダイオードＤ１，Ｄ２をオン・オフ動作させるので、整流ダイオードＤ１，Ｄ２からは高周波のスイッチングノイズが発生しない。このため、従来問題となっていた増幅器ＡＭ0〜ＡＭnへのスイッチングノイズの混入を抑制することができ、高品位のオーディオ機器等を実現することができる。

また、上述したように、整流ダイオードＤ１，Ｄ２からの高周波のスイッチングノイズを抑えることができるため、ノイズの影響を受けや易い増幅器ＡＭ0〜ＡＭnと、昇圧回路を構成する整流ダイオードＤ１，Ｄ２とを同一の半導体基板に形成した半導体集積回路装置６を実現することが可能となっている。

また、半導体集積回路装置１内にノイズの発生を抑制した昇圧電源回路を内蔵したので、本半導体集積回路装置１を使用すると、部品点数の低減が可能である。特に、ノイズを吸収するためのコンデンサや抵抗若しくはコイル等の外付け部品を大幅に低減することが
できる。

尚、本実施形態では、図６に示したように、振幅の立ち上りと立ち下りの傾斜がほぼ等しい台形波ＳDによって整流ダイオードＤ１，Ｄ２をオン・オフ制御する場合を説明したが、上記立ち上りと立ち下りの傾斜が異なった台形波を用いてもよい。

また、三角波ＳTAをクリップさせることで台形波ＳDを生成する場合を説明したが、のこぎり波をクリップさせることで台形波ＳDを生成してもよい。この場合は、図１中の三角波発生回路７をのこぎり波発生回路に置き換えることで実現できる。また、図１中の三
角波発生回路７を正弦波発生回路に置き換え、この正弦波発生回路で生成される正弦波をクリップすることで得られる信号に基づいて、整流ダイオードＤ１，Ｄ２をオン・オフさせてもよい。

また、本実施形態では、電源１６の電圧Ｖccの約２倍の昇圧電圧と、電圧Ｖccの約３倍の昇圧電圧とを判定する判定回路１７を備え、その判定結果に基づいて増幅器ＡＭ0〜ＡＭnの各増幅率Ｇvを約２倍と約３倍の昇圧電圧に対応させて自動調整させる半導体集積回
路装置６について説明したが、本発明はこれに限定されるものではない。

すなわち、本発明の昇圧電源回路は、図９に示すように、整流ダイオードＤ１，Ｄ２とコンデンサＣD1，ＣD2に相当する、複数組の整流ダイオードＤ12〜Ｄ1mとＤ22〜Ｄ2m、及びコンデンサＣD12〜ＣD1mとＣD22〜ＣD2mを複数段従属接続させ、コンデンサＣD12〜ＣD1mを駆動部９から出力される台形波ＳD等によって駆動することにより、各組のコンデンサＣD2，ＣD22〜ＣD2mに、電圧Ｖccの整数倍とほぼ等しい昇圧電圧２Ｖcc〜ｍＶccを生成することができる。

このため、判定回路１７の参照電圧Ｖref1，Ｖref2と、増幅器ＡＭ0〜ＡＭnの増幅率Ｇvを設定する抵抗ｒ8〜ｒ10を所定の昇圧電圧に対応させて予め設定しておくことで、様々なバリエーションを有する半導体集積回路装置を実現することができる。

例えば、図３に示した参照電圧Ｖref1を電源電圧Ｖccに対して任意の整数倍ｍ1の昇圧電圧ＨＶccm1に比例した電圧に設定すると共に、参照電圧Ｖref2を電源電圧Ｖccに対して任意の整数倍ｍ2（但し、ｍ2≠ｍ1）の昇圧電圧ＨＶccm2に比例した電圧に設定し、更に、図４及び図５に示した増幅率設定用の抵抗ｒ8〜ｒ10の各抵抗値を昇圧電圧ＨＶccm1とＨＶccm2に対応した増幅率Ｇvが得られるように予め設定してもよい。

かかる構成によると、図９に示した昇圧電源回路の内の第ｍ1段目の昇圧回路で生成される昇圧電圧ＨＶccm1を供給した場合と、第ｍ2段目の昇圧回路で生成される昇圧電圧ＨＶccm2を供給した場合とで、増幅器ＡＭ0〜ＡＭnの各増幅率Ｇvが各昇圧電圧ＨＶccm1，ＨＶccm2に対応した最適な増幅率に設定される。また、ダイオードＤ１，Ｄ２，Ｄ12〜Ｄ1m，Ｄ22〜Ｄ2mがオン・オフ動作する際に、高周波のスイッチングノイズが発生しないため、低ノイズの昇圧電源回路を提供することができる。

また、以上の説明では、昇圧回路を構成するための整流ダイオードＤ１，Ｄ２を半導体集積回路６内に内蔵させた構成を説明したが、図９に示した残余のダイオードＤ12〜Ｄ1mとＤ22〜Ｄ2mを半導体集積回路６内に予め内蔵してもよい。

また、２種類の昇圧電圧に応じて増幅器ＡＭ0〜ＡＭnの増幅率Ｇvを自動的に２段階に変化させる半導体集積回路装置６について説明したが、本発明は、増幅率Ｇvを２段階に変化させるものに限定されるものではない。

例えば、判定回路１７には、３以上の参照電圧Ｖref１〜Ｖrefiを設定しておき、これらの参照電圧Ｖref１〜Ｖrefiに基づいて第２の電源端子１５に供給される昇圧電圧を比較するように構成し、更に、図４に示したトランジスタＴr1，Ｔr2，Ｔr5，Ｔr6で構成される差動対と定電流源２２，２３及び開閉回路ＳＷ１，ＳＷ２に相当する回路を昇圧電圧の数ｉ（３≦ｉ）に対応させて設けておくと共に、上記各回路に抵抗ｒ8〜ｒ10に相当する帰還抵抗を設けておくことにより、３以上の昇圧電圧に対応した半導体集積回路装置を実現することができる。

また、図４に示したように、第２の電源端子１５に供給される昇圧電圧に応じて、トランジスタＴr1，Ｔr2の差動対とトランジスタＴr5，Ｔr6の差動対とを切り換えることで、増幅器ＡＭ0〜ＡＭnの増幅率Ｇvを可変設定する場合を説明したが、本発明はこれに限る
ものではなく、他の構成によってこれらの増幅率Ｇvを変化させてもよい。

例えば、図１０に示すように、差動対を構成するトランジスタＴr1，Ｔr2に定電流源２２を定常的に接続し、増幅器２４の出力を抵抗ｒf，ｒgによって、トランジスタＴr2のベースに負帰還を掛ける。更に、抵抗ｒfをトランジスタ等の能動素子で構成し、判定回路
１７から供給される判定信号に基づいて能動素子のオン抵抗を可変制御することにより、抵抗ｒf，ｒgの抵抗比で設定される増幅率Ｇvを変化させてもよい。

かかる構成によると、図１０中のトランジスタＴr5，Ｔr6を省略することができる。また、昇圧電圧に比例して変化する判定信号を発生させる判定回路１７を備え、この判定信号に基づいて上記能動素子で構成される抵抗ｒfを制御すると、昇圧電圧に応じて、増幅
器ＡＭ0〜ＡＭnの増幅率Ｇvをアナログ的に変化させることができる。

以上説明したように実施例では、昇圧電源回路とその昇圧電源回路で生成される昇圧電圧を動作電源電圧として動作する回路とが同一の半導体基板に形成された半導体集積回路装置において、昇圧電源回路で生成される昇圧電圧を判定する判定手段と、判定手段の判定の結果に基づいて、昇圧電圧を動作電源電圧として動作する回路の動作状態を調整する調整手段とを備えたので、上記回路の動作状態を、昇圧電源回路で生成される昇圧電圧に応じて自動的に調整することができる。この結果、外付け部品の部品点数の低減や、煩雑な調整が不要な半導体集積回路装置を提供することができる。

特に、昇圧電圧を動作電源電圧として動作する回路を増幅器とし、調整手段により増幅器の増幅率を調整することにより、増幅器の増幅率を、昇圧電圧によって得られる広ダイナミックレンジを有効に利用することが可能な増幅率に自動調整することが可能となる。

本実施形態の半導体集積回路装置の構成を示すブロック図である。 台形波を生成するための原理を説明するための最大出力条件を示す説明図である。 判定回路の構成例を示す回路図である。 増幅器の構成例を示す回路図である。 増幅器の増幅率が自動調整される原理を説明するための回路図である。 昇圧電源回路の基本動作を説明するための波形図である。 昇圧回路の構成を示す回路図である。 昇圧電圧に対する判定回路と開閉回路の動作を説明する為の真理値表である。 昇圧回路の構成をより一般的に示した回路図である。 増幅器の変形例の構成を示す回路図である。 従来の昇圧電源回路を備えた電子機器の構成を示すブロック図である。

符号の説明

６…半導体集積回路装置
７…三角波発生回路
８…増幅器
９…駆動部
１６…電源
１７…判定回路
１８，１９…比較器
２０…ＮＡＮＤゲート
２１…ＡＮＤゲート
２２，２３…定電流源
ｒ1〜ｒ10…抵抗
Ｔr1〜Ｔr6…トランジスタ
ＳＷ１，ＳＷ２…開閉回路
ＡＭ0〜ＡＭn…増幅器
Ｄ１，Ｄ２，Ｄ12〜Ｄ1m，Ｄ22〜Ｄ2m…整流ダイオード
ＣD1，ＣD2，ＣD12〜ＣD1m，ＣD22〜ＣD2m…コンデンサ

Claims (3)

1. 昇圧電源回路と、前記昇圧電源回路で生成される昇圧電圧を動作電源電圧として動作する回路とが同一の半導体基板に形成された半導体集積回路装置であって、
   前記昇圧電源回路で生成される昇圧電圧を判定する判定手段と、
   前記判定手段の前記判定の結果に基づいて、前記昇圧電圧を動作電源電圧として動作する前記回路の動作状態を調整する調整手段と、
   を具備することを特徴とする半導体集積回路装置。
2. 前記昇圧電圧を動作電源電圧として動作する前記回路は、増幅器であり、前記調整手段は、前記回路の増幅率を調整することを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記昇圧電源回路は波形のピーク値から所定値離れた所でクリッピングされた信号が入力されることを特徴とする請求項１又は請求項２に記載の半導体集積回路装置
   

Images