JP2004207647A - Method for manufacturing multilayer printed circuit board - Google Patents

Method for manufacturing multilayer printed circuit board Download PDF

Info

Publication number
JP2004207647A
JP2004207647A JP2002377726A JP2002377726A JP2004207647A JP 2004207647 A JP2004207647 A JP 2004207647A JP 2002377726 A JP2002377726 A JP 2002377726A JP 2002377726 A JP2002377726 A JP 2002377726A JP 2004207647 A JP2004207647 A JP 2004207647A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
multilayer printed
manufacturing
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002377726A
Other languages
Japanese (ja)
Inventor
Hitoshi Uchida
田 仁 内
Ryoichi Yoshimura
村 良 一 吉
Takaharu Okano
野 高 治 岡
Shiro Akama
間 史 郎 赤
Hideaki Tanaka
中 秀 明 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2002377726A priority Critical patent/JP2004207647A/en
Publication of JP2004207647A publication Critical patent/JP2004207647A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a multilayer printed circuit board for interlayer connecting by use of bumps. <P>SOLUTION: The method for manufacturing the multilayer printed circuit board comprises steps of: laminating a metal layer on which surface conductive bumps are formed on the other metal layer on which a circuit pattern is formed through an insulating resin layer; connecting the metal layers by the conductive bumps; positioning both the metal layers 10 and 20; temporarily installing a bump 14 selected out of the conductive bumps; and bonding the other bumps 13 out of the conductive bumps. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【産業上の利用分野】
本発明は、多層プリント基板の製造方法に係り、とくに多層プリント基板における金属層間に介挿される絶縁性樹脂層をバンプが貫通して各金属層を相互接続する多層プリント基板の製造方法に関する。
【0002】
【従来の技術】
電子機器の小型化、高性能化が進むに連れて回路基板が高密度化され、高密度多層回路基板が汎用されるようになっている。高密度回路基板を製造するための一般的な方法としては、スルーホール、ビアホールと呼ばれる層間接続用穴によっている。
【0003】
これは、金属層に回路パターンが形成された下部基板上に、絶縁樹脂層が設けられた他の金像層を接着して上部基板とするとともに、下部基板の回路パターンに対応したマスクを用意し、このマスクを用いてレーザービームを作用させるとか、NCマシン等によるドリル加工による穴明け等により上部基板に開口部を形成し、この開口部を金属メッキにより導通穴として、金属層同士を導通させるようにしている。この後、上部基板の導電層には、回路パターンを形成して多層回路基板とする。
【0004】
このスルーホール、ビアホール法に替わるものとして、近年、例えば特許文献1に示されるB2it(登録商標)技術と称する、積層しようとする一方の金属層にバンプを形成し、このバンプに絶縁性樹脂層を貫通させて他の金属層との接続を行う方法が提供された。
【0005】
【特許文献1】
特開平06-342977号公報
【特許文献2】
特開2001-111189号公報
【特許文献3】
特許第2941182号公報
【特許文献4】
特許第3055496号公報
【0006】
【発明が解決しようとする課題】
上記B2it技術では、回路パターンが形成された例えば下部基板に、対向配置される上部基板のバンプを位置精度よく固定することが必要である。そして、通常、基板同士の固定は、基板間に介挿される絶縁樹脂層を加熱して軟化したときの粘着力発現を利用して仮付けする。あるいは、基板の一部に半田ペーストを予め塗布しておき、それをスポット加熱により半田接合させることで仮付けを行ったりする。
しかしながら、その種の材料としてよく知られる熱可塑性ポリイミドでは、基板の仮付けは困難である。しかも、その後のプレス接着工程でも絶縁性樹脂が流動して位置ずれを起こすという問題がある。また、半田を用いる方法では、本来不要な半田ペーストを使用する。
【0007】
また、半導体装置を回路基板に実装する技術では、特許文献4などに位置精度よく実装する技術が示されているが、回路基板同士に適用できる技術は提供されていない。
【0008】
本発明は、上述の点を考慮してなされたもので、バンプを利用して層間接続を行う多層プリント基板の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的達成のため、本発明では、
表面に導電性バンプが形成された金属層を、絶縁性樹脂層を介して回路パターンが形成された他の金属層に積層し、前記導電性バンプにより前記金属層同士を接続してなる多層プリント基板の製造方法において、前記金属層を位置合わせし、
前記導電性バンプ中の選択されたバンプを仮付けし、前記導電性バンプ中の他のバンプを接合するようにしたことを特徴とする多層プリント基板の製造方法、
を提供するものである。
【0010】
【発明の実施の形態】
図1(a),(b)は、本発明における方法の前半工程を示したものである。そして、図1(a)では、バンプが形成された回路基板10に、回路パターンが形成された回路基板20を重ね合わせるようとする状態を示している。
【0011】
図1(a)の、下方にある回路基板10には、絶縁樹脂製の基板11上に回路パターン12が形成され、この回路パターン12の上にバンプ13が設けられ、また基板11の端部寄りにはもう一つの回路パターン16が形成され、この回路パターン16の上にバンプ14が設けられている。そして、回路パターン12,16全体およびバンプ13,14の頂部を除いた部分は,絶縁性樹脂層15中に埋設されている。
【0012】
一方、図1(a)の上方にある回路基板20には、絶縁樹脂製の基板21上に回路パターン22が形成されており、基板21の端部寄りにはもう一つの回路パターン23が形成されている。
【0013】
そして、図1(b)は、回路基板10と回路基板20とを位置合わせしながら僅かな隙間を挟んで対向しており、まさに重ね合わせようとしている状態を示している。
【0014】
図2(a),(b)は、本発明における方法の、図1(a),(b)に示した前半工程に続く後半工程を示したものである。そして、図2(a)は、回路基板10上に回路基板20を載置し、次いで下向き矢印部に集中荷重を加えることにより、バンプ14と回路パターン23とを接合させ仮付けとする状態を示している。
【0015】
続いてプレスにより、図2(b)に示すように回路基板10と回路基板20とは一体的となり、回路パターン12と回路パターン22とがバンプ13により、また回路パターン16と回路パターン23とがバンプ14により接続されて、2層化された回路基板ができ上がる。このプレス工程の際に、予め仮付けされたバンプと、回路パターン23との接合により,上下基板の位置ずれが防止される。
図3(a),(b)は、上記実施例における回路基板10のバンプ14と、このバンプ14に組み合わされる回路基板20の嵌合構造例とを示したもので、図3(a)は縦断面図を、また図3(b)は回路基板20側の嵌合構造の底面図を示している。この嵌合構造は、バンプと回路基板との一結合構造例として示したものである。
この図3(a),(b)に示すように、回路基板10側のバンプ14は円柱状構造であってその頂部が円形平面であり、回路基板20側の回路パターン23に設けられた嵌合構造はバンプ14の頂部が嵌まり込むような平皿状の凹部として構成されている。回路パターン23は、内周、外周ともに円形で、内周の内側にも1段窪んだ金属層が設けられている。
【0016】
これにより、バンプ14の頂部を回路パターン23の凹部に挿入すると、回路基板10に対して回路基板20を嵌合部の精度に応じて正確に位置決めすることができる。そして、バンプ14の頂部上面および一部の周面を用いて、回路パターン16と回路パターン23との電気的接続がなされる。
【0017】
図4(a),(b)は、上記実施例における回路基板10側のバンプ14と、このバンプ14に組み合わされる回路基板20に設けられる嵌合構造の他の例を示したもので、図4(a)は縦断面図を、また図4(b)は回路基板20側の嵌合構造の底面図である。
【0018】
この図4(a),(b)に示すように、回路基板10側のバンプ14は、平面状頂部14aに連なってテーパ面14bを有する山形をなし、回路基板20側の回路パターン23に設けられた嵌合構造は、バンプ14のテーパ面14bが嵌合するリング状をなしている。回路パターン23は、内周、外周ともに円形で内周の内側には金属層が設けられていない。
【0019】
これにより、バンプ14のテーパ面14bが回路パターン23の内周23aにリング状に当接して、バンプ14の中心と回路パターン23の中心とが重なることとなり、回路基板10と回路基板20とが正確に位置決めされる。また、バンプ14のテーパ面14bと回路基板20の回路パターン23とのリング状当接部によって、両回路パターン同士の接合が、基板同士の仮付けが達成と共に電気的接続がなされる。
【0020】
テーパ面14は、回路パターン23と絶縁樹脂層15とが接する前に回路パターン23の内周部と接触するように形成すると、樹脂のタック性などの影響による平面方向の摩擦による位置合わせのし難さや上下基板の摩擦による位置ずれを受けることなく更に精度良く位置決めを行える。
【0021】
(変形例)
上記実施例における図3、図4に示した回路基板20側の嵌合構造は、何れもリング形状であるが、これをその他の形状も交えて複数種類とすることにより、回路基板同士の位置合わせをより作業性のよいものとすることができる。
【0022】
【発明の効果】
本発明は上述のように、表面に導電性バンプが形成された金属層を、絶縁性樹脂層を介して回路パターンが形成された他の金属層に積層し、前記導電性バンプにより前記金属層同士を接続して多層プリント基板を製造するにつき、前記両金属層を位置合わせし、前記導電性バンプ中の選択されたバンプを仮付けし,前記導電性バンプ中の他のバンプを接合するようにしたため、2つの回路基板同士を正確にかつ容易に位置合わせして積層することができる。
【図面の簡単な説明】
【図1】本発明の一実施例における前半工程の説明図であり、図1(a)は積層される2つの回路基板の縦断面図で、図1(b)は両回路基板を位置合わせした状態の縦断面図。
【図2】本発明の一実施例における後半工程の説明図であり、図2(a)は積層される2つの回路基板の縦断面図で、図2(b)は両回路基板を位置合わせした状態の縦断面図。
【図3】図1および図2に示した方法で用いる回路基板同士の嵌合構造の一例を示した説明図であり、図3(a)は縦断面図、図3(b)は回路基板20側の底面図。
【図4】図1および図2に示した方法で用いる回路基板同士の嵌合構造のもう一つの例を示した説明図であり、図3(a)は縦断面図、図3(b)は回路基板20側の底面図。
【符号の説明】
10 回路基板
11 基板
12 回路パターン
13,14 バンプ
15 絶縁樹脂層
16 回路パターン
20 回路基板
21 基板
22,23 回路パターン
[0001]
[Industrial applications]
The present invention relates to a method for manufacturing a multilayer printed circuit board, and more particularly to a method for manufacturing a multilayer printed circuit board in which bumps penetrate an insulating resin layer interposed between metal layers in a multilayer printed circuit board and interconnect each metal layer.
[0002]
[Prior art]
As electronic devices have become smaller and more sophisticated, the density of circuit boards has increased, and high-density multilayer circuit boards have become widely used. As a general method for manufacturing a high-density circuit board, holes for interlayer connection called through holes and via holes are used.
[0003]
In this method, another gold image layer provided with an insulating resin layer is bonded to the lower substrate on which the circuit pattern is formed on the metal layer to form the upper substrate, and a mask corresponding to the circuit pattern of the lower substrate is prepared. An opening is formed in the upper substrate by applying a laser beam using this mask or by drilling with an NC machine or the like, and the opening is used as a conductive hole by metal plating to connect the metal layers. I try to make it. Thereafter, a circuit pattern is formed on the conductive layer of the upper substrate to form a multilayer circuit substrate.
[0004]
As an alternative to the through hole and via hole method, in recent years, for example, a bump is formed on one metal layer to be laminated, which is referred to as a B2it (registered trademark) technology disclosed in Patent Document 1, and an insulating resin layer is formed on the bump. To provide a connection with another metal layer by penetrating through.
[0005]
[Patent Document 1]
JP 06-342977 A [Patent Document 2]
JP 2001-111189 A [Patent Document 3]
Japanese Patent No. 2941182 [Patent Document 4]
Japanese Patent No. 3055496
[Problems to be solved by the invention]
In the above-mentioned B2it technology, it is necessary to fix the bumps of the upper substrate, which is opposed to the upper substrate, on the circuit substrate on which the circuit pattern is formed, with high positional accuracy. Usually, the substrates are fixed to each other temporarily by utilizing the adhesive force developed when the insulating resin layer interposed between the substrates is heated and softened. Alternatively, a solder paste is applied in advance to a part of the substrate, and the solder paste is soldered by spot heating to perform temporary attachment.
However, it is difficult to temporarily attach a substrate with a thermoplastic polyimide which is well known as such a material. In addition, there is a problem that the insulating resin flows even in the subsequent press bonding step to cause displacement. In the method using solder, an unnecessary solder paste is used.
[0007]
As for a technique for mounting a semiconductor device on a circuit board, Patent Literature 4 discloses a technique for mounting with high positional accuracy, but does not provide a technique applicable to circuit boards.
[0008]
The present invention has been made in consideration of the above points, and has as its object to provide a method of manufacturing a multilayer printed circuit board that performs interlayer connection using bumps.
[0009]
[Means for Solving the Problems]
To achieve the above object, the present invention provides:
A multilayer print in which a metal layer having a conductive bump formed on its surface is laminated on another metal layer on which a circuit pattern is formed via an insulating resin layer, and the metal layers are connected to each other by the conductive bump. In the method for manufacturing a substrate, the metal layer is aligned,
A method of manufacturing a multilayer printed circuit board, comprising temporarily attaching selected bumps in the conductive bumps and joining other bumps in the conductive bumps.
Is provided.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
1 (a) and 1 (b) show the first half steps of the method of the present invention. FIG. 1A shows a state in which a circuit board 20 on which a circuit pattern is formed is superimposed on a circuit board 10 on which bumps are formed.
[0011]
1A, a circuit pattern 12 is formed on a substrate 11 made of an insulating resin, a bump 13 is provided on the circuit pattern 12, and an end portion of the substrate 11 is formed. Another circuit pattern 16 is formed on the side, and a bump 14 is provided on this circuit pattern 16. The entire circuit patterns 12 and 16 and portions other than the tops of the bumps 13 and 14 are buried in the insulating resin layer 15.
[0012]
On the other hand, a circuit pattern 22 is formed on a substrate 21 made of an insulating resin on the circuit board 20 above FIG. 1A, and another circuit pattern 23 is formed near an end of the substrate 21. Have been.
[0013]
FIG. 1B shows a state in which the circuit board 10 and the circuit board 20 face each other with a slight gap therebetween while being positioned, and are about to be overlapped.
[0014]
FIGS. 2 (a) and 2 (b) show the latter half of the method of the present invention following the former half shown in FIGS. 1 (a) and 1 (b). FIG. 2A shows a state in which the circuit board 20 is placed on the circuit board 10 and then a concentrated load is applied to the downward arrow portion to join the bump 14 and the circuit pattern 23 to form a temporary attachment. Is shown.
[0015]
Subsequently, by pressing, the circuit board 10 and the circuit board 20 are integrated as shown in FIG. 2B, the circuit pattern 12 and the circuit pattern 22 are formed by the bumps 13, and the circuit pattern 16 and the circuit pattern 23 are formed by the bumps. The two-layered circuit board connected by the bumps 14 is completed. At the time of this pressing step, displacement between the upper and lower substrates is prevented by joining the previously provisionally attached bump and the circuit pattern 23.
FIGS. 3A and 3B show a bump 14 of the circuit board 10 and an example of a fitting structure of the circuit board 20 combined with the bump 14 in the above embodiment, and FIG. FIG. 3B is a vertical sectional view, and FIG. 3B is a bottom view of the fitting structure on the circuit board 20 side. This fitting structure is shown as an example of one bonding structure between the bump and the circuit board.
As shown in FIGS. 3A and 3B, the bumps 14 on the circuit board 10 have a columnar structure, the tops of which are circular planes, and the bumps 14 provided on the circuit pattern 23 on the circuit board 20 side. The combined structure is configured as a flat dish-shaped recess into which the top of the bump 14 fits. The circuit pattern 23 is circular in both the inner circumference and the outer circumference, and is provided with a metal layer depressed one step inside the inner circumference.
[0016]
Thus, when the top of the bump 14 is inserted into the recess of the circuit pattern 23, the circuit board 20 can be accurately positioned with respect to the circuit board 10 in accordance with the accuracy of the fitting portion. Then, the circuit pattern 16 and the circuit pattern 23 are electrically connected using the top surface of the bump 14 and a part of the peripheral surface.
[0017]
FIGS. 4A and 4B show another example of the fitting structure provided on the circuit board 20 combined with the bump 14 on the circuit board 10 side in the above embodiment, and FIG. 4A is a longitudinal sectional view, and FIG. 4B is a bottom view of the fitting structure on the circuit board 20 side.
[0018]
As shown in FIGS. 4A and 4B, the bumps 14 on the circuit board 10 form a mountain shape having a tapered surface 14b connected to the planar top 14a, and are provided on the circuit pattern 23 on the circuit board 20 side. The fitted structure thus formed has a ring shape in which the tapered surface 14b of the bump 14 is fitted. The circuit pattern 23 has a circular inner and outer circumference, and no metal layer is provided inside the inner circumference.
[0019]
As a result, the tapered surface 14b of the bump 14 abuts on the inner periphery 23a of the circuit pattern 23 in a ring shape, so that the center of the bump 14 and the center of the circuit pattern 23 overlap, and the circuit board 10 and the circuit board 20 are separated. Accurate positioning. In addition, by the ring-shaped abutting portion between the tapered surface 14b of the bump 14 and the circuit pattern 23 of the circuit board 20, the connection between the two circuit patterns is achieved and the temporary connection between the boards is achieved and the electrical connection is made.
[0020]
If the tapered surface 14 is formed so as to be in contact with the inner peripheral portion of the circuit pattern 23 before the circuit pattern 23 and the insulating resin layer 15 are in contact with each other, alignment by planar friction due to the tackiness of the resin or the like is performed. Positioning can be performed with higher accuracy without receiving difficulty or positional displacement due to friction between the upper and lower substrates.
[0021]
(Modification)
The fitting structure on the circuit board 20 side shown in FIG. 3 and FIG. 4 in the above embodiment has a ring shape. The alignment can be made more workable.
[0022]
【The invention's effect】
According to the present invention, as described above, a metal layer having a conductive bump formed on its surface is laminated on another metal layer on which a circuit pattern is formed via an insulating resin layer, and the metal layer is formed by the conductive bump. In manufacturing a multilayer printed circuit board by connecting them together, the two metal layers are aligned, a selected one of the conductive bumps is temporarily attached, and another one of the conductive bumps is joined. Therefore, the two circuit boards can be accurately and easily aligned and laminated.
[Brief description of the drawings]
FIGS. 1A and 1B are explanatory views of a first half of a process according to an embodiment of the present invention. FIG. 1A is a longitudinal sectional view of two circuit boards to be stacked, and FIG. FIG.
FIGS. 2A and 2B are explanatory diagrams of a latter half step in one embodiment of the present invention. FIG. 2A is a longitudinal sectional view of two circuit boards to be stacked, and FIG. FIG.
3 is an explanatory view showing an example of a fitting structure between circuit boards used in the method shown in FIGS. 1 and 2, FIG. 3 (a) is a longitudinal sectional view, and FIG. 3 (b) is a circuit board; The bottom view on the 20 side.
4 is an explanatory view showing another example of a fitting structure between circuit boards used in the method shown in FIGS. 1 and 2, FIG. 3 (a) is a longitudinal sectional view, and FIG. 3 (b). 2 is a bottom view of the circuit board 20 side.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Circuit board 11 Substrate 12 Circuit patterns 13 and 14 Bump 15 Insulating resin layer 16 Circuit pattern 20 Circuit board 21 Substrates 22 and 23 Circuit pattern

Claims (4)

表面に導電性バンプが形成された金属層を、絶縁性樹脂層を介して回路パターンが形成された他の金属層に積層し、前記導電性バンプにより前記金属層同士を接続してなる多層プリント基板の製造方法において、
前記金属層を位置合わせし、
前記導電性バンプ中の選択されたバンプを仮付けし、
前記導電性バンプ中の他のバンプを接合する
ようにしたことを特徴とする多層プリント基板の製造方法。
A multilayer print in which a metal layer having a conductive bump formed on its surface is laminated on another metal layer on which a circuit pattern is formed via an insulating resin layer, and the metal layers are connected to each other by the conductive bump. In the method for manufacturing a substrate,
Aligning the metal layer,
Temporarily attaching a selected bump in the conductive bump,
A method of manufacturing a multilayer printed circuit board, wherein another bump in the conductive bump is joined.
請求項1記載の多層プリント基板の製造方法において、
前記選択されたバンプは、仮付け用に予め設けられたものである多層プリント基板の製造方法。
In the method for manufacturing a multilayer printed circuit board according to claim 1,
The method for manufacturing a multilayer printed circuit board, wherein the selected bumps are provided in advance for temporary attachment.
請求項1記載の多層プリント基板の製造方法において、
前記他の金像層には、前記選択されたバンプと嵌合する接続構造が設けられた多層プリント基板の製造方法。
The method for manufacturing a multilayer printed circuit board according to claim 1,
The method for manufacturing a multilayer printed circuit board, wherein the other gold image layer is provided with a connection structure that fits with the selected bump.
請求項3記載の多層プリント基板の製造方法において、
前記接続構造は、その位置が識別しうるような形状を有する多層プリント基板の製造方法。
The method for manufacturing a multilayer printed circuit board according to claim 3,
A method for manufacturing a multilayer printed circuit board, wherein the connection structure has a shape whose position can be identified.
JP2002377726A 2002-12-26 2002-12-26 Method for manufacturing multilayer printed circuit board Pending JP2004207647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002377726A JP2004207647A (en) 2002-12-26 2002-12-26 Method for manufacturing multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002377726A JP2004207647A (en) 2002-12-26 2002-12-26 Method for manufacturing multilayer printed circuit board

Publications (1)

Publication Number Publication Date
JP2004207647A true JP2004207647A (en) 2004-07-22

Family

ID=32814818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002377726A Pending JP2004207647A (en) 2002-12-26 2002-12-26 Method for manufacturing multilayer printed circuit board

Country Status (1)

Country Link
JP (1) JP2004207647A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278991A (en) * 2005-03-30 2006-10-12 Sumitomo Bakelite Co Ltd Manufacturing method of multilayer wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278991A (en) * 2005-03-30 2006-10-12 Sumitomo Bakelite Co Ltd Manufacturing method of multilayer wiring board

Similar Documents

Publication Publication Date Title
TWI413223B (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
JP2005520333A (en) Multilayer substrate stacking technology
TWI409884B (en) Method for manufacturing semiconductor device
JPH1056099A (en) Multilayer circuit board and manufacture thereof
WO1998036624A2 (en) Laminated multilayer substrates
JPH1032224A (en) Semiconductor device and manufacture thereof
KR20070068268A (en) Method for manufacturing wiring board
JP2003273160A (en) Semiconductor mounted module
JP3554650B2 (en) Circuit board
JP2004342802A (en) Printed board with bump electrode and manufacturing method thereof
JPH11214819A (en) Wiring board and manufacture thereof
JP2004207647A (en) Method for manufacturing multilayer printed circuit board
JPH11135567A (en) Anisotropic conductive film and manufacture of semiconductor device
JP2000294931A (en) Multilayer wiring board and manufacture thereof
JP4062432B2 (en) Circuit board and manufacturing method thereof
JP3308951B2 (en) Multilayer flexible wiring board
JP2001148441A (en) Semiconductor package and its manufacturing method
JP2010027920A (en) Method for manufacturing semiconductor device and assembly of semiconductor constitutional body
JP4655300B2 (en) Lead frame
JP2008210885A (en) Multilayer printed wiring board and method for manufacturing the same
JPH0677285A (en) Mounting of ic element
JPH05167242A (en) Method of bonding flexible circuit board
JP2005340738A (en) Semiconductor device and method for manufacturing the same
JPH06177533A (en) Joining method of composite printed board
JP2010199098A (en) Board laminate and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050715

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20080325

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20080912

Free format text: JAPANESE INTERMEDIATE CODE: A02