JP2004207421A - ジャンパ線のはんだ付け方法 - Google Patents
ジャンパ線のはんだ付け方法 Download PDFInfo
- Publication number
- JP2004207421A JP2004207421A JP2002373544A JP2002373544A JP2004207421A JP 2004207421 A JP2004207421 A JP 2004207421A JP 2002373544 A JP2002373544 A JP 2002373544A JP 2002373544 A JP2002373544 A JP 2002373544A JP 2004207421 A JP2004207421 A JP 2004207421A
- Authority
- JP
- Japan
- Prior art keywords
- jumper wire
- lead terminal
- land
- soldering
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】回路基板の設計変更をせずに接合強度を維持でき、しかも作業時間の短縮を図ることができるジャンパ線のはんだ付け方法を提供する。
【解決手段】回路基板20に形成されたランド部22とこのランド部22から次第に離れる方向へ延びるリード端子11の先端部11aとの間に形成されるはんだフィレット部25aにジャンパ線30をはんだ付けする。
【選択図】 図2
【解決手段】回路基板20に形成されたランド部22とこのランド部22から次第に離れる方向へ延びるリード端子11の先端部11aとの間に形成されるはんだフィレット部25aにジャンパ線30をはんだ付けする。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
この発明はジャンパ線のはんだ付け方法に関する。
【0002】
【従来の技術】
各種の電子機器に使用されている回路基板にはトランジスタやIC(Integrated Circuit)等の半導体部品や電子部品がはんだ付けされる。
【0003】
回路基板の回路の変更や部品の追加等の手直しを行うとき、回路内の2点間又は半導体部品や電子部品のリード端子間の接続や遮断箇所に側路を設けるためにジャンパ線が使われる。
【0004】
しかし、近年回路基板への実装密度を上げるため、半導体部品や電子部品の小型化が図られ、そのリード端子間隔の狭ピッチ化が進んでいる。そのため、リード端子にジャンパ線をはんだ付けする作業は困難になってきている。
【0005】
図4は従来のICの断面図である。
【0006】
IC110の複数のリード端子111は直方体のパッケージ112の側面から外側へ延びている。リード端子111はほぼクランク状に折り曲げられている。リード端子111の間隔は0.5〜0.4mmである。
【0007】
図5は従来のジャンパ線のはんだ付け方法を説明する断面図、図6はその斜視図である。なお、図6では絶縁基板及びレジストの図示が省略されているとともに、便宜上はんだに斜線が施されている。
【0008】
IC110が実装される回路基板120は絶縁基板121とランド部122とランド部122を囲むレジスト123とを備えている。
【0009】
ランド部122はIC110のリード端子111をはんだ付けするため、銅箔等によって形成されている。
【0010】
ランド部122にはリフロー工程を経てIC110のリード端子111がはんだ付けされている。リード端子111の先端部111aは回路基板120に形成されたランド部122の表面に沿って延びている。
【0011】
リード端子111の先端部111aの前後(図5の左右方向)にリード端子111の厚みとほぼ同じ高さを有するはんだフィレット部125aが形成されている。このはんだフィレット部125aによってリード端子111とランド部122とが接合されている。
【0012】
リード端子111の先端部111aが屈曲していればはんだフィレット部125aが大きくなるため、接合強度が高まる(例えば特許文献参照)。
【0013】
上記のように回路基板120に実装されたIC110に対して回路の変更や部品の追加等の手直しを行うとき、ジャンパ線130が使われる。
【0014】
ジャンパ線130は図5及び図6に示すようにIC110のリード端子111の先端部111aの上面にはんだコテを用いてはんだ付けされる。
【0015】
【特許文献】
特開平5−21683号公報
【0016】
【発明が解決しようとする課題】
しかし、ジャンパ線130をリード端子111にはんだ付けする際、はんだフィレット部125aのはんだがはんだコテの熱によってリード端子111の先端部111aの上面に引き寄せられ、はんだフィレット部125aのはんだ量が減少し、リード端子111とランド部122との接合強度が低下する。
【0017】
また、リード端子111の間隔が上記したように非常に狭いので、はんだ付けの際、隣り合うリード端子111との間でブリッジ(はんだがリード端子111間にまたがって付着し、導電性の経路を構成したもの)が起きないように注意する必要があり、はんだ付け後にはブリッジやはんだ不良がないことを確認する作業が必要であり、作業時間が増大する。
【0018】
そのため、従来図7に示す方法が用いられている。
【0019】
図7は従来の他のジャンパ線のはんだ付け方法を説明する斜視図である。図7では便宜上はんだに斜線が施されている。
【0020】
各ランド部222にはジャンパ用ランド部222Aが形成されている。ジャンパ用ランド部222Aは図7に示すようにジグザグに配置されている。
【0021】
ジャンパ用ランド222Aにジャンパ線230をはんだ付けすることによって、リード端子111とランド部222との接合強度の低下や作業時間の増大を抑制することができる。
【0022】
しかし、ジャンパ用ランド部222Aを形成するため、回路基板の設計変更が必要になる。
【0023】
この発明はこのような事情に鑑みてなされたもので、その課題は回路基板の設計変更をせずに接合強度を維持でき、しかも作業時間の短縮を図ることができるジャンパ線のはんだ付け方法を提供することである。
【0024】
【課題を解決するための手段】
上記課題を解決するため請求項1記載に発明は、回路基板に実装された表面実装部品の屈曲するリード端子にジャンパ線を取り付けるジャンパ線のはんだ付け方法において、前記回路基板に形成されたランド部とこのランド部から次第に離れる方向へ延びる前記リード端子の先端部との間に形成されるはんだフィレット部に前記ジャンパ線をはんだ付けすることを特徴とする。
【0025】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。
【0026】
図1(a)はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用されるICの断面図、図1(b)はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用される他のICの断面図である。
【0027】
IC(表面実装部品)10の複数のリード端子11は直方体のパッケージ12の側面から外側へ延びている。リード端子11はほぼU形(図1(a)参照)に折り曲げられている。リード端子11の間隔は0.5〜0.4mmである。
【0028】
また、他のIC(表面実装部品)15の複数のリード端子16は直方体のパッケージ17の側面から外側へ延びている。リード端子16はほぼV形(図1(b)参照)に折り曲げられている。リード端子16の間隔は0.5〜0.4mmである。
【0029】
なお、リード端子11,16はリードフォーミングプレス機(図示せず)を用いて加工される。これを用いることによりリード端子11,16を均一な形状に加工することができる。
【0030】
次に、図1(a)に記載のIC10を回路基板20に実装する場合を図2及び図3を用いて説明する。
【0031】
図2はこの発明の一実施形態に係るジャンパ線のはんだ付け方法を説明する断面図、図3はその斜視図である。なお、図3では絶縁基板及びレジストの図示が省略されているとともに、便宜上はんだに斜線が施されている。
【0032】
IC10が実装される回路基板20は絶縁基板21とランド部22とランド部22を囲むレジスト23とを備えている。
【0033】
ランド部22はリード端子11をはんだ付けするため、銅箔等によって形成されている。
【0034】
ランド部22にメタルマスクを使用したスクリーン印刷によってクリームはんだ25を印刷し、IC10のリード端子11を搭載する。
【0035】
リード端子11の先端部11aはランド部22から次第に離れる方向へ折れ曲がっている。
【0036】
ランド部22上にIC10のリード端子11を載置した状態で回路基板20をリフロー炉(図示せず)に入れ、クリームはんだ25が溶ける温度まで加熱する。
【0037】
その後、クリームはんだ25を冷却して固化させることによってIC10のリード端子11がランド部22にはんだ付けされる。
【0038】
その結果、回路基板20に形成されたランド部22とこのランド部22から次第に離れる方向へ折れ曲がるリード端子11の先端部11aとの間には従来例に比べて大きいはんだフィレット部25aが形成される。
【0039】
上記のように回路基板20に実装されたIC10に対して回路の変更や部品の追加等の手直しを行うとき、ジャンパ線30が使われる。
【0040】
はんだコテ(図示せず)を用いてIC10のリード端子11の先端部11aに形成されたはんだフィレット部25aのクリームはんだ25を溶融させ、はんだフィレット部25aにジャンパ線30をはんだ付けする。
【0041】
その結果、ジャンパ線30は図3に示すようにIC10のリード端子11に接続される。
【0042】
この実施形態によれば、従来例のようにIC110のリード端子111の先端部111aの上面にはんだ付けを行わないため、ジャンパ線30をリード端子11にはんだ付けする際、はんだフィレット部25aのはんだがはんだコテの熱によってリード端子11の先端部11aの上面に引き寄せられず、はんだフィレット部25aのはんだ量が減少することがない。
【0043】
また、ランド部22とリード端子11の先端部11aとの間には十分なはんだ量を有する大きなはんだフィレット部25aが形成されるため、リード端子11とランド部22との接合強度を維持することができる。しかも、従来例のようにジャンパ用ランド部222Aを形成するための回路基板の設計変更は不要である。
【0044】
また、上述のようにランド部22とリード端子11の先端部11aとの間のはんだフィレット部25aには十分なはんだ量があるため、ジャンパ線30をリード端子11にはんだ付けする際、はんだの供給が不要又ははんだの供給量が僅かになり、リード端子11の間隔が狭い場合であっても隣り合うリード端子11との間でブリッジが発生しにくく、はんだ付け後の確認作業が容易となり、作業時間を短縮することができる。
【0045】
更に、従来例のようにジャンパ用ランド部222Aをもたないので、リード端子11とランド部22との接合強度に影響を与えない。
【0046】
なお、ジャンパ線30の代わりに抵抗、コンデンサ等のリード端子をはんだ付けするときにこの発明を適用してもよい。
【0047】
【発明の効果】
以上に説明したようにこの発明のジャンパ線のはんだ付け方法によれば、回路基板の設計変更をせずに接合強度を維持でき、しかも作業時間の短縮を図ることができる。
【図面の簡単な説明】
【図1】図1(a)はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用されるICの断面図、図1(b)はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用される他のICの断面図である。
【図2】図2はこの発明の一実施形態に係るジャンパ線のはんだ付け方法を説明する断面図である。
【図3】図3はこの発明の一実施形態に係るジャンパ線のはんだ付け方法を説明する斜視図である。
【図4】図4は従来のICの断面図である。
【図5】図5は従来のジャンパ線のはんだ付け方法を説明する断面図である。
【図6】図6は従来のジャンパ線のはんだ付け方法を説明する斜視図である。
【図7】図7は従来の他のジャンパ線のはんだ付け方法を説明する斜視図である。
【符号の説明】
10,15 IC(表面実装部品)
11,16 リード端子
11a 先端部
20 回路基板
30 ジャンパ線
22 ランド部
25a はんだフィレット部
【発明の属する技術分野】
この発明はジャンパ線のはんだ付け方法に関する。
【0002】
【従来の技術】
各種の電子機器に使用されている回路基板にはトランジスタやIC(Integrated Circuit)等の半導体部品や電子部品がはんだ付けされる。
【0003】
回路基板の回路の変更や部品の追加等の手直しを行うとき、回路内の2点間又は半導体部品や電子部品のリード端子間の接続や遮断箇所に側路を設けるためにジャンパ線が使われる。
【0004】
しかし、近年回路基板への実装密度を上げるため、半導体部品や電子部品の小型化が図られ、そのリード端子間隔の狭ピッチ化が進んでいる。そのため、リード端子にジャンパ線をはんだ付けする作業は困難になってきている。
【0005】
図4は従来のICの断面図である。
【0006】
IC110の複数のリード端子111は直方体のパッケージ112の側面から外側へ延びている。リード端子111はほぼクランク状に折り曲げられている。リード端子111の間隔は0.5〜0.4mmである。
【0007】
図5は従来のジャンパ線のはんだ付け方法を説明する断面図、図6はその斜視図である。なお、図6では絶縁基板及びレジストの図示が省略されているとともに、便宜上はんだに斜線が施されている。
【0008】
IC110が実装される回路基板120は絶縁基板121とランド部122とランド部122を囲むレジスト123とを備えている。
【0009】
ランド部122はIC110のリード端子111をはんだ付けするため、銅箔等によって形成されている。
【0010】
ランド部122にはリフロー工程を経てIC110のリード端子111がはんだ付けされている。リード端子111の先端部111aは回路基板120に形成されたランド部122の表面に沿って延びている。
【0011】
リード端子111の先端部111aの前後(図5の左右方向)にリード端子111の厚みとほぼ同じ高さを有するはんだフィレット部125aが形成されている。このはんだフィレット部125aによってリード端子111とランド部122とが接合されている。
【0012】
リード端子111の先端部111aが屈曲していればはんだフィレット部125aが大きくなるため、接合強度が高まる(例えば特許文献参照)。
【0013】
上記のように回路基板120に実装されたIC110に対して回路の変更や部品の追加等の手直しを行うとき、ジャンパ線130が使われる。
【0014】
ジャンパ線130は図5及び図6に示すようにIC110のリード端子111の先端部111aの上面にはんだコテを用いてはんだ付けされる。
【0015】
【特許文献】
特開平5−21683号公報
【0016】
【発明が解決しようとする課題】
しかし、ジャンパ線130をリード端子111にはんだ付けする際、はんだフィレット部125aのはんだがはんだコテの熱によってリード端子111の先端部111aの上面に引き寄せられ、はんだフィレット部125aのはんだ量が減少し、リード端子111とランド部122との接合強度が低下する。
【0017】
また、リード端子111の間隔が上記したように非常に狭いので、はんだ付けの際、隣り合うリード端子111との間でブリッジ(はんだがリード端子111間にまたがって付着し、導電性の経路を構成したもの)が起きないように注意する必要があり、はんだ付け後にはブリッジやはんだ不良がないことを確認する作業が必要であり、作業時間が増大する。
【0018】
そのため、従来図7に示す方法が用いられている。
【0019】
図7は従来の他のジャンパ線のはんだ付け方法を説明する斜視図である。図7では便宜上はんだに斜線が施されている。
【0020】
各ランド部222にはジャンパ用ランド部222Aが形成されている。ジャンパ用ランド部222Aは図7に示すようにジグザグに配置されている。
【0021】
ジャンパ用ランド222Aにジャンパ線230をはんだ付けすることによって、リード端子111とランド部222との接合強度の低下や作業時間の増大を抑制することができる。
【0022】
しかし、ジャンパ用ランド部222Aを形成するため、回路基板の設計変更が必要になる。
【0023】
この発明はこのような事情に鑑みてなされたもので、その課題は回路基板の設計変更をせずに接合強度を維持でき、しかも作業時間の短縮を図ることができるジャンパ線のはんだ付け方法を提供することである。
【0024】
【課題を解決するための手段】
上記課題を解決するため請求項1記載に発明は、回路基板に実装された表面実装部品の屈曲するリード端子にジャンパ線を取り付けるジャンパ線のはんだ付け方法において、前記回路基板に形成されたランド部とこのランド部から次第に離れる方向へ延びる前記リード端子の先端部との間に形成されるはんだフィレット部に前記ジャンパ線をはんだ付けすることを特徴とする。
【0025】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。
【0026】
図1(a)はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用されるICの断面図、図1(b)はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用される他のICの断面図である。
【0027】
IC(表面実装部品)10の複数のリード端子11は直方体のパッケージ12の側面から外側へ延びている。リード端子11はほぼU形(図1(a)参照)に折り曲げられている。リード端子11の間隔は0.5〜0.4mmである。
【0028】
また、他のIC(表面実装部品)15の複数のリード端子16は直方体のパッケージ17の側面から外側へ延びている。リード端子16はほぼV形(図1(b)参照)に折り曲げられている。リード端子16の間隔は0.5〜0.4mmである。
【0029】
なお、リード端子11,16はリードフォーミングプレス機(図示せず)を用いて加工される。これを用いることによりリード端子11,16を均一な形状に加工することができる。
【0030】
次に、図1(a)に記載のIC10を回路基板20に実装する場合を図2及び図3を用いて説明する。
【0031】
図2はこの発明の一実施形態に係るジャンパ線のはんだ付け方法を説明する断面図、図3はその斜視図である。なお、図3では絶縁基板及びレジストの図示が省略されているとともに、便宜上はんだに斜線が施されている。
【0032】
IC10が実装される回路基板20は絶縁基板21とランド部22とランド部22を囲むレジスト23とを備えている。
【0033】
ランド部22はリード端子11をはんだ付けするため、銅箔等によって形成されている。
【0034】
ランド部22にメタルマスクを使用したスクリーン印刷によってクリームはんだ25を印刷し、IC10のリード端子11を搭載する。
【0035】
リード端子11の先端部11aはランド部22から次第に離れる方向へ折れ曲がっている。
【0036】
ランド部22上にIC10のリード端子11を載置した状態で回路基板20をリフロー炉(図示せず)に入れ、クリームはんだ25が溶ける温度まで加熱する。
【0037】
その後、クリームはんだ25を冷却して固化させることによってIC10のリード端子11がランド部22にはんだ付けされる。
【0038】
その結果、回路基板20に形成されたランド部22とこのランド部22から次第に離れる方向へ折れ曲がるリード端子11の先端部11aとの間には従来例に比べて大きいはんだフィレット部25aが形成される。
【0039】
上記のように回路基板20に実装されたIC10に対して回路の変更や部品の追加等の手直しを行うとき、ジャンパ線30が使われる。
【0040】
はんだコテ(図示せず)を用いてIC10のリード端子11の先端部11aに形成されたはんだフィレット部25aのクリームはんだ25を溶融させ、はんだフィレット部25aにジャンパ線30をはんだ付けする。
【0041】
その結果、ジャンパ線30は図3に示すようにIC10のリード端子11に接続される。
【0042】
この実施形態によれば、従来例のようにIC110のリード端子111の先端部111aの上面にはんだ付けを行わないため、ジャンパ線30をリード端子11にはんだ付けする際、はんだフィレット部25aのはんだがはんだコテの熱によってリード端子11の先端部11aの上面に引き寄せられず、はんだフィレット部25aのはんだ量が減少することがない。
【0043】
また、ランド部22とリード端子11の先端部11aとの間には十分なはんだ量を有する大きなはんだフィレット部25aが形成されるため、リード端子11とランド部22との接合強度を維持することができる。しかも、従来例のようにジャンパ用ランド部222Aを形成するための回路基板の設計変更は不要である。
【0044】
また、上述のようにランド部22とリード端子11の先端部11aとの間のはんだフィレット部25aには十分なはんだ量があるため、ジャンパ線30をリード端子11にはんだ付けする際、はんだの供給が不要又ははんだの供給量が僅かになり、リード端子11の間隔が狭い場合であっても隣り合うリード端子11との間でブリッジが発生しにくく、はんだ付け後の確認作業が容易となり、作業時間を短縮することができる。
【0045】
更に、従来例のようにジャンパ用ランド部222Aをもたないので、リード端子11とランド部22との接合強度に影響を与えない。
【0046】
なお、ジャンパ線30の代わりに抵抗、コンデンサ等のリード端子をはんだ付けするときにこの発明を適用してもよい。
【0047】
【発明の効果】
以上に説明したようにこの発明のジャンパ線のはんだ付け方法によれば、回路基板の設計変更をせずに接合強度を維持でき、しかも作業時間の短縮を図ることができる。
【図面の簡単な説明】
【図1】図1(a)はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用されるICの断面図、図1(b)はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用される他のICの断面図である。
【図2】図2はこの発明の一実施形態に係るジャンパ線のはんだ付け方法を説明する断面図である。
【図3】図3はこの発明の一実施形態に係るジャンパ線のはんだ付け方法を説明する斜視図である。
【図4】図4は従来のICの断面図である。
【図5】図5は従来のジャンパ線のはんだ付け方法を説明する断面図である。
【図6】図6は従来のジャンパ線のはんだ付け方法を説明する斜視図である。
【図7】図7は従来の他のジャンパ線のはんだ付け方法を説明する斜視図である。
【符号の説明】
10,15 IC(表面実装部品)
11,16 リード端子
11a 先端部
20 回路基板
30 ジャンパ線
22 ランド部
25a はんだフィレット部
Claims (1)
- 回路基板に実装された表面実装部品の屈曲するリード端子にジャンパ線を取り付けるジャンパ線のはんだ付け方法において、
前記回路基板に形成されたランド部とこのランド部から次第に離れる方向へ延びる前記リード端子の先端部との間に形成されるはんだフィレット部に前記ジャンパ線をはんだ付けすることを特徴とするジャンパ線のはんだ付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373544A JP2004207421A (ja) | 2002-12-25 | 2002-12-25 | ジャンパ線のはんだ付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373544A JP2004207421A (ja) | 2002-12-25 | 2002-12-25 | ジャンパ線のはんだ付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207421A true JP2004207421A (ja) | 2004-07-22 |
Family
ID=32811794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002373544A Withdrawn JP2004207421A (ja) | 2002-12-25 | 2002-12-25 | ジャンパ線のはんだ付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004207421A (ja) |
-
2002
- 2002-12-25 JP JP2002373544A patent/JP2004207421A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009054846A (ja) | プリント配線基板及び電子装置製造方法 | |
US6296174B1 (en) | Method and circuit board for assembling electronic devices | |
JP2004079666A (ja) | プリント基板、プリント基板の製造方法および電子部品の実装方法 | |
JP2004207421A (ja) | ジャンパ線のはんだ付け方法 | |
TWI244360B (en) | Printed circuit board | |
JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
JP2008103547A (ja) | 半田ペースト塗布方法及び電子回路基板 | |
JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
JP2007258654A (ja) | 回路基板のランド接続方法及び回路基板 | |
JP2004200226A (ja) | リード付き部品の実装構造およびその実装方法 | |
JP2006313792A (ja) | プリント配線基板 | |
JP2553989Y2 (ja) | 電子部品 | |
JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
JP2007194462A (ja) | チップ部品の実装構造および方法 | |
JP2000151056A (ja) | パッケージ | |
KR19990026398A (ko) | 인쇄회로기판의 부품 실장방법 | |
JP2006286899A (ja) | プリント配線板の製造方法 | |
JPH03145193A (ja) | 混成集積回路装置の製造方法 | |
JPH07106751A (ja) | 耐ストレスチップ部品及びその実装方法 | |
JPS6114791A (ja) | 電子部品装着用プリント基板 | |
JP2004172209A (ja) | プリント配線基板 | |
JP2008282899A (ja) | 配線基板およびこれを用いた半導体装置の実装方法並びに電子機器 | |
JPH07263848A (ja) | プリント配線板 | |
JP2005064379A (ja) | 配線基板およびその製造方法 | |
JPH0799260A (ja) | 回路装置およびその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |