JP2004206505A - ディスク装置 - Google Patents
ディスク装置 Download PDFInfo
- Publication number
- JP2004206505A JP2004206505A JP2002375977A JP2002375977A JP2004206505A JP 2004206505 A JP2004206505 A JP 2004206505A JP 2002375977 A JP2002375977 A JP 2002375977A JP 2002375977 A JP2002375977 A JP 2002375977A JP 2004206505 A JP2004206505 A JP 2004206505A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- disk device
- pin
- circuit
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】インタフェース規格上の電源・グランド(GND)ピンをファームウェア書き換え用通信用ピンとして使用することで、ファームウェア書き換え用の特別な専用コネクタを使用する必要のないディスク装置を提供することにある。
【解決手段】使用しない電源ピン2本をUART通信に割り当て、スイッチによる切替でファームウェア書き換え時にはスイッチをONにしてUART通信を行い、量産出荷時にはスイッチをOFFにすることにより、例えば自由に使用できるピンが2本用意されていないシリアルATA通信規格に対応した磁気ディスク装置の場合でも、コントローラーの破壊を防止し、磁気ディスク装置側および設備側に専用コネクタを用意することなくファームウェア書き換え用のUART通信を実現することが可能となる。
【選択図】 図1
【解決手段】使用しない電源ピン2本をUART通信に割り当て、スイッチによる切替でファームウェア書き換え時にはスイッチをONにしてUART通信を行い、量産出荷時にはスイッチをOFFにすることにより、例えば自由に使用できるピンが2本用意されていないシリアルATA通信規格に対応した磁気ディスク装置の場合でも、コントローラーの破壊を防止し、磁気ディスク装置側および設備側に専用コネクタを用意することなくファームウェア書き換え用のUART通信を実現することが可能となる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は情報記憶装置内のファームウエアの書き換えに関するもので、特に、インタフェース規格上の電源又はグランドピンをファームウエアの書換え用の通信用ピンとして使用したディスク装置に関する。
【0002】
【従来の技術】
従来、ディスク装置として例えばハードディスク装置(HDD)には、ディスクドライブの各種機構を制御するための制御用コンピュータであるマイクロコンピュータが設けられている。制御用コンピュータは、予め用意された制御プログラムにより、所定の制御動作を実行する専用コンピュータである。
【0003】
制御プログラムは通常では、ICメモリであるROM(read only memory)に格納されており、固定的にセットされている。しかしながら、製品仕様に応じて、制御プログラムの変更を要することがある。このため、制御用コンピュータをHDDの内部に取り付けるときに、ROMをICソケットを使用して実装する方式がある。ICソケットであれば、異なる制御プログラムを格納したROM自体を交換することにより、制御プログラムを変更することが可能となる。
【0004】
しかし、ICソケットを使用する方式では、ICソケットにセットしたときにROMの接触不良が発生しやすい。また、当然ながらICソケットの分だけコストが増大し、また、プリント回路基板上にICソケットのスペースが必要となる。一方、ICソケットを用いないでROMをプリント回路基板上に半田付けする方法では、ROMの交換は困難となり実際的ではない。
【0005】
また、制御プログラムを格納するために、ROMの代わりに不揮発性で書換え可能なROMであるフラッシュメモリを使用する方式がある。フラッシュメモリは、通常ではEEPROM(electric ally erasable and programable read only memory)からなり、ブロック単位で消去、書換え動作が可能なICメモリである。フラッシュメモリを使用する方式であれば、メモリ自体を交換することなく、制御プログラムを書き換えることで変更することができる。
【0006】
制御プログラムの書換えにはついては先行技術として特許文献1の方式がある。特許文献1は、装置性能の向上または装置制御に係わるファームウェアの性能向上に伴うファームウェアの更新制御、または製造過程時に実行される検査処理用プログラム(製造用ファームウェア)と一般動作に必要な制御プログラム(製品用ファームウェア)との書き換えをメモリチップを交換することなく行うことを目的としており、ROMライターより新しい製品用ファームウェアがUART(Universal Asynchronous Reciver Transmitter)を介してシリアルに送られ、CPUはPEROM内の旧版の製品用ファームウェアを新しい製品用ファームウェアに書換えることが記載されている。
【0007】
特許文献1には、装置製造過程時には製造用ファームウェアがPEROMに記憶されており、CPUはこの製造用ファームウェアに基づいて検査を実行し、検査終了後、製品検査ユニットより製品用ファームウェアが送られ、CPUは製造用ファームウェアの代わりに製品用ファームウェアをPEROMに書込むことが記載されている。
【0008】
また、制御プログラムの書換えの別な先行技術として特許文献2の方式がある。特許文献2は、フラッシュメモリに格納した制御プログラムにより各種制御を実行する制御用コンピュータにおいて、ROM等の部品点数やコストの増大を招くことなく、制御プログラムの変更を簡単かつ確実に行うことを実現することを目的としており、フラッシュメモリに格納された旧の制御プログラムを新制御プログラムに書換えるときに、CPUはフラッシュメモリから読出した書換え用プログラムをRAMにセットして、I/Oインタフェースはホストコンピュータから転送された新制御プログラムをRAMにセットする。その後、CPUがRAMにセットされた書換え用プログラムを実行して、フラッシュメモリに格納された旧の制御プログラムを新制御プログラムに書換えることが記載されている。
【0009】
しかしながら、上記した先行術においては、インタフェース規格でリザーブピンが用意されない場合、規格で定められたインタフェースコネクタとは別にUART通信用コネクタを用意しなければならないため、設備の改造や製品1個あたりのコストアップ等の問題となる。
【0010】
現在、HDDの新たな通信規格としてシリアルATA(Serial ATA)通信規格が提唱され始めている。このシリアルATA通信規格の場合には信号転送系の通信ピンとしてSignal Segmentに7ピン、電源転送系のピンとしてPewer Segmentに15ピンの端子が用意されるが、全て規格で用途が決まっており、上記2つの機能以外に自由に利用できるピンが2本用意されていないためにシリアルATA通信規格コネクタとは別にプログラムの書き換え用としてUART通信用コネクタを用意する必要が生じる。
【0011】
また、カード型記憶装置のように装置が小型の場合は規格インタフェースコネクタ以外のコネクタを物理的に装着するのが困難となることが考えられる。
【特許文献1】
特開平7−78077号公報(請求項1、図1)
【特許文献2】
特開平7−84776号公報(請求項1、図1)
【0012】
【発明が解決しようとする課題】
本発明は上記の問題を解決するために成されたものであり、インタフェース規格上の電源・グランド(GND)ピンをファームウェア書き換え用通信用ピンとして使用することで、ファームウェア書き換え用の特別な専用コネクタを使用する必要のないディスク装置を提供することを目的としている。
【0013】
【課題を解決するための手段】
本発明のディスク装置は、ディスク装置の動作を制御する制御プログラムを保持するメモリを有し、外部装置から新たな制御プログラムを受信可能とするディスク装置であって、外部装置とのデータ通信に使用する通信信号ピンと、前記通信信号ピンとは別に複数の電源電圧に対応して設けられるとともに、前記外部装置からの供給電源に対して一部が選択的に電源供給に使用される複数の電源ピンとを有し、前記ディスク装置と前記外部装置とを電気的に接続するためのコネクタと、前記複数の電源ピンに切換え可能に接続された切換えスイッチと、前記複数の電源ピンに接続され、前記電源ピンから前記電源供給に使用される電源ピンの選択状態を検出する電源回路と、前記メモリ手段に保持される制御プログラムに基づいて前記ディスク装置の動作を制御する制御回路であって、前記電源回路に接続され、当該電源回路から前記電源供給に使用される電源ピンの選択情報を入手し、電源供給に使用されない電源ピンを選択して接続するよう前記切換えスイッチを切換えて前記メモリに保持される制御プログラムを前記外部装置から供給される新たな制御プログラムに書き換える制御回路とを有することを特徴とすることを特徴とするものである。
【0014】
このような構成にすることで、例えば自由に使用できるピンが2本用意されていないシリアルATA通信規格に対応した磁気ディスク装置の場合でも、使用しない電源ピン2本をUART通信に割り当てることができ、スイッチによる切替でファームウェア書き換え時にはスイッチをONにしてUART通信を行い、量産出荷時にはスイッチをOFFにすることにより、コントローラーの破壊を防止し、装置側および設備側に専用コネクタを用意することなくファームウェア書き換え用のUART通信を実現することが可能となる。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。本発明の実施形態に係るディスク装置として、磁気ディスク装置を例に取り以下に説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る磁気ディスク装置の構成を示すブロック図である。図1において、磁気ディスク装置1は、外部バス2を介してホストシステム3に接続されている。磁気ディスク装置1は、ホストシステム3との間で情報を送受することにより、データの書込み/読出しを行う。
【0016】
磁気ディスク装置1は、CPU(Central Processing Unit)100およびHDC(Hard Disk Controller)101を有する。CPU100は、本装置内の制御を行うものであり、データの書込み/読出し時におけるヘッド位置決め制御処理等を行う。HDC101は、ホストシステム3とのインタフェースを行うものであって、例えばホストシステム3から送られた要求およびデータに応じて、論理アドレスから物理アドレスへのアドレス変換を行い、RLL・EN/DEC(Encoder/Decoder)を介してデータの書込み/読出し制御を行う。この際、取り扱われるデータは、一時的にセクタバッファに記憶される。RLL・EN/DECは、磁気ディスクに記録するデータの符号、ここではNRZ(non return to zero)符号をRLLC(Run Length Limitted Code)方式の符号に変換したり、反対に、磁気ディスクから読出されたデータの符号をNRZ符号に変換する。
【0017】
また、CPU100には、書換え可能な不揮発性メモリであるPEROM(Programmable and Erasable Read Only Memory)104、およびシリアルインタフェースとしてUART(Universal Asynchronous Receiver Transmitter)105が接続されている。PEROM104は、磁気ディスク装置1の書込み/読出し動作を含む通常動作を必要とされる製品用ファームウェア当を記憶している。
【0018】
UART105は、PEROM104に記憶された製品用ファームウェアのバージョンアップ、または、バグ修正のための書換え処理が行われる際、後述するスイッチ201、インタフェースコネクタ電源部6aを介してRAMライター4に接続される。CPU100は、ROMライター4を介して送られる新しい製品用ファームウェアをPEROM104に書き込む。
【0019】
なお、同実施形態に使用されるROMライター4は、PEROM104に対してデータの書込み制御は行わず、単に、書込み対象とするファームウェアを所定のデータ単位でCPU100に送出するものである。
【0020】
ここで、磁気ディスク装置の一般的な事項について簡単に説明を加えておく。この点は図面等、実施例には詳述しないが、特に新しい構成は無いため、図面での説明は省略する。
【0021】
磁気ディスク装置1は、円板の表面に強磁性体の薄い膜(磁気記録層)が施された磁気ディスクを搭載している。磁気ディスクに対してデータの書込み/読出しを行うため、磁気ディスク装置1は、スピンドルモータ、磁気ヘッド、アクチュエータおよびVCM(ボイスコイルモータ)を搭載する。
【0022】
更に、磁気ディスク装置1は、前述した機構を駆動及び制御するため、モータ制御回路、VCMドライバ、リード/ライト回路、キャリッジ制御回路およびサーボ処理回路有する。
【0023】
スピンドルモータは、磁気ディスクを高速に回転させる。モータ制御回路は、CPU100に接続され、CPU100の制御のもと、スピンドルモータの回転が一定になるように駆動制御する。
【0024】
アクチュエータはアームを有し、このアームの先端には磁気ヘッドが取付けられている。磁気ヘッドは、磁気ディスクの所定の位置上でデータの記録・再生を行う。通常、磁気ヘッドはアームの先端に上下一対に取付けられ、磁気ディスクの表面と裏面にそれぞれ一個ずつ配設される。また、各磁気ヘッドのアームは、アクチュエータにより全て同時に移動し、磁気ディスク上の所定のトラックに位置決めされる。これにより、各磁気ヘッドは、全ての各ディスク面の同じ半径位置に位置決めされることになる。
【0025】
リード/ライト回路は、磁気ヘッドによって読み取られたデータを受け取り、これに所定の処理を施してサーボ処理回路に出力する。サーボ処理回路は、CPU100に接続され、リード/ライト回路より受け取ったデータをCPU100に創出する。さらに、このサーボ処理回路は、CPU100の制御に基づいて磁気ヘッドを目標とする位置に移動させるために、磁気ヘッドの位置情報をキャリッジ制御回路に出力する。サーボ処理回路による磁気ヘッドの位置決め制御には、例えばセクタサーボシステムが適用される。
【0026】
キャリッジ制御回路は、VCMドライバに接続され、VCMドライバに供給される電流の量および方向を制御し、トラック間での磁気ヘッドの移動制御を行う。VCMは、アクチュエータの駆動機構としてアクチュエータに接続され、磁気ヘッドの位置決め駆動を行う。VCMは、強い磁界中に置かれた導線に電流を流すと、電流の大きさに比例した電磁駆動力が発生することを利用した、一種のリニアモータである。
【0027】
次に、本実施形態に係るUART通信いついて、図1を用いて説明する。図1は本発明の第1の実施形態に係わるUART通信をインタフェースコネクタの電源部を通じて行う接続を示すブロック図を示している。
【0028】
スイッチ201は、本発明の主要素であり、このスイッチ201がUART105とインタフェースコネクタ電源部6aの間にあることが特徴である。ここで述べるスイッチとは信号回路の導通と非導通の状態を作ることができる部品や素子であり、手動スイッチ/リレー/トライステートバッファ/FET等が考えられるが、本実施形態では手動スイッチを例に説明をする。
【0029】
本発明に係る磁気ディスク装置1は、外部装置、例えばパーソナルコンピュータ等との情報、電源供給のやり取りを行うのに、シリアルATA通信の規格にのっとったコネクタを採用している。本規格のコネクタにおいては、インタフェースコネクタ電源部6aは本来磁気ディスク装置1の電源が供給されるコネクタであり、この電源ピンをファームウェア書き換え時のUART通信用として利用する場合、もし電源が装置に供給されるとUART105のICとしての出力端子に外部から電圧がかかることによりUART105を破壊したり、異常電流が流れる危険性を持っている。
【0030】
そこで、本発明の実施形態においては、ファームウェア書き換え時にインタフェースコネクタ電源部6aをUART通信として利用するには、利用する電源ピンに電源電圧が供給されないこと前提としなければならない。すなわち、例えばシリアルATA通信の規格にのっとったコネクタを採用している場合には、インタフェースコネクタ電源部6aには全部で15ピンの端子が用意され、その内訳として、3.3Vの電源端子が3ピン、5Vの電源端子が3ピン、12Vの電源端子が3ピン、グラウンド(以下、GNDと称する)の端子が5ピン、リザーブピンが1ピンの構成となっており、それぞれの物理的なピン配置位置とピンの並び順は規定されている。
【0031】
電源は3.3V、5V、12Vの3種類が用意されるが、ホストシステム3が各電圧の電源供給を行うかどうか、または磁気ディスク装置1が、各電圧の供給を受けるかは使用者側で設定が自由なオプション項目となっている。
【0032】
例えば磁気ディスク装置1が12Vの電源の供給を必要としない場合、磁気ディスク装置1内部の12Vの電源端子の3ピン分は通常であれば無接続(以下、NCと称する)とする。これをファームウェア書き換え時のUART通信として利用するのが本発明の特徴である。
【0033】
スイッチ201はUART通信信号10の送信用/受信用2本の配線のON/OFFを同時に行う。ファームウェア書き換え時にUART通信が必要な場合には、スイッチ201をONにして、アダプタ202を磁気ディスク装置1とホストシステム3の間に接続し、さらに、アダプタ202のUART通信コネクタ7a’とROMライター4のコネクタ7bとをケーブル等で電気的に接続する。
【0034】
これにより、UART105とROMライター4を結ぶ、UART通信信号10の信号接続が実現する。このとき、UART通信を行っている間も規格上のインタフェースである外部バス2の通信は独立しており支障なく他の通信ができるようになっている。
【0035】
また、磁気ディスク装置1の量産出荷時にはスイッチ201をOFFにすることによりUART通信信号10の送信用/受信用の2本の配線が無接続となり、インタフェースコネクタ電源部6aにあらゆる条件の電源供給が行われてもUART105は出力端子に外部から電圧がかかることに起因する破壊等の影響を受けずにすむ。
【0036】
また、インタフェースコネクタ電源部6aの電源端子を利用する代わりに、グラウンド(GND)端子の一部とUART105の間にスイッチ201を入れることでも上記の方法を実現できる。
【0037】
また、スイッチ201の代わりとしてジャンパーチップ等の回路的に導通する部品を使用して前記スイッチの代用とすることができる。この場合、ファームウェア書き換え時はジャンパーチップを実装してUART通信を行うことができる状態にし、量産出荷時はジャンパーチップを取り外して、未実装にすることによりコネクタ6aとUART105間を無接続にすることができる。
【0038】
(第2の実施形態)
次に、本発明に係る第2の実施形態について説明する。図2は本発明の第2の実施例に係るスイッチのON/OFF制御方法を示すブロック図であり、図4は図2に示されるスイッチON/OFF制御のタイミングを示すタイミングチャートを示している。
【0039】
ON/OFF制御入力端子付きスイッチ201aはUART105とインタフェースコネクタ電源部6aの間に接続され、コンパレーター203aからの出力信号205aがスイッチ201aのON/OFF制御入力端子に接続されている。ON/OFF制御入力端子付きスイッチ201aは制御信号が高い(High:以下、Hと称する)の場合に導通、制御信号が低い(Low:以下、Lと称する)の場合に非導通となるスイッチであり、コンパレーター203aからの出力信号205aがHの場合は、UART105とインタフェースコネクタ電源部6a間が導通し、制御信号がLの場合には非導通となる。
【0040】
コンパレーター203aと203bは+入力端子と−入力端子と出力端子を持ち、その2つの入力端子の電圧を比較した結果により出力端子にH/Lのデジタル出力を行う。+入力端子の電圧が−入力端子の電圧より高くなる場合(+入力端子の電圧>−入力端子の電圧)はHを出力し、+入力端子の電圧が−入力端子の電圧より低くなる場合(+入力端子の電圧<−入力端子の電圧)はLを出力する。
【0041】
コンパレーター203aは前記の入出力端子の他にイネーブル信号入力端子を持ち、このイネーブル信号がHの場合はコンパレーター203aは前記の電圧比較による結果出力動作を行い、イネーブル信号がLの場合はコンパレーター203aは常にLを出力する。前記イネーブル信号入力端子にはコンパレーター203bからの出力信号205bが接続されており、基準電圧回路204aと204bは装置に電源が供給されている場合に電源電圧よりも低い直流定電圧を出力する。
【0042】
コンデンサ207はコンパレーター203aのイネーブル信号205bの立ち上がり波形を緩やかにする作用を持つ。分圧抵抗208a、208b、208c、208dはコンパレーター203aと203bに入力する電圧を基準電圧回路204aと204bの電圧に適するように調節している。
【0043】
本実施例では、インタフェースコネクタ電源部6aは5V電源端子と12V電源端子とグラウンド(GND)端子を持ち、UART通信信号10はコネクタ6aの12V電源端子に接続され、磁気ディスク装置1に供給する電源はコネクタ6aの5V電源端子を通じて5Vを供給し、12V電源は装置に供給せず、GND端子にはGNDを接続するものとする。また、磁気ディスク装置1内の各ICの最大定格は6Vとする。
【0044】
コンパレーター203aの−入力端子にUART通信信号10の電圧、コンパレーター203bの+入力端子には基準電圧回路204aの電圧、コンパレーター203bの+入力端子に電源回路8の5V電源電圧、コンパレーター203bの−入力端子には基準電圧回路204bの電圧をそれぞれ入力している。
【0045】
コンパレーター203aの出力は、イネーブル入力端子にHが入力されている場合にUART通信信号10の電圧が装置電源電圧よりも少し高い5.5V以上でLを出力し、5.5V未満ではHを出力するが、このスレッショルドレベルを図4の(I)の電圧とする。また、コンパレーター203aのイネーブル入力端子でHと判別するスレッショルドレベルを図4の(III)のよりも高い電圧とする。コンパレーター203bの出力は、5V電源電圧が4.5V以上でHを出力し、4.5V未満ではLを出力するが、このスレッショルドレベルを図4の(II)とする。
【0046】
以降は図4のタイミングチャートを中心に本実施形態における切換え回路の回路動作を説明する。
最初にROMライター4を非接続、ホストシステム3が装置に5V電源と12V電源を供給する、顧客で装置1aを使用する場合を想定する。図4のAのタイミングより前では装置への電源供給はOFFとなっているが、Aのタイミングでインタフェースコネクタ電源部6aに対して5V電源と12V電源を供給する。このとき、スイッチ201aのON/OFF制御信号205aはLになっており、スイッチ201aはOFFになっているため、コネクタ6aとUART105の接続は切断されている。
【0047】
図4のBのタイミングで5V電源電圧はスレッショルドレベル(II)に達して、5V電源電圧を監視しているコンパレーター203bの出力信号205bは0Vから5Vに向かって電圧上昇を始めるが、コンデンサ207の作用により電圧上昇の傾斜が緩やかになっている。
【0048】
図4のCのタイミングで前記205bの電圧はスレッショルドレベル(III)に達して、コンパレーター203aがイネーブルとなる。しかし、UART通信信号10の経路となるコネクタ6aの12V電源端子の電圧はスレッショルドレベル(I)よりも高い12Vになっており、コンパレーター203aの出力信号205aはLを維持するため、スイッチ201aはOFFを維持する。
【0049】
図4のDのタイミングで磁気ディスク装置1への電源供給をOFFにするが、タイミングAより前からタイミングDの後まで通じてスイッチ201aはOFFを維持しており、UART105の破壊を防止している。
【0050】
次にROMライター4の通信配線をコネクタ6aの12V電源端子に接続、ホストシステム3が装置に5V電源を供給し、12V電源を供給しない、ファームウェア書き換えを行う場合を想定する。
【0051】
図4のEのタイミングでインタフェースコネクタ電源部6aに対して5V電源を供給する。このときスイッチ201aのON/OFFF制御信号205aはLになっており、スイッチ201aはOFFになっているため、コネクタ6aとUART105の接続は切断されている。
【0052】
図6のFのタイミングで5V電源電圧はスレッショルドレベル(II)に達して、5V電源電圧を監視しているコンパレーター203bの出力信号205bは0Vから5Vに向かって電圧上昇を始めるが、コンデンサ207の作用により電圧上昇の傾斜が緩やかになっている。
【0053】
図6のGのタイミングで前記205bの電圧はスレッショルドレベル(III)に達して、コンパレーター203aがイネーブルとなる。このとき、UART通信信号10の経路となるコネクタ6aの12V電源端子の電圧はスレッショルドレベル(I)よりも低い5Vになっており、コンパレーター203aの出力信号205aはLからHに変化し、スイッチ201aがONになる。スイッチ201aがONになることにより、ROMライター4とUART105をUART通信信号10の信号接続を実現し、ファームウェア書き換えが可能な状態となる。
【0054】
図6のHのタイミングで装置への電源供給をOFFにしたときに、制御信号205aはLとなり、スイッチ201aはOFFになる。
以上の動作により、インタフェースコネクタ電源部6aのUART通信信号10の経路である12V電源端子と磁気ディスク装置1への電源供給の状態を監視して、安全かつ自動的にスイッチ201aのON/OFFを自動制御することが可能となる。
【0055】
(第3の実施形態)
次に、本発明に係る第3の実施形態について説明する。図3は本発明の第3の実施例に係るスイッチのON/OFF制御方法を示すブロック図であり、図4は図3に示されるスイッチON/OFF制御のタイミングを示す。
【0056】
ON/OFF制御入力端子付きスイッチ201aはUART105とインタフェースコネクタ電源部6aの間に接続され、CPU100からの出力信号206がスイッチ201aのON/OFF制御入力端子に接続されている。ON/OFF制御入力端子付きスイッチ201aは制御信号がHの場合に導通、制御信号がLの場合に非導通となるスイッチであり、CPU100からの出力信号206がHの場合はUART105とインタフェースコネクタ電源部6a間が導通し、制御信号がLの場合には非導通となる。また、磁気ディスク装置1への電源供給を行った直後の初期状態では前記206はLとする。
【0057】
ここで、本実施形態においては、ユーザー等で磁気ディスク装置1を使用する場合、スイッチ201aの制御信号である206は常にLとして、スイッチ201aを常にOFFにすることにより、コネクタ6aのUART通信信号10の経路に利用する電源端子に電源供給が行われてもUART105を破壊しないようにしている。
【0058】
すなわち、ROMライター4の通信配線をコネクタ6aの12V電源端子に接続し、ホストシステム3が磁気ディスク装置1に5V電源を供給し、12V電源を供給しないようなファームウェア書き換えを行う場面を想定する。
【0059】
ホストシステム3とHDC101は、外部バス2を通じて通信を行っており、ホストシステム3よりファームウェア書き換えの製造コマンドをHDC101に対して送信する。HDC101はCPU100に対して前記製造コマンドのデータを送信し、コマンドを受けたCPU100はスイッチ201aの制御信号206をHにすることにより、スイッチ201aがONとなる。スイッチ201aがONになることにより、ROMライター4とUART105をUART通信信号10の信号接続を実現し、ファームウェア書き換えが可能な状態となる。
【0060】
【発明の効果】
以上詳述したように本発明によれば、インタフェース規格上の電源・グランド(GND)ピンをファームウェア書き換え用通信用ピンとして使用することで、ファームウェア書き換え用の特別な専用コネクタを使用する必要のないディスク装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る磁気ディスク装置のブロック図。
【図2】本発明の第2の実施形態に係る磁気ディスク装置のブロック図。
【図3】本発明の第3の実施形態に係る磁気ディスク装置のブロック図。
【図4】本発明の第2、第3の実施形態に係るスイッチON/OFF制御のタイミングを示すタイミングチャート。
【符号の説明】
1………磁気ディスク装置
2………外部バス
3………ホストシステム
4………ROMライター
5a……磁気ディスク装置インタフェースコネクタ信号部
5b……アダプタ磁気ディスク装置側インタフェースコネクタ信号部
5c……アダプタホストシステム側インタフェースコネクタ信号部
5d……ホストシステムインタフェースコネクタ信号部
6a……磁気ディスク装置インタフェースコネクタ電源部
6b……アダプタ磁気ディスク装置側インタフェースコネクタ電源部
6c……アダプタホストシステム側インタフェースコネクタ電源部
6d……ホストシステムインタフェースコネクタ電源部
7a‘…UART通信コネクタ
7b……ROMライターコネクタ
8………電源回路
9………他の回路群/メカ機構
10……UART通信信号線
11……その他の内部信号線
12……電源ライン
100…CPU
101…ハードディスクコントローラ(HDC)
104…PEROM
105…UART通信回路
201…切換えスイッチ
201a…ON/OFF制御入力端子付きスイッチ
203a,b…コンパレーター
204a,204b…基準電圧回路1,2
205a,205b…コンパレータからの出力信号
206…CPUからのスイッチ制御信号
207…コンデンサ
208a,208b,208c,208d…分圧抵抗
【発明の属する技術分野】
本発明は情報記憶装置内のファームウエアの書き換えに関するもので、特に、インタフェース規格上の電源又はグランドピンをファームウエアの書換え用の通信用ピンとして使用したディスク装置に関する。
【0002】
【従来の技術】
従来、ディスク装置として例えばハードディスク装置(HDD)には、ディスクドライブの各種機構を制御するための制御用コンピュータであるマイクロコンピュータが設けられている。制御用コンピュータは、予め用意された制御プログラムにより、所定の制御動作を実行する専用コンピュータである。
【0003】
制御プログラムは通常では、ICメモリであるROM(read only memory)に格納されており、固定的にセットされている。しかしながら、製品仕様に応じて、制御プログラムの変更を要することがある。このため、制御用コンピュータをHDDの内部に取り付けるときに、ROMをICソケットを使用して実装する方式がある。ICソケットであれば、異なる制御プログラムを格納したROM自体を交換することにより、制御プログラムを変更することが可能となる。
【0004】
しかし、ICソケットを使用する方式では、ICソケットにセットしたときにROMの接触不良が発生しやすい。また、当然ながらICソケットの分だけコストが増大し、また、プリント回路基板上にICソケットのスペースが必要となる。一方、ICソケットを用いないでROMをプリント回路基板上に半田付けする方法では、ROMの交換は困難となり実際的ではない。
【0005】
また、制御プログラムを格納するために、ROMの代わりに不揮発性で書換え可能なROMであるフラッシュメモリを使用する方式がある。フラッシュメモリは、通常ではEEPROM(electric ally erasable and programable read only memory)からなり、ブロック単位で消去、書換え動作が可能なICメモリである。フラッシュメモリを使用する方式であれば、メモリ自体を交換することなく、制御プログラムを書き換えることで変更することができる。
【0006】
制御プログラムの書換えにはついては先行技術として特許文献1の方式がある。特許文献1は、装置性能の向上または装置制御に係わるファームウェアの性能向上に伴うファームウェアの更新制御、または製造過程時に実行される検査処理用プログラム(製造用ファームウェア)と一般動作に必要な制御プログラム(製品用ファームウェア)との書き換えをメモリチップを交換することなく行うことを目的としており、ROMライターより新しい製品用ファームウェアがUART(Universal Asynchronous Reciver Transmitter)を介してシリアルに送られ、CPUはPEROM内の旧版の製品用ファームウェアを新しい製品用ファームウェアに書換えることが記載されている。
【0007】
特許文献1には、装置製造過程時には製造用ファームウェアがPEROMに記憶されており、CPUはこの製造用ファームウェアに基づいて検査を実行し、検査終了後、製品検査ユニットより製品用ファームウェアが送られ、CPUは製造用ファームウェアの代わりに製品用ファームウェアをPEROMに書込むことが記載されている。
【0008】
また、制御プログラムの書換えの別な先行技術として特許文献2の方式がある。特許文献2は、フラッシュメモリに格納した制御プログラムにより各種制御を実行する制御用コンピュータにおいて、ROM等の部品点数やコストの増大を招くことなく、制御プログラムの変更を簡単かつ確実に行うことを実現することを目的としており、フラッシュメモリに格納された旧の制御プログラムを新制御プログラムに書換えるときに、CPUはフラッシュメモリから読出した書換え用プログラムをRAMにセットして、I/Oインタフェースはホストコンピュータから転送された新制御プログラムをRAMにセットする。その後、CPUがRAMにセットされた書換え用プログラムを実行して、フラッシュメモリに格納された旧の制御プログラムを新制御プログラムに書換えることが記載されている。
【0009】
しかしながら、上記した先行術においては、インタフェース規格でリザーブピンが用意されない場合、規格で定められたインタフェースコネクタとは別にUART通信用コネクタを用意しなければならないため、設備の改造や製品1個あたりのコストアップ等の問題となる。
【0010】
現在、HDDの新たな通信規格としてシリアルATA(Serial ATA)通信規格が提唱され始めている。このシリアルATA通信規格の場合には信号転送系の通信ピンとしてSignal Segmentに7ピン、電源転送系のピンとしてPewer Segmentに15ピンの端子が用意されるが、全て規格で用途が決まっており、上記2つの機能以外に自由に利用できるピンが2本用意されていないためにシリアルATA通信規格コネクタとは別にプログラムの書き換え用としてUART通信用コネクタを用意する必要が生じる。
【0011】
また、カード型記憶装置のように装置が小型の場合は規格インタフェースコネクタ以外のコネクタを物理的に装着するのが困難となることが考えられる。
【特許文献1】
特開平7−78077号公報(請求項1、図1)
【特許文献2】
特開平7−84776号公報(請求項1、図1)
【0012】
【発明が解決しようとする課題】
本発明は上記の問題を解決するために成されたものであり、インタフェース規格上の電源・グランド(GND)ピンをファームウェア書き換え用通信用ピンとして使用することで、ファームウェア書き換え用の特別な専用コネクタを使用する必要のないディスク装置を提供することを目的としている。
【0013】
【課題を解決するための手段】
本発明のディスク装置は、ディスク装置の動作を制御する制御プログラムを保持するメモリを有し、外部装置から新たな制御プログラムを受信可能とするディスク装置であって、外部装置とのデータ通信に使用する通信信号ピンと、前記通信信号ピンとは別に複数の電源電圧に対応して設けられるとともに、前記外部装置からの供給電源に対して一部が選択的に電源供給に使用される複数の電源ピンとを有し、前記ディスク装置と前記外部装置とを電気的に接続するためのコネクタと、前記複数の電源ピンに切換え可能に接続された切換えスイッチと、前記複数の電源ピンに接続され、前記電源ピンから前記電源供給に使用される電源ピンの選択状態を検出する電源回路と、前記メモリ手段に保持される制御プログラムに基づいて前記ディスク装置の動作を制御する制御回路であって、前記電源回路に接続され、当該電源回路から前記電源供給に使用される電源ピンの選択情報を入手し、電源供給に使用されない電源ピンを選択して接続するよう前記切換えスイッチを切換えて前記メモリに保持される制御プログラムを前記外部装置から供給される新たな制御プログラムに書き換える制御回路とを有することを特徴とすることを特徴とするものである。
【0014】
このような構成にすることで、例えば自由に使用できるピンが2本用意されていないシリアルATA通信規格に対応した磁気ディスク装置の場合でも、使用しない電源ピン2本をUART通信に割り当てることができ、スイッチによる切替でファームウェア書き換え時にはスイッチをONにしてUART通信を行い、量産出荷時にはスイッチをOFFにすることにより、コントローラーの破壊を防止し、装置側および設備側に専用コネクタを用意することなくファームウェア書き換え用のUART通信を実現することが可能となる。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。本発明の実施形態に係るディスク装置として、磁気ディスク装置を例に取り以下に説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る磁気ディスク装置の構成を示すブロック図である。図1において、磁気ディスク装置1は、外部バス2を介してホストシステム3に接続されている。磁気ディスク装置1は、ホストシステム3との間で情報を送受することにより、データの書込み/読出しを行う。
【0016】
磁気ディスク装置1は、CPU(Central Processing Unit)100およびHDC(Hard Disk Controller)101を有する。CPU100は、本装置内の制御を行うものであり、データの書込み/読出し時におけるヘッド位置決め制御処理等を行う。HDC101は、ホストシステム3とのインタフェースを行うものであって、例えばホストシステム3から送られた要求およびデータに応じて、論理アドレスから物理アドレスへのアドレス変換を行い、RLL・EN/DEC(Encoder/Decoder)を介してデータの書込み/読出し制御を行う。この際、取り扱われるデータは、一時的にセクタバッファに記憶される。RLL・EN/DECは、磁気ディスクに記録するデータの符号、ここではNRZ(non return to zero)符号をRLLC(Run Length Limitted Code)方式の符号に変換したり、反対に、磁気ディスクから読出されたデータの符号をNRZ符号に変換する。
【0017】
また、CPU100には、書換え可能な不揮発性メモリであるPEROM(Programmable and Erasable Read Only Memory)104、およびシリアルインタフェースとしてUART(Universal Asynchronous Receiver Transmitter)105が接続されている。PEROM104は、磁気ディスク装置1の書込み/読出し動作を含む通常動作を必要とされる製品用ファームウェア当を記憶している。
【0018】
UART105は、PEROM104に記憶された製品用ファームウェアのバージョンアップ、または、バグ修正のための書換え処理が行われる際、後述するスイッチ201、インタフェースコネクタ電源部6aを介してRAMライター4に接続される。CPU100は、ROMライター4を介して送られる新しい製品用ファームウェアをPEROM104に書き込む。
【0019】
なお、同実施形態に使用されるROMライター4は、PEROM104に対してデータの書込み制御は行わず、単に、書込み対象とするファームウェアを所定のデータ単位でCPU100に送出するものである。
【0020】
ここで、磁気ディスク装置の一般的な事項について簡単に説明を加えておく。この点は図面等、実施例には詳述しないが、特に新しい構成は無いため、図面での説明は省略する。
【0021】
磁気ディスク装置1は、円板の表面に強磁性体の薄い膜(磁気記録層)が施された磁気ディスクを搭載している。磁気ディスクに対してデータの書込み/読出しを行うため、磁気ディスク装置1は、スピンドルモータ、磁気ヘッド、アクチュエータおよびVCM(ボイスコイルモータ)を搭載する。
【0022】
更に、磁気ディスク装置1は、前述した機構を駆動及び制御するため、モータ制御回路、VCMドライバ、リード/ライト回路、キャリッジ制御回路およびサーボ処理回路有する。
【0023】
スピンドルモータは、磁気ディスクを高速に回転させる。モータ制御回路は、CPU100に接続され、CPU100の制御のもと、スピンドルモータの回転が一定になるように駆動制御する。
【0024】
アクチュエータはアームを有し、このアームの先端には磁気ヘッドが取付けられている。磁気ヘッドは、磁気ディスクの所定の位置上でデータの記録・再生を行う。通常、磁気ヘッドはアームの先端に上下一対に取付けられ、磁気ディスクの表面と裏面にそれぞれ一個ずつ配設される。また、各磁気ヘッドのアームは、アクチュエータにより全て同時に移動し、磁気ディスク上の所定のトラックに位置決めされる。これにより、各磁気ヘッドは、全ての各ディスク面の同じ半径位置に位置決めされることになる。
【0025】
リード/ライト回路は、磁気ヘッドによって読み取られたデータを受け取り、これに所定の処理を施してサーボ処理回路に出力する。サーボ処理回路は、CPU100に接続され、リード/ライト回路より受け取ったデータをCPU100に創出する。さらに、このサーボ処理回路は、CPU100の制御に基づいて磁気ヘッドを目標とする位置に移動させるために、磁気ヘッドの位置情報をキャリッジ制御回路に出力する。サーボ処理回路による磁気ヘッドの位置決め制御には、例えばセクタサーボシステムが適用される。
【0026】
キャリッジ制御回路は、VCMドライバに接続され、VCMドライバに供給される電流の量および方向を制御し、トラック間での磁気ヘッドの移動制御を行う。VCMは、アクチュエータの駆動機構としてアクチュエータに接続され、磁気ヘッドの位置決め駆動を行う。VCMは、強い磁界中に置かれた導線に電流を流すと、電流の大きさに比例した電磁駆動力が発生することを利用した、一種のリニアモータである。
【0027】
次に、本実施形態に係るUART通信いついて、図1を用いて説明する。図1は本発明の第1の実施形態に係わるUART通信をインタフェースコネクタの電源部を通じて行う接続を示すブロック図を示している。
【0028】
スイッチ201は、本発明の主要素であり、このスイッチ201がUART105とインタフェースコネクタ電源部6aの間にあることが特徴である。ここで述べるスイッチとは信号回路の導通と非導通の状態を作ることができる部品や素子であり、手動スイッチ/リレー/トライステートバッファ/FET等が考えられるが、本実施形態では手動スイッチを例に説明をする。
【0029】
本発明に係る磁気ディスク装置1は、外部装置、例えばパーソナルコンピュータ等との情報、電源供給のやり取りを行うのに、シリアルATA通信の規格にのっとったコネクタを採用している。本規格のコネクタにおいては、インタフェースコネクタ電源部6aは本来磁気ディスク装置1の電源が供給されるコネクタであり、この電源ピンをファームウェア書き換え時のUART通信用として利用する場合、もし電源が装置に供給されるとUART105のICとしての出力端子に外部から電圧がかかることによりUART105を破壊したり、異常電流が流れる危険性を持っている。
【0030】
そこで、本発明の実施形態においては、ファームウェア書き換え時にインタフェースコネクタ電源部6aをUART通信として利用するには、利用する電源ピンに電源電圧が供給されないこと前提としなければならない。すなわち、例えばシリアルATA通信の規格にのっとったコネクタを採用している場合には、インタフェースコネクタ電源部6aには全部で15ピンの端子が用意され、その内訳として、3.3Vの電源端子が3ピン、5Vの電源端子が3ピン、12Vの電源端子が3ピン、グラウンド(以下、GNDと称する)の端子が5ピン、リザーブピンが1ピンの構成となっており、それぞれの物理的なピン配置位置とピンの並び順は規定されている。
【0031】
電源は3.3V、5V、12Vの3種類が用意されるが、ホストシステム3が各電圧の電源供給を行うかどうか、または磁気ディスク装置1が、各電圧の供給を受けるかは使用者側で設定が自由なオプション項目となっている。
【0032】
例えば磁気ディスク装置1が12Vの電源の供給を必要としない場合、磁気ディスク装置1内部の12Vの電源端子の3ピン分は通常であれば無接続(以下、NCと称する)とする。これをファームウェア書き換え時のUART通信として利用するのが本発明の特徴である。
【0033】
スイッチ201はUART通信信号10の送信用/受信用2本の配線のON/OFFを同時に行う。ファームウェア書き換え時にUART通信が必要な場合には、スイッチ201をONにして、アダプタ202を磁気ディスク装置1とホストシステム3の間に接続し、さらに、アダプタ202のUART通信コネクタ7a’とROMライター4のコネクタ7bとをケーブル等で電気的に接続する。
【0034】
これにより、UART105とROMライター4を結ぶ、UART通信信号10の信号接続が実現する。このとき、UART通信を行っている間も規格上のインタフェースである外部バス2の通信は独立しており支障なく他の通信ができるようになっている。
【0035】
また、磁気ディスク装置1の量産出荷時にはスイッチ201をOFFにすることによりUART通信信号10の送信用/受信用の2本の配線が無接続となり、インタフェースコネクタ電源部6aにあらゆる条件の電源供給が行われてもUART105は出力端子に外部から電圧がかかることに起因する破壊等の影響を受けずにすむ。
【0036】
また、インタフェースコネクタ電源部6aの電源端子を利用する代わりに、グラウンド(GND)端子の一部とUART105の間にスイッチ201を入れることでも上記の方法を実現できる。
【0037】
また、スイッチ201の代わりとしてジャンパーチップ等の回路的に導通する部品を使用して前記スイッチの代用とすることができる。この場合、ファームウェア書き換え時はジャンパーチップを実装してUART通信を行うことができる状態にし、量産出荷時はジャンパーチップを取り外して、未実装にすることによりコネクタ6aとUART105間を無接続にすることができる。
【0038】
(第2の実施形態)
次に、本発明に係る第2の実施形態について説明する。図2は本発明の第2の実施例に係るスイッチのON/OFF制御方法を示すブロック図であり、図4は図2に示されるスイッチON/OFF制御のタイミングを示すタイミングチャートを示している。
【0039】
ON/OFF制御入力端子付きスイッチ201aはUART105とインタフェースコネクタ電源部6aの間に接続され、コンパレーター203aからの出力信号205aがスイッチ201aのON/OFF制御入力端子に接続されている。ON/OFF制御入力端子付きスイッチ201aは制御信号が高い(High:以下、Hと称する)の場合に導通、制御信号が低い(Low:以下、Lと称する)の場合に非導通となるスイッチであり、コンパレーター203aからの出力信号205aがHの場合は、UART105とインタフェースコネクタ電源部6a間が導通し、制御信号がLの場合には非導通となる。
【0040】
コンパレーター203aと203bは+入力端子と−入力端子と出力端子を持ち、その2つの入力端子の電圧を比較した結果により出力端子にH/Lのデジタル出力を行う。+入力端子の電圧が−入力端子の電圧より高くなる場合(+入力端子の電圧>−入力端子の電圧)はHを出力し、+入力端子の電圧が−入力端子の電圧より低くなる場合(+入力端子の電圧<−入力端子の電圧)はLを出力する。
【0041】
コンパレーター203aは前記の入出力端子の他にイネーブル信号入力端子を持ち、このイネーブル信号がHの場合はコンパレーター203aは前記の電圧比較による結果出力動作を行い、イネーブル信号がLの場合はコンパレーター203aは常にLを出力する。前記イネーブル信号入力端子にはコンパレーター203bからの出力信号205bが接続されており、基準電圧回路204aと204bは装置に電源が供給されている場合に電源電圧よりも低い直流定電圧を出力する。
【0042】
コンデンサ207はコンパレーター203aのイネーブル信号205bの立ち上がり波形を緩やかにする作用を持つ。分圧抵抗208a、208b、208c、208dはコンパレーター203aと203bに入力する電圧を基準電圧回路204aと204bの電圧に適するように調節している。
【0043】
本実施例では、インタフェースコネクタ電源部6aは5V電源端子と12V電源端子とグラウンド(GND)端子を持ち、UART通信信号10はコネクタ6aの12V電源端子に接続され、磁気ディスク装置1に供給する電源はコネクタ6aの5V電源端子を通じて5Vを供給し、12V電源は装置に供給せず、GND端子にはGNDを接続するものとする。また、磁気ディスク装置1内の各ICの最大定格は6Vとする。
【0044】
コンパレーター203aの−入力端子にUART通信信号10の電圧、コンパレーター203bの+入力端子には基準電圧回路204aの電圧、コンパレーター203bの+入力端子に電源回路8の5V電源電圧、コンパレーター203bの−入力端子には基準電圧回路204bの電圧をそれぞれ入力している。
【0045】
コンパレーター203aの出力は、イネーブル入力端子にHが入力されている場合にUART通信信号10の電圧が装置電源電圧よりも少し高い5.5V以上でLを出力し、5.5V未満ではHを出力するが、このスレッショルドレベルを図4の(I)の電圧とする。また、コンパレーター203aのイネーブル入力端子でHと判別するスレッショルドレベルを図4の(III)のよりも高い電圧とする。コンパレーター203bの出力は、5V電源電圧が4.5V以上でHを出力し、4.5V未満ではLを出力するが、このスレッショルドレベルを図4の(II)とする。
【0046】
以降は図4のタイミングチャートを中心に本実施形態における切換え回路の回路動作を説明する。
最初にROMライター4を非接続、ホストシステム3が装置に5V電源と12V電源を供給する、顧客で装置1aを使用する場合を想定する。図4のAのタイミングより前では装置への電源供給はOFFとなっているが、Aのタイミングでインタフェースコネクタ電源部6aに対して5V電源と12V電源を供給する。このとき、スイッチ201aのON/OFF制御信号205aはLになっており、スイッチ201aはOFFになっているため、コネクタ6aとUART105の接続は切断されている。
【0047】
図4のBのタイミングで5V電源電圧はスレッショルドレベル(II)に達して、5V電源電圧を監視しているコンパレーター203bの出力信号205bは0Vから5Vに向かって電圧上昇を始めるが、コンデンサ207の作用により電圧上昇の傾斜が緩やかになっている。
【0048】
図4のCのタイミングで前記205bの電圧はスレッショルドレベル(III)に達して、コンパレーター203aがイネーブルとなる。しかし、UART通信信号10の経路となるコネクタ6aの12V電源端子の電圧はスレッショルドレベル(I)よりも高い12Vになっており、コンパレーター203aの出力信号205aはLを維持するため、スイッチ201aはOFFを維持する。
【0049】
図4のDのタイミングで磁気ディスク装置1への電源供給をOFFにするが、タイミングAより前からタイミングDの後まで通じてスイッチ201aはOFFを維持しており、UART105の破壊を防止している。
【0050】
次にROMライター4の通信配線をコネクタ6aの12V電源端子に接続、ホストシステム3が装置に5V電源を供給し、12V電源を供給しない、ファームウェア書き換えを行う場合を想定する。
【0051】
図4のEのタイミングでインタフェースコネクタ電源部6aに対して5V電源を供給する。このときスイッチ201aのON/OFFF制御信号205aはLになっており、スイッチ201aはOFFになっているため、コネクタ6aとUART105の接続は切断されている。
【0052】
図6のFのタイミングで5V電源電圧はスレッショルドレベル(II)に達して、5V電源電圧を監視しているコンパレーター203bの出力信号205bは0Vから5Vに向かって電圧上昇を始めるが、コンデンサ207の作用により電圧上昇の傾斜が緩やかになっている。
【0053】
図6のGのタイミングで前記205bの電圧はスレッショルドレベル(III)に達して、コンパレーター203aがイネーブルとなる。このとき、UART通信信号10の経路となるコネクタ6aの12V電源端子の電圧はスレッショルドレベル(I)よりも低い5Vになっており、コンパレーター203aの出力信号205aはLからHに変化し、スイッチ201aがONになる。スイッチ201aがONになることにより、ROMライター4とUART105をUART通信信号10の信号接続を実現し、ファームウェア書き換えが可能な状態となる。
【0054】
図6のHのタイミングで装置への電源供給をOFFにしたときに、制御信号205aはLとなり、スイッチ201aはOFFになる。
以上の動作により、インタフェースコネクタ電源部6aのUART通信信号10の経路である12V電源端子と磁気ディスク装置1への電源供給の状態を監視して、安全かつ自動的にスイッチ201aのON/OFFを自動制御することが可能となる。
【0055】
(第3の実施形態)
次に、本発明に係る第3の実施形態について説明する。図3は本発明の第3の実施例に係るスイッチのON/OFF制御方法を示すブロック図であり、図4は図3に示されるスイッチON/OFF制御のタイミングを示す。
【0056】
ON/OFF制御入力端子付きスイッチ201aはUART105とインタフェースコネクタ電源部6aの間に接続され、CPU100からの出力信号206がスイッチ201aのON/OFF制御入力端子に接続されている。ON/OFF制御入力端子付きスイッチ201aは制御信号がHの場合に導通、制御信号がLの場合に非導通となるスイッチであり、CPU100からの出力信号206がHの場合はUART105とインタフェースコネクタ電源部6a間が導通し、制御信号がLの場合には非導通となる。また、磁気ディスク装置1への電源供給を行った直後の初期状態では前記206はLとする。
【0057】
ここで、本実施形態においては、ユーザー等で磁気ディスク装置1を使用する場合、スイッチ201aの制御信号である206は常にLとして、スイッチ201aを常にOFFにすることにより、コネクタ6aのUART通信信号10の経路に利用する電源端子に電源供給が行われてもUART105を破壊しないようにしている。
【0058】
すなわち、ROMライター4の通信配線をコネクタ6aの12V電源端子に接続し、ホストシステム3が磁気ディスク装置1に5V電源を供給し、12V電源を供給しないようなファームウェア書き換えを行う場面を想定する。
【0059】
ホストシステム3とHDC101は、外部バス2を通じて通信を行っており、ホストシステム3よりファームウェア書き換えの製造コマンドをHDC101に対して送信する。HDC101はCPU100に対して前記製造コマンドのデータを送信し、コマンドを受けたCPU100はスイッチ201aの制御信号206をHにすることにより、スイッチ201aがONとなる。スイッチ201aがONになることにより、ROMライター4とUART105をUART通信信号10の信号接続を実現し、ファームウェア書き換えが可能な状態となる。
【0060】
【発明の効果】
以上詳述したように本発明によれば、インタフェース規格上の電源・グランド(GND)ピンをファームウェア書き換え用通信用ピンとして使用することで、ファームウェア書き換え用の特別な専用コネクタを使用する必要のないディスク装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る磁気ディスク装置のブロック図。
【図2】本発明の第2の実施形態に係る磁気ディスク装置のブロック図。
【図3】本発明の第3の実施形態に係る磁気ディスク装置のブロック図。
【図4】本発明の第2、第3の実施形態に係るスイッチON/OFF制御のタイミングを示すタイミングチャート。
【符号の説明】
1………磁気ディスク装置
2………外部バス
3………ホストシステム
4………ROMライター
5a……磁気ディスク装置インタフェースコネクタ信号部
5b……アダプタ磁気ディスク装置側インタフェースコネクタ信号部
5c……アダプタホストシステム側インタフェースコネクタ信号部
5d……ホストシステムインタフェースコネクタ信号部
6a……磁気ディスク装置インタフェースコネクタ電源部
6b……アダプタ磁気ディスク装置側インタフェースコネクタ電源部
6c……アダプタホストシステム側インタフェースコネクタ電源部
6d……ホストシステムインタフェースコネクタ電源部
7a‘…UART通信コネクタ
7b……ROMライターコネクタ
8………電源回路
9………他の回路群/メカ機構
10……UART通信信号線
11……その他の内部信号線
12……電源ライン
100…CPU
101…ハードディスクコントローラ(HDC)
104…PEROM
105…UART通信回路
201…切換えスイッチ
201a…ON/OFF制御入力端子付きスイッチ
203a,b…コンパレーター
204a,204b…基準電圧回路1,2
205a,205b…コンパレータからの出力信号
206…CPUからのスイッチ制御信号
207…コンデンサ
208a,208b,208c,208d…分圧抵抗
Claims (5)
- ディスク装置の動作を制御する制御プログラムを保持するメモリを有し、外部装置から新たな制御プログラムを受信可能とするディスク装置であって、
外部装置とのデータ通信に使用する通信信号ピンと、前記通信信号ピンとは別に複数の電源電圧に対応して設けられるとともに、前記外部装置からの供給電源に対して一部が選択的に電源供給に使用される複数の電源ピンとを有し、前記ディスク装置と前記外部装置とを電気的に接続するためのコネクタと、
前記複数の電源ピンに切換え可能に接続された切換えスイッチと、
前記複数の電源ピンに接続され、前記電源ピンから前記電源供給に使用される電源ピンの選択状態を検出する電源回路と、
前記メモリ手段に保持される制御プログラムに基づいて前記ディスク装置の動作を制御する制御回路であって、前記電源回路に接続され、当該電源回路から前記電源供給に使用される電源ピンの選択情報を入手し、電源供給に使用されない電源ピンを選択して接続するよう前記切換えスイッチを切換えて前記メモリに保持される制御プログラムを前記外部装置から供給される新たな制御プログラムに書き換える制御回路と
を有することを特徴とするディスク装置。 - 前記切換えスイッチは、手動スイッチ、リレー、トライステートバッファ、FETのいずれか1つからなる
ことを特徴とする請求項1記載のディスク装置。 - 前記コネクタは、更にグランドピンを有し、前記切換えスイッチは前記複数の電源ピンと前記グランドピンに切換え可能に接続されるとともに、前記制御回路は、前記電源回路からの前記電源供給に使用される電源ピンの選択情報が入手できない場合、前記切換えスイッチを前記グランドピンに接続するように切り換えて前記メモリに保持される制御プログラムを前記外部装置から供給される新たな制御プログラムに書き換える
ことを特徴とする請求項1記載のディスク装置。 - 前記制御回路とは別に、前記電源回路および前記制御回路に接続され、当該電源回路から前記電源供給に使用される電源ピンの選択情報を入手し、電源供給に使用されない電源ピンを選択して接続するよう前記切換えスイッチを切換える内部コントローラを持つ
ことを特徴とする請求項1記載のディスク装置。 - 前記切換えスイッチに接続され、前記外部装置から供給される新たな制御プログラムをシリアル通信で前記ディスク装置に取り込むUART通信回路とを有し、
前記切換えスイッチに代えて、特定の電源ピンと前記UART通信回路の間にジャンパーチップを取り付け可能とし、前記制御回路は、前記ジャンパーチップの接続された前記特定の電源ピンから前記UART通信回路を介して、前記メモリに保持される制御プログラムを前記外部装置から供給される新たな制御プログラムに書き換える
ことを特徴とする請求項1記載のディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375977A JP2004206505A (ja) | 2002-12-26 | 2002-12-26 | ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375977A JP2004206505A (ja) | 2002-12-26 | 2002-12-26 | ディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004206505A true JP2004206505A (ja) | 2004-07-22 |
Family
ID=32813550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002375977A Pending JP2004206505A (ja) | 2002-12-26 | 2002-12-26 | ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004206505A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100365559C (zh) * | 2004-11-16 | 2008-01-30 | 三星电子株式会社 | 在主机和硬盘驱动器之间共享应用程序的方法和装置 |
KR101297115B1 (ko) * | 2006-03-02 | 2013-08-21 | 삼성전자주식회사 | 휴대 인터넷 서비스를 지원하는 장치 및 방법 |
EP2642400A2 (en) | 2012-03-19 | 2013-09-25 | Fujitsu Limited | Processing device and processing system |
JP2015515726A (ja) * | 2012-04-04 | 2015-05-28 | コーニンクレッカ フィリップス エヌ ヴェ | Ledドライバのプロセッサの外部プログラミングのための装置及び方法 |
JP2017054454A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置および中継基板 |
-
2002
- 2002-12-26 JP JP2002375977A patent/JP2004206505A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100365559C (zh) * | 2004-11-16 | 2008-01-30 | 三星电子株式会社 | 在主机和硬盘驱动器之间共享应用程序的方法和装置 |
KR101297115B1 (ko) * | 2006-03-02 | 2013-08-21 | 삼성전자주식회사 | 휴대 인터넷 서비스를 지원하는 장치 및 방법 |
EP2642400A2 (en) | 2012-03-19 | 2013-09-25 | Fujitsu Limited | Processing device and processing system |
JP2015515726A (ja) * | 2012-04-04 | 2015-05-28 | コーニンクレッカ フィリップス エヌ ヴェ | Ledドライバのプロセッサの外部プログラミングのための装置及び方法 |
JP2017054454A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置および中継基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7237054B1 (en) | Switching interfaces in external disk drives | |
US8700850B1 (en) | Data storage device evaluating a SATA connector to detect a non-SATA host | |
US5603056A (en) | Disk drive control computer and method for rewriting control program in flash EEPROM with serial communication using unassigned pins of SCSI or ATA connector | |
JP3562563B2 (ja) | 交換型記録媒体を使用するデ−タ蓄積装置 | |
US6243282B1 (en) | Apparatus for on-board programming of serial EEPROMs | |
KR100545457B1 (ko) | 외부기억장치 | |
US7287703B2 (en) | Removable memory cards including USB and other controllers, connectors, and methods of operating same | |
KR100486283B1 (ko) | 히터를 구비한 하드디스크 드라이브 | |
US20060227517A1 (en) | Modified connector for improved manufacturing and testing | |
US7058759B1 (en) | Configuring a disk drive to support a targeted storage format | |
JP5789759B2 (ja) | 情報処理装置、不揮発性記憶装置、情報処理システム及び不揮発性メモリコントローラ | |
US7715136B2 (en) | Hard disk drive preamplifier with reduced pin count | |
JP2007243973A (ja) | プログラミング装置およびバッファ回路 | |
WO2004061907A2 (en) | Using a single asic to implement multiple interfaces for a storage device | |
KR100747216B1 (ko) | 디스크 드라이브의 다중 전압 전원투입 안정 입력/출력버퍼 회로 | |
US8289015B2 (en) | Apparatus and test method for a head assembly in a depopulated configuration | |
JP2004206505A (ja) | ディスク装置 | |
US8429336B2 (en) | Disk drive and method of changing a program therefor | |
US20170090768A1 (en) | Storage device that performs error-rate-based data backup | |
US7531983B2 (en) | Method of controlling startup current of motor and disk drive using the method | |
CN1995914A (zh) | 车载导航装置及其信息更新方法、信息更新用pc卡 | |
US20040012263A1 (en) | Method and apparatus for integrated circuit power up | |
US20150205543A1 (en) | Storage device and data storing method | |
US5675446A (en) | Method of controlling magnetic disk unit based on version data | |
JPH0778077A (ja) | 磁気ディスク装置及びファームウェア制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20050415 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |