JP2004199707A

JP2004199707A - Ｓｃｓｉバス中継装置

Info

Publication number: JP2004199707A
Application number: JP2004025813A
Authority: JP
Inventors: Toshiharu Murai; 俊晴村井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2004-02-02
Filing date: 2004-02-02
Publication date: 2004-07-15

Abstract

【課題】この発明は、中継伝送路からの信号受信経路にノイズがのった場合それがＳＣＳＩバス側へ出力され、また、高価で消費電力の大きな素子を使用しなければならないという課題を解決することを目的とする。
【解決手段】この発明は、第１のクロックとして位相の異なる複数のクロックを各々用いて中継伝送路からの同期信号のＳＣＳＩバス側への出力開始のためのタイミング計測を独立に行ってこれらのタイミング計測結果の論理和をとり、この論理和を第２のクロックにより認識することによって前記中継伝送路からの同期信号の前記ＳＣＳＩバス側への出力開始のタイミングを設定する設定手段を備えたものである。
【選択図】図１

Description

本発明はＳＣＳＩバスと中継伝送路との間に設けられるＳＣＳＩバス中継装置に関する。

異なるＳＣＳＩバスに接続された複数のデバイスの間で通信を行うための中継装置としては、特許文献１乃至特許文献３に記載されているものがあり、これらの中継装置は一方のＳＣＳＩバスからの信号を他方のＳＣＳＩバスに伝送するための技術である。特許文献１記載の中継装置は、各バスのレベルを判断し、駆動されていない側のバスを駆動することにより信号を伝達しようとするものである。

特許文献２記載の中継装置は、複数のデバイスによって途切れることなく切り換わって駆動される信号、すなわち、ＢＳＹ信号についての伝送技術であり、バスのレベルを判断しながら信号を伝送する。特許文献３記載の中継装置は、情報伝送フェーズについてはＩ／Ｏ信号をみれば転送方向がわかるので、この場合はバスのレベル判断等を行わずに、その分高速にデータ転送を行うものである。

また、中継伝送路を介して遠隔のＳＣＳＩバス同士を接続するための中継装置において、ＲＳＴ信号が中継伝送路から受信された場合これをそのままＳＣＳＩバスに伝送するようにしたもの(1)が提案されている。また、中継伝送路を介して遠隔のＳＣＳＩバス同士を接続するためのＳＣＳＩバス中継装置において、中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するために、データ信号は同期信号で一度同期を取り直して出力し、同期信号は所定時間Ｔｄだけ遅らせるようにしたもの(2)が提案されている。

この中継装置(2)において、Ｔｄの設定については、中継伝送路から連続して受信される同期信号に対して最初の信号については周波数精度の保証された第１のクロックを用いて測定した時間を、同期信号の受信に同期して発振を開始する第２のクロックで認識することによりＴｄを設定し、そのタイミングを記憶し、２番目以降の信号に対しては第２のクロックを用いて上記記憶したタイミングを再生してＴｄを設定する。

特開平４ー１０１５０号公報特開平４ー１０１５１号公報特開平４ー１０１５２号公報

上記中継装置(1)では、ＲＳＴ信号が中継伝送路から受信された場合これをそのままＳＣＳＩバスに伝送するので、中継伝送路からの信号受信経路にノイズがのった場合、それがＳＣＳＩバス側へ出力されてデバイス間の通信が誤ってリセットされることがある。

また、上記中継装置(2)では、所望のＴｄと実際に設定されるＴｄとの間には、まず第１のクロックにより時間を測定する際に第１のクロックの１周期分の誤差を生じ、さらに第１のクロックによる測定結果を第２のクロックで認識する際にも第１のクロックの１周期分の誤差を生ずる可能性がある。しかるに、Ｔｄは５５ｎｓ以上、７０ｎｓ以下という高精度な値に設定しなければならない。これを達成するためには、例えば所望のＴｄの値を５５ｎｓとして第１のクロックと第２のクロックのどちらか一方のクロックが１周期７．５ｎｓ以下（周波数１３３ＭＨｚ以上）である必要がある。ただし、これは最も簡素化して考えた場合であり、使用する素子の温度特性等を考慮すると、実際にはさらに高周波のクロックが要求される。したがって、回路を構成する素子としては、それに見合った高速動作の可能なものを使用しなければならなくなるが、一般にはこのような素子は、高価であり、かつ、消費電力が大きい。

本発明は、中継伝送路からの信号受信経路にノイズがのった場合でもそれがＳＣＳＩバス側へ出力されてデバイス間の通信が誤ってリセットされることを防止でき、コストを抑えて信頼性を向上させることができるＳＣＳＩバス中継装置を提供することを目的とする。

上記目的を達成するため、請求項１記載の発明は、ＳＣＳＩバスと中継伝送路との間で信号伝送を制御するＳＣＳＩバス中継装置において、前記中継伝送路から受信したＲＳＴ信号の信号幅を検出する信号幅検出手段と、この信号幅検出手段で検出した信号幅が所定幅より短かった場合には前記中継伝送路から受信したＲＳＴ信号が正規の信号ではないと判断して前記中継伝送路から受信したＲＳＴ信号の前記ＳＣＳＩバスへの伝送を遮断する信号伝送制御手段とを備えたものである。

請求項２記載の発明は、請求項１記載のＳＣＳＩバス中継装置において、前記信号幅検出手段で検出した信号幅が前記所定幅以上であった場合には前記中継伝送路から受信したＲＳＴ信号を前記信号幅検出手段による信号幅検出の間に遮断された分補償して前記ＳＣＳＩバスへ出力させる信号幅補償手段を備えたものである。

請求項３記載の発明は、ＳＣＳＩバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせ、前記中継伝送路から連続して受信される同期信号に対して最初の同期信号については周波数精度の保証された第１のクロックを用いて計測した時間を、同期信号の受信に同期して発振を開始する第２のクロックで認識することにより前記所定時間を設定し、該所定時間を記憶し、２番目以降の同期信号については前記記憶した時間を前記第２のクロックを用いて再生して前記所定時間として設定するＳＣＳＩバス中継装置において、前記第１のクロックとして位相の異なる複数のクロックを各々用いて前記中継伝送路からの同期信号の前記ＳＣＳＩバス側への出力開始のためのタイミング計測を独立に行ってこれらのタイミング計測結果の論理和をとり、この論理和を前記第２のクロックにより認識することによって前記中継伝送路からの同期信号の前記ＳＣＳＩバス側への出力開始のタイミングを設定する設定手段を備えたものである。

請求項４記載の発明は、ＳＣＳＩバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩバス中継装置において、前記中継伝送路から連続して受信される同期信号を前記ＳＣＳＩバス側へ出力するタイミングとして、最初の同期信号については周波数精度の保証された第１のクロックを用いて計測してこのタイミング計測結果を、同期信号の受信に同期して発振を開始する第２のクロックとしての位相の異なる複数のクロックによりそれぞれ認識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、２番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段を備えたものである。

請求項５記載の発明は、ＳＣＳＩバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩバス中継装置において、前記中継伝送路から連続して受信される同期信号を前記ＳＣＳＩバス側へ出力するタイミングとして、最初の同期信号については周波数精度の保証された第１のクロックとして位相の異なる複数のクロックを各々用いて独立に計測してこれらのタイミング計測結果の論理和をとり、この論理和を、同期信号の受信に同期して発振を開始する第２のクロックとしての位相の異なる複数のクロックによりそれぞれ認識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、２番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段を備えたものである。

請求項１記載の発明によれば、ＳＣＳＩバスと中継伝送路との間で信号伝送を制御するＳＣＳＩバス中継装置において、前記中継伝送路から受信したＲＳＴ信号の信号幅を検出する信号幅検出手段と、この信号幅検出手段で検出した信号幅が所定幅より短かった場合には前記中継伝送路から受信したＲＳＴ信号が正規の信号ではないと判断して前記中継伝送路から受信したＲＳＴ信号の前記ＳＣＳＩバスへの伝送を遮断する信号伝送制御手段とを備えたので、中継伝送路からの信号受信経路にノイズがのった場合でもそれがＳＣＳＩバス側へ出力されてデバイス間の通信が誤ってリセットされることを防止でき、ノイズ発生を防止するための設計や労力が不要になって開発期間の短縮等の効果が得られ、コストダウンを図ることができる。

請求項２記載の発明によれば、請求項１記載のＳＣＳＩバス中継装置において、前記信号幅検出手段で検出した信号幅が前記所定幅以上であった場合には前記中継伝送路から受信したＲＳＴ信号を前記信号幅検出手段による信号幅検出の間に遮断された分補償して前記ＳＣＳＩバスへ出力させる信号幅補償手段を備えたので、中継伝送路から受信したＲＳＴ信号の信号幅を信号幅検出手段により検出してもＲＳＴ信号の信号幅を損なうことなくＲＳＴ信号をＳＣＳＩバスへ伝送することができ、あらゆるシステムに適用することが可能になって市場における拡販性を増すことができる。

請求項３記載の発明によれば、ＳＣＳＩバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせ、前記中継伝送路から連続して受信される同期信号に対して最初の同期信号については周波数精度の保証された第１のクロックを用いて計測した時間を、同期信号の受信に同期して発振を開始する第２のクロックで認識することにより前記所定時間を設定し、該所定時間を記憶し、２番目以降の同期信号については前記記憶した時間を前記第２のクロックを用いて再生して前記所定時間として設定するＳＣＳＩバス中継装置において、前記第１のクロックとして位相の異なる複数のクロックを各々用いて前記中継伝送路からの同期信号の前記ＳＣＳＩバス側への出力開始のためのタイミング計測を独立に行ってこれらのタイミング計測結果の論理和をとり、この論理和を前記第２のクロックにより認識することによって前記中継伝送路からの同期信号の前記ＳＣＳＩバス側への出力開始のタイミングを設定する設定手段を備えたので、最初の同期信号について前記所定時間だけ遅延させるための手段を並列に設けたことにより、構成が簡単で比較的安価で消費電力の少ない素子を使って容易に前記所定時間の精度を上げることができ、コストを抑えることができる。

請求項４記載の発明によれば、ＳＣＳＩバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩバス中継装置において、前記中継伝送路から連続して受信される同期信号を前記ＳＣＳＩバス側へ出力するタイミングとして、最初の同期信号については周波数精度の保証された第１のクロックを用いて計測してこのタイミング計測結果を、同期信号の受信に同期して発振を開始する第２のクロックとしての位相の異なる複数のクロックによりそれぞれ認識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、２番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段を備えたので、第２のクロックの周波数の変動やばらつきを互いに補間することができて動作環境温度範囲を拡げて信頼性を向上させることができ、さらに請求項５記載の発明によれば、ＳＣＳＩバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩバス中継装置において、前記中継伝送路から連続して受信される同期信号を前記ＳＣＳＩバス側へ出力するタイミングとして、最初の同期信号については周波数精度の保証された第１のクロックとして位相の異なる複数のクロックを各々用いて独立に計測してこれらのタイミング計測結果の論理和をとり、この論理和を、同期信号の受信に同期して発振を開始する第２のクロックとしての位相の異なる複数のクロックによりそれぞれ認識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、２番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段を備えたので、より高精度で信頼性が高く前記所定時間を実現することができ、所望の所定時間と実際の所定時間との誤差を大幅に縮小することができ、可能な限り大きい信号幅の同期信号を安定に出力することができ、伝送系全体に要求されるパルス応答速度を軽減することができる。これによって、伝送系全体の設計が容易になり、コストダウンに大きく寄与できる。

図１は請求項１、２記載の発明の一実施形態例の制御回路を示す。

この実施形態例は、中継伝送路を介して遠隔のＳＣＳＩバス同士を接続するためのＳＣＳＩ中継装置であってＳＣＳＩバスと中継伝送路との間に設けられ、ＳＣＳＩバスと中継伝送路との間で信号伝送を制御する。ここに、中継伝送路は例えば全二重方式の並列光ファイバ（光バス）が用いられ、本実施形態例のＳＣＳＩバス中継装置は互いに接続するべき２つの半二重方式のＳＣＳＩバスと中継伝送路との各間に設けられる。ＳＣＳＩバスに本実施形態例は、ＳＣＳＩバスを構成する各信号線毎に図１に示すような制御回路２０を設けたものであり、図１において１〜１０は各部の信号を表わす。なお、以後の説明において、信号はすべて特にことわりがない限り正論理（高レベル“Ｈ”のときの論理を真、すなわち“１”）とする。中継伝送路からの光信号からなるＲＳＴ信号１は、光／電気変換器（Ｏ／Ｅ変換器）２１により受信されて電気信号２に変換され、信号幅検出回路２２及びオアゲートＯＲ１、ＯＲ２に入力される。

信号幅検出回路２２は、信号幅検出手段を構成していて光／電気変換器２１の出力信号２の信号幅（“Ｈ”の時間）を計測し、この信号２の信号幅が所定の幅以上であることを検出すると、出力信号１０を肯定する（“Ｈ”とする）。また、信号幅検出回路２２は、信号幅補償手段を兼ねており、出力信号１０を肯定すると、ＲＳＴ信号１の受信を終了して信号２が低レベル“Ｌ”になってから一定の時間Ｔｒｓｄだけ遅れて出力信号１０を“Ｌ”とする。ここに、Ｔｒｓｄは、信号２が“Ｈ”になってから出力信号１０が“Ｈ”になるまでの時間とする。

信号幅検出回路２２の出力信号１０は信号伝送制御手段を兼ねたアンド型のバスドライバＤＲに入力され、バスドライバＤＲの出力信号がＳＣＳＩバス上に出力される。したがって、信号幅検出回路２２の出力信号１０が“Ｈ”になることにより、信号２がバスドライバＤＲを通してＳＣＳＩバス上に出力される。

また、信号幅検出回路２２の出力信号１０がオアゲートＯＲ２にも入力され、オア回路ＯＲ２の出力信号がバスドライバＤＲに入力される。したがって、信号２が“Ｌ”になってもＳＣＳＩバスへの信号出力はすぐには終了せず、信号２が“Ｌ”になってからＴｒｓｄだけ遅れてＳＣＳＩバスへの信号出力が終了する。これにより、信号２のＳＣＳＩバスへ伝送されなかった先頭部分が補償される。また、信号２が上記所定の幅以下である場合には、信号幅検出回路２２が出力信号１０を“Ｌ”のままとし、信号２がバスドライバＤＲで遮断されてＳＣＳＩバス上には出力されない。

また、オアゲートＯＲ１の出力信号７はＤフリップフロップＤＦＦ１に入力され、ＤフリップフロップＤＦＦ１は高周波クロック９によりオアゲートＯＲ１の出力信号７をラッチする。ＤフリップフロップＤＦＦ１の出力信号８はノットゲートＮＯＴ１により反転されてアンドゲートＡＮＤ１に入力される。また、ＳＣＳＩバスからの信号はバスレシーバＲＣにより受信され、このバスレシーバＲＣの出力信号４はアンドゲートＡＮＤ１に入力される。

また、ＤフリップフロップＤＦＦ１の出力信号８及びバスレシーバＲＣの出力信号４はアンドゲートＡＮＤ２に入力され、このアンドゲートＡＮＤ２の出力信号はオアゲートＯＲ１に入力される。したがって、ＤフリップフロップＤＦＦ１は、光／電気変換器２１の出力信号２が“Ｈ”になっているとき、ＤフリップフロップＤＦＦ１の出力信号８及びバスレシーバＲＣの出力信号４の両方が同時に“Ｈ”になっているときに出力信号８が“Ｈ”となる。バスレシーバＲＣの出力信号４は、ＤフリップフロップＤＦＦ１の出力信号８が“Ｌ”になっているときにノットゲートＮＯＴ１の出力信号によりアンドゲートＡＮＤ１を通過し、電気／光変換器（Ｅ／Ｏ変換器）２３により光信号に変換されて中継伝送路へ出力される。

図２は上記信号幅検出回路２２の構成を示す。信号幅検出回路２２は遅延回路２４、アンドゲートＡＮＤ３、ＡＮＤ４、オアゲートＯＲ３及びＤフリップフロップＤＦＦ２により構成され、遅延回路２４は光／電気変換器２１の出力信号２をＴｒｓｄだけ遅延させて出力信号１１としてアンドゲートＡＮＤ３、ＡＮＤ４に出力する。中継伝送路からＲＳＴ信号を受信していなくて光／電気変換器２１の出力信号２が“Ｌ”になっている状態においては、ＤフリップフロップＤＦＦ２の非反転出力端子ＱからアンドゲートＡＮＤ３への出力信号が“Ｌ”になり、ＤフリップフロップＤＦＦ２の反転出力端子ＱＢからアンドゲートＡＮＤ４への出力信号が“Ｈ”になっている。

中継伝送路からＲＳＴ信号を受信して光／電気変換器２１の出力信号２が“Ｈ”になると、それよりＴｒｓｄだけ遅れて遅延回路２４の出力信号１１が“Ｈ”になる。そうすると、アンドゲートＡＮＤ４の出力信号が“Ｈ”になり、このアンドゲートＡＮＤ４の出力信号はオアゲートＯＲ３を通してＤフリップフロップＤＦＦ２に入力される。ただし、光／電気変換器２１の出力信号２の信号幅がＴｒｓｄ以下であると、遅延回路２４の出力信号１１とＤフリップフロップＤＦＦ２の反転出力端子ＱＢからの出力信号とが同時に“Ｈ”になることはないから、アンドゲートＡＮＤ４の出力信号が“Ｈ”になることはない。

ＤフリップフロップＤＦＦ２はオアゲートＯＲ３からの入力信号を高周波クロック９によりラッチする。ＤフリップフロップＤＦＦ２は、オアゲートＯＲ３からの入力信号が“Ｈ”になると、非反転出力端子ＱからアンドゲートＡＮＤ３への出力信号が“Ｈ”に遷移し、反転出力端子ＱＢからアンドゲートＡＮＤ４への出力信号が“Ｌ”に遷移する。

したがって、光／電気変換器２１の出力信号２が“Ｌ”になってもＤフリップフロップＤＦＦ２の出力信号はすぐには遷移せず、光／電気変換器２１の出力信号２が“Ｌ”になってからＴｒｓｄだけ遅延してＤフリップフロップＤＦＦ２の非反転出力端子Ｑからの出力信号が“Ｌ”に遷移し、ＤフリップフロップＤＦＦ２の反転出力端子ＱＢからの出力信号が“Ｈ”に遷移する。フリップフロップＤＦＦ２の非反転出力端子Ｑからの出力信号は信号幅検出回路２２の出力信号１０として出力される。

このように本実施形態例は、請求項１記載の発明の実施形態例であって、ＳＣＳＩバスと中継伝送路との間で信号伝送を制御するＳＣＳＩバス中継装置において、中継伝送路から受信したＲＳＴ信号の信号幅を検出する信号幅検出手段としての信号幅検出回路２２と、この信号幅検出手段２２で検出した信号幅が所定幅より短かった場合には中継伝送路から受信したＲＳＴ信号が正規の信号ではないと判断して中継伝送路から受信したＲＳＴ信号のＳＣＳＩバスへの伝送を遮断する信号伝送制御手段としてのアンド型のバスドライバＤＲとを備えたので、中継伝送路からの信号受信経路にノイズがのった場合でもそれがＳＣＳＩバス側へ出力されてデバイス間の通信が誤ってリセットされることを防止でき、ノイズ発生を防止するための設計や労力が不要になって開発期間の短縮等の効果が得られ、コストダウンを図ることができる。

また、本実施形態例は、請求項２記載の発明の実施形態例であって、請求項１記載のＳＣＳＩバス中継装置において、信号幅検出手段２２で検出した信号幅が所定幅以上であった場合には中継伝送路から受信したＲＳＴ信号を信号幅検出手段２２による信号幅検出の間に遮断された分補償してＳＣＳＩバスへ出力させる信号幅補償手段としての信号幅検出回路２２を備えたので、中継伝送路から受信したＲＳＴ信号の信号幅を信号幅検出手段により検出してもＲＳＴ信号の信号幅を損なうことなくＲＳＴ信号をＳＣＳＩバスへ伝送することができ、あらゆるシステムに適用することが可能になって市場における拡販性を増図３は請求項３記載の発明の一実施形態例の一部を示す。この実施形態例は、中継伝送路を介して遠隔のＳＣＳＩバス同士を接続するためのＳＣＳＩバス中継装置であってＳＣＳＩバスと中継伝送路との間に設けられ、ＳＣＳＩバスと中継伝送路との間で信号伝送を制御する。ここに、中継伝送路は例えば全二重方式の並列光ファイバ（光バス）が用いられ、本実施形態例のＳＣＳＩバス中継装置は互いに接続するべき２つの半二重方式のＳＣＳＩバスと中継伝送路との各間に設けられる。ＳＣＳＩバスにはそれぞれデバイスが接続される。本実施形態例は、中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するために、中継伝送路からのデータ信号をパルス幅歪補正回路にて同期信号で一度同期を取り直すとともに、中継伝送路からの同期信号を図３に示すようなリタイミング回路にて所定時間だけ遅らせるものである。

このリタイミング回路においては、中継伝送路からの同期信号ＳＴＢは、ＳＣＳＩバス上のＩ／Ｏ信号が肯定されている場合には転送要求信号としてのＲＥＱ信号であり、ＳＣＳＩバス上のＩ／Ｏ信号が否定されている場合には応答信号としてのＡＣＫ信号である。タイマー回路３１は、中継伝送路からの同期信号ＳＴＢが入力されると、周波数精度の保証された第１のクロックＳＣＬＫを用いて時間計測を開始し、第１のクロックＳＣＬＫをカウントすることによって時間を計測する。

そして、タイマー回路３１は、まず、計測時間が６０ｎｓになると出力信号Ｔ６を肯定し、計測時間が１５０ｎｓになると出力信号Ｔ１５を肯定し、さらに計測時間がＴＥｎｓ（ＴＥ＞１５０ｎｓ）になると出力信号ＴＥを肯定する。なお、タイマー回路３１は、出力信号Ｔ６、Ｔ１５、ＴＥをすべて肯定すると、初期化されるまでその状態を保持する。

コントロール回路３２は、中継伝送路からの同期信号ＳＴＢが入力されると、出力信号ＯＳＣＥＮを肯定する。ここで、コントロール回路３２の出力信号ＣＴＥＮはすでに肯定されている。発振回路３３は、コントロール回路３２の出力信号ＯＳＣＥＮが入力され、この信号ＯＳＣＥＮが肯定されると起動して発振することにより、中継伝送路からの同期信号ＳＴＢの受信に同期して発振を開始する。発振回路３３は、起動すると、すぐに発振して第２のクロックＣＬＫを出力しはじめる。

カウンタ３４は、コントロール回路３２の出力信号ＣＴＥＮが肯定されて発振回路３３から第２のクロックＣＬＫが入力されるとその第２のクロックＣＬＫをカウントし、そのカウント値ＣＤ（ｎ）を並列に出力する。このカウンタ３４のカウント値ＣＤ（ｎ）は発振回路３３からの第２のクロックＣＬＫによりメモリ３５に書き込まれる。メモリ３５は、出力回路３６の出力信号ＳＴＢＤが入力され、この信号ＳＴＢＤが肯定されるまで発振回路３３からの第２のクロックＣＬＫが入力される度毎にカウンタ３４のカウント値ＣＤ（ｎ）が上書きされる。メモリ３５は、出力回路３６の出力信号ＳＴＢＤが肯定されると、その時点の値を保持する。

メモリ３５に書き込まれた値は比較回路３７にてカウンタ３４のカウント値ＣＤ（ｎ）と常時比較され、メモリ３５に書き込まれた値とカウンタ３４のカウント値ＣＤ（ｎ）とが一致すると、その一致した期間だけ比較回路３７の出力信号ＭＴＣＨが肯定される。ここに、出力回路３６の出力信号ＳＴＢＤが肯定されると、コントロール回路３２が出力信号ＯＳＣＥＮを否定した後に、カウンタ３４のカウント値ＣＤ（ｎ）が発振回路３３からの第２のクロックＣＬＫによりメモリ３５に上書きされ、メモリ３５に書き込まれた値とカウンタ３４のカウント値ＣＤ（ｎ）とが一致する。

出力回路３６は、中継伝送路からの同期信号ＳＴＢが入力され、この同期信号ＳＴＢが最初の同期信号であるときにはタイマー回路３１の出力信号Ｔ６を発振回路３３からの第２のクロックＣＬＫにより認識して上記所定時間を設定し出力信号ＳＴＢＤを肯定し、中継伝送路からの同期信号ＳＴＢが２番目以降の同期信号であるときには比較回路３７の出力信号ＭＴＣＨを発振回路３３からの第２のクロックＣＬＫにより認識して出力信号ＳＴＢＤを肯定する。

コントロール回路３２は、出力回路３６の出力信号ＳＴＢＤが肯定されると、出力信号ＯＳＣＥＮ、ＣＴＥＮをともに否定する。ただし、コントロール回路３２は、出力信号ＯＳＣＥＮ、ＣＴＥＮを初期化してからカウンタ３４を初期化するのに十分な時間が経過した後に出力信号ＣＴＥＮを肯定状態に戻す。また、コントロール回路３２は、出力信号ＯＳＣＥＮについては次の同期信号ＳＴＢが入力されるまで肯定しない。

出力回路３６は、次のいずれかの場合（１）、（２）が発生すると、出力信号ＳＴＢＤを否定する。
（１）タイマー回路３１の出力信号Ｔ１５が肯定される前に次の同期信号ＳＴＢが入力された場合
（２）タイマー回路３１の出力信号Ｔ１５が肯定され、かつ、中継伝送路からの同期信号ＳＴＢが否定された場合
また、出力回路３６は、タイマー回路３１の出力信号ＴＥが肯定されると、次に入力される同期信号ＳＴＢを最初の同期信号として発振回路３３からの第２のクロックＣＬＫにより認識して出力信号ＳＴＢＤを肯定する。メモリ３５は、タイマー回路３１の出力信号ＴＥが肯定されると、新たにカウンタ３４のカウント値ＣＤ（ｎ）の上書きが可能となる。また、タイマー回路３１は、出力信号ＴＥにより自身をリセットする。

この結果、中継伝送路から連続して受信される同期信号ＳＴＢに対して最初の同期信号についてはタイマー回路３１にて周波数精度の保証された第１のクロックＳＣＬＫを用いて計測した時間（出力信号Ｔ６）を出力回路３６にて発振回路３３からの第２のクロックＣＬＫで認識することにより上記所定時間を設定し、その所定時間はメモリ３５に記憶することになる。また、２番目以降の同期信号についてはメモリ３５に書き込まれた値とカウンタ３４のカウント値ＣＤ（ｎ）とを比較回路３７で比較してその出力信号ＭＴＣＨを出力回路３６にて発振回路３３からの第２のクロックＣＬＫで認識して上記所定時間を設定することにより、メモリ３５に記憶した時間を第２のクロックＣＬＫを用いて再生して上記所定時間として設定することになる。したがって、タイマー回路３１、コントロール回路３２、発振回路３３、カウンタ３４、メモリ３５、出力回路３６、比較回路３７は上記所定時間を設定する設定手段を構成する。

図４は、上記タイマー回路３１の構成を示す。タイマー回路３１は複数のタイマー回路３１１、３１２と、オアゲートＯＲ４〜ＯＲ６により構成される。タイマー回路３１１は、中継伝送路からの同期信号ＳＴＢが入力されると、周波数精度の保証された第１のクロックＳＣＬＫを用いて時間計測を開始し、第１のクロックＳＣＬＫをカウントすることによって時間を計測する。

そして、タイマー回路３１１は、まず、計測時間が６０ｎｓになると出力信号Ｔ６１を肯定し、計測時間が１５０ｎｓになると出力信号Ｔ１５１を肯定し、さらに計測時間がＴＥｎｓ（ＴＥ１＞１５０ｎｓ）になると出力信号ＴＥ１を肯定する。なお、タイマー回路３１１は、出力信号Ｔ６１、Ｔ１５１、ＴＥ１をすべて肯定すると、初期化されるまでその状態を保持する。

また、タイマー回路３１２は、中継伝送路からの同期信号ＳＴＢが入力されると、周波数精度の保証された第１のクロックＳＣＬＫ２（第１のクロックＳＣＬＫに対して位相が１８０度異なる同一周波数のクロック）を用いて時間計測を開始し、第１のクロックＳＣＬＫ２をカウントすることによって時間を計測する。そして、タイマー回路３１２は、まず、計測時間が６０ｎｓになると出力信号Ｔ６２を肯定し、計測時間が１５０ｎｓになると出力信号Ｔ１５２を肯定し、さらに計測時間がＴＥｎｓ（ＴＥ２＞１５０ｎｓ）になると出力信号ＴＥ２を肯定する。なお、タイマー回路３１２は、出力信号Ｔ６２、Ｔ１５２、ＴＥ２をすべて肯定すると、初期化されるまでその状態を保持する。

タイマー回路３１１、３１２の出力信号Ｔ６１、Ｔ６２はオアゲートＯＲ４を通して出力信号Ｔ６として出力され、タイマー回路３１１、３１２の出力信号Ｔ１５１、Ｔ１５２はオアゲートＯＲ５を通して出力信号Ｔ１５として出力され、タイマー回路３１１、３１２の出力信号ＴＥ１、ＴＥ２はオアゲートＯＲ６を通して出力信号ＴＥとして出力される。

したがって、タイマー回路３１１、３１２にて第１のクロックとして位相の異なる複数のクロックＳＣＬＫ、ＳＣＬＫ２を各々用いて中継伝送路からの同期信号ＳＴＢのＳＣＳＩバス側への出力開始のためのタイミング計測を独立に行ってこれらのタイミング計測結果の論理和をオアゲートＯＲ４〜ＯＲ６でとり、この論理和を出力回路３６で第２のクロックＣＬＫにより認識することによって中継伝送路からの同期信号のＳＣＳＩバス側への出力開始のタイミングを設定することになる。

このように、本実施形態例は、請求項３記載の発明であって、ＳＣＳＩバスと中継伝送路との間に設けられ、中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号はパルス幅歪補正回路で同期信号で一度同期を取り直して同期信号はリタイミング回路で所定時間だけ遅らせ、中継伝送路から連続して受信される同期信号に対して最初の同期信号についてはタイマー回路３１で周波数精度の保証された第１のクロックＳＣＬＫを用いて計測した時間を、出力回路３６にて同期信号の受信に同期して発振を開始する発振回路３３からの第２のクロックで認識することにより前記所定時間を設定し、該所定時間をメモリ３５で記憶し、２番目以降の同期信号については前記記憶した時間を前記第２のクロックを用いて再生して前記所定時間として設定するＳＣＳＩバス中継装置において、タイマー回路３１で第１のクロックとして位相の異なる複数のクロックを各々用いて中継伝送路からの同期信号のＳＣＳＩバス側への出力開始のためのタイミング計測を独立に行ってこれらのタイミング計測結果の論理和をオアゲートＯＲ４〜ＯＲ６でとり、出力回路３６でその論理和を第２のクロックにより認識することによって中継伝送路からの同期信号のＳＣＳＩバス側への出力開始のタイミングを設定する設定手段としてのタイマー回路３１、コントロール回路３２、発振回路３３、カウンタ３４、メモリ３５、出力回路３６、比較回路３７を備えたので、最初の同期信号について前記所定時間だけ遅延させるための手段３１１，３１２を並列に設けたことにより、構成が簡単で比較的安価で消費電力の少ない素子を使って容易に前記所定時間の精度を上げることができ、コストを抑えることができる。

図５は請求項３、４、５記載の発明の一実施形態例の一部を示す。この実施形態例では、上述した請求項３記載の発明の実施形態例において、カウンタ３４、メモリ３５、出力回路３６、比較回路３７からなる回路と同じ構成の同期回路３８、３９と、オアゲート４０が設けられ、コントロール回路３２は中継伝送路からの同期信号ＳＴＢが“Ｈ”になると出力信号ＯＳＣＥＮを肯定する。

発振回路３３は、コントロール回路３２の出力信号ＯＳＣＥＮが肯定されることにより起動してすぐに第２のクロックＣＬＫとして２つのクロックＣＬＫ１、ＣＬＫ２の出力を開始する。このクロックＣＬＫ１、ＣＬＫ２は同一周波数で位相が互いに１８０度異なるものである。各同期回路３８、３９は、それぞれ発振回路３３からの第２のクロックＣＬＫ１、ＣＬＫ２により上述した請求項３記載の発明の実施形態例におけるカウンタ３４、メモリ３５、出力回路３６、比較回路３７からなる回路と同様に動作して出力信号ＳＴＢＤ１、ＳＴＢＤ２を肯定する。

同期回路３８、３９の出力信号ＳＴＢＤ１、ＳＴＢＤ２はオアゲート４０により論理和がとられて出力信号ＳＴＢＤとして出力される。これにより、出力信号ＳＴＢＤは同期回路３８、３９の出力信号ＳＴＢＤ１、ＳＴＢＤ２のうち早く肯定された方の出力信号のタイミングで肯定される。なお、コントロール回路３２は同期回路３８、３９の出力信号ＳＴＢＤ１、ＳＴＢＤ２がともに肯定された時点で出力信号ＯＳＣＥＮ、ＣＴＥＮをともに否定する。本実施形態例のその他の点は上述した請求項３記載の発明の実施形態例と同様である。

したがって、同期回路３８、３９がそれぞれ発振回路３３からの第２のクロックＣＬＫ１、ＣＬＫ２により動作して出力信号ＳＴＢＤ１、ＳＴＢＤ２を肯定することにより、素子の温度特性やロットばらつきなどで周波数変動が比較的大きい第２のクロックＣＬＫとして位相の異なる複数のクロックＣＬＫ１、ＣＬＫ２を用いて信頼性の高い回路を実現することができ、第２のクロックＣＬＫ１、ＣＬＫ２の周波数の変動やばらつきを互いに補間することができて動作環境温度範囲を拡げて信頼性を向上させることができ、さらに、使用できる素子が増えてコストダウンを図ることができる。

このように、本実施形態例は、請求項４記載の発明の実施形態例であって、ＳＣＳＩバスと中継伝送路との間に設けられ、中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号はパルス幅歪補正回路にて同期信号で一度同期を取り直して同期信号はリタイミング回路で所定時間だけ遅らせるＳＣＳＩバス中継装置において、中継伝送路から連続して受信される同期信号をＳＣＳＩバス側へ出力するタイミングとして、最初の同期信号についてはタイマー回路３１で周波数精度の保証された第１のクロックを用いて計測して同期回路３８、３９にてそのタイミング計測結果を、同期信号の受信に同期して発振を開始する第２のクロックとしての位相の異なる複数のクロックＣＬＫ１、ＣＬＫ２によりそれぞれ認識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、２番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段としてのタイマー回路３１、コントロール回路３２、発振回路３３、同期回路３８、３９を備えたので、第２のクロックＣＬＫ１、ＣＬＫ２の周波数の変動やばらつきを互いに補間することができて動作環境温度範囲を拡げて信頼性を向上させることができ、さらに、使用できる素子が増えてコストダウンを図ることができる。

また、本実施形態例は、請求項５記載の発明の実施形態例であって、ＳＣＳＩバスと中継伝送路との間に設けられ、中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号はパルス幅歪補正回路にて同期信号で一度同期を取り直して同期信号はリタイミング回路で所定時間だけ遅らせるＳＣＳＩバス中継装置において、中継伝送路から連続して受信される同期信号をＳＣＳＩバス側へ出力するタイミングとして、最初の同期信号についてはタイマー回路３１で周波数精度の保証された第１のクロックとして位相の異なる複数のクロックＳＣＬＫ、ＳＣＬＫ２を各々用いて独立に計測してこれらのタイミング計測結果の論理和をとり、同期回路３８、３９でその論理和を、同期信号の受信に同期して発振を開始する第２のクロックとしての位相の異なる複数のクロックＣＬＫ１、ＣＬＫ２によりそれぞれ認識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、２番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段としてのタイマー回路３１、コントロール回路３２、発振回路３３、同期回路３８、３９を備えたので、請求項３記載の発明と請求項４記載の発明の機能を設けたことになって、より高精度で信頼性が高く前記所定時間を実現することができる。このため、所望の所定時間と実際の所定時間との誤差を大幅に縮小することができ、所定時間を例えば５５ｎｓに設定するとデータ転送速度が最高の１０Ｍｂｐｓ／ｃｈ．のときでも同期信号の信号幅を４５ｎｓに極力近い値にすることができる。すなわち、可能な限り大きい信号幅の同期信号を安定に出力することができ、伝送系全体に要求されるパルス応答速度を軽減することができる。これによって、伝送系全体の設計が容易になり、コストダウンに大きく寄与できる。

請求項１、２記載の発明の一実施形態例の制御回路を示すブロック図である。同実施形態例における信号幅検出回路の構成を示す図である。請求項３記載の発明の一実施形態例の一部を示すブロック図である。同実施形態例におけるタイマー回路の構成を示すブロック図である。請求項３、４、５記載の発明の一実施形態例の一部を示すブロック図である。

符号の説明

２２信号幅検出回路
ＤＲバスドライバ
ＯＲ２、ＯＲ４〜ＯＲ６、４０オアゲート
３１、３１１、３１２タイマー回路
３２コントロール回路
３３発振回路
３４カウンタ
３５メモリ
３６出力回路
３７比較回路
３８、３９同期回路

Claims

ＳＣＳＩバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせ、前記中継伝送路から連続して受信される同期信号に対して最初の同期信号については周波数精度の保証された第１のクロックを用いて計測した時間を、同期信号の受信に同期して発振を開始する第２のクロックで認識することにより前記所定時間を設定し、該所定時間を記憶し、２番目以降の同期信号については前記記憶した時間を前記第２のクロックを用いて再生して前記所定時間として設定するＳＣＳＩバス中継装置において、前記第１のクロックとして位相の異なる複数のクロックを各々用いて前記中継伝送路からの同期信号の前記ＳＣＳＩバス側への出力開始のためのタイミング計測を独立に行ってこれらのタイミング計測結果の論理和をとり、この論理和を前記第２のクロックにより認識することによって前記中継伝送路からの同期信号の前記ＳＣＳＩバス側への出力開始のタイミングを設定する設定手段を備えたことを特徴とするＳＣＳＩバス中継装置。
ＳＣＳＩバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩバス中継装置において、前記中継伝送路から連続して受信される同期信号を前記ＳＣＳＩバス側へ出力するタイミングとして、最初の同期信号については周波数精度の保証された第１のクロックを用いて計測してこのタイミング計測結果を、同期信号の受信に同期して発振を開始する第２のクロックとしての位相の異なる複数のクロックによりそれぞれ認識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、２番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段を備えたことを特徴とするＳＣＳＩバス中継装置。
ＳＣＳＩバスと中継伝送路との間に設けられ、前記中継伝送路を通して伝送される過程で生じたデータ信号と同期信号との間のスキューを補正するべくデータ信号は同期信号で一度同期を取り直して同期信号は所定時間だけ遅らせるＳＣＳＩバス中継装置において、前記中継伝送路から連続して受信される同期信号を前記ＳＣＳＩバス側へ出力するタイミングとして、最初の同期信号については周波数精度の保証された第１のクロックとして位相の異なる複数のクロックを各々用いて独立に計測してこれらのタイミング計測結果の論理和をとり、この論理和を、同期信号の受信に同期して発振を開始する第２のクロックとしての位相の異なる複数のクロックによりそれぞれ認識し、これらの認識したタイミング計測結果のうち最も早いタイミングを設定し、このタイミングを記憶し、２番目以降の同期信号については前記記憶したタイミングを再生して設定する設定手段を備えたことを特徴とするＳＣＳＩバス中継装置。