JP2004199220A - デジタル信号処理装置及びダウンロード方法 - Google Patents
デジタル信号処理装置及びダウンロード方法 Download PDFInfo
- Publication number
- JP2004199220A JP2004199220A JP2002364611A JP2002364611A JP2004199220A JP 2004199220 A JP2004199220 A JP 2004199220A JP 2002364611 A JP2002364611 A JP 2002364611A JP 2002364611 A JP2002364611 A JP 2002364611A JP 2004199220 A JP2004199220 A JP 2004199220A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital signal
- download
- signal processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
- Detection And Correction Of Errors (AREA)
- Microcomputers (AREA)
Abstract
【課題】プログラムやデータを短時間に高い信頼性でダウンロードできるデジタル信号処理装置を提供する。
【解決手段】デジタル信号処理装置は、外部プロセッサ1によって、外部メモリ2に格納されたデジタル信号処理プログラムやデータと予め作成付与される検査コードとが、内蔵のプログラムメモリ7およびデータメモリ8にダウンロードされ、所定のデータ数ダウンロードされた時に、検査コード生成回路14の検査コードと、ダウンロードされた予め作成付与された検査コードとを比較回路15で比較し、比較結果を出力する。
【選択図】 図1
【解決手段】デジタル信号処理装置は、外部プロセッサ1によって、外部メモリ2に格納されたデジタル信号処理プログラムやデータと予め作成付与される検査コードとが、内蔵のプログラムメモリ7およびデータメモリ8にダウンロードされ、所定のデータ数ダウンロードされた時に、検査コード生成回路14の検査コードと、ダウンロードされた予め作成付与された検査コードとを比較回路15で比較し、比較結果を出力する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、デジタル信号処理装置に係り、そのダウンロードにおける信頼性向上に係る技術に関するものである。
【0002】
【従来の技術】
最近の電子機器は、高速化と低消費電力化を実現するため、専用の信号処理回路とソフトウェアによる信号処理を柔軟に組み合わせて設計されている。ソフトウェアによる信号処理も、汎用プロセッサだけでなく、デジタル信号処理装置による方法も盛んに利用されている。さらに、電子機器の高機能化に伴い、その機能を実現するデジタル信号処理装置のアプリケーションプログラムも増加する傾向にある。
【0003】
従来、デジタル信号処理装置の実行アプリケーションプログラムは、デジタル信号処理装置の内部ROM(Read Only Memory)に格納しておき、外部からの制御により実行アプリケーションを切り換えていた。このようなデジタル信号処理装置では、実行アプリケーションの増加に伴って、内部ROMの容量が増加して、製造コストが増加する問題が生じていた。
【0004】
そのため、近年ではアプリケーションプログラムを外部メモリに格納することにより内部ROMの容量を減らして製造コストを低減した図4に示すようなデジタル信号処理装置が一般的となっている。このデジタル信号処理装置101では、アプリケーションプログラムコードは外部メモリ102に格納され、外部プロセッサ103が実行するアプリケーションに従って、インターフェース回路104を介して、外部メモリ102からデジタル信号処理装置101の内部プログラムメモリ105に実行プログラムを、また内部データメモリ106に制御パラメータなどのデータを、それぞれダウンロードする。
【0005】
そして、外部プロセッサ103が、プログラムとデータをダウンロードした後、デジタル信号処理装置101のDSP(Digital Signal Processor)コア107にプログラム実行を指示し、この指示に基づいてデジタル信号処理装置101が、所望のデジタル信号処理を行うシステムとなっている。
【0006】
しかしながら、このようなデジタル信号処理装置では、外部メモリから内部メモリへのダウンロードする場合に、ノイズなどによるデータエラーの発生で誤ったプログラムコードやデータがデジタル信号処理装置に書き込まれる問題がある。
【0007】
このような問題を解決するために外部プロセッサによってダウンロード後にプログラムコードを読み出してダウンロードしたコードとの一致を確認することで信頼性の高めるようにしたプログラムのダウンロード回路が提案されている(特許文献1参照。)。
【0008】
しかし、上記提案の回路では、ダウンロード毎にプログラムコードの書き込みと読み出しを行う必要があり、高機能な処理のためにアプリケーションプログラムコードが大規模化して、内部プログラムメモリに複数回に分けてアプリケーションコードをダウンロードして処理したり、また複数のデジタル信号処理を連続的に行うために内部プログラムメモリに複数のプログラムを高速に切り替えダウンロードして処理するなどのときに、ダウンロードに時間がかかり、ダウンロード時間がデジタル信号処理時間のオーバーヘッドとなる問題がある。
【0009】
【特許文献1】
特開平2−213968号公報(第3頁、図1)
【0010】
【発明が解決しようとする課題】
従来のデジタル信号処理装置においては、システムの高機能化に対応してアプリケーションプログラムコードの増加にともなう、ダウンロードのデータ量の増加により、ダウンロード時にノイズなどによるデータエラーの発生で誤ったプログラムコードやデータが書き込まれて装置が誤動作するという問題と、信頼性向上のためにダウンロード時間が長くなる問題がある。
【0011】
本発明は、上記問題を解決するためになされたもので、ダウンロード時間を短縮するとともにダウンロード時の誤書き込みを防止し、応答が高速で信頼性の高いデジタル信号処理装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明のデジタル信号処理装置は、書き込み可能なメモリと、外部プロセッサによって外部のメモリに保存されたデータと予め与えられた検査コードとが入力されるダウンロードインターフェース部と、前記入力されたデータを前記書き込み可能なメモリに書き込む手段と、前記ダウンロードインターフェース部のデータから検査コードを生成する生成手段と、前記生成手段により生成した検査コードと前記ダウンロードインターフェース部の予め与えられた検査コードとを比較する比較手段と、前記比較手段の結果をダウンロードインターフェース部に供給する手段とを備えたことを特徴とする。
【0013】
また、本発明のデジタル信号処理装置のダウンロード方法は、デジタル信号処理装置内における書き込み可能なメモリのダウンロード対象領域情報を設定するステップと、外部メモリに格納されたダウンロードデータと予め検査コード作成規則に従って作成された検査コードとがダウンロードインターフェース部に順次書き込まれるステップと、前記書き込まれたデータがダウンロードデータのときは、前記書き込み可能なメモリと検査コード生成回路にデータを順次書き込むステップと、前記書き込まれたデータが前記検査コード作成規則に従って作成された検査コードのときは、前記検査コード生成回路により生成された検査コードと比較するステップと、前記比較した結果が一致しないときは所定回数前記ダウンロード対象領域情報を設定するステップからの手順を一定回数繰り返すステップとを有することを特徴とする。
【0014】
本発明によれば、ダウンロード時に、ダウンロードデータの検査が可能で、応答が高速で、信頼性の高いデジタル信号処理装置を提供することができる。
【0015】
【発明の実施の形態】
以下、図1乃至図3を参照して本発明の実施の形態を説明する。
【0016】
図1は、本発明の実施の形態に係るデジタル信号処理装置を含む情報処理装置のシステムブロック図である。
【0017】
図1に示すように、情報処理装置は、情報処理装置全体の動作を制御する外部プロセッサ1とデジタル信号処理プログラムを格納した外部メモリ2と外部プロセッサ1によってデジタル信号処理プログラムがダウンロードされてデジタル信号処理を行うデジタル信号処理装置3を主要な構成要素とし、外部プロセッサ1と外部メモリ2とデジタル信号処理装置3は、外部アドレスバス4と、外部データバス5と、図示略の制御信号で接続される。
【0018】
また、図示しないが、情報処理装置は、システム仕様により、アナログ信号処理回路などが周辺回路として外部プロセッサ1やデジタル信号処理装置3に接続されてなり、例えば、アナログ信号で入出力される画像データや音声データを記録再生する場合にアナログデジタル変換だけでなく、符号化復号化などのデジタル信号処理をデジタル信号処理装置3で行うことで記録データ量の圧縮が実現されて、小型で高性能な情報処理装置となる。
【0019】
そして、本発明のデジタル信号処理装置3は、DSPコア6と、プログラムメモリ7と、データメモリ8と、ダウンロードインターフェース部9と制御回路および周辺制御回路(以下、単に制御回路と称す)10から構成される。DSPコア6とプログラムメモリ7とデータメモリ8とダウンロードインターフェース部9は、内部アドレスバス11と内部データバス12でそれぞれ接続される。
【0020】
制御回路10は、DSPコア6、プログラムメモリ7、データメモリ8、ダウンロードインターフェース部9の動作を制御し、さらに、デジタル信号処理装置3に接続される図示略の外部のアナログ信号処理回路などとの間のデータ入出力を制御する。
【0021】
ダウンロードインターフェース部9は、ホストインターフェース13と検査コード生成回路14と比較回路15から構成される。そして、ホストインターフェース13には、図2に一部が示されている複数のレジスタ21、22、23、24、25があり、それらレジスタ21、22、23、24、25は、外部プロセッサ1とDSPコア6から読み書きでき、更に、制御回路10との間で制御や状況データを入出力でき、外部プロセッサ1とデジタル信号処理装置3のデータ入出力などのインターフェース機能を実現している。
【0022】
検査コード生成回路14は、ホストインターフェース13がプログラムメモリ7やデータメモリ8にデータ書き込みする時にデータを入力して検査コードを生成保存する。
【0023】
比較回路15は、検査コード生成回路14に保存されたデータと、ホストインターフェース13より内部データバス12を介して入力されたデータとを比較して2つの入力データの一致を検査するための回路で、比較結果は信号線16を介して、ホストインターフェース13のレジスタに書き込まれる。
【0024】
検査コード生成回路14は、検査コードとしてCRCコードを用いた場合、シフトレジスタと排他的論理和回路などによって構成でき、比較回路15は、2つのデータ入力の一致を検査する回路であるので、この2つの回路を設けることでデジタル信号処理装置3に追加される回路規模は十分小さく構成できる。
【0025】
次に、外部メモリ2からデジタル信号処理装置3のプログラムメモリ7へのダウンロードの処理手順を、図2と図3を参照して説明する。
【0026】
まず、外部プロセッサ1は、ステップ31で、アドレス0010H(16進表示)のホストインターフェース13のDSP制御レジスタ21に、DSP停止データ(例えば、停止フラッグビットがHigh“1”のデータ)を書き込み設定する。このDSP停止データに基づいて、DSPコア6が停止され、ホストインターフェース13は、内部アドレスバス11と内部データバス12のアクセス権を確保する。
【0027】
次いで、外部プロセッサ1は、ステップ32で、アドレス0012Hのプログラムメモリ転送先設定レジスタ23に、ダウンロードするプログラムの先頭アドレス値を書き込み設定し、またアドレス0013Hのプログラムメモリ転送数設定レジスタ24に転送数の値を書き込み、ダウンロード時の転送回数を設定する。転送回数は、プログラムコードとエラー検出コードのメモリ容量を、一回の転送データサイズで除算したものである。例えば、プログラムコードが2000バイトで、エラー検出コードが2バイトで、一回の転送データサイズが2バイトの時は、転送数は1001となる。
【0028】
次いで、外部プロセッサ1は、ステップ33で、外部メモリ2よりダウンロードするプログラムコードを読み込む。外部メモリ2には、プログラムコードが記憶されたブロックに引き続き、あらかじめプログラム作成時に作成した検査コードが連続して記憶されている。
【0029】
次いで、外部プロセッサ1は、ステップ34で、アドレス0014Hのプログラムメモリ書き込みレジスタ25にプログラムコードを書き込む。
【0030】
プログラムメモリ書き込みレジスタ25にプログラムコードが書き込まれると、ダウンロードインターフェース部9では、図示しないが、以下の動作が行われる。
【0031】
プログラムメモリ転送先設定レジスタ23の内容を内部アドレスバス11に出力し、プログラムメモリ書き込みレジスタ25の内容を内部データバス12に出力するとともに図示略のメモリ書き込み信号を制御して、プログラムメモリ7にプログラムコードの書き込み動作を行う。
【0032】
この時、プログラムメモリ転送数設定レジスタ24の内容が1より大きな場合、プログラムコードの書き込みを意味するので、プログラムメモリ書き込みレジスタ25の内容は、検査コード生成回路14にも書き込まれるが、プログラムメモリ転送数設定レジスタ24の内容が1の場合、エラー検出コードの書き込み動作を意味するので、プログラムメモリ書き込みレジスタ25の内容は、内部データバス12を介して比較回路15に書き込まれる。
【0033】
比較回路15は、書き込まれたプログラムメモリ書き込みレジスタ25の内容と、検査コード生成回路14からの出力値とを比較し、その比較結果を信号線16を介してDSPステータスレジスタ22に書き込む。
【0034】
また、前記プログラムメモリ7への書き込み動作が終了すると、プログラムメモリ転送先設定レジスタ23の内容は、1増加(カウントアップ)して、次に書き込むプログラムメモリアドレスを示し、プログラムメモリ転送数設定レジスタ24の内容は、1減少(カウントダウン)する。これら内部のプログラムメモリへの書き込み動作や設定レジスタのカウントアップとカウントダウンの動作は、デジタル信号処理装置内のバスのアクセス権が確保されているため、外部プロセッサ1がステップ35を実行する前に終了させるようにデジタル信号処理装置を設計することが可能である。
【0035】
次いで、外部プロセッサ1は、ステップ35で、プログラムメモリ転送数設定レジスタ24の内容を読み出し、その内容が0すなわち、所定の転送数に達したかを判断し、達していなければ、ステップ33に戻り、ダウンロードを継続する。
【0036】
所定の転送数に達した場合、外部プロセッサ1は、ステップ36で、アドレス0011HのDSPステータスレジスタ22の内容を読み出し、アドレス0010HのDSP制御レジスタ21に停止解除データ(停止フラッグビットがLow“0”のデータ)を設定する。停止解除データが設定されると、DSPコア6が内部アドレスバス11と内部データバス12のアクセス権を確保する。
【0037】
外部プロセッサ1は、ステップ37で、DSPステータスレジスタ22の内容によって、プログラムコードに付加して書き込まれた検査コードとダウンロードインターフェース13で生成された検査コードが一致したかを判定する。
【0038】
一致しない時は、ステップ38で、ダウンロード異常終了の処理手順を行う。この異常処理手順としては、例えば、雑音など一時的な原因のエラー発生と考えられるので、再び同じプログラムコードを外部メモリからダウンロード処理を行い、一定回数ダウンロードを繰り返しても異常終了となる時は、半導体素子や配線導体などの物理的破壊などが原因のエラーも想定されるので、システムエラーとして表示して情報処理装置を停止させることなどが考えられる。
【0039】
検査コードが一致した時は、ステップ39で、ダウンロード正常終了の処理手順を行う。この正常処理手順としては、例えば、ダウンロードしたプログラムコードをDSPコア6に実行させるよう制御することなどが考えられる。
【0040】
以上、プログラムコードをプログラムメモリ7にダウンロードする場合を例に、説明したが、データコードをデータメモリ8にダウンロードする場合は、ホストインターフェース13に設けられている図示略のデータメモリ転送先設定レジスタ、データメモリ転送数設定レジスタ、データメモリ書き込みレジスタなどの関連するレジスタが異なるだけで、同様の処理手順でダウンロードが行われる。
【0041】
このような本発明のデジタル信号処理装置3によれば、プログラムメモリおよびデータメモリを外部のメモリと共用することで、チップのコストダウンを達成し、デジタル信号処理装置内のプログラムメモリおよびデータメモリの容量による制限が緩和され、実行するデジタル信号処理機能を増加させるとともに、外部メモリからダウンロードしたデータの検査コードとダウンロード時に生成した検査コードを比較することでダウンロード時のエラーを検出することができ、応答が高速で信頼性の高いデジタル信号処理装置を実現できる。
【0042】
本発明は、上記の実施の形態に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々変形し、実施できることは勿論である。
【0043】
例えば、ダウンロード時に、DSPコア6を停止させずに、ホストインターフェース経由の書き込み要求を優先して処理するように制御回路10やホストインターフェース13やDSPコア6などのバスインターフェース回路を構成しても良く、この場合は、デジタル信号処理を行いながら、デジタル信号処理で使用中でない領域のプログラムコードやデータコードを更新できる。
【0044】
これにより、デジタル信号処理装置に新しいデジタル信号処理機能をダウンロードする時の待ち時間を減少させることができ、さらに応答が高速で信頼性の高いデジタル信号処理装置を実現できる。
【0045】
【発明の効果】
本発明によれば、安価で、応答が高速で、かつ信頼性の高いデジタル信号処理装置を実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るデジタル信号処理装置を含む情報処理装置のシステムブロック図。
【図2】本発明の実施の形態に係るデジタル信号処理装置のホストインターフェースのレジスタのメモリマップ。
【図3】本発明の実施の形態に係るダウンロードの処理手順を示すフローチャート。
【図4】従来のデジタル信号処理装置を含む情報処理装置のシステムブロック図。
【符号の説明】
1、103 外部プロセッサ
2、102 外部メモリ
3、101 デジタル信号処理装置
4 外部アドレスバス
5 外部データバス
6、107 DSPコア
7、105 プログラムメモリ
8、106 データメモリ
9 ダウンロードインターフェース部
10 制御回路/周辺制御回路
11 内部アドレスバス
12 内部データバス
13 ホストインターフェース
14 検査コード生成回路
15 比較回路
16 比較結果の信号線
21 ホストインターフェースのDSP制御レジスタ
22 ホストインターフェースのDSPステータスレジスタ
23 ホストインターフェースのプログラムメモリ転送先設定レジスタ
24 ホストインターフェースのプログラムメモリ転送数設定レジスタ
25 ホストインターフェースのプログラムメモリ書き込みレジスタ
104 インターフェース回路
【発明の属する技術分野】
本発明は、デジタル信号処理装置に係り、そのダウンロードにおける信頼性向上に係る技術に関するものである。
【0002】
【従来の技術】
最近の電子機器は、高速化と低消費電力化を実現するため、専用の信号処理回路とソフトウェアによる信号処理を柔軟に組み合わせて設計されている。ソフトウェアによる信号処理も、汎用プロセッサだけでなく、デジタル信号処理装置による方法も盛んに利用されている。さらに、電子機器の高機能化に伴い、その機能を実現するデジタル信号処理装置のアプリケーションプログラムも増加する傾向にある。
【0003】
従来、デジタル信号処理装置の実行アプリケーションプログラムは、デジタル信号処理装置の内部ROM(Read Only Memory)に格納しておき、外部からの制御により実行アプリケーションを切り換えていた。このようなデジタル信号処理装置では、実行アプリケーションの増加に伴って、内部ROMの容量が増加して、製造コストが増加する問題が生じていた。
【0004】
そのため、近年ではアプリケーションプログラムを外部メモリに格納することにより内部ROMの容量を減らして製造コストを低減した図4に示すようなデジタル信号処理装置が一般的となっている。このデジタル信号処理装置101では、アプリケーションプログラムコードは外部メモリ102に格納され、外部プロセッサ103が実行するアプリケーションに従って、インターフェース回路104を介して、外部メモリ102からデジタル信号処理装置101の内部プログラムメモリ105に実行プログラムを、また内部データメモリ106に制御パラメータなどのデータを、それぞれダウンロードする。
【0005】
そして、外部プロセッサ103が、プログラムとデータをダウンロードした後、デジタル信号処理装置101のDSP(Digital Signal Processor)コア107にプログラム実行を指示し、この指示に基づいてデジタル信号処理装置101が、所望のデジタル信号処理を行うシステムとなっている。
【0006】
しかしながら、このようなデジタル信号処理装置では、外部メモリから内部メモリへのダウンロードする場合に、ノイズなどによるデータエラーの発生で誤ったプログラムコードやデータがデジタル信号処理装置に書き込まれる問題がある。
【0007】
このような問題を解決するために外部プロセッサによってダウンロード後にプログラムコードを読み出してダウンロードしたコードとの一致を確認することで信頼性の高めるようにしたプログラムのダウンロード回路が提案されている(特許文献1参照。)。
【0008】
しかし、上記提案の回路では、ダウンロード毎にプログラムコードの書き込みと読み出しを行う必要があり、高機能な処理のためにアプリケーションプログラムコードが大規模化して、内部プログラムメモリに複数回に分けてアプリケーションコードをダウンロードして処理したり、また複数のデジタル信号処理を連続的に行うために内部プログラムメモリに複数のプログラムを高速に切り替えダウンロードして処理するなどのときに、ダウンロードに時間がかかり、ダウンロード時間がデジタル信号処理時間のオーバーヘッドとなる問題がある。
【0009】
【特許文献1】
特開平2−213968号公報(第3頁、図1)
【0010】
【発明が解決しようとする課題】
従来のデジタル信号処理装置においては、システムの高機能化に対応してアプリケーションプログラムコードの増加にともなう、ダウンロードのデータ量の増加により、ダウンロード時にノイズなどによるデータエラーの発生で誤ったプログラムコードやデータが書き込まれて装置が誤動作するという問題と、信頼性向上のためにダウンロード時間が長くなる問題がある。
【0011】
本発明は、上記問題を解決するためになされたもので、ダウンロード時間を短縮するとともにダウンロード時の誤書き込みを防止し、応答が高速で信頼性の高いデジタル信号処理装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明のデジタル信号処理装置は、書き込み可能なメモリと、外部プロセッサによって外部のメモリに保存されたデータと予め与えられた検査コードとが入力されるダウンロードインターフェース部と、前記入力されたデータを前記書き込み可能なメモリに書き込む手段と、前記ダウンロードインターフェース部のデータから検査コードを生成する生成手段と、前記生成手段により生成した検査コードと前記ダウンロードインターフェース部の予め与えられた検査コードとを比較する比較手段と、前記比較手段の結果をダウンロードインターフェース部に供給する手段とを備えたことを特徴とする。
【0013】
また、本発明のデジタル信号処理装置のダウンロード方法は、デジタル信号処理装置内における書き込み可能なメモリのダウンロード対象領域情報を設定するステップと、外部メモリに格納されたダウンロードデータと予め検査コード作成規則に従って作成された検査コードとがダウンロードインターフェース部に順次書き込まれるステップと、前記書き込まれたデータがダウンロードデータのときは、前記書き込み可能なメモリと検査コード生成回路にデータを順次書き込むステップと、前記書き込まれたデータが前記検査コード作成規則に従って作成された検査コードのときは、前記検査コード生成回路により生成された検査コードと比較するステップと、前記比較した結果が一致しないときは所定回数前記ダウンロード対象領域情報を設定するステップからの手順を一定回数繰り返すステップとを有することを特徴とする。
【0014】
本発明によれば、ダウンロード時に、ダウンロードデータの検査が可能で、応答が高速で、信頼性の高いデジタル信号処理装置を提供することができる。
【0015】
【発明の実施の形態】
以下、図1乃至図3を参照して本発明の実施の形態を説明する。
【0016】
図1は、本発明の実施の形態に係るデジタル信号処理装置を含む情報処理装置のシステムブロック図である。
【0017】
図1に示すように、情報処理装置は、情報処理装置全体の動作を制御する外部プロセッサ1とデジタル信号処理プログラムを格納した外部メモリ2と外部プロセッサ1によってデジタル信号処理プログラムがダウンロードされてデジタル信号処理を行うデジタル信号処理装置3を主要な構成要素とし、外部プロセッサ1と外部メモリ2とデジタル信号処理装置3は、外部アドレスバス4と、外部データバス5と、図示略の制御信号で接続される。
【0018】
また、図示しないが、情報処理装置は、システム仕様により、アナログ信号処理回路などが周辺回路として外部プロセッサ1やデジタル信号処理装置3に接続されてなり、例えば、アナログ信号で入出力される画像データや音声データを記録再生する場合にアナログデジタル変換だけでなく、符号化復号化などのデジタル信号処理をデジタル信号処理装置3で行うことで記録データ量の圧縮が実現されて、小型で高性能な情報処理装置となる。
【0019】
そして、本発明のデジタル信号処理装置3は、DSPコア6と、プログラムメモリ7と、データメモリ8と、ダウンロードインターフェース部9と制御回路および周辺制御回路(以下、単に制御回路と称す)10から構成される。DSPコア6とプログラムメモリ7とデータメモリ8とダウンロードインターフェース部9は、内部アドレスバス11と内部データバス12でそれぞれ接続される。
【0020】
制御回路10は、DSPコア6、プログラムメモリ7、データメモリ8、ダウンロードインターフェース部9の動作を制御し、さらに、デジタル信号処理装置3に接続される図示略の外部のアナログ信号処理回路などとの間のデータ入出力を制御する。
【0021】
ダウンロードインターフェース部9は、ホストインターフェース13と検査コード生成回路14と比較回路15から構成される。そして、ホストインターフェース13には、図2に一部が示されている複数のレジスタ21、22、23、24、25があり、それらレジスタ21、22、23、24、25は、外部プロセッサ1とDSPコア6から読み書きでき、更に、制御回路10との間で制御や状況データを入出力でき、外部プロセッサ1とデジタル信号処理装置3のデータ入出力などのインターフェース機能を実現している。
【0022】
検査コード生成回路14は、ホストインターフェース13がプログラムメモリ7やデータメモリ8にデータ書き込みする時にデータを入力して検査コードを生成保存する。
【0023】
比較回路15は、検査コード生成回路14に保存されたデータと、ホストインターフェース13より内部データバス12を介して入力されたデータとを比較して2つの入力データの一致を検査するための回路で、比較結果は信号線16を介して、ホストインターフェース13のレジスタに書き込まれる。
【0024】
検査コード生成回路14は、検査コードとしてCRCコードを用いた場合、シフトレジスタと排他的論理和回路などによって構成でき、比較回路15は、2つのデータ入力の一致を検査する回路であるので、この2つの回路を設けることでデジタル信号処理装置3に追加される回路規模は十分小さく構成できる。
【0025】
次に、外部メモリ2からデジタル信号処理装置3のプログラムメモリ7へのダウンロードの処理手順を、図2と図3を参照して説明する。
【0026】
まず、外部プロセッサ1は、ステップ31で、アドレス0010H(16進表示)のホストインターフェース13のDSP制御レジスタ21に、DSP停止データ(例えば、停止フラッグビットがHigh“1”のデータ)を書き込み設定する。このDSP停止データに基づいて、DSPコア6が停止され、ホストインターフェース13は、内部アドレスバス11と内部データバス12のアクセス権を確保する。
【0027】
次いで、外部プロセッサ1は、ステップ32で、アドレス0012Hのプログラムメモリ転送先設定レジスタ23に、ダウンロードするプログラムの先頭アドレス値を書き込み設定し、またアドレス0013Hのプログラムメモリ転送数設定レジスタ24に転送数の値を書き込み、ダウンロード時の転送回数を設定する。転送回数は、プログラムコードとエラー検出コードのメモリ容量を、一回の転送データサイズで除算したものである。例えば、プログラムコードが2000バイトで、エラー検出コードが2バイトで、一回の転送データサイズが2バイトの時は、転送数は1001となる。
【0028】
次いで、外部プロセッサ1は、ステップ33で、外部メモリ2よりダウンロードするプログラムコードを読み込む。外部メモリ2には、プログラムコードが記憶されたブロックに引き続き、あらかじめプログラム作成時に作成した検査コードが連続して記憶されている。
【0029】
次いで、外部プロセッサ1は、ステップ34で、アドレス0014Hのプログラムメモリ書き込みレジスタ25にプログラムコードを書き込む。
【0030】
プログラムメモリ書き込みレジスタ25にプログラムコードが書き込まれると、ダウンロードインターフェース部9では、図示しないが、以下の動作が行われる。
【0031】
プログラムメモリ転送先設定レジスタ23の内容を内部アドレスバス11に出力し、プログラムメモリ書き込みレジスタ25の内容を内部データバス12に出力するとともに図示略のメモリ書き込み信号を制御して、プログラムメモリ7にプログラムコードの書き込み動作を行う。
【0032】
この時、プログラムメモリ転送数設定レジスタ24の内容が1より大きな場合、プログラムコードの書き込みを意味するので、プログラムメモリ書き込みレジスタ25の内容は、検査コード生成回路14にも書き込まれるが、プログラムメモリ転送数設定レジスタ24の内容が1の場合、エラー検出コードの書き込み動作を意味するので、プログラムメモリ書き込みレジスタ25の内容は、内部データバス12を介して比較回路15に書き込まれる。
【0033】
比較回路15は、書き込まれたプログラムメモリ書き込みレジスタ25の内容と、検査コード生成回路14からの出力値とを比較し、その比較結果を信号線16を介してDSPステータスレジスタ22に書き込む。
【0034】
また、前記プログラムメモリ7への書き込み動作が終了すると、プログラムメモリ転送先設定レジスタ23の内容は、1増加(カウントアップ)して、次に書き込むプログラムメモリアドレスを示し、プログラムメモリ転送数設定レジスタ24の内容は、1減少(カウントダウン)する。これら内部のプログラムメモリへの書き込み動作や設定レジスタのカウントアップとカウントダウンの動作は、デジタル信号処理装置内のバスのアクセス権が確保されているため、外部プロセッサ1がステップ35を実行する前に終了させるようにデジタル信号処理装置を設計することが可能である。
【0035】
次いで、外部プロセッサ1は、ステップ35で、プログラムメモリ転送数設定レジスタ24の内容を読み出し、その内容が0すなわち、所定の転送数に達したかを判断し、達していなければ、ステップ33に戻り、ダウンロードを継続する。
【0036】
所定の転送数に達した場合、外部プロセッサ1は、ステップ36で、アドレス0011HのDSPステータスレジスタ22の内容を読み出し、アドレス0010HのDSP制御レジスタ21に停止解除データ(停止フラッグビットがLow“0”のデータ)を設定する。停止解除データが設定されると、DSPコア6が内部アドレスバス11と内部データバス12のアクセス権を確保する。
【0037】
外部プロセッサ1は、ステップ37で、DSPステータスレジスタ22の内容によって、プログラムコードに付加して書き込まれた検査コードとダウンロードインターフェース13で生成された検査コードが一致したかを判定する。
【0038】
一致しない時は、ステップ38で、ダウンロード異常終了の処理手順を行う。この異常処理手順としては、例えば、雑音など一時的な原因のエラー発生と考えられるので、再び同じプログラムコードを外部メモリからダウンロード処理を行い、一定回数ダウンロードを繰り返しても異常終了となる時は、半導体素子や配線導体などの物理的破壊などが原因のエラーも想定されるので、システムエラーとして表示して情報処理装置を停止させることなどが考えられる。
【0039】
検査コードが一致した時は、ステップ39で、ダウンロード正常終了の処理手順を行う。この正常処理手順としては、例えば、ダウンロードしたプログラムコードをDSPコア6に実行させるよう制御することなどが考えられる。
【0040】
以上、プログラムコードをプログラムメモリ7にダウンロードする場合を例に、説明したが、データコードをデータメモリ8にダウンロードする場合は、ホストインターフェース13に設けられている図示略のデータメモリ転送先設定レジスタ、データメモリ転送数設定レジスタ、データメモリ書き込みレジスタなどの関連するレジスタが異なるだけで、同様の処理手順でダウンロードが行われる。
【0041】
このような本発明のデジタル信号処理装置3によれば、プログラムメモリおよびデータメモリを外部のメモリと共用することで、チップのコストダウンを達成し、デジタル信号処理装置内のプログラムメモリおよびデータメモリの容量による制限が緩和され、実行するデジタル信号処理機能を増加させるとともに、外部メモリからダウンロードしたデータの検査コードとダウンロード時に生成した検査コードを比較することでダウンロード時のエラーを検出することができ、応答が高速で信頼性の高いデジタル信号処理装置を実現できる。
【0042】
本発明は、上記の実施の形態に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々変形し、実施できることは勿論である。
【0043】
例えば、ダウンロード時に、DSPコア6を停止させずに、ホストインターフェース経由の書き込み要求を優先して処理するように制御回路10やホストインターフェース13やDSPコア6などのバスインターフェース回路を構成しても良く、この場合は、デジタル信号処理を行いながら、デジタル信号処理で使用中でない領域のプログラムコードやデータコードを更新できる。
【0044】
これにより、デジタル信号処理装置に新しいデジタル信号処理機能をダウンロードする時の待ち時間を減少させることができ、さらに応答が高速で信頼性の高いデジタル信号処理装置を実現できる。
【0045】
【発明の効果】
本発明によれば、安価で、応答が高速で、かつ信頼性の高いデジタル信号処理装置を実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るデジタル信号処理装置を含む情報処理装置のシステムブロック図。
【図2】本発明の実施の形態に係るデジタル信号処理装置のホストインターフェースのレジスタのメモリマップ。
【図3】本発明の実施の形態に係るダウンロードの処理手順を示すフローチャート。
【図4】従来のデジタル信号処理装置を含む情報処理装置のシステムブロック図。
【符号の説明】
1、103 外部プロセッサ
2、102 外部メモリ
3、101 デジタル信号処理装置
4 外部アドレスバス
5 外部データバス
6、107 DSPコア
7、105 プログラムメモリ
8、106 データメモリ
9 ダウンロードインターフェース部
10 制御回路/周辺制御回路
11 内部アドレスバス
12 内部データバス
13 ホストインターフェース
14 検査コード生成回路
15 比較回路
16 比較結果の信号線
21 ホストインターフェースのDSP制御レジスタ
22 ホストインターフェースのDSPステータスレジスタ
23 ホストインターフェースのプログラムメモリ転送先設定レジスタ
24 ホストインターフェースのプログラムメモリ転送数設定レジスタ
25 ホストインターフェースのプログラムメモリ書き込みレジスタ
104 インターフェース回路
Claims (4)
- 書き込み可能なメモリと、
外部プロセッサによって外部のメモリに保存されたデータと予め与えられた検査コードとが入力されるダウンロードインターフェース部と、
前記入力されたデータを前記書き込み可能なメモリに書き込む手段と、
前記ダウンロードインターフェース部のデータから検査コードを生成する生成手段と、
前記生成手段により生成した検査コードと前記ダウンロードインターフェース部の予め与えられた検査コードとを比較する比較手段と、
前記比較手段の結果をダウンロードインターフェース部に供給する手段と
を備えたことを特徴とするデジタル信号処理装置。 - 前記ダウンロードインターフェース部は、前記書き込み可能なメモリへの書き込みアドレスを記憶する手段と、前記書き込み可能なメモリへの書き込みデータと予め与えられた検査コードを記憶する手段とを備えたことを特徴とする請求項1に記載のデジタル信号処理装置。
- デジタル信号処理装置内における書き込み可能なメモリのダウンロード対象領域情報を設定するステップと、
外部メモリに格納されたダウンロードデータと予め検査コード作成規則に従って作成された検査コードとがダウンロードインターフェース部に順次書き込まれるステップと、
前記書き込まれたデータがダウンロードデータのときは、前記書き込み可能なメモリと検査コード生成回路にデータを順次書き込むステップと、
前記書き込まれたデータが前記検査コード作成規則に従って作成された検査コードのときは、前記検査コード生成回路により生成された検査コードと比較するステップと、
前記比較した結果が一致しないときは所定回数前記ダウンロード対象領域情報を設定するステップからの手順を一定回数繰り返すステップと
を有することを特徴とするデジタル信号処理装置のダウンロード方法。 - 前記ダウンロード対象領域情報は、前記デジタル信号処理装置の書き込み可能なメモリの先頭アドレスと書き込み数とから構成されることを特徴とする請求項3に記載のダウンロード方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364611A JP2004199220A (ja) | 2002-12-17 | 2002-12-17 | デジタル信号処理装置及びダウンロード方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364611A JP2004199220A (ja) | 2002-12-17 | 2002-12-17 | デジタル信号処理装置及びダウンロード方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004199220A true JP2004199220A (ja) | 2004-07-15 |
Family
ID=32762379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002364611A Pending JP2004199220A (ja) | 2002-12-17 | 2002-12-17 | デジタル信号処理装置及びダウンロード方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004199220A (ja) |
-
2002
- 2002-12-17 JP JP2002364611A patent/JP2004199220A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63301339A (ja) | コンピュ−タ装置 | |
US5511207A (en) | Program control circuit determining the designated number of times a sequence of instructions is repetitively executed to prevent further execution of a jump instruction | |
US8171192B2 (en) | Hardware-assisted device configuration detection | |
US20080016415A1 (en) | Evaluation system and method | |
JP3563768B2 (ja) | Romプログラム変更装置 | |
JP2845433B2 (ja) | 集積回路装置 | |
JPS61182160A (ja) | デ−タ処理装置 | |
JP2009258985A (ja) | 情報処理装置およびエラー訂正方法 | |
US7281150B1 (en) | Methods and apparatus for controlling operation of a data storage system | |
JP2007034469A (ja) | データエラー検出装置およびデータエラー検出方法 | |
US20100146224A1 (en) | Request processing device, request processing system, and access testing method | |
JP2004199220A (ja) | デジタル信号処理装置及びダウンロード方法 | |
CN112463649B (zh) | 指令选择电路以及程序运行方法 | |
JP2008282246A (ja) | 情報処理装置 | |
US20080133838A1 (en) | Data processing device | |
JP2006127407A (ja) | 半導体集積回路 | |
CN117742805B (zh) | 芯片初始化方法和装置 | |
JP2007026091A (ja) | 割込み制御回路およびその制御方法 | |
JP6940283B2 (ja) | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム | |
KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
JPH11249972A (ja) | フラッシュメモリの異常検出回路 | |
JP2004013506A (ja) | プロセッサのダウンロード装置及びその制御方法 | |
JPH10247187A (ja) | 1チップマイクロコンピュータ | |
JP2003178596A (ja) | 半導体集積回路 | |
JP2004199174A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |