JP2004195796A

JP2004195796A - Light emitting element array driving device and printing head

Info

Publication number: JP2004195796A
Application number: JP2002366726A
Authority: JP
Inventors: Michio Taniwaki; 道夫谷脇
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2002-12-18
Filing date: 2002-12-18
Publication date: 2004-07-15
Anticipated expiration: 2022-12-18
Also published as: JP4370776B2

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting element array driving device which can speedily and stably turn on light emitting elements in order even under a low voltage driving. SOLUTION: This light emitting element array driving device is provided in a manner to correspond to a plurality of light emitting elements. Then, the light emitting element array driving device changes a driving signal for turning on switch elements in order, which is output from a driving signal generating means, to a lower voltage or a higher voltage than a power source voltage by a level shifting means in a period while the switch elements are turned on, to the switch elements which make a plurality of the light emitting elements a lighting enable state respectively. COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、発光素子アレイ駆動装置に関し、より詳しくは複写機やプリンタ等の画像形成装置の印字ヘッドに用いられる自己走査型の発光素子アレイを駆動する発光素子アレイ駆動装置に関する。
【０００２】
【従来の技術】
カラー複写機、カラープリンタ等のカラー画像形成装置においては、図１０に示したように、４個の感光体ドラム１Ａ、１Ｂ、１Ｃ、１Ｄを中間転写ベルト７の周囲に配置して構成されている。それぞれの感光体１Ａ、１Ｂ、１Ｃ、１Ｄ、例えば感光体１Ａの周囲には帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａが配置され、感光体１Ａ上にイエロー（Ｙ）の現像剤で可視像が形成される。同様に、感光体１Ｂ、１Ｃ、１Ｄ上には、それぞれマゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の可視像が形成される。この可視像をレジセンサ８で位置合わせをしながら中間転写ベルト７に転写して合成し、これを記録用紙９に一括して転写する。そして用紙搬送ベルト１０で定着器１１に運んで記録用紙９に定着させ、カラー画像を形成する。このようなカラー画像形成装置はタンデム方式と呼ばれ、高速化が可能であることからカラー画像形成装置の主流となっている。
【０００３】
かかるタンデム方式のカラー画像形成装置は、ＹＭＣＫ各色の画像形成装置を独立して配置するため、各装置の小型化を図る必要がある。そのために印字ヘッドとしては感光体ドラム周長周りのスペース占有率を最小限に小型化することが求められ、ＬＥＤを多数配列したＬＥＤアレイを用いたＬＥＤプリントヘッド（ＬＰＨ）が採用されている。
【０００４】
特に近年、ＬＰＨとして自己走査型ＬＥＤ（ＳＬＥＤ）を適用したものが提案されている。ＳＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用している。このサイリスタ構造の適用により、スイッチ部を発光点と同一のチップ上に配置することが可能になり、また、スイッチのオン・オフタイミングを２本の信号線によって選択的に発光させることができることから、データ線を共通化することができ、配線が簡素化できるという利点がある。
【０００５】
このようなサイリスタを用いたＳＬＥＤおよびＳＬＥＤを駆動するための駆動装置を図１１に示した。
図１１に示すように、ＳＬＥＤ２０は、ｎ個のサイリスタＳ１〜Ｓｎを備えており、各サイリスタのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝５Ｖ）が供給される。また、奇数番目サイリスタＳ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は抵抗Ｒ１Ａを介してＰチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１とで構成された出力回路２１の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１およびＮチャネル型のＭＯＳトランジスタＮ１のドレインに接続されている。
【０００６】
偶数番目のサイリスタのカソード端子Ｋ２、Ｋ４、…は抵抗Ｒ２Ａを介してＰチャネル型のＭＯＳトランジスタＰ２とＮチャネル型のＭＯＳトランジスタＮ２とで構成された出力回路２２の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２およびＮチャネル型のＭＯＳトランジスタＮ２のドレインに接続されている。
【０００７】
出力回路２１の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１およびＮチャネル型のＭＯＳトランジスタＮ１のゲートには、図示しない信号発生回路から転送クロックＣＫ１'が入力される。出力回路２１は、入力された転送クロックＣＫ１'を反転して図１２（Ｂ）に示すような転送クロックＣＫ１を出力する。
同様に、出力回路２２の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２およびＮチャネル型のＭＯＳトランジスタＮ２のゲートには、図示しない信号発生回路から転送クロックＣＫ２'が入力される。出力回路２２は、入力された転送クロックＣＫ２'を反転して図１２（Ｃ）に示すような転送クロックＣＫ２を出力する。
【０００８】
一方、各サイリスタのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗１４を介して電源ライン１６に各々接続されている。電源ライン１６には電源電圧ＶＧＡが供給される。
また、各サイリスタのゲート端子Ｇ１〜Ｇｎには、各サイリスタに対応して設けられた発光ダイオードＬ１〜Ｌｎのアノード端子が各々接続されるとともに、各サイリスタのゲート端子Ｇ１〜Ｇｎ−１には、ダイオードＣＲ１〜ＣＲｎ−１のアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎ−１のカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎ−１は直列接続されている。
【０００９】
ダイオードＣＲ１のアノード端子は抵抗１８を介して図示しない信号発生回路に接続されている。図示しない信号発生回路は、転送の開始を指示するための図１２（Ａ）に示すようなスタート信号ＣＫＳを出力する。
発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗Ｒ３を介して出力回路２３の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３およびＮチャネル型のＭＯＳトランジスタＮ３のドレインに接続されている。出力回路２３の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３およびＮチャネル型のＭＯＳトランジスタＮ３のゲートには、図示しない信号発生回路から点灯信号ＩＤ'が入力される。出力回路２３は、入力された点灯信号ＩＤ'を反転して図１２（Ｄ）に示すような点灯信号ＩＤを出力する。
なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００１０】
次に、このようなＳＬＥＤ２０の動作について図１２に示すタイミングチャートを参照して説明する。なお、以下ではサイリスタが４個（ｎ＝４）の場合を例に説明する。
まず、動作の開始を指示する場合、図示しない信号発生回路から図１２（Ａ）に示すようにスタート信号ＣＫＳがハイレベルになる。すなわち、サイリスタＳ１のゲート端子Ｇ１にハイレベルが入力される。このように、スタート信号ＣＫＳがハイレベルの時に、図１２（Ｂ）に示すように出力回路２１から出力された転送クロックＣＫ１がローレベルになると、サイリスタＳ１がターンオンする。
【００１１】
すなわち、スタート信号ＣＫＳがハイレベルになると、ダイオードＣＲ１〜ＣＲ３のバンドギャップを一例として約１．５Ｖとした場合、図１２（Ｇ）に示すようにゲート端子Ｇ１〜Ｇ４の電位（カソード端子に対する電位）は約５Ｖ、約３．５Ｖ、約２Ｖ、約０．５Ｖとなり、転送クロックＣＫ１が供給される奇数番目のサイリスタＳ１、Ｓ３のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき図１２（Ｃ）に示すように転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２、Ｓ４のカソード端子Ｋ２、Ｋ４の電位Φ２は図１２（Ｆ）に示すように約５Ｖと高いままなのでサイリスタＳ２、Ｓ４はオフのままである。さらに、点灯信号ＩＤは図１２（Ｄ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
そして、点灯信号ＩＤが図１２（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００１２】
次に、サイリスタＳ１がオンの時に、図１２（Ｃ）に示すように転送クロックＣＫ２がローレベルになり、点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２が供給される偶数番目のサイリスタＳ２、Ｓ４のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるＳ２がターンオンするとともに、発光ダイオードＬ１が非点灯になる。
そして、図１２（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、図１２（Ｇ）に示すようにサイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下するとともに、ゲート端子Ｇ２の電位は約１．５Ｖ上昇して約５Ｖとなる。また、これに伴ってゲート端子Ｇ３、Ｇ４の電位も約１．５Ｖ上昇する。
【００１３】
次に、点灯信号ＩＤが図１２（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
同様に、サイリスタＳ２がオンの時に、図１２（Ｂ）に示すように転送クロックＣＫ１が再びローレベルになり、点灯信号ＩＤがハイレベルになると、サイリスタＳ３がターンオンするとともに、発光ダイオードＬ２が非点灯になる。
そして、図１２（Ｃ）に示すように転送クロックＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。
【００１４】
このように、転送クロックＣＫ１、ＣＫ２が共にローレベルになる重なり期間（図１２に示すｔ_Lの期間）を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタＳ１〜Ｓ４を順次オンさせるとともに、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００１５】
ここで、従来技術として、自己走査型ＬＥＤアレイとその駆動回路についての技術が存在する（例えば、特許文献１参照）。
【００１６】
【特許文献１】
特開平２−２６３６６８号公報（第８−１１頁、図１０）
【００１７】
【発明が解決しようとする課題】
ところで、近年シリコンチップは微細化が進み、より小さいチップ面積で多くの機能を搭載できるようになり、小型化、低コスト化が進んでいる。その一方で、例えば、０．２５μｍ等の微細デザインルールを使用すると、Ｉ／Ｏ（入出力端子）の電源電圧は、トランジスタの耐圧との関係で３．３Ｖであることが必要である。したがって、ＬＥＤの駆動回路も３．３Ｖで駆動できることが求められている。
しかしながら、上記従来技術のように、電源電圧ＶＤＤを約５Ｖとしていたものを例えば約３．３Ｖに低電圧化しようとした場合、サイリスタのバンドギャップによりサイリスタを順次オンさせていくのが困難となる。すなわち、電源電圧ＶＤＤを約３．３Ｖとした場合、例えばサイリスタＳ１がオンの状態では、ゲート端子Ｇ２の電位は約１．８Ｖ（電源電圧３．３Ｖ−バンドギャップ１．５Ｖ）程度となり、この状態で転送クロックＣＫ２をローレベルにすると、偶数番目のサイリスタのカソード端子の信号線Φ２の電位は約０．３Ｖ（ゲート端子Ｇ２の電位１．８Ｖ−バンドギャップ１．５Ｖ）程度となってしまうため、出力回路２２側へ電流が流せない。すなわち、サイリスタに電流を流すことができず、サイリスタをオンさせることが困難となる。サイリスタのターンオン時間は、サイリスタに流す電流に比例するため、この状態では重なり期間ｔ_Lでサイリスタを安定的に動作させることが困難となるという問題があった。
【００１８】
また、タンデム方式のカラー画像形成装置に用いるＬＰＨにおいては、ＬＰＨのＬＥＤ基板で消費される電力によってＬＥＤ基板が発熱すると、それが原因でＬＥＤアレイが熱膨張して、ＹＭＣＫそれぞれの色画像相互間に画像ずれ（色ずれ）が発生するという問題があった。
【００１９】
さらに、感光体ドラム周長周りの小さなスペースにＬＰＨを配置するためには、ＬＰＨを小さく構成する必要があり、そのためにＬＥＤと駆動回路を小さい幅面積の基板に搭載することができるように構成する必要もある。
【００２０】
なお、上記の特許文献１に記載された技術では、サイリスタを低電圧電源で駆動するための有効な技術は開示されていない。
【００２１】
そこで本発明は、このような技術的課題に基づいてなされたものであり、その目的とするところは、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することにある。
また他の目的は、ＬＰＨの発熱を抑えるために低消費電力の発光素子アレイ駆動装置を提供することにある。
さらに他の目的は、小さなスペースに発光素子アレイ駆動装置を実装することにある。
【００２２】
【課題を解決するための手段】
かかる目的のもと、本発明の発光素子アレイ駆動装置は、複数の発光素子に対応して設けられ、その複数の発光素子を各々点灯可能状態とするスイッチ素子に対して、駆動信号発生手段から出力されるスイッチ素子を順次オンさせるための駆動信号を、スイッチ素子がターンオンする期間にレベルシフト手段によって電源電圧よりも低い電圧又は高い電圧に変更させることを特徴とする。これにより、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることを可能とするものである。
【００２３】
すなわち、本発明の発光素子アレイ駆動装置は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子と、スイッチ素子を順次オンさせるための駆動信号を発生して出力端へ出力する駆動信号発生手段と、スイッチ素子がターンオンする期間に、駆動信号発生手段からの駆動信号を電源の電圧よりも低い電圧又は高い電圧に変更させるレベルシフト手段とを備えたことを特徴としている。また、レベルシフト手段は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生手段に接続されたことを特徴とすることができる。
【００２４】
また、本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備え、露光手段は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子と、スイッチ素子を順次オンさせるための駆動信号を発生して出力端へ出力する駆動信号発生回路と、スイッチ素子がターンオンする期間に、駆動信号発生回路からの駆動信号を電源の電圧よりも低い電圧又は高い電圧に変更させるレベルシフト回路とを有することを特徴としている。
【００２５】
またレベルシフト回路は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生回路に接続されたことを特徴とすることができる。さらに、複数の発光素子と複数のスイッチ素子とは複数組に分割して構成され、複数組の各組ごとにレベルシフト回路を配置したことを特徴とすることもできる。
【００２６】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明について詳細に説明する。図１に示すものは、本実施の形態における発光素子アレイ駆動装置を説明する図である。図１において、発光素子アレイ駆動装置５０は、発光素子アレイとしてのＳＬＥＤ４０、ＳＬＥＤ４０を駆動するための駆動装置４１を備えている。
図１に示すように、ＳＬＥＤ４０は、ｎ個のサイリスタＳ１〜Ｓｎ、ｎ個の発光ダイオード（ＬＥＤ）Ｌ１〜Ｌｎ、ｎ＋１個のダイオードＣＲ０〜ＣＲｎで構成される。また、駆動装置４１は、抵抗ＲＳ、Ｒ１Ｂ、Ｒ２Ｂ、ＲＩＤ、コンデンサＣ１、Ｃ２、信号発生回路４２で構成されている。
【００２７】
以下に、ＳＬＥＤ４０および駆動装置４１の回路構成を説明する。まず、各サイリスタＳ１〜Ｓｎのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝３．３Ｖ）が供給される。
奇数番目サイリスタＳ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は抵抗Ｒ１Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ１Ａと信号発生回路４２との間は、抵抗Ｒ１Ｂが接続された信号線とコンデンサＣ１が接続された信号線とを並列に分岐したレベルシフト回路４３が構成されている。
さらに、偶数番目のサイリスタのカソード端子Ｋ２、Ｋ４、…は抵抗Ｒ２Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ２Ａと信号発生回路４２との間は、抵抗Ｒ２Ｂが接続された信号線とコンデンサＣ２が接続された信号線とを並列に分岐したレベルシフト回路４４が構成されている。
【００２８】
一方、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗Ｒ１〜Ｒｎを介して電源ライン１６に各々接続されている。なお、電源ライン１６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎと、各サイリスタＳ１〜Ｓｎに対応して設けられた発光ダイオードＬ１〜Ｌｎのゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎには、ダイオードＣＲ１〜ＣＲｎのアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎのカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎは直列接続されている。
【００２９】
ダイオードＣＲ１のアノード端子はダイオードＣＲ０のカソード端子に接続され、ダイオードＣＲ０のアノード端子は抵抗ＲＳを介して信号発生回路４２に接続されている。また、発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗ＲＩＤを介して信号発生回路４２に接続されている。なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００３０】
次に、本実施の形態の作用について、図２に示すタイミングチャートを参照して説明する。なお、以下では、サイリスタが４個（ｎ＝４）の場合を例に説明する。
（１）初期状態では、すべてのサイリスタＳ１、Ｓ２、Ｓ３、Ｓ４には電流が流れないため、オフしている（図２▲１▼）。
（２）初期状態から、転送信号ＣＫ１Ｒをローレベル（「Ｌ」）にすると（図２▲２▼）、レベルシフト回路４３では、図３に示したように矢印の方向へ電流が流れ、やがて転送信号ＣＫ１の電位がＧＮＤになる。転送信号ＣＫ１Ｃの電位は３．３Ｖなので、コンデンサＣ１の両端電位は３．３Ｖ（ＶＤＤ）になる。この場合、図２▲２▼のタイミング点線部分のように、転送信号ＣＫＳをハイレベル（「Ｈ」）としてもよい。
【００３１】
（３）これと同時に、転送信号ＣＫＳを「Ｈ」、転送信号ＣＫ１Ｃを「Ｌ」にすると（図２▲３▼）、転送信号ＣＫ１の電位は、コンデンサＣ１に電荷が蓄積されているため、約−３．３Ｖになる。また、ゲートＧ１電位は、ΦＳ電位−Ｖｆ＝約１．８Ｖとなる。ここで、ΦＳ電位＝約３．３Ｖであり、ＶｆはＡｌＧａＡｓのダイオード順方向電圧を意味し、約１．５Ｖである。さらに、Φ１電位＝Ｇ１電位−Ｖｆ＝０．３Ｖとなる。このため、信号線Φ１と転送信号ＣＫ１との間に約３．７Ｖの電位差が生じる。
【００３２】
そして、この状態において、図４に示すように、ゲートＧ１→信号線Φ１→転送信号ＣＫ１のルートでサイリスタＳ１のゲート電流が流れ始める。その際に信号発生回路４２のトライステートバッファーＢ１Ｒをハイインピーダンス（Ｈｉ−Ｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１のゲート電流により、Ｔｒ２がオンし、それによってＴｒ１のベース電流（Ｔｒ２のコレクタ電流）が流れ、Ｔｒ１がオンするという順序でサイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路４３のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。
【００３３】
（４）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路４２のトライステートバッファーＢ１Ｒを「Ｌ」にする（図２▲４▼）。そうすると、ゲートＧ１電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路４３の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路４３のコンデンサＣ１に流れ込む電流は徐々に減少する。
そしてサイリスタＳ１が完全にオンし、定常状態になると各点の電位は図５に示したようになる。すなわち、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路４３の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。なお、転送信号ＣＫ１の電位は、ＣＫ１電位＝１．８−１．８×Ｒ１Ｂ／（Ｒ１Ａ＋Ｒ１Ｂ）である。
【００３４】
（５）サイリスタＳ１が完全にオンした状態で、点灯信号ＩＤを「Ｌ」にする（図２▲５▼）。このとき、ゲートＧ１電位＞ゲートＧ２電位（ゲートＧ１電位−ゲートＧ２電位＝１．８Ｖ）であるため、サイリスタ構造のＬＥＤＬ１のほうが早くオンし、点灯する。ＬＥＤＬ１がオンするのに伴って、信号線Φ１電位が上昇し、信号線Φ１電位＝ゲートＧ２電位＝１．８Ｖとなるため、ＬＥＤＬ２以降のＬＥＤはオンすることはない。すなわち、Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤのみがオン（点灯）することになる。
【００３５】
（６）次に、転送信号ＣＫ２Ｒを「Ｌ」にすると（図２▲６▼）、図２▲２▼の場合と同様に電流が流れ、レベルシフト回路４４のコンデンサＣ２の両端に電圧が発生する。図２▲６▼の終了直前の定常状態において、ゲートＧ２電位が１．８Ｖあるため、各点の電圧値は図２▲２▼の場合とは若干異なるが、動作上影響はない。これは、図２▲６▼の終了直前の定常状態では、信号線Φ２電位＝ゲートＧ２電位−Ｖｆ＝１．８Ｖ−１．５Ｖ＝０．３Ｖ程度あるため、図６に示したように、点線の方向にサイリスタＳ２にゲート電流が流れるが、これがわずかであるためサイリスタＳ２はオンしないからである。なお、この場合の転送信号ＣＫ２電位は、ＣＫ２電位＝０．３−０．３×Ｒ２Ｂ／（Ｒ２Ａ＋Ｒ２Ｂ）≒０．１５程度である。
【００３６】
（７）この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると（図２▲７▼）、サイリスタスイッチＳ２がターンオンする。
（８）そして、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時に「Ｈ」にすると（図２▲８▼）、サイリスタスイッチＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタスイッチＳ２のゲートＧ２は３．３Ｖになり、完全にオンする。したがって、画像データに対応した点灯信号ＩＤ端子を「Ｌ」／「Ｈ」することで、ＬＥＤＬ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤＬ１がオンすることはない。
【００３７】
このように、本実施の形態によれば、転送信号ＣＫ１、ＣＫ２を交互に駆動することにより、サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４のサイリスタスイッチのオン状態を遷移することができるため、ＬＥＤＬ１、Ｌ２、Ｌ３、Ｌ４を時分割で点灯／非点灯を選択的に制御可能となる。特に、ＳＬＥＤ４０の駆動電源として３．３Ｖを使用できる効果は大きい。
【００３８】
また、ＳＬＥＤチップ内蔵の抵抗Ｒ１Ａ、Ｒ２Ａは抵抗値のばらつきが大きいが、本実施の形態によれば、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値がばらついても、安定して低電圧動作が可能となる。
ここで、図７は、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が変動した場合に、ＳＬＥＤ４０を安定して動作させるのに必要な転送開始電圧（ＶＤＤとＧＮＤとの間の電圧）を示したグラフである。図７に示すように、従来は、ＳＬＥＤ４０を安定駆動させるためには、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値のばらつきに対応して転送開始電圧を大きく変化させる必要があったが、本実施の形態によれば、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値がばらついても、転送開始電圧を殆ど変化させる必要はなく、安定した低電圧動作が実現可能である。これにより、より高速にサイリスタ転送も可能となる。
【００３９】
さらに、信号発生回路４２からＬＥＤＬ１、Ｌ２、Ｌ３、Ｌ４、…に至るまでの信号転送部の消費電流および消費電力を比較すると、従来は、消費電流４．０８ｍＡ、消費電力２０．４ｍＷであったのに対し、本実施の形態では、消費電流１．９１ｍＡ、消費電力６．３１ｍＷとなり、いずれも約１／４と飛躍的に低消費電流化、低消費電力化が可能となった。このため、発光素子アレイ駆動装置５０をＬＥＤプリントヘッド（ＬＰＨ）に実装してもＬＰＨのＬＥＤ基板の発熱量は小さく、ＬＥＤアレイの熱膨張を抑えることができる。これによって、ＹＭＣＫそれぞれの色画像相互間の画像ずれが発生することを防止できる。
【００４０】
次に、本実施の形態に係る発光素子アレイ駆動装置５０をＬＰＨに搭載した場合の回路について説明する。図８は、発光素子アレイ駆動装置５０をＬＰＨに搭載した回路図である。図８では、Ａ３サイズの記録用紙に６００ｄｐｉ（dot per inch）で記録する構成を示し、７４２４ｄｏｔのＬＥＤ素子を駆動する構成である。すなわち、本実施の形態のＬＰＨは、１チップが１２８ｄｏｔで構成されたＬＥＤを５８チップ搭載している。
図８において、ＬＥＤ点灯信号であるＩＤは、ＬＥＤ１チップ当たり１本有し、全部で５８本が配置されている。また、転送信号ＣＫ１、ＣＫ２、ＣＫＳは、１本当たり９〜１０チップを駆動し、それぞれ全部で６組配置され、それぞれの組ごとにレベルシフト回路４３、４４を配置している。このように構成することによって、転送信号ＣＫ１、ＣＫ２、ＣＫＳの信号線数を少なくしながら、すべてのＬＥＤチップを安定して低電圧駆動することができる。
【００４１】
次に、本実施の形態に係る発光素子アレイ駆動装置５０を搭載したＬＰＨについて説明する。図９は発光素子アレイ駆動装置５０を搭載したＬＰＨの構成を説明する断面図である。図９において、ＬＰＨ６０は、支持体としてのハウジング６１、発光素子アレイ駆動装置５０を搭載するプリント基板６２、露光光を照射するＬＥＤアレイ６３、ＬＥＤアレイ６３からの光を感光体ドラム１表面に結像させるセルフォックレンズアレイ（ＳＬＡ）６４、ＳＬＡ６４を支持するとともにＬＥＤアレイ６３を外部から遮蔽するＳＬＡホルダー６５、ハウジング６１をＳＬＡ６４方向に付勢する板バネ６６を備えている。
【００４２】
ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、プリント基板６２およびＬＥＤアレイ６３を支持している。またＳＬＡホルダー６５は、ハウジング６１およびＳＬＡ６４を支持し、ＬＥＤアレイ６３の発光点とＳＬＡ６４の焦点とが一致するように構成している。さらにＳＬＡホルダー６５はＬＥＤアレイ６３を密閉するように配置されている。そのため、ＬＥＤアレイ６３に外部からゴミが付着することはない。一方、板バネ６６は、ＬＥＤアレイ６３およびＳＬＡ６４の位置関係を保持するように、ハウジング６１を介してＳＬＡ６４方向に付勢している。
このように構成されたＬＰＨ６０は、調整ネジ（図示せず）によってＳＬＡ６４の光軸方向に移動可能に構成され、ＳＬＡ６４の結像位置(焦点)が感光体ドラム１表面上に位置するように調整される。
【００４３】
ＬＥＤアレイ６３は、複数個のＬＥＤチップがチップ用基板に感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。またＳＬＡ６４も同様に、自己集束性のロッドレンズが感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。そして発光素子アレイ駆動装置５０によって制御されたＬＥＤアレイ６３からの光が感光体ドラム１表面に結像され、静電潜像を形成する。
【００４４】
ここで、発光素子アレイ駆動装置５０はＩ／Ｏ電源電圧を３．３Ｖで使用することができることから、０．２５μｍ等の微細デザインルールでの設計が可能となる。このため、チップ面積を小さく構成することができ、またドライバＩＣの数も削減することができる。また、前述したように低消費電力化を可能としている。そのため、本実施の形態のＬＰＨ６０では、発光素子アレイ駆動装置５０をプリント基板６２に実装することが可能となり、しかもプリント基板６２の感光体ドラム１円周方向の幅面積を短く構成することができるため、ＬＰＨ６０の小型化を実現することができる。さらに、レベルシフト回路４３、４４は、コンデンサと抵抗だけで構成することができるため、安価に製造することが可能となる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することが可能となる。
【図面の簡単な説明】
【図１】発光素子アレイ駆動装置を説明する回路図である。
【図２】発光素子アレイ駆動装置の各部の動作タイミングチャートである。
【図３】初期状態から転送信号ＣＫ１Ｒを「Ｌ」にした場合のレベルシフト回路の電流の流れを説明する図である。
【図４】転送信号ＣＫＳを「Ｈ」、ＣＫ１Ｃを「Ｌ」にした直後の電流の流れを説明する図である。
【図５】サイリスタＳ１が完全にオンした定常状態での各部の電位を説明する図である。
【図６】サイリスタＳ２にゲート電流が流れる状態を説明する図である。
【図７】抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値と転送開始電圧との関係を示した図である。
【図８】発光素子アレイ駆動装置をＬＰＨに搭載した回路図である。
【図９】発光素子アレイ駆動装置を搭載したＬＰＨの構成を説明する断面図である。
【図１０】カラー画像形成装置の構成を説明する図である。
【図１１】発光素子アレイ駆動装置を説明する回路図である。
【図１２】発光素子アレイ駆動装置の各部の動作タイミングチャートである。
【符号の説明】
１２，１６…電源ライン、４０…ＳＬＥＤ、４１…駆動装置、４２…信号発生回路、４３，４４…レベルシフト回路、５０…発光素子アレイ駆動装置、６０…ＬＰＨ、６１…ハウジング、６２…プリント基板、６３…ＬＥＤアレイ、６４…ＳＬＡ、６５…ＳＬＡホルダー、６６…板バネ、Ｓ１，Ｓ２，Ｓ３，Ｓ４…サイリスタ、Ａ１，Ａ２，Ａ３，Ａ４…アノード端子、Ｋ１，Ｋ２，Ｋ３，Ｋ４…カソード端子、Ｇ１，Ｇ２，Ｇ３，Ｇ４…ゲート端子、ＣＲ０，ＣＲ１，ＣＲ２，ＣＲ３，ＣＲ４…ダイオード、Ｌ１，Ｌ２，Ｌ３，Ｌ４…発光ダイオード（ＬＥＤ）、ＲＳ，Ｒ１Ａ，Ｒ２Ａ，Ｒ１Ｂ，Ｒ２Ｂ，ＲＩＤ，Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、Ｃ１，Ｃ２…コンデンサ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a light emitting element array driving apparatus, and more particularly, to a light emitting element array driving apparatus for driving a self-scanning light emitting element array used in a print head of an image forming apparatus such as a copying machine or a printer.
[0002]
[Prior art]
In a color image forming apparatus such as a color copying machine or a color printer, as shown in FIG. 10, four photosensitive drums 1A, 1B, 1C and 1D are arranged around the intermediate transfer belt 7. I have. A charger 2A, a print head 3A, a developing unit 4A, a cleaner 5A, and a static eliminator 6A are arranged around each of the photoconductors 1A, 1B, 1C, and 1D, for example, around the photoconductor 1A. A visible image is formed with the developer of (1). Similarly, magenta (M), cyan (C), and black (K) visible images are formed on the photoconductors 1B, 1C, and 1D, respectively. The visible image is transferred to the intermediate transfer belt 7 while being aligned by the registration sensor 8 and synthesized, and is transferred onto the recording paper 9 at a time. Then, the sheet is conveyed to the fixing device 11 by the sheet conveying belt 10 and is fixed on the recording sheet 9 to form a color image. Such a color image forming apparatus is called a tandem type, and has become the mainstream of the color image forming apparatus because it can be operated at high speed.
[0003]
In such a tandem-type color image forming apparatus, since the image forming apparatuses for each of the YMCK colors are independently arranged, it is necessary to reduce the size of each apparatus. For this purpose, it is required to minimize the space occupancy around the circumference of the photosensitive drum as a print head, and an LED print head (LPH) using an LED array in which a large number of LEDs are arranged is employed.
[0004]
Particularly, in recent years, an LPH to which a self-scanning LED (SLED) is applied has been proposed. The SLED employs a thyristor structure as a portion corresponding to a switch for selectively turning on / off a light emitting point. By applying this thyristor structure, the switch section can be arranged on the same chip as the light emitting point, and the switch ON / OFF timing can be selectively emitted by two signal lines. The advantage is that the data lines can be shared and the wiring can be simplified.
[0005]
FIG. 11 shows an SLED using such a thyristor and a driving device for driving the SLED.
As shown in FIG. 11, the SLED 20 includes n thyristors S 1 to Sn, and the anode terminals A 1 to An of each thyristor are connected to the power supply line 12. The power supply line 12 is supplied with a power supply voltage VDD (VDD = 5 V). The cathode terminals K1, K3, ... of the odd-numbered thyristors S1, S3, ... are output terminals of an output circuit 21 composed of a P-channel MOS transistor P1 and an N-channel MOS transistor N1 via a resistor R1A. That is, it is connected to the drains of the P-channel MOS transistor P1 and the N-channel MOS transistor N1.
[0006]
The cathode terminals K2, K4,... Of the even-numbered thyristors are output terminals of an output circuit 22 composed of a P-channel MOS transistor P2 and an N-channel MOS transistor N2 via a resistor R2A, that is, a P-channel type. It is connected to the drains of the MOS transistor P2 and the N-channel type MOS transistor N2.
[0007]
A transfer clock CK1 'is input from a signal generation circuit (not shown) to the input terminal of the output circuit 21, that is, the gates of the P-channel MOS transistor P1 and the N-channel MOS transistor N1. The output circuit 21 inverts the input transfer clock CK1 'and outputs a transfer clock CK1 as shown in FIG.
Similarly, a transfer clock CK2 'is input from a signal generation circuit (not shown) to the input terminal of the output circuit 22, that is, the gates of the P-channel MOS transistor P2 and the N-channel MOS transistor N2. The output circuit 22 inverts the input transfer clock CK2 ′ and outputs a transfer clock CK2 as shown in FIG.
[0008]
On the other hand, the gate terminals G1 to Gn of each thyristor are connected to a power supply line 16 via a resistor 14 provided corresponding to each thyristor. A power supply voltage VGA is supplied to the power supply line 16.
The anode terminals of the light emitting diodes L1 to Ln provided corresponding to each thyristor are connected to the gate terminals G1 to Gn of each thyristor, respectively, and the gate terminals G1 to Gn-1 of each thyristor are The anode terminals of the diodes CR1 to CRn-1 are connected. The cathode terminals of the diodes CR1 to CRn-1 are respectively connected to the next-stage gate terminals. That is, the diodes CR1 to CRn-1 are connected in series.
[0009]
The anode terminal of the diode CR1 is connected via a resistor 18 to a signal generation circuit (not shown). A signal generation circuit (not shown) outputs a start signal CKS as shown in FIG. 12A for instructing the start of transfer.
The cathode terminals of the light emitting diodes L1 to Ln are connected to the output terminal of the output circuit 23 via the resistor R3, that is, the drains of the P-channel MOS transistor P3 and the N-channel MOS transistor N3. A lighting signal ID 'is input from a signal generation circuit (not shown) to the input terminal of the output circuit 23, that is, the gates of the P-channel MOS transistor P3 and the N-channel MOS transistor N3. The output circuit 23 inverts the input lighting signal ID ′ and outputs a lighting signal ID as shown in FIG.
The light emitting diodes L1 to Ln are made of, for example, AlGaAsP or GaAsP, and have a band gap of about 1.5V.
[0010]
Next, the operation of the SLED 20 will be described with reference to a timing chart shown in FIG. In the following, a case where there are four thyristors (n = 4) will be described as an example.
First, when instructing the start of the operation, a start signal CKS is set to a high level from a signal generation circuit (not shown) as shown in FIG. That is, a high level is input to the gate terminal G1 of the thyristor S1. As described above, when the transfer clock CK1 output from the output circuit 21 goes low as shown in FIG. 12B when the start signal CKS is high, the thyristor S1 turns on.
[0011]
That is, when the start signal CKS goes high, when the band gap of the diodes CR1 to CR3 is set to about 1.5 V as an example, the potentials of the gate terminals G1 to G4 (the potentials with respect to the cathode terminals) as shown in FIG. ) Are about 5 V, about 3.5 V, about 2 V, and about 0.5 V, and among the odd-numbered thyristors S 1 and S 3 to which the transfer clock CK 1 is supplied, the potential of the gate terminal is the highest, that is, the threshold voltage of the thyristor or more. Is turned on. Further, at this time, the transfer clock CK2 is at a high level as shown in FIG. 12C, so that the potential Φ2 of the cathode terminals K2 and K4 of the even-numbered thyristors S2 and S4 is about 5 V as shown in FIG. Since they remain high, thyristors S2 and S4 remain off. Further, since the lighting signal ID is at a high level as shown in FIG. 12D, the potentials of the cathode terminals of the light emitting diodes L1 to L4 are high and the light emitting diodes L1 to L4 do not light.
Then, when the lighting signal ID changes from the high level to the low level as shown in FIG. 12D, the potential of the cathode terminal of the light emitting diode L1 decreases, and the light emitting diode L1 is turned on.
[0012]
Next, when the thyristor S1 is on, the transfer clock CK2 goes low as shown in FIG. 12C, and when the lighting signal ID goes high, the even-numbered thyristors S2, to which the transfer clock CK2 is supplied, Among S4, S2 having the highest gate terminal potential, that is, S2 having a gate voltage equal to or higher than the threshold voltage of the thyristor is turned on, and the light emitting diode L1 is turned off.
Then, when the transfer clock CK1 goes high as shown in FIG. 12B, the thyristor S1 is turned off as shown in FIG. 12G, and the potential of the gate terminal G1 is gradually reduced by the resistor R1. The potential of the gate terminal G2 increases by about 1.5V to about 5V. Accordingly, the potentials of the gate terminals G3 and G4 also increase by about 1.5V.
[0013]
Next, when the lighting signal ID changes from the high level to the low level as shown in FIG. 12D, the light emitting diode L2 is turned on.
Similarly, when the thyristor S2 is on, the transfer clock CK1 goes low again as shown in FIG. 12B, and when the lighting signal ID goes high, the thyristor S3 turns on and the light emitting diode L2 goes non-active. It turns on.
Then, when the transfer clock CK2 goes high as shown in FIG. 12C, the thyristor S2 turns off.
[0014]
As described above, the overlap period in which the transfer clocks CK1 and CK2 are both at the low level (t illustrated in FIG. 12) _L The thyristors S1 to S4 are sequentially turned on by alternately switching the high level and the low level while providing the light emitting diodes L1 to L4. Are sequentially turned on.
[0015]
Here, as a conventional technique, there is a technique relating to a self-scanning LED array and its driving circuit (for example, see Patent Document 1).
[0016]
[Patent Document 1]
JP-A-2-263668 (pages 8-11, FIG. 10)
[0017]
[Problems to be solved by the invention]
In recent years, silicon chips have been miniaturized, many functions can be mounted in a smaller chip area, and miniaturization and cost reduction are progressing. On the other hand, when a fine design rule such as 0.25 μm is used, the power supply voltage of the I / O (input / output terminal) needs to be 3.3 V in relation to the withstand voltage of the transistor. Therefore, it is required that the LED drive circuit can be driven at 3.3V.
However, in the case where the power supply voltage VDD is set to about 5 V as in the related art, it is difficult to sequentially turn on the thyristors due to the band gap of the thyristor when the voltage is reduced to about 3.3 V, for example. . That is, when the power supply voltage VDD is about 3.3 V, for example, when the thyristor S1 is on, the potential of the gate terminal G2 is about 1.8 V (power supply voltage 3.3 V-band gap 1.5 V). When the transfer clock CK2 is set to a low level in this state, the potential of the signal line Φ2 of the cathode terminal of the even-numbered thyristor becomes about 0.3 V (the potential of the gate terminal G2: 1.8 V-the band gap: 1.5 V). Therefore, no current can flow to the output circuit 22 side. That is, current cannot flow through the thyristor, and it is difficult to turn on the thyristor. The turn-on time of the thyristor is proportional to the current flowing through the thyristor. _L This makes it difficult to operate the thyristor stably.
[0018]
Further, in the LPH used in the tandem type color image forming apparatus, when the LED substrate generates heat due to the power consumed by the LED substrate of the LPH, the LED array thermally expands due to the heat, so that the color image between the YMCK color images can be generated. However, there is a problem that image shift (color shift) occurs.
[0019]
Furthermore, in order to dispose the LPH in a small space around the circumference of the photosensitive drum, the LPH needs to be made small, so that the LED and the drive circuit can be mounted on a board having a small width. You also need to do it.
[0020]
The technique described in Patent Document 1 does not disclose an effective technique for driving a thyristor with a low-voltage power supply.
[0021]
Accordingly, the present invention has been made based on such a technical problem, and an object of the present invention is to provide a light emitting element array driving device which can turn on a light emitting element sequentially at high speed and stably even at low voltage driving. Is to provide.
It is another object of the present invention to provide a light-emitting element array driving device with low power consumption for suppressing heat generation of the LPH.
Still another object is to mount the light emitting element array driving device in a small space.
[0022]
[Means for Solving the Problems]
For this purpose, the light-emitting element array driving device of the present invention is provided in correspondence with a plurality of light-emitting elements, and the drive signal generation means supplies a switch element that makes each of the plurality of light-emitting elements light-on. A driving signal for sequentially turning on the output switching elements is changed to a voltage lower or higher than a power supply voltage by a level shift unit during a period in which the switching elements are turned on. This enables the light emitting elements to be sequentially turned on at high speed and stably even at a low voltage drive.
[0023]
That is, the light-emitting element array driving device of the present invention is provided with a plurality of light-emitting elements, a power supply for supplying power, and an input terminal provided for the plurality of light-emitting elements, for inputting power from the power supply, and for inputting power. It has an output terminal for outputting, and a control terminal for inputting a control signal for outputting input power from the output terminal, and holds a ON state by inputting a control signal to the control terminal to light each light emitting element A plurality of switch elements to be enabled, a drive signal generation means for generating a drive signal for sequentially turning on the switch elements and outputting the drive signal to an output terminal, and a drive signal generation means for driving the switch elements during a turn-on period Level shift means for changing a signal to a voltage lower or higher than the voltage of the power supply. The level shift means has one end connected to the output end of the switch element, and the other end branched in parallel to a signal line connected to a capacitor and a signal line connected to a resistor, and connected to the drive signal generation means. Can be characterized.
[0024]
Further, the print head of the present invention includes an exposure unit that exposes the photoconductor, and an optical unit that forms an image of light emitted from the exposure unit on the photoconductor. The exposure unit includes a plurality of light emitting elements, And an input terminal for inputting power from the power source, an output terminal for outputting input power, and a control signal for outputting the input power from the output terminal. A plurality of switch elements for holding the on state by inputting a control signal to the control end and for turning on the light emitting elements, and a drive for sequentially turning on the switch elements A drive signal generation circuit that generates a signal and outputs the signal to an output terminal; and a level that changes a drive signal from the drive signal generation circuit to a voltage lower or higher than the voltage of the power supply during a period when the switch element is turned on. It is characterized by having a shift circuit.
[0025]
The level shift circuit has one end connected to the output end of the switch element, and the other end branched in parallel to a signal line to which a capacitor is connected and a signal line to which a resistor is connected, and is connected to a drive signal generation circuit. It can be characterized. Further, a plurality of light emitting elements and a plurality of switch elements may be divided into a plurality of sets, and a level shift circuit may be arranged for each of the plurality of sets.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail based on an embodiment shown in the accompanying drawings. FIG. 1 illustrates a light-emitting element array driving device according to the present embodiment. In FIG. 1, the light emitting element array driving device 50 includes an SLED 40 as a light emitting element array, and a driving device 41 for driving the SLED 40.
As shown in FIG. 1, the SLED 40 includes n thyristors S1 to Sn, n light emitting diodes (LEDs) L1 to Ln, and n + 1 diodes CR0 to CRn. The driving device 41 includes resistors RS, R1B, R2B, RID, capacitors C1, C2, and a signal generation circuit.
[0027]
Hereinafter, the circuit configurations of the SLED 40 and the driving device 41 will be described. First, the anode terminals A1 to An of the thyristors S1 to Sn are connected to the power supply line 12. The power supply line 12 is supplied with a power supply voltage VDD (VDD = 3.3 V).
The cathode terminals K1, K3,... Of the odd-numbered thyristors S1, S3,... Are connected to the signal generating circuit 42 via the resistor R1A, but a resistor R1B is connected between the resistor R1A and the signal generating circuit 42. The level shift circuit 43 is configured by branching in parallel the signal line connected to the capacitor C1 and the signal line connected to the capacitor C1.
Further, the cathode terminals K2, K4,... Of the even-numbered thyristors are connected to the signal generating circuit 42 via the resistor R2A, and a signal to which the resistor R2B is connected is provided between the resistor R2A and the signal generating circuit 42. A level shift circuit 44 is configured in which the signal line and the signal line to which the capacitor C2 is connected are branched in parallel.
[0028]
On the other hand, the gate terminals G1 to Gn of the thyristors S1 to Sn are connected to the power supply line 16 via resistors R1 to Rn provided corresponding to the thyristors. Note that the power supply line 16 is grounded (GND).
The gate terminals G1 to Gn of the thyristors S1 to Sn are connected to the gate terminals of the light emitting diodes L1 to Ln provided corresponding to the thyristors S1 to Sn, respectively.
Further, the anode terminals of the diodes CR1 to CRn are connected to the gate terminals G1 to Gn of each of the thyristors S1 to Sn. The cathode terminals of the diodes CR1 to CRn are respectively connected to the gate terminals of the next stage. That is, the diodes CR1 to CRn are connected in series.
[0029]
The anode terminal of the diode CR1 is connected to the cathode terminal of the diode CR0, and the anode terminal of the diode CR0 is connected to the signal generation circuit 42 via the resistor RS. The cathode terminals of the light emitting diodes L1 to Ln are connected to the signal generation circuit 42 via the resistor RID. The light emitting diodes L1 to Ln are made of, for example, AlGaAsP or GaAsP, and have a band gap of about 1.5V.
[0030]
Next, the operation of the present embodiment will be described with reference to the timing chart shown in FIG. In the following, a case where there are four thyristors (n = 4) will be described as an example.
(1) In the initial state, no current flows through all thyristors S1, S2, S3, and S4, so that they are turned off ((1) in FIG. 2).
(2) When the transfer signal CK1R is set to the low level (“L”) from the initial state (FIG. 2 (2)), the current flows in the direction of the arrow in the level shift circuit 43 as shown in FIG. The potential of the transfer signal CK1 becomes GND. Since the potential of the transfer signal CK1C is 3.3 V, the potential at both ends of the capacitor C1 becomes 3.3 V (VDD). In this case, the transfer signal CKS may be set to a high level (“H”), as indicated by the timing dotted line in FIG.
[0031]
(3) At the same time, when the transfer signal CKS is set to “H” and the transfer signal CK1C is set to “L” ((3) in FIG. 2), the potential of the transfer signal CK1 is It is about -3.3V. The potential of the gate G1 is ΦS potential-Vf = about 1.8V. Here, the ΦS potential is about 3.3 V, and Vf means a diode forward voltage of AlGaAs, which is about 1.5 V. Further, Φ1 potential = G1 potential−Vf = 0.3V. Therefore, a potential difference of about 3.7 V occurs between the signal line Φ1 and the transfer signal CK1.
[0032]
Then, in this state, as shown in FIG. 4, the gate current of the thyristor S1 starts flowing through the route of the gate G1, the signal line Φ1, and the transfer signal CK1. At this time, by setting the tri-state buffer B1R of the signal generation circuit 42 to high impedance (Hi-Z), the backflow of the current is prevented.
Then, Tr2 is turned on by the gate current of thyristor S1, whereby the base current of Tr1 (collector current of Tr2) flows, and thyristor S1 starts to turn on in the order of Tr1 being turned on, and the gate current gradually increases. . At the same time, when a current flows into the capacitor C1 of the level shift circuit 43, the potential of the transfer signal CK1 also gradually increases.
[0033]
(4) After a predetermined time (time when the potential of the transfer signal CK1 becomes close to GND), the tristate buffer B1R of the signal generation circuit 42 is set to “L” (FIG. 2 (4)). Then, an increase in the potential of the gate G1 causes an increase in the potential of the signal line Φ1 and an increase in the potential of the transfer signal CK1, and accordingly, a current starts flowing to the resistor R1B side of the level shift circuit 43. On the other hand, as the potential of the transfer signal CK1 increases, the current flowing into the capacitor C1 of the level shift circuit 43 gradually decreases.
When the thyristor S1 is completely turned on and enters a steady state, the potential at each point becomes as shown in FIG. That is, a current for maintaining the ON state of the thyristor S1 flows through the resistor R1B of the level shift circuit 43, but does not flow through the capacitor C1. Note that the potential of the transfer signal CK1 is CK1 potential = 1.8-1.8 × R1B / (R1A + R1B).
[0034]
(5) With the thyristor S1 completely turned on, the lighting signal ID is set to “L” (FIG. 2 (5)). At this time, since the potential of the gate G1 is greater than the potential of the gate G2 (the potential of the gate G1−the potential of the gate G2 = 1.8 V), the LED L1 of the thyristor structure is turned on earlier and is turned on. As the LED L1 turns on, the potential of the signal line Φ1 increases, and the potential of the signal line Φ1 = the potential of the gate G2 = 1.8V, so that the LEDs subsequent to the LED L2 do not turn on. That is, in L1, L2, L3, L4,..., Only the LED having the highest gate voltage is turned on (lit).
[0035]
(6) Next, when the transfer signal CK2R is set to "L" (FIG. 2 (6)), a current flows as in the case of FIG. 2 (2), and a voltage is generated across the capacitor C2 of the level shift circuit 44. I do. In the steady state immediately before the end of FIG. 2 (6), since the potential of the gate G2 is 1.8 V, the voltage value at each point is slightly different from that in FIG. 2 (2), but there is no effect on the operation. This is because, in the steady state immediately before the end of FIG. 2 (6), the potential of the signal line Φ2 = the potential of the gate G2−Vf = 1.8V−1.5V = 0.3V, so as shown in FIG. This is because the gate current flows through the thyristor S2 in the direction of the dotted line, but this is so small that the thyristor S2 does not turn on. In this case, the transfer signal CK2 potential is about CK2 potential = 0.3−0.3 × R2B / (R2A + R2B) ≒ 0.15.
[0036]
(7) In this state, when the transfer signal CK2C is set to "L" (FIG. 2 (7)), the thyristor switch S2 is turned on.
(8) Then, when the transfer signals CK1C and CK1R are simultaneously set to "H" (FIG. 2 (8)), the thyristor switch S1 is turned off, and the gate G1 potential gradually decreases by discharging through the resistor R1. At this time, the gate G2 of the thyristor switch S2 becomes 3.3 V, and is completely turned on. Therefore, by turning the lighting signal ID terminal corresponding to the image data “L” / “H”, the LED L2 can be turned on / off. In this case, since the potential of the gate G1 is already lower than the potential of the gate G2, the LED L1 does not turn on.
[0037]
As described above, according to the present embodiment, by alternately driving the transfer signals CK1 and CK2, the on-states of the thyristor switches of the thyristors S1, S2, S3, and S4 can be changed. Lighting / non-lighting of L2, L3 and L4 can be selectively controlled in a time sharing manner. In particular, the effect that 3.3 V can be used as the driving power supply of the SLED 40 is great.
[0038]
Further, although the resistance values of the resistors R1A and R2A built in the SLED chip vary greatly, according to the present embodiment, even if the resistance values of the resistors R1A and R2A vary, stable low-voltage operation is possible.
Here, FIG. 7 is a graph showing a transfer start voltage (a voltage between VDD and GND) necessary for stably operating the SLED 40 when the resistance values of the resistors R1A and R2A fluctuate. . As shown in FIG. 7, conventionally, in order to drive the SLED 40 stably, it was necessary to largely change the transfer start voltage in accordance with the variation in the resistance values of the resistors R1A and R2A. According to this, even if the resistance values of the resistors R1A and R2A vary, there is almost no need to change the transfer start voltage, and stable low-voltage operation can be realized. Thus, thyristor transfer can be performed at higher speed.
[0039]
Further, comparing the current consumption and the power consumption of the signal transfer unit from the signal generation circuit 42 to the LEDs L1, L2, L3, L4,..., The conventional ones are 4.08 mA and 20.4 mW. On the other hand, in the present embodiment, the current consumption is 1.91 mA and the power consumption is 6.31 mW, and the current consumption and the power consumption are drastically reduced to about 1/4 in each case. For this reason, even if the light emitting element array driving device 50 is mounted on the LED print head (LPH), the heat generation of the LED substrate of the LPH is small, and the thermal expansion of the LED array can be suppressed. As a result, it is possible to prevent image shifts between the YMCK color images from occurring.
[0040]
Next, a circuit when the light emitting element array driving device 50 according to the present embodiment is mounted on an LPH will be described. FIG. 8 is a circuit diagram in which the light emitting element array driving device 50 is mounted on an LPH. FIG. 8 shows a configuration in which recording is performed on A3 size recording paper at 600 dpi (dots per inch), and a configuration in which a 7424 dot LED element is driven. That is, the LPH of the present embodiment has 58 chips of LEDs each of which is configured with 128 dots.
In FIG. 8, one LED, which is an LED lighting signal, is provided for each LED chip, and a total of 58 IDs are arranged. The transfer signals CK1, CK2, and CKS drive 9 to 10 chips per line, and are arranged in six sets in total, and the level shift circuits 43 and 44 are arranged in each set. With this configuration, all the LED chips can be driven stably at a low voltage while reducing the number of signal lines for the transfer signals CK1, CK2, and CKS.
[0041]
Next, an LPH equipped with the light emitting element array driving device 50 according to the present embodiment will be described. FIG. 9 is a cross-sectional view illustrating the configuration of an LPH on which the light emitting element array driving device 50 is mounted. In FIG. 9, an LPH 60 includes a housing 61 as a support, a printed board 62 on which the light emitting element array driving device 50 is mounted, an LED array 63 for irradiating exposure light, and light from the LED array 63 on the surface of the photosensitive drum 1. A selfoc lens array (SLA) 64 to be imaged, an SLA holder 65 that supports the SLA 64 and shields the LED array 63 from the outside, and a leaf spring 66 that urges the housing 61 in the SLA 64 direction are provided.
[0042]
The housing 61 is formed of a block or sheet metal of aluminum, SUS, or the like, and supports the printed board 62 and the LED array 63. The SLA holder 65 supports the housing 61 and the SLA 64, and is configured so that the light emitting point of the LED array 63 and the focal point of the SLA 64 coincide. Further, the SLA holder 65 is arranged so as to seal the LED array 63. Therefore, dust does not adhere to the LED array 63 from outside. On the other hand, the leaf spring 66 is biased in the direction of the SLA 64 via the housing 61 so as to maintain the positional relationship between the LED array 63 and the SLA 64.
The LPH 60 thus configured is configured to be movable in the optical axis direction of the SLA 64 by an adjustment screw (not shown), and is adjusted so that the imaging position (focal point) of the SLA 64 is located on the surface of the photosensitive drum 1. Is done.
[0043]
In the LED array 63, a plurality of LED chips are arranged on the chip substrate in a row in high precision in parallel with the axial direction of the photosensitive drum 1. Similarly, in the SLA 64, self-focusing rod lenses are arranged in a line with high accuracy in parallel with the axial direction of the photosensitive drum 1. Then, the light from the LED array 63 controlled by the light emitting element array driving device 50 forms an image on the surface of the photosensitive drum 1 to form an electrostatic latent image.
[0044]
Here, since the light-emitting element array driving device 50 can use the I / O power supply voltage of 3.3 V, it is possible to design the device with a fine design rule such as 0.25 μm. Therefore, the chip area can be reduced, and the number of driver ICs can be reduced. Further, as described above, low power consumption can be achieved. Therefore, in the LPH 60 of the present embodiment, the light emitting element array driving device 50 can be mounted on the printed board 62, and the width of the printed board 62 in the circumferential direction of the photosensitive drum 1 can be reduced. Therefore, downsizing of the LPH 60 can be realized. Furthermore, since the level shift circuits 43 and 44 can be constituted only by capacitors and resistors, they can be manufactured at low cost.
[0045]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a light emitting element array driving device that can turn on the light emitting elements sequentially at high speed and stably even at low voltage driving.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating a light emitting element array driving device.
FIG. 2 is an operation timing chart of each unit of the light emitting element array driving device.
FIG. 3 is a diagram illustrating a current flow of the level shift circuit when a transfer signal CK1R is set to “L” from an initial state.
FIG. 4 is a diagram illustrating the flow of current immediately after a transfer signal CKS is set to “H” and CK1C is set to “L”;
FIG. 5 is a diagram illustrating the potential of each part in a steady state in which the thyristor S1 is completely turned on.
FIG. 6 is a diagram illustrating a state in which a gate current flows through a thyristor S2.
FIG. 7 is a diagram showing a relationship between resistance values of resistors R1A and R2A and a transfer start voltage.
FIG. 8 is a circuit diagram in which the light emitting element array driving device is mounted on an LPH.
FIG. 9 is a cross-sectional view illustrating a configuration of an LPH equipped with a light emitting element array driving device.
FIG. 10 is a diagram illustrating a configuration of a color image forming apparatus.
FIG. 11 is a circuit diagram illustrating a light emitting element array driving device.
FIG. 12 is an operation timing chart of each unit of the light emitting element array driving device.
[Explanation of symbols]
12, 16 power supply line, 40 SLED, 41 driving device, 42 signal generation circuit, 43, 44 level shift circuit, 50 light emitting element array driving device, 60 LPH, 61 housing, 62 printed circuit board , 63: LED array, 64: SLA, 65: SLA holder, 66: leaf spring, S1, S2, S3, S4: thyristor, A1, A2, A3, A4: anode terminal, K1, K2, K3, K4: cathode Terminals, G1, G2, G3, G4 ... gate terminals, CR0, CR1, CR2, CR3, CR4 ... diodes, L1, L2, L3, L4 ... light emitting diodes (LED), RS, R1A, R2A, R1B, R2B, RID , R1, R2, R3, R4 ... resistors, C1, C2 ... capacitors

Claims

A plurality of light emitting elements,
A power supply that supplies power,
An input terminal provided corresponding to the plurality of light emitting elements, for inputting power from the power supply, an output terminal for outputting input power, and a control signal for outputting the input power from the output terminal is input. A plurality of switch elements having a control end, holding an on state by a control signal being input to the control end, and setting each of the light emitting elements to a lighting enabled state;
Drive signal generating means for generating a drive signal for sequentially turning on the switch elements and outputting the drive signal to the output terminal;
A light emitting element array driving device, comprising: level shift means for changing a drive signal from the drive signal generation means to a voltage lower or higher than the voltage of the power supply during a period in which the switch element is turned on. .

The level shift means has one end connected to the output end of the switch element, and the other end branched in parallel to a signal line connected to a capacitor and a signal line connected to a resistor, and connected to the drive signal generation means. 2. The light emitting element array driving device according to claim 1, wherein:

Exposure means for exposing the photoreceptor,
Optical means for forming an image of the light irradiated from the exposure means on the photoreceptor,
The exposing means,
A plurality of light emitting elements,
A power supply that supplies power,
An input terminal provided corresponding to the plurality of light emitting elements, for inputting power from the power supply, an output terminal for outputting input power, and a control signal for outputting the input power from the output terminal is input. A plurality of switch elements having a control end, holding an on state by a control signal being input to the control end, and setting each of the light emitting elements to a lighting enabled state;
A drive signal generation circuit that generates a drive signal for sequentially turning on the switch elements and outputs the drive signal to the output terminal;
A print head, comprising: a level shift circuit that changes a drive signal from the drive signal generation circuit to a voltage lower or higher than a voltage of the power supply during a period in which the switch element is turned on.

The level shift circuit has one end connected to the output end of the switch element, and the other end branched in parallel to a signal line connected to a capacitor and a signal line connected to a resistor and connected to the drive signal generation circuit. The print head according to claim 3, wherein the print head is formed.

4. The print head according to claim 3, wherein the plurality of light emitting elements and the plurality of switch elements are divided into a plurality of sets, and the level shift circuit is arranged for each of the plurality of sets.