JP4300921B2

JP4300921B2 - Print head

Info

Publication number: JP4300921B2
Application number: JP2003277280A
Authority: JP
Inventors: 道夫谷脇
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2003-07-22
Filing date: 2003-07-22
Publication date: 2009-07-22
Anticipated expiration: 2023-07-22
Also published as: JP2005041091A

Description

本発明は、複写機、プリンタ等の画像形成装置に搭載されるＬＥＤアレイを用いたプリントヘッド等に関する。 The present invention relates to a print head using an LED array mounted on an image forming apparatus such as a copying machine or a printer.

カラー複写機、カラープリンタ等のカラー画像形成装置においては、図９に示したように、４個の感光体ドラム１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄを中間転写ベルト１０７の周囲に配置して構成されている。それぞれの感光体ドラム１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄでは、例えば感光体ドラム１０１Ａの周囲においては帯電器１０２Ａ、プリントヘッド１０３Ａ、現像器１０４Ａ、クリーナ１０５Ａ、除電器１０６Ａが配置され、感光体ドラム１０１Ａ上にイエロー（Ｙ）の現像剤でトナー像が形成される。同様に、感光体ドラム１０１Ｂ、１０１Ｃ、１０１Ｄ上には、それぞれマゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像が形成される。このトナー像をレジセンサ１０８で位置合わせをしながら中間転写ベルト１０７に転写して合成し、これを記録用紙１０９に一括して転写する。そして用紙搬送ベルト１１０によって定着器１１１に搬送し、トナー像を記録用紙１０９に定着させてカラー画像を形成する。このようなカラー画像形成装置はタンデム方式と呼ばれ、高速化が可能であることからカラー画像形成装置の主流となっている。 In a color image forming apparatus such as a color copying machine or a color printer, as shown in FIG. 9, four photosensitive drums 101A, 101B, 101C, and 101D are arranged around the intermediate transfer belt 107. Yes. In each of the photosensitive drums 101A, 101B, 101C, and 101D, for example, a charging device 102A, a print head 103A, a developing device 104A, a cleaner 105A, and a static eliminator 106A are arranged around the photosensitive drum 101A. A toner image is formed with a yellow (Y) developer. Similarly, magenta (M), cyan (C), and black (K) toner images are formed on the photosensitive drums 101B, 101C, and 101D, respectively. The toner image is transferred to the intermediate transfer belt 107 while being aligned by the registration sensor 108 and synthesized, and the toner image is collectively transferred to the recording paper 109. Then, the sheet is conveyed to the fixing device 111 by the sheet conveying belt 110 and the toner image is fixed on the recording sheet 109 to form a color image. Such a color image forming apparatus is called a tandem system, and is capable of increasing the speed, and has become a mainstream color image forming apparatus.

かかるタンデム方式のカラー画像形成装置では、Ｙ、Ｍ、Ｃ、Ｋ各色のトナー像を形成する画像形成ユニットが独立して配置されるため、各ユニットの小型化を図る必要がある。そのため、プリントヘッド１０３Ａにおいては可能な限り小型化したものが求められる。その点で、ＬＥＤを多数配列したＬＥＤアレイを用いたＬＥＤプリントヘッド（ＬＰＨ）は、機械的な駆動機構を必要とせず、また液晶素子のようにバックライトを必要としないことから、画像形成装置に用いられるプリントヘッドの小型化には最も適しているものの一つである。さらに、応答スピードも高いことから、画像形成装置の高速化にも適しているという利点も有している。 In such a tandem color image forming apparatus, since image forming units for forming toner images of Y, M, C, and K colors are independently arranged, it is necessary to reduce the size of each unit. Therefore, the print head 103A is required to be as small as possible. In this respect, an LED print head (LPH) using an LED array in which a large number of LEDs are arranged does not require a mechanical drive mechanism and does not require a backlight unlike a liquid crystal element. This is one of the most suitable for downsizing the print head used in the printer. Further, since the response speed is high, it has an advantage that it is suitable for speeding up the image forming apparatus.

かかるＬＰＨに関する従来技術として、配線パターン（導電パターン）が形成された回路基板上に、複数のＬＥＤが列状に配列されたＬＥＤアレイチップと、各ＬＥＤアレイチップに対応してＬＥＤアレイチップの駆動に用いられるドライバチップとが配設され、そして、ドライバチップはＬＥＤアレイチップの片側または両側において、ＬＥＤアレイチップの配列方向に沿って並列に配置され、ＬＥＤアレイチップとドライバチップとはボンディングワイヤによって接続された構成を有したものが知られている（例えば、特許文献１参照）。 As a conventional technique related to LPH, an LED array chip in which a plurality of LEDs are arranged in a row on a circuit board on which a wiring pattern (conductive pattern) is formed, and driving of the LED array chip corresponding to each LED array chip The driver chip is arranged in parallel along the arrangement direction of the LED array chip on one or both sides of the LED array chip, and the LED array chip and the driver chip are bonded by a bonding wire. One having a connected configuration is known (see, for example, Patent Document 1).

また、ＬＥＤアレイチップを列状に回路基板上の第１の主面に配置し、ＬＥＤアレイチップの列の両側に第１の基板配線と第２の基板配線とを設け、第１の基板配線と第２の基板配線の少なくとも一方は、ＬＥＤアレイチップ２個毎に分断して、これらをスルーホールの列で回路基板の第２の主面を介して相互に接続し、各ＬＥＤアレイチップ裏面に設けた共通電極に接続した配線を、スルーホールを設けた側の基板配線相互の隙間から引き出した構成を有するものも提案されている（例えば、特許文献２参照）。 In addition, the LED array chips are arranged in a row on the first main surface on the circuit board, and the first substrate wiring and the second substrate wiring are provided on both sides of the LED array chip row. And at least one of the second substrate wirings is divided into two LED array chips, and these are connected to each other via a second main surface of the circuit board in a row of through holes. There is also proposed a configuration in which the wiring connected to the common electrode provided on the substrate is drawn out from the gap between the substrate wirings on the side where the through holes are provided (see, for example, Patent Document 2).

特開２０００−１８３４０３号公報(第４-６頁)JP 2000-183403 A (page 4-6) 特開平６−３２８７８３号公報(第３-４頁)JP-A-6-328783 (page 3-4)

ところで、上述した特許文献１に記載された技術では、ＬＥＤアレイチップとドライバチップとは並列して配置されるため、ＬＰＨの短辺の長さは、少なくともＬＥＤアレイチップとドライバチップの双方を配置するスペース分だけ必要となる。そのため、ＬＰＨのさらなる小型化を図る上では、かかる構成は障害となる。
また、上述した特許文献２に記載された技術では、ＬＥＤアレイチップが配列された方向の両端部にドライバチップが配置され、ＬＥＤアレイチップとドライバチップとが直列に配置された構成ではあるが、ＬＥＤアレイチップの両側には多数の基板配線を配置する必要があるため、やはりＬＰＨのさらなる小型化を図るには限界があった。
そこで解決しようとする課題は、ＬＥＤアレイと駆動回路とを小さい幅面積の基板に搭載して、画像形成装置の感光体ドラム周長周りの小さなスペースにＬＰＨを配置することができるように構成することにある。 By the way, in the technique described in Patent Document 1 described above, since the LED array chip and the driver chip are arranged in parallel, the length of the short side of the LPH is at least both the LED array chip and the driver chip. Only the space to do is required. Therefore, this configuration becomes an obstacle to further downsizing the LPH.
Moreover, in the technique described in Patent Document 2 described above, the driver chip is arranged at both ends in the direction in which the LED array chip is arranged, and the LED array chip and the driver chip are arranged in series. Since it is necessary to arrange a large number of substrate wirings on both sides of the LED array chip, there is a limit to further downsizing the LPH.
The problem to be solved is to mount the LED array and the drive circuit on a substrate having a small width area so that the LPH can be arranged in a small space around the circumference of the photosensitive drum of the image forming apparatus. There is.

本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備えており、露光手段は、基板と、この基板上に、複数の発光素子と、この複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子とを含む複数の発光素子アレイと、さらに複数の発光素子アレイの配列方向の延長線上に配置され、スイッチ素子を順次オンさせるための駆動信号と発光素子を発光させるための点灯信号とを発生して発光素子アレイへ出力する駆動信号発生部とを有することを特徴としている。 The print head according to the present invention includes an exposure unit that exposes the photosensitive member, and an optical unit that forms an image of light emitted from the exposure unit on the photosensitive member. The exposure unit is provided on the substrate and the substrate. A plurality of light emitting elements, and an input terminal for inputting power from the power source, an output terminal for outputting the input power, and for outputting the input power from the output terminal. A plurality of light emitting element arrays, each having a control terminal for inputting a control signal, and having a plurality of switch elements for holding the light emitting elements in a lighting enabled state by holding the control signal at the control terminal; Further, the driving is arranged on an extension line in the arrangement direction of the plurality of light emitting element arrays, and generates a driving signal for sequentially turning on the switch elements and a lighting signal for causing the light emitting elements to emit light, and outputs them to the light emitting element array. It is characterized by having a No. generator.

ここで、駆動信号発生部は、配線が接続されない少なくとも１辺を有することを特徴とすることができる。特に、駆動信号発生部は、配線が接続されない１辺が基板の長尺辺に沿うように配置されたことを特徴とすることもできる。また、駆動信号発生部は、基板の長尺方向に長い長方形に形成されたことを特徴とすることもできる。 Here, the drive signal generator may have at least one side to which no wiring is connected. In particular, the drive signal generator may be characterized in that one side to which no wiring is connected is arranged along the long side of the substrate. The drive signal generator may be formed in a rectangular shape that is long in the longitudinal direction of the substrate.

さらに、本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備えており、露光手段は、基板と、この基板上に、複数の発光素子と、この複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、発光素子アレイを駆動するための信号を入出力する配線が接続される辺とこの配線が接続されない少なくとも１辺とを有する駆動信号発生部とを有することを特徴としている。 The print head according to the present invention further includes an exposure unit that exposes the photosensitive member, and an optical unit that forms an image of light emitted from the exposure unit on the photosensitive member. The exposure unit includes a substrate and the substrate. A plurality of light emitting element arrays including a plurality of light emitting elements and a plurality of switch elements provided corresponding to the plurality of light emitting elements, and wirings for inputting and outputting signals for driving the light emitting element arrays It has a drive signal generating section having a side to be connected and at least one side to which this wiring is not connected.

ここで、駆動信号発生部は、複数の発光素子アレイの配列方向の延長線上に配置されたことを特徴とすることもできる。特に、駆動信号発生部は、配線が接続されない１辺が基板の長尺辺に沿うように配置することができる。
また、発光素子アレイは、スイッチ素子が複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とすることを特徴とすることができる。
さらに、複数の発光素子アレイに対応して抵抗をさらに備え、複数の発光素子アレイと駆動信号発生部とは、基板の第１の主面に配置し、抵抗は基板の第２の主面に配置することができる。特に、複数の発光素子アレイは、基板の第１の主面の中央部に配置し、抵抗は基板の第２の主面の側部に配置することもできる。 Here, the drive signal generator may be arranged on an extension line in the arrangement direction of the plurality of light emitting element arrays. In particular, the drive signal generator can be arranged such that one side to which no wiring is connected is along the long side of the substrate.
In the light emitting element array, switch elements are provided corresponding to a plurality of light emitting elements, and an input terminal for inputting power from a power supply, an output terminal for outputting input power, and outputting input power from the output terminal. And a control terminal for inputting a control signal for maintaining the ON state when the control signal is input to the control terminal, so that each light emitting element can be turned on.
Furthermore, a resistor is further provided corresponding to the plurality of light emitting element arrays, the plurality of light emitting element arrays and the drive signal generating unit are disposed on the first main surface of the substrate, and the resistor is provided on the second main surface of the substrate. Can be arranged. In particular, the plurality of light emitting element arrays may be arranged at the center of the first main surface of the substrate, and the resistor may be arranged at the side of the second main surface of the substrate.

本発明を発光素子回路基板として捉え、本発明の発光素子回路基板は、基板と、この基板上に、複数の発光素子と、複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、さらに複数の発光素子アレイの配列方向の延長線上に配置され、発光素子アレイを駆動するための信号を入出力する配線が接続される辺と配線が接続されない少なくとも１辺とを有する駆動信号発生部とを備えたことを特徴としている。ここで、発光素子アレイは、スイッチ素子が複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とすることを特徴とすることができる。 The present invention is regarded as a light emitting element circuit board, and the light emitting element circuit board of the present invention includes a substrate, a plurality of light emitting elements on the substrate, and a plurality of switch elements provided corresponding to the plurality of light emitting elements. A plurality of light emitting element arrays including the light emitting element array, and further arranged on an extended line in the arrangement direction of the plurality of light emitting element arrays, and at least one side not connected to a side to which a wiring for inputting and outputting a signal for driving the light emitting element array is connected And a drive signal generator having a side. Here, in the light emitting element array, switch elements are provided corresponding to a plurality of light emitting elements, and an input terminal for inputting power from a power source, an output terminal for outputting input power, and an output for outputting input power from the output terminal. A control terminal for inputting a control signal for causing the light-emitting element to be turned on by inputting the control signal to the control terminal, and each of the light-emitting elements can be turned on.

本発明の効果として、ＬＥＤアレイと駆動回路とを小さい幅面積の基板上に搭載して、プリントヘッド（ＬＰＨ）を画像形成装置の感光体ドラム周長周りの小さなスペースに配置することが可能となった。 As an effect of the present invention, the LED array and the drive circuit can be mounted on a substrate having a small width area, and the print head (LPH) can be disposed in a small space around the circumference of the photosensitive drum of the image forming apparatus. became.

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。本発明のプリントヘッドは発光素子（ＬＥＤ）を搭載したＬＥＤ回路基板を備え、このＬＥＤ回路基板では、基板上に複数のＬＥＤアレイチップとドライバチップとが一列に配列して構成されるとともに、ドライバチップは基板の長辺方向と平行な辺のうちの少なくとも一方の側に配線が配設されずに構成されていることを特徴としている。 Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. The print head of the present invention includes an LED circuit board on which a light emitting element (LED) is mounted. In the LED circuit board, a plurality of LED array chips and driver chips are arranged in a line on the board, and a driver is provided. The chip is characterized in that no wiring is provided on at least one of the sides parallel to the long side direction of the substrate.

本発明に係るプリントヘッドの実施の形態について説明する。図１は本実施の形態のＬＥＤを多数配列した発光素子アレイ（ＬＥＤアレイ）を用いたＬＥＤプリントヘッド（ＬＰＨ）の構成を説明する断面図である。図１において、ＬＰＨ１は、支持体としてのハウジング６１、ＬＥＤアレイ６３とＬＥＤアレイ６３を駆動する駆動回路(駆動信号発生部)とを搭載する露光手段の一例としてのＬＥＤ回路基板(発光素子回路基板)６２、ＬＥＤアレイ６３からの光を感光体ドラム１０１表面に結像させる光学手段の一例としてのセルフォックレンズアレイ（ＳＬＡ）６４、ＳＬＡ６４を支持するとともにＬＥＤアレイ６３を外部から遮蔽するＳＬＡホルダー６５、ハウジング６１をＳＬＡ６４方向に付勢する板バネ６６を備えている。 An embodiment of a print head according to the present invention will be described. FIG. 1 is a cross-sectional view illustrating a configuration of an LED print head (LPH) using a light emitting element array (LED array) in which a large number of LEDs according to the present embodiment are arranged. In FIG. 1, LPH 1 is an LED circuit board (light emitting element circuit board) as an example of an exposure unit on which a housing 61 as a support, an LED array 63, and a drive circuit (drive signal generator) for driving the LED array 63 are mounted. 62, an SLA holder 65 that supports the SELFOC lens array (SLA) 64 and SLA 64 as an example of optical means for forming an image of the light from the LED array 63 on the surface of the photosensitive drum 101 and shields the LED array 63 from the outside. A leaf spring 66 for urging the housing 61 in the SLA 64 direction is provided.

ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、ＬＥＤ回路基板６２を支持している。またＳＬＡホルダー６５は、ハウジング６１およびＳＬＡ６４を支持し、ＬＥＤアレイ６３の発光点とＳＬＡ６４の焦点とが一致するように設定している。さらにＳＬＡホルダー６５はＬＥＤアレイ６３を密閉するように構成されている。そのため、ＬＥＤアレイ６３に外部からゴミが付着することを防ぐことができる。一方、板バネ６６は、ＬＥＤアレイ６３およびＳＬＡ６４の位置関係を保持するように、ハウジング６１を介してＬＥＤ回路基板６２をＳＬＡ６４方向に付勢している。
このように構成されたＬＰＨ１は、調整ネジ（図示せず）によってＳＬＡ６４の光軸方向に移動可能に構成され、ＳＬＡ６４の結像位置(焦点)が感光体ドラム１０１表面上に位置するように調整される。 The housing 61 is formed of a block or sheet metal such as aluminum or SUS, and supports the LED circuit board 62. The SLA holder 65 supports the housing 61 and the SLA 64, and is set so that the light emitting point of the LED array 63 coincides with the focal point of the SLA 64. Further, the SLA holder 65 is configured to seal the LED array 63. Therefore, it is possible to prevent dust from adhering to the LED array 63 from the outside. On the other hand, the leaf spring 66 urges the LED circuit board 62 in the SLA 64 direction via the housing 61 so as to maintain the positional relationship between the LED array 63 and the SLA 64.
The LPH 1 configured as described above is configured to be movable in the optical axis direction of the SLA 64 by an adjustment screw (not shown), and adjusted so that the image formation position (focal point) of the SLA 64 is positioned on the surface of the photosensitive drum 101. Is done.

ＬＥＤ回路基板６２では、複数個のＬＥＤアレイ６３が感光体ドラム１０１の軸線方向と平行に精度よく列状に配置されている。またＳＬＡ６４も同様であって、自己集束性のロッドレンズが感光体ドラム１０１の軸線方向と平行に精度よく列状に配置されている。そして画像信号に基づいてＬＥＤアレイ６３から光が照射され、ＳＬＡ６４によって感光体ドラム１０１表面上に結像されて、静電潜像を形成する。 In the LED circuit board 62, a plurality of LED arrays 63 are arranged in a line with high accuracy in parallel with the axial direction of the photosensitive drum 101. The SLA 64 is also the same, and self-focusing rod lenses are arranged in a row with high precision parallel to the axial direction of the photosensitive drum 101. Then, light is emitted from the LED array 63 based on the image signal, and an image is formed on the surface of the photosensitive drum 101 by the SLA 64 to form an electrostatic latent image.

次に、ＬＥＤ回路基板６２の構成について述べる。図２は、ＬＥＤ回路基板６２の平面図である。図２に示すように、ＬＥＤ回路基板６２は、基板１０の第１の主面上に、一列となって配列されたＬＥＤアレイ６３としての５８個のＬＥＤアレイチップＣｈｉｐ１、Ｃｈｉｐ２、…、Ｃｈｉｐ５８、ＬＥＤアレイチップＣｈｉｐ１、Ｃｈｉｐ２、…、Ｃｈｉｐ５８に配置された発光ダイオード（ＬＥＤ）を選択的に駆動する駆動回路が実装されたドライバチップ(駆動信号発生部)２０、ＬＰＨ１が搭載される画像形成装置から駆動電力や画像信号等を受けてドライバチップ２０に伝送するコネクタ３０が配設されている。さらに電極３１、配線３２、また基板１０の第２の主面上に設けられた配線と電気的な接続を行うスルーホール３３が必要に応じて設けられている。
なお、本実施の形態のＬＰＨ１は、Ａ３サイズの記録用紙に６００ｄｐｉ（dot per inch）で記録することができる構成であって、全部で７４２４ｄｏｔのＬＥＤ素子が配置された構成である。したがって、本実施の形態のＬＰＨ１は、１２８個のＬＥＤを組み込んだＬＥＤアレイチップを５８チップ（Ｃｈｉｐ１〜Ｃｈｉｐ５８）搭載している。 Next, the configuration of the LED circuit board 62 will be described. FIG. 2 is a plan view of the LED circuit board 62. As shown in FIG. 2, the LED circuit board 62 includes 58 LED array chips Chip1, Chip2,..., Chip58, as LED arrays 63 arranged in a line on the first main surface of the substrate 10. From the image forming apparatus on which the driver chip (drive signal generator) 20 on which the drive circuit for selectively driving the light emitting diodes (LEDs) arranged on the LED array chips Chip1, Chip2,. A connector 30 that receives driving power, an image signal, and the like and transmits it to the driver chip 20 is provided. Furthermore, a through hole 33 is provided as necessary to make electrical connection with the electrode 31, the wiring 32, and the wiring provided on the second main surface of the substrate 10.
Note that the LPH 1 of the present embodiment has a configuration capable of recording at 600 dpi (dot per inch) on an A3 size recording sheet, and has a configuration in which LED elements of 7424 dots are arranged in total. Therefore, the LPH 1 of the present embodiment is equipped with 58 LED array chips (Chip 1 to Chip 58) in which 128 LEDs are incorporated.

ここで、ＬＥＤアレイチップＣｈｉｐ１、Ｃｈｉｐ２、…、Ｃｈｉｐ５８の構成を説明する。図３は一例としてＬＥＤアレイチップＣｈｉｐ１の構成を示した回路図である。図３に示したように、ＬＥＤアレイチップＣｈｉｐ１は、１２８個のサイリスタＳ１〜Ｓ１２８、１２８個のＬＥＤＬ１〜Ｌ１２８、１２７個のダイオードＣＲ１〜ＣＲ１２７、１２８個の抵抗Ｒ１〜Ｒ１２８、さらには信号線に過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａで構成されている。なお、ＬＥＤアレイチップＣｈｉｐ２、Ｃｈｉｐ３、…、Ｃｈｉｐ５８も同様に構成されている。 Here, the configuration of the LED array chips Chip1, Chip2,..., Chip58 will be described. FIG. 3 is a circuit diagram showing the configuration of the LED array chip Chip 1 as an example. As shown in FIG. 3, the LED array chip Chip1 includes 128 thyristors S1 to S128, 128 LEDs L1 to L128, 127 diodes CR1 to CR127, 128 resistors R1 to R128, and a signal line. The transfer current limiting resistors R1A, R2A, and R3A prevent the excessive current from flowing through. The LED array chips Chip2, Chip3,..., Chip58 are similarly configured.

各サイリスタＳ１〜Ｓ１２８のアノード端子（入力端）Ａ１〜Ａ１２８は電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝５Ｖ）が供給される。
奇数番目サイリスタＳ１、Ｓ３、…、Ｓ１２７のカソード端子（出力端）Ｋ１、Ｋ３、…、Ｋ１２７には、転送電流制限抵抗Ｒ１Ａを介してドライバチップ２０から転送信号ＣＫ１が送信される。
また、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ１２８のカソード端子（出力端）Ｋ２、Ｋ４、…、Ｋ１２８には、転送電流制限抵抗Ｒ２Ａを介してドライバチップ２０から転送信号ＣＫ２が送信される。 The anode terminals (input terminals) A1 to A128 of the thyristors S1 to S128 are connected to the power supply line 12. A power supply voltage VDD (VDD = 5 V) is supplied to the power supply line 12.
A transfer signal CK1 is transmitted from the driver chip 20 to the cathode terminals (output terminals) K1, K3,..., K127 of the odd-numbered thyristors S1, S3,.
Further, the transfer signal CK2 is transmitted from the driver chip 20 to the cathode terminals (output terminals) K2, K4,..., K128 of the even-numbered thyristors S2, S4,.

一方、各サイリスタＳ１〜Ｓ１２８のゲート端子（制御端）Ｇ１〜Ｇ１２８には、各サイリスタに対応して設けられた抵抗Ｒ１〜Ｒ１２８を介して電源ライン１６に各々接続されている。なお、電源ライン１６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８と、各サイリスタＳ１〜Ｓ１２８に対応して設けられたＬＥＤＬ１〜Ｌ１２８のゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＣＲ１〜ＣＲ１２７のアノード端子が接続されている。ダイオードＣＲ１〜ＣＲ１２７のカソード端子は、次段のサイリスタのゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲ１２７は直列接続されている。 On the other hand, the gate terminals (control terminals) G1 to G128 of the thyristors S1 to S128 are respectively connected to the power supply line 16 via resistors R1 to R128 provided corresponding to the thyristors. The power supply line 16 is grounded (GND).
The gate terminals G1 to G128 of the thyristors S1 to S128 are connected to the gate terminals of the LEDs L1 to L128 provided corresponding to the thyristors S1 to S128, respectively.
Furthermore, the anode terminals of the diodes CR1 to CR127 are connected to the gate terminals G1 to G128 of the thyristors S1 to S128. The cathode terminals of the diodes CR1 to CR127 are respectively connected to the gate terminals of the next-stage thyristors. That is, the diodes CR1 to CR127 are connected in series.

ダイオードＣＲ１のアノード端子は転送電流制限抵抗Ｒ３Ａを介してドライバチップ２０に接続され、転送信号ΦＳを受信する。また、ＬＥＤＬ１〜Ｌ１２８のカソード端子は、ドライバチップ２０に接続されて、点灯信号ΦＩ１を受信する。 The anode terminal of the diode CR1 is connected to the driver chip 20 via the transfer current limiting resistor R3A and receives the transfer signal ΦS. The cathode terminals of the LEDs L1 to L128 are connected to the driver chip 20 and receive the lighting signal ΦI1.

次に、このようなＬＥＤアレイチップＣｈｉｐ１の動作について図４に示すタイミングチャートを参照して説明する。
まず、ＬＥＤアレイチップＣｈｉｐ１の動作の開始を指示する場合、ドライバチップ２０から図４（Ａ）に示すように転送信号ΦＳがハイレベルになる。すなわち、サイリスタＳ１のゲート端子Ｇ１にハイレベルが入力される。このように、転送信号ΦＳがハイレベルの時に、図４（Ｂ）に示すようにドライバチップ２０から出力された転送信号ＣＫ１がローレベルになると、サイリスタＳ１がターンオンする。 Next, the operation of such an LED array chip Chip1 will be described with reference to the timing chart shown in FIG.
First, when instructing the start of the operation of the LED array chip Chip1, the transfer signal ΦS is set to the high level from the driver chip 20 as shown in FIG. That is, a high level is input to the gate terminal G1 of the thyristor S1. Thus, when the transfer signal ΦS is at a high level and the transfer signal CK1 output from the driver chip 20 is at a low level as shown in FIG. 4B, the thyristor S1 is turned on.

すなわち、転送信号ΦＳがハイレベルになると、転送信号ＣＫ１が供給される奇数番目のサイリスタＳ１、Ｓ３、…のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき図４（Ｃ）に示すように転送信号ＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２、Ｓ４、…のカソード端子Ｋ２、Ｋ４、…の電位は高いままとなり、サイリスタＳ２、Ｓ４、…はオフの状態が維持される。さらに、点灯信号ΦＩ１は図４（Ｄ）に示すようにハイレベルなのでＬＥＤＬ１〜Ｌ１２８のカソード端子の電位が高くＬＥＤＬ１〜Ｌ１２８は点灯しない。
そして、点灯信号ΦＩ１が図４（Ｄ）に示すようにハイレベルからローレベルになると、ＬＥＤＬ１のカソード端子の電位が低くなり、ＬＥＤＬ１が点灯する。 That is, when the transfer signal ΦS becomes a high level, among the odd-numbered thyristors S1, S3,... To which the transfer signal CK1 is supplied, the thyristor having the highest gate terminal potential, that is, the gate voltage equal to or higher than the threshold voltage of the thyristor. S1 turns on. At this time, since the transfer signal CK2 is at a high level as shown in FIG. 4C, the potentials of the cathode terminals K2, K4,... Of the even-numbered thyristors S2, S4,. ... is kept off. Further, since the lighting signal ΦI1 is at a high level as shown in FIG. 4D, the cathode terminals of the LEDs L1 to L128 are high and the LEDs L1 to L128 are not lit.
When the lighting signal ΦI1 changes from the high level to the low level as shown in FIG. 4D, the potential of the cathode terminal of the LED L1 becomes low, and the LED L1 is lit.

次に、サイリスタＳ１がオンの時に、図４（Ｃ）に示すように転送信号ＣＫ２がローレベルになり、点灯信号ΦＩ１がハイレベルになると、転送信号ＣＫ２が供給される偶数番目のサイリスタＳ２、Ｓ４、…のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるＳ２がターンオンするとともに、ＬＥＤＬ１が非点灯になる。
そして、図４（Ｂ）に示すように転送信号ＣＫ１がハイレベルになると、サイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下するとともに、ゲート端子Ｇ２の電位は上昇する。また、これに伴ってゲート端子Ｇ３、Ｇ４の電位も上昇する。 Next, when the thyristor S1 is turned on, as shown in FIG. 4C, when the transfer signal CK2 becomes low level and the lighting signal ΦI1 becomes high level, the even-numbered thyristor S2, to which the transfer signal CK2 is supplied, Among S4,..., S2 having the highest potential at the gate terminal, that is, the gate voltage equal to or higher than the threshold voltage of the thyristor is turned on, and the LED L1 is not lit.
When the transfer signal CK1 becomes high level as shown in FIG. 4B, the thyristor S1 is turned off, the potential of the gate terminal G1 is gradually lowered by the resistor R1, and the potential of the gate terminal G2 is increased. Along with this, the potentials of the gate terminals G3 and G4 also rise.

次に、点灯信号ΦＩ１が図４（Ｄ）に示すようにハイレベルからローレベルになると、ＬＥＤＬ２が点灯する。
同様に、サイリスタＳ２がオンの時に、図４（Ｂ）に示すように転送信号ＣＫ１が再びローレベルになり、点灯信号ΦＩ１がハイレベルになると、サイリスタＳ３がターンオンするとともに、ＬＥＤＬ２が非点灯になる。
そして、図４（Ｃ）に示すように転送信号ＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。 Next, when the lighting signal ΦI1 changes from the high level to the low level as shown in FIG. 4D, the LED L2 is lit.
Similarly, when the thyristor S2 is on, as shown in FIG. 4B, when the transfer signal CK1 becomes low level again and the lighting signal ΦI1 becomes high level, the thyristor S3 is turned on and the LED L2 is not lit. become.
Then, as shown in FIG. 4C, when the transfer signal CK2 becomes high level, the thyristor S2 is turned off.

このように、ＬＥＤアレイチップＣｈｉｐ１では、転送信号ＣＫ１、ＣＫ２が共にローレベルになる重なり期間（図４に示すＴａの期間）を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタＳ１〜Ｓ１２８を順次オンさせるとともに、これに同期して点灯信号ΦＩ１を順次ローレベルにすることにより、ＬＥＤＬ１〜Ｌ１２８を順次点灯させることができる。したがって、ＬＥＤアレイチップＣｈｉｐ１に接続する信号線としては、転送信号ΦＳ、ＣＫ１、ＣＫ２のための３本、点灯信号ΦＩ１のための１本、そして２本の電源線（そのうち１本は接地）の合計６本の信号線だけで駆動することが可能である。
なお、ＬＥＤアレイチップＣｈｉｐ２、Ｃｈｉｐ３、…、Ｃｈｉｐ５８に関しても同様であり、転送信号ΦＳ、ＣＫ１、ＣＫ２、そしてそれぞれ点灯信号ΦＩ２〜ΦＩ５８によってＬＥＤが順次点灯される。 As described above, in the LED array chip Chip1, the thyristors S1 to S1 are switched by alternately switching between the high level and the low level while providing the overlapping period (the period of Ta shown in FIG. 4) in which the transfer signals CK1 and CK2 are both at the low level. The LEDs L1 to L128 can be sequentially lit by sequentially turning on S128 and sequentially setting the lighting signal ΦI1 to the low level in synchronization with this. Therefore, as signal lines connected to the LED array chip Chip1, there are three transfer signals ΦS, CK1, and CK2, one for the lighting signal ΦI1, and two power lines (one of which is grounded). It is possible to drive only with a total of six signal lines.
The same applies to the LED array chips Chip2, Chip3,..., Chip58, and the LEDs are sequentially turned on by the transfer signals ΦS, CK1, CK2, and the lighting signals ΦI2 to ΦI58, respectively.

次に、ドライバチップ２０について説明する。図５は、ＬＥＤ回路基板６２における配線図である。図５に示したように、ＬＥＤ回路基板６２のドライバチップ２０（駆動信号発生部）には６個の駆動部が配設されている。そして、６個の駆動部のそれぞれから転送信号ＣＫ１、ＣＫ２、ΦＳおよび点灯信号ΦＩが出力され、１つの駆動部から出力される転送信号ＣＫ１、ＣＫ２、ΦＳは、９〜１０チップのＬＥＤアレイチップを駆動する。また、点灯信号ΦＩはそれぞれのＬＥＤアレイチップに対して１つ出力され、６個の駆動部から全部で５８の点灯信号（ΦＩ１〜ΦＩ５８）を出力する。 Next, the driver chip 20 will be described. FIG. 5 is a wiring diagram of the LED circuit board 62. As shown in FIG. 5, the driver chip 20 (drive signal generation unit) of the LED circuit board 62 is provided with six drive units. Then, the transfer signals CK1, CK2, ΦS and the lighting signal ΦI are output from each of the six driving units, and the transfer signals CK1, CK2, ΦS output from one driving unit are LED array chips of 9 to 10 chips. Drive. Further, one lighting signal ΦI is output for each LED array chip, and 58 lighting signals (ΦI1 to ΦI58) are output in total from the six driving units.

本実施の形態におけるＬＥＤ回路基板６２では、上述したようにＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８はサイリスタを用いて構成され、サイリスタＳ１〜Ｓ１２８におけるサイリスタスイッチのオン状態を遷移することができるため、ＬＥＤＬ１〜Ｌ１２８を時分割で点灯／非点灯を選択的に制御することができる。したがって１つの駆動部によって９〜１０チップのＬＥＤアレイチップを駆動することができる。このため、５８個のＬＥＤアレイチップを駆動するためには、駆動部を６個程度配設すれば充分であり、６個程度の駆動部は１つのドライバチップ２０に搭載することが可能である。その結果、ＬＥＤ回路基板６２においては１つのドライバチップ２０を配置することによって、全てのＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８を駆動することが可能となる。
しかも、ドライバチップ２０と各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８との間では、転送信号ＣＫ１、ＣＫ２、ΦＳの信号線がそれぞれ６本の合計１８本、点灯信号（ΦＩ１〜ΦＩ５８）の信号線が５８本配線されるだけなので、２本の電源線を加えても、配線の数は極めて少なく構成できる。
このように、ドライバチップ２０は１個で構成でき、しかもドライバチップ２０と各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８との間の配線の数は極めて少なく構成できるので、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とを一列に配列することが可能となる。すなわち、ドライバチップ２０はＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８が配列される配列方向の延長線上に配置することができる。 In the LED circuit board 62 according to the present embodiment, as described above, the LED array chips Chip1 to Chip58 are configured using thyristors, and can turn on the thyristor switches in the thyristors S1 to S128. L128 can be selectively controlled to be turned on / off in a time-sharing manner. Accordingly, 9 to 10 LED array chips can be driven by one driving unit. For this reason, in order to drive 58 LED array chips, it is sufficient to arrange about 6 drive units, and about 6 drive units can be mounted on one driver chip 20. . As a result, it is possible to drive all the LED array chips Chip1 to Chip58 by disposing one driver chip 20 on the LED circuit board 62.
Moreover, between the driver chip 20 and each of the LED array chips Chip1 to Chip58, there are 18 signal lines for the transfer signals CK1, CK2, and ΦS, respectively, and a total of 18 signal lines for the lighting signals (ΦI1 to ΦI58). Since only wiring is provided, the number of wirings can be extremely small even if two power supply lines are added.
In this way, the driver chip 20 can be configured by one, and the number of wirings between the driver chip 20 and each of the LED array chips Chip1 to Chip58 can be extremely small. Therefore, the driver chip 20 and the LED array chips Chip1 to Chip58 are configured. Can be arranged in a line. That is, the driver chip 20 can be arranged on an extension line in the arrangement direction in which the LED array chips Chip1 to Chip58 are arranged.

ところで、ＬＥＤ回路基板６２に配置するドライバチップ２０においては、各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８に対しては、上述したように転送信号ＣＫ１、ＣＫ２、ΦＳの信号線が合計１８本、点灯信号（ΦＩ１〜ΦＩ５８）の信号線が５８本配線されるだけであるが、さらに、ドライバチップ２０へはコネクタ３０から画像データの入力のための信号線や、ドライバチップ２０の駆動部に電力を供給する電源からの電源線や接地のための電源線等が配線されるので、配線の数は極めて少なく構成できるとはいえ、全体として約１４０本の配線を接続する必要がある。
そこで、ドライバチップ２０を構成するＡＳＩＣ（Application Specific Integrated Circuit）には、約１４０本のＩＯセルとワイヤボンドのためのパッド（ＰＡＤ）が必要となる。 By the way, in the driver chip 20 arranged on the LED circuit board 62, for each of the LED array chips Chip1 to Chip58, as described above, a total of 18 signal lines for the transfer signals CK1, CK2, and ΦS, and the lighting signal (ΦI1). .About..PHI.I58) are only routed to 58 signal lines. Furthermore, the driver chip 20 is supplied with power from the connector 30 to the signal lines for inputting image data and to the drive unit of the driver chip 20. Therefore, although it is possible to configure an extremely small number of wires, it is necessary to connect about 140 wires as a whole.
Therefore, an ASIC (Application Specific Integrated Circuit) constituting the driver chip 20 requires about 140 IO cells and pads (PADs) for wire bonding.

一方、ドライバチップ２０は、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８を駆動するだけでなく、ＬＰＨ１において特有に生じる光量ムラ等を補正するため、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８に配置されたＬＥＤの光量を１ｄｏｔ単位で補正する機能を有している。そのため、ドライバチップ２０には、ＬＥＤの光量を補正するためのメモリ回路や補正回路等が配設され、ドライバチップ２０を構成するＡＳＩＣのコアの面積は大きくならざるを得ない。したがって、ドライバチップ２０を構成するＡＳＩＣにおいて、ゲート長デザインルールとして例えば０．２５μｍ程度の高集積ＩＣを使用したとしても、コア部の面積は４５ｃｍ^２程度が必要となる。 On the other hand, the driver chip 20 not only drives the LED array chips Chip1 to Chip58 but also corrects unevenness in the amount of light that occurs specifically in the LPH1, so that the light amount of the LEDs arranged in the LED array chips Chip1 to Chip58 is in units of 1 dot. It has a function to correct. Therefore, the driver chip 20 is provided with a memory circuit, a correction circuit, and the like for correcting the light quantity of the LED, and the area of the core of the ASIC that constitutes the driver chip 20 must be increased. Therefore, in the ASIC constituting the driver chip 20, even if a highly integrated IC of about 0.25 μm, for example, is used as the gate length design rule, the area of the core portion needs to be about 45 cm ² .

そこで、本実施の形態のドライバチップ２０では、図６に示したように、ドライバチップ２０の外周部を構成する４辺のうち、基板１０の長尺と平行な辺のうちの一方の辺２０ａに配線のためのＩＯセル７２とパッド７３とを配設せず、他の３辺２０ｂ、２０ｃ、２０ｄにのみＩＯセル７２とパッド７３とを配設して構成している。そして、配線が配設されないドライバチップ２０の１辺２０ａを基板１０の長尺の辺と一致するように位置させて配置している（図２参照）。
すなわち、図７に示したように、ＡＳＩＣ７０では、一般的には、回路部が配置されるコア７１と、コア７１の周囲に配置されたＩＯセル７２とワイヤボンドのためのパッド７３とから構成されている。ＡＳＩＣ７０の外縁部であるＩＯセル７２とパッド７３とが配置される領域の幅はＷｒｉｎｇと呼ばれ、Ｗｒｉｎｇは０．５〜１．０ｍｍ程度必要となる。
したがって、本実施の形態のＬＰＨ１に搭載するＬＥＤ回路基板６２では、図６に示したように、ドライバチップ２０の外周部を構成する４辺のうち、基板１０の長尺と平行な辺のうちの一方の辺２０ａに配線を配設せず、この配線が配設されないドライバチップ２０の１辺２０ａを基板１０の長尺の辺と一致するように位置させて配置することにより、１辺のＷｒｉｎｇ分だけ基板１０の短辺幅を小さく構成することができる。
さらに、ドライバチップ２０のコア７１の面積は４５ｃｍ^２程度だけ必要となるが、コア７１の形状を基板１０の長尺方向に長い長方形で形成することによって、４５ｃｍ^２程度の面積を確保しつつドライバチップ２０の短辺方向を短く形成することができる。
このように、ドライバチップ２０では、基板１０の長尺と平行な辺のうちの一方の辺２０ａに配線を配設せず、さらにコア７１の形状を基板１０の長尺方向に長い長方形で形成することによって、コア７１の面積を確保しつつ、短辺幅を小さく構成することが可能となる。 Therefore, in the driver chip 20 of the present embodiment, as shown in FIG. 6, one of the four sides constituting the outer peripheral portion of the driver chip 20, one side 20 a of the sides parallel to the length of the substrate 10. The IO cell 72 and the pad 73 for wiring are not provided on the other side, and the IO cell 72 and the pad 73 are provided only on the other three sides 20b, 20c, and 20d. Then, one side 20a of the driver chip 20 on which no wiring is provided is positioned so as to coincide with the long side of the substrate 10 (see FIG. 2).
That is, as shown in FIG. 7, the ASIC 70 generally includes a core 71 in which a circuit unit is disposed, an IO cell 72 disposed around the core 71, and a pad 73 for wire bonding. Has been. The width of the region where the IO cell 72 and the pad 73 which are the outer edge portions of the ASIC 70 are arranged is called Wring, and Wring needs about 0.5 to 1.0 mm.
Therefore, in the LED circuit board 62 mounted on the LPH 1 of the present embodiment, among the four sides constituting the outer peripheral portion of the driver chip 20 among the sides parallel to the long length of the substrate 10 as shown in FIG. By arranging the one side 20a of the driver chip 20 where no wiring is arranged on one side 20a of the circuit board so as to coincide with the long side of the substrate 10, one side 20a is arranged. The short side width of the substrate 10 can be reduced by the amount corresponding to Wring.
Furthermore, the area of the core 71 of the driver chip 20 is required to be about 45 cm ^{2. By} forming the core 71 in a rectangular shape that is long in the longitudinal direction of the substrate 10, the area of about 45 cm ² is secured. The short side direction of the chip 20 can be formed short.
As described above, in the driver chip 20, the wiring is not provided on one side 20 a of the sides parallel to the length of the substrate 10, and the shape of the core 71 is formed in a rectangle that is long in the length direction of the substrate 10. By doing so, it is possible to make the short side width small while securing the area of the core 71.

以上のように、本発明に係るＬＰＨ１では、ＬＥＤ回路基板６２に配設したＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８において、サイリスタＳ１〜Ｓ１２８を用いてスイッチングを行ってＬＥＤＬ１〜Ｌ１２８の点灯を選択的に制御する構成としたので、ドライバチップ２０を１個で構成でき、しかもドライバチップ２０と各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８との間の配線の数は極めて少なく構成できるので、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とを一列に配列することが可能となる。また、基板１０上での配線のための面積は小さく構成することができる。さらに、ドライバチップ２０の外周部を構成する４辺のうち、基板１０の長尺と平行な辺のうちの一方の辺２０ａに配線を配設せず、この配線が配設されないドライバチップ２０の１辺２０ａを基板１０の長尺の辺と一致するように位置させて配置するとともに、ドライバチップ２０のコア７１の形状を基板１０の長尺方向に長い長方形で形成したので、コア７１の面積を確保しつつドライバチップ２０の短辺方向を短く形成することができる。
ＬＥＤ回路基板６２をこのように構成することによって、ＬＥＤ回路基板６２が搭載されるＬＰＨ１は幅面積を小さく構成することが可能となる。 As described above, in the LPH 1 according to the present invention, in the LED array chips Chip1 to Chip58 disposed on the LED circuit board 62, switching is performed using the thyristors S1 to S128 to selectively control the lighting of the LEDs L1 to L128. Therefore, the number of wirings between the driver chip 20 and each of the LED array chips Chip1 to Chip58 can be extremely small, so that the driver chip 20 and the LED array chip Chip1 can be configured. ~ Chip58 can be arranged in a line. Further, the area for wiring on the substrate 10 can be made small. Further, of the four sides constituting the outer periphery of the driver chip 20, no wiring is provided on one side 20 a of the sides parallel to the length of the substrate 10, and the driver chip 20 is not provided with this wiring. Since one side 20 a is positioned so as to coincide with the long side of the substrate 10, and the shape of the core 71 of the driver chip 20 is a rectangle that is long in the long direction of the substrate 10, the area of the core 71 The short side direction of the driver chip 20 can be formed short while ensuring the above.
By configuring the LED circuit board 62 in this way, the LPH 1 on which the LED circuit board 62 is mounted can be configured to have a small width area.

ところで、図３に示したように、ＬＥＤアレイチップＣｈｉｐ１のＬＥＤＬ１〜Ｌ１２８のカソードに送信される点灯信号ΦＩ１は、ＬＥＤアレイチップＣｈｉｐ１に対して抵抗ＲＬ１を介して送信される。この抵抗ＲＬ１は、ＬＥＤＬ１〜Ｌ１２８の光量を調整するために設けられた抵抗であって、各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８に対し抵抗ＲＬ１〜ＲＬ５８がそれぞれ外付けで配置されている。
この抵抗ＲＬ１〜ＲＬ５８はＬＥＤＬ１〜Ｌ１２８の光量を調整するために必要であるが、電流が流れるために発熱源となる。そのため、抵抗ＲＬ１〜ＲＬ５８をＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８やドライバチップ２０の内部に一体的に配置すると、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８やドライバチップ２０が高温となり、それぞれの動作不良を招く原因となる。そこで、抵抗ＲＬ１〜ＲＬ５８は、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とドライバチップ２０との間に外付けで配置される。 Incidentally, as shown in FIG. 3, the lighting signal ΦI1 transmitted to the cathodes of the LEDs L1 to L128 of the LED array chip Chip1 is transmitted to the LED array chip Chip1 via the resistor RL1. The resistor RL1 is a resistor provided to adjust the light quantity of the LEDs L1 to L128, and the resistors RL1 to RL58 are externally arranged with respect to the LED array chips Chip1 to Chip58.
The resistors RL1 to RL58 are necessary for adjusting the light amounts of the LEDs L1 to L128, but become heat sources because current flows. For this reason, when the resistors RL1 to RL58 are integrally disposed inside the LED array chips Chip1 to Chip58 and the driver chip 20, the LED array chips Chip1 to Chip58 and the driver chip 20 become high temperature, causing a malfunction. Therefore, the resistors RL <b> 1 to RL <b> 58 are externally disposed between the LED array chips Chip <b> 1 to Chip <b> 58 and the driver chip 20.

本実施の形態のＬＰＨ１では、ＬＥＤ回路基板６２においては、上述したようにドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とを一列に配列することができ、これに加えて、基板１０上での配線のための面積は小さく構成することができる。そのため、基板１０上において、基板１０の面積を増やすことなく、抵抗ＲＬ１〜ＲＬ５８を配置するスペースを確保することが可能となる。
また、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とは一列に配列されているため、基板１０上で、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８とが重なり合って配置されることがない。
図８は、（ａ）がＬＥＤ回路基板６２の表面図であり、（ｂ）がＬＥＤ回路基板６２の裏面図である。図８に示すように、ＬＥＤ回路基板６２の表面にはドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とが一列に配列され、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８は基板１０の中央部に配置されている(図８（ａ）)。また、裏面には抵抗ＲＬ１〜ＲＬ５８が２列に分けて直線状に配列され、基板１０の端部に配置されている(図８（ｂ）)。このように、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とは離隔されており、またＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８とは基板の表裏に配置され、しかも中央部と端部に振り分けて配置されているので、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８とはそれぞれが分散されて配置することができる。なお、図８においては、電極、配線、スルーホールを省略して記載している。 In the LPH 1 of the present embodiment, in the LED circuit board 62, the driver chip 20 and the LED array chips Chip1 to Chip58 can be arranged in a line as described above, and in addition, wiring on the board 10 can be performed. The area for can be made small. Therefore, on the substrate 10, it is possible to secure a space for arranging the resistors RL1 to RL58 without increasing the area of the substrate 10.
Further, since the driver chip 20 and the LED array chips Chip1 to Chip58 are arranged in a line, the driver chip 20, the LED array chips Chip1 to Chip58, and the resistors RL1 to RL58 are arranged on the substrate 10 so as to overlap each other. There is no.
8A is a front view of the LED circuit board 62, and FIG. 8B is a back view of the LED circuit board 62. As shown in FIG. 8, the driver chip 20 and the LED array chips Chip1 to Chip58 are arranged in a line on the surface of the LED circuit board 62, and the LED array chips Chip1 to Chip58 are arranged at the center of the substrate 10 ( FIG. 8 (a)). Further, the resistors RL1 to RL58 are arranged in a straight line in two rows on the back surface and arranged at the end of the substrate 10 (FIG. 8B). As described above, the driver chip 20 and the LED array chips Chip1 to Chip58 are separated from each other, and the LED array chips Chip1 to Chip58 and the resistors RL1 to RL58 are arranged on the front and back of the substrate, and distributed to the center and the end. Therefore, the driver chip 20, the LED array chips Chip1 to Chip58, and the resistors RL1 to RL58 can be distributed and arranged. In FIG. 8, electrodes, wiring, and through holes are omitted.

このように、本実施の形態のＬＰＨ１に搭載するＬＥＤ回路基板６２では、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８とをそれぞれ分散させて配置することが可能であるため、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８からの発熱を効率よく発散させることができる。そのため、ＬＥＤ回路基板６２の温度が局所的に高くなり、熱膨張が発生してＬＥＤ回路基板６２が歪むのを抑えることができる。その結果、ＬＰＨ１が搭載された画像形成装置において、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）それぞれの色画像相互間に画像ずれ（色ずれ）が発生するのを抑制することも可能となる。 As described above, in the LED circuit board 62 mounted on the LPH 1 of the present embodiment, the driver chip 20, the LED array chips Chip1 to Chip58, and the resistors RL1 to RL58 can be dispersed and arranged. Heat generated from the chip 20, the LED array chips Chip1 to Chip58, and the resistors RL1 to RL58 can be efficiently dissipated. Therefore, it is possible to suppress the temperature of the LED circuit board 62 from being locally increased, causing thermal expansion and distortion of the LED circuit board 62. As a result, in the image forming apparatus equipped with LPH1, image misregistration (color misregistration) occurs between the color images of yellow (Y), magenta (M), cyan (C), and black (K). It can also be suppressed.

本発明の活用例としては、電子写真方式を用いた複写機、プリンタ等の画像形成装置において、例えば感光体ドラムを露光して静電潜像を形成するプリントヘッドに適用することができる。 As an application example of the present invention, it can be applied to, for example, a print head that forms an electrostatic latent image by exposing a photosensitive drum in an image forming apparatus such as a copying machine or a printer using an electrophotographic system.

本発明のＬＥＤプリントヘッド（ＬＰＨ）の構成を説明する断面図である。It is sectional drawing explaining the structure of the LED print head (LPH) of this invention. ＬＥＤ回路基板の平面図である。It is a top view of a LED circuit board. ＬＥＤアレイチップＣｈｉｐ１の構成を示した回路図である。It is the circuit diagram which showed the structure of LED array chip Chip1. ＬＥＤアレイチップＣｈｉｐ１の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of LED array chip Chip1. ＬＥＤ回路基板における配線図である。。It is a wiring diagram in an LED circuit board. . ドライバチップの構成を示す平面図である。It is a top view which shows the structure of a driver chip. 一般的なＡＳＩＣの構成を示す平面図である。It is a top view which shows the structure of a general ASIC. （ａ）がＬＥＤ回路基板の表面図であり、（ｂ）がＬＥＤ回路基板の裏面図である。(A) is a front view of an LED circuit board, (b) is a back view of an LED circuit board. 従来のカラー画像形成装置の構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the conventional color image forming apparatus.

Explanation of symbols

１…プリントヘッド（ＬＰＨ）、１０…基板、２０…ドライバチップ(駆動信号発生部)、３０…コネクタ、３１…電極、３２…配線、３３…スルーホール、６１…ハウジング、６２…ＬＥＤ回路基板(発光素子回路基板)、６３…ＬＥＤアレイ、６４…セルフォックレンズアレイ（ＳＬＡ）、６５…ＳＬＡホルダー、６６…板バネ、７０…ＡＳＩＣ、７１…コア、７２…ＩＯセル、７３…パッド（ＰＡＤ）、Ｃｈｉｐ１〜Ｃｈｉｐ５８…ＬＥＤアレイチップ、Ｓ１〜Ｓ１２８…サイリスタ、Ｌ１〜Ｌ１２８…発光ダイオード（ＬＥＤ）、ＲＬ１〜ＲＬ５８…抵抗 DESCRIPTION OF SYMBOLS 1 ... Print head (LPH), 10 ... Board | substrate, 20 ... Driver chip (drive signal generation part), 30 ... Connector, 31 ... Electrode, 32 ... Wiring, 33 ... Through-hole, 61 ... Housing, 62 ... LED circuit board ( Light emitting element circuit board), 63 ... LED array, 64 ... Selfoc lens array (SLA), 65 ... SLA holder, 66 ... Leaf spring, 70 ... ASIC, 71 ... Core, 72 ... IO cell, 73 ... Pad (PAD) , Chip1 to Chip58 ... LED array chip, S1 to S128 ... Thyristor, L1 to L128 ... Light emitting diode (LED), RL1 to RL58 ... Resistance

Claims

Exposure means for exposing the photoreceptor;
Optical means for imaging light emitted from the exposure means on the photoconductor,
The exposure means includes
A rectangular substrate;
A plurality of light emitting elements, an input terminal for inputting power from a power supply provided corresponding to the plurality of light emitting elements, an output terminal for outputting input power, and a control signal for outputting the input power from the output terminal A plurality of thyristors having a control terminal for inputting a light source and holding the ON state by inputting a control signal to the control terminal and turning on each of the light emitting elements, and a power supply voltage connected to the input terminal of the thyristor And two signals for sequentially turning on the thyristor by alternately generating the first transfer signal that is alternately connected to the even-numbered and odd-numbered thyristors at the output terminal of the thyristor. And a second transfer signal for starting the operation of the thyristor that is turned on first among the thyristors. A signal line for inputting the control signal to Rutotomoni the control terminal, and a plurality of self-scanning light-emitting element array including a signal line for sending a lighting signal connected to the light emitting element to control lighting of the light-emitting element,
Wherein the plurality of disposed self-scanning light-emitting element on the extension of the array direction of the array, output to the first transfer signal and the second transfer signal and the lighting signal and to generate the self-scanning light-emitting element array A drive signal generator to
A resistor provided to correspond to the plurality of self-scanning light-emitting element arrays and for adjusting the light amount of the light-emitting element,
The plurality of self-scanning light emitting element arrays and the drive signal generator are arranged on a first main surface of the substrate, and the resistors are arranged on a second main surface of the substrate. head.

The plurality of self-scanning light emitting element arrays are arranged at a central portion of the first main surface of the substrate along the longitudinal direction of the substrate, and the resistor is formed on the substrate on the second main surface of the substrate. The print head according to claim 1, wherein the print head is disposed on a side portion along the longitudinal direction .