JP2004193299A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004193299A JP2004193299A JP2002358909A JP2002358909A JP2004193299A JP 2004193299 A JP2004193299 A JP 2004193299A JP 2002358909 A JP2002358909 A JP 2002358909A JP 2002358909 A JP2002358909 A JP 2002358909A JP 2004193299 A JP2004193299 A JP 2004193299A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- probe needle
- thin film
- forming thin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05551—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
- H01L2224/13015—Shape in top view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【課題】従来のパッドは、プローブ針によるパッド上の金属配線の傷の発生ならびにプローブ針先端の曲がり等のプローブ針自身のダメージ対策はなされていない。
【解決手段】段差形成用薄膜によってパッド表面に形成される矩形部と矩形部の各辺の一部がパッドの内側へ向かって延設する延設部を設けることで矩形の各辺に段差を有した複数の角や辺が形成される。この延設部によりプローブ針がパッド表面を滑りやプローブ針の先端のダメージを防止する。
【選択図】 図１
【解決手段】段差形成用薄膜によってパッド表面に形成される矩形部と矩形部の各辺の一部がパッドの内側へ向かって延設する延設部を設けることで矩形の各辺に段差を有した複数の角や辺が形成される。この延設部によりプローブ針がパッド表面を滑りやプローブ針の先端のダメージを防止する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の電気信号の入出力を行うパッドに関するものである。
【０００２】
【従来の技術】
半導体装置の特性評価や不良解析を行う場合、半導体装置の回路内部に配置されたパッドにプローブ針を触針させ、このプローブ針を介して電気信号の入出力を行って半導体装置の特性を観察する手法が用いられている。
【０００３】
プローブ針の先端は半導体装置のパッドとの接続をより確実にするために、パッドとの触針後に適度な触針圧をかけてパッド表面の金属配線にわずかに食い込ませる。プローブ針の他端は接続装置により外部の装置等と電気的に接続する。
【０００４】
プローブ針は外部の装置と接続装置を介して接続しているために、半導体装置の特性評価等の最中に不測の外乱等の振動がプローブ針先端に伝達されることがある。不測の外乱の例をあげると、外部装置の動作に関わる振動やプローブ針の他端に接続されている外部の装置との接続ケーブルのたわみやつっぱり、半導体装置の特性評価を行う人員の作業ミスなどがある。
【０００５】
半導体装置のパッド表面の金属配線は平坦であるために、このようにプローブ針に不測の外乱等による振動が伝達されると、プローブ針がパッド表面の金属配線上を滑り、パッドから外れてパッド近傍に設置されている回路素子と接触し、これを破壊してしまうという問題があった。
【０００６】
近年、半導体装置の高集積化や高密度化が進み、集積される回路構成が大規模化しているために、半導体装置のパッドの直近にまで回路や配線が設置されることが多い。すなわち、パッドとパッド近傍に設置される回路素子との距離が接近する傾向である。このような傾向の半導体装置にあっては、半導体装置の特性評価時のプローブ針による回路素子の破壊の危険性が高く、大きな問題であった。
【０００７】
また、プローブ針がパッド表面の金属配線上を滑ることで、パッド表面の金属電極を傷つけ、さらにはプローブ針自身も針先曲がりなどのダメージを受けてしまうことも大きな問題となっていた。
【０００８】
この問題を解決するために、従来技術として下記のような構成を持つパッドが提案されている。図６（ａ）、（ｂ）に従来のパッド構成を示す。（特許文献１を参照）
図６（ａ）はパッドの平面図、図６（ｂ）は図６（ａ）のＤ−Ｄ’の断面図である。
【０００９】
すなわち、半導体基板５１に絶縁層４１を形成し、絶縁層４１上に段差形成用薄膜２１を設置し、段差形成用薄膜２１上に金属配線層１００を設けた。このような構成とすることで、金属配線層１００の周辺部に沿って枠型に段差形成用薄膜２１が形成され、図６（ｂ）に示すように金属配線層１００の表面に凹部１０１が設けられ、金属配線層１００と段差形成用薄膜２１との境界には段差部１１１が形成される。
【００１０】
図８（ａ）（ｂ）に他の従来のパッド構成を示す。（特許文献２を参照）
図８（ａ）はパッドの平面図、図８（ｂ）は図８（ａ）のＥ−Ｅ’の断面図である。
【００１１】
すなわち、半導体基板５２に絶縁層４２を形成し、絶縁層４２上にポリシリコン層２２を穴をあけるように設けた。金属配線層２００はポリシリコン層２２を覆うように設け、ポリシリコン層２２の穴の部分には金属配線層２００の凹部１０２が形成している。
【００１２】
【特許文献１】
特開昭６０−１９８７４３号公報（第１−２頁、第２図）
【特許文献２】
特開昭６１−１００９５１号公報（第１−２頁、第１図）
【００１３】
【発明が解決しようとする課題】
従来のパッドは、プローブ針がパッド上を滑りパッドを飛び出して近傍の回路素子を破壊してしまう対策はなされているが、パッド上の金属配線の傷の発生ならびにプローブ針先端のダメージの対策はなされていない。すなわち、従来のパッドはパッドの周囲に枠状に段差形成用薄膜層を設けているか、プローブ針の触針位置からまったく滑らないように半ば固定してしまうものである。
【００１４】
図６（ａ）、（ｂ）に示した従来のパッド構成において（特許文献１を参照）、プローブ針が触針する様子を図７を用いて説明する。
すなわち、プローブ針８がパッド表面に触針したのち、外乱等の何らかの理由により振動などがプローブ針に伝達されパッド表面を矢印Ｘの方向に滑ったとしても、パッド表面の凹部１０１の段差部１１１にプローブ針８は到達し滑りは止まる。したがって、プローブ針８がパッド外へ飛び出し、パッド近傍の回路素子等を破壊することはない。
【００１５】
しかし、この構成では段差形成用薄膜２１の形状に問題があった。すなわち、通常プローブ針８はパッドの略中心Ｓを目標に触針させる。段差形成用薄膜２１はパッド周辺部に沿って枠型に設置している。このため、プローブ針８の触針位置であるパッドの略中央Ｓと段差形成用薄膜２１により形成されるパッド表面の凹部１０１の段差部１１１との距離が遠い。
したがって、図７に示すようにプローブ針８が金属配線層１００上を矢印Ｘの方向に滑ると、前述の如くプローブ針８は金属配線層１００に適度な触針圧にて食い込ませているために、滑った分だけ金属配線層１００に傷９が発生してしまう。この傷９はプローブ針に伝達される外乱等の強さによってその大きさも半導体基板５１方向への深さも変わる。
【００１６】
この傷９は半導体装置の信頼性を低化させる要因である。すなわち、傷９が長くなるにつれパッド上の金属配線層１００が破壊されるのであるから、半導体装置の特性評価後の実装工程において、パッド上に形成する金属電極との接着面積が低化してしまい、電気的な抵抗が増加し、半導体装置の信頼性を劣化させてしまう。
【００１７】
図８（ａ）、（ｂ）に示した従来のパッド構成において（特許文献２を参照）、プローブ針を触針する様子を図９を用いて説明する。
すなわち、プローブ針８はパッド表面の金属配線層２００の凹部１０２の部分に触針する。プローブ針８の先端は凹部１０２に嵌り込むために外乱等の振動がプローブ針８に伝達されても動くことはなく、パッド上の金属配線層２００を滑ることはない。
【００１８】
しかし、この構成では段差形成用薄膜２２の形状に問題があった。すなわち、プローブ針８がパッドに触針する領域（凹部１０２）が極めて小さく、プローブ針８の先端は半ば固定された状態となってしまう。
このため、プローブ針８に外乱等の振動が伝達した場合、プローブ針８の先端が多少動いて振動を吸収することができなくなり、外乱の強さによってはプローブ針８の先端が曲がるなどのダメージが発生してしまう。
また、凹部１０２以外の金属配線層２００の上にプローブ針８が触針した場合、外乱によりプローブ針８は金属配線２００の上を滑り、パッドから飛び出してしまう。つまり、凹部１０２にプローブ針８を触針しなければ、プローブ針８の飛び出しに対しては段差形成用薄膜２２がないパッドとなんら変わらない。したがって、凹部１０２に正確に触針させることが必要となるが、凹部１０２は極めて小さいために正確な触針は難しく、半導体装置の特性評価を行う人員の負荷になってしまう。
【００１９】
以上の説明で明らかなように、従来のパッドは、プローブ針がパッド上を滑りパッドの外に飛び出すことに対する対策はなされているものの、パッド表面の金属配線の傷やプローブ針先端のダメージ発生を防止することには何ら考慮がなされていなかった。
【００２０】
【課題を解決するための手段】
本発明は、上記した問題を解決するための手段として、段差形成用薄膜によってパッド表面に形成される凹部の形状を以下のようにすることを特徴とする。
前記凹部は、矩形部と該矩形部の各辺の一部がパッドの内側へ向かって延設する延設部を設ける。また、前記延設部の内側に段差形成用薄膜を設ける。
【００２１】
（作用）
本発明は、前記凹部の矩形部と該矩形部の各辺の一部にパッドの内側へ向かって延設する延設部を設けることで矩形の各辺に段差を有した複数の角や辺が形成され、前記段差を有した複数の角や辺はプローブ針がパッド表面に触針し、外乱等の振動がプローブ針に伝達されプローブ針がパッド表面を滑ることを最小限にし、パッド表面にできる傷の長さを最小限に抑える。さらに、プローブ針の先端を固定することはないので針先曲がりなどのプローブ針先端のダメージを防止することができる。
【００２２】
【発明の実施の形態】
（第１の実施形態）
以下、図１を用いて本発明の第１の実施の形態を説明する。図１（ａ）はパッドの平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’の断面図である。図１において１は電極配線層、２は段差形成用薄膜、３は層間絶縁膜、４はフィールド酸化膜、５は半導体基板である。１０は電極配線層１の表面の凹部、１１は凹部１０と段差形成用薄膜２との境界の段差部、１２は枠型の段差形成用薄膜２のパッド内側の矩形部である。７は矩形部１２から矩形の各辺の一部にパッド内側へ向かって延設する延設部である。
【００２３】
本発明の第１の実施の形態における半導体装置の構成を図１（ｂ）を用いて詳しく説明する。
半導体基板５上のフィールド酸化膜４表面に延設部７を有した段差形成用薄膜２を設置し、さらに段差形成用薄膜２上に層間絶縁膜３を形成し、層間絶縁膜３上に電極配線層１を形成する。段差形成用薄膜２は延設部７により複数の角や辺が形成され、このような構成にすることにより、電極配線層１の下に前記段差形成用薄膜２が設置されている部分と段差形成用薄膜２が設置されていない部分とで凹部１０が形成される。凹部１０の段差形成用薄膜２との境界には段差部１１が形成される。
【００２４】
次に、本発明の第１の実施の形態における半導体装置の特性評価を行う場合の効果を説明する。プローブ針をパッド表面に触針して半導体装置の特性評価を行う場合に、外乱等の何らかの理由により振動などがプローブ針に伝達され、プローブ針がパッド表面の電極配線層１を滑ったとしても、プローブ針はパッド表面の凹部１０の段差部１１を有した複数の角や辺の部分で停止する。これにより、プローブ針の滑りを短い距離で止め、パッド表面にできる傷の長さを短く抑える。さらに、プローブ針は延設部７までの短い距離を滑ることからプローブ針の先端に無理な力が加わることはなく、針先の曲がりなどのダメージを起こすことはない。
また、従来のパッド（特許文献２を参照）に比べ、プローブ針のパッドへの触針は容易であり半導体装置の特性評価を行う人員の負荷を低減する。
【００２５】
（第２の実施形態）
以下、図２を用いて本発明の第２の実施の形態を説明する。図２はパッドの平面図である。図２において図１と同一の機能を持つ部分は同一の符号を付してあり、説明を省略する。
図２に示す実施の形態においては、段差形成用薄膜２の矩形部１２に設ける延設部７を複数とすることでより多くの辺や角を設けている。このため、プローブ針が滑り、段差形成用薄膜２の延設部７、すなわち段差部１１に接触した場合、接触してからさらに段差部１１に沿って滑る場合であっても、より多くの辺や角によりプローブ針をはさみ込むことで滑りを短い距離で停止させることができる。
【００２６】
（第３の実施形態）
以下、図３を用いて本発明の第３の実施の形態を説明する。図３（ａ）はパッドの平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ’の断面図である。図３において図１と同一の機能を持つ部分は同一の符号を付してあり、説明を省略する。
図３において６は矩形部１２のさらにパッドの内側に設置した枠型の段差形成用薄膜である。図３（ｂ）に示すように、電極配線層１の表面には複数の凹部１０が形成される。したがって、プローブ針がパッド表面に触針した後、パッドの周辺部へ向かって滑っても、パッド表面には複数の凹部１０によりプローブ針の滑りを短い距離で止める。すなわち、プローブ針がパッドの中央付近に触針しなくても、複数の凹部１０によりプローブ針の滑りを制限することができる。よって、パッド表面にできる傷の長さを第１または第２の実施の形態よりもさらに短くすることができる。本発明の第３の実施の形態では、プローブ針がパッドの中心付近に触針することが出来ない場合においてもプローブ針の滑りを短い距離で止めることができる。
本発明の段差形成用薄膜は、段差を形成することを目的とするものである。図３においては、段差形成用薄膜２と段差形成用薄膜６とは同じ高さで形成するように示されているが、異なる高さで形成してもよいことは言うまでもない。
【００２７】
（第４の実施形態）
以下、図４を用いて本発明の第４の実施の形態を説明する。図４はパッドの平面図である。図４において図１と同一の機能を持つ部分は同一の符号を付してあり、説明を省略する。
図４において延設部７は、矩形部１２の角部分にも設けている。このような構成にすることによって、プローブ針がパッドの中心付近に触針しパッドの角方向に滑る場合であっても短い距離でプローブ針の滑りを停止することができる。
【００２８】
（第５の実施形態）
以下、図５を用いて本発明の第５の実施の形態を説明する。図５（ａ）はパッドの平面図、図５（ｂ）は図５（ａ）のＣ−Ｃ’の断面図である。図５において図１と同一の機能を持つ部分は同一の符号を付してあり、説明を省略する。
図５において６は矩形部１２のさらにパッドの内側に設置した枠型の段差形成用薄膜である。この段差形成用薄膜６は、図３に示す本発明の第３の実施の形態に示したものと同一の主旨に基づくものであるので説明を省略する。
【００２９】
第１〜第５の実施の形態における段差形成用薄膜２は、ポリシリコン、ポリサイドまたはシリサイドのいずれかからなり、これらの材質は半導体装置を構成するパッド以外の回路素子の形成や配線材料に用いるものと同一であり、本発明のパッドを形成するために新たに追加しなければならない材質ではない。このため、半導体装置の製造工程に何ら工程を追加することなく形成することができる。
【００３０】
【発明の効果】
以上説明したように、パッド表面の凹部に形成される段差を有した複数の角や辺により、プローブ針がパッド表面に触針し、外乱等の何らかの振動がプローブ針に伝達され、パッドの外側へ向かってパッド表面を滑ることを最小限に止めることができる。
プローブ針がパッド表面を滑る距離が短くなることから、パッド表面にできる傷の長さを最小限に抑えることができる。
【００３１】
パッド表面にできる傷の長さを最小限に抑えることは、半導体装置の製造においてパッド表面とパッド表面に形成する金属電極との接着面積を低下させることはない。したがって、パッドと金属電極との接着密度が上がり、電気的な抵抗も下がるために半導体装置の信頼性を大きく向上することができる。
また、パッド表面上でのプローブ針の滑りを最小限に抑えることにより、プローブ針の針先曲がり等のダメージを防止することができる。
【００３２】
また、段差形成用薄膜の形状を工夫していることから、プローブ針の滑りの制限とプローブ針のパッドへの触針の容易性とを両立しており、半導体装置の特性評価を行う人員の負荷を低減する。
【００３３】
さらに、段差形成用薄膜は、ポリシリコン、ポリサイドまたはシリサイドのいずれかからなり、これらの材質は半導体装置を構成する回路素子や配線材料と同一のものであり、段差形成用薄膜を形成するための新たな製造工程の追加は一切必要ない。
【００３４】
本発明の段差形成用薄膜は、段差を形成することを目的とするものであるから、図３に示す本発明の第３の実施の形態と図５に示す本発明の第５の実施の形態とにおける段差形成用薄膜２と段差形成用薄膜６とを同じ材質で形成しても異なる材質で形成してもよい。たとえば、段差形成用薄膜２はポリシリコン、段差形成用薄膜６はポリサイドなどの材質で形成してもかまわない。
【００３５】
以上のことから、本発明の半導体装置のパッドは、パッド上のプローブ針の滑りを制限しプローブ針のパッドからの飛び出しを防止することに加え、プローブ針の針先曲がり等のダメージも防止することができるという機能を有する。さらに、これらの機能を有しながらプローブ針を触針しやすいという特徴がある。その効果は非常に大きい。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明する図面である。
【図２】本発明の第２の実施例を説明する図面である。
【図３】本発明の第３の実施例を説明する図面である。
【図４】本発明の第４の実施例を説明する図面である。
【図５】本発明の第５の実施例を説明する図面である。
【図６】従来例を説明する図面である。
【図７】従来例を説明する図面である。
【図８】従来例を説明する図面である。
【図９】従来例を説明する図面である。
【符号の説明】
１ 電極配線層
２ 段差形成用薄膜
３ 層間絶縁膜
４ フィールド酸化膜
５ 半導体基板
６ 段差形成用薄膜
７ 延設部
８ プローブ針
９ 傷
１０ 凹部
１１ 段差部
１２ 矩形部
【発明の属する技術分野】
本発明は半導体装置の電気信号の入出力を行うパッドに関するものである。
【０００２】
【従来の技術】
半導体装置の特性評価や不良解析を行う場合、半導体装置の回路内部に配置されたパッドにプローブ針を触針させ、このプローブ針を介して電気信号の入出力を行って半導体装置の特性を観察する手法が用いられている。
【０００３】
プローブ針の先端は半導体装置のパッドとの接続をより確実にするために、パッドとの触針後に適度な触針圧をかけてパッド表面の金属配線にわずかに食い込ませる。プローブ針の他端は接続装置により外部の装置等と電気的に接続する。
【０００４】
プローブ針は外部の装置と接続装置を介して接続しているために、半導体装置の特性評価等の最中に不測の外乱等の振動がプローブ針先端に伝達されることがある。不測の外乱の例をあげると、外部装置の動作に関わる振動やプローブ針の他端に接続されている外部の装置との接続ケーブルのたわみやつっぱり、半導体装置の特性評価を行う人員の作業ミスなどがある。
【０００５】
半導体装置のパッド表面の金属配線は平坦であるために、このようにプローブ針に不測の外乱等による振動が伝達されると、プローブ針がパッド表面の金属配線上を滑り、パッドから外れてパッド近傍に設置されている回路素子と接触し、これを破壊してしまうという問題があった。
【０００６】
近年、半導体装置の高集積化や高密度化が進み、集積される回路構成が大規模化しているために、半導体装置のパッドの直近にまで回路や配線が設置されることが多い。すなわち、パッドとパッド近傍に設置される回路素子との距離が接近する傾向である。このような傾向の半導体装置にあっては、半導体装置の特性評価時のプローブ針による回路素子の破壊の危険性が高く、大きな問題であった。
【０００７】
また、プローブ針がパッド表面の金属配線上を滑ることで、パッド表面の金属電極を傷つけ、さらにはプローブ針自身も針先曲がりなどのダメージを受けてしまうことも大きな問題となっていた。
【０００８】
この問題を解決するために、従来技術として下記のような構成を持つパッドが提案されている。図６（ａ）、（ｂ）に従来のパッド構成を示す。（特許文献１を参照）
図６（ａ）はパッドの平面図、図６（ｂ）は図６（ａ）のＤ−Ｄ’の断面図である。
【０００９】
すなわち、半導体基板５１に絶縁層４１を形成し、絶縁層４１上に段差形成用薄膜２１を設置し、段差形成用薄膜２１上に金属配線層１００を設けた。このような構成とすることで、金属配線層１００の周辺部に沿って枠型に段差形成用薄膜２１が形成され、図６（ｂ）に示すように金属配線層１００の表面に凹部１０１が設けられ、金属配線層１００と段差形成用薄膜２１との境界には段差部１１１が形成される。
【００１０】
図８（ａ）（ｂ）に他の従来のパッド構成を示す。（特許文献２を参照）
図８（ａ）はパッドの平面図、図８（ｂ）は図８（ａ）のＥ−Ｅ’の断面図である。
【００１１】
すなわち、半導体基板５２に絶縁層４２を形成し、絶縁層４２上にポリシリコン層２２を穴をあけるように設けた。金属配線層２００はポリシリコン層２２を覆うように設け、ポリシリコン層２２の穴の部分には金属配線層２００の凹部１０２が形成している。
【００１２】
【特許文献１】
特開昭６０−１９８７４３号公報（第１−２頁、第２図）
【特許文献２】
特開昭６１−１００９５１号公報（第１−２頁、第１図）
【００１３】
【発明が解決しようとする課題】
従来のパッドは、プローブ針がパッド上を滑りパッドを飛び出して近傍の回路素子を破壊してしまう対策はなされているが、パッド上の金属配線の傷の発生ならびにプローブ針先端のダメージの対策はなされていない。すなわち、従来のパッドはパッドの周囲に枠状に段差形成用薄膜層を設けているか、プローブ針の触針位置からまったく滑らないように半ば固定してしまうものである。
【００１４】
図６（ａ）、（ｂ）に示した従来のパッド構成において（特許文献１を参照）、プローブ針が触針する様子を図７を用いて説明する。
すなわち、プローブ針８がパッド表面に触針したのち、外乱等の何らかの理由により振動などがプローブ針に伝達されパッド表面を矢印Ｘの方向に滑ったとしても、パッド表面の凹部１０１の段差部１１１にプローブ針８は到達し滑りは止まる。したがって、プローブ針８がパッド外へ飛び出し、パッド近傍の回路素子等を破壊することはない。
【００１５】
しかし、この構成では段差形成用薄膜２１の形状に問題があった。すなわち、通常プローブ針８はパッドの略中心Ｓを目標に触針させる。段差形成用薄膜２１はパッド周辺部に沿って枠型に設置している。このため、プローブ針８の触針位置であるパッドの略中央Ｓと段差形成用薄膜２１により形成されるパッド表面の凹部１０１の段差部１１１との距離が遠い。
したがって、図７に示すようにプローブ針８が金属配線層１００上を矢印Ｘの方向に滑ると、前述の如くプローブ針８は金属配線層１００に適度な触針圧にて食い込ませているために、滑った分だけ金属配線層１００に傷９が発生してしまう。この傷９はプローブ針に伝達される外乱等の強さによってその大きさも半導体基板５１方向への深さも変わる。
【００１６】
この傷９は半導体装置の信頼性を低化させる要因である。すなわち、傷９が長くなるにつれパッド上の金属配線層１００が破壊されるのであるから、半導体装置の特性評価後の実装工程において、パッド上に形成する金属電極との接着面積が低化してしまい、電気的な抵抗が増加し、半導体装置の信頼性を劣化させてしまう。
【００１７】
図８（ａ）、（ｂ）に示した従来のパッド構成において（特許文献２を参照）、プローブ針を触針する様子を図９を用いて説明する。
すなわち、プローブ針８はパッド表面の金属配線層２００の凹部１０２の部分に触針する。プローブ針８の先端は凹部１０２に嵌り込むために外乱等の振動がプローブ針８に伝達されても動くことはなく、パッド上の金属配線層２００を滑ることはない。
【００１８】
しかし、この構成では段差形成用薄膜２２の形状に問題があった。すなわち、プローブ針８がパッドに触針する領域（凹部１０２）が極めて小さく、プローブ針８の先端は半ば固定された状態となってしまう。
このため、プローブ針８に外乱等の振動が伝達した場合、プローブ針８の先端が多少動いて振動を吸収することができなくなり、外乱の強さによってはプローブ針８の先端が曲がるなどのダメージが発生してしまう。
また、凹部１０２以外の金属配線層２００の上にプローブ針８が触針した場合、外乱によりプローブ針８は金属配線２００の上を滑り、パッドから飛び出してしまう。つまり、凹部１０２にプローブ針８を触針しなければ、プローブ針８の飛び出しに対しては段差形成用薄膜２２がないパッドとなんら変わらない。したがって、凹部１０２に正確に触針させることが必要となるが、凹部１０２は極めて小さいために正確な触針は難しく、半導体装置の特性評価を行う人員の負荷になってしまう。
【００１９】
以上の説明で明らかなように、従来のパッドは、プローブ針がパッド上を滑りパッドの外に飛び出すことに対する対策はなされているものの、パッド表面の金属配線の傷やプローブ針先端のダメージ発生を防止することには何ら考慮がなされていなかった。
【００２０】
【課題を解決するための手段】
本発明は、上記した問題を解決するための手段として、段差形成用薄膜によってパッド表面に形成される凹部の形状を以下のようにすることを特徴とする。
前記凹部は、矩形部と該矩形部の各辺の一部がパッドの内側へ向かって延設する延設部を設ける。また、前記延設部の内側に段差形成用薄膜を設ける。
【００２１】
（作用）
本発明は、前記凹部の矩形部と該矩形部の各辺の一部にパッドの内側へ向かって延設する延設部を設けることで矩形の各辺に段差を有した複数の角や辺が形成され、前記段差を有した複数の角や辺はプローブ針がパッド表面に触針し、外乱等の振動がプローブ針に伝達されプローブ針がパッド表面を滑ることを最小限にし、パッド表面にできる傷の長さを最小限に抑える。さらに、プローブ針の先端を固定することはないので針先曲がりなどのプローブ針先端のダメージを防止することができる。
【００２２】
【発明の実施の形態】
（第１の実施形態）
以下、図１を用いて本発明の第１の実施の形態を説明する。図１（ａ）はパッドの平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’の断面図である。図１において１は電極配線層、２は段差形成用薄膜、３は層間絶縁膜、４はフィールド酸化膜、５は半導体基板である。１０は電極配線層１の表面の凹部、１１は凹部１０と段差形成用薄膜２との境界の段差部、１２は枠型の段差形成用薄膜２のパッド内側の矩形部である。７は矩形部１２から矩形の各辺の一部にパッド内側へ向かって延設する延設部である。
【００２３】
本発明の第１の実施の形態における半導体装置の構成を図１（ｂ）を用いて詳しく説明する。
半導体基板５上のフィールド酸化膜４表面に延設部７を有した段差形成用薄膜２を設置し、さらに段差形成用薄膜２上に層間絶縁膜３を形成し、層間絶縁膜３上に電極配線層１を形成する。段差形成用薄膜２は延設部７により複数の角や辺が形成され、このような構成にすることにより、電極配線層１の下に前記段差形成用薄膜２が設置されている部分と段差形成用薄膜２が設置されていない部分とで凹部１０が形成される。凹部１０の段差形成用薄膜２との境界には段差部１１が形成される。
【００２４】
次に、本発明の第１の実施の形態における半導体装置の特性評価を行う場合の効果を説明する。プローブ針をパッド表面に触針して半導体装置の特性評価を行う場合に、外乱等の何らかの理由により振動などがプローブ針に伝達され、プローブ針がパッド表面の電極配線層１を滑ったとしても、プローブ針はパッド表面の凹部１０の段差部１１を有した複数の角や辺の部分で停止する。これにより、プローブ針の滑りを短い距離で止め、パッド表面にできる傷の長さを短く抑える。さらに、プローブ針は延設部７までの短い距離を滑ることからプローブ針の先端に無理な力が加わることはなく、針先の曲がりなどのダメージを起こすことはない。
また、従来のパッド（特許文献２を参照）に比べ、プローブ針のパッドへの触針は容易であり半導体装置の特性評価を行う人員の負荷を低減する。
【００２５】
（第２の実施形態）
以下、図２を用いて本発明の第２の実施の形態を説明する。図２はパッドの平面図である。図２において図１と同一の機能を持つ部分は同一の符号を付してあり、説明を省略する。
図２に示す実施の形態においては、段差形成用薄膜２の矩形部１２に設ける延設部７を複数とすることでより多くの辺や角を設けている。このため、プローブ針が滑り、段差形成用薄膜２の延設部７、すなわち段差部１１に接触した場合、接触してからさらに段差部１１に沿って滑る場合であっても、より多くの辺や角によりプローブ針をはさみ込むことで滑りを短い距離で停止させることができる。
【００２６】
（第３の実施形態）
以下、図３を用いて本発明の第３の実施の形態を説明する。図３（ａ）はパッドの平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ’の断面図である。図３において図１と同一の機能を持つ部分は同一の符号を付してあり、説明を省略する。
図３において６は矩形部１２のさらにパッドの内側に設置した枠型の段差形成用薄膜である。図３（ｂ）に示すように、電極配線層１の表面には複数の凹部１０が形成される。したがって、プローブ針がパッド表面に触針した後、パッドの周辺部へ向かって滑っても、パッド表面には複数の凹部１０によりプローブ針の滑りを短い距離で止める。すなわち、プローブ針がパッドの中央付近に触針しなくても、複数の凹部１０によりプローブ針の滑りを制限することができる。よって、パッド表面にできる傷の長さを第１または第２の実施の形態よりもさらに短くすることができる。本発明の第３の実施の形態では、プローブ針がパッドの中心付近に触針することが出来ない場合においてもプローブ針の滑りを短い距離で止めることができる。
本発明の段差形成用薄膜は、段差を形成することを目的とするものである。図３においては、段差形成用薄膜２と段差形成用薄膜６とは同じ高さで形成するように示されているが、異なる高さで形成してもよいことは言うまでもない。
【００２７】
（第４の実施形態）
以下、図４を用いて本発明の第４の実施の形態を説明する。図４はパッドの平面図である。図４において図１と同一の機能を持つ部分は同一の符号を付してあり、説明を省略する。
図４において延設部７は、矩形部１２の角部分にも設けている。このような構成にすることによって、プローブ針がパッドの中心付近に触針しパッドの角方向に滑る場合であっても短い距離でプローブ針の滑りを停止することができる。
【００２８】
（第５の実施形態）
以下、図５を用いて本発明の第５の実施の形態を説明する。図５（ａ）はパッドの平面図、図５（ｂ）は図５（ａ）のＣ−Ｃ’の断面図である。図５において図１と同一の機能を持つ部分は同一の符号を付してあり、説明を省略する。
図５において６は矩形部１２のさらにパッドの内側に設置した枠型の段差形成用薄膜である。この段差形成用薄膜６は、図３に示す本発明の第３の実施の形態に示したものと同一の主旨に基づくものであるので説明を省略する。
【００２９】
第１〜第５の実施の形態における段差形成用薄膜２は、ポリシリコン、ポリサイドまたはシリサイドのいずれかからなり、これらの材質は半導体装置を構成するパッド以外の回路素子の形成や配線材料に用いるものと同一であり、本発明のパッドを形成するために新たに追加しなければならない材質ではない。このため、半導体装置の製造工程に何ら工程を追加することなく形成することができる。
【００３０】
【発明の効果】
以上説明したように、パッド表面の凹部に形成される段差を有した複数の角や辺により、プローブ針がパッド表面に触針し、外乱等の何らかの振動がプローブ針に伝達され、パッドの外側へ向かってパッド表面を滑ることを最小限に止めることができる。
プローブ針がパッド表面を滑る距離が短くなることから、パッド表面にできる傷の長さを最小限に抑えることができる。
【００３１】
パッド表面にできる傷の長さを最小限に抑えることは、半導体装置の製造においてパッド表面とパッド表面に形成する金属電極との接着面積を低下させることはない。したがって、パッドと金属電極との接着密度が上がり、電気的な抵抗も下がるために半導体装置の信頼性を大きく向上することができる。
また、パッド表面上でのプローブ針の滑りを最小限に抑えることにより、プローブ針の針先曲がり等のダメージを防止することができる。
【００３２】
また、段差形成用薄膜の形状を工夫していることから、プローブ針の滑りの制限とプローブ針のパッドへの触針の容易性とを両立しており、半導体装置の特性評価を行う人員の負荷を低減する。
【００３３】
さらに、段差形成用薄膜は、ポリシリコン、ポリサイドまたはシリサイドのいずれかからなり、これらの材質は半導体装置を構成する回路素子や配線材料と同一のものであり、段差形成用薄膜を形成するための新たな製造工程の追加は一切必要ない。
【００３４】
本発明の段差形成用薄膜は、段差を形成することを目的とするものであるから、図３に示す本発明の第３の実施の形態と図５に示す本発明の第５の実施の形態とにおける段差形成用薄膜２と段差形成用薄膜６とを同じ材質で形成しても異なる材質で形成してもよい。たとえば、段差形成用薄膜２はポリシリコン、段差形成用薄膜６はポリサイドなどの材質で形成してもかまわない。
【００３５】
以上のことから、本発明の半導体装置のパッドは、パッド上のプローブ針の滑りを制限しプローブ針のパッドからの飛び出しを防止することに加え、プローブ針の針先曲がり等のダメージも防止することができるという機能を有する。さらに、これらの機能を有しながらプローブ針を触針しやすいという特徴がある。その効果は非常に大きい。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明する図面である。
【図２】本発明の第２の実施例を説明する図面である。
【図３】本発明の第３の実施例を説明する図面である。
【図４】本発明の第４の実施例を説明する図面である。
【図５】本発明の第５の実施例を説明する図面である。
【図６】従来例を説明する図面である。
【図７】従来例を説明する図面である。
【図８】従来例を説明する図面である。
【図９】従来例を説明する図面である。
【符号の説明】
１ 電極配線層
２ 段差形成用薄膜
３ 層間絶縁膜
４ フィールド酸化膜
５ 半導体基板
６ 段差形成用薄膜
７ 延設部
８ プローブ針
９ 傷
１０ 凹部
１１ 段差部
１２ 矩形部
Claims (4)
- 半導体基板上に形成したフィールド酸化膜と、該フィールド酸化膜上に形成した段差形成用薄膜と、該段差形成用薄膜上に形成した層間絶縁膜層と、パッドを備え、該パッドに凹部を有する半導体装置において、前記凹部は、矩形部と、該矩形部の各辺の一部がパッド内側へ向かって延設する延設部とからなることを特徴とする半導体装置。
- 前記矩形部の各辺にそれぞれ複数の前記延設部を設けたことを特徴とする請求項１に記載の半導体装置。
- 前記延設部の内側に段差形成用薄膜を有することを特徴とする請求項１または２に記載の半導体装置。
- 前記段差形成用薄膜は、ポリシリコン、ポリサイドまたはシリサイドのいずれかであることを特徴とする請求項１から３のいずれか一つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358909A JP2004193299A (ja) | 2002-12-11 | 2002-12-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358909A JP2004193299A (ja) | 2002-12-11 | 2002-12-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004193299A true JP2004193299A (ja) | 2004-07-08 |
Family
ID=32758460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002358909A Pending JP2004193299A (ja) | 2002-12-11 | 2002-12-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004193299A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150077148A1 (en) * | 2013-09-18 | 2015-03-19 | Seagate Technology Llc | Work piece contact pad with centering feature |
| US11646280B2 (en) | 2019-11-05 | 2023-05-09 | Nanya Technology Corporation | Method for fabricating semiconductor device |
-
2002
- 2002-12-11 JP JP2002358909A patent/JP2004193299A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150077148A1 (en) * | 2013-09-18 | 2015-03-19 | Seagate Technology Llc | Work piece contact pad with centering feature |
| US9478237B2 (en) * | 2013-09-18 | 2016-10-25 | Seagate Technology Llc | Work piece contact pad with centering feature |
| US11646280B2 (en) | 2019-11-05 | 2023-05-09 | Nanya Technology Corporation | Method for fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107978625B (zh) | 柔性显示装置 | |
| CN109459895A (zh) | 显示面板和显示装置 | |
| US8426234B2 (en) | Device for detecting an attack against an integrated circuit | |
| US20180046286A1 (en) | Array Substrate, Display Panel And Display Device | |
| TWI613578B (zh) | 觸控電極陣列和觸控顯示裝置 | |
| US20150162296A1 (en) | Semiconductor device | |
| KR101900738B1 (ko) | 칩 온 필름 | |
| CN116072023A (zh) | 一种显示面板和显示装置 | |
| JP3824845B2 (ja) | Ｌｃｄドライバｉｃチップ | |
| US9395401B2 (en) | Electrical connection assembly and testing method thereof | |
| JP2004193299A (ja) | 半導体装置 | |
| US7898035B2 (en) | Semiconductor device | |
| KR102508527B1 (ko) | 필름형 반도체 패키지 | |
| TWI396004B (zh) | 電子裝置 | |
| US20130292819A1 (en) | Chip-on-film device | |
| TWI640086B (zh) | 撓性顯示裝置及其邊框元件 | |
| KR100968976B1 (ko) | 프로브 카드 | |
| JP2007123788A (ja) | Ｂｇａ型パッケージの実装構造および電子機器 | |
| US6538304B1 (en) | Corner bonding to lead frame | |
| US7193282B2 (en) | Contact sensor package | |
| US6713869B2 (en) | Wiring pattern of semiconductor device | |
| TWI838751B (zh) | 電子裝置 | |
| KR100525112B1 (ko) | 반도체 장치의 레이 아웃 | |
| JP4221019B2 (ja) | 半導体装置 | |
| JP2004172604A (ja) | 半導体集積回路装置 |