JP2004186442A - 電力用半導体チップの製造方法 - Google Patents
電力用半導体チップの製造方法 Download PDFInfo
- Publication number
- JP2004186442A JP2004186442A JP2002351768A JP2002351768A JP2004186442A JP 2004186442 A JP2004186442 A JP 2004186442A JP 2002351768 A JP2002351768 A JP 2002351768A JP 2002351768 A JP2002351768 A JP 2002351768A JP 2004186442 A JP2004186442 A JP 2004186442A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor chip
- grinding
- etching
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Weting (AREA)
Abstract
【課題】縦型半導体チップの製造方法において，チップの厚み低減工程における生産性向上と良品歩留まり向上によるコスト削減，及びチップのオン抵抗低減を目的として，ウェハの裏側全面研削工程に替わるウェハの加工工法を創出する。
【解決手段】表面一部拡散工程済みのウェハの表面にレジスト膜形成する第１工程と，該レジスト膜剥離工程から金属電極形成，ダイシング工程に至る第２工程との間に介在させていた従来のウェハ裏面機械的研削工程に替わる工法として，ウェハ裏面エッチング工程を実行して後，金属電極形成の前にリン拡散工程を実行し，オン抵抗の低減に寄与するオーミック特性を改良した。
【選択図】 図１
【解決手段】表面一部拡散工程済みのウェハの表面にレジスト膜形成する第１工程と，該レジスト膜剥離工程から金属電極形成，ダイシング工程に至る第２工程との間に介在させていた従来のウェハ裏面機械的研削工程に替わる工法として，ウェハ裏面エッチング工程を実行して後，金属電極形成の前にリン拡散工程を実行し，オン抵抗の低減に寄与するオーミック特性を改良した。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は，シリコンウェハの両面を電極として用い厚み方向に通電する縦型の電力用半導体チップの製造方法に係り，特にオン電圧が低い特性（低消費電力）が要求される電力用半導体チップ製造方法に関する。
【０００２】
【従来の技術】
ウェハ製造メーカは，高濃度のＮ型ウェハを製造し，この高濃度Ｎ型ウェハに低濃度のＮ型エピタキシャル成長させたウェハ基板をダイオード，トランジスタなどを製造する半導体製造メーカに供給している。このエピタキシャル成長工程の前にウェハの一方の面（裏面）と側面にノンドープシリコンを塗布し，エピタキシャル成長させる面への影響を除き，エピタキシャル成長させている。
【０００３】
半導体製造メーカでは，このノンドープシリコンは不要なもので取り除く必要がある。
【０００４】
【特許文献１】
また，特開平９−４５７２６公報の「従来技術」によれば，「消費電力の低減化の為に、基板領域を可能な限り薄くしてシリコンの抵抗成分を減少させる。そのため，ウェハの裏面を研削加工する」の記載がある。「解決する手段」によれば「ウェハを露出している裏面から研削する工程」，「裏面研削工程にケミカルメカニカルポリッシュを施す」の記載がある。
【０００５】
【特許文献２】
特開平７−４５５６８公報では，「従来の技術」に「研削加工装置によってウェハ厚が約２００ミクロンになるように裏面研削を行っている」と記され，「裏面研削すると外周部に割れや欠けが生じやすい」の記載がある。「実施例」に裏面研削工程の前に外周研削工程することが，示されている。
【０００６】
ノンドープシリコンの除去，パワーデバイスのオン抵抗を低減する目的と，パッケージの高さ（薄さ）寸法の小型化などの目的で半導体ウェハの裏面研削の実施が必要で，機械的裏面研削を行うと，その工程中にウェハ周辺部の欠けや割れの発生及び表面汚染などで良品歩留まり低下の原因を内在していた。また，主として露光設備と，化学的処理及び加熱処理設備で生産ラインを完結していたラインの中間に，ウェハ裏面から，例えば約８０ミクロン以上切削させる機械的な研削設備を介在させることが必要となっていた。
【０００７】
このため図３の従来の製造工程ブロック図に示すように，シリコンウェハに拡散する工程，表面レジスト塗布工程，プリベーク工程，全面露光工程，ポストベーク工程とからなる加熱を要する第１工程と，第１工程以後加熱を必要としないレジスト剥離工程，洗浄工程，アルミ電極形成工程，プローブ検査工程，ダイシング工程からなる第２工程との中間に，機械的裏面研削工程を介在させていた。
【０００８】
【発明が解決しようとする課題】
この研削工程が，第１工程と第２工程の理化学処理とは異なり振動発生源である研削機械設備を必要とし，第１工程と第２工程に振動などの悪影響を与えないように研削機械設備は別棟に設置する必要もあった。したがって第１工程終了品，及び研削工程終了品をそれぞれ次工程の場所まで運搬することになり製造効率が著しく低下する欠点と，最終製品を高価にする原因となっていた。
【０００９】
また，半導体ウェハの裏面研削工程においてウェハ周辺部の欠け，割れなどの不具合が発生しコスト増加の要因となる。ウェハの裏面近傍に存在する裏面切削により生じる結晶破壊層のさらなる排除及び表面汚染による歩留まり低下対策の目的で，従来の裏面研削加工に替わる最適な工法及び，オン電圧を低くする為にウェハ裏面と金属電極との間のオーミック特性が得られるようにする工法を創出することが本発明の課題である。
【００１０】
【課題を解決するための手段】
縦形電力用半導体チップの製造方法は，下記の第１工程と第２工程の中間に介在していた研削加工工程を，振動の発生しない設備で実行できる理化学的設備に置き換えるようにして，第１工程の終了した半製品を別棟へ運搬する必要の無い方法にする為に，機械加工的方法から化学的方法に変えることに着目した。
【００１１】
縦型電力用半導体チップの製造方法の第１工程は，表側一部拡散工程済みの半導体ウェハ表側全面にレジスト塗布する工程，プリベーク工程，全面露光工程，ポストベーク工程とからなる。第２工程は，レジスト剥離工程，洗浄工程，リン（又はボロン）拡散工程，アルミ電極形成工程，プローブ検査工程，ダイシング工程からなる。理化学処理であるウェハ裏側全面エッチング工程を，第１工程と第２工程の中間に介在させた。半導体ウェハのノンドープシリコンを取り除く工程と，電気的特性改良の為のウェハを薄くする工程とを同時に実行する為のウェハ裏側全面エッチング工程で略１００ミクロン薄くなるようにエッチング液で例えばディップエッチングする。
【００１２】
リン拡散工程は，従来は第１工程の一つであったが，エッチング工程の後に最終工程近くで実施することによって金属電極とＮ型基板で十分なオーミック特性が得られるようになった，パワーデバイスの場合オン電圧を減らす為に重要な事である。
【００１３】
裏側全面エッチング工程は，従来の機械的研削加工の場合に生じたような振動を発生させないから，第１工程の品物の流れと第２工程の品物の流れを直結できる。第１工程の終了した品物を研削加工設備の場所まで往復運搬する必要が無くなって製造効率が大幅に向上した。
【００１４】
【発明の実施の形態】
図１に本発明による実施の形態を工程図で示し，図２に本発明による実施形態における製造工程ブロック図を示した。以下に，本発明による実施の形態を図２を参照しながら説明する。図１において，シリコン基板１はシリコン単結晶をスライスした厚さ略４００ミクロンの円盤である。２はノンドープシリコン層２で，略１５ミクロンの厚みを有している。拡散工程は例えば砒素を拡散させてＮ＋層にしている。３はエピタキシャル成長層（Ｎ−層）であり，４はボロンを選択的拡散させた拡散層である。５はレジスト膜であり，ノンドープシリコン層２及びシリコン基板１の裏面側の一部をエッチングする際にウェハ表面にエッチング液が接触しないように保護するものである。上記各層からなるウェハ断面を図１Ａに示している。拡散層４の形成終了後にレジスト膜５を形成するのであるが，この方法は，例えば熱処理によって環状もしくは網目状構造になって硬化する芳香族有機化合物であるレジストをスピンコート法又はディップ法で厚さ５ミクロン乃至１０ミクロンに塗布の後，７０℃乃至１００℃で５分間，乃至３０分間のプリベーク，紫外線による全面露光の後，１５０℃，３０分間，乃至６０分間のポストベークを経て完了する。
【００１５】
図１Ｂにノンドープシリコン層２及びシリコン基板１の裏面側の一部が取り除かれた状態を示す。この状態にする為のウェハ裏側全面エッチング工程では，前記レジスト膜５を形成した状態のウェハをディップエッチング又はスピンエッチングする。例えば，フッ酸・硝酸混合エッチング液でディップエッチングしたとき，ウェハ裏面から約１００ミクロンの深さまで溶解・除去するのに要する時間は略３分間であった。半導体ウェハの厚みが４００乃至６００ミクロンの場合，該エッチング工程で取り除く深さは８０乃至３００ミクロンとすることによって，半導体ウェハの結晶破壊層を取り除く作用と，電気的特性改良の為のウェハを薄くする作用とを同時に満足させる事が出来た。このエッチング工程に要した時間は２分間乃至１０分間であった。
【００１６】
図１Ｃは前記ウェハ裏側全面エッチング工程を終えて，レジスト剥離工程，洗浄工程，リン拡散工程，アルミ電極形成工程を終えた状態を示す，６は金属（アルミ）電極，７はリン拡散層である。この後，各チップごとに電気特性検査をするプローブ検査工程，チップ毎に切り離すダイジング工程を経て半導体チップが完成する。レジスト剥離工程は有機溶剤を充たしたレジスト剥離槽にウェハを移し２分間乃至５分間ディップする工程である。洗浄工程はアンモニア過水，塩酸過水又は硫酸過水を充たした洗浄槽で揺動洗浄または超音波洗浄を行って後，純水ですすぎ洗浄を行って完了する。リン拡散工程は，従来の工程では第１工程の一つであったが，本発明の実施の形態では，ウェハ裏側全面エッチング工程を終えて，レジスト剥離工程，洗浄工程の終了後，最終工程近くで実施することが，金属電極（例えばアルミ電極）とＮ型基板で十分なオーミック特性を得るための有効な手段である事が確認できた。Ｐ型基板の場合ではボロン拡散を実施することが有効である。
【００１７】
ウェハ裏側全面研削加工に替わる裏側全面エッチング工程は，機械的振動を発生させないから，第１工程のポストベークしたウェハを，隣接するエッチング槽に移して実行できる。次に隣接するレジスト剥離槽に裏面エッチング終了したウェハを移しレジストを剥離するので，第１工程から第２工程へと半製品の流れを直結する事ができる。第１工程の終了した半製品を研削加工設備の場所まで往復運搬する必要が無くなって製造効率が大幅に向上した。さらに研削加工設備の投資が不要となった。
【００１８】
【発明の効果】
ウェハ裏側全面研削加工に替わる裏側全面エッチング工程は，運搬時間を含めて工数を比較すると，２５ウェハ当たり約３日間（従来）対，約２時間（新）に合理化できた。機械的研削におけるウェハの破損がなくなって良品歩留まりの向上，生産工数を大幅に低減することが出来たうえ，新規の設備投資も不要であるから製品価格を安価に提供でき工業的価値が大きい。
【図面の簡単な説明】
【図１】本発明による実施形態における工程図。
【図２】本発明による実施形態における製造工程ブロック図。
【図３】従来の製造工程ブロック図。
【符号の説明】
１ シリコン基板（Ｎ＋層）
２ ノンドープシリコン層
３ エピタキシャル成長層（Ｎ−層）
４ 拡散層
５ レジスト膜
６ 金属電極
７ リン拡散層
８ 金属電極
【発明の属する技術分野】
本発明は，シリコンウェハの両面を電極として用い厚み方向に通電する縦型の電力用半導体チップの製造方法に係り，特にオン電圧が低い特性（低消費電力）が要求される電力用半導体チップ製造方法に関する。
【０００２】
【従来の技術】
ウェハ製造メーカは，高濃度のＮ型ウェハを製造し，この高濃度Ｎ型ウェハに低濃度のＮ型エピタキシャル成長させたウェハ基板をダイオード，トランジスタなどを製造する半導体製造メーカに供給している。このエピタキシャル成長工程の前にウェハの一方の面（裏面）と側面にノンドープシリコンを塗布し，エピタキシャル成長させる面への影響を除き，エピタキシャル成長させている。
【０００３】
半導体製造メーカでは，このノンドープシリコンは不要なもので取り除く必要がある。
【０００４】
【特許文献１】
また，特開平９−４５７２６公報の「従来技術」によれば，「消費電力の低減化の為に、基板領域を可能な限り薄くしてシリコンの抵抗成分を減少させる。そのため，ウェハの裏面を研削加工する」の記載がある。「解決する手段」によれば「ウェハを露出している裏面から研削する工程」，「裏面研削工程にケミカルメカニカルポリッシュを施す」の記載がある。
【０００５】
【特許文献２】
特開平７−４５５６８公報では，「従来の技術」に「研削加工装置によってウェハ厚が約２００ミクロンになるように裏面研削を行っている」と記され，「裏面研削すると外周部に割れや欠けが生じやすい」の記載がある。「実施例」に裏面研削工程の前に外周研削工程することが，示されている。
【０００６】
ノンドープシリコンの除去，パワーデバイスのオン抵抗を低減する目的と，パッケージの高さ（薄さ）寸法の小型化などの目的で半導体ウェハの裏面研削の実施が必要で，機械的裏面研削を行うと，その工程中にウェハ周辺部の欠けや割れの発生及び表面汚染などで良品歩留まり低下の原因を内在していた。また，主として露光設備と，化学的処理及び加熱処理設備で生産ラインを完結していたラインの中間に，ウェハ裏面から，例えば約８０ミクロン以上切削させる機械的な研削設備を介在させることが必要となっていた。
【０００７】
このため図３の従来の製造工程ブロック図に示すように，シリコンウェハに拡散する工程，表面レジスト塗布工程，プリベーク工程，全面露光工程，ポストベーク工程とからなる加熱を要する第１工程と，第１工程以後加熱を必要としないレジスト剥離工程，洗浄工程，アルミ電極形成工程，プローブ検査工程，ダイシング工程からなる第２工程との中間に，機械的裏面研削工程を介在させていた。
【０００８】
【発明が解決しようとする課題】
この研削工程が，第１工程と第２工程の理化学処理とは異なり振動発生源である研削機械設備を必要とし，第１工程と第２工程に振動などの悪影響を与えないように研削機械設備は別棟に設置する必要もあった。したがって第１工程終了品，及び研削工程終了品をそれぞれ次工程の場所まで運搬することになり製造効率が著しく低下する欠点と，最終製品を高価にする原因となっていた。
【０００９】
また，半導体ウェハの裏面研削工程においてウェハ周辺部の欠け，割れなどの不具合が発生しコスト増加の要因となる。ウェハの裏面近傍に存在する裏面切削により生じる結晶破壊層のさらなる排除及び表面汚染による歩留まり低下対策の目的で，従来の裏面研削加工に替わる最適な工法及び，オン電圧を低くする為にウェハ裏面と金属電極との間のオーミック特性が得られるようにする工法を創出することが本発明の課題である。
【００１０】
【課題を解決するための手段】
縦形電力用半導体チップの製造方法は，下記の第１工程と第２工程の中間に介在していた研削加工工程を，振動の発生しない設備で実行できる理化学的設備に置き換えるようにして，第１工程の終了した半製品を別棟へ運搬する必要の無い方法にする為に，機械加工的方法から化学的方法に変えることに着目した。
【００１１】
縦型電力用半導体チップの製造方法の第１工程は，表側一部拡散工程済みの半導体ウェハ表側全面にレジスト塗布する工程，プリベーク工程，全面露光工程，ポストベーク工程とからなる。第２工程は，レジスト剥離工程，洗浄工程，リン（又はボロン）拡散工程，アルミ電極形成工程，プローブ検査工程，ダイシング工程からなる。理化学処理であるウェハ裏側全面エッチング工程を，第１工程と第２工程の中間に介在させた。半導体ウェハのノンドープシリコンを取り除く工程と，電気的特性改良の為のウェハを薄くする工程とを同時に実行する為のウェハ裏側全面エッチング工程で略１００ミクロン薄くなるようにエッチング液で例えばディップエッチングする。
【００１２】
リン拡散工程は，従来は第１工程の一つであったが，エッチング工程の後に最終工程近くで実施することによって金属電極とＮ型基板で十分なオーミック特性が得られるようになった，パワーデバイスの場合オン電圧を減らす為に重要な事である。
【００１３】
裏側全面エッチング工程は，従来の機械的研削加工の場合に生じたような振動を発生させないから，第１工程の品物の流れと第２工程の品物の流れを直結できる。第１工程の終了した品物を研削加工設備の場所まで往復運搬する必要が無くなって製造効率が大幅に向上した。
【００１４】
【発明の実施の形態】
図１に本発明による実施の形態を工程図で示し，図２に本発明による実施形態における製造工程ブロック図を示した。以下に，本発明による実施の形態を図２を参照しながら説明する。図１において，シリコン基板１はシリコン単結晶をスライスした厚さ略４００ミクロンの円盤である。２はノンドープシリコン層２で，略１５ミクロンの厚みを有している。拡散工程は例えば砒素を拡散させてＮ＋層にしている。３はエピタキシャル成長層（Ｎ−層）であり，４はボロンを選択的拡散させた拡散層である。５はレジスト膜であり，ノンドープシリコン層２及びシリコン基板１の裏面側の一部をエッチングする際にウェハ表面にエッチング液が接触しないように保護するものである。上記各層からなるウェハ断面を図１Ａに示している。拡散層４の形成終了後にレジスト膜５を形成するのであるが，この方法は，例えば熱処理によって環状もしくは網目状構造になって硬化する芳香族有機化合物であるレジストをスピンコート法又はディップ法で厚さ５ミクロン乃至１０ミクロンに塗布の後，７０℃乃至１００℃で５分間，乃至３０分間のプリベーク，紫外線による全面露光の後，１５０℃，３０分間，乃至６０分間のポストベークを経て完了する。
【００１５】
図１Ｂにノンドープシリコン層２及びシリコン基板１の裏面側の一部が取り除かれた状態を示す。この状態にする為のウェハ裏側全面エッチング工程では，前記レジスト膜５を形成した状態のウェハをディップエッチング又はスピンエッチングする。例えば，フッ酸・硝酸混合エッチング液でディップエッチングしたとき，ウェハ裏面から約１００ミクロンの深さまで溶解・除去するのに要する時間は略３分間であった。半導体ウェハの厚みが４００乃至６００ミクロンの場合，該エッチング工程で取り除く深さは８０乃至３００ミクロンとすることによって，半導体ウェハの結晶破壊層を取り除く作用と，電気的特性改良の為のウェハを薄くする作用とを同時に満足させる事が出来た。このエッチング工程に要した時間は２分間乃至１０分間であった。
【００１６】
図１Ｃは前記ウェハ裏側全面エッチング工程を終えて，レジスト剥離工程，洗浄工程，リン拡散工程，アルミ電極形成工程を終えた状態を示す，６は金属（アルミ）電極，７はリン拡散層である。この後，各チップごとに電気特性検査をするプローブ検査工程，チップ毎に切り離すダイジング工程を経て半導体チップが完成する。レジスト剥離工程は有機溶剤を充たしたレジスト剥離槽にウェハを移し２分間乃至５分間ディップする工程である。洗浄工程はアンモニア過水，塩酸過水又は硫酸過水を充たした洗浄槽で揺動洗浄または超音波洗浄を行って後，純水ですすぎ洗浄を行って完了する。リン拡散工程は，従来の工程では第１工程の一つであったが，本発明の実施の形態では，ウェハ裏側全面エッチング工程を終えて，レジスト剥離工程，洗浄工程の終了後，最終工程近くで実施することが，金属電極（例えばアルミ電極）とＮ型基板で十分なオーミック特性を得るための有効な手段である事が確認できた。Ｐ型基板の場合ではボロン拡散を実施することが有効である。
【００１７】
ウェハ裏側全面研削加工に替わる裏側全面エッチング工程は，機械的振動を発生させないから，第１工程のポストベークしたウェハを，隣接するエッチング槽に移して実行できる。次に隣接するレジスト剥離槽に裏面エッチング終了したウェハを移しレジストを剥離するので，第１工程から第２工程へと半製品の流れを直結する事ができる。第１工程の終了した半製品を研削加工設備の場所まで往復運搬する必要が無くなって製造効率が大幅に向上した。さらに研削加工設備の投資が不要となった。
【００１８】
【発明の効果】
ウェハ裏側全面研削加工に替わる裏側全面エッチング工程は，運搬時間を含めて工数を比較すると，２５ウェハ当たり約３日間（従来）対，約２時間（新）に合理化できた。機械的研削におけるウェハの破損がなくなって良品歩留まりの向上，生産工数を大幅に低減することが出来たうえ，新規の設備投資も不要であるから製品価格を安価に提供でき工業的価値が大きい。
【図面の簡単な説明】
【図１】本発明による実施形態における工程図。
【図２】本発明による実施形態における製造工程ブロック図。
【図３】従来の製造工程ブロック図。
【符号の説明】
１ シリコン基板（Ｎ＋層）
２ ノンドープシリコン層
３ エピタキシャル成長層（Ｎ−層）
４ 拡散層
５ レジスト膜
６ 金属電極
７ リン拡散層
８ 金属電極
Claims (1)
- 表側一部拡散工程済みの半導体ウェハの表面にレジスト塗布する工程，プリベーク工程，全面露光工程，ポストベーク工程からなる第１工程と，レジスト剥離工程，洗浄工程，リン又はボロン拡散工程，アルミ電極形成工程，プローブ検査工程，ダイシング工程からなる第２工程とを具備するメサ型又は縦型電力用半導体チップの製造工程において，半導体ウェハの結晶破壊層を排除する工程と特性改良の為のウェハを薄くする工程とを同時に行うウェハ裏側全面エッチング工程を，第１工程と第２工程の間に実行する事を特徴としたメサ型又は縦型電力用半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351768A JP2004186442A (ja) | 2002-12-03 | 2002-12-03 | 電力用半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351768A JP2004186442A (ja) | 2002-12-03 | 2002-12-03 | 電力用半導体チップの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004186442A true JP2004186442A (ja) | 2004-07-02 |
Family
ID=32753589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351768A Pending JP2004186442A (ja) | 2002-12-03 | 2002-12-03 | 電力用半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004186442A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109872979A (zh) * | 2019-02-14 | 2019-06-11 | 南通通富微电子有限公司 | 一种扇出型封装器件 |
-
2002
- 2002-12-03 JP JP2002351768A patent/JP2004186442A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109872979A (zh) * | 2019-02-14 | 2019-06-11 | 南通通富微电子有限公司 | 一种扇出型封装器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4185704B2 (ja) | 半導体装置の製造方法 | |
| CN1145200C (zh) | 半导体衬底及其制造方法 | |
| JP7256120B2 (ja) | 半導体装置の製造方法およびウエハ貼着構造体 | |
| CN1426093A (zh) | 用于制造半导体功率器件的方法 | |
| JP4838504B2 (ja) | 半導体装置の製造方法 | |
| US20190287788A1 (en) | Method for manufacturing semiconductor device and manufacturing method of the same | |
| JP4816278B2 (ja) | 半導体装置の製造方法 | |
| JP2009283717A (ja) | 半導体装置の製造方法 | |
| US20150044856A1 (en) | Method of separating semiconductor die using material modification | |
| US20070093065A1 (en) | Method for manufacturing a semiconductor wafer | |
| CN109273472B (zh) | Bsi图像传感器及其形成方法 | |
| CN116779429A (zh) | 接合型晶圆的制造方法 | |
| JP2004186442A (ja) | 電力用半導体チップの製造方法 | |
| JPWO2019216085A1 (ja) | 半導体装置の製造方法 | |
| JP5884585B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| KR20110077485A (ko) | 웨이퍼 가공 방법 | |
| US20140187051A1 (en) | Poly Removal for replacement gate with an APM mixture | |
| KR100470942B1 (ko) | 반도체 소자의 터널산화막 형성 방법 | |
| US20130115757A1 (en) | Method for separating a plurality of dies and a processing device for separating a plurality of dies | |
| JP2004119498A (ja) | 半導体装置の製造方法 | |
| JP3441653B2 (ja) | 半導体装置の製造方法 | |
| US20230377974A1 (en) | Moat coverage with dielectric film for device passivation and singulation | |
| US11710656B2 (en) | Method of forming semiconductor-on-insulator (SOI) substrate | |
| JP4724729B2 (ja) | 半導体装置の製造方法 | |
| JP2006032598A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051125 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071030 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |