JP2004177883A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2004177883A
JP2004177883A JP2002347125A JP2002347125A JP2004177883A JP 2004177883 A JP2004177883 A JP 2004177883A JP 2002347125 A JP2002347125 A JP 2002347125A JP 2002347125 A JP2002347125 A JP 2002347125A JP 2004177883 A JP2004177883 A JP 2004177883A
Authority
JP
Japan
Prior art keywords
pattern
thin film
resist
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002347125A
Other languages
English (en)
Inventor
Taichi Koizumi
太一 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002347125A priority Critical patent/JP2004177883A/ja
Publication of JP2004177883A publication Critical patent/JP2004177883A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】微細かつ高集積を狙ったプロセスにゲートシュリンクプロセスを用いても、オーバーラップマージンを確保できる。
【解決手段】活性領域および分離領域を有する基板上に第1の薄膜を形成する工程と、第1の薄膜1上にこの薄膜よりもエッチングレートが小さい第2の薄膜2を形成する工程と、第2の薄膜2上に活性領域4と分離領域5に跨がるように細長い第1のレジストパターン3を形成する工程と、第1のレジストパターン3をマスクに第2の薄膜2をエッチングして細長パターンを形成する工程と、第1の薄膜1上および細長パターンに形成された第2の薄膜2上に第2のレジストパターン13を形成する工程と、第2の薄膜2および第2のレジストパターン13をマスクに第1の薄膜1をエッチングする工程とを含む。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
この発明は、半導体素子等を製造するときに用いられ、露光エネルギー源として、KrFエキシマレーザー(248nm)・ArFエキシマレーザー(193nm)・電子ビーム・X線・VUV光・EUV光を用いるリソグラフィ工程で用いられるパターン形成方法に関するものである。
【0002】
【従来の技術】
近年、半導体素子の微細化はますます進み、開発レベルでは設計ルールが100nm〜65nmになっている。そのパターン形成を行うリソグラフィ工程では、ほとんどの場合露光として波長248nmのKrFエキシマレーザー光もしくは193nmのArFエキシマレーザー光を用いている。つまり、波長以下サイズのパターンを形成することが要求されている。
【0003】
その中でもゲートは非常に微細な寸法が要求されており通常の露光方法では解像が困難である。そのため、ゲートパターンの横に解像限界以下のパターンを配置するスキャッタリングバーや位相シフトマスク等のいわゆる超解像技術が用いられている。ただ、これらの超解像技術ではパターンレイアウトの制限やマスクの価格が高価になってしまう。
【0004】
そこで、特別な手法としてレジストやゲート材料をエッチングにより細らせる、ゲートシュリンクプロセスが用いられることがある(例えば、特許文献1を参照)。リソグラフィ条件を用いることができるため、本来レイアウトへの制限や高価なマスクを使用する必要がない。
【0005】
【特許文献1】
特開2002−55432号公報
【0006】
【発明が解決しようとする課題】
しかしながら、微細かつ高集積を狙ったプロセスに対するゲートシュリンクプロセスは、ゲートパターンの分離領域とのオーバーラップマージンが減少し、プロセスマージンが小さくなるという問題点を有している。
【0007】
単純な場合の例を図8を用いて説明する。図8(a)はポリシリコン膜1上にレジスト13でゲートパターン7を形成したところを示している。図8(b)はシュリンクプロセスを用いない通常のプロセスを用いた場合のポリシリコン膜1をエッチングした後のゲートパターン7を示している。この場合、オーバーラップマージン14は重ね合わせずれ・寸法ばらつき・電気的マージンを考慮した必要な量を確保出来ている。
【0008】
図8(c)はゲートシュリンクプロセスを用いた場合のポリシリコン膜1をエッチングした後のゲートパターン7を示している。この場合、ゲート寸法を細めると同時にオーバーラップ部も減少してしまい、必要オーバーラップマージン14を確保することができない。このオーバーラップマージン減少量15をマスク上で拡大しておけば、必要オーバーラップマージン14を確保することができる。16は通常プロセスの場合のゲート形状である。しかし、ほとんどの場合このようなパターンの対向スペース18幅は最小露光マージンの限界寸法で設計できているため、もしマスクを拡大すると図8(d)のように対向スペース18が解像できず、レジスト残り17が発生する。
【0009】
したがって、この発明の目的は、微細かつ高集積を狙ったプロセスにゲートシュリンクプロセスを用いても、オーバーラップマージンを確保できる、パターン形成方法を提供することである。
【0010】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項1記載のパターン形成方法は、活性領域および分離領域を有する基板上に第1の薄膜を形成する工程と、前記第1の薄膜上にこの薄膜よりもエッチングレートが小さい第2の薄膜を形成する工程と、前記第2の薄膜上に前記活性領域と分離領域に跨がるように細長い第1のレジストパターンを形成する工程と、前記第1のレジストパターンをマスクに前記第2の薄膜をエッチングして細長パターンを形成する工程と、前記第1の薄膜上および前記細長パターンに形成された第2の薄膜上に第2のレジストパターンを形成する工程と、前記第2の薄膜および第2のレジストパターンをマスクに前記第1の薄膜をエッチングする工程とを含む。
【0011】
このように、第1の薄膜上にこの薄膜よりもエッチングレートが小さい第2の薄膜を形成する工程と、第2の薄膜上に活性領域と分離領域に跨がるように細長い第1のレジストパターンを形成する工程と、第1のレジストパターンをマスクに第2の薄膜をエッチングして細長パターンを形成する工程と、第1の薄膜上および細長パターンに形成された第2の薄膜上に第2のレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、所定の寸法になるようにレジストを細らせながら第1の薄膜をエッチングするとき、第2の薄膜で形成された細長パターンにより分離領域とのオーバーラップマージンを確保できる。
【0012】
請求項2記載のパターン形成方法は、活性領域および分離領域を有する基板上に薄膜を形成する工程と、前記薄膜上に前記活性領域と分離領域に跨がるように細長い第1のレジストパターンを形成する工程と、前記第1のレジストパターンにエッチング耐性が向上する処理を行う工程と、前記薄膜上および前記第1のレジストパターン上に第2のレジストパターンを形成する工程と、前記第1および第2のレジストパターンをマスクに前記薄膜をエッチングする工程とを含む。
【0013】
このように、薄膜上に活性領域と分離領域に跨がるように細長い第1のレジストパターンを形成する工程と、前記第1のレジストパターンにエッチング耐性が向上する処理を行う工程と、薄膜上および第1のレジストパターン上に第2のレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、所定の寸法になるようにレジストを細らせながら薄膜をエッチングするとき、エッチング耐性が向上した細長い第1のレジストパターンにより分離領域とのオーバーラップマージンを確保できる。
【0014】
請求項3記載のパターン形成方法は、請求項2記載のパターン形成方法において、第1のレジストパターンにエッチング耐性が向上する処理を行う工程はEBキュア処理である。このように、第1のレジストパターンにエッチング耐性が向上する処理を行う工程はEBキュア処理であるので、エッチング後のレジスト除去により第1および第2のレジストパターンを同時に除去することができる。このため、シリサイドプロセスなどで例えばゲート材料薄膜上の薄膜を除去したいとき、請求項1より容易に除去できるという利点も有する。
【0015】
請求項4記載のパターン形成方法は、活性領域および分離領域を有する基板上に薄膜を形成する工程と、前記薄膜上にポジ型レジストで露光現像処理を行い第1のレジストパターンを形成する工程と、前記第1のレジストパターンのうち前記活性領域上のパターンのみを再び露光現像処理を行い第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクに前記薄膜をエッチングする工程とを含む。
【0016】
このように、薄膜上にポジ型レジストで露光現像処理を行い第1のレジストパターンを形成する工程と、第1のレジストパターンのうち活性領域上のパターンのみを再び露光現像処理を行い第2のレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、2回目の露光が活性領域のみとすることでオーバーラップ部の減少を抑えつつ寸法を細らせることができ、分離領域とのオーバーラップマージンを確保できる。また、1回目のパターン形成で寸法を確認することができ、2回目の露光量の設定が精度良く行えるため、寸法制御性が向上するという利点もある。
【0017】
請求項5記載のパターン形成方法は、活性領域および分離領域を有する基板上に薄膜を形成する工程と、薄膜上にポジ型レジスト膜を形成する工程と、前記レジスト膜に第1のパターン露光する工程と、前記第1のパターン露光された前記レジスト膜のうち前記活性領域上の部分を第2のパターン露光する工程と、露光後に現像処理によりレジストパターンを形成する工程と、前記レジストパターンをマスクに前記薄膜をエッチングする工程とを含む。
【0018】
このように、薄膜上にポジ型レジスト膜を形成する工程と、レジスト膜に第1のパターン露光する工程と、第1のパターン露光されたレジスト膜のうち活性領域上の部分を第2のパターン露光する工程と、露光後に現像処理によりレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、2回目の露光が活性領域のみとすることでオーバーラップ部の減少を抑えつつ寸法を細らせることができ、分離領域とのオーバーラップマージンを確保できる。また、レジスト塗布・現像が1回のみでよいため、スループットの劣化を軽減できるという利点もある。
【0019】
請求項6記載のパターン形成方法は、活性領域および分離領域を有する基板上に薄膜を形成する工程と、薄膜上にレジストパターンを形成する工程と、前記レジストパターン上に水溶性材料により水溶性膜を形成する工程と、前記レジストパターンのうち前記分離領域上のパターンのみを露光する工程と、前記水溶性膜のうち分離領域以外の部分を除去する工程と、前記レジストパターンおよび前記水溶性膜をマスクに前記薄膜をエッチングする工程とを含む。
【0020】
このように、薄膜上にレジストパターンを形成する工程と、レジストパターン上に水溶性材料により水溶性膜を形成する工程と、レジストパターンのうち分離領域上のパターンのみを露光する工程と、水溶性膜のうち分離領域以外の部分を除去する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、水溶性膜によりオーバーラップ部のみをシュリンクプロセスによる減少分拡大することができ、分離領域とのオーバーラップマージンを確保できる。また、1回目のパターン形成で寸法を確認することができ、2回目の露光量の設定が精度よく行えるため、寸法制御性が向上するという利点がある。さらに、レジストのパターン寸法を細めることがないため、露光マージン確保ができるという利点もある。
【0021】
請求項7記載のパターン形成方法は、活性領域および分離領域を有する基板上に薄膜を形成する工程と、薄膜上にネガ型レジストによりレジスト膜を形成する工程と、前記レジスト膜にパターン露光する工程と、パターン露光された前記レジスト膜のうち分離領域上のパターンのみ再び露光する工程と、露光後に現像処理によりレジストパターンを形成する工程と、前記レジストパターンをマスクに前記薄膜をエッチングする工程とを含む。
【0022】
このように、薄膜上にネガ型レジストによりレジスト膜を形成する工程と、レジスト膜にパターン露光する工程と、パターン露光されたレジスト膜のうち分離領域上のパターンのみ再び露光する工程と、露光後に現像処理によりレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、2回目の露光が分離領域のみとすることでオーバーラップ部の減少を抑えつつ寸法を細らせることができ、分離領域とのオーバーラップマージンを確保できる。また、レジスト塗布・現像が1回のみでよいため、スループットの劣化を軽減できるという利点がある。さらに、レジストのパターン寸法を請求項3のように細めることがないため、露光マージン確保ができるという利点もある。
【0023】
請求項8記載のパターン形成方法は、請求項1,2,3,4,5,6または7記載のパターン形成方法において、第1の薄膜または薄膜をエッチングする工程は、ゲートパターンを形成する。このように、第1の薄膜または薄膜をエッチングする工程は、ゲートパターンを形成するので、レジストもしくはゲート構造形成工程において、ゲート寸法をシュリンクさせるゲートシュリンクパターン形成において有効である。
【0024】
【発明の実施の形態】
この発明の第1の実施の形態を図1および図2に基づいて説明する。図1はこの発明の第1の実施の形態におけるパターン形成方法の平面図、図2は図1のP−Qでの断面概略図を示している。
【0025】
図1および図2に示すように、活性領域4および分離領域5を有する基板上にゲート材料薄膜(第1の薄膜)1を形成し、ゲート材料薄膜1上にゲート材料エッチング時にゲート材料よりもエッチングレートが小さい材料の薄膜(第2の薄膜)2を形成し、前記ゲート材料よりもエッチングレートが小さい材料薄膜2上に活性領域4と分離領域5に跨るように細長い形状(以下、矩形とする)のレジストパターン(第1のレジストパターン)3を形成する。前記矩形のレジストパターン3をマスクに前記ゲート材料よりもエッチングレートが小さい材料薄膜2をエッチングし、前記ゲート材料薄膜1上にゲート材料エッチング時にゲート材料よりもエッチングレートが小さい材料で矩形パターンが形成された基板上にゲートパターン7をレジスト(第2のレジストパターン)13で形成する。前記レジストで形成されたゲートパターン7および前記ゲート材料エッチング時にゲート材料よりもエッチングレートが小さい材料で形成された矩形パターンをマスクに所望の寸法になるようにゲート材料薄膜1をエッチングする。
【0026】
この場合、ゲート酸化膜12上にポリシリコン膜1を180nm厚で形成された基板上にシリコン酸化膜2を20nm形成する。その基板上にArFポジ型レジスト3を塗布した後、活性領域4と分離領域5に跨る矩形パターンが現像後残るように露光、現像を行なった(図1(a)、図2(a))。
【0027】
その後矩形のレジストパターンをマスクにシリコン酸化膜2をドライエッチングし、レジスト除去を行なった(図1(b)、図2(b))。
【0028】
次にこのシリコン酸化膜2をドライエッチングした基板上に反射防止膜(図示せず)を形成しArFポジ型レジスト13塗布を行なった。その後ゲートパターン7を露光・現像し、幅が100nmのゲートパターン7をArFポジ型レジスト13で形成した(図1(c)、図2(c))。
【0029】
次にArFポジ型レジスト13で形成されたゲートパターン7およびシリコン酸化膜2で形成された矩形パターンをマスクに仕上がり寸法が60nmになるようにポリシリコン膜1をエッチングし、レジスト除去を行なった(図1(d)、図2(d))。
【0030】
以上のように本実施の形態によれば、所望の寸法になるようにレジストを細らせながらポリシリコン膜をエッチングするとき、シリコン酸化膜で形成された矩形パターンが、レジストのオーバーラップ部が減少してしまっても、仕上がり時でのオーバーラップ部が減少しないように働くため、ゲートシュリンクプロセスを用いても、オーバーラップマージンを確保できる、ゲートパターンを形成することができた。
【0031】
この発明の第2の実施の形態を図3に基づいて説明する。図3はこの発明の第2の実施の形態におけるパターン形成方法の平面図である。また、図2の断面図と共通する部分は同一符号を付す。
【0032】
図3に示すように、活性領域4および分離領域5を有する基板上にゲート材料薄膜1を形成し、ゲート材料薄膜1上に活性領域4と分離領域5に跨るように矩形のレジストパターン(第1のレジストパターン)3を形成し、前記矩形に形成されたレジストにエッチング耐性が向上する処理を行なう。前記ゲート材料薄膜1上および前記エッチング耐性向上処理が施された矩形のレジストパターン8が形成された基板上にゲートパターン7をレジスト(第2のレジストパターン)13で形成し、前記レジストで形成されたゲートパターン7および前記エッチング耐性向上処理が施された矩形のレジストパターン8をマスクに所望の寸法になるようにゲート材料薄膜1をエッチングする。
【0033】
この場合、ゲート酸化膜12上にポリシリコン膜1を180nm厚で形成された基板上にArFポジ型レジスト3を塗布した後、活性領域4と分離領域5に跨る矩形パターンが現像後残るように露光、現像を行なった(図3(a))。
【0034】
その後レジストのエッチング耐性を向上させるため、EBキュア処理を行なった(図3(b))。
【0035】
次にこのEBキュア処理が施された矩形レジストパターン8が形成されている基板上に反射防止膜(図示せず)を形成しArFポジ型レジスト13塗布を行なった。その後ゲートパターン7を露光・現像し、幅が100nmのゲートパターン7をArFポジ型レジスト13で形成した(図3(c))。
【0036】
次にArFポジ型レジスト13で形成されたゲートパターン7およびEBキュア処理が施されたレジストで形成された矩形パターン8をマスクに仕上がり寸法が60nmになるようにポリシリコン膜1をエッチングし、レジスト除去を行なった(図3(d))
以上のように本実施の形態によれば、所望の寸法になるようにレジストを細らせながらポリシリコン膜をエッチングするとき、EBキュア処理が施されたレジストで形成された矩形パターンが、レジストのオーバーラップ部が減少してしまっても、仕上がり時でのオーバーラップ部が減少しないように働くため、ゲートシュリンクプロセスを用いても、オーバーラップマージンを確保できる、ゲートパターンを形成することができた。
【0037】
また、ポリシリコンエッチング後のレジスト除去により、EBキュア処理が施されたレジストも同時に除去されており、次工程以降のシリサイドプロセスが実施の形態1の場合のようにシリコン酸化膜を除去する別の除去プロセスが不要になった。
【0038】
この発明の第3の実施の形態を図4に基づいて説明する。図4はこの発明の第3の実施の形態におけるパターン形成方法の平面図である。また、図2の断面図と共通する部分は同一符号を付す。
【0039】
図4に示すように、活性領域4および分離領域5を有する基板上にゲート材料薄膜1を形成し、ゲート材料薄膜1上にゲートパターン7をポジ型レジスト(第1のレジストパターン)13で形成し、前記レジストで形成されたゲートパターン7のうち活性領域4部上のパターンのみを再び露光し現像処理を行なう。前記レジストパターン(第2のレジストパターン)をマスクに所望の寸法になるようにゲート材料薄膜1をエッチングする。
【0040】
本実施の形態では一度露光・現像を行なった後再び露光・現像を行なう2重露光を行なってパターン形成を行なった。2重露光で所望寸法のパターンを得るために、あらかじめ2回目の露光・現像による1回目の露光・現像後のパターン寸法の変動量を、1回目の露光・現像後のパターン寸法と2回目の露光量の関係で求めておいた。
【0041】
この場合、ゲート酸化膜12上にポリシリコン膜1を180nm厚で形成された基板上に反射防止膜(図示せず)を形成しArFポジ型レジスト13塗布を行なった。その後ゲートパターン7を露光・現像し、幅が100nmのゲートパターン7をArFポジ型レジスト13で形成した(図4(a))。
【0042】
次にレジストで形成されたゲートパターン7のうち活性領域4部上のパターンのみを現像後仕上がり寸法が60nmになるよう活性領域4部のみ開口したマスクを介し再び露光・現像を行なった(図4(b))。
【0043】
その後ポリシリコン膜1をエッチングし、レジスト除去を行なった(図4(c))。
【0044】
以上のように本実施の形態によれば、2回目の露光がゲートの活性領域部のみのため、オーバーラップ部の減少を抑えつつゲート寸法を細らせることが出来るため、ゲートシュリンクプロセスを用いても、オーバーラップマージンを確保できる、ゲートパターンを形成することができた。
【0045】
また、1回目のゲートパターン形成で寸法を確認することができるため、2回目の露光量の設定が精度よく行え、仕上がり寸法の制御性が向上した。
【0046】
この発明の第4の実施の形態を図5に基づいて説明する。図5はこの発明の第4の実施の形態におけるパターン形成方法の平面図である。また、図2の断面図と共通する部分は同一符号を付す。
【0047】
図5に示すように、活性領域4および分離領域5を有する基板上にゲート材料薄膜1を形成し、ゲート材料薄膜1上にポジ型レジスト薄膜13を形成し、前記レジスト薄膜13にゲートパターン7を露光する。前記ゲートパターン7が露光されたレジスト薄膜13のうち活性領域4部上のパターンのみを再び露光し現像処理を行なう。前記現像処理後のレジストパターン7をマスクに所望の寸法になるようにゲート材料薄膜1をエッチングする。
【0048】
本実施の形態では一度露光を行なった後再び露光、その後現像を行なう2重露光を行なってパターン形成を行なった。2重露光で所望寸法のパターンを得るために、あらかじめ現像後のパターン寸法と1回目、2回目それぞれの露光量の関係をマトリクスで求めておいた。
【0049】
この場合、ゲート酸化膜12上にポリシリコン膜1を180nm厚で形成された基板上に反射防止膜(図示せず)を形成しArFポジ型レジスト13塗布を行なった。その後ゲートパターン7を露光した(図5(a))。
【0050】
現像を行なう前に、ゲートパターン7のうち活性領域4部上のパターンのみを現像後幅が60nmになるように活性領域4部のみ開口したマスクを介し再び露光を行なった(図5(b))。
【0051】
その後現像を行なった後、ポリシリコン膜1をエッチングし、レジスト除去を行なった(図5(c))。
【0052】
以上のように本実施の形態によれば、2回目の露光がゲートの活性領域部のみのため、オーバーラップ部の減少を抑えつつゲート寸法を細らせることが出来るため、ゲートシュリンクプロセスを用いても、オーバーラップマージンを確保できる、ゲートパターンを形成することができた。
【0053】
また、レジスト塗布・現像が1回のみでよいため、第3の実施形態の場合よりもスループットの劣化を軽減できた。
【0054】
この発明の第5の実施の形態を図6に基づいて説明する。図6はこの発明の第5の実施の形態におけるパターン形成方法の平面図である。また、図2の断面図と共通する部分は同一符号を付す。
【0055】
図6に示すように、活性領域4および分離領域5を有する基板上にゲート材料薄膜1を形成し、ゲート材料薄膜1上にゲートパターン7をレジスト(レジストパターン)13で形成し、前記レジストで形成されたゲートパターン7上に酸触媒で架橋する水溶性材料11を塗布する。前記レジストで形成されたゲートパターン7のうち分離領域5部上のパターンのみを再び露光し、酸触媒で架橋する水溶性材料11のうち前記露光により前記レジストで形成されたゲートパターン7の分離領域5部上のみに架橋した部分以外を水溶液で除去する。前記レジスト及び酸触媒で架橋する水溶性材料11で形成されたパターンをマスクに所望の寸法になるようにゲート材料薄膜1をエッチングする。
【0056】
この場合、ゲート酸化膜12上にポリシリコン膜1を180nm厚で形成された基板上に反射防止膜(図示せず)を形成しArFポジ型レジスト13塗布を行なった。その後ゲートパターン7を露光・現像し、幅が100nmのゲートパターン7をArFポジ型レジスト13で形成した(図6(a))。
【0057】
次に酸触媒で架橋する水溶性材料11を基板全面に塗布し、レジストで形成されたゲートパターン7を分離領域5部のみ開口したマスクを介し露光を行い、熱処理を行なった。その後、純水とアルコールの混合液で、酸触媒で架橋する水溶性材料11のうち、架橋を生じなかった部分の除去を行なった(図6(b))。
【0058】
次に仕上がり寸法が60nmになるようにポリシリコン膜1をエッチングし、レジスト除去を行なった(図6(c))
以上のように本実施の形態によれば、オーバーラップ部のみをシュリンクプロセスによる減少分拡大することができるため、ゲートシュリンクプロセスを用いても、オーバーラップマージンを確保できる、ゲートパターンを形成することができた。また、1回目のゲートパターン形成で寸法を確認することができるため、酸触媒で架橋する水溶性材料塗布後の露光量・熱処理温度・時間の設定が精度よく行なえ、仕上がり寸法の制御性が向上した。
【0059】
この発明の第6の実施の形態を図7に基づいて説明する。図7はこの発明の第6の実施の形態におけるパターン形成方法の平面図である。また、図2の断面図と共通する部分は同一符号を付す。
【0060】
図7に示すように、活性領域4および分離領域5を有する基板上にゲート材料薄膜1を形成し、ゲート材料薄膜1上にネガ型レジスト薄膜10を形成し、前記レジスト薄膜10にゲートパターン7を露光する。前記ゲートパターン7が露光されたレジスト薄膜10のうち分離領域5部上のパターンのみを再び露光し現像処理を行い、前記現像処理後のレジストパターンをマスクに所望の寸法になるようにゲート材料薄膜1をエッチングする。
【0061】
この場合、ゲート酸化膜12上にポリシリコン膜1を180nm厚で形成された基板上に反射防止膜(図示せず)を形成しArFネガ型レジスト10塗布を行なった。その後ゲートパターン7を露光した(図7(a))。
【0062】
現像を行なう前に、ゲートパターン7を分離領域5部のみ開口したマスクを介し再び露光を行なった(図7(b))。その後現像を行なった後、仕上がり寸法が60nmになるようにポリシリコン膜1をエッチングし、レジスト除去を行なった(図7(c))。
【0063】
以上のように本実施の形態によれば、2回目の露光がゲートの分離領域部のみのため、オーバーラップ部の減少を抑えつつゲート寸法を細らせることが出来るため、ゲートシュリンクプロセスを用いても、オーバーラップマージンを確保できる、ゲートパターンを形成することができた。また、レジスト塗布・現像が1回のみでよいため、スループットの劣化を軽減でき、かつレジストのゲートパターン寸法を第3、第4の実施形態のように細めることがないため、露光マージンも確保することができた。
【0064】
【発明の効果】
この発明の請求項1記載のパターン形成方法によれば、第1の薄膜上にこの薄膜よりもエッチングレートが小さい第2の薄膜を形成する工程と、第2の薄膜上に活性領域と分離領域に跨がるように細長い第1のレジストパターンを形成する工程と、第1のレジストパターンをマスクに第2の薄膜をエッチングして細長パターンを形成する工程と、第1の薄膜上および細長パターンに形成された第2の薄膜上に第2のレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、所定の寸法になるようにレジストを細らせながら第1の薄膜をエッチングするとき、第2の薄膜で形成された細長パターンにより分離領域とのオーバーラップマージンを確保できる。
【0065】
この発明の請求項2記載のパターン形成方法によれば、薄膜上に活性領域と分離領域に跨がるように細長い第1のレジストパターンを形成する工程と、前記第1のレジストパターンにエッチング耐性が向上する処理を行う工程と、薄膜上および第1のレジストパターン上に第2のレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、所定の寸法になるようにレジストを細らせながら薄膜をエッチングするとき、エッチング耐性が向上した細長い第1のレジストパターンにより分離領域とのオーバーラップマージンを確保できる。
【0066】
請求項3では、第1のレジストパターンにエッチング耐性が向上する処理を行う工程はEBキュア処理であるので、エッチング後のレジスト除去により第1および第2のレジストパターンを同時に除去することができる。このため、シリサイドプロセスなどで例えばゲート材料薄膜上の薄膜を除去したいとき、請求項1より容易に除去できるという利点も有する。
【0067】
この発明の請求項4記載のパターン形成方法によれば、薄膜上にポジ型レジストで露光現像処理を行い第1のレジストパターンを形成する工程と、第1のレジストパターンのうち活性領域上のパターンのみを再び露光現像処理を行い第2のレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、2回目の露光が活性領域のみとすることでオーバーラップ部の減少を抑えつつ寸法を細らせることができ、分離領域とのオーバーラップマージンを確保できる。また、1回目のパターン形成で寸法を確認することができ、2回目の露光量の設定が精度良く行えるため、寸法制御性が向上するという利点もある。
【0068】
この発明の請求項5記載のパターン形成方法によれば、薄膜上にポジ型レジスト膜を形成する工程と、レジスト膜に第1のパターン露光する工程と、第1のパターン露光されたレジスト膜のうち活性領域上の部分を第2のパターン露光する工程と、露光後に現像処理によりレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、2回目の露光が活性領域のみとすることでオーバーラップ部の減少を抑えつつ寸法を細らせることができ、分離領域とのオーバーラップマージンを確保できる。また、レジスト塗布・現像が1回のみでよいため、スループットの劣化を軽減できるという利点もある。
【0069】
この発明の請求項6記載のパターン形成方法によれば、薄膜上にレジストパターンを形成する工程と、レジストパターン上に水溶性材料により水溶性膜を形成する工程と、レジストパターンのうち分離領域上のパターンのみを露光する工程と、水溶性膜のうち分離領域以外の部分を除去する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、水溶性膜によりオーバーラップ部のみをシュリンクプロセスによる減少分拡大することができ、分離領域とのオーバーラップマージンを確保できる。また、1回目のパターン形成で寸法を確認することができ、2回目の露光量の設定が精度よく行えるため、寸法制御性が向上するという利点がある。さらに、レジストのパターン寸法を細めることがないため、露光マージン確保ができるという利点もある。
【0070】
この発明の請求項7記載のパターン形成方法によれば、薄膜上にネガ型レジストによりレジスト膜を形成する工程と、レジスト膜にパターン露光する工程と、パターン露光されたレジスト膜のうち分離領域上のパターンのみ再び露光する工程と、露光後に現像処理によりレジストパターンを形成する工程とを含むので、微細かつ高集積を狙ったプロセスにシュリンクプロセスを用いても、2回目の露光が分離領域のみとすることでオーバーラップ部の減少を抑えつつ寸法を細らせることができ、分離領域とのオーバーラップマージンを確保できる。また、レジスト塗布・現像が1回のみでよいため、スループットの劣化を軽減できるという利点がある。さらに、レジストのパターン寸法を請求項3のように細めることがないため、露光マージン確保ができるという利点もある。
【0071】
請求項8では、第1の薄膜または薄膜をエッチングする工程は、ゲートパターンを形成するので、レジストもしくはゲート構造形成工程において、ゲート寸法をシュリンクさせるゲートシュリンクパターン形成において有効である。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態におけるパターン形成方法の平面図である。
【図2】図1のP−Qでの断面概略図を示している。
【図3】この発明の第2の実施の形態におけるパターン形成方法の平面図である。
【図4】この発明の第3の実施の形態におけるパターン形成方法の平面図である。
【図5】この発明の第4の実施の形態におけるパターン形成方法の平面図である。
【図6】この発明の第5の実施の形態におけるパターン形成方法の平面図である。
【図7】この発明の第6の実施の形態におけるパターン形成方法の平面図である。
【図8】従来例の課題を示す説明図である。
【符号の説明】
1 ポリシリコン膜
2 シリコン酸化膜
3,13 ポジ型レジスト
4 活性領域
5 分離領域
7 ゲートパターン
8 EBキュア処理が施された矩形レジストパターン
11 水溶性材料
10 ネガ型レジスト
12 ゲート酸化膜
14 必要オーバーラップマージン
15 オーバーラップ減少量
16 通常プロセスの場合のゲート形状
17 レジスト残り
18 対向スペース

Claims (8)

  1. 活性領域および分離領域を有する基板上に第1の薄膜を形成する工程と、前記第1の薄膜上にこの薄膜よりもエッチングレートが小さい第2の薄膜を形成する工程と、前記第2の薄膜上に前記活性領域と分離領域に跨がるように細長い第1のレジストパターンを形成する工程と、前記第1のレジストパターンをマスクに前記第2の薄膜をエッチングして細長パターンを形成する工程と、前記第1の薄膜上および前記細長パターンに形成された第2の薄膜上に第2のレジストパターンを形成する工程と、前記第2の薄膜および第2のレジストパターンをマスクに前記第1の薄膜をエッチングする工程とを含むパターン形成方法。
  2. 活性領域および分離領域を有する基板上に薄膜を形成する工程と、前記薄膜上に前記活性領域と分離領域に跨がるように細長い第1のレジストパターンを形成する工程と、前記第1のレジストパターンにエッチング耐性が向上する処理を行う工程と、前記薄膜上および前記第1のレジストパターン上に第2のレジストパターンを形成する工程と、前記第1および第2のレジストパターンをマスクに前記薄膜をエッチングする工程とを含むパターン形成方法。
  3. 第1のレジストパターンにエッチング耐性が向上する処理を行う工程はEBキュア処理である請求項2記載のパターン形成方法。
  4. 活性領域および分離領域を有する基板上に薄膜を形成する工程と、前記薄膜上にポジ型レジストで露光現像処理を行い第1のレジストパターンを形成する工程と、前記第1のレジストパターンのうち前記活性領域上のパターンのみを再び露光現像処理を行い第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクに前記薄膜をエッチングする工程とを含むパターン形成方法。
  5. 活性領域および分離領域を有する基板上に薄膜を形成する工程と、前記薄膜上にポジ型レジスト膜を形成する工程と、前記レジスト膜に第1のパターン露光する工程と、前記第1のパターン露光された前記レジスト膜のうち前記活性領域上の部分を第2のパターン露光する工程と、露光後に現像処理によりレジストパターンを形成する工程と、前記レジストパターンをマスクに前記薄膜をエッチングする工程とを含むパターン形成方法。
  6. 活性領域および分離領域を有する基板上に薄膜を形成する工程と、前記薄膜上にレジストパターンを形成する工程と、前記レジストパターン上に水溶性材料により水溶性膜を形成する工程と、前記レジストパターンのうち前記分離領域上のパターンのみを露光する工程と、前記水溶性膜のうち分離領域以外の部分を除去する工程と、前記レジストパターンおよび前記水溶性膜をマスクに前記薄膜をエッチングする工程とを含むパターン形成方法。
  7. 活性領域および分離領域を有する基板上に薄膜を形成する工程と、前記薄膜上にネガ型レジストによりレジスト膜を形成する工程と、前記レジスト膜にパターン露光する工程と、パターン露光された前記レジスト膜のうち前記分離領域上のパターンのみ再び露光する工程と、露光後に現像処理によりレジストパターンを形成する工程と、前記レジストパターンをマスクに前記薄膜をエッチングする工程とを含むパターン形成方法。
  8. 第1の薄膜または薄膜をエッチングする工程は、ゲートパターンを形成する請求項1,2,3,4,5,6または7記載のパターン形成方法。
JP2002347125A 2002-11-29 2002-11-29 パターン形成方法 Pending JP2004177883A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002347125A JP2004177883A (ja) 2002-11-29 2002-11-29 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002347125A JP2004177883A (ja) 2002-11-29 2002-11-29 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2004177883A true JP2004177883A (ja) 2004-06-24

Family

ID=32707824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002347125A Pending JP2004177883A (ja) 2002-11-29 2002-11-29 パターン形成方法

Country Status (1)

Country Link
JP (1) JP2004177883A (ja)

Similar Documents

Publication Publication Date Title
JP3884934B2 (ja) 半導体装置のパターン形成方法
US7131102B2 (en) Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
JP2003124339A (ja) 半導体装置およびその製造方法
KR20120011902A (ko) 자동 생성 마스크 및 다중 마스킹 레이어 기술을 이용한 단일 ic 레이어의 패터닝 방법
JPH07134395A (ja) マスクパターン及びこれを使用した微細パターンの形成方法
JP2005123312A (ja) コンタクトホールの形成方法
JP3373147B2 (ja) フォトレジスト膜及びそのパターン形成方法
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
US10593551B2 (en) Method to increase the process window in double patterning process
JPWO2004077155A1 (ja) フォトマスク及び半導体装置の製造方法
JP2003077797A (ja) 半導体集積回路装置の製造方法
US6387596B2 (en) Method of forming resist images by periodic pattern removal
US6938238B2 (en) Method of manufacturing electronic device
CN109935515B (zh) 形成图形的方法
JP2007123342A (ja) 半導体装置の製造方法。
JP2004177883A (ja) パターン形成方法
US20080076047A1 (en) Method of forming image contour for predicting semiconductor device pattern
CN112346294A (zh) 多重图形亚分辨率辅助图形添加方法
JP2005055537A (ja) 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法
JP2001155994A (ja) 比較的小さな臨界寸法を持つ構成部材を含む集積回路の製造方法
US8859195B2 (en) Methods of lithographically patterning a substrate
JP2005259991A (ja) パターン形成方法
JP2003008017A (ja) 半導体装置の製造方法
JPH085812A (ja) λ/4シフト回折格子の製造方法