JP2004172345A - Method for generating power supply terminal pattern and semiconductor device - Google Patents

Method for generating power supply terminal pattern and semiconductor device Download PDF

Info

Publication number
JP2004172345A
JP2004172345A JP2002336152A JP2002336152A JP2004172345A JP 2004172345 A JP2004172345 A JP 2004172345A JP 2002336152 A JP2002336152 A JP 2002336152A JP 2002336152 A JP2002336152 A JP 2002336152A JP 2004172345 A JP2004172345 A JP 2004172345A
Authority
JP
Japan
Prior art keywords
power supply
macro
pattern
terminal
supply terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002336152A
Other languages
Japanese (ja)
Other versions
JP4447210B2 (en
Inventor
Yasuhiko Maki
康彦 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002336152A priority Critical patent/JP4447210B2/en
Publication of JP2004172345A publication Critical patent/JP2004172345A/en
Application granted granted Critical
Publication of JP4447210B2 publication Critical patent/JP4447210B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for generating a power supply terminal pattern capable of realizing excellent contact independently of rotational angular positions of laid-out macros. <P>SOLUTION: The method for generating the power supply terminal pattern includes the steps of deciding the layout of the inside of the macros, deciding the layout of terminal cores on which positioning of power supply terminals for power supply is based at an uppermost layer of the macros, and generating the pattern of the power supply terminal on the basis of the terminal cores depending on layout information of the macros in a chip. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、一般に半導体装置の設計方法に関し、詳しくは半導体装置内のマクロの電源端子パターンを生成する方法に関する。
【従来の技術】
従来の半導体装置の設計において、例えばRAMやROM等のハードマクロについては、内部回路の配線等のレイアウトを決定した後に、最後に最上層における電源配線部の端子のレイアウトを決定し、決定されたレイアウトに関する情報をライブラリに登録する。ライブラリに登録されたデータは固定であり、電源端子(最上層の電源供給用の配線)のレイアウトはマクロ毎に固定されている。
【0002】
図1は、従来の半導体装置のマクロに関する設計方法について示す図である。
【0003】
図1において、ステップST1で、電源端子以外のマクロレイアウトを決定する。即ち、最上層の電源供給用の配線である電源端子以外の内部回路の配線等を決定する。
【0004】
図2(a)はマクロの内部構成の一例を示す図である。図2(a)に示されるマクロ10はメモリマクロであり、メモリセルアレイ11及び12、及びR/Wアンプ&I/O回路13を含む。ここでメモリセルアレイ11及び12においては、矢印で示される方向にビット線が延展しているとする。このような内部配置・配線が図1のステップST1で決定される。
【0005】
ステップST2で、電源端子レイアウトを決定する。即ち、最上層の電源供給用の配線である電源端子のレイアウトを決定する。
【0006】
図2(b)は、図2(a)のマクロの最上層に設けられる電源端子のレイアウトを示す図である。図2(b)に示されるように、電源電圧用端子(VD)14とグラウンド電圧用端子(VS)15は、ビット線の延展方向と同一方向に、櫛の歯状に形成される。電流消費が大きいR/Wアンプ&I/O回路13については、VD14とVS15と多数のコンタクトがとれるので、充分な電流密度を提供することが出来る。
【0007】
ステップST3で、決定されたマクロのレイアウト情報をライブラリに登録し、以降のチップ設計工程で使用可能なように公開する。以上でマクロ設計が終了し、その後チップ設計が行われる。
【0008】
ステップST4で、チップ上にマクロを配置し、各マクロに対して電源配線を行う。
【0009】
図3は、配置されたマクロと電源配線との接続を示す図である。
【0010】
図3においては、図2(a)及び(b)に示すマクロ10を、図面横方向を基準として0°回転の位置関係で配置すると共に、それとは別に、図面横方向を基準として90°回転の位置関係で配置する。この2つのマクロ10の上部を横切るように電源配線20及び21(21はグラウンド側)が配置される。ここでマクロ10の最上層にある電源端子は例えば第3層に対応し、電源配線20及び21は第4層に対応する。
【0011】
電源配線20とVD14との間はコンタクト22により接続され、グラウンド側電源配線21とVS15との間はコンタクト23により接続される。
【0012】
従来技術には、論理セルを回転して配置した場合でも、電源電位および接地電位の配線層を局所的に変更することを回避するものがある(特許文献1)。
【0013】
【特許文献1】
特開平07―045799号公報
【0014】
【発明が解決しようとする課題】
図3の左側に示される0°回転の位置関係で配置されるマクロ10においては、電源配線20とVD14との間のコンタクト22は5つあり、またグラウンド側電源配線21とVS15との間のコンタクト23も5つある。それに対して、図3の右側に示される90°回転の位置関係で配置されるマクロ10においては、電源配線20とVD14との間のコンタクト22は1つであり、またグラウンド側電源配線21とVS15との間のコンタクト23も1つである。従って、90°回転の位置関係で配置されるマクロ10においては、電源供給が充分でなくなるという問題が生じる。
【0015】
このような問題は、電源端子(最上層の電源供給用の配線)のレイアウトがマクロ毎に固定されており、どのような回転角の位置で配置しようが電源端子のパターンは変わらないことに起因する。このために、例えば0°回転の位置関係で配置する場合には良好なコンタクトが実現できるが、90°回転の位置関係で配置する場合にはコンタクトが不十分となってしまう。
【0016】
以上を鑑みて、本発明は、配置されるマクロの回転角位置に関係なく良好なコンタクトが実現できる電源端子バターン生成方法を提供することを目的とする。
【課題を解決するための手段】
本発明による電源端子パターン生成方法は、マクロの内部のレイアウトを決定し、該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成する各段階を含むことを特徴とする。
【0017】
上記電源端子パターン生成方法においては、位置決めする基礎となる端子コアのレイアウトを決定しておき、その後マクロの配置情報に応じて電源端子のパターンを生成するので、電源配線に対して回転角0°で配置される場合には、回転角90°の方向に電源端子が延展するように電源端子パターンを発生し、電源配線に対して回転角90°で配置される場合にも、回転角90°の方向に電源端子が延展するように電源端子パターンを発生することができる。このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【0018】
また本発明による半導体装置は、所定の方向に延展する第1の電源配線に接続され該所定の方向に第1の角度の回転位置で設けられる第1のマクロと、該所定の方向に延展し該第1の電源配線と同一或いは異なる第2の電源配線に接続され該所定の方向に該第1の角度とは異なる第2の角度の回転位置で設けられる第2のマクロを含み、該第1のマクロは、最上層において該第1の電源配線に接続される第1の電源端子パターンと、該第1の電源端子パターンを除いた全ての内部回路である第1の回路を含み、該第2のマクロは、最上層において該第2の電源配線に接続される第2の電源端子パターンと、該第2の電源端子パターンを除いた全ての内部回路である第2の回路を含み、該第1の電源端子パターンと該第2の電源端子パターンとが異なり、該第1の回路と該第2の回路とが同一であることを特徴とする。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【0019】
図4は、本発明による半導体装置のマクロに関する設計方法について示す図である。
【0020】
図4において、ステップST1で、電源端子以外のマクロレイアウトを決定する。即ち、最上層の電源供給用の配線である電源端子以外の内部回路の配線等を決定する。これにより例えば、図2(a)に示されるようなマクロ内部の配置・配線が決定される。
【0021】
ステップST2で、端子コアのレイアウトを決定する。ここで端子コアとは、最上層の電源供給用の配線である電源端子が配置されるべき箇所に対応する端子部分であり、後の段階で電源端子パターンを発生する際に、電源端子パターンが端子コアの箇所を通るようにすることで位置決めの基礎を提供するものである。
【0022】
図5は、図2(a)のマクロの最上層に設けられる端子コアのレイアウトを示す図である。図5に示されるように、電源電圧用端子コア31とグラウンド電圧用端子コア32は、例えば正方形の形状を有し、電源電圧用端子及びグラウンド電圧用端子が配置されるべき位置に設けられる。即ち、例えば下層の回路・配線の配置状態に応じ、下層に電源を供給するためにコンタクトをとるべき位置を決定し、決定された位置に基づいて電源電圧用端子コア31とグラウンド電圧用端子コア32とが生成される。
【0023】
図4のステップST3で、決定されたマクロのレイアウト情報をライブラリに登録し、以降のチップ設計工程で使用可能なように公開する。以上でマクロ設計が終了し、その後チップ設計が行われる。
【0024】
ステップST4で、チップ上にマクロを配置する情報に基づいて、各マクロに対してマクロ内の電源端子パターンを発生させる。即ち、あるマクロについて、チップ内のある位置に電源配線に対して回転角0°で配置されることがマクロ配置情報として得られると、マクロ内の最上層において回転角90°の方向に電源端子が延展するように、電源端子パターンが発生される。またあるマクロについては、チップ内のある位置に電源配線に対して回転角90°で配置されることがマクロ配置情報として得られると、マクロ内の最上層において回転角90°の方向に電源端子が延展するように、電源端子パターンが発生される。
【0025】
この際、電源端子パターンを発生させる基礎として電源電圧用端子コア31とグラウンド電圧用端子コア32とを用いる。具体的には、電源端子が電源電圧用端子コア31の位置或いはグラウンド電圧用端子コア32の位置を通過するように、電源端子パターンが発生される。
【0026】
このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【0027】
更にステップST5で、チップ上にマクロを配置し、各マクロに対して電源配線を行う。
【0028】
図6は、配置されたマクロと電源配線との接続を示す図である。
【0029】
図6においては、図5に示すマクロ10を、図面横方向を基準として0°回転の位置関係で配置すると共に、それとは別に、図面横方向を基準として90°回転の位置関係で配置する。この2つのマクロ10の上部を横切るように電源配線40及び41(41はグラウンド側)が配置される。ここでマクロ10の最上層にある電源端子は例えば第3層に対応し、電源配線40及び41は第4層に対応する。
【0030】
電源電圧用端子(VD)34とグラウンド電圧用端子(VS)35は、それぞれ電源電圧用端子コア31とグラウンド電圧用端子コア32を通過するように、或いはそれぞれ電源電圧用端子コア31とグラウンド電圧用端子コア32を包含するように発生される。電源電圧用端子34とグラウンド電圧用端子35が発生される方向は、端子のくしの歯形状の部分が電源配線40及び41に直交する方向とされる。電源配線40と電源電圧用端子34との間はコンタクト42により接続され、グラウンド側電源配線41とグラウンド電圧用端子35との間はコンタクト43により接続される。
【0031】
図6の左側に示される0°回転の位置関係で配置されるマクロ10においては、電源配線40と電源電圧用端子34との間のコンタクト42は5つあり、またグラウンド側電源配線41とグラウンド電圧用端子35との間のコンタクト43も5つある。また図6の右側に示される90°回転の位置関係で配置されるマクロ10においては、電源配線40と電源電圧用端子34との間のコンタクト42は3つであり、またグラウンド側電源配線41とグラウンド電圧用端子35との間のコンタクト43も3つである。従って、0°回転の位置関係で配置されるマクロ10だけでなく、90°回転の位置関係で配置されるマクロ10においても、充分な量の電源を供給することができる。
【0032】
上記のようにして本発明においては、あるマクロについて、電源配線に対して回転角0°で配置される場合には、マクロ内の最上層において回転角90°の方向に電源端子が延展するように電源端子パターンを発生し、電源配線に対して回転角90°で配置される場合には、マクロ内の最上層において回転角90°の方向に電源端子が延展するように電源端子パターンを発生する。この際、電源端子パターンを発生させる基礎として電源電圧用端子コアとグラウンド電圧用端子コアとを用いることで、容易に電源端子のレイアウトを決定してパターンを発生することができる。このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【0033】
図7は、従来の半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。また図8は、本発明による半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。
【0034】
図7の半導体装置は、半導体チップ51、内部レイアウトが同一な複数のマクロ52、マクロ52内の電源電圧用端子53及びグラウンド電圧用端子54、電源電圧パッド55、グラウンド電圧パッド56、電源電圧配線57、及びグラウンド電圧配線58を含む。
【0035】
内部レイアウトが同一である複数のマクロ52は、図1に示される従来の設計方法で設計されるマクロであるので、最上層の電源供給用の配線である電源端子のレイアウトも含めて全てのレイアウトが互いに同一となっている。図7の左側に示される0°回転の位置関係で配置されるマクロ52においては、電源配線とマクロ内電源端子とは直交する関係にある。この結果、電源配線57と電源電圧用端子53との間のコンタクトは5つあり、またグラウンド側電源配線58とグラウンド電圧用端子54との間のコンタクトも5つある。
【0036】
それに対して、図7の右側に示される90°回転の位置関係で配置されるマクロ52においては、電源配線とマクロ内電源端子とは平行する関係にある。従って、電源配線57と電源電圧用端子53との間のコンタクトは1つしかなく、またグラウンド側電源配線58とグラウンド電圧用端子54との間のコンタクトも1つしかない。従って、90°回転の位置関係で配置されるマクロ10においては、電源供給が充分でなくなるという問題が生じる。
【0037】
図8の半導体装置は、半導体チップ61、内部レイアウトが同一な複数のマクロ62、マクロ62内の電源電圧用端子63及びグラウンド電圧用端子64、電源電圧パッド65、グラウンド電圧パッド66、電源電圧配線67、及びグラウンド電圧配線68を含む。
【0038】
内部レイアウトが同一である複数のマクロ62は、図4に示される本発明による設計方法で設計されるマクロであるので、最上層の電源供給用の配線である電源端子のレイアウトを除いたレイアウトが互いに同一となっている。マクロ62が半導体チップ61に配置される際に、電源配線67及び68に対する相対的な回転位置に応じて、マクロ62内の電源端子パターンが発生される。
【0039】
図8の左側に示される0°回転の位置関係で配置されるマクロ62においては、電源配線とマクロ内電源端子とは直交する関係にある。この結果、電源配線67と電源電圧用端子63との間のコンタクトは5つあり、またグラウンド側電源配線68とグラウンド電圧用端子64との間のコンタクトも5つある。
【0040】
また図8の右側に示される90°回転の位置関係で配置されるマクロ62においても、電源配線とマクロ内電源端子とは直交する関係にある。従って、電源配線67と電源電圧用端子63との間のコンタクトは4つあり、またグラウンド側電源配線68とグラウンド電圧用端子64との間のコンタクトも4つある。
【0041】
従って、0°回転の位置関係で配置されるマクロ62と90°回転の位置関係で配置されるマクロ62との両方において、充分な電源を供給することができる。このように本発明の設計方法で設計され製造された半導体チップは、電源端子のレイアウトを除いたレイアウトが互いに同一のマクロにおいて、電源配線に対する相対的な角度の相違に応じてパターンが異なるようにマクロ内の電源端子レイアウトが設定されていることを特徴とする。
【0042】
図9は、本発明による半導体装置設計方法(電源端子パターン生成方法)を実行する装置の構成を示す図である。
【0043】
図9に示されるように、本発明による半導体装置設計方法を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図9の装置は、コンピュータ510と、コンピュータ510に接続されるディスプレイ装置520、通信装置523、及び入力装置よりなる。入力装置は、例えばキーボード521及びマウス522を含む。コンピュータ510は、CPU511、RAM512、ROM513、ハードディスク等の二次記憶装置514、可換媒体記憶装置515、及びインターフェース516を含む。
【0044】
キーボード521及びマウス522は、ユーザとのインターフェースを提供するものであり、コンピュータ510を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置520は、コンピュータ510で処理された結果等を表示すると共に、コンピュータ510を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。通信装置523は、遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。
【0045】
本発明による半導体装置設計方法は、コンピュータ510が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、可換媒体記憶装置515に装着可能な記憶媒体Mに記憶されており、記憶媒体Mから可換媒体記憶装置515を介して、RAM512或いは二次記憶装置514にロードされる。或いは、このコンピュータプログラムは、遠隔地にある記憶媒体(図示せず)に記憶されており、この記憶媒体から通信装置523及びインターフェース516を介して、RAM512或いは二次記憶装置514にロードされる。
【0046】
キーボード521及び/又はマウス522を介してユーザからプログラム実行指示があると、CPU511は、記憶媒体M、遠隔地記憶媒体、或いは二次記憶装置514からプログラムをRAM512にロードする。CPU511は、RAM512の空き記憶空間をワークエリアとして使用して、RAM512にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。なおROM513は、コンピュータ510の基本動作を制御するための制御プログラムが格納されている。
【0047】
このようにして上記コンピュータプログラムを実行することで、上記実施例で説明されたような半導体装置設計方法(電源端子パターン生成方法)を実行することができる。
【0048】
なお上記実施例の説明において電源端子パターンとしては、櫛の歯型のものを例として示したが、電源端子パターンの形状は櫛の歯型に限られず任意の形状であってよい。例えば、図10にマクロ10Aとして示すように、長方形の形状の電源端子パターン71及び72を複数個形成する構成としても良い。この場合例えば、電源配線に対するマクロ配置の相対的な角度の相違に応じて、長方形の長い辺の方向が異なるように電源端子パターンを発生するように構成してよい。
【0049】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【0050】
なお本発明は以下を含むものである。
(付記1)a)マクロの内部のレイアウトを決定し、
b)該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、
c)チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成する
各段階を含むことを特徴とする半導体装置における電源端子パターン生成方法。
(付記2)該段階c)は、該電源端子が該端子コアの位置を含むように該電源端子のパターンを生成することを特徴とする付記1記載の電源端子パターン生成方法。
(付記3)該段階c)は、該マクロに電源を供給する電源配線の延展方向を基準として、該延展方向に0度の回転位置で該マクロを配置する場合には第1の電源端子のパターンを生成し、該延展方向に90度の回転位置で該マクロを配置する場合には第1の電源端子のパターンとは異なる第2の電源端子のパターンを生成することを特徴とする付記1記載の電源端子パターン生成方法。
(付記4)該段階c)は、該第1の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第1の電源端子のパターンを生成し、該第2の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第2の電源端子のパターンを生成することを特徴とする付記3記載の電源端子パターン生成方法。
(付記5)該電源端子のパターンは櫛の歯型の形状を有することを特徴とする付記1記載の電源端子パターン生成方法。
(付記6)該電源端子のパターンは複数の長方形からなる形状を有することを特徴とする付記1記載の電源端子パターン生成方法。
(付記7)所定の方向に延展する第1の電源配線に接続され該所定の方向に第1の角度の回転位置で設けられる第1のマクロと、
該所定の方向に延展し該第1の電源配線と同一或いは異なる第2の電源配線に接続され該所定の方向に該第1の角度とは異なる第2の角度の回転位置で設けられる第2のマクロ
を含み、該第1のマクロは、
最上層において該第1の電源配線に接続される第1の電源端子パターンと、
該第1の電源端子パターンを除いた全ての内部回路である第1の回路
を含み、該第2のマクロは、
最上層において該第2の電源配線に接続される第2の電源端子パターンと、
該第2の電源端子パターンを除いた全ての内部回路である第2の回路
を含み、該第1の電源端子パターンと該第2の電源端子パターンとが異なり、該第1の回路と該第2の回路とが同一であることを特徴とする半導体装置。
(付記8)該第1の電源端子パターンの主な延展方向が該第1の電源配線の該延展方向と直交し、該第2の電源端子パターンの主な延展方向が該第2の電源配線の該延展方向と直交することを特徴とする付記7記載の半導体装置。
(付記9)該第1及び第2の電源端子のパターンは櫛型の形状を有することを特徴とする付記7記載の半導体装置。
(付記10)該第1及び第2の電源端子のパターンは複数の長方形からなる形状を有することを特徴とする付記7記載の半導体装置。
(付記11)該第1の角度は0°であり該第2の角度は90°であることを特徴とする付記7記載の半導体装置。
【発明の効果】
本発明による電源端子パターン生成方法においては、位置決めする基礎となる端子コアのレイアウトを決定しておき、その後マクロの配置情報に応じて電源端子のパターンを生成するので、電源配線に対して回転角0°で配置される場合には、回転角90°の方向に電源端子が延展するように電源端子パターンを発生し、電源配線に対して回転角90°で配置される場合にも、回転角90°の方向に電源端子が延展するように電源端子パターンを発生することができる。
【0051】
このようにして、配置の回転角に応じて電源端子のパターンを発生することにより、電源端子の延展方向を配置の回転角に応じて変化させ、適切な電源配線とのコンタクトを提供することが可能となる。
【図面の簡単な説明】
【図1】従来の半導体装置のマクロに関する設計方法について示す図である。
【図2】(a)はマクロの内部構成の一例を示す図であり、(b)は(a)のマクロの最上層に設けられる電源端子のレイアウトを示す図である。
【図3】配置されたマクロと電源配線との接続を示す図である。
【図4】本発明による半導体装置のマクロに関する設計方法について示す図である。
【図5】図2(a)のマクロの最上層に設けられる端子コアのレイアウトを示す図である。
【図6】配置されたマクロと電源配線との接続を示す図である。
【図7】従来の半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。
【図8】本発明による半導体装置設計方法により設計され製造された半導体装置の一例を示す図である。
【図9】本発明による半導体装置設計方法を実行する装置の構成を示す図である。
【図10】マクロの電源端子パターンの別の一例を示す図である。
【符号の説明】
10 マクロ
31 電源電圧用端子コア
32 グラウンド電圧用端子コア
34 電源電圧用端子(VD)
35 グラウンド電圧用端子(VS)
40、41 電源配線
42、43 コンタクト
51 半導体チップ
52 マクロ
53 電源電圧用端子
54 グラウンド電圧用端子
55 電源電圧パッド
56 グラウンド電圧パッド
57 電源電圧配線
58 グラウンド電圧配線
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention generally relates to a method of designing a semiconductor device, and more particularly to a method of generating a macro power supply terminal pattern in a semiconductor device.
[Prior art]
In a conventional semiconductor device design, for a hard macro such as a RAM or a ROM, for example, the layout of the internal circuit wiring and the like are determined, and finally, the layout of the terminals of the power supply wiring section in the uppermost layer is determined and determined. Register information about the layout in the library. The data registered in the library is fixed, and the layout of the power supply terminals (power supply wiring in the uppermost layer) is fixed for each macro.
[0002]
FIG. 1 is a diagram illustrating a conventional method for designing a macro of a semiconductor device.
[0003]
In FIG. 1, in step ST1, a macro layout other than the power supply terminal is determined. That is, the wiring of the internal circuit other than the power supply terminal, which is the wiring for power supply in the uppermost layer, is determined.
[0004]
FIG. 2A is a diagram illustrating an example of the internal configuration of a macro. The macro 10 shown in FIG. 2A is a memory macro, and includes memory cell arrays 11 and 12, and an R / W amplifier & I / O circuit 13. Here, in the memory cell arrays 11 and 12, it is assumed that bit lines extend in a direction indicated by an arrow. Such an internal arrangement / wiring is determined in step ST1 of FIG.
[0005]
In step ST2, a power supply terminal layout is determined. That is, the layout of the power supply terminal, which is the power supply wiring in the uppermost layer, is determined.
[0006]
FIG. 2B is a diagram illustrating a layout of power supply terminals provided in the uppermost layer of the macro in FIG. 2A. As shown in FIG. 2B, the power supply voltage terminal (VD) 14 and the ground voltage terminal (VS) 15 are formed in a comb tooth shape in the same direction as the bit line extending direction. As for the R / W amplifier & I / O circuit 13 which consumes a large amount of current, a large number of contacts can be made to the VD 14 and the VS 15, so that a sufficient current density can be provided.
[0007]
In step ST3, the determined macro layout information is registered in a library and made public so that it can be used in the subsequent chip design process. Thus, the macro design is completed, and thereafter the chip design is performed.
[0008]
In step ST4, macros are arranged on the chip, and power supply wiring is performed for each macro.
[0009]
FIG. 3 is a diagram showing the connection between the arranged macro and the power supply wiring.
[0010]
In FIG. 3, the macro 10 shown in FIGS. 2 (a) and 2 (b) is arranged in a positional relationship of 0 ° rotation with respect to the horizontal direction of the drawing, and separately, it is rotated by 90 ° with respect to the horizontal direction of the drawing. Are arranged in a positional relationship of. Power supply wirings 20 and 21 (21 is on the ground side) are arranged so as to cross over the two macros 10. Here, the power supply terminal in the uppermost layer of the macro 10 corresponds to, for example, the third layer, and the power supply wirings 20 and 21 correspond to the fourth layer.
[0011]
The power supply line 20 and the VD 14 are connected by a contact 22, and the ground side power supply line 21 and the VS 15 are connected by a contact 23.
[0012]
In the related art, there is one that avoids locally changing a wiring layer of a power supply potential and a ground potential even when a logic cell is arranged in a rotating manner (Patent Document 1).
[0013]
[Patent Document 1]
JP-A-07-045799
[Problems to be solved by the invention]
In the macro 10 arranged in a positional relationship of 0 ° rotation shown on the left side of FIG. 3, there are five contacts 22 between the power supply wiring 20 and VD14, and between the ground-side power supply wiring 21 and VS15. There are also five contacts 23. On the other hand, in the macro 10 arranged in a 90 ° rotation positional relationship shown on the right side of FIG. 3, the number of contacts 22 between the power supply wiring 20 and the VD 14 is one, and There is one contact 23 with the VS15. Therefore, in the macro 10 arranged in a 90 ° rotation positional relationship, there is a problem that the power supply becomes insufficient.
[0015]
Such a problem is caused by the fact that the layout of the power supply terminals (wiring for power supply in the uppermost layer) is fixed for each macro, and the pattern of the power supply terminals does not change regardless of the position of the rotation angle. I do. For this reason, for example, when the contacts are arranged in a positional relationship of 0 ° rotation, good contacts can be realized, but in the case of being arranged in a positional relationship of 90 ° rotation, the contacts become insufficient.
[0016]
In view of the above, it is an object of the present invention to provide a power supply terminal pattern generation method capable of realizing a good contact regardless of the rotation angle position of a macro to be arranged.
[Means for Solving the Problems]
The power supply terminal pattern generation method according to the present invention determines a layout inside a macro, determines a layout of a terminal core serving as a basis for positioning a power supply terminal for power supply in the uppermost layer of the macro, and determines the layout within the chip. The method includes the steps of generating a pattern of the power supply terminal based on the terminal core according to macro arrangement information.
[0017]
In the power supply terminal pattern generation method, the layout of the terminal core as a base for positioning is determined in advance, and then the power supply terminal pattern is generated according to the arrangement information of the macro. In this case, the power supply terminal pattern is generated such that the power supply terminal extends in the direction of the rotation angle of 90 °. The power supply terminal pattern can be generated such that the power supply terminal extends in the direction of. In this manner, by generating the pattern of the power supply terminal according to the rotation angle of the arrangement, it is possible to change the extension direction of the power supply terminal according to the rotation angle of the arrangement, and to provide an appropriate contact with the power supply wiring. It becomes possible.
[0018]
In addition, the semiconductor device according to the present invention includes a first macro connected to a first power supply wiring extending in a predetermined direction and provided at a rotation position at a first angle in the predetermined direction, and a first macro extending in the predetermined direction. A second macro connected to a second power supply wiring which is the same as or different from the first power supply wiring, and provided at a rotation position at a second angle different from the first angle in the predetermined direction; One macro includes a first power supply terminal pattern connected to the first power supply wiring in the uppermost layer, and a first circuit that is an internal circuit except for the first power supply terminal pattern. The second macro includes a second power supply terminal pattern connected to the second power supply wiring in the uppermost layer, and a second circuit which is all internal circuits except the second power supply terminal pattern, The first power terminal pattern and the second power terminal pattern Unlike, characterized in that the circuit of the first circuit and the second are the same.
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0019]
FIG. 4 is a diagram showing a method for designing a macro of a semiconductor device according to the present invention.
[0020]
In FIG. 4, in step ST1, a macro layout other than the power supply terminal is determined. That is, the wiring of the internal circuit other than the power supply terminal, which is the wiring for power supply in the uppermost layer, is determined. Thereby, for example, the arrangement and wiring inside the macro as shown in FIG. 2A are determined.
[0021]
In step ST2, the layout of the terminal core is determined. Here, the terminal core is a terminal portion corresponding to a position where a power supply terminal, which is a wiring for power supply in the uppermost layer, is to be arranged. When a power supply terminal pattern is generated at a later stage, the power supply terminal pattern is By passing through the location of the terminal core, it provides a basis for positioning.
[0022]
FIG. 5 is a diagram showing a layout of a terminal core provided in the uppermost layer of the macro in FIG. As shown in FIG. 5, the power supply voltage terminal core 31 and the ground voltage terminal core 32 have, for example, a square shape, and are provided at positions where the power supply voltage terminal and the ground voltage terminal are to be arranged. That is, for example, a position to be contacted to supply power to the lower layer is determined according to the arrangement state of the lower layer circuit / wiring, and the power supply terminal core 31 and the ground voltage terminal core are determined based on the determined position. 32 are generated.
[0023]
In step ST3 of FIG. 4, the determined macro layout information is registered in a library and made public so that it can be used in the subsequent chip design process. Thus, the macro design is completed, and thereafter the chip design is performed.
[0024]
In step ST4, a power terminal pattern in the macro is generated for each macro based on information for arranging the macro on the chip. That is, if it is obtained as macro arrangement information that a certain macro is arranged at a certain position in the chip with a rotation angle of 0 ° with respect to the power supply wiring, the power supply terminal is turned in the direction of the rotation angle of 90 ° in the uppermost layer in the macro. The power supply terminal pattern is generated such that the power supply terminal extends. When it is obtained as macro placement information that a certain macro is arranged at a certain position in the chip at a rotation angle of 90 ° with respect to the power supply wiring, the power supply terminal is turned in the direction of the rotation angle of 90 ° in the uppermost layer in the macro. The power supply terminal pattern is generated such that the power supply terminal extends.
[0025]
At this time, a power supply voltage terminal core 31 and a ground voltage terminal core 32 are used as a basis for generating a power supply terminal pattern. Specifically, the power supply terminal pattern is generated such that the power supply terminal passes through the position of the power supply voltage terminal core 31 or the position of the ground voltage terminal core 32.
[0026]
In this manner, by generating the pattern of the power supply terminal according to the rotation angle of the arrangement, it is possible to change the extension direction of the power supply terminal according to the rotation angle of the arrangement, and to provide an appropriate contact with the power supply wiring. It becomes possible.
[0027]
Further, in step ST5, macros are arranged on the chip, and power supply wiring is performed for each macro.
[0028]
FIG. 6 is a diagram showing connections between the arranged macros and the power supply wiring.
[0029]
In FIG. 6, the macro 10 shown in FIG. 5 is arranged with a positional relationship of 0 ° rotation with respect to the horizontal direction of the drawing, and separately arranged with a positional relationship of 90 ° rotation with respect to the horizontal direction of the drawing. Power supply wires 40 and 41 (41 is on the ground side) are arranged so as to cross over the two macros 10. Here, the power supply terminal in the uppermost layer of the macro 10 corresponds to, for example, the third layer, and the power supply wirings 40 and 41 correspond to the fourth layer.
[0030]
The power supply voltage terminal (VD) 34 and the ground voltage terminal (VS) 35 are passed through the power supply voltage terminal core 31 and the ground voltage terminal core 32, respectively, or are respectively connected to the power supply voltage terminal core 31 and the ground voltage. Generated so as to include the terminal core 32. The direction in which the power supply voltage terminal 34 and the ground voltage terminal 35 are generated is such that the comb-shaped portions of the terminals are orthogonal to the power supply wires 40 and 41. The power supply wiring 40 and the power supply voltage terminal 34 are connected by a contact 42, and the ground power supply wiring 41 and the ground voltage terminal 35 are connected by a contact 43.
[0031]
In the macro 10 arranged in a 0 ° rotation positional relationship shown on the left side of FIG. 6, there are five contacts 42 between the power supply wiring 40 and the power supply voltage terminal 34, and the ground-side power supply wiring 41 and the ground. There are also five contacts 43 between the terminal 35 for voltage. Further, in the macro 10 arranged in a 90 ° rotation positional relationship shown on the right side of FIG. 6, the number of contacts 42 between the power supply wiring 40 and the power supply voltage terminal 34 is three, and the ground-side power supply wiring 41 There are also three contacts 43 between the terminal and the ground voltage terminal 35. Therefore, a sufficient amount of power can be supplied not only to the macro 10 arranged in a positional relationship of 0 ° rotation but also to the macro 10 arranged in a positional relationship of 90 ° rotation.
[0032]
As described above, in the present invention, when a certain macro is arranged at a rotation angle of 0 ° with respect to the power supply wiring, the power supply terminal extends in a direction of a rotation angle of 90 ° in the uppermost layer in the macro. When the power supply terminal pattern is generated at a rotation angle of 90 ° with respect to the power supply wiring, the power supply terminal pattern is generated so that the power supply terminal extends in the direction of the rotation angle of 90 ° in the uppermost layer in the macro. I do. At this time, by using the power supply terminal core and the ground voltage terminal core as the basis for generating the power supply terminal pattern, the layout of the power supply terminal can be easily determined and the pattern can be generated. In this manner, by generating the pattern of the power supply terminal according to the rotation angle of the arrangement, it is possible to change the extension direction of the power supply terminal according to the rotation angle of the arrangement, and to provide an appropriate contact with the power supply wiring. It becomes possible.
[0033]
FIG. 7 is a diagram illustrating an example of a semiconductor device designed and manufactured by a conventional semiconductor device design method. FIG. 8 is a diagram showing an example of a semiconductor device designed and manufactured by the semiconductor device design method according to the present invention.
[0034]
The semiconductor device of FIG. 7 includes a semiconductor chip 51, a plurality of macros 52 having the same internal layout, a power supply voltage terminal 53 and a ground voltage terminal 54 in the macro 52, a power supply voltage pad 55, a ground voltage pad 56, and a power supply voltage wiring. 57, and a ground voltage wiring 58.
[0035]
Since the plurality of macros 52 having the same internal layout are macros designed by the conventional design method shown in FIG. 1, all the macros 52 including the layout of the power supply terminal which is the power supply wiring of the uppermost layer are used. Are identical to each other. In the macro 52 arranged in a 0 ° rotation positional relationship shown on the left side of FIG. 7, the power supply wiring and the power supply terminal in the macro are orthogonal to each other. As a result, there are five contacts between the power supply wiring 57 and the power supply voltage terminal 53, and there are also five contacts between the ground side power supply wiring 58 and the ground voltage terminal 54.
[0036]
On the other hand, in the macro 52 arranged in a 90 ° rotation positional relationship shown on the right side of FIG. 7, the power supply wiring and the macro power supply terminal are in a parallel relationship. Therefore, there is only one contact between the power supply wiring 57 and the power supply voltage terminal 53, and there is only one contact between the ground side power supply wiring 58 and the ground voltage terminal 54. Therefore, in the macro 10 arranged in a 90 ° rotation positional relationship, there is a problem that the power supply becomes insufficient.
[0037]
The semiconductor device of FIG. 8 includes a semiconductor chip 61, a plurality of macros 62 having the same internal layout, a power supply voltage terminal 63 and a ground voltage terminal 64 in the macro 62, a power supply voltage pad 65, a ground voltage pad 66, and a power supply voltage wiring. 67, and a ground voltage wiring 68.
[0038]
Since the plurality of macros 62 having the same internal layout are macros designed by the design method according to the present invention shown in FIG. 4, the layout excluding the layout of the power supply terminal which is the power supply wiring of the uppermost layer is the same. They are identical to each other. When the macro 62 is arranged on the semiconductor chip 61, a power terminal pattern in the macro 62 is generated according to a relative rotation position with respect to the power wirings 67 and 68.
[0039]
In the macro 62 arranged at a 0 ° rotation positional relationship shown on the left side of FIG. 8, the power supply wiring and the macro power supply terminals are orthogonal to each other. As a result, there are five contacts between the power supply wiring 67 and the power supply voltage terminal 63, and there are also five contacts between the ground-side power supply wiring 68 and the ground voltage terminal 64.
[0040]
Also, in the macro 62 arranged in a 90 ° rotational positional relationship shown on the right side of FIG. 8, the power supply wiring and the power supply terminal in the macro are orthogonal to each other. Therefore, there are four contacts between the power supply wiring 67 and the power supply voltage terminal 63, and there are also four contacts between the ground-side power supply wiring 68 and the ground voltage terminal 64.
[0041]
Therefore, sufficient power can be supplied to both the macro 62 arranged in a positional relationship of 0 ° rotation and the macro 62 arranged in a positional relationship of 90 ° rotation. As described above, the semiconductor chip designed and manufactured by the design method of the present invention is configured such that, in a macro having the same layout except for the layout of the power supply terminals, the pattern differs according to the difference in the relative angle with respect to the power supply wiring. The power supply terminal layout in the macro is set.
[0042]
FIG. 9 is a diagram showing a configuration of an apparatus for executing a semiconductor device design method (power supply terminal pattern generation method) according to the present invention.
[0043]
As shown in FIG. 9, an apparatus for executing the semiconductor device design method according to the present invention is realized by a computer such as a personal computer or an engineering workstation. 9 includes a computer 510, a display device 520 connected to the computer 510, a communication device 523, and an input device. The input device includes, for example, a keyboard 521 and a mouse 522. The computer 510 includes a CPU 511, a RAM 512, a ROM 513, a secondary storage device 514 such as a hard disk, a replaceable medium storage device 515, and an interface 516.
[0044]
The keyboard 521 and the mouse 522 provide an interface with the user, and input various commands for operating the computer 510, a user response to requested data, and the like. The display device 520 displays a result processed by the computer 510 and the like, and performs various data displays to enable a dialogue with a user when operating the computer 510. The communication device 523 performs communication with a remote place, and includes, for example, a modem and a network interface.
[0045]
The semiconductor device design method according to the present invention is provided as a computer program that can be executed by the computer 510. This computer program is stored in a storage medium M that can be mounted on the exchangeable medium storage device 515, and is loaded from the storage medium M to the RAM 512 or the secondary storage device 514 via the exchangeable medium storage device 515. Alternatively, the computer program is stored in a storage medium (not shown) at a remote location, and is loaded from the storage medium into the RAM 512 or the secondary storage device 514 via the communication device 523 and the interface 516.
[0046]
Upon receiving a program execution instruction from the user via the keyboard 521 and / or the mouse 522, the CPU 511 loads the program from the storage medium M, the remote storage medium, or the secondary storage device 514 to the RAM 512. The CPU 511 uses the free storage space of the RAM 512 as a work area, executes the program loaded in the RAM 512, and proceeds with the process while appropriately interacting with the user. The ROM 513 stores a control program for controlling the basic operation of the computer 510.
[0047]
By executing the computer program in this way, the semiconductor device design method (power supply terminal pattern generation method) described in the above embodiment can be executed.
[0048]
In the description of the above embodiment, the power supply terminal pattern has a comb-tooth shape as an example, but the shape of the power supply terminal pattern is not limited to the comb-tooth shape and may be any shape. For example, as shown as a macro 10A in FIG. 10, a configuration in which a plurality of power supply terminal patterns 71 and 72 each having a rectangular shape may be formed. In this case, for example, the power supply terminal pattern may be generated such that the direction of the long side of the rectangle is different according to the difference in the relative angle of the macro arrangement with respect to the power supply wiring.
[0049]
As described above, the present invention has been described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made within the scope of the claims.
[0050]
The present invention includes the following.
(Supplementary Note 1) a) Determine the internal layout of the macro,
b) determining the layout of the terminal cores that serve as the basis for positioning the power supply terminals for power supply in the top layer of the macro;
c) a method of generating a power supply terminal pattern in a semiconductor device, comprising the steps of: generating a pattern of the power supply terminal based on the terminal core in accordance with arrangement information of the macro in a chip.
(Supplementary note 2) The power supply terminal pattern generation method according to supplementary note 1, wherein in the step c), the power supply terminal pattern is generated such that the power supply terminal includes the position of the terminal core.
(Supplementary Note 3) The step c) includes, when the macro is arranged at a rotation position of 0 degree in the extension direction with respect to the extension direction of the power supply wiring for supplying power to the macro, the first power supply terminal When a pattern is generated and the macro is arranged at a rotation position of 90 degrees in the extension direction, a pattern of a second power terminal different from the pattern of the first power terminal is generated. The power supply terminal pattern generation method described.
(Supplementary Note 4) In the step c), the pattern of the first power supply terminal is generated such that a main extension direction of the pattern of the first power supply terminal is orthogonal to the extension direction of the power supply wiring. The power supply terminal pattern generation method according to claim 3, wherein the second power supply terminal pattern is generated such that a main extension direction of the second power supply terminal pattern is orthogonal to the extension direction of the power supply wiring.
(Supplementary note 5) The power supply terminal pattern generation method according to supplementary note 1, wherein the pattern of the power supply terminal has a shape of a comb tooth.
(Supplementary note 6) The power supply terminal pattern generation method according to supplementary note 1, wherein the power supply terminal pattern has a shape composed of a plurality of rectangles.
(Supplementary Note 7) A first macro connected to a first power supply wiring extending in a predetermined direction and provided at a rotation position at a first angle in the predetermined direction,
A second power supply extending in the predetermined direction and connected to a second power supply wiring which is the same as or different from the first power supply wiring and provided at a rotation position at a second angle different from the first angle in the predetermined direction; Wherein the first macro is:
A first power supply terminal pattern connected to the first power supply wiring in the uppermost layer;
The second macro includes a first circuit which is all internal circuits except for the first power supply terminal pattern,
A second power terminal pattern connected to the second power wiring in the uppermost layer;
A second circuit which is an internal circuit except for the second power supply terminal pattern, wherein the first power supply terminal pattern and the second power supply terminal pattern are different, and the first circuit and the second A semiconductor device, wherein the two circuits are the same.
(Supplementary Note 8) The main extension direction of the first power supply terminal pattern is orthogonal to the extension direction of the first power supply wiring, and the main extension direction of the second power supply terminal pattern is the second power supply wiring. 8. The semiconductor device according to claim 7, wherein the semiconductor device is perpendicular to the extending direction.
(Supplementary note 9) The semiconductor device according to supplementary note 7, wherein the pattern of the first and second power supply terminals has a comb shape.
(Supplementary Note 10) The semiconductor device according to supplementary note 7, wherein the pattern of the first and second power supply terminals has a shape composed of a plurality of rectangles.
(Supplementary note 11) The semiconductor device according to supplementary note 7, wherein the first angle is 0 ° and the second angle is 90 °.
【The invention's effect】
In the power supply terminal pattern generation method according to the present invention, the layout of the terminal cores as the basis for positioning is determined, and then the power supply terminal pattern is generated according to the macro arrangement information. When arranged at 0 °, a power supply terminal pattern is generated so that the power supply terminal extends in the direction of the rotation angle of 90 °. The power supply terminal pattern can be generated such that the power supply terminal extends in the direction of 90 °.
[0051]
In this way, by generating the pattern of the power supply terminal according to the rotation angle of the arrangement, it is possible to change the extension direction of the power supply terminal according to the rotation angle of the arrangement, and to provide an appropriate contact with the power supply wiring. It becomes possible.
[Brief description of the drawings]
FIG. 1 is a diagram showing a conventional method for designing a macro of a semiconductor device.
2A is a diagram illustrating an example of an internal configuration of a macro, and FIG. 2B is a diagram illustrating a layout of a power supply terminal provided in an uppermost layer of the macro in FIG.
FIG. 3 is a diagram showing connections between arranged macros and power supply wirings.
FIG. 4 is a diagram showing a method for designing a macro of a semiconductor device according to the present invention.
FIG. 5 is a diagram showing a layout of a terminal core provided in the uppermost layer of the macro in FIG.
FIG. 6 is a diagram showing a connection between a placed macro and a power supply wiring.
FIG. 7 is a diagram showing an example of a semiconductor device designed and manufactured by a conventional semiconductor device design method.
FIG. 8 is a diagram showing an example of a semiconductor device designed and manufactured by the semiconductor device design method according to the present invention.
FIG. 9 is a diagram showing a configuration of an apparatus for executing a semiconductor device design method according to the present invention.
FIG. 10 is a diagram showing another example of a power supply terminal pattern of a macro.
[Explanation of symbols]
10 Macro 31 Power supply voltage terminal core 32 Ground voltage terminal core 34 Power supply voltage terminal (VD)
35 Ground voltage terminal (VS)
40, 41 Power supply wiring 42, 43 Contact 51 Semiconductor chip 52 Macro 53 Power supply terminal 54 Ground voltage terminal 55 Power supply voltage pad 56 Ground voltage pad 57 Power supply voltage wiring 58 Ground voltage wiring

Claims (10)

a)マクロの内部のレイアウトを決定し、
b)該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、
c)チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成する
各段階を含むことを特徴とする半導体装置における電源端子パターン生成方法。
a) Determine the internal layout of the macro,
b) determining the layout of the terminal cores that serve as the basis for positioning the power supply terminals for power supply in the top layer of the macro;
c) a method of generating a power supply terminal pattern in a semiconductor device, comprising the steps of: generating a pattern of the power supply terminal based on the terminal core in accordance with arrangement information of the macro in a chip.
該段階c)は、該電源端子が該端子コアの位置を含むように該電源端子のパターンを生成することを特徴とする請求項1記載の電源端子パターン生成方法。The method according to claim 1, wherein in step c), the power terminal pattern is generated such that the power terminal includes the position of the terminal core. 該段階c)は、該マクロに電源を供給する電源配線の延展方向を基準として、該延展方向に0度の回転位置で該マクロを配置する場合には第1の電源端子のパターンを生成し、該延展方向に90度の回転位置で該マクロを配置する場合には第1の電源端子のパターンとは異なる第2の電源端子のパターンを生成することを特徴とする請求項1記載の電源端子パターン生成方法。In the step c), a pattern of a first power supply terminal is generated when the macro is arranged at a rotation position of 0 degree in the extension direction with respect to the extension direction of the power supply wiring for supplying power to the macro. 2. The power supply according to claim 1, wherein when the macro is arranged at a rotation position of 90 degrees in the extension direction, a pattern of the second power supply terminal different from the pattern of the first power supply terminal is generated. Terminal pattern generation method. 該段階c)は、該第1の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第1の電源端子のパターンを生成し、該第2の電源端子のパターンの主な延展方向が該電源配線の該延展方向と直交するように該第2の電源端子のパターンを生成することを特徴とする請求項3記載の電源端子パターン生成方法。The step c) includes generating the first power supply terminal pattern such that a main extension direction of the pattern of the first power supply terminal is orthogonal to the extension direction of the power supply wiring. 4. The power supply terminal pattern generation method according to claim 3, wherein the pattern of the second power supply terminal is generated such that a main extension direction of the pattern is orthogonal to the extension direction of the power supply wiring. 該電源端子のパターンは櫛の歯型の形状を有することを特徴とする請求項1記載の電源端子パターン生成方法。2. The power terminal pattern generation method according to claim 1, wherein the power terminal pattern has a comb shape. 該電源端子のパターンは複数の長方形からなる形状を有することを特徴とする請求項1記載の電源端子パターン生成方法。2. The method according to claim 1, wherein the power terminal pattern has a shape composed of a plurality of rectangles. 所定の方向に延展する第1の電源配線に接続され該所定の方向に第1の角度の回転位置で設けられる第1のマクロと、
該所定の方向に延展し該第1の電源配線と同一或いは異なる第2の電源配線に接続され該所定の方向に該第1の角度とは異なる第2の角度の回転位置で設けられる第2のマクロ
を含み、該第1のマクロは、
最上層において該第1の電源配線に接続される第1の電源端子パターンと、
該第1の電源端子パターンを除いた全ての内部回路である第1の回路
を含み、該第2のマクロは、
最上層において該第2の電源配線に接続される第2の電源端子パターンと、
該第2の電源端子パターンを除いた全ての内部回路である第2の回路
を含み、該第1の電源端子パターンと該第2の電源端子パターンとが異なり、該第1の回路と該第2の回路とが同一であることを特徴とする半導体装置。
A first macro connected to a first power supply wiring extending in a predetermined direction and provided at a rotation position at a first angle in the predetermined direction;
A second power supply extending in the predetermined direction and connected to a second power supply wiring which is the same as or different from the first power supply wiring and provided at a rotation position at a second angle different from the first angle in the predetermined direction; Wherein the first macro is:
A first power supply terminal pattern connected to the first power supply wiring in the uppermost layer;
The second macro includes a first circuit which is all internal circuits except for the first power supply terminal pattern, and the second macro includes:
A second power terminal pattern connected to the second power wiring in the uppermost layer;
A second circuit which is an internal circuit except for the second power supply terminal pattern, wherein the first power supply terminal pattern and the second power supply terminal pattern are different, and the first circuit and the second 2. A semiconductor device, wherein the two circuits are the same.
該第1の電源端子パターンの主な延展方向が該第1の電源配線の該延展方向と直交し、該第2の電源端子パターンの主な延展方向が該第2の電源配線の該延展方向と直交することを特徴とする請求項7記載の半導体装置。The main extension direction of the first power supply terminal pattern is orthogonal to the extension direction of the first power supply wiring, and the main extension direction of the second power supply terminal pattern is the extension direction of the second power supply wiring. The semiconductor device according to claim 7, wherein the semiconductor device is orthogonal to. 該第1及び第2の電源端子のパターンは櫛型の形状を有することを特徴とする請求項7記載の半導体装置。8. The semiconductor device according to claim 7, wherein the patterns of the first and second power supply terminals have a comb shape. 該第1及び第2の電源端子のパターンは複数の長方形からなる形状を有することを特徴とする請求項7記載の半導体装置。8. The semiconductor device according to claim 7, wherein said first and second power supply terminal patterns have a shape composed of a plurality of rectangles.
JP2002336152A 2002-11-20 2002-11-20 Power supply terminal pattern generation method and semiconductor device Expired - Fee Related JP4447210B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002336152A JP4447210B2 (en) 2002-11-20 2002-11-20 Power supply terminal pattern generation method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002336152A JP4447210B2 (en) 2002-11-20 2002-11-20 Power supply terminal pattern generation method and semiconductor device

Publications (2)

Publication Number Publication Date
JP2004172345A true JP2004172345A (en) 2004-06-17
JP4447210B2 JP4447210B2 (en) 2010-04-07

Family

ID=32700067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002336152A Expired - Fee Related JP4447210B2 (en) 2002-11-20 2002-11-20 Power supply terminal pattern generation method and semiconductor device

Country Status (1)

Country Link
JP (1) JP4447210B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283817A (en) * 2008-05-26 2009-12-03 Renesas Technology Corp Semiconductor device
JP2011076154A (en) * 2009-09-29 2011-04-14 Fujitsu Semiconductor Ltd Design support program, design support apparatus, design support method, semiconductor element, and macro

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283817A (en) * 2008-05-26 2009-12-03 Renesas Technology Corp Semiconductor device
JP2011076154A (en) * 2009-09-29 2011-04-14 Fujitsu Semiconductor Ltd Design support program, design support apparatus, design support method, semiconductor element, and macro

Also Published As

Publication number Publication date
JP4447210B2 (en) 2010-04-07

Similar Documents

Publication Publication Date Title
US9262570B2 (en) Layout boundary method
JP5242103B2 (en) Layout method of semiconductor integrated circuit
CN109817614A (en) The method of standard unit structure and placement and line standard cellular construction
US20090224396A1 (en) Oversized Contacts and Vias in Semiconductor Chip Defined by Linearly Constrained Topology
JP2002208639A (en) Method and device for forming mutual connecting line into integrated circuit
JP2002334933A (en) Integrated circuit having tap cell and method of arranging tap cell in integrated circuit
US7960836B2 (en) Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same
JP2005222214A (en) Area ratio/occupancy ratio verification method and pattern production method
JP2001306641A (en) Automatic arranging and wiring method for semiconductor integrated circuit
JP2003330987A (en) Layout method of semiconductor integrated circuit and semiconductor integrated circuit
JP2004172345A (en) Method for generating power supply terminal pattern and semiconductor device
EP1638145A1 (en) Embedded switchable power ring
JP4668974B2 (en) Semiconductor device design method, semiconductor device design system, and computer program
JP3556767B2 (en) Design equipment for semiconductor integrated circuit devices
US7526744B2 (en) Integrated circuit design method for efficiently generating mask data
JP2910734B2 (en) Layout method
JP3064925B2 (en) Layout method
JP2004165453A (en) Semiconductor integrated circuit, power supply wiring method, and computer program
JP2011222895A (en) Method for designing semiconductor integrated circuit
JPH05267454A (en) Method of generating data on hard macro pattern
JP2007081270A (en) Semiconductor device and method of designing integrated circuit
JP2000100952A (en) Semiconductor device
JPH07225785A (en) Low power consumption power layout method for semiconductor device, layout device and semiconductor device therefor
JPH11233636A (en) Semiconductor integrated circuit device and its layout designing
JP2004235333A (en) Method of layout of semiconductor integrated circuit and manufacturing method of semiconductor integrated circuit using the method of layout

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050921

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4447210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees