JP2004171487A - Clock control system and method - Google Patents

Clock control system and method Download PDF

Info

Publication number
JP2004171487A
JP2004171487A JP2002339632A JP2002339632A JP2004171487A JP 2004171487 A JP2004171487 A JP 2004171487A JP 2002339632 A JP2002339632 A JP 2002339632A JP 2002339632 A JP2002339632 A JP 2002339632A JP 2004171487 A JP2004171487 A JP 2004171487A
Authority
JP
Japan
Prior art keywords
frequency
cpu
clock
function block
peripheral function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002339632A
Other languages
Japanese (ja)
Other versions
JP4175096B2 (en
Inventor
Hiroshi Kurakane
博 倉金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002339632A priority Critical patent/JP4175096B2/en
Priority to EP03026838.7A priority patent/EP1422592B1/en
Priority to US10/716,479 priority patent/US7340624B2/en
Priority to CNB2003101240856A priority patent/CN1307505C/en
Publication of JP2004171487A publication Critical patent/JP2004171487A/en
Application granted granted Critical
Publication of JP4175096B2 publication Critical patent/JP4175096B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)
  • Telephone Function (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To further suppress power consumption required for the generation of a clock supplied to a peripheral function block by setting the frequency of a signal supplied to a frequency dividing circuit provided in the front stage of the peripheral function block in the low-power consumption mode state of a CPU lower than that in the general mode state of the CPU. <P>SOLUTION: When the CPU 6 is set to the low-power consumption mode using no clock is set, a clock control part 5 set-changes the value of multiplication rate of a PLL 2 to a value of 1/N to change the frequency of a PLL output signal 12 outputted from the PLL 2 to a value of 1/N, and then set-changes the value of frequency dividing rate of the frequency divider 4 provided in the front stage of an LCD controller 7 to the value of 1/N, whereas the frequency of a clock 15 inputted to the LCD controller 7 is not changed from a frequency before the set change of the multiplication rate and frequency dividing rate. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明はクロック制御方式及び方法に関し、特にＣＰＵとＬＣＤコントローラなどの周辺機能ブロックを搭載して、携帯型情報処理装置や携帯型通信機器等を構成する各種デバイスの、逓倍回路及び分周回路を備えたクロック制御方式及び方法に関する。
【０００２】
【従来の技術】
従来、ディジタル回路を使用する情報処理装置や通信機器には、それらの情報処理装置や通信機器に必要な様々な機能を実現するため、クロックで動作する各種のディジタル回路が使用されているが、上記情報処理装置や通信機器を構成する個々のデバイス内でも、複数のディジタル回路が使用され、それらのディジタル回路で実現される機能ブロックの機能の違いによって、ディジタル回路に供給されるクロックの周波数が異ることが多く、それらのディジタル回路を駆動するために、様々な周波数のクロック周波数が使用されている。
【０００３】
このため、周波数の異る複数のクロックが使用される、情報処理装置や通信機器の各デバイス内では、デバイス内あるいは外部に設けられた発振器で生成される基準となるクロック（以下、システム・クロックという）の周波数を、まず逓倍回路で逓倍し、そのデバイス内で使用される各種のクロックの周波数よりも大きい周波数のクロックを生成し、生成された前記クロックを、デバイス内の各種の機能ブロックに使用されている各種のディジタル回路に分配するとき、上記の機能ブロックの前段に設けられた分周回路によって、それぞれのディジタル回路に必要な周波数を有するクロックになるように分周した後、ディジタル回路に供給されている。
【０００４】
上記のように、情報処理装置や通信機器の中で、システム・クロックの周波数を一旦、逓倍回路で逓倍し、さらに、逓倍回路からの出力信号の周波数を分周回路によって分周し、それぞれのディジタル回路が必要とする周波数を有するクロックを生成し、それぞれの機能ブロックのディジタル回路に供給する技術は、例ば、特開２００２−１０８４９０号公報、あるいは、特開２００１−２９６８４２号公報などに示される。
【０００５】
上記の特開２００２−１０８４９０号公報に記載のクロック供給回路の技術は、例えば、ディジタル放送の受信用ＬＳＩにおいて、受信回路及びＤＳＰなどの処理回路にクロックを供給するクロック供給回路、特に、放送信号に対する同期ずれの量に応じて、受信回路に供給するクロックの周波数を切り替えることで送信信号との同期を保ち、また、処理回路の負荷などに応じて処理回路に供給するクロックの周波数を切り替えるクロック供給回路に関するものである。
【０００６】
なお、この技術は、システム・クロックの発生源として低周波数の外部発振器を用い、この低周波数の外部発振器から出力された信号の周波数を逓倍回路で一旦逓倍し、その後、各種の機能回路にそれぞれ必要な周波数のクロックを、別々の分周回路で分周して生成し供給することにより、クロック供給回路としての回路構成を簡略化でき、低消費電力化を実現できるクロック供給回路の技術として開発されている。
【０００７】
また、上記の特開２００１−２９６８４２号公報に記載の技術は、液晶表示パネルを駆動してビデオ画像を表示させるための信号（クロック）を生成する信号生成装置に関する技術であり、安定した動作を実現でき、且つ駆動対象となる液晶表示パネルの構成画素数に任意に対応できる信号生成装置に関する技術である。
【０００８】
上記信号生成装置は、ビデオ信号中の水平同期信号を検出する同期検出回路と、システム・クロックを逓倍回路で逓倍した後、そのクロックの周波数を上記水平同期信号を用いて分周することによって、液晶パネルの信号電極を駆動するための、任意周波数のクロックを生成する分周回路とを備えて構成されている。
【０００９】
このように、情報処理装置や通信機器では、システム・クロックの周波数から、各種装置内の各種のディジタル回路にそれぞれ必要な、互いに周波数の異る各種のクロックを生成するために、上述したような用い方をする逓倍回路及び分周回路を備えて構成されることが多い。
【００１０】
次に、携帯型情報処理装置や携帯型通信機器等の各種装置に用いられる各種デバイスの中の、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央処理装置）とＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：液晶表示）コントローラなどの周辺機能ブロックを搭載したデバイスにおける、上記逓倍回路及び分周回路を備えた従来のクロック周波数の供給方法について説明する。
【００１１】
携帯型情報処理装置や携帯型通信機器等の各種装置に用いられる、ＣＰＵとＬＣＤコントローラなどの周辺機能ブロックを搭載した各種デバイスでは、携帯型情報処理装置や携帯型通信機器等のバッテリーから電力を供給されているので、装置の動作時間を長く保たせるため、ＣＰＵに低消費電力モードの機能を付加し、システム・クロックの供給を停止させてＣＰＵの動作を停止させ、ＣＰＵによる消費電力を抑制するとともに、システム・クロックの生成のための回路で発生する消費電力を低減して、低消費電力化を図ることができるように構成されているものが多い。
【００１２】
上記低消費電力モードの機能を付加されたＣＰＵを搭載して構成されたデバイスを使用している装置では、ＣＰＵに対する低消費電力モードを設定してシステム・クロックの供給を停止させ、ＣＰＵの動作を停止させることにより消費電力を抑制することができるようになっているので、ＣＰＵの動作を停止させて消費電力を抑制する分、装置の動作時間を長く保たせることができる。
【００１３】
しかし、ＬＣＤコントローラなどのような周辺機能ブロックについては、その機能上の役割から、ＣＰＵの動作が停止しても、その動作を継続させなければならない場合、周辺機能ブロックにクロックを供給するために、継続して逓倍回路及び周辺機能ブロックの前段の分周回路により、システム・クロックから周辺機能ブロックに供給するクロックを生成しなければならない。
【００１４】
一般的には、周辺機能ブロックに要求されるクロックの周波数は、ＣＰＵに要求されるクロックの周波数よりも低い周波数で十分である場合が多いが、周辺機能ブロックの前段に設けられた分周回路に供給される、逓倍回路から出力された信号は、ＣＰＵの前段に設けられた分周回路に供給される信号と同じで、周辺機能ブロックの前段に設けられた分周回路に供給される信号としては、必要以上に周波数の高い信号を供給されていることになるが、必要以上に高い周波数まで一旦逓倍した信号を次の分周回路で、周辺機能ブロックに適した低い周波数まで分周しなければならず、逓倍回路で高い周波数に逓倍すればするほど、それだけ逓倍回路及び分周回路での無駄な消費電力が増加してしまうという問題を有している。
【００１５】
【特許文献１】
特開２００２−１０８４９０号公報 （第１頁〜第３頁、図２）
【特許文献２】
特開２００１−２９６８４２号公報 （第１頁〜第３頁、図１）
【００１６】
【発明が解決しようとする課題】
上述した従来のクロック制御方式及び方法では、一般的には周辺機能ブロックに要求されるクロックの周波数は、ＣＰＵに要求されるクロックの周波数よりも低い周波数で十分である場合が多いにもかかわらず、周辺機能ブロックの前段に設けられた分周回路に供給される逓倍回路から出力される信号は、ＣＰＵの前段に設けられた分周回路に供給される信号と同じで、周辺機能ブロックの前段に設けられた分周回路に供給される信号としては、必要以上に周波数の高い信号を供給されてることになるが、必要以上に高い周波数まで一旦逓倍した信号を次の分周回路で、周辺機能ブロックに適した低い周波数まで分周しなければならず、逓倍回路で高い周波数に逓倍すればするほど、それだけ逓倍回路及び分周回路での無駄な消費電力が増加してしまうという欠点を有している。
【００１７】
本発明の目的は、ＣＰＵの低消費電力モード状態において、周辺機能ブロックの前段に設けられた分周回路に供給される信号の周波数を、ＣＰＵの通常モード状態における場合よりも低く設定でき、周辺機能ブロックに供給されるクロックを生成するために要する消費電力を従来より低く抑えることのできるクロック制御方式及び方法を提供することにある。
【００１８】
【課題を解決するための手段】
第１の発明のクロック制御方式は、ＣＰＵと、前記ＣＰＵの周辺機能ブロックと、入力されたシステム・クロックの周波数を逓倍して出力する逓倍回路と、前記逓倍回路から出力された信号の周波数を分周して、前記ＣＰＵに供給される第１のクロックを生成する第１の分周回路と、前記逓倍回路から出力された前記信号の周波数を分周して、前記周辺機能ブロックに供給される第２のクロックを生成する第２の分周回路と、前記第１のクロックを使用しない低消費電力モードに前記ＣＰＵを設定するとき、前記逓倍回路の逓倍率の値をＮ（正数）分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をＮ分の一に設定変更させてから前記ＣＰＵを前記低消費電力モードに設定するクロック制御手段とを備えることを特徴として構成される。
【００１９】
また、第２の発明のクロック制御方式は、第１の発明のクロック制御方式において、前記クロック制御手段は、前記ＣＰＵの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をＮ倍に設定変更させた後、前記逓倍回路の逓倍率の値をＮ倍に設定変更させてから前記ＣＰＵの前記低消費電力モードの設定を解除することを特徴として構成される。
【００２０】
また、第３の発明のクロック制御方法は、ＣＰＵと、前記ＣＰＵの周辺機能ブロックと、前記ＣＰＵ及び前記周辺機能ブロックに供給されるそれぞれのクロックを生成する逓倍回路及び複数の分周回路とを備え、入力されたシステム・クロックの周波数を前記逓倍回路で逓倍した後、前記分周回路でそれそれ分周して前記クロックとして前記ＣＰＵ及び前記周辺機能ブロックに供給するクロック制御方法において、前記ＣＰＵ用クロックを使用しない低消費電力モードに前記ＣＰＵを設定するとき、前記逓倍回路の逓倍率の値をＮ（正数）分の一に設定変更した後、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をＮ分の一に設定変更させてから前記ＣＰＵを前記低消費電力モードに設定することを特徴として構成される。
【００２１】
また、第４の発明のクロック制御方法は、第３の発明のクロック制御方法において、前記ＣＰＵの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をＮ倍に設定変更した後、前記逓倍回路の逓倍率の値をＮ倍に設定変更させてから前記ＣＰＵの前記低消費電力モードの設定を解除することを特徴として構成される。
【００２２】
また、第５の発明のクロック制御方法は、ＣＰＵと、前記ＣＰＵの周辺機能ブロックと、前記ＣＰＵ及び前記周辺機能ブロックに使用されるクロックを生成する逓倍回路及び複数の分周回路と、前記ＣＰＵ、前記逓倍回路及び前記分周回路の制御を行う制御手段とを備え、入力されたシステム・クロックの周波数を前記逓倍回路が逓倍して、前記ＣＰＵと前記ＣＰＵの周辺機能ブロックとの前段にそれぞれ第１の分周回路及び第２の分周回路として接続された前記複数の分周回路にそれぞれ入力し、前記逓倍回路から出力された信号の周波数を前記第１の分周回路が分周して前記ＣＰＵ用クロックとして前記ＣＰＵに供給し、前記逓倍回路から出力された信号の周波数を前記第２の分周回路が分周して前記周辺機能ブロック用クロックとして前記周辺機能ブロックに供給するクロック制御方法において、前記制御手段が、クロックを使用しない低消費電力モードに前記ＣＰＵを設定するとき、前記逓倍回路の逓倍率の値をＮ（正数）分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる第２の分周回路の分周率の値をＮ分の一に設定変更させてから前記ＣＰＵを前記低消費電力モードに設定することを特徴として構成される。
【００２３】
また、第６の発明のクロック制御方法は、第５の発明のクロック制御方法において、前記制御手段は、前記ＣＰＵの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる第２の分周回路の分周率の値をＮ倍に設定変更した後、前記逓倍回路の逓倍率の値をＮ倍に設定変更させてから前記ＣＰＵの前記低消費電力モードの設定を解除することを特徴として構成される。
【００２４】
また、第７の発明のクロック制御方法は、ＣＰＵと、前記ＣＰＵの周辺機能ブロックと、前記ＣＰＵ及び前記周辺機能ブロックに使用されるクロックを生成する逓倍回路及び分周回路と、前記逓倍回路及び前記分周回路の動作制御を行う制御手段とを備え、入力されたシステム・クロックの周波数を前記逓倍回路が逓倍して、前記ＣＰＵと前記ＣＰＵの周辺機能ブロックとの前段にそれぞれ第１の分周回路及び第２の分周回路として接続された前記分周回路にそれぞれ入力し、前記逓倍回路から出力された信号の周波数を前記第１の分周回路が分周して前記ＣＰＵ用クロックとして前記ＣＰＵに供給し、前記逓倍回路から出力された信号の周波数を前記第２の分周回路が分周して前記周辺機能ブロック用クロックとして前記周辺機能ブロックに供給するクロック制御方法において、前記制御手段は、前記ＣＰＵから出力される第１のクロック停止許可信号を受信したとき、前記周辺機能ブロックから出力される第２のクロック停止許可信号の受信の有無により前記周辺機能ブロックが動作を継続中であるか否かの確認を行い、前記周辺機能ブロックから出力される第２のクロック停止許可信号の受信がなかったとき、前記周辺機能ブロックが動作を継続中であると判定し、前記逓倍回路の逓倍率の値をＮ（正数）分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる第２の分周回路の分周率の値をＮ分の一に設定変更させてから前記ＣＰＵを低消費電力モードに設定することを特徴として構成される。
【００２５】
また、第８の発明のクロック制御方法は、第７の発明のクロック制御方法において、前記制御手段が前記ＣＰＵから出力される第１のクロック停止許可信号の受信がなくなったとき、前記周辺機能ブロックから出力される第２のクロック停止許可信号の受信の有無により前記周辺機能ブロックが動作を継続中であるか否かの確認を行い、前記周辺機能ブロックから出力される第２のクロック停止許可信号の受信がなかったとき、前記周辺機能ブロックが動作を継続中であると判定し、前記周辺機能ブロックの前段に設けられる第２の分周回路の分周率の値をＮ倍に設定変更した後、前記逓倍回路の逓倍率の値をＮ倍に設定変更してから前記ＣＰＵの低消費電力モードを解除することを特徴として構成される。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００２７】
図１は、本発明のクロック制御方式及び方法の実施の一形態を示すブロック図である。
【００２８】
図１に示す本発明のクロック制御方式及び方法は、携帯型情報処理装置や携帯型通信機器等の各種装置に用いられるデバイスに搭載され、携帯型情報処理装置や携帯型通信機器等の機能の中で要求される各種の情報・データの処理を行うＣＰＵを、クロックを使用しない低消費電力モードに設定するときに、ＣＰＵの周辺機能ブロックであるＬＣＤコントローラが動作を継続したままの状態にしておかれるのか否かの確認が行われ、ＬＣＤコントローラが動作させたままの状態にしておかれる場合は、まず周波数の逓倍回路として動作するＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期ループ）の逓倍率を、例えばあらかじめ定められたＮ（正数）分の一の値に下げてＰＬＬからの出力クロックの周波数を低い周波数にし、次に、動作させたままの状態におかれるＬＣＤコントローラの前段にある、周波数の分周回路として動作する分周器の分周率もＮ分の一の値に下げて、逓倍率と分周率の両方の設定変更が行われる。このとき、上記逓倍率と分周率の設定変更の前後で、逓倍率の値と分周率の値の比である“逓倍率／分周率”の値が変わらないように、逓倍率と分周率のそれぞれの設定変更が行われる。
【００２９】
すなわち、本発明では、上記のように、まずＰＬＬの逓倍率が下げられ、ついで分周器の分周率が同じ率で下げられるように設定変更が行われることで、上記周辺機能ブロックに入力されるクロックの周波数は変わらないが、ＰＬＬの逓倍率を下げられるので、ＰＬＬからの出力信号の周波数を低くすることができ、それだけＰＬＬ及び分周器での消費電力を抑制することができる。
【００３０】
なお、図１では、周辺機能ブロックとしてＬＣＤコントローラがＣＰＵとともにデバイスに搭載された場合を示している。
【００３１】
図１に示す本実施の形態のクロック制御方式及び方法は、携帯型情報処理装置や携帯型通信機器等の各種装置に用いられるデバイスに搭載されて、携帯型情報処理装置や携帯型通信機器等の各種の情報・データの処理を行うＣＰＵ６と、ＣＰＵ６の入出力デバイス（図示せず）と接続される周辺機能ブロックであり、分周器４から出力されるクロック１５を入力し、ＬＣＤ（図示せず）にピクセル・クロック（Ｐｉｘｅｌ Ｃｌｏｃｋ）１６を出力するＬＣＤコントローラ７と、入力したシステム・クロック１１の周波数を、後述するクロック制御部５により設定された逓倍率に従って逓倍し、ＰＬＬ出力信号１２として出力するＰＬＬ２と、ＰＬＬ２から出力されるＰＬＬ出力信号１２の周波数を、後述するクロック制御部５により設定される分周率に従って分周し、クロック１４を生成してＣＰＵ６に出力する分周器３と、ＰＬＬ２から出力されるＰＬＬ出力信号１２の周波数を、後述するクロック制御部５により設定された分周率に従って分周し、クロック１５を生成してＬＣＤコントローラ７に出力する分周器４と、ＰＬＬ２に対しＰＬＬ制御信号２１による制御及びＰＬＬ状態監視信号２２による監視を行い、分周器３に対し分周率制御信号２４による制御及び分周器状態監視信号２３による監視を行い、分周器４に対しては分周率制御信号２８による制御及び分周器状態監視信号２７による監視を行い、また、ＣＰＵ６からはクロック停止許可信号２５を受信して、ＣＰＵ６に対する低消費電力モードの設定・解除の制御を開始し、ＣＰＵ制御信号２６によりＣＰＵ６に対して低消費電力モードの設定・解除の制御を行い、さらに、ＬＣＤコントローラ７からのクロック停止許可信号２９を受信するクロック制御部５とから構成されている。
【００３２】
次に、動作を説明する。
【００３３】
まず最初に、ＣＰＵ６の低消費電力モードの設定が行われるときの動作について説明する。
【００３４】
図２は、図１に示す本発明のクロック制御方式及び方法におけるＣＰＵを低消費電力モードに設定する動作の一例を示す流れ図である。
【００３５】
図１において、クロック制御部５は、ＣＰＵ６から出力されるクロック停止許可信号２５の受信の有無により、ＣＰＵ６がクロック１４を必要としているか否かを検知する。すなわち、クロック制御部５がＣＰＵ６から出力されるクロック停止許可信号２５を受信したとき（図２のＳ１：Ｓはステップの意を示す）、クロック制御部５はＣＰＵ６がクロック１４を必要としていないことを検知する。
【００３６】
ＣＰＵ６がクロック１４を必要としないことを検知したクロック制御部５は、周辺機能ブロックであるＬＣＤコントローラ７がＬＣＤの表示のための動作状態にあるかどうかを、ＬＣＤコントローラ７からのクロック停止許可信号２９の受信の有無により確認する（Ｓ２）。
【００３７】
ステップ２で、クロック制御部５により、ＬＣＤコントローラ７がＬＣＤの表示のための動作状態にあるかどうかの確認が行われて、ＬＣＤコントローラ７からのクロック停止許可信号２９の受信が無いとき、すなわち、ＬＣＤコントローラ７が動作したままでＬＣＤが表示状態であることをクロック制御部５が確認したときは、クロック制御部５は、まず、ＰＬＬ２へＰＬＬ制御信号２１を送出して、ＰＬＬ２の逓倍率をあらかじめ定められた逓倍率に下げて、例えばＮ分の一の値に下げて設定変更することによりＰＬＬ２からの出力信号の周波数を低い周波数にする。このＰＬＬ２の逓倍率の設定変更の結果は、ＰＬＬ２からクロック制御部５へＰＬＬ状態監視信号２２によって通知される（Ｓ３）。
【００３８】
その後で、クロック制御部５は、ＬＣＤコントローラ７の前段に設けられた分周器４へ分周率制御信号２８を送出し、ＰＬＬ２の逓倍率の設定変更に対応させて、分周器４の分周率をＮ分の一の値に下げて分周率を設定変更することにより、ＰＬＬ２の逓倍率の設定変更で一旦低い周波数になったＬＣＤコントローラ７に供給されるクロック１５の周波数は前と同じ周波数に戻される。なお、分周器４の分周率の設定変更の結果は、分周器４からクロック制御部５へ分周器状態監視信号２７によって通知される（Ｓ４）。
【００３９】
クロック制御部５は、上記のＰＬＬ２の逓倍率及び分周器４の分周率の設定変更を行った後、ＣＰＵ制御信号２６をＣＰＵ６に出力してＣＰＵ６を低消費電力モードに設定する（Ｓ５）。
【００４０】
上記のように、ＰＬＬ２の逓倍率と分周器４の分周率の両方を、それぞれあらかじめ定められた値、上記の例ではＮ分の一の値に変更することで、分周器４から出力されＬＣＤコントローラ７に入力されるクロックの周波数が、上記の逓倍率と分周率の両方の変更以前のときと変わらない周波数のままで、ＰＬＬ２からの出力信号の周波数を、あらかじめ定められた低い周波数に下げることができる。
【００４１】
なお、ＰＬＬ２の逓倍率と分周器４の分周率の変更に際しては、変更の順序はＰＬＬ２による逓倍率の設定変更が先に行われなければならず、上記に説明した順序と逆の順序で、逓倍率を下げる前に分周率を下げてしまうと、ＬＣＤコントローラ７に入力されるクロック１５の周波数が一時的に上がってしまい、ＬＣＤコントローラ７が正常に動作できなくなる可能性がある。
【００４２】
また、上記ステップ２でクロック制御部５により、ＬＣＤコントローラ７がＬＣＤの表示のための動作状態にあるかどうかの確認が行われたとき、クロック制御部５は、ＬＣＤコントローラ７からのクロック停止許可信号２９の受信が有るとき、すなわち、ＬＣＤコントローラ７がＬＣＤを表示させるための動作状態には無いことを確認したときは、ＰＬＬ２の出力を停止させる出力停止の設定の制御を行い（Ｓ６）、ＣＰＵ制御信号２６をＣＰＵ６に出力してＣＰＵ６を低消費電力モードに設定する（Ｓ５）。
【００４３】
なお、上記ステップ３及びステップ４においてＰＬＬ２の逓倍率と分周器４の分周率の設定変更が行われ、ステップ５においてＣＰＵ６の低消費電力モードの設定が行われた後に、クロック制御部５にＬＣＤコントローラ７からのクロック停止許可信号２９の受信があったときは、クロック制御部５は分周率制御信号２８を分周器４に出力し、分周器４に対して上記ステップ４で行われた分周器４の分周率の設定変更をリセットし、すなわち、分周率をＮ倍に設定してから、ＰＬＬ制御信号２１をＰＬＬ２に出力し、ＰＬＬ２に対して上記ステップ３で行われたＰＬＬ２の逓倍率の設定変更をリセットし、すなわち、逓倍率をＮ倍に設定し、かつ、ＰＬＬ出力停止の設定を行う。
【００４４】
次に、ＣＰＵ６の低消費電力モードの解除が行われるときの動作について説明する。
【００４５】
図３は、図１に示す本発明のクロック制御方式及び方法におけるＣＰＵの低消費電力モードの設定を解除する動作の一例を示す流れ図である。
【００４６】
上述したように、図２に示す動作の流れで、図１に示すＣＰＵ６の低消費電力モードの設定が行われてその状態が継続しているものとする。
【００４７】
このような状態にあって、クロック制御部５が、ＣＰＵ６から出力されるクロック停止許可信号２５を受信しなくなったとき（Ｓ１１）、クロック制御部５はＣＰＵ６がクロック１４を必要としていることを検知し、ＬＣＤコントローラ７はＬＣＤの表示のための動作状態にあるかどうかを、ＬＣＤコントローラ７からのクロック停止許可信号２９の受信の有無により確認し（Ｓ１２）、ステップ１２でクロック制御部５により、ＬＣＤコントローラ７がＬＣＤの表示のための動作状態にあるかどうかの確認が行われて、ＬＣＤコントローラ７からのクロック停止許可信号２９の受信が無いとき、すなわち、ＬＣＤコントローラ７がＬＣＤの表示のための動作状態であることをクロック制御部５が確認したときは、クロック制御部５は、まず、ＬＣＤコントローラ７の前段に設けられた分周器４へ分周率制御信号２８を送出して、そのときの分周器４の分周率の値を、低消費電力モードの設定の場合と逆に、Ｎ倍の値に上げて設定変更する。この分周器４の分周率の設定変更の結果は、分周器４からクロック制御部５へ分周器状態監視信号２７によって通知される（Ｓ１３）。
【００４８】
次に、クロック制御部５からＰＬＬ２へＰＬＬ制御信号２１を送出して、そのときのＰＬＬ２の逓倍率の値も、低消費電力モードの設定の場合と逆に、Ｎ倍の値に上げて設定変更し、ＰＬＬ２からの出力信号の周波数を、あらかじめ定められた周波数、すなわち、ＣＰＵの低消費電力モードの設定以前のあらかじめ定められた周波数に戻す。このときのＰＬＬ２の逓倍率の設定変更の結果も、ＰＬＬ２からクロック制御部５へＰＬＬ状態監視信号２２によって通知される（Ｓ１４）。
【００４９】
そして、クロック制御部５は、上記のＰＬＬ２の逓倍率及び分周器４の分周率の設定変更を行った後、ＣＰＵ制御信号２６をＣＰＵ６に出力してＣＰＵ６の低消費電力モードの設定を解除する（Ｓ１５）。
【００５０】
また、ステップ１２でクロック制御部５により、ＬＣＤコントローラ７がＬＣＤの表示のための動作状態にあるかどうかの確認が行われ、クロック制御部５がＬＣＤコントローラ７からのクロック停止許可信号２９の受信を確認したときは、上述したように、ＰＬＬ２の出力が停止された状態であり、クロック制御部５によって、ステップ３で行われたＰＬＬ２の逓倍率の設定変更が既にリセットされ、かつステップ４で行われた分周器４の分周率の設定変更がリセットされている状態であるので、ステップ１３及びステップ１４の動作を経ずに、クロック制御部５は直接、ＰＬＬ２の出力停止の設定解除の制御をするためのＰＬＬ制御信号２１をＰＬＬ２に送出し、ＰＬＬ２の出力停止の設定解除の制御を行って（Ｓ１６）、ＣＰＵ制御信号２６をＣＰＵ６に出力してＣＰＵ６の低消費電力モードの設定を解除する（Ｓ１５）。
【００５１】
低消費電力モード解除の場合は、上記のように、ＰＬＬ２の逓倍率及び分周器４の分周率の両方の値をそれぞれＮ倍の値に設定変更することによって、低消費電力モード設定の前の、あらかじめ定められた値に戻すことで、ＬＣＤコントローラ７に入力されるクロックの周波数が、上記の逓倍率と分周率の設定変更以前と変わらない周波数の状態で、かつ、ＰＬＬ２からの出力信号の周波数を、ＣＰＵの低消費電力モードの設定以前のあらかじめ定められた周波数に戻すことができる。
【００５２】
上記のように、ＣＰＵ６の低消費電力モードの解除が行われる場合は、ＬＣＤコントローラ７がＬＣＤの表示のための動作状態にあるか否かの確認が行われて、ＬＣＤコントローラ７がＬＣＤの表示のための動作状態にあった場合に、まず分周器４の分周率が上げられ、次にＰＬＬ２の逓倍率が上げられる。すなわち、ＰＬＬ２の逓倍率と分周器４の分周率の設定変更は、ＣＰＵ６の低消費電力モードの設定時に行われた、ＰＬＬ２の逓倍率と分周器４の分周率の設定変更の順序が入れ替り、分周器４の分周率の変更が先に行われて、その後でＰＬＬ２の逓倍率の変更が行われる。
【００５３】
また、上記に説明したように、ＰＬＬ２の逓倍率の値をあらかじめ定められた低い値に設定変更し、さらに、ＬＣＤコントローラ７の前段に設けられた分周器４の分周率の値を、ＰＬＬ２の逓倍率を低い値に設定変更したと同じ比率で低い値に設定変更させるように構成することにより、ＣＰＵの低消費電力モード状態において、分周器４よりＬＣＤコントローラ７に出力されるクロック１５の周波数を変えないで、ＬＣＤコントローラ７の前段に設けられた分周器４に供給される信号の周波数を、ＣＰＵ６の通常モード状態における場合よりも低く設定でき、ＬＣＤコントローラ７に供給されるクロックを生成するために要する消費電力を従来より低く抑えることができる。
【００５４】
なお、周辺機能ブロックの中には動作時に定常的にクロックなどの信号を出力するものがある。例えば、図１に示したＬＣＤコントローラ７がそのような周辺機能ブロックの一つであり、ＬＣＤコントローラ７のような周辺ブロックは動作時に定常的にピクセル・クロック１６を出力する。ＬＣＤコントローラ７のような周辺機能ブロックから出力されるピクセル・クロックのようなクロックの中には、そのクロックが周辺機能ブロックから出力されている状態の中で上記周波数の変更が行われると、そのクロックの供給を受ける相手機器が正常に動作できない場合がある。
【００５５】
このように場合、すなわち、ピクセル・クロックを出力する、図１に示したＬＣＤコントローラ７に供給されるクロックの周波数が変動する場合、前述した逓倍率・分周率の変更の前後でＬＣＤコントローラ７に供給されるクロックの停止・再開を行うことで、ＬＣＤコントローラ７から出力されるピクセル・クロックの供給を受ける相手機器（ＬＣＤ）の動作に影響を与えることを防止することができる。このような場合の動作の流れを図４及び図５に示す。
【００５６】
図４は、図１に示す本発明のクロック制御方式及び方法におけるＣＰＵを低消費電力モードに設定する動作の他の一例を示す流れ図であり、図５は、図１に示す本発明のクロック制御方式及び方法におけるＣＰＵの低消費電力モードの設定を解除する動作の他の一例を示す流れ図である。
【００５７】
図４及び図５は、図２及び図３の場合と同様に、対象となる周辺機能ブロックがＬＣＤコントローラ７の場合を示しているが、ＬＣＤコントローラ７から出力されるピクセル・クロックの供給を受ける相手機器の動作に影響を与えることを防止する場合の動作の流れを示す流れ図である。図４及び図５に示す動作の流れと図２及び図３に示す動作の流れとの違いは、前述した逓倍率・分周率の変更の前後でＬＣＤコントローラ７に供給されるクロック１５の停止及び再開を行う動作が、ステップ２３、２６、及びステップ３３、３６として動作の流れの中に入っていることである。なお、図２及び図３の場合は、ＰＬＬ２及び分周器４による周波数の変更が、ＬＣＤコントローラ７から出力されるピクセル・クロックの供給を受ける相手機器（ＬＣＤ）の動作に影響を与えることについては考慮してない場合の動作の流れを示した図である。
【００５８】
図４及び図５において、ステップ２３、３３では、ＬＣＤコントローラ７から出力されるピクセル・クロックの出力が停止され、ステップ２６、３６では、ＬＣＤコントローラ７から出力されるピクセル・クロックの出力が再開される。
【００５９】
以上で動作説明を終える。
【００６０】
なお、図１に示す本実施の形態のクロック制御方式及び方法についての上記の説明では、周辺機能ブロックとして、図示しないＬＣＤに接続されるＬＣＤコントローラ７を示して説明したが、本発明のクロック制御方式及び方法における周辺機能ブロックとしてはＬＣＤコントローラに限定されるものではない。
【００６１】
また、上記の説明では、ＣＰＵ６及びＬＣＤコントローラ７からクロック制御部５へ送出されるクロック停止許可信号２５及びクロック停止許可信号２９は連続的にクロック制御部５へ送出されることで説明したが、それぞれ連続信号でなく、クロック停止を許可する状態になったときに、クロック停止を許可するためのクロック停止許可信号を一度クロック制御部５へ送出し、クロック停止を許可する状態でなくなったときには、そのときにクロック停止の許可を取り消すためのクロック停止不許可信号を送出するようにしてもよい。
【００６２】
【発明の効果】
以上説明したように、本発明のクロック制御方式及び方法は、ＣＰＵを低消費電力モードに設定するにあたって、逓倍回路から出力される信号の周波数を、より低い周波数に変更するため、逓倍回路の逓倍率の値を低い値に設定変更し、ＬＣＤコントローラなどの周辺機能ブロックの前段に設けられる分周回路の分周率の値を、逓倍回路で逓倍率の値を低い値に設定変更した分だけ低い値にするように構成することにより、ＣＰＵの低消費電力モード状態において、周辺機能ブロックの前段に設けられた分周回路に逓倍回路から供給される信号の周波数を、ＣＰＵの通常モード状態における場合よりも低く設定でき、周辺機能ブロックに供給されるクロックを生成するために要する消費電力を従来より低く抑えることができるという効果を有している。
【図面の簡単な説明】
【図１】本発明のクロック制御方式及び方法の実施の一形態を示すブロック図である。
【図２】図１に示すクロック制御方式及び方法におけるＣＰＵを低消費電力モードに設定する動作の一例を示す流れ図である。
【図３】図１に示すクロック制御方式及び方法におけるＣＰＵの低消費電力モードの設定を解除する動作の一例を示す流れ図である。
【図４】図１に示すクロック制御方式及び方法におけるＣＰＵを低消費電力モードに設定する動作の他の一例を示す流れ図である。
【図５】図１に示すクロック制御方式及び方法におけるＣＰＵの低消費電力モードの設定を解除する動作の他の一例を示す流れ図である。
【符号の説明】
２ ＰＬＬ
３ 分周器
４ 分周器
５ クロック制御部
６ ＣＰＵ
７ ＬＣＤコントローラ
１１ システム・クロック
１２ ＰＬＬ出力信号
１４、１５ クロック
１６ ピクセル・クロック
２１ ＰＬＬ制御信号
２２ ＰＬＬ状態監視信号
２３ 分周器状態監視信号
２４ 分周率制御信号
２５ クロック停止許可信号
２６ ＣＰＵ制御信号
２７ 分周器状態監視信号
２８ 分周率制御信号
２９ クロック停止許可信号[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a clock control method and a clock control method, and particularly to a multiplication circuit and a frequency division circuit of various devices constituting a portable information processing device, a portable communication device, and the like by mounting peripheral function blocks such as a CPU and an LCD controller. The present invention relates to a clock control method and method provided.
[0002]
[Prior art]
Conventionally, information processing devices and communication devices that use digital circuits use various digital circuits that operate with a clock in order to realize various functions required for the information processing devices and communication devices. A plurality of digital circuits are used in each of the devices constituting the information processing apparatus and the communication equipment, and the frequency of a clock supplied to the digital circuits is changed due to a difference in a function of a functional block realized by the digital circuits. Often different, various clock frequencies are used to drive these digital circuits.
[0003]
For this reason, in each device of an information processing device or a communication device in which a plurality of clocks having different frequencies are used, a reference clock (hereinafter, referred to as a system clock) generated by an oscillator provided inside or outside the device. ) Is first multiplied by a multiplier circuit, a clock having a frequency higher than the frequency of various clocks used in the device is generated, and the generated clock is sent to various functional blocks in the device. When distributing to various digital circuits in use, the frequency is divided by a divider circuit provided in the preceding stage of the above functional block so that the clock has a frequency required for each digital circuit. Supplied to
[0004]
As described above, in the information processing device and the communication device, the frequency of the system clock is once multiplied by the multiplication circuit, and the frequency of the output signal from the multiplication circuit is further divided by the frequency division circuit. A technique of generating a clock having a frequency required by a digital circuit and supplying the clock to a digital circuit of each functional block is disclosed in, for example, JP-A-2002-108490 or JP-A-2001-296842. It is.
[0005]
The technique of the clock supply circuit described in JP-A-2002-108490 is, for example, a clock supply circuit that supplies a clock to a reception circuit and a processing circuit such as a DSP in a digital broadcast reception LSI, particularly a broadcast signal. A clock that switches the frequency of the clock supplied to the receiving circuit by switching the frequency of the clock supplied to the receiving circuit in accordance with the amount of synchronization deviation with respect to the transmission signal, and switches the frequency of the clock supplied to the processing circuit according to the load of the processing circuit It relates to a supply circuit.
[0006]
In this technology, a low-frequency external oscillator is used as a system clock generation source, the frequency of the signal output from the low-frequency external oscillator is once multiplied by a multiplying circuit, and thereafter, the signals are output to various functional circuits. Developed as a clock supply circuit technology that simplifies the circuit configuration of the clock supply circuit and reduces power consumption by generating and supplying clocks of the required frequency with separate frequency dividers. Have been.
[0007]
The technology described in Japanese Patent Application Laid-Open No. 2001-296842 is a technology relating to a signal generation device that generates a signal (clock) for driving a liquid crystal display panel to display a video image, and performs stable operation. This is a technique relating to a signal generation device which can be realized and can arbitrarily correspond to the number of constituent pixels of a liquid crystal display panel to be driven.
[0008]
The signal generation device includes: a synchronization detection circuit that detects a horizontal synchronization signal in a video signal; and a system clock multiplied by a multiplication circuit, and by dividing the frequency of the clock using the horizontal synchronization signal, A frequency dividing circuit for generating a clock of an arbitrary frequency for driving signal electrodes of the liquid crystal panel.
[0009]
As described above, in the information processing device and the communication device, in order to generate various clocks having different frequencies, which are necessary for various digital circuits in various devices, from the system clock frequency, It is often configured to include a multiplying circuit and a frequency dividing circuit to be used.
[0010]
Next, among various devices used for various devices such as a portable information processing device and a portable communication device, peripheral devices such as a CPU (Central Processing Unit) and an LCD (Liquid Crystal Display) controller. A description will be given of a conventional clock frequency supply method including the above-described multiplication circuit and frequency division circuit in a device having a functional block.
[0011]
In various devices equipped with peripheral function blocks such as a CPU and an LCD controller used in various devices such as a portable information processing device and a portable communication device, power is supplied from a battery of the portable information processing device and the portable communication device. Since the power is supplied, the low power consumption mode function is added to the CPU in order to keep the operation time of the device long, the supply of the system clock is stopped, the operation of the CPU is stopped, and the power consumption by the CPU is suppressed. In many cases, power consumption generated in a circuit for generating a system clock is reduced, and power consumption can be reduced.
[0012]
In an apparatus using a device equipped with a CPU to which the function of the low power consumption mode is added, a low power consumption mode is set for the CPU, supply of a system clock is stopped, and operation of the CPU is stopped. Since the power consumption can be suppressed by stopping the operation, the operation time of the apparatus can be maintained longer by the amount of the power stopped by stopping the operation of the CPU.
[0013]
However, for peripheral function blocks such as LCD controllers and the like, when the operation of the CPU must be continued even if the operation of the CPU is stopped, it is necessary to supply a clock to the peripheral function blocks. Then, a clock to be supplied to the peripheral function block from the system clock must be continuously generated by the multiplication circuit and the frequency divider circuit preceding the peripheral function block.
[0014]
In general, the frequency of the clock required for the peripheral function block is often sufficient to be lower than the frequency of the clock required for the CPU, but the frequency dividing circuit provided in the preceding stage of the peripheral function block is often sufficient. The signal output from the multiplying circuit supplied to the CPU is the same as the signal supplied to the frequency dividing circuit provided in the preceding stage of the CPU, and the signal supplied to the frequency dividing circuit provided in the preceding stage of the peripheral function block. This means that a signal with a frequency higher than necessary is supplied.However, the signal once multiplied to a frequency higher than necessary is divided by the next frequency divider to a lower frequency suitable for peripheral function blocks. Therefore, there is a problem that the more the frequency is multiplied by the multiplying circuit, the more wasteful power consumption in the multiplying circuit and the frequency dividing circuit increases.
[0015]
[Patent Document 1]
JP-A-2002-108490 (Pages 1 to 3, FIG. 2)
[Patent Document 2]
JP 2001-296842 A (Pages 1 to 3, FIG. 1)
[0016]
[Problems to be solved by the invention]
In the above-described conventional clock control method and method, although the frequency of the clock required for the peripheral function block is generally often sufficient to be lower than the frequency of the clock required for the CPU, The signal output from the frequency multiplier provided to the frequency divider provided before the peripheral function block is the same as the signal supplied to the frequency divider provided before the CPU, As a signal supplied to the frequency dividing circuit provided in, a signal having a frequency higher than necessary is supplied, but a signal once multiplied to a frequency higher than necessary is temporarily divided by a next frequency dividing circuit. The frequency must be reduced to a lower frequency suitable for the function block, and the more the frequency is multiplied by the multiplier, the more power is wasted on the multiplier and the divider. It has the disadvantage that.
[0017]
An object of the present invention is to set the frequency of a signal supplied to a frequency dividing circuit provided in a preceding stage of a peripheral function block in a low power consumption mode state of a CPU lower than in a normal mode state of the CPU. It is an object of the present invention to provide a clock control method and a clock control method that can reduce power consumption required for generating a clock supplied to a functional block as compared with a conventional method.
[0018]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a clock control system comprising: a CPU; a peripheral function block of the CPU; a frequency multiplier for multiplying and outputting a frequency of an input system clock; and a frequency of a signal output from the frequency multiplier. A first frequency dividing circuit for generating a first clock to be supplied to the CPU; and a frequency dividing the signal output from the multiplying circuit to be supplied to the peripheral function block. A second frequency dividing circuit for generating a second clock, and a multiplying factor of the multiplying circuit when the CPU is set in a low power consumption mode not using the first clock. After the setting has been changed to 1 / N, the value of the frequency division ratio of the frequency dividing circuit provided in the preceding stage of the peripheral function block is changed to 1 / N, and then the CPU is set to the low power consumption mode. Clock control hand Configured as characterized in that it comprises and.
[0019]
The clock control method according to a second aspect of the present invention is the clock control method according to the first aspect, wherein the clock control means is provided in a stage preceding the peripheral function block when the CPU releases the low power consumption mode. After changing the value of the frequency division ratio of the frequency divider circuit to N times, the value of the frequency multiplier of the frequency multiplier circuit is changed to N times, and then canceling the setting of the CPU in the low power consumption mode. It is characterized by that.
[0020]
A clock control method according to a third aspect of the present invention provides a clock control method, comprising: a CPU; a peripheral function block of the CPU; a multiplying circuit for generating respective clocks supplied to the CPU and the peripheral function block; A clock control method comprising: multiplying the frequency of an input system clock by the multiplying circuit, dividing the frequency by the frequency dividing circuit, and supplying the frequency as the clock to the CPU and the peripheral function block; When the CPU is set to the low power consumption mode not using the clock for use, the value of the multiplication factor of the multiplication circuit is changed to a value smaller than N (positive number), and then the multiplication circuit is provided before the peripheral function block. The CPU is set to the low power consumption mode after changing the value of the frequency division ratio of the frequency dividing circuit to 1 / N. .
[0021]
Further, in the clock control method according to a fourth aspect of the present invention, in the clock control method according to the third aspect of the present invention, when the low power consumption mode of the CPU is canceled, the frequency division circuit provided in the preceding stage of the peripheral function block may be used. After the setting of the value of the frequency is changed to N times, the value of the multiplying factor of the multiplying circuit is changed to N times, and then the setting of the low power consumption mode of the CPU is released. .
[0022]
A clock control method according to a fifth aspect of the present invention is the clock control method, wherein the CPU, a peripheral function block of the CPU, a multiplying circuit for generating a clock used for the CPU and the peripheral function block, and a plurality of frequency dividing circuits; Control means for controlling the multiplying circuit and the frequency dividing circuit, wherein the multiplying circuit multiplies the frequency of the input system clock by the multiplying circuit, and is provided at a stage preceding the CPU and the peripheral function block of the CPU, respectively. Each of the plurality of frequency dividers connected as a first frequency divider and a second frequency divider is input to the plurality of frequency dividers, and the frequency of the signal output from the frequency multiplier is divided by the first frequency divider. The frequency is supplied to the CPU as the CPU clock, and the frequency of the signal output from the multiplying circuit is divided by the second frequency dividing circuit to generate the frequency as the peripheral function block clock. In the clock control method for supplying to the peripheral function block, when the control unit sets the CPU to a low power consumption mode that does not use a clock, the control unit sets a value of a multiplication factor of the multiplication circuit to 1 / N (positive number). After the setting is changed, the value of the frequency dividing ratio of the second frequency dividing circuit provided in the preceding stage of the peripheral function block is changed to 1 / N, and then the CPU is set to the low power consumption mode. It is characterized by that.
[0023]
A clock control method according to a sixth aspect of the present invention is the clock control method according to the fifth aspect, wherein the control means is provided before the peripheral function block when the CPU releases the low power consumption mode. After changing the value of the frequency division ratio of the frequency dividing circuit of No. 2 to N times, the value of the multiplying circuit of the frequency multiplying circuit is changed to N times, and then the setting of the CPU in the low power consumption mode is released. It is characterized by that.
[0024]
Further, a clock control method according to a seventh aspect of the present invention includes the CPU, a peripheral function block of the CPU, a frequency multiplier and a frequency divider for generating a clock used for the CPU and the peripheral function block, the frequency multiplier, Control means for controlling the operation of the frequency dividing circuit, wherein the frequency multiplying circuit multiplies the frequency of the input system clock, and a first frequency dividing circuit is provided before the CPU and the peripheral function block of the CPU. The first frequency divider divides the frequency of the signal output from the frequency multiplier by inputting the signals to the frequency dividers connected as a frequency divider and a second frequency divider. The second frequency dividing circuit divides the frequency of the signal supplied to the CPU and output from the multiplying circuit, and the divided frequency is used as the peripheral function block clock. In the clock control method for supplying, when the first clock stop permission signal output from the CPU is received, the control unit determines whether the second clock stop permission signal output from the peripheral function block is received. It is determined whether or not the peripheral function block is continuing to operate. When the second clock stop permission signal output from the peripheral function block is not received, the peripheral function block continues to operate. Is determined, and the value of the multiplication factor of the multiplication circuit is changed to be set to 1 / N (positive number), and then the division ratio of the second frequency division circuit provided in the preceding stage of the peripheral function block is determined. The CPU is set to a low power consumption mode after the value is changed to 1 / N.
[0025]
The clock control method according to an eighth aspect of the present invention is the clock control method according to the seventh aspect, wherein when the control means stops receiving the first clock stop permission signal output from the CPU, the peripheral function block It is determined whether or not the peripheral function block is continuing to operate based on whether or not a second clock stop permission signal output from the CPU is received, and a second clock stop permission signal output from the peripheral function block is determined. When the peripheral function block is not received, it is determined that the peripheral function block is in operation, and the value of the frequency division ratio of the second frequency divider provided in the preceding stage of the peripheral function block is changed to N times. Thereafter, the value of the multiplication factor of the multiplication circuit is changed to N times, and then the CPU is released from the low power consumption mode.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0027]
FIG. 1 is a block diagram showing an embodiment of the clock control method and method according to the present invention.
[0028]
The clock control method and method of the present invention shown in FIG. 1 are mounted on devices used for various devices such as a portable information processing device and a portable communication device, and have functions of the portable information processing device and the portable communication device. When the CPU that processes various types of information and data required in the CPU is set to the low power consumption mode that does not use a clock, the LCD controller that is a peripheral function block of the CPU keeps operating. It is confirmed whether or not the operation is to be performed, and when the LCD controller is kept operated, first, the multiplication factor of a PLL (Phase-Locked Loop: phase locked loop) that operates as a frequency multiplication circuit is set. For example, the frequency of the output clock from the PLL is lowered to a predetermined value of N (positive number), and the frequency is then reduced. The frequency division factor of the frequency divider operating as a frequency frequency divider circuit, which is in the previous stage of the LCD controller that is left in the state of being operated, is also reduced to 1 / N, and both the multiplication rate and the frequency division rate are reduced. Is changed. At this time, before and after the change of the setting of the multiplication rate and the division rate, the value of the multiplication rate and the division rate, which is the ratio of the value of the multiplication rate and the value of the division rate, does not change. Each setting change of the division ratio is performed.
[0029]
That is, in the present invention, as described above, first, the multiplication rate of the PLL is reduced, and then the setting is changed so that the frequency division rate of the frequency divider is reduced at the same rate. Although the frequency of the clock that is performed does not change, the frequency of the PLL can be reduced, so that the frequency of the output signal from the PLL can be reduced, and power consumption by the PLL and the frequency divider can be suppressed accordingly.
[0030]
FIG. 1 shows a case where an LCD controller is mounted on a device together with a CPU as a peripheral function block.
[0031]
The clock control method and method according to the present embodiment shown in FIG. 1 are mounted on devices used in various devices such as a portable information processing device and a portable communication device, and are used for the portable information processing device and the portable communication device. And a peripheral function block connected to an input / output device (not shown) of the CPU 6 for inputting a clock 15 output from the frequency divider 4 and an LCD (FIG. 9). The LCD controller 7 that outputs a pixel clock (Pixel Clock) 16 to a pixel clock (not shown) and the frequency of the input system clock 11 are multiplied according to a multiplication factor set by a clock control unit 5 described later, and a PLL output signal 12 is output. The frequency of the PLL 2 and the frequency of the PLL output signal 12 output from the PLL 2 are set by the clock control unit 5 described later. A frequency divider 3 that divides the frequency according to a frequency division ratio to generate a clock 14 and outputs the clock 14 to the CPU 6 and a frequency of a PLL output signal 12 output from the PLL 2 are divided by a clock control unit 5 described later. A frequency divider 4 that divides the frequency according to the rate, generates a clock 15 and outputs the clock 15 to the LCD controller 7, and controls the PLL 2 by a PLL control signal 21 and monitors by a PLL state monitor signal 22. The control by the frequency division control signal 24 and the monitoring by the frequency divider state monitoring signal 23 are performed, and the frequency divider 4 is controlled by the frequency division rate control signal 28 and monitored by the frequency divider state monitoring signal 27, Further, the CPU 6 receives the clock stop permission signal 25 from the CPU 6, starts the control of the setting and cancellation of the low power consumption mode for the CPU 6, and sends the control to the CPU 6 by the CPU control signal 26. To and controls the setting and release of the low power consumption mode, further, and a clock control unit 5 for receiving the clock stop permission signal 29 from the LCD controller 7.
[0032]
Next, the operation will be described.
[0033]
First, the operation when the CPU 6 sets the low power consumption mode will be described.
[0034]
FIG. 2 is a flowchart showing an example of an operation of setting the CPU to the low power consumption mode in the clock control method and method of the present invention shown in FIG.
[0035]
In FIG. 1, the clock control unit 5 detects whether or not the CPU 6 requires the clock 14 based on whether or not the clock stop permission signal 25 output from the CPU 6 has been received. That is, when the clock control unit 5 receives the clock stop permission signal 25 output from the CPU 6 (S1: S in FIG. 2 indicates a step), the clock control unit 5 determines that the CPU 6 does not need the clock 14. Is detected.
[0036]
When the CPU 6 detects that the clock 14 is not required, the clock control unit 5 determines whether or not the LCD controller 7 which is a peripheral function block is in an operation state for displaying on the LCD by a clock stop permission signal from the LCD controller 7. It is confirmed by the presence or absence of the reception of 29 (S2).
[0037]
In step 2, the clock control unit 5 confirms whether or not the LCD controller 7 is in an operation state for displaying an LCD. When the clock stop permission signal 29 is not received from the LCD controller 7, When the clock control unit 5 confirms that the LCD is in the display state while the LCD controller 7 is operating, the clock control unit 5 first sends the PLL control signal 21 to the PLL 2 to increase the multiplication rate of the PLL 2. Is reduced to a predetermined multiplying factor, for example, by reducing it to a value of 1 / N to change the frequency of the output signal from the PLL 2 to a lower frequency. The result of the change of the setting of the multiplication rate of the PLL 2 is notified from the PLL 2 to the clock control unit 5 by the PLL state monitoring signal 22 (S3).
[0038]
Thereafter, the clock control unit 5 sends the frequency division ratio control signal 28 to the frequency divider 4 provided in the preceding stage of the LCD controller 7, and responds to the change in the setting of the PLL 2 multiplication factor. The frequency of the clock 15 supplied to the LCD controller 7 which is once reduced to a low frequency by the change of the setting of the multiplication rate of the PLL 2 is changed by changing the setting of the frequency dividing ratio by lowering the frequency dividing ratio to a value of 1 / N. Is returned to the same frequency. Note that the result of the change in the setting of the frequency division ratio of the frequency divider 4 is notified from the frequency divider 4 to the clock control unit 5 by the frequency divider state monitoring signal 27 (S4).
[0039]
After changing the setting of the multiplication factor of the PLL 2 and the frequency division ratio of the frequency divider 4, the clock control unit 5 outputs the CPU control signal 26 to the CPU 6 to set the CPU 6 to the low power consumption mode (S5). ).
[0040]
As described above, by changing both the multiplication factor of the PLL 2 and the frequency division ratio of the frequency divider 4 to a predetermined value, in the above example, to a value of 1 / N, the frequency divider 4 The frequency of the output signal from the PLL 2 is determined in advance while the frequency of the clock output and input to the LCD controller 7 remains unchanged from the frequency before the change of both the multiplication factor and the frequency division ratio. Can be lowered to lower frequencies.
[0041]
When changing the multiplication rate of the PLL 2 and the frequency division rate of the frequency divider 4, the order of the change must be such that the setting of the multiplication rate by the PLL 2 must be changed first, and the order is the reverse of the order described above. If the frequency division ratio is reduced before lowering the multiplication rate, the frequency of the clock 15 input to the LCD controller 7 may temporarily increase, and the LCD controller 7 may not operate normally.
[0042]
When the clock controller 5 checks in step 2 whether or not the LCD controller 7 is in an operating state for displaying an LCD, the clock controller 5 allows the LCD controller 7 to stop the clock. When the signal 29 is received, that is, when it is confirmed that the LCD controller 7 is not in the operation state for displaying the LCD, the output stop setting for stopping the output of the PLL 2 is controlled (S6). CPU control signal 26 is output to CPU 6 to set CPU 6 to the low power consumption mode (S5).
[0043]
After the settings of the multiplication factor of the PLL 2 and the frequency division ratio of the frequency divider 4 are changed in steps 3 and 4, and the low power consumption mode of the CPU 6 is set in step 5, the clock control unit 5 Receives the clock stop permission signal 29 from the LCD controller 7, the clock control unit 5 outputs the frequency division ratio control signal 28 to the frequency divider 4, The setting change of the frequency division ratio of the frequency divider 4 that has been performed is reset, that is, the frequency division ratio is set to N times, and then the PLL control signal 21 is output to the PLL 2. The change of the setting of the multiplication rate of the PLL 2 is reset, that is, the multiplication rate is set to N times and the PLL output is stopped.
[0044]
Next, the operation when the CPU 6 releases the low power consumption mode will be described.
[0045]
FIG. 3 is a flowchart showing an example of an operation for canceling the setting of the low power consumption mode of the CPU in the clock control method and method of the present invention shown in FIG.
[0046]
As described above, it is assumed that the low power consumption mode of the CPU 6 shown in FIG. 1 is set and the state is continued in the flow of the operation shown in FIG.
[0047]
In this state, when the clock control unit 5 stops receiving the clock stop permission signal 25 output from the CPU 6 (S11), the clock control unit 5 detects that the CPU 6 needs the clock 14. Then, the LCD controller 7 confirms whether or not the LCD controller 7 is in the operation state for display by the presence or absence of the clock stop permission signal 29 from the LCD controller 7 (S12). It is confirmed whether or not the LCD controller 7 is in the operating state for displaying the LCD, and when the clock stop permission signal 29 is not received from the LCD controller 7, that is, when the LCD controller 7 is When the clock control unit 5 confirms that the operation state is the operation state, the clock control unit 5 first A frequency division ratio control signal 28 is sent to the frequency divider 4 provided in the preceding stage of the LCD controller 7, and the value of the frequency division ratio of the frequency divider 4 at that time is set to a value opposite to that in the case of setting the low power consumption mode. Then, increase the value to N times and change the setting. The result of the change of the setting of the frequency division ratio of the frequency divider 4 is notified from the frequency divider 4 to the clock control unit 5 by the frequency divider state monitoring signal 27 (S13).
[0048]
Next, the PLL control signal 21 is transmitted from the clock control unit 5 to the PLL 2, and the value of the multiplication factor of the PLL 2 at that time is set to N times the value, contrary to the case of setting the low power consumption mode. Then, the frequency of the output signal from the PLL 2 is returned to a predetermined frequency, that is, a predetermined frequency before the CPU sets the low power consumption mode. At this time, the result of the change in the setting of the multiplication rate of the PLL 2 is also notified from the PLL 2 to the clock control unit 5 by the PLL state monitoring signal 22 (S14).
[0049]
Then, the clock control unit 5 outputs the CPU control signal 26 to the CPU 6 after changing the setting of the multiplication factor of the PLL 2 and the division ratio of the frequency divider 4 to set the CPU 6 in the low power consumption mode. Release (S15).
[0050]
In step 12, the clock controller 5 checks whether the LCD controller 7 is in an operation state for LCD display, and the clock controller 5 receives the clock stop permission signal 29 from the LCD controller 7. Is confirmed, as described above, the output of the PLL 2 is stopped, and the clock controller 5 has already reset the setting change of the multiplication rate of the PLL 2 performed in step 3 Since the setting change of the frequency division ratio of the frequency divider 4 that has been performed is in a reset state, the clock control unit 5 directly cancels the output stop setting of the PLL 2 without going through the operations of Steps 13 and 14. Is transmitted to the PLL 2 to control the release of the setting to stop the output of the PLL 2 (S16). 26 and outputs the CPU6 unset the low power consumption mode of the CPU6 (S15).
[0051]
In the case of canceling the low power consumption mode, as described above, both the value of the multiplication factor of the PLL 2 and the value of the frequency division ratio of the frequency divider 4 are changed to N times, thereby setting the low power consumption mode. By returning to the previous, predetermined value, the frequency of the clock input to the LCD controller 7 is maintained at the same frequency as before the setting change of the multiplication rate and the dividing rate, and The frequency of the output signal can be returned to a predetermined frequency before the CPU sets the low power consumption mode.
[0052]
As described above, when the CPU 6 is released from the low power consumption mode, it is determined whether or not the LCD controller 7 is in an operation state for displaying the LCD. , The frequency division ratio of the frequency divider 4 is increased first, and then the multiplication rate of the PLL 2 is increased. That is, the setting change of the multiplication rate of the PLL 2 and the division rate of the frequency divider 4 is performed when the setting change of the multiplication rate of the PLL 2 and the frequency division rate of the frequency divider 4 is performed when the CPU 6 sets the low power consumption mode. The order is changed, the frequency division ratio of the frequency divider 4 is changed first, and then the multiplication rate of the PLL 2 is changed.
[0053]
Further, as described above, the value of the frequency multiplication factor of the PLL 2 is changed to a predetermined low value, and further, the value of the frequency division ratio of the frequency divider 4 provided in the preceding stage of the LCD controller 7 is changed. The clock output from the frequency divider 4 to the LCD controller 7 when the CPU is in the low power consumption mode is configured such that the setting is changed to a low value at the same ratio as the setting of changing the multiplication rate of the PLL 2 to a low value. The frequency of the signal supplied to the frequency divider 4 provided in the preceding stage of the LCD controller 7 can be set lower than that in the normal mode state of the CPU 6 without changing the frequency of 15 and supplied to the LCD controller 7. Power consumption required for generating a clock can be suppressed lower than before.
[0054]
Some peripheral function blocks constantly output a signal such as a clock during operation. For example, the LCD controller 7 shown in FIG. 1 is one of such peripheral function blocks, and a peripheral block such as the LCD controller 7 constantly outputs the pixel clock 16 during operation. Some of the clocks such as the pixel clock output from the peripheral function block such as the LCD controller 7 may change when the frequency is changed while the clock is being output from the peripheral function block. The other device receiving the clock may not operate normally.
[0055]
In this case, that is, when the frequency of the clock that outputs the pixel clock and is supplied to the LCD controller 7 shown in FIG. 1 fluctuates, the LCD controller 7 before and after the above-described change in the multiplication factor and the division ratio is changed. By stopping and restarting the clock supplied to the LCD controller 7, it is possible to prevent the operation of a partner device (LCD) receiving the pixel clock output from the LCD controller 7 from being affected. The flow of the operation in such a case is shown in FIGS.
[0056]
FIG. 4 is a flowchart showing another example of the operation of setting the CPU to the low power consumption mode in the clock control method and method of the present invention shown in FIG. 1, and FIG. 5 is a flowchart showing the clock control of the present invention shown in FIG. 13 is a flowchart showing another example of the operation for canceling the setting of the low power consumption mode of the CPU in the method and method.
[0057]
FIGS. 4 and 5 show a case where the peripheral function block to be handled is the LCD controller 7, as in FIGS. 2 and 3, and receives a pixel clock output from the LCD controller 7. 9 is a flowchart showing an operation flow when preventing the operation of the partner device from being affected. The difference between the operation flow shown in FIGS. 4 and 5 and the operation flow shown in FIGS. 2 and 3 is that the clock 15 supplied to the LCD controller 7 is stopped before and after the above-described change in the multiplying factor and the dividing ratio. And the operation of restarting is included in the flow of operation as steps 23 and 26 and steps 33 and 36. In the case of FIGS. 2 and 3, the change of the frequency by the PLL 2 and the frequency divider 4 affects the operation of the other device (LCD) that receives the supply of the pixel clock output from the LCD controller 7. FIG. 6 is a diagram showing a flow of operation when no consideration is given.
[0058]
4 and 5, in steps 23 and 33, the output of the pixel clock output from the LCD controller 7 is stopped. In steps 26 and 36, the output of the pixel clock output from the LCD controller 7 is restarted. You.
[0059]
This is the end of the description of the operation.
[0060]
In the above description of the clock control method and method of the present embodiment shown in FIG. 1, the LCD controller 7 connected to an LCD (not shown) is described as a peripheral function block. The peripheral function blocks in the system and method are not limited to the LCD controller.
[0061]
In the above description, the clock stop permission signal 25 and the clock stop permission signal 29 transmitted from the CPU 6 and the LCD controller 7 to the clock control unit 5 have been described as being continuously transmitted to the clock control unit 5. When a clock stop permission signal for permitting the clock stop is sent to the clock control unit 5 once when the clock stop is permitted, instead of a continuous signal, when the clock stop is no longer permitted, At that time, a clock stop non-permission signal for canceling the permission of the clock stop may be transmitted.
[0062]
【The invention's effect】
As described above, according to the clock control method and method of the present invention, when the CPU is set to the low power consumption mode, the frequency of the signal output from the multiplier circuit is changed to a lower frequency. Change the value of the rate to a lower value, and change the value of the rate of the frequency divider provided in the preceding stage of the peripheral function block such as the LCD controller by the amount by which the value of the rate of the multiplier is changed to a lower value by the multiplier. By configuring so as to have a low value, in the low power consumption mode state of the CPU, the frequency of the signal supplied from the multiplication circuit to the frequency dividing circuit provided in the preceding stage of the peripheral function block is changed in the normal mode state of the CPU. It can be set lower than in the case, and has the effect that the power consumption required to generate the clock supplied to the peripheral function block can be suppressed lower than before. To have.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a clock control method and method according to the present invention.
FIG. 2 is a flowchart showing an example of an operation of setting a CPU to a low power consumption mode in the clock control method and method shown in FIG. 1;
FIG. 3 is a flowchart showing an example of an operation of canceling a setting of a low power consumption mode of a CPU in the clock control method and method shown in FIG. 1;
FIG. 4 is a flowchart showing another example of the operation of setting the CPU to the low power consumption mode in the clock control method and method shown in FIG. 1;
FIG. 5 is a flowchart showing another example of the operation of canceling the setting of the low power consumption mode of the CPU in the clock control method and method shown in FIG. 1;
[Explanation of symbols]
2 PLL
3 divider
4 divider
5 Clock control unit
6 CPU
7 LCD controller
11 System clock
12 PLL output signal
14, 15 clocks
16 pixel clock
21 PLL control signal
22 PLL status monitor signal
23 Divider status monitoring signal
24 division rate control signal
25 Clock stop enable signal
26 CPU control signal
27 Frequency divider status monitor signal
28 division rate control signal
29 Clock stop permission signal

Claims (8)

ＣＰＵと、前記ＣＰＵの周辺機能ブロックと、入力されたシステム・クロックの周波数を逓倍して出力する逓倍回路と、前記逓倍回路から出力された信号の周波数を分周して、前記ＣＰＵに供給される第１のクロックを生成する第１の分周回路と、前記逓倍回路から出力された前記信号の周波数を分周して、前記周辺機能ブロックに供給される第２のクロックを生成する第２の分周回路と、前記第１のクロックを使用しない低消費電力モードに前記ＣＰＵを設定するとき、前記逓倍回路の逓倍率の値をＮ（正数）分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をＮ分の一に設定変更させてから前記ＣＰＵを前記低消費電力モードに設定するクロック制御手段とを備えることを特徴とするクロック制御方式。A CPU, a peripheral function block of the CPU, a multiplying circuit for multiplying and outputting the frequency of the input system clock, and dividing the frequency of the signal output from the multiplying circuit to supply the frequency to the CPU; A first frequency divider for generating a first clock, and a second frequency divider for dividing the frequency of the signal output from the multiplier to generate a second clock to be supplied to the peripheral function block. When the CPU is set to the frequency divider circuit and the low power consumption mode that does not use the first clock, the value of the multiplication factor of the multiplication circuit is changed to one N (positive number), Clock control means for setting the CPU to the low power consumption mode after changing the value of the frequency division ratio of the frequency dividing circuit provided at the preceding stage of the peripheral function block to 1 / N. And black Click control scheme. 請求項１記載のクロック制御方式において、前記クロック制御手段は、前記ＣＰＵの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をＮ倍に設定変更させた後、前記逓倍回路の逓倍率の値をＮ倍に設定変更させてから前記ＣＰＵの前記低消費電力モードの設定を解除することを特徴とするクロック制御方式。2. The clock control method according to claim 1, wherein the clock control means sets the value of the frequency division ratio of the frequency dividing circuit provided at the preceding stage of the peripheral function block to N when releasing the low power consumption mode of the CPU. A clock control method, wherein the setting of the low power consumption mode of the CPU is canceled after the value of the multiplication circuit is changed to N times after the setting is changed to twice. ＣＰＵと、前記ＣＰＵの周辺機能ブロックと、前記ＣＰＵ及び前記周辺機能ブロックに供給されるそれぞれのクロックを生成する逓倍回路及び複数の分周回路とを備え、入力されたシステム・クロックの周波数を前記逓倍回路で逓倍した後、前記分周回路でそれそれ分周して前記クロックとして前記ＣＰＵ及び前記周辺機能ブロックに供給するクロック制御方法において、前記ＣＰＵ用クロックを使用しない低消費電力モードに前記ＣＰＵを設定するとき、前記逓倍回路の逓倍率の値をＮ（正数）分の一に設定変更した後、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をＮ分の一に設定変更させてから前記ＣＰＵを前記低消費電力モードに設定することを特徴とするクロック制御方法。A CPU; a peripheral function block of the CPU; a frequency multiplier circuit and a plurality of frequency divider circuits for generating respective clocks supplied to the CPU and the peripheral function block; In the clock control method of multiplying the frequency by the frequency multiplying circuit and dividing the frequency by the frequency dividing circuit to supply the clock to the CPU and the peripheral function block, the CPU enters the low power consumption mode without using the CPU clock. After setting the value of the multiplication factor of the multiplication circuit to 1 / N (positive number), the value of the division ratio of the frequency division circuit provided in the preceding stage of the peripheral function block is set to N minutes. A clock control method, wherein the CPU is set to the low power consumption mode after the setting is changed to one. 請求項３記載のクロック制御方法において、前記ＣＰＵの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をＮ倍に設定変更した後、前記逓倍回路の逓倍率の値をＮ倍に設定変更させてから前記ＣＰＵの前記低消費電力モードの設定を解除することを特徴とするクロック制御方法。4. The clock control method according to claim 3, wherein when releasing the low power consumption mode of the CPU, after changing a value of a frequency dividing ratio of the frequency dividing circuit provided in a preceding stage of the peripheral function block to N times. And a step of changing the value of the multiplication factor of the multiplication circuit to N times and then canceling the setting of the low power consumption mode of the CPU. ＣＰＵと、前記ＣＰＵの周辺機能ブロックと、前記ＣＰＵ及び前記周辺機能ブロックに使用されるクロックを生成する逓倍回路及び複数の分周回路と、前記ＣＰＵ、前記逓倍回路及び前記分周回路の制御を行う制御手段とを備え、入力されたシステム・クロックの周波数を前記逓倍回路が逓倍して、前記ＣＰＵと前記ＣＰＵの周辺機能ブロックとの前段にそれぞれ第１の分周回路及び第２の分周回路として接続された前記複数の分周回路にそれぞれ入力し、前記逓倍回路から出力された信号の周波数を前記第１の分周回路が分周して前記ＣＰＵ用クロックとして前記ＣＰＵに供給し、前記逓倍回路から出力された信号の周波数を前記第２の分周回路が分周して前記周辺機能ブロック用クロックとして前記周辺機能ブロックに供給するクロック制御方法において、前記制御手段が、クロックを使用しない低消費電力モードに前記ＣＰＵを設定するとき、前記逓倍回路の逓倍率の値をＮ（正数）分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる第２の分周回路の分周率の値をＮ分の一に設定変更させてから前記ＣＰＵを前記低消費電力モードに設定することを特徴とするクロック制御方法。A CPU, a peripheral function block of the CPU, a frequency multiplier and a plurality of frequency dividers for generating clocks used for the CPU and the peripheral function block, and control of the CPU, the frequency multiplier, and the frequency divider; Control means for controlling the frequency of the input system clock, wherein the frequency multiplying circuit multiplies the frequency of the input system clock, and a first frequency dividing circuit and a second frequency dividing circuit are provided before the CPU and the peripheral function blocks of the CPU, respectively. Input to each of the plurality of frequency dividers connected as a circuit, the first frequency divider divides the frequency of the signal output from the multiplier, and supplies the frequency as the CPU clock to the CPU; A clock which the second frequency divider divides the frequency of the signal output from the multiplying circuit and supplies to the peripheral function block as the peripheral function block clock In the control method, when the control unit sets the CPU to a low power consumption mode that does not use a clock, the control unit changes a value of a multiplication factor of the multiplication circuit to a value smaller than N (positive number), and A clock control method, wherein the CPU sets the low power consumption mode after changing the value of the frequency division ratio of a second frequency division circuit provided in a preceding stage of a peripheral function block to 1 / N. . 請求項５記載のクロック制御方法において、前記制御手段は、前記ＣＰＵの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる第２の分周回路の分周率の値をＮ倍に設定変更した後、前記逓倍回路の逓倍率の値をＮ倍に設定変更させてから前記ＣＰＵの前記低消費電力モードの設定を解除することを特徴とするクロック制御方法。6. The clock control method according to claim 5, wherein the control unit, when releasing the low power consumption mode of the CPU, sets a value of a frequency dividing ratio of a second frequency dividing circuit provided in a preceding stage of the peripheral function block. A clock control method, comprising: after changing the setting to N times, changing the value of the multiplication factor of the multiplying circuit to N times, and then canceling the setting of the low power consumption mode of the CPU. ＣＰＵと、前記ＣＰＵの周辺機能ブロックと、前記ＣＰＵび前記周辺機能ブロックに使用されるクロックを生成する逓倍回路及び分周回路と、前記逓倍回路及び前記分周回路の動作制御を行う制御手段とを備え、入力されたシステム・クロックの周波数を前記逓倍回路が逓倍して、前記ＣＰＵと前記ＣＰＵの周辺機能ブロックとの前段にそれぞれ第１の分周回路及び第２の分周回路として接続された前記分周回路にそれぞれ入力し、前記逓倍回路から出力された信号の周波数を前記第１の分周回路が分周して前記ＣＰＵ用クロックとして前記ＣＰＵに供給し、前記逓倍回路から出力された信号の周波数を前記第２の分周回路が分周して前記周辺機能ブロック用クロックとして前記周辺機能ブロックに供給するクロック制御方法において、前記制御手段は、前記ＣＰＵから出力される第１のクロック停止許可信号を受信したとき、前記周辺機能ブロックから出力される第２のクロック停止許可信号の受信の有無により前記周辺機能ブロックが動作を継続中であるか否かの確認を行い、前記周辺機能ブロックから出力される第２のクロック停止許可信号の受信がなかったとき、前記周辺機能ブロックが動作を継続中であると判定し、前記逓倍回路の逓倍率の値をＮ（正数）分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる第２の分周回路の分
周率の値をＮ分の一に設定変更させてから前記ＣＰＵを低消費電力モードに設定することを特徴とするクロック制御方法。A CPU, a peripheral function block of the CPU, a multiplying circuit and a frequency dividing circuit for generating a clock used for the CPU and the peripheral function block, and control means for controlling operation of the multiplying circuit and the frequency dividing circuit; The frequency multiplier circuit multiplies the frequency of the input system clock, and is connected as a first frequency divider circuit and a second frequency divider circuit to a stage preceding the CPU and the peripheral function block of the CPU, respectively. The first frequency divider divides the frequency of the signal input to the frequency divider circuit and outputs the signal from the frequency multiplier, supplies the divided frequency to the CPU as the CPU clock, and outputs the frequency from the frequency multiplier. The second frequency divider circuit divides the frequency of the received signal and supplies the divided signal frequency to the peripheral function block as the peripheral function block clock. When receiving the first clock stop permission signal output from the CPU, the control means continues the operation of the peripheral function block depending on whether or not the second clock stop permission signal output from the peripheral function block has been received. It is determined whether the peripheral function block is operating, and when the second clock stop permission signal output from the peripheral function block is not received, it is determined that the peripheral function block is continuing to operate, and the multiplication is performed. After changing the value of the multiplication factor of the circuit to 1 / N (positive number), the value of the division ratio of the second frequency dividing circuit provided in the preceding stage of the peripheral function block is set to 1 / N. A clock control method, wherein the CPU is set to a low power consumption mode after being changed. 請求項７記載のクロック制御方法において、前記制御手段が前記ＣＰＵから出力される第１のクロック停止許可信号の受信がなくなったとき、前記周辺機能ブロックから出力される第２のクロック停止許可信号の受信の有無により前記周辺機能ブロックが動作を継続中であるか否かの確認を行い、前記周辺機能ブロックから出力される第２のクロック停止許可信号の受信がなかったとき、前記周辺機能ブロックが動作を継続中であると判定し、前記周辺機能ブロックの前段に設けられる第２の分周回路の分周率の値をＮ倍に設定変更した後、前記逓倍回路の逓倍率の値をＮ倍に設定変更してから前記ＣＰＵの低消費電力モードを解除することを特徴とするクロック制御方法。8. The clock control method according to claim 7, wherein when the control unit stops receiving the first clock stop permission signal output from the CPU, the control unit outputs a second clock stop permission signal output from the peripheral function block. It is checked whether or not the peripheral function block is continuing to operate based on the presence or absence of the reception. When the second clock stop permission signal output from the peripheral function block is not received, the peripheral function block It is determined that the operation is ongoing, and the value of the frequency division ratio of the second frequency divider provided in the preceding stage of the peripheral function block is changed to N times. A clock control method characterized in that the CPU is released from the low power consumption mode after changing the setting to twice.
JP2002339632A 2002-11-22 2002-11-22 Clock control method and method Expired - Fee Related JP4175096B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002339632A JP4175096B2 (en) 2002-11-22 2002-11-22 Clock control method and method
EP03026838.7A EP1422592B1 (en) 2002-11-22 2003-11-20 Clock control system and clock control method
US10/716,479 US7340624B2 (en) 2002-11-22 2003-11-20 Clock control system and clock control method
CNB2003101240856A CN1307505C (en) 2002-11-22 2003-11-21 Clock control system and clock control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002339632A JP4175096B2 (en) 2002-11-22 2002-11-22 Clock control method and method

Publications (2)

Publication Number Publication Date
JP2004171487A true JP2004171487A (en) 2004-06-17
JP4175096B2 JP4175096B2 (en) 2008-11-05

Family

ID=32212142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002339632A Expired - Fee Related JP4175096B2 (en) 2002-11-22 2002-11-22 Clock control method and method

Country Status (4)

Country Link
US (1) US7340624B2 (en)
EP (1) EP1422592B1 (en)
JP (1) JP4175096B2 (en)
CN (1) CN1307505C (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723576B2 (en) 2011-03-28 2014-05-13 Renesas Electronics Corporation Clock generation circuit, processor system using same, and clock frequency control method
CN105322961A (en) * 2015-12-11 2016-02-10 上海交通大学 Injection locking type dual-mode prescaler with low power consumption and wide locking range

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI262653B (en) * 2004-10-29 2006-09-21 Mediatek Inc Method and apparatus for switching frequency of a system clock
US8051320B2 (en) * 2007-12-12 2011-11-01 Mips Technologies, Inc. Clock ratio controller for dynamic voltage and frequency scaled digital systems, and applications thereof
KR101190863B1 (en) * 2008-12-16 2012-10-15 한국전자통신연구원 Optical transmitter for optimizing input dc bias voltage of optical modulator with duo-binary modulation and method thereof
CN101526845B (en) * 2009-04-24 2011-02-16 威盛电子股份有限公司 Power management method and related chipset thereof
TWI395096B (en) * 2009-05-12 2013-05-01 Via Tech Inc Power management method and related chipset and computer system
US8601302B2 (en) * 2009-06-22 2013-12-03 Amazon Technologies, Inc. Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC
CN101631051B (en) * 2009-08-06 2012-10-10 中兴通讯股份有限公司 Device and method for adjusting clock
US8612786B1 (en) * 2010-09-24 2013-12-17 Amazon Technologies, Inc. Deep idle mode
CN103605539B (en) * 2013-11-15 2017-10-27 美的集团股份有限公司 single-chip microcomputer system clock frequency control method and system
WO2015126790A1 (en) * 2014-02-21 2015-08-27 Mediatek Singapore Pte. Ltd. Fast and autonomous mechanism for cpu oc protection
CN105553804A (en) * 2015-12-11 2016-05-04 中国航空工业集团公司西安航空计算技术研究所 Variable-rate 1553B protocol processor circuit and method
US11068018B2 (en) * 2016-10-25 2021-07-20 Dolphin Design System and method for power management of a computing system with a plurality of islands
WO2018171063A1 (en) * 2017-03-24 2018-09-27 华为技术有限公司 Mobile terminal
CN109521834B (en) * 2018-10-31 2021-04-06 武汉精立电子技术有限公司 DP signal generating device and method
US11392166B2 (en) * 2019-11-25 2022-07-19 Silicon Laboratories Inc. Clock skew detection and management
US20240192745A1 (en) * 2022-12-07 2024-06-13 Nxp Usa, Inc. Architecture for managing asynchronous resets in a system-on-a-chip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524035A (en) * 1995-08-10 1996-06-04 International Business Machines Corporation Symmetric clock system for a data processing system including dynamically switchable frequency divider
CN1159021A (en) * 1996-03-06 1997-09-10 三菱电机株式会社 System clock setting device
JP2000222061A (en) 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd Clock controlling method and control circuit
JP2000347640A (en) 1999-06-02 2000-12-15 Nec Viewtechnology Ltd Electronic device, display system, and method thereof
JP2000347762A (en) * 1999-06-07 2000-12-15 Denso Corp Microcomputer
JP4123640B2 (en) * 1999-06-16 2008-07-23 ソニー株式会社 Information processing system and control method thereof, task allocation control method and control apparatus, and program providing medium
JP2001127598A (en) * 1999-10-29 2001-05-11 Oki Micro Design Co Ltd Frequency multiplying circuit
JP2001296842A (en) 2000-02-07 2001-10-26 Casio Comput Co Ltd Signal generation device
JP2002108490A (en) 2000-07-26 2002-04-10 Sony Corp Clock supply circuit
JP3905703B2 (en) * 2000-11-29 2007-04-18 株式会社ルネサステクノロジ Data processor and data processing system
JP4883850B2 (en) * 2001-06-29 2012-02-22 ルネサスエレクトロニクス株式会社 Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723576B2 (en) 2011-03-28 2014-05-13 Renesas Electronics Corporation Clock generation circuit, processor system using same, and clock frequency control method
US9252752B2 (en) 2011-03-28 2016-02-02 Renesas Electronics Corporation Clock generation circuit, processor system using same, and clock frequency control method
CN105322961A (en) * 2015-12-11 2016-02-10 上海交通大学 Injection locking type dual-mode prescaler with low power consumption and wide locking range

Also Published As

Publication number Publication date
CN1307505C (en) 2007-03-28
US20040100310A1 (en) 2004-05-27
EP1422592B1 (en) 2013-10-02
EP1422592A2 (en) 2004-05-26
US7340624B2 (en) 2008-03-04
CN1519677A (en) 2004-08-11
JP4175096B2 (en) 2008-11-05
EP1422592A3 (en) 2010-05-05

Similar Documents

Publication Publication Date Title
JP4175096B2 (en) Clock control method and method
JP5367590B2 (en) Power-saving clocking technology
US7209767B2 (en) Cellular phone suppressing degradation of receiving sensitivity
JPH11184554A (en) Clock control type information processor
JP2007129306A (en) Pll control circuit
JP4050027B2 (en) Information processing apparatus and information processing apparatus control method
WO2003100759A1 (en) Image or video display device and method of controlling a refresh rate of a display
JP2001103740A (en) Power source circuit
JPH11308102A (en) Phase locked loop
US20090228734A1 (en) Electronic device and system start method
CN103927997A (en) Image processing unit, image processing apparatus, and image display system
JP2001117903A (en) Semiconductor integrated circuit device, microprocessor, microcomputer and electronic equipment
JP3000965B2 (en) Data processing device
JP2005191757A (en) Power control apparatus of video display apparatus
JP3989861B2 (en) Information processing device body, display device, and information processing device
KR20090036409A (en) Image process apparatus and control method thereof
JPS63292312A (en) Clock signal generating circuit
JPH11219237A (en) Electronic equipment device and its controlling method
JPWO2005017870A1 (en) Display control apparatus and display control method
JPH09265275A (en) Liquid crystal display device
JP2006072597A (en) Data processor and data processing method
JP2005309675A (en) Electronic control device
JPH06224646A (en) Synchronizing signal generator
JP2006005776A (en) Liquid crystal television set
JPH11355259A (en) Clock confounding/distributing device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees