JP2004158790A

JP2004158790A - Method for manufacturing semiconductor device

Info

Publication number: JP2004158790A
Application number: JP2002325371A
Authority: JP
Inventors: Keimei Himi; 啓明氷見
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-11-08
Filing date: 2002-11-08
Publication date: 2004-06-03
Anticipated expiration: 2022-11-08
Also published as: JP3985660B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a trench isolation structure without generating a void by a simplified process at a low cost. <P>SOLUTION: After a pad oxide film, a silicon nitride film, and a silicon oxide film are deposited on the surface of an SOI layer formed on an SOI substrate, a trench reaching an embedded oxide film of the SOI substrate is formed. A positive resist is then applied to cover the surface of the silicon oxide film deposited on the surface of the SOI substrate, and the bottom of the trench and only the resist applied to the silicon oxide film is removed by exposure and development. Subsequently, an exposed silicon oxide film is removed by etching and the resist remaining at the bottom of the trench is removed. A side wall oxide film is formed on the inner wall of the trench and then the trench is filled with a filling material, e.g. polysilicon. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板にトレンチを形成して素子間分離を行なう半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体基板としてＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板を用い、素子間を埋め込み酸化膜に到達するトレンチで分離するトレンチ素子分離構造は、分離幅をＬＯＣＯＳ構造などと比較してかなり狭めることができる。このことから、デバイスの高密度化には不可欠の技術とされ、近年、自動車用等のＩＣ、ＬＳＩに広く採用されている。
【０００３】
このトレンチ分離に求められる性能としては、分離耐圧、トレンチ上部の平坦度、耐久性等がある。中でも、高集積化の観点からは、形成したトレンチの上部に微細配線を形成することが必要であり、このためトレンチ上部の平坦度が重要となる。また、工程コストの点から、トレンチ形成工程は可能な限り簡略化することが求められる。このような性能とコストを両立させるために、トレンチの形成方法には種々の方法が提案されている。
【０００４】
（従来技術１）
その一つとして、特許文献１に開示されている方法がある。その製造工程の概要を図４に示す。まず出発材料として支持基板（Ｓｉ）１、埋め込み酸化膜（ＳｉＯ_２）２、ＳＯＩ層（Ｓｉ）３からなるＳＯＩ基板を用意する。そしてＳＯＩ層３表面にパッド酸化膜４及びシリコン窒化膜（Ｓｉ_３Ｎ_４膜）５を形成する。その後、シリコン酸化膜（ＳｉＯ_２膜）６をＣＶＤ法等により形成する（図４（ａ）参照）。次にレジストをマスクとして、ＳｉＯ_２膜６、Ｓｉ_３Ｎ_４膜５、パッド酸化膜４をＳＯＩ層４に達するまでエッチングして開口部を形成し、続いてＳｉＯ_２膜６をマスクにＳＯＩ層３を選択的にエッチングし、埋め込み酸化膜３にまで達するトレンチ７を形成する（図４（ｂ）参照）。
【０００５】
そして、形成したトレンチ７の内壁面にＣ．Ｄ．Ｅ．処理を施して、トレンチエッチング時のダメージを除去した後、トレンチ７の内壁面にウェット熱酸化により側壁酸化膜８を形成する（図４（ｃ）参照）。続いて、トレンチ７内を埋設するように多結晶シリコン９を堆積し、ドライエッチング処理によりＳｉＯ_２膜６上に堆積した余分な多結晶シリコン９をエッチバックし、ＳｉＯ_２膜６を露出させる（図４（ｄ）参照）。この後、Ｓｉ_３Ｎ_４膜５をストッパとしてＣＭＰにより、ＳｉＯ_２膜６とトレンチ７内の多結晶シリコン９を同時に研磨除去して平坦化を行なう（図４（ｅ）参照）。次いで多結晶シリコン９の上部を熱酸化してキャップ酸化膜１０を形成し、最後にＳｉ_３Ｎ_４膜５を除去してトレンチ構造を完成させる（図４（ｆ）参照）。
【０００６】
この方法は、トレンチ７内に埋設する多結晶シリコン９の高さ制御を容易にして平坦度を高める点に特徴がある。しかしながら、この方法によるとＳｉＯ_２膜６と多結晶シリコン９を同時に研磨することが必要であり、コスト増加を招きやすい。さらに、この場合、Ｓｉ_３Ｎ_４膜５は研磨のストッパとして機能するように選択比に応じた膜厚に設計されているが、Ｓｉ_３Ｎ_４膜５の膜厚及び研磨のウェハ面内バラツキから、Ｓｉ_３Ｎ_４膜５は研磨時に削れることが前提である。このためＳｉ_３Ｎ_４膜５をＬＯＣＯＳ用の酸化マスクとして用いることは困難であり、ＬＯＣＯＳ形成時には、改めてＳｉ_３Ｎ_４膜を形成することが必要で、工程簡略化とコスト削減の制約となっていた。
【０００７】
（従来技術２）
上記従来技術１の問題点を解決する方法として、トレンチ形成直後に希フッ酸等の薬液を使って、ＳｉＯ_２系のマスクを除去する方法が考えられる。その方法による製造工程の概要を図５に示す。準備したＳＯＩ基板の表面にパッド酸化膜４、Ｓｉ_３Ｎ_４膜５、ＳｉＯ_２膜６を形成（図５（ａ）参照）後、埋め込み酸化膜２に達するトレンチ７を形成（図５（ｂ）参照）する。ここまでの工程は、図４（ａ）、（ｂ）と同様である。
【０００８】
この後、希フッ酸等の薬液を使用してトレンチエッチングのマスクに使用したＳｉＯ_２膜６を除去する（図５（ｃ）参照）。次に、トレンチ７内壁面をウェット熱酸化して側壁酸化膜８を形成し、多結晶シリコン９等の埋設材料を充填する。その後、Ｓｉ_３Ｎ_４膜５上の余分の多結晶シリコンをエッチバックで除去した後、充填した多結晶シリコン９の上部を熱酸化してキャップ酸化膜１０を成長させ、トレンチ素子分離構造を完成させる（図５（ｄ）参照）。
【０００９】
しかし、上記した工程では、トレンチ７内に埋設された多結晶シリコン９の下端部にボイド（す）１１が発生する。これはトレンチ７を形成した後、希フッ酸等の薬液を使用してマスクに使用したＳｉＯ_２膜６を除去する際に、埋め込み酸化膜２もエッチングされる結果、埋め込み酸化膜２に図５（ｃ）に示すような“えぐれ”１２が生ずるためである。“えぐれ”１２が発生すると、その後に側壁酸化膜８を形成し、多結晶シリコン９等の埋設材を充填した際に、図５（ｄ）に示すようなボイド１１が発生する。このようなボイドが存在すると、素子の耐圧にバラツキ等が発生する原因となるため問題であった。
【００１０】
【特許文献１】
特開２００１−９３９７２
【００１１】
【発明が解決しようとする課題】
本発明は、かかる従来技術の問題点を解決するためになされたもので、その目的は、簡略化された工程と低コストでもって、ボイドを発生させることもなく、トレンチ素子分離構造を製造する方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するための請求項１に記載の発明は、ＳＯＩ基板のＳＯＩ層表面にパッド酸化膜、シリコン窒化膜、シリコン酸化膜等の酸化膜を形成後、レジストをマスクとしてＳＯＩ層に達する開口部を形成し、次に前記シリコン酸化膜をマスクとして前記開口部に前記ＳＯＩ基板の埋め込み酸化膜に達するトレンチを形成し、その後該トレンチ内壁面に絶縁用の側壁酸化膜を形成し、次いで多結晶シリコン等の埋設材料を充填することによってトレンチ素子分離構造を形成する半導体装置の製造方法において、前記トレンチ形成後、前記側壁酸化膜の形成に至る間に少なくとも次の工程を行なうことを特徴とする半導体装置の製造方法である。
（１）．前記トレンチの形成後に、前記ＳＯＩ基板表面のシリコン酸化膜の表面及び前記形成されたトレンチの底部が覆われるようにポジ型レジストを塗布する工程。
（２）．該工程により前記シリコン酸化膜上に塗布されたレジストのみを露光、現像して除去する工程。
（３）．該除去工程により露出した前記シリコン酸化膜をエッチングして除去する工程。
（４）．該工程後に前記トレンチ底部に残ったレジストを除去する工程。
【００１３】
このような工程を行なえば、ＳＯＩ基板表面のシリコン酸化膜をエッチングして除去する際、トレンチ底部はレジストにより覆われており、埋め込み酸化膜はエッチング液に曝されない。従って、埋め込み酸化膜に“えぐれ”が生ぜず、多結晶シリコン等の埋設材を充填した際に、トレンチ下部にボイドが発生しなくなる。さらに、この工程によれば、ＳｉＯ_２膜と多結晶シリコンを同時に研磨する必要がないため工程簡略化とコスト削減に効果がある。
【００１４】
【発明の実施の形態】
以下、本発明の一実施の形態にかかる半導体装置の製造方法について図１〜図３を参照して説明する。なお、図中、図４、図５と同一又は相当部分には同一符号が付してある。
【００１５】
本実施形態においても、出発材料であるＳＯＩ基板の表面に酸化膜を形成し、トレンチを形成するまでの工程は、従来の技術の図４（ａ）（ｂ）、図５（ａ）（ｂ）と同様である。即ち、まずＳＯＩ基板を用意する。ＳＯＩ基板は、支持基板（Ｓｉ）１、埋め込み酸化膜（ＳｉＯ_２）２、ＳＯＩ層（Ｓｉ）３からなる構成を有する（図３（ａ）参照）。このような構造は、ウェハの貼合わせによる方法、あるいは酸素イオンをシリコン基板に打ち込んで内部に絶縁層を形成するＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩｍｐｌａｎｔｅｄＯｘｙｇｅｎ）と呼ばれる方法で形成される。
【００１６】
次に、準備したＳＯＩ基板のＳＯＩ層３表面にトレンチエッチングのマスクとなる絶縁膜を堆積する（図３（ｂ）参照）。図の例では、約４３ｎｍのパッド酸化膜４を熱酸化にて形成後、約１６０ｎｍのシリコン窒化膜（Ｓｉ_３Ｎ_４膜）５を堆積し、さらにその上に例えば常圧ＣＶＤ法によりシリコン酸化膜（ノンドープＳｉＯ_２膜）６を約１８００ｎｍ形成する。
【００１７】
次いで、表面にレジスト１３を塗布し、トレンチ形成用フォトマスクを用いて露光することで、所定の部分のレジスト１３を除去して窓を開口する。残ったレジスト１３をマスクとして、ＳｉＯ_２膜６、Ｓｉ_３Ｎ_４膜５、パッド酸化膜４をＳＯＩ層３に達するまでドライエッチングして開口部１４を形成する（図１（ｃ）参照）。この後、レジスト１３を剥離する。続いて、ＳｉＯ_２膜６をマスクとして露出したＳＯＩ層３をエッチングするトレンチエッチングを行ない、埋め込み酸化膜２にまで達するトレンチ７を形成する（図１（ｄ）参照）。
【００１８】
前述の従来技術２で説明した工程では、この後、マスクとして使用したシリコン酸化膜６を除去する工程を実施したが、本実施形態の場合には、図２（ａ）〜（ｄ）に示すフローに従って処理し、問題となったボイト（す）の発生を防止する。すなわち、まず図２（ａ）に示すようにトレンチ７を形成した基板の表面にポジ型のレジスト１５を塗布する。このとき使用するレジスト１５の粘度は、レジストの持つ流動性で、トレンチ７の底部にレジストが行き渡ることが可能な粘度とする。従って、トレンチ７の底部にもレジスト１６が溜まる。
【００１９】
レジスト１５、１６が塗布されたならば、次に基板表面全面を露光する。このとき基板表面のレジスト１５は十分に露光されるのに対して、トレンチ７の底部に溜まったレジスト１６には、十分な光が行き渡らず、露光されない状態で残るようにする。レジスト１５、１６としてポジ型レジストを使用しているので、基板表面のレジスト１５は感光してその後の現像により取り除かれる。これに対し、トレンチ７の底部に溜まったレジスト１６は感光されていないので、現像しても取り除かれず残存することになる（図２（ｂ）参照）。
【００２０】
このように基板表面の露光に際に、トレンチ７底部のレジスト１６が露光されないようにするには、光を基板表面に対して傾けて入射させると、トレンチ７底部に直接到達する光の成分をカットすることができて効果的である。この角度αとしては、例えば、幅２μｍ、深さ１６μｍのトレンチの場合、
α≧ｔａｎ^−１（２／１６）＝７°
すなわち、７°オフ以上傾けるのが効果的である。
【００２１】
このようにして露光が完了したならば現像し、エッチングしてトレンチエッチングのマスクとして使用したＳｉＯ_２膜６を除去する。このとき、トレンチ７底部の埋め込み酸化膜２は、レジスト１６により保護されているのでエッチングを免れる（図２（ｃ）参照）。エッチング後、キャロス等の薬液により、トレンチ７底部に残っているレジスト１６を溶解除去する（図２（ｄ）参照）。この結果、埋め込み酸化膜２に“えぐれ”は生ぜず、きれいな形状のトレンチ７が出来上がる。
【００２２】
次に、トレンチ７内壁面をウェット熱酸化して絶縁分離用の側壁酸化膜８を形成する（図３（ａ）参照）。このとき、図１（ａ）で形成したＳｉ_３Ｎ_４膜５が酸化のマスクとなって、基板表面には酸化膜が形成されない。次に埋設用の多結晶シリコン９をＬＰ−ＣＶＤ法等の被覆性の良い方法で堆積し（図３（ｂ）参照）、エッチバック等の方法でトレンチ７内部を除き基板表面の不要な多結晶シリコン９を除去する（図３（ｃ）参照）。最後に、再びＳｉ_３Ｎ_４膜５をマスクとして酸化することにより、トレンチ７の上部にキャップ酸化膜１０を形成し（図３（ｄ）参照）、必要に応じてＳｉ_３Ｎ_４膜５を取り除いてトレンチ素子分離構造を完成させる。
【００２３】
このような本実施形態の工程によれば、基板表面のＳｉＯ_２膜６をエッチングして除去する際、トレンチ７底部はレジスト１６により覆われており、埋め込み酸化膜２はエッチング液に曝されない。従って、埋め込み酸化膜２に“えぐれ”が生ぜず、多結晶シリコン９等の埋設材を充填した際に、トレンチ７下部にボイドが発生することが防止される。さらに、この工程によれば、ＳｉＯ_２膜６と多結晶シリコン９とを同時に研磨する必要がないため工程簡略化とコスト削減に効果がある。また、キャプ酸化後に残ったＳｉ_３Ｎ_４膜５は、ＬＯＣＯＳ形成時の酸化マスクとして利用することも可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に従いトレンチ７を形成するまでの工程図である。
【図２】本発明の一実施形態に従いトレンチ形成後、基板表面のＳｉＯ_２酸化膜６を除去するまでの工程図である。
【図３】本発明の一実施形態に従い側壁酸化膜８の形成からトレンチ素子分離構造を完成させるまでの工程図である。
【図４】従来技術１によるトレンチ素子分離構造完成までの工程図である。
【図５】従来技術２によるトレンチ素子分離構造完成までの工程図である。
【符号の説明】
図面中、１はＳＯＩ基板の支持基板、２はＳＯＩ基板の埋め込み酸化膜、３はＳＯＩ基板のＳＯＩ層、４はパッド酸化膜、５はシリコン窒化膜（Ｓｉ_３Ｎ_４膜）、６はシリコン酸化膜（ＳｉＯ_２膜）、７はトレンチ、８は側壁酸化膜、９は多結晶シリコン、１０はキャップ酸化膜、１１はボイド（す）、１２は“えぐれ”、１３、１５、１６はレジスト、１４は開口部を示す。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device in which a trench is formed in a semiconductor substrate to perform element isolation.
[0002]
[Prior art]
In a trench element isolation structure in which an SOI (Silicon On Insulator) substrate is used as a semiconductor substrate and elements are separated by a trench reaching a buried oxide film, an isolation width can be considerably narrowed as compared with a LOCOS structure or the like. For this reason, it is regarded as an indispensable technology for increasing the density of devices, and has recently been widely used in ICs and LSIs for automobiles and the like.
[0003]
The performance required for the trench isolation includes isolation breakdown voltage, flatness of the upper portion of the trench, durability, and the like. Above all, from the viewpoint of high integration, it is necessary to form a fine wiring above the formed trench, and therefore, the flatness of the upper portion of the trench is important. In addition, from the viewpoint of process cost, it is required to simplify the trench forming process as much as possible. In order to achieve both such performance and cost, various methods for forming a trench have been proposed.
[0004]
(Prior art 1)
As one of them, there is a method disclosed in Patent Document 1. FIG. 4 shows an outline of the manufacturing process. First, an SOI substrate including a support substrate (Si) 1, a buried oxide film (SiO ₂ ) 2, and an SOI layer (Si) 3 is prepared as a starting material. Then, a pad oxide film 4 and a silicon nitride film (Si ₃ N ₄ film) 5 are formed on the surface of the SOI layer 3. Thereafter, a silicon oxide film (SiO ₂ film) 6 is formed by a CVD method or the like (see FIG. 4A). Next, using the resist as a mask, an opening is formed by etching the SiO ₂ film 6, the Si ₃ N ₄ film 5, and the pad oxide film 4 until the SOI layer 4 is reached, and then the SOI layer 6 is formed using the SiO ₂ film 6 as a mask. 3 is selectively etched to form a trench 7 reaching the buried oxide film 3 (see FIG. 4B).
[0005]
C. is applied to the inner wall surface of the formed trench 7. D. E. FIG. After performing a treatment to remove damage at the time of trench etching, a sidewall oxide film 8 is formed on the inner wall surface of the trench 7 by wet thermal oxidation (see FIG. 4C). Subsequently, polycrystalline silicon 9 is deposited so as to bury the inside of the trench 7, and excess polycrystalline silicon 9 deposited on the SiO ₂ film 6 by dry etching is etched back to expose the SiO ₂ film 6 ( FIG. 4D). Thereafter, the SiO ₂ film 6 and the polycrystalline silicon 9 in the trench 7 are polished and removed at the same time by CMP using the Si ₃ N ₄ film 5 as a stopper to perform planarization (see FIG. 4E). Next, a cap oxide film 10 is formed by thermally oxidizing the upper portion of the polycrystalline silicon 9, and finally, the Si ₃ N ₄ film 5 is removed to complete a trench structure (see FIG. 4F).
[0006]
This method is characterized in that the height of the polycrystalline silicon 9 buried in the trench 7 is easily controlled to enhance the flatness. However, according to this method, it is necessary to polish the SiO ₂ film 6 and the polycrystalline silicon 9 at the same time, which tends to increase the cost. Further, in this case, the Si ₃ N ₄ film 5 is designed to have a film thickness according to the selection ratio so as to function as a polishing stopper. However, the thickness of the Si ₃ N ₄ film 5 and the in-wafer variation in polishing are set. Therefore, it is premised that the Si ₃ N ₄ film 5 is shaved during polishing. For this reason, it is difficult to use the Si ₃ N ₄ film 5 as an oxidation mask for LOCOS. At the time of LOCOS formation, it is necessary to form a Si ₃ N ₄ film again, which is a constraint on process simplification and cost reduction. I was
[0007]
(Prior art 2)
As a method of solving the problem of the above-described prior art 1, a method of removing the SiO ₂ -based mask using a chemical such as dilute hydrofluoric acid immediately after the formation of the trench is considered. FIG. 5 shows an outline of a manufacturing process according to the method. After forming the pad oxide film 4, the Si ₃ N ₄ film 5, and the SiO ₂ film 6 on the surface of the prepared SOI substrate (see FIG. 5A), a trench 7 reaching the buried oxide film 2 is formed (FIG. 5B). )refer. The steps up to this point are the same as those in FIGS.
[0008]
Thereafter, the SiO ₂ film 6 used as the trench etching mask is removed using a chemical such as dilute hydrofluoric acid (see FIG. 5C). Next, the side wall oxide film 8 is formed by wet thermal oxidation of the inner wall surface of the trench 7 and filled with a burying material such as polycrystalline silicon 9. Then, after removing excess polycrystalline silicon on the Si ₃ N ₄ film 5 by etch back, the upper portion of the filled polycrystalline silicon 9 is thermally oxidized to grow a cap oxide film 10 to complete a trench element isolation structure. (See FIG. 5D).
[0009]
However, in the above-described process, voids (soils) 11 are generated at the lower end of the polycrystalline silicon 9 buried in the trench 7. This is because the buried oxide film 2 is also etched when the SiO ₂ film 6 used for the mask is removed by using a chemical such as dilute hydrofluoric acid after the trench 7 is formed. This is because an “erection” 12 as shown in FIG. When the “holes” 12 occur, when the sidewall oxide film 8 is formed thereafter and the filling material such as the polycrystalline silicon 9 is filled, the voids 11 as shown in FIG. The presence of such voids is a problem because it causes variations in the breakdown voltage of the element.
[0010]
[Patent Document 1]
JP-A-2001-93972
[0011]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the related art, and has as its object to manufacture a trench element isolation structure without a void, with a simplified process and low cost. It is to provide a method.
[0012]
[Means for Solving the Problems]
According to a first aspect of the present invention, an oxide film such as a pad oxide film, a silicon nitride film, or a silicon oxide film is formed on the surface of an SOI layer of an SOI substrate, and then reaches the SOI layer using a resist as a mask. Forming an opening, forming a trench reaching the buried oxide film of the SOI substrate in the opening using the silicon oxide film as a mask, forming an insulating sidewall oxide film on the inner wall surface of the trench, In a method of manufacturing a semiconductor device in which a trench element isolation structure is formed by filling a buried material such as polycrystalline silicon, at least the following steps are performed after the formation of the trench and before the formation of the sidewall oxide film. Is a method of manufacturing a semiconductor device.
(1). Applying a positive resist so as to cover the surface of the silicon oxide film on the surface of the SOI substrate and the bottom of the formed trench after the formation of the trench.
(2). A step of exposing, developing, and removing only the resist applied on the silicon oxide film in the step;
(3). A step of removing the silicon oxide film exposed in the removing step by etching.
(4). Removing the resist remaining on the bottom of the trench after the step.
[0013]
By performing such a process, when the silicon oxide film on the surface of the SOI substrate is removed by etching, the bottom of the trench is covered with the resist, and the buried oxide film is not exposed to the etchant. Therefore, "bubble" does not occur in the buried oxide film, and no void is generated below the trench when the buried material such as polycrystalline silicon is filled. Further, according to this step, there is no need to simultaneously polish the SiO ₂ film and the polycrystalline silicon, which is effective in simplifying the step and reducing the cost.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. In the drawings, the same or corresponding parts as those in FIGS. 4 and 5 are denoted by the same reference numerals.
[0015]
Also in the present embodiment, the steps from forming an oxide film on the surface of an SOI substrate, which is a starting material, to forming a trench are performed using the conventional techniques shown in FIGS. 4 (a) and 4 (b) and FIGS. 5 (a) and 5 (b). ). That is, first, an SOI substrate is prepared. The SOI substrate has a configuration including a support substrate (Si) 1, a buried oxide film (SiO ₂ ) 2, and an SOI layer (Si) 3 (see FIG. 3A). Such a structure is formed by a method called lamination of wafers or a method called SIMOX (Separation by Implanted Oxygen) in which oxygen ions are implanted into a silicon substrate to form an insulating layer inside.
[0016]
Next, an insulating film serving as a mask for trench etching is deposited on the surface of the SOI layer 3 of the prepared SOI substrate (see FIG. 3B). In the example shown in the figure, a pad oxide film 4 of about 43 nm is formed by thermal oxidation, a silicon nitride film (Si ₃ N ₄ film) 5 of about 160 nm is deposited, and a silicon oxide film is further formed thereon by, for example, normal pressure CVD. A film (non-doped SiO ₂ film) 6 is formed to about 1800 nm.
[0017]
Next, a resist 13 is applied to the surface and is exposed using a photomask for forming a trench, thereby removing a predetermined portion of the resist 13 and opening a window. Using the remaining resist 13 as a mask, the SiO ₂ film 6, the Si ₃ N ₄ film 5, and the pad oxide film 4 are dry-etched until reaching the SOI layer 3 to form an opening 14 (see FIG. 1C). Thereafter, the resist 13 is stripped. Subsequently, trench etching for etching the exposed SOI layer 3 using the SiO ₂ film 6 as a mask is performed to form a trench 7 reaching the buried oxide film 2 (see FIG. 1D).
[0018]
In the process described in the above-mentioned prior art 2, a process of removing the silicon oxide film 6 used as a mask was subsequently performed. However, in the case of the present embodiment, FIGS. 2A to 2D show the process. Processing is performed in accordance with the flow to prevent the occurrence of a problematic voice. That is, first, as shown in FIG. 2A, a positive resist 15 is applied to the surface of the substrate on which the trench 7 is formed. The viscosity of the resist 15 used at this time is a viscosity that allows the resist to spread to the bottom of the trench 7 due to the fluidity of the resist. Therefore, the resist 16 is also accumulated at the bottom of the trench 7.
[0019]
After the resists 15 and 16 are applied, the entire surface of the substrate is exposed next. At this time, while the resist 15 on the substrate surface is sufficiently exposed, sufficient light does not spread to the resist 16 accumulated at the bottom of the trench 7 so that the resist 16 remains unexposed. Since positive resists are used as the resists 15 and 16, the resist 15 on the substrate surface is exposed to light and is removed by subsequent development. On the other hand, since the resist 16 accumulated at the bottom of the trench 7 is not exposed, it remains without being removed even if developed (see FIG. 2B).
[0020]
In order to prevent the resist 16 at the bottom of the trench 7 from being exposed during the exposure of the substrate surface as described above, if light is made incident on the substrate surface at an angle, the component of light that directly reaches the bottom of the trench 7 is reduced. It can be cut and is effective. As the angle α, for example, in the case of a trench having a width of 2 μm and a depth of 16 μm,
α ≧ tan ⁻¹ (2/16) = 7 °
That is, it is effective to incline at least 7 ° off.
[0021]
When the exposure is completed in this manner, development and etching are performed to remove the SiO ₂ film 6 used as a trench etching mask. At this time, since the buried oxide film 2 at the bottom of the trench 7 is protected by the resist 16, the etching is avoided (see FIG. 2C). After the etching, the resist 16 remaining at the bottom of the trench 7 is dissolved and removed by a chemical such as Carros (see FIG. 2D). As a result, "bubble" does not occur in the buried oxide film 2, and a trench 7 having a clean shape is completed.
[0022]
Next, the inner wall surface of the trench 7 is subjected to wet thermal oxidation to form a side wall oxide film 8 for insulating isolation (see FIG. 3A). At this time, the Si ₃ N ₄ film 5 formed in FIG. 1A serves as an oxidation mask, and no oxide film is formed on the substrate surface. Next, polycrystalline silicon 9 for burying is deposited by a method having good covering properties such as LP-CVD (see FIG. 3B), and unnecessary polycrystalline silicon on the surface of the substrate except for the inside of the trench 7 is formed by a method such as etch-back. The crystalline silicon 9 is removed (see FIG. 3C). Finally, a cap oxide film 10 is formed on the trench 7 by oxidizing again using the Si ₃ N ₄ film 5 as a mask (see FIG. 3D), and the Si ₃ N ₄ film 5 is formed as necessary. Then, the trench isolation structure is completed.
[0023]
According to the steps of this embodiment, when the SiO ₂ film 6 on the substrate surface is removed by etching, the bottom of the trench 7 is covered with the resist 16 and the buried oxide film 2 is not exposed to the etchant. Therefore, "buried" does not occur in the buried oxide film 2, and when a filling material such as polycrystalline silicon 9 is filled, generation of voids under the trench 7 is prevented. Further, according to this step, it is not necessary to polish the SiO ₂ film 6 and the polycrystalline silicon 9 at the same time, so that the process is simplified and the cost is reduced. Further, the Si ₃ N ₄ film 5 left after the cap oxidation can be used as an oxidation mask at the time of LOCOS formation.
[Brief description of the drawings]
FIG. 1 is a process chart until a trench 7 is formed according to an embodiment of the present invention.
FIG. 2 is a process diagram after removing a SiO ₂ oxide film 6 on a substrate surface after forming a trench according to an embodiment of the present invention.
FIG. 3 is a process chart from formation of a sidewall oxide film 8 to completion of a trench isolation structure according to one embodiment of the present invention.
FIG. 4 is a process chart showing a process up to completion of a trench element isolation structure according to Prior Art 1.
FIG. 5 is a process chart up to the completion of a trench element isolation structure according to Prior Art 2.
[Explanation of symbols]
In the drawing, 1 is a support substrate of an SOI substrate, 2 is a buried oxide film of the SOI substrate, 3 is an SOI layer of the SOI substrate, 4 is a pad oxide film, 5 is a silicon nitride film (Si ₃ N ₄ film), and 6 is silicon An oxide film (SiO ₂ film), 7 is a trench, 8 is a side wall oxide film, 9 is a polycrystalline silicon, 10 is a cap oxide film, 11 is a void, 12 is “hole”, 13, 15, and 16 are resists. , 14 indicate openings.

Claims

After forming an oxide film such as a pad oxide film, a silicon nitride film, and a silicon oxide film on the surface of the SOI layer of the SOI substrate, an opening reaching the SOI layer is formed using a resist as a mask, and then the silicon oxide film is used as a mask to form the opening. A trench is formed in the opening to reach the buried oxide film of the SOI substrate, an insulating side wall oxide film is formed on the inner wall surface of the trench, and then a filling material such as polycrystalline silicon is filled to form a trench element isolation structure. A step of applying a positive resist so as to cover the surface of the silicon oxide film on the surface of the SOI substrate and the bottom of the formed trench after the formation of the trench; Exposing, developing, and removing only the resist applied on the silicon oxide film, and exposing the resist by the process. A step of etching and removing the silicon oxide film, and a step of removing a resist remaining on the bottom of the trench after the step, and thereafter moving to formation of a sidewall oxide film on the inner wall surface of the trench. Device manufacturing method.