JP2004153987A - 多パルスｈｖｄｃシステム - Google Patents
多パルスｈｖｄｃシステム Download PDFInfo
- Publication number
- JP2004153987A JP2004153987A JP2002371010A JP2002371010A JP2004153987A JP 2004153987 A JP2004153987 A JP 2004153987A JP 2002371010 A JP2002371010 A JP 2002371010A JP 2002371010 A JP2002371010 A JP 2002371010A JP 2004153987 A JP2004153987 A JP 2004153987A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- thyristor
- hvdc system
- valve
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/26—Arrangements for eliminating or reducing asymmetry in polyphase networks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/19—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only arranged for operation in series, e.g. for voltage multiplication
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/36—Arrangements for transfer of electric power between ac networks via a high-tension dc link
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
【課題】従来の１２パルスサイリスタＨＶＤＣシステムに２つのサイリスタのみを追加して２４パルスサイリスタＨＶＤＣシステムを具現でき、これに１つを追加する毎に１２パルスのサイリスタスタックを追加することと同様な動作を得ることができる補助回路を用いた多パルスＨＶＤＣシステムを提供する。
【解決手段】このため本発明は、△−△−Ｙ変圧器に上側サイリスタコンバータ１２と下側サイリスタコンバータ１３とが設けられ、この上側サイリスタコンバータ１２と下側サイリスタコンバータ１３間に、２つの電流平滑用リアクタ３９と直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器に接続された２つのサイリスタ３２、３３：Ｔ２、Ｔ１が設けられることを特徴とする。
【選択図】 図５
【解決手段】このため本発明は、△−△−Ｙ変圧器に上側サイリスタコンバータ１２と下側サイリスタコンバータ１３とが設けられ、この上側サイリスタコンバータ１２と下側サイリスタコンバータ１３間に、２つの電流平滑用リアクタ３９と直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器に接続された２つのサイリスタ３２、３３：Ｔ２、Ｔ１が設けられることを特徴とする。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は、従来の１２パルスサイリスタ直流送電システム（以下、ＨＶＤＣシステムと称する）において、サイリスタ補助回路を追加することによって、サイリスタスタックを追加的に用いなくても、サイリスタの個数を最小化し、かつ２４パルス／３６パルス／４８パルスコンバータのような多パルスサイリスタＨＶＤＣシステムを有することを特徴とする補助回路を用いた多パルスＨＶＤＣシステムに関する。
【０００２】
【従来の技術】
発電機から出力されるＡＣ電圧及び電流は、低電圧・大電流であるため、電力伝送時に、大電流による導体の損失が発生する。このため高圧または超高圧の変圧器を用いて高電圧を保持しながら低電流の形態で、長距離電力送電をしている。しかし、このようなＡＣ電力伝送は、送電線と地面間の容量性負荷及び送電線に存在するインダクタンスのため、長距離送電時において制約がある。
大容量のサイリスタが開発されＡＣをＤＣに変換できる技術が開発され、これまで技術的に不可能であった直流伝送が可能となった。この直流送電方式は、位相制御を行うサイリスタを有しているので、必ず高調波の問題を伴う。すなわち、サイリスタコンバータのスイッチング動作により入力電流と出力電圧にコンバータのパルス数と関連する高調波成分が発生するようになる。コンバータのパルス数をＰとすれば、入力電流にはＰｎ±１（ｎは正の整数）の高調波が発生し、出力電圧にはＰｎの高調波が発生する。
【０００３】
従って、高調波を低減するための方法としては、サイリスタのパルス数を高める方法と、ＡＣ側に高調波フィルタを挿入する方法、及びＩＧＢＴ（Ｉｎｓｕｌａｔｏｒ Ｇａｔｅ Ｂｉｐｏｌａ Ｔｒａｎｓｉｓｔｅｒ）やＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）のように自己消弧能力を有している素子を用いて高調波問題を原則的に除去する方法などが挙げられる。この中で、ＩＧＢＴやＧＴＯを用いた自己消弧型ＨＶＤＣシステムは、まだ技術的な検証が終わっていないので、実用化するには多くの問題がある。さらに、サイリスタのパルス数を高める方法とＡＣ側に追加的に高調波フィルタを挿入する方法においては、経済的な面を考慮してサイリスタのパルスを１２パルスとし、ＡＣ側に高調波フィルタを挿入する方法でシステムを構成することが一般的である。たとえば、サイリスタのパルス数を１２パルス以上とする場合には、高調波が減って高調波フィルタの容量が減る利点があるが、追加的にサイリスタスタックを追加しなければないので、経済的ではない。
【０００４】
図６は、従来のサイリスタを用いた直流送電システムを示す回路図で、ＨＶＤＣシステムは、サイリスタのような自然消弧方式素子を使用しているので、一般的にサイリスタコンバータ１２、１３のような６パルスサイリスタスタックを基本としており、さらに追加的にＹ巻線変圧器に３０度遅れる△巻線変圧器の６パルスサイリスタスタックを直列に接続してＨＶＤＣシステムのパルス数を高めることによって、ＡＣ側の電流高調波及びＤＣ側の電圧高調波を減らす方法を採っている。
このような従来のＨＶＤＣシステムは、高調波成分のため低次高周波を減らす低次高調波フィルタ１７と、高次高調波フィルタ１７をＡＣ側に接続する必要がある。さらに、他のＹ−△変圧器を用いずに、△−△−Ｙ変圧器１１を用いて１次側がＹ結線、２次側がＹ−△変圧器を用いるようにする方法を基本としており、サイリスタ方式のＨＶＤＣシステムが定電流システムであるので、ＤＣ出力端に他のリアクタ１５を必要としている。
【０００５】
図７は、従来の１２パルスサイリスタＨＶＤＣシステムの制御部を示すブロック図で、指令部２１と、検出部２７と、検出された信号のノイズを除去するノイズフィルタ２６と、指令信号と検出された信号とを比較して誤差信号を算出する加算器２２とを備えている。誤差信号はこの誤差信号を増幅する比例制御器（Ｋ）２３と誤差信号を積分する積分器２４を経て比較器２５に入力される。
一方、サイリスタＨＶＤＣシステムは、高調波の影響を減らすために等間隔信号でサイリスタを駆動させることを基本原理としているので、系統の周波数に同期される部分はランプ発生器（Ｒａｍｐ Ｇｅｎｅｒａｔｏｒ）２８で、このランプ発生器２８の出力は系統の周波数と一致するデジタル鋸波として、この値がサンプリング／ホルダ（Ｓ／Ｈ）２９を経由してフィルタリング回路（１／（１＋ＳＴ））３０に入力されることにより、このフィルタリング回路３０の出力信号から一定のＤＣ値が発生する。
この値を、ランプ発生器２８から出力される鋸波と加算器２１’にて比較すれば、加算器２１’の出力値は逆鋸波の波形で発生する。次にこの逆鋸波の波形と積分器（１／Ｓ）２４から出力される誤差値とを比較器２５にて比較して、逆鋸波の大きさと誤差値とが合う点でサイリスタの点弧パルスが発生するようにする。
このとき発生するパルスは、１２個のサイリスタを点弧する場合には１２パルスとなり、６つのサイリスタを点弧する場合には６パルスとなる。図６のような方法でサイリスタのパルス数を高めようとする場合には、サイリスタのスタック数を直列に接続しなければならない。
【０００６】
図８は、従来の２４パルスサイリスタＨＶＤＣシステムを示す回路図で、２４パルスサイリスタＨＶＤＣシステムは、図６に示す１２パルスサイリスタ回路に直列に１２パルスサイリスタを追加したものである。これは、△−Ｙ−△変圧器１１’の１２パルス回路と、△−△−Ｙ変圧器１１の１２パルス回路とを組み合わせたものである。このような方法は、サイリスタの個数が増加するほど経済的な面で好ましくない。さらに、△−Ｙ−△変圧器１１’には６パルスサイリスタスタックのコンバータ１２’、１３’が設けられ、△−△−Ｙ変圧器１１には６パルスサイリスタスタックのコンバータ１２、１３が夫々設けられている。
図９は、従来の補助回路を用いた２４パルスＨＶＤＣシステムを示す回路図で、図８に示す２４パルスサイリスタＨＶＤＣシステムの動作特性を有し、かつより少ない数のサイリスタ素子を用いることによって、システムの効率性を高めている。
【０００７】
【発明が解決しようとする課題】
すなわち、補助回路を用いた２４パルスＨＶＤＣシステムの原理は、図６に示すように１２パルス回路において、電流を逆注入する補助回路を用いてサイリスタ出力電流ｉ１を加減することによって、２４パルス動作をすることと同様な効果を有する補助回路を追加した２４パルスＨＶＤＣシステムを具現することである。従って、従来の１２パルスサイリスタＨＶＤＣシステムに電流逆注入用補助回路を追加して２４パルスサイリスタＨＶＤＣシステムを行うことは、建設製造費用面で非経済的であった。
本発明は、かかる課題に鑑み、従来の１２パルスサイリスタＨＶＤＣシステムに２つのサイリスタのみを追加して２４パルスサイリスタＨＶＤＣシステムを具現でき、これに１つを追加する毎に１２パルスのサイリスタスタックを追加することと同様な動作を得ることができる補助回路を用いた多パルスＨＶＤＣシステムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項１は、前記の目的を達成するために本発明は、△−△−Ｙ変圧器１１に上側サイリスタコンバータ１２と下側サイリスタコンバータ１３とが設けられ、この上側サイリスタコンバータ１２と下側サイリスタコンバータ１３間に、２つの電流平滑用リアクタ３９と直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器に接続された２つのサイリスタ（Ｔ２、Ｔ１）３２、３３が設けられることを特徴としている。
請求項２は、前記補助回路は、点弧パルスを発生する点弧パルス発生器と、該点弧パルス発生器からのパルスから偶数と奇数パルスに選択する偶数／奇数選択器と、Ｙバルブ用パルスを発生するＹバルブ用パルス発生器と、△バルブ用パルスを発生する△バルブ用パルス発生器と、前記各バルブ用パルス発生器から発生されたパルスをラッチするラッチ回路と、を備え、前記Ｙバルブ用パルス発生器及び△バルブ用パルス発生器から発生されるパルスにより前記２つのサイリスタを交番的にゲーティングすることを特徴とする。
【０００９】
請求項３は、前記偶数／奇数選択器により選択されたパルスから、前記Ｙバルブ用パルス発生器及び△バルブ用パルス発生器により信号を検出し、該信号の減殺を防ぐために前記ラッチ回路により前記２つのサイリスタをゲーティングすることを特徴とする。
請求項４は、前記複巻変圧器の中性点に更に１つのサイリスタを接続することにより、前記ＨＶＤＣシステムの入力電流波形が３６パルスサイリスタの動作を行うことを特徴とする。
請求項５は、前記複巻変圧器のタップに５つのサイリスタを接続することにより、前記ＨＶＤＣシステムの入力電流波形が６０パルスサイリスタの動作を行うことを特徴とする。
請求項６は、前記複巻変圧器のタップにサイリスタを１つずつ増加させる毎に、１２パルスサイリスタスタックを追加することと同様な機能を有することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は、本発明の実施例に係る補助回路を用いた２４パルスＨＶＤＣシステムを示す回路図で、図９に示す補助回路において２つの複巻変圧器を１つに減らし、かつサイリスタを２つに減らすことによって、２４パルスサイリスタＨＶＤＣシステムと同様な動作ができる構成を採っている。
△−△−Ｙ変圧器１１に上側サイリスタコンバータ１２と下側サイリスタコンバータ１３とが設けられ、この上側サイリスタコンバータ１２と下側サイリスタコンバータ１３間に、２つの電流平滑用リアクタ３９と直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器に接続された２つのサイリスタ（Ｔ２、Ｔ１）３２、３３が設けられる。
【００１１】
補助回路は、２つの電流平滑用リアクタ３９と、直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器３１に接続された２つのサイリスタ（Ｔ２、Ｔ１）３２、３３からなる。さらに、上側サイリスタコンバータ１２と下側サイリスタコンバータ１３の出力電圧は、位相角αに従って変わり、１２パルスの特性を有する。このとき、△−△−Ｙ変圧器１１の１次側電圧には上側サイリスタコンバータ１２と下側サイリスタコンバータ１３の出力電圧差の５０％がかかる。
前記△−△−Ｙ変圧器１１の１次側電圧のポジティブエッジ（Ｐｏｓｉｔｉｖｅ Ｅｄｇｅ）を各サイリスタ３２、３３の制御角β２とβ３の基準点とし、サイリスタ３２、３３のいずれか一方が常に出力電流を導通させるように制御する。これによって、変圧器３１の電圧が（＋）の時には、サイリスタ３３が順方向にバイアスされβ２で転流（Ｃｏｍｍｕｔａｔｉｏｎ）され出力電流Ｉ０を導通させ変圧器３１の１次側に正方向の電流を誘起させ、前記変圧器３１電圧が（−）の時には、サイリスタ３２が順方向にバイアスされβ３で出力電流を導通させ負方向の電流を誘起させる。このとき、電流Ｉ２は夫々のコンデンサ３８に二分して流れるようになり、夫々のコンバータ１２、１３の出力電流はＩ２により加減される電流となる。このような現象は、出力電流Ｉ０を変動させず上側サイリスタコンバータ１２と下側サイリスタコンバータ１３の電流を変形し、最終的に図６に示すように△−Ｙ−△変圧器の入力電流を変形して高調波がより一層減った、正弦波に近い電流を発生するようになる。
従って、図６に示すように、△−Ｙ−△変圧器の入力電流の高調波はサイリスタのパルス数によって決まり、パルス数が高くなれば高くなるほど高調波の含有率は低くなる。
【００１２】
図２は、図１に示す補助回路の制御器を示すブロック図で、補助回路の役割は変圧器の２次Ｙ結線の６パルスサイリスタの出力電流と、変圧器の２次△結線の６パルスサイリスタの出力電流とを交番的に変形してＨＶＤＣシステムの入力電流波形を改善することである。
従って、補助回路の制御パルスは、１２パルスサイリスタ回路のスイッチングシークエンスと一致させなければならないので、図１に示すサイリスタＴ１は、ＨＶＤＣシステムの結線変圧器に接続されたサイリスタのバルブを制御し、サイリスタＴ２は、ＨＶＤＣシステムの△結線変圧器に接続されたサイリスタのバルブを制御する。
図２の動作について説明すると、図７と同様に、点弧パルス４１、すなわち１２パルスを入力され、偶数／奇数パルス選択器４２によりＹバルブ用６パルスと△バルブ用６パルスを選択し、次に、選択されたパルスからＹバルブ用パルス発生器４３と△バルブ用パルス発生器４４により信号を検出し、この信号の減殺を防ぐためにラッチ回路４５、４６により図１に示したＴ１バルブとＴ２バルブをゲーティングする。
【００１３】
図３は、図１に示す補助回路を変形した回路図で、図１に示す補助回路における変圧器の中性点にサイリスタ（Ｔ４）を接続したものである。△−△−Ｙ変圧器１１に上側サイリスタコンバータ１２と下側サイリスタコンバータ１３が設けられ、この上側サイリスタコンバータ１２と下側サイリスタコンバータ１３間に、２つの電流平滑用リアクタ３９と直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器３１に接続された２つのサイリスタＴ３、Ｔ５が設けられ、前記複巻変圧器３１の中性点にサイリスタＴ４が接続されている。
従って、図１に示す補助回路のサイリスタが、常にポジティブ動作とネガティブ動作を繰り返すのに比べ、図３に示す補助回路は、サイリスタＴ３がポジティブ動作をし、サイリスタＴ４が０Ｖ動作、そしてサイリスタＴ５がネガティブ動作をすることによって、ＨＶＤＣシステムの入力電流波形が３６パルスサイリスタの動作をすることを特徴とする。
【００１４】
図４は、図３に示す補助回路の点弧信号を作る制御器を示すブロック図で、図７に示す１２パルス制御器と並列に２４パルス発生器を追加して２４パルス発生器から発生したパルスをシークエンサ５０により、図３に示したサイリスタを点弧する。
このとき、シークエンサ５０の役割は、図３に示すサイリスタの点弧順番がＴ３−Ｔ４−Ｔ５−Ｔ５−Ｔ４−Ｔ３−Ｔ３−Ｔ４−Ｔ５で繰り返すようにすることである。
【００１５】
図５は、図１に示す補助回路にサイリスタを３つ追加した回路図で、この場合は、補助回路のサイリスタ５１がポジティブ動作、サイリスタ５２が１／２ポジティブ動作、サイリスタ５３が０Ｖ動作、サイリスタ５４が１／２ネガティブ動作、そしてサイリスタ５５がネガティブ動作を夫々行う。このときのＨＶＤＣシステムの動作は６０パルスサイリスタのシステムと同様な動作をするシステムとなる。
図３と図５のように継続的にサイリスタを追加する場合には、図１を基準として追加的に１つのサイリスタを補助回路に追加する場合に、１２パルスサイリスタスタックを追加することと同様な動作が行われる。このような動作特性は理論的に無限にサイリスタを追加できる長所を有している。
【００１６】
【発明の効果】
以上説明したように、本発明によれば、従来の１２パルスサイリスタＨＶＤＣシステムに２つのサイリスタのみを追加して２４パルスサイリスタＨＶＤＣシステムを具現することができ、これに１つを追加する毎に１２パルスサイリスタスタックを追加することと同様な動作が得られるので、理論的に無限にサイリスタを追加できる、補助回路を用いた多パルスＨＶＤＣシステムを提供でき、建設費用面で非常に経済的である。
本発明は、補助回路を用いた多−パルスＨＶＤＣシステムに係る技術思想を図面に基づいて説明しているが、これは本発明の最も良好な実施例を例示的に説明したものに過ぎず、本発明を限定するものではない。本発明は、この技術分野における通常の知識を有する者であれば、本発明の技術思想のカテゴリを離れない範囲内で様々な変形及び模倣が可能であることは明らかな事実である。
【図面の簡単な説明】
【図１】本発明の実施例に係る補助回路を用いた２４パルスＨＶＤＣシステムを示す回路図である。
【図２】図１に示す補助回路の制御器を示すブロック図である。
【図３】図１に示す補助回路を変形した回路図である。
【図４】図３に示す補助回路の点弧信号を作る制御器を示すブロック図である。
【図５】図１に示す補助回路にサイリスタを３つ追加した回路図である。
【図６】従来のサイリスタを用いた直流送電システムを示す回路図である。
【図７】従来の１２パルスサイリスタＨＶＤＣシステムの制御部を示すブロック図である。
【図８】従来の２４パルスサイリスタＨＶＤＣシステムの制御部を示すブロック図である。
【図９】従来の補助回路を用いた２４パルスＨＶＤＣ回路システムを示す回路図である。
【符号の説明】
１１：△−△−Ｙ変圧器
１２、１３：サイリスタコンバータ
１７：高次高調波フィルタ
３１：変圧器
３２、３３：サイリスタ
３８：コンデンサ
３９：リアクタ
【発明の属する技術分野】
本発明は、従来の１２パルスサイリスタ直流送電システム（以下、ＨＶＤＣシステムと称する）において、サイリスタ補助回路を追加することによって、サイリスタスタックを追加的に用いなくても、サイリスタの個数を最小化し、かつ２４パルス／３６パルス／４８パルスコンバータのような多パルスサイリスタＨＶＤＣシステムを有することを特徴とする補助回路を用いた多パルスＨＶＤＣシステムに関する。
【０００２】
【従来の技術】
発電機から出力されるＡＣ電圧及び電流は、低電圧・大電流であるため、電力伝送時に、大電流による導体の損失が発生する。このため高圧または超高圧の変圧器を用いて高電圧を保持しながら低電流の形態で、長距離電力送電をしている。しかし、このようなＡＣ電力伝送は、送電線と地面間の容量性負荷及び送電線に存在するインダクタンスのため、長距離送電時において制約がある。
大容量のサイリスタが開発されＡＣをＤＣに変換できる技術が開発され、これまで技術的に不可能であった直流伝送が可能となった。この直流送電方式は、位相制御を行うサイリスタを有しているので、必ず高調波の問題を伴う。すなわち、サイリスタコンバータのスイッチング動作により入力電流と出力電圧にコンバータのパルス数と関連する高調波成分が発生するようになる。コンバータのパルス数をＰとすれば、入力電流にはＰｎ±１（ｎは正の整数）の高調波が発生し、出力電圧にはＰｎの高調波が発生する。
【０００３】
従って、高調波を低減するための方法としては、サイリスタのパルス数を高める方法と、ＡＣ側に高調波フィルタを挿入する方法、及びＩＧＢＴ（Ｉｎｓｕｌａｔｏｒ Ｇａｔｅ Ｂｉｐｏｌａ Ｔｒａｎｓｉｓｔｅｒ）やＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）のように自己消弧能力を有している素子を用いて高調波問題を原則的に除去する方法などが挙げられる。この中で、ＩＧＢＴやＧＴＯを用いた自己消弧型ＨＶＤＣシステムは、まだ技術的な検証が終わっていないので、実用化するには多くの問題がある。さらに、サイリスタのパルス数を高める方法とＡＣ側に追加的に高調波フィルタを挿入する方法においては、経済的な面を考慮してサイリスタのパルスを１２パルスとし、ＡＣ側に高調波フィルタを挿入する方法でシステムを構成することが一般的である。たとえば、サイリスタのパルス数を１２パルス以上とする場合には、高調波が減って高調波フィルタの容量が減る利点があるが、追加的にサイリスタスタックを追加しなければないので、経済的ではない。
【０００４】
図６は、従来のサイリスタを用いた直流送電システムを示す回路図で、ＨＶＤＣシステムは、サイリスタのような自然消弧方式素子を使用しているので、一般的にサイリスタコンバータ１２、１３のような６パルスサイリスタスタックを基本としており、さらに追加的にＹ巻線変圧器に３０度遅れる△巻線変圧器の６パルスサイリスタスタックを直列に接続してＨＶＤＣシステムのパルス数を高めることによって、ＡＣ側の電流高調波及びＤＣ側の電圧高調波を減らす方法を採っている。
このような従来のＨＶＤＣシステムは、高調波成分のため低次高周波を減らす低次高調波フィルタ１７と、高次高調波フィルタ１７をＡＣ側に接続する必要がある。さらに、他のＹ−△変圧器を用いずに、△−△−Ｙ変圧器１１を用いて１次側がＹ結線、２次側がＹ−△変圧器を用いるようにする方法を基本としており、サイリスタ方式のＨＶＤＣシステムが定電流システムであるので、ＤＣ出力端に他のリアクタ１５を必要としている。
【０００５】
図７は、従来の１２パルスサイリスタＨＶＤＣシステムの制御部を示すブロック図で、指令部２１と、検出部２７と、検出された信号のノイズを除去するノイズフィルタ２６と、指令信号と検出された信号とを比較して誤差信号を算出する加算器２２とを備えている。誤差信号はこの誤差信号を増幅する比例制御器（Ｋ）２３と誤差信号を積分する積分器２４を経て比較器２５に入力される。
一方、サイリスタＨＶＤＣシステムは、高調波の影響を減らすために等間隔信号でサイリスタを駆動させることを基本原理としているので、系統の周波数に同期される部分はランプ発生器（Ｒａｍｐ Ｇｅｎｅｒａｔｏｒ）２８で、このランプ発生器２８の出力は系統の周波数と一致するデジタル鋸波として、この値がサンプリング／ホルダ（Ｓ／Ｈ）２９を経由してフィルタリング回路（１／（１＋ＳＴ））３０に入力されることにより、このフィルタリング回路３０の出力信号から一定のＤＣ値が発生する。
この値を、ランプ発生器２８から出力される鋸波と加算器２１’にて比較すれば、加算器２１’の出力値は逆鋸波の波形で発生する。次にこの逆鋸波の波形と積分器（１／Ｓ）２４から出力される誤差値とを比較器２５にて比較して、逆鋸波の大きさと誤差値とが合う点でサイリスタの点弧パルスが発生するようにする。
このとき発生するパルスは、１２個のサイリスタを点弧する場合には１２パルスとなり、６つのサイリスタを点弧する場合には６パルスとなる。図６のような方法でサイリスタのパルス数を高めようとする場合には、サイリスタのスタック数を直列に接続しなければならない。
【０００６】
図８は、従来の２４パルスサイリスタＨＶＤＣシステムを示す回路図で、２４パルスサイリスタＨＶＤＣシステムは、図６に示す１２パルスサイリスタ回路に直列に１２パルスサイリスタを追加したものである。これは、△−Ｙ−△変圧器１１’の１２パルス回路と、△−△−Ｙ変圧器１１の１２パルス回路とを組み合わせたものである。このような方法は、サイリスタの個数が増加するほど経済的な面で好ましくない。さらに、△−Ｙ−△変圧器１１’には６パルスサイリスタスタックのコンバータ１２’、１３’が設けられ、△−△−Ｙ変圧器１１には６パルスサイリスタスタックのコンバータ１２、１３が夫々設けられている。
図９は、従来の補助回路を用いた２４パルスＨＶＤＣシステムを示す回路図で、図８に示す２４パルスサイリスタＨＶＤＣシステムの動作特性を有し、かつより少ない数のサイリスタ素子を用いることによって、システムの効率性を高めている。
【０００７】
【発明が解決しようとする課題】
すなわち、補助回路を用いた２４パルスＨＶＤＣシステムの原理は、図６に示すように１２パルス回路において、電流を逆注入する補助回路を用いてサイリスタ出力電流ｉ１を加減することによって、２４パルス動作をすることと同様な効果を有する補助回路を追加した２４パルスＨＶＤＣシステムを具現することである。従って、従来の１２パルスサイリスタＨＶＤＣシステムに電流逆注入用補助回路を追加して２４パルスサイリスタＨＶＤＣシステムを行うことは、建設製造費用面で非経済的であった。
本発明は、かかる課題に鑑み、従来の１２パルスサイリスタＨＶＤＣシステムに２つのサイリスタのみを追加して２４パルスサイリスタＨＶＤＣシステムを具現でき、これに１つを追加する毎に１２パルスのサイリスタスタックを追加することと同様な動作を得ることができる補助回路を用いた多パルスＨＶＤＣシステムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項１は、前記の目的を達成するために本発明は、△−△−Ｙ変圧器１１に上側サイリスタコンバータ１２と下側サイリスタコンバータ１３とが設けられ、この上側サイリスタコンバータ１２と下側サイリスタコンバータ１３間に、２つの電流平滑用リアクタ３９と直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器に接続された２つのサイリスタ（Ｔ２、Ｔ１）３２、３３が設けられることを特徴としている。
請求項２は、前記補助回路は、点弧パルスを発生する点弧パルス発生器と、該点弧パルス発生器からのパルスから偶数と奇数パルスに選択する偶数／奇数選択器と、Ｙバルブ用パルスを発生するＹバルブ用パルス発生器と、△バルブ用パルスを発生する△バルブ用パルス発生器と、前記各バルブ用パルス発生器から発生されたパルスをラッチするラッチ回路と、を備え、前記Ｙバルブ用パルス発生器及び△バルブ用パルス発生器から発生されるパルスにより前記２つのサイリスタを交番的にゲーティングすることを特徴とする。
【０００９】
請求項３は、前記偶数／奇数選択器により選択されたパルスから、前記Ｙバルブ用パルス発生器及び△バルブ用パルス発生器により信号を検出し、該信号の減殺を防ぐために前記ラッチ回路により前記２つのサイリスタをゲーティングすることを特徴とする。
請求項４は、前記複巻変圧器の中性点に更に１つのサイリスタを接続することにより、前記ＨＶＤＣシステムの入力電流波形が３６パルスサイリスタの動作を行うことを特徴とする。
請求項５は、前記複巻変圧器のタップに５つのサイリスタを接続することにより、前記ＨＶＤＣシステムの入力電流波形が６０パルスサイリスタの動作を行うことを特徴とする。
請求項６は、前記複巻変圧器のタップにサイリスタを１つずつ増加させる毎に、１２パルスサイリスタスタックを追加することと同様な機能を有することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は、本発明の実施例に係る補助回路を用いた２４パルスＨＶＤＣシステムを示す回路図で、図９に示す補助回路において２つの複巻変圧器を１つに減らし、かつサイリスタを２つに減らすことによって、２４パルスサイリスタＨＶＤＣシステムと同様な動作ができる構成を採っている。
△−△−Ｙ変圧器１１に上側サイリスタコンバータ１２と下側サイリスタコンバータ１３とが設けられ、この上側サイリスタコンバータ１２と下側サイリスタコンバータ１３間に、２つの電流平滑用リアクタ３９と直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器に接続された２つのサイリスタ（Ｔ２、Ｔ１）３２、３３が設けられる。
【００１１】
補助回路は、２つの電流平滑用リアクタ３９と、直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器３１に接続された２つのサイリスタ（Ｔ２、Ｔ１）３２、３３からなる。さらに、上側サイリスタコンバータ１２と下側サイリスタコンバータ１３の出力電圧は、位相角αに従って変わり、１２パルスの特性を有する。このとき、△−△−Ｙ変圧器１１の１次側電圧には上側サイリスタコンバータ１２と下側サイリスタコンバータ１３の出力電圧差の５０％がかかる。
前記△−△−Ｙ変圧器１１の１次側電圧のポジティブエッジ（Ｐｏｓｉｔｉｖｅ Ｅｄｇｅ）を各サイリスタ３２、３３の制御角β２とβ３の基準点とし、サイリスタ３２、３３のいずれか一方が常に出力電流を導通させるように制御する。これによって、変圧器３１の電圧が（＋）の時には、サイリスタ３３が順方向にバイアスされβ２で転流（Ｃｏｍｍｕｔａｔｉｏｎ）され出力電流Ｉ０を導通させ変圧器３１の１次側に正方向の電流を誘起させ、前記変圧器３１電圧が（−）の時には、サイリスタ３２が順方向にバイアスされβ３で出力電流を導通させ負方向の電流を誘起させる。このとき、電流Ｉ２は夫々のコンデンサ３８に二分して流れるようになり、夫々のコンバータ１２、１３の出力電流はＩ２により加減される電流となる。このような現象は、出力電流Ｉ０を変動させず上側サイリスタコンバータ１２と下側サイリスタコンバータ１３の電流を変形し、最終的に図６に示すように△−Ｙ−△変圧器の入力電流を変形して高調波がより一層減った、正弦波に近い電流を発生するようになる。
従って、図６に示すように、△−Ｙ−△変圧器の入力電流の高調波はサイリスタのパルス数によって決まり、パルス数が高くなれば高くなるほど高調波の含有率は低くなる。
【００１２】
図２は、図１に示す補助回路の制御器を示すブロック図で、補助回路の役割は変圧器の２次Ｙ結線の６パルスサイリスタの出力電流と、変圧器の２次△結線の６パルスサイリスタの出力電流とを交番的に変形してＨＶＤＣシステムの入力電流波形を改善することである。
従って、補助回路の制御パルスは、１２パルスサイリスタ回路のスイッチングシークエンスと一致させなければならないので、図１に示すサイリスタＴ１は、ＨＶＤＣシステムの結線変圧器に接続されたサイリスタのバルブを制御し、サイリスタＴ２は、ＨＶＤＣシステムの△結線変圧器に接続されたサイリスタのバルブを制御する。
図２の動作について説明すると、図７と同様に、点弧パルス４１、すなわち１２パルスを入力され、偶数／奇数パルス選択器４２によりＹバルブ用６パルスと△バルブ用６パルスを選択し、次に、選択されたパルスからＹバルブ用パルス発生器４３と△バルブ用パルス発生器４４により信号を検出し、この信号の減殺を防ぐためにラッチ回路４５、４６により図１に示したＴ１バルブとＴ２バルブをゲーティングする。
【００１３】
図３は、図１に示す補助回路を変形した回路図で、図１に示す補助回路における変圧器の中性点にサイリスタ（Ｔ４）を接続したものである。△−△−Ｙ変圧器１１に上側サイリスタコンバータ１２と下側サイリスタコンバータ１３が設けられ、この上側サイリスタコンバータ１２と下側サイリスタコンバータ１３間に、２つの電流平滑用リアクタ３９と直流電圧分割用コンデンサ３８、並びに１つの複巻変圧器３１に接続された２つのサイリスタＴ３、Ｔ５が設けられ、前記複巻変圧器３１の中性点にサイリスタＴ４が接続されている。
従って、図１に示す補助回路のサイリスタが、常にポジティブ動作とネガティブ動作を繰り返すのに比べ、図３に示す補助回路は、サイリスタＴ３がポジティブ動作をし、サイリスタＴ４が０Ｖ動作、そしてサイリスタＴ５がネガティブ動作をすることによって、ＨＶＤＣシステムの入力電流波形が３６パルスサイリスタの動作をすることを特徴とする。
【００１４】
図４は、図３に示す補助回路の点弧信号を作る制御器を示すブロック図で、図７に示す１２パルス制御器と並列に２４パルス発生器を追加して２４パルス発生器から発生したパルスをシークエンサ５０により、図３に示したサイリスタを点弧する。
このとき、シークエンサ５０の役割は、図３に示すサイリスタの点弧順番がＴ３−Ｔ４−Ｔ５−Ｔ５−Ｔ４−Ｔ３−Ｔ３−Ｔ４−Ｔ５で繰り返すようにすることである。
【００１５】
図５は、図１に示す補助回路にサイリスタを３つ追加した回路図で、この場合は、補助回路のサイリスタ５１がポジティブ動作、サイリスタ５２が１／２ポジティブ動作、サイリスタ５３が０Ｖ動作、サイリスタ５４が１／２ネガティブ動作、そしてサイリスタ５５がネガティブ動作を夫々行う。このときのＨＶＤＣシステムの動作は６０パルスサイリスタのシステムと同様な動作をするシステムとなる。
図３と図５のように継続的にサイリスタを追加する場合には、図１を基準として追加的に１つのサイリスタを補助回路に追加する場合に、１２パルスサイリスタスタックを追加することと同様な動作が行われる。このような動作特性は理論的に無限にサイリスタを追加できる長所を有している。
【００１６】
【発明の効果】
以上説明したように、本発明によれば、従来の１２パルスサイリスタＨＶＤＣシステムに２つのサイリスタのみを追加して２４パルスサイリスタＨＶＤＣシステムを具現することができ、これに１つを追加する毎に１２パルスサイリスタスタックを追加することと同様な動作が得られるので、理論的に無限にサイリスタを追加できる、補助回路を用いた多パルスＨＶＤＣシステムを提供でき、建設費用面で非常に経済的である。
本発明は、補助回路を用いた多−パルスＨＶＤＣシステムに係る技術思想を図面に基づいて説明しているが、これは本発明の最も良好な実施例を例示的に説明したものに過ぎず、本発明を限定するものではない。本発明は、この技術分野における通常の知識を有する者であれば、本発明の技術思想のカテゴリを離れない範囲内で様々な変形及び模倣が可能であることは明らかな事実である。
【図面の簡単な説明】
【図１】本発明の実施例に係る補助回路を用いた２４パルスＨＶＤＣシステムを示す回路図である。
【図２】図１に示す補助回路の制御器を示すブロック図である。
【図３】図１に示す補助回路を変形した回路図である。
【図４】図３に示す補助回路の点弧信号を作る制御器を示すブロック図である。
【図５】図１に示す補助回路にサイリスタを３つ追加した回路図である。
【図６】従来のサイリスタを用いた直流送電システムを示す回路図である。
【図７】従来の１２パルスサイリスタＨＶＤＣシステムの制御部を示すブロック図である。
【図８】従来の２４パルスサイリスタＨＶＤＣシステムの制御部を示すブロック図である。
【図９】従来の補助回路を用いた２４パルスＨＶＤＣ回路システムを示す回路図である。
【符号の説明】
１１：△−△−Ｙ変圧器
１２、１３：サイリスタコンバータ
１７：高次高調波フィルタ
３１：変圧器
３２、３３：サイリスタ
３８：コンデンサ
３９：リアクタ
Claims (6)
- △−△−Ｙ変圧器に上側サイリスタコンバータと、下側サイリスタコンバータと、補助回路と、を備えた多パルスＨＶＤＣシステムであって、
前記補助回路は、前記上側サイリスタコンバータ及び下側サイリスタコンバータ間に、２つの電流平滑用リアクタと直流電圧分割用コンデンサ、ならびに１つの複巻変圧器に接続された２つのサイリスタを備えたことを特徴とする多パルスＨＶＤＣシステム。 - 前記補助回路は、点弧パルスを発生する点弧パルス発生器と、該点弧パルス発生器からのパルスから偶数と奇数パルスに選択する偶数／奇数選択器と、Ｙバルブ用パルスを発生するＹバルブ用パルス発生器と、△バルブ用パルスを発生する△バルブ用パルス発生器と、前記各バルブ用パルス発生器から発生されたパルスをラッチするラッチ回路と、を備え、
前記Ｙバルブ用パルス発生器及び△バルブ用パルス発生器から発生されるパルスにより前記２つのサイリスタを交番的にゲーティングすることを特徴とする請求項１に記載の多パルスＨＶＤＣシステム。 - 前記偶数／奇数選択器により選択されたパルスから、前記Ｙバルブ用パルス発生器及び△バルブ用パルス発生器により信号を検出し、該信号の減殺を防ぐために前記ラッチ回路により前記２つのサイリスタをゲーティングすることを特徴とする請求項２に記載の多パルスＨＶＤＣシステム。
- 前記複巻変圧器の中性点に更に１つのサイリスタを接続することにより、前記ＨＶＤＣシステムの入力電流波形が３６パルスサイリスタの動作を行うことを特徴とする請求項１に記載の多パルスＨＶＤＣシステム。
- 前記複巻変圧器のタップに５つのサイリスタを接続することにより、前記ＨＶＤＣシステムの入力電流波形が６０パルスサイリスタの動作を行うことを特徴とする請求項１に記載の多パルスＨＶＤＣシステム。
- 前記複巻変圧器のタップにサイリスタを１つずつ増加させる毎に、１２パルスサイリスタスタックを追加することと同様な機能を有することを特徴とする請求項１乃至５の何れか一項に記載の多パルスＨＶＤＣシステム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020066530A KR20040037857A (ko) | 2002-10-30 | 2002-10-30 | 보조회로를 이용한 다-펄스 ｈｖｄｃ 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153987A true JP2004153987A (ja) | 2004-05-27 |
| JP3631738B2 JP3631738B2 (ja) | 2005-03-23 |
Family
ID=32171549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002371010A Expired - Fee Related JP3631738B2 (ja) | 2002-10-30 | 2002-12-20 | 多パルスｈｖｄｃシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7061743B2 (ja) |
| JP (1) | JP3631738B2 (ja) |
| KR (1) | KR20040037857A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012509046A (ja) * | 2008-11-12 | 2012-04-12 | トランスオーシャン セドコ フォレックス ベンチャーズ リミテッド | 改良型ｄｃバス調節器 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442648C (zh) * | 2006-03-21 | 2008-12-10 | 四川大学 | 高压直流输电系统的混杂换流器 |
| WO2009110648A1 (en) * | 2008-03-06 | 2009-09-11 | Jun Sung Electronics Co., Ltd | Converter for hvdc |
| FR2932033B1 (fr) * | 2008-05-29 | 2012-12-28 | Areva T & D Sa | Circuit redresseur a forte puissance notamment pour electrolyse de l'aluminium |
| EP2302755B1 (en) * | 2009-09-29 | 2012-11-28 | OpenHydro IP Limited | An electrical power conversion system and method |
| CN102082432B (zh) * | 2010-12-09 | 2014-05-28 | 国家电网公司 | 级联换流站和级联多端高压直流输电系统 |
| CN102201749A (zh) * | 2011-06-28 | 2011-09-28 | 江苏华鹏变压器有限公司 | 三相48脉波整流变压器 |
| CN102664539B (zh) * | 2012-05-11 | 2014-10-15 | 国网技术学院 | 变拓扑晶闸管整流器 |
| CN103138592B (zh) * | 2013-03-15 | 2016-04-27 | 西安杰能电力科技股份有限公司 | 一种利用移相变压器改进的交交变频器系统 |
| CN103280955B (zh) * | 2013-06-06 | 2016-05-18 | 哈尔滨工业大学 | 双反星形晶闸管整流系统的直流侧谐波抑制系统与方法 |
| CN103532402A (zh) * | 2013-09-18 | 2014-01-22 | 四川英杰电气股份有限公司 | 一种电源配电系统及方法 |
| CN105207192B (zh) * | 2014-06-24 | 2018-05-22 | 南京南瑞继保电气有限公司 | 一种直流输电闭环电流控制反馈方法和装置 |
| CN105703481B (zh) * | 2016-03-03 | 2018-03-30 | 南京南瑞继保电气有限公司 | 一种换流阀均压状态一致性统计方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535950B2 (ja) * | 1973-10-30 | 1980-09-17 | ||
| JPS552312A (en) * | 1978-06-20 | 1980-01-09 | Fuji Electric Co Ltd | Special power source device |
| JPS5579676A (en) * | 1978-12-13 | 1980-06-16 | Toshiba Corp | Harmonic filter for electric power |
| JPH0640742B2 (ja) * | 1986-05-19 | 1994-05-25 | 三菱電機株式会社 | コンバ−タ装置 |
| JP2561918B2 (ja) * | 1986-11-12 | 1996-12-11 | 三菱電機株式会社 | 変圧器多重インバータのｐｗｍ方法 |
| SE502858C2 (sv) * | 1994-07-04 | 1996-02-05 | Asea Brown Boveri | HVDC-överföring med fulltransformatorlös anslutning av strömriktaren till sitt växelspänningsnät |
| DE69728972T2 (de) * | 1996-05-29 | 2005-05-04 | Abb Ab | Transformator/reactor |
| DE19926979A1 (de) * | 1999-06-14 | 2001-01-04 | Siemens Ag | Spannungszwischenkreis-Umrichter |
| KR100346417B1 (ko) * | 2000-10-25 | 2002-08-01 | 한국전력공사 | 다-펄스 직류 송전 시스템 |
| KR100398616B1 (ko) * | 2001-04-19 | 2003-09-19 | 주식회사 베가파워 | 보조회로를 이용한 다펄스 싸이리스터 컨버팅 장치 |
-
2002
- 2002-10-30 KR KR1020020066530A patent/KR20040037857A/ko active Search and Examination
- 2002-12-20 JP JP2002371010A patent/JP3631738B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 US US10/342,486 patent/US7061743B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012509046A (ja) * | 2008-11-12 | 2012-04-12 | トランスオーシャン セドコ フォレックス ベンチャーズ リミテッド | 改良型ｄｃバス調節器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040085703A1 (en) | 2004-05-06 |
| US7061743B2 (en) | 2006-06-13 |
| JP3631738B2 (ja) | 2005-03-23 |
| KR20040037857A (ko) | 2004-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10326382B2 (en) | Modulation method for DC to DC converters | |
| US7148661B2 (en) | Multi-pulse converter circuits | |
| Jovcic | Bidirectional, high-power DC transformer | |
| US11962235B2 (en) | Modular multi-level DC/DC converter with current-shaping | |
| US7577007B2 (en) | Power converting apparatus | |
| US7659700B2 (en) | Charge-transfer apparatus and method | |
| Baiju et al. | A five-level inverter voltage space phasor generation for an open-end winding induction motor drive | |
| Oates et al. | The use of trapezoid waveforms within converters for HVDC | |
| JP3631738B2 (ja) | 多パルスｈｖｄｃシステム | |
| US5168437A (en) | Phase displaced, multiple inverter bridge circuits with waveform notching for harmonic elimination | |
| Liu et al. | A new STATCOM configuration using multi-level DC voltage reinjection for high power application | |
| WO2019238443A1 (en) | Voltage source converter generating at least two pulse trains using at least three voltage levels | |
| Thiyagarajan et al. | Simulation and analysis of novel extendable multilevel inverter topology | |
| US11437927B2 (en) | Voltage source converter generating a pulse train using two voltage levels | |
| Saied et al. | On three-phase six-switches voltage source inverter: A 150° conduction mode | |
| JP2004072864A (ja) | 電力変換装置 | |
| GB2383477A (en) | 12-pulse ac to dc converter with improved total harmonic distortion | |
| Das et al. | DC ripple reinjection: A review | |
| KR100346417B1 (ko) | 다-펄스 직류 송전 시스템 | |
| KR101224589B1 (ko) | 멀티레벨 인버터 | |
| KR100532059B1 (ko) | 전압 새그 및 스웰 발생 장치 | |
| CN110112947B (zh) | 级联h桥变换器耐受不对称电压暂降的单元个数设计方法 | |
| Graham | Non characteristic line harmonics of PWM AC-DC converters | |
| KR100398616B1 (ko) | 보조회로를 이용한 다펄스 싸이리스터 컨버팅 장치 | |
| Kumar et al. | Design and control of medium voltage induction motor drive with improved power quality |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040712 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041008 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3631738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |