JP2004147436A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP2004147436A JP2004147436A JP2002310163A JP2002310163A JP2004147436A JP 2004147436 A JP2004147436 A JP 2004147436A JP 2002310163 A JP2002310163 A JP 2002310163A JP 2002310163 A JP2002310163 A JP 2002310163A JP 2004147436 A JP2004147436 A JP 2004147436A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- control
- switch
- triangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】電流形プッシュ・プルＤＣ−ＤＣコンバータにおいて第１及び第２のスイッチの両方をオフ状態にすると、第１及び第２のスイッチに高い電圧が印加される。
【解決手段】一対の直流端子１ａ、１ｂ間に第１のインダクタＬ１ と１次巻線Ｎ１ の第１の部分Ｎ１ａとを介して第１のスイッチＱ１ を接続すると共に第１のインダクタＬ１ と１次巻線Ｎ１ の第２の部分Ｎ１ｂとを介して第２のスイッチＱ２ を接続する。２次巻線Ｎ２ に全波整流回路２を接続する。全波整流回路２の出力端子間に平滑コンデンサＣを接続する。平滑コンデンサＣに並列に逆流阻止用ダイオードＤ５ を介して第２のインダクタＬ２ を接続する。第２のインダクタＬ２ を第１のインダクタＬ１ に電磁結合させる。
【選択図】 図２
【解決手段】一対の直流端子１ａ、１ｂ間に第１のインダクタＬ１ と１次巻線Ｎ１ の第１の部分Ｎ１ａとを介して第１のスイッチＱ１ を接続すると共に第１のインダクタＬ１ と１次巻線Ｎ１ の第２の部分Ｎ１ｂとを介して第２のスイッチＱ２ を接続する。２次巻線Ｎ２ に全波整流回路２を接続する。全波整流回路２の出力端子間に平滑コンデンサＣを接続する。平滑コンデンサＣに並列に逆流阻止用ダイオードＤ５ を介して第２のインダクタＬ２ を接続する。第２のインダクタＬ２ を第１のインダクタＬ１ に電磁結合させる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、無停電電源装置等に好適なＤＣ−ＤＣコンバータ即ち直流−直流変換器に関する。
【０００２】
【従来の技術】
従来の電圧形のＤＣ−ＤＣコンバータは入力段に容量の大きなコンデンサを有する。この種のＤＣ−ＤＣコンバータの電源が蓄電池の場合に、蓄電池を交換する時にコンデンサに対する過大な突入電流が流れ、接続用コネクタの溶着や保護用ヒューズの溶断（誤動作）が生じる恐れがあった。また、蓄電池とＤＣ−ＤＣコンバータとの間の配線距離が長いと、配線インダクタンスの影響で電流や電圧にリップルが生じる恐れがあった。
【０００３】
上述の電圧形ＤＣ−ＤＣコンバータの問題を解決するために、本件出願人は図１に示す電流形ＤＣ−ＤＣコンバータを作成した。図１のＤＣ−ＤＣコンバータは、蓄電池から成る電源１が接続される一対の直流端子１ａ、１ｂと、トランスＴと、第１及び第２のスイッチＱ１ 、Ｑ２ と、第１及び第２の並列ダイオードＤｑ１、Ｄｑ２と、インダクタＬ１ と、全波整流回路２と、平滑コンデンサＣと、負荷３を接続する一対の出力端子３ａ、３ｂと、制御回路４とから成る。
【０００４】
トランスＴは磁気コアＭ１ に巻回された１次巻線Ｎ１ と２次巻線Ｎ２とから成る。１次巻線Ｎ１ はこれを第１及び第２の部分Ｎ１ａ、Ｎ１ｂに分割するタップ５を有する。インダクタＬ１ は一方の直流端子１ａと１次巻線Ｎ１ のタップ５との間に接続されている。絶縁ゲート型電界効果トランジスタから成る第１及び第２のスイッチＱ１ 、Ｑ２ はプッシュプル回路を形成するために１次巻線Ｎ１ の第１及び第２の部分Ｎ１ａ、Ｎ１ｂ及びインダクタＬ１を介して一対の直流端子１ａ、１ｂ間に接続されている。第１及び第２のスイッチＱ１ 、Ｑ２ を制御するために第１及び第２のスイッチＱ１ 、Ｑ２ の制御端子がライン６、７によって制御回路４に接続されている。第１及び第２の並列ダイオードＤｑ１、Ｄｑ２は第１及び第２のスイッチＱ１ 、Ｑ２ の内蔵即ち寄生ダイオードであって、第１及び第２のスイッチＱ１ 、Ｑ２ に逆方向並列に接続されている。この第１及び第２の並列ダイオードＤｑ１、Ｄｑ２を個別ダイオードとすることもできる。２次巻線Ｎ２ に接続された全波整流回路２は第１、第２、第３及び第４のダイオードＤ１ 、Ｄ２ 、Ｄ３ 、Ｄ４ のブリッジ回路から成る。平滑コンデンサＣは全波整流回路２の一対の出力端子間に接続されている。負荷３が接続された一対の出力端子３ａ、３ｂは平滑コンデンサＣに接続されている。出力端子３ａ、３ｂ間の電圧を所定値に制御するために出力端子３ａ、３ｂと制御回路４とがライン８、９で接続されている。
【０００５】
図１のＤＣ−ＤＣコンバータにおいて、第１及び第２のスイッチＱ１ 、Ｑ２ を同時にオンにすると、インダクタＬ１ にエネルギが蓄積される。その後、第１及び第２のスイッチＱ１ 、Ｑ２ を交互にオフにすると、インダクタＬ１ による昇圧作用のためにトランスＴの巻数比のみで決まる電圧よりも大きな電圧を２次巻線Ｎ２ に得ることができる。
【０００６】
【発明が解決しようとする課題】
ところで、図１に示すように入力段にインダクタＬ１ を接続して電流形ＤＣ−ＤＣコンバータを構成すると、電圧形ＤＣ−ＤＣコンバータの問題点は解決される。しかし、第１及び第２のスイッチＱ１ 、Ｑ２ の両方を同時にオフにすると、第１及び第２のスイッチＱ１ 、Ｑ２ に高電圧が印加される。このため、第１及び第２のスイッチＱ１ 、Ｑ２ として高価な高耐圧素子を使用しなければならない。
【０００７】
そこで、本発明の目的は、ＤＣ−ＤＣ変換用スイッチの低耐圧化を図ることができる電流形ＤＣ−ＤＣコンバータを提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、直流電圧を供給する一対の直流端子と、タップによって分割された第１及び第２の部分を有する１次巻線及び前記１次巻線に電磁結合された２次巻線を有するトランスと、前記一対の直流端子間に第１のインダクタと前記１次巻線の前記第１の部分とを介して接続された第１のスイッチと、前記一対の直流端子間に前記第１のインダクタと前記１次巻線の前記第２の部分とを介して接続された第２のスイッチと、前記２次巻線に接続された全波整流回路と、前記全波整流回路の一対の直流出力端子間に接続された平滑コンデンサと、前記全波整流回路の前記一対の直流出力端子間に逆流阻止用ダイオードを介して接続され且つ前記第１のインダクタに電磁結合された第２のインダクタと、前記第１のスイッチを所定の周期を有してオン・オフ制御する第１の制御信号を形成して前記第１のスイッチに供給し、且つ前記第１の制御信号と異なる位相で前記第２のスイッチをオン・オフ制御する第２の制御信号を形成して前記第２のスイッチに供給するスイッチ制御回路とから成るＤＣ−ＤＣコンバータに係わるものである。
【０００９】
なお、請求項２に示すように、前記制御回路は、前記平滑コンデンサの電圧の変化を示す電圧帰還信号を形成する電圧帰還信号形成回路と、第１の三角波電圧を発生する第１の三角波発生回路と、前記第１の三角波電圧と１８０度の位相差を有する第２の三角波電圧を発生する第２の三角波発生回路と、前記電圧帰還信号形成回路と前記第１の三角波発生回路とに接続され、前記電圧帰還信号と前記第１の三角波電圧とを比較して第１の制御信号を形成し、前記第１の制御信号を前記第１のスイッチに供給する第１の比較器と、前記電圧帰還信号形成回路と前記第２の三角波発生回路とに接続され、前記電圧帰還信号と前記第２の三角波電圧とを比較して第２の制御信号を形成し、前記第２の制御信号を前記第２のスイッチに供給する第２の比較器とから成ることが望ましい。
また、請求項３に示すように、前記制御回路は、前記平滑コンデンサの電圧の変化を示す電圧帰還信号を形成する電圧帰還信号形成回路と、三角波電圧を発生する三角波発生回路と、前記三角波電圧の振幅の最小値と最大値との中間値を基準にして前記電圧帰還信号と対称の値を有する変形電圧帰還信号を求める演算回路と、前記電圧帰還信号形成回路と前記三角波発生回路とに接続され、前記電圧帰還信号と前記三角波電圧とを比較して第１の制御信号を形成し、前記第１の制御信号を前記第１のスイッチに供給する第１の比較器と、前記演算回路と前記三角波発生回路とに接続され、前記変形電圧帰還信号と前記三角波電圧とを比較して第２の制御信号を形成し、前記第２の制御信号を前記第２のスイッチに供給する第２の比較器とから成ることが望ましい。
また、請求項４に示すように、前記制御回路は、前記平滑コンデンサの電圧に比例した電圧を検出する電圧検出回路と、前記電圧検出回路から得られた検出電圧の許容上限値を示す第１の基準電圧を発生する第１の基準電圧源と、前記検出電圧の許容下限値を示す第２の基準電圧を発生する第２の基準電圧源と、前記電圧検出回路と前記第１の基準電圧源とに接続され、前記検出電圧が前記第１の基準電圧より高くなる時点を示す信号を出力する第１の比較器と、前記電圧検出回路と前記第２の基準電圧源とに接続され、前記検出電圧が前記第２の基準電圧よりも低くなる時点を示す信号を出力する第２の比較器と、前記第１及び第２の比較器に接続され、前記検出電圧が前記第１の基準電圧よりも高くなった時点から前記検出電圧が前記第２の基準電圧よりも低くなった時点までの期間に相当するパルス幅を有するオフ制御用パルスを形成するオフ制御用パルス形成手段と、前記オフ制御用パルスの幅よりも短い所定周期を有して第１の方形波パルスを繰返して発生すると共に、前記第１の方形波パルスと１８０度の位相差を有する第２の方形波パルスを発生するパルス発生手段と、前記パルス発生手段の前記第１の方形波パルスの出力端子と前記第１のスイッチの制御端子との間を接続する第１のラインと、前記パルス発生手段の前記第２の方形波パルスの出力端子と前記第２のスイッチの制御端子との間を接続する第２のラインと、前記オフ制御用パルス形成手段から出力された前記オフ制御用パルスに応答して前記第１及び第２の方形波パルスの前記第１及び第２のスイッチへの供給を停止する停止制御手段とから成ることが望ましい。
また、請求項５に示すように、前記制御回路は、更に、前記第１及び第２のスイッチのオフを指令する信号に応答して前記第１及び第２の制御信号をオフにする手段を有していることが望ましい。
【００１０】
【発明の効果】
各請求項の発明によれば次の効果が得られる。
（１） 第１及び第２のスイッチの両方がオフになる期間に高電圧が第１及び第２のスイッチに印加されることを、第２のインダクタの働きによって防止できる。従って、第１及び第２のスイッチの低耐圧化及び小型化が可能になる。
（２） 第１のインダクタのエネルギがトランスの２次側に回生されるので、電力損失が低減する。
（３） 第１のインダクタの働きによって突入電流を防止することができる。
また、請求項２〜５の発明によれば、簡単な制御回路によって第１及び第２のスイッチを制御することができる。
【００１１】
【第１の実施形態】
次に、図２〜図５を参照して本発明の第１の実施形態のＤＣ−ＤＣコンバータを説明する。
【００１２】
図２に示す第１の実施形態に従う電流形のＤＣ−ＤＣコンバータは、図１の電流形のＤＣ−ＤＣコンバータと同様に、蓄電池、整流平滑回路等から成る電源１の直流電圧Ｖｉ を異なるレベルの直流電圧又は安定化された直流電圧に変換するように構成され、電源１が接続された一対の直流端子１ａ、１ｂと、トランスＴと、第１及び第２のスイッチＱ１ 、Ｑ２ と、第１及び第２の並列ダイオードＤｑ１、Ｄｑ２と、第１のインダクタＬ１ と、全波整流回路２と、平滑コンデンサＣと、負荷３を接続する一対の出力端子３ａ、３ｂと、制御回路４とを有し、更に、本発明に従う第２のインダクタＬ２ と、逆流阻止用ダイオードＤ５ とを有する。
【００１３】
トランスＴは第１及び第２の部分Ｎ１ａ、Ｎ１ｂを有する１次巻線Ｎ１ 及び２次巻線Ｎ２ から成る。１次巻線Ｎ１ 及び２次巻線Ｎ２ は磁気コアＭ１に巻回され且つ相互に電磁結合されている。第１のインダクタＬ１ は一方の直流端子１ａと１次巻線Ｎ１ のタップ５との間に接続されている。絶縁ゲート型電界効果トランジスタから成る第１及び第２のスイッチＱ１ 、Ｑ２ はプッシュプル回路を形成するために１次巻線Ｎ１ の一端及び他端とグランド側の直流端子１ｂとの間に接続されている。即ち、第１のスイッチＱ１ は１次巻線Ｎ１ の第１の部分Ｎ１ａと第１のインダクタＬ１ とを介して一対の直流端子１ａ、１ｂ間に接続され、第２のスイッチＱ２ は１次巻線Ｎ１ の第２の部分Ｎ１ｂと第１のインダクタＬ１ とを介して一対の直流端子１ａ、１ｂ間に接続されている。第１及び第２のスイッチＱ１ 、Ｑ２ の制御端子即ちゲートはライン６、７によって制御回路４に接続されている。第１及び第２の並列ダイオードＤｑ１、Ｄｑ２は第１及び第２のスイッチＱ１ 、Ｑ２ の内蔵即ち寄生ダイオードであって、第１及び第２のスイッチＱ１ 、Ｑ２ に逆方向並列に接続されている。この第１及び第２の並列ダイオードＤｑ１、Ｄｑ２を個別ダイオードとすることもできる。
【００１４】
２次巻線Ｎ２ に接続された全波整流回路２は第１、第２、第３及び第４のダイオードＤ１ 、Ｄ２ 、Ｄ３ 、Ｄ４ のブリッジ回路から成る。平滑コンデンサＣは全波整流回路２の一対の出力端子間に接続されている。負荷３が接続された一対の出力端子３ａ、３ｂは平滑コンデンサＣに接続されている。一対の出力端子３ａ、３ｂ間の出力電圧Ｖｏ を所定値に制御するために一対の出力端子３ａ、３ｂと制御回路４とがライン８、９で接続されている。
【００１５】
本発明に従う第２のインダクタＬ２ は逆流阻止用ダイオードＤ５ を介して一対の出力端子３ａ、３ｂ間に接続されている。また、第２のインダクタＬ２ は磁気コアＭ２ によって第１のインダクタＬ１ に電磁結合されている。即ち、第１及び第２のインダクタＬ１ 、Ｌ２ は共通の磁気コアＭ２ に巻回されたコイルから成り、第１及び第２のスイッチＱ１ 、Ｑ２ のオフの時に第１のインダクタＬ１ の蓄積エネルギを第２のインダクタＬ２ を介して放出するように相互に関連付けられている。
【００１６】
図３は図２の制御回路４の詳細を示す。この制御回路４は、大別して電圧帰還信号形成回路１０と第１及び第２の制御信号形成回路１１、１２とオフ制御回路２０とオフ制御スイッチ２１とから成る。
【００１７】
電圧帰還信号形成回路１０は、ライン８、９によって出力端子３ａ、３ｂに接続された出力電圧検出回路１３と、誤差増幅器１４と、基準電圧源１５とから成る。誤差増幅器１４の正入力端子は電圧分割回路から成る出力電圧検出回路１３の電圧分割点に接続され、その負入力端子は基準電圧源１５に接続されている。従って、誤差増幅器１４からは出力電圧検出回路１３の出力と基準電圧源１５の基準電圧との差を示す値を有する電圧帰還信号Ｖｆ が得られる。図３では図示を簡略化するために誤差増幅器１４がライン１４ａによって第１及び第２の制御信号形成回路１１、１２に直接に接続されているが、ライン１４ａに周知の発光ダイオードとホトトランジスタとから成る光結合回路を介在させることができる。
【００１８】
第１の制御信号形成回路１１は第１の三角波発生回路１６と第１の比較器１７とから成り、第２の制御信号形成回路１２は第２の三角波発生回路１８と第２の比較器１９とから成る。第１の三角波発生回路１６は商用交流電圧の周波数よりも十分に高い例えば２０〜１００ｋＨｚ の繰返し周波数で図４（Ａ）に示す第１の三角波電圧Ｖｔ１を発生する。第２の三角波発生回路１８は第１の三角波発生回路１６に接続され、第１の三角波電圧Ｖｔ１と同一の繰返し周波数と同一の振幅を有し且つ１８０度の位相差を有している第２の三角波電圧Ｖｔ２を図４（Ｂ）に示すように発生する。第１の比較器１７の負入力端子はライン１４ａに接続され、その正入力端子は第１の三角波発生回路１６に接続され、その出力端子はライン６によって図２の第１のスイッチＱ１ のゲートに接続されている。従って、第１の比較器１７は図４（Ａ）に示すように第１の三角波電圧Ｖｔ１と電圧帰還信号Ｖｆ とを比較して図４（Ｃ）に示す２値信号から成る第１の制御信号Ｇ１ を形成し、これを第１のスイッチＱ１ に送る。第２の比較器１９の正入力端子は第２の三角波発生回路１８に接続され、その負入力端子はライン１４ａに接続され、その出力端子はライン７によって図２の第２のスイッチＱ２ のゲートに接続されている。従って、第２の比較器１９は図４（Ｂ）に示すように第２の三角波電圧Ｖｔ２と電圧帰還信号Ｖｆ とを比較して図４（Ｄ）に示す２値信号から成る第２の制御信号Ｇ２ を形成し、これを第２のスイッチＱ２ に送る。
【００１９】
図４（Ｃ）（Ｄ）の第１及び第２の制御信号Ｇ１ 、Ｇ２ は相互に１８０度の位相差を有している。電圧帰還信号Ｖｆ は図４の実施形態では出力電圧Ｖｏ に対して比例的に変化する。図４のｔ１１時点よりも前の期間では電圧帰還信号Ｖｆ が第１及び第２の三角波電圧Ｖｔ１、Ｖｔ２の振幅の中心値Ｖｒ よりも低いので、第１及び第２の制御信号Ｇ１ 、Ｇ２ の高レベルのオン期間の重なりが生じる。即ち、第１の制御信号Ｇ１ はｔ１ 〜ｔ５ 、ｔ７ 〜ｔ１０の期間に高レベルになり、第２の制御信号Ｇ２ はｔ２ よりも前、ｔ４ 〜ｔ８ 、ｔ９ よりも後の期間に高レベルになっている。従って、ｔ１ 〜ｔ２ 、ｔ４ 〜ｔ５ 、ｔ７ 〜ｔ８ 、ｔ９ 〜ｔ１０期間には第１及び第２の制御信号Ｇ１ 、Ｇ２ の両方が高レベルになっている。
【００２０】
図４のｔ１１よりも後に示すように電圧帰還信号Ｖｆ が第１及び第２の三角波電圧Ｖｔ１、Ｖｔ２の中間値Ｖｒ よりも高い期間には、第１の制御信号Ｇ１ がｔ１４〜ｔ１５、ｔ１８〜ｔ１９の期間で高レベルになり、第２の制御信号Ｇ２ がｔ１２〜ｔ１３、ｔ１６〜ｔ１７の期間で高レベルになる。従って、第１及び第２の制御信号Ｇ１ 、Ｇ２ がｔ１３〜ｔ１４、ｔ１５〜ｔ１６、ｔ１７〜ｔ１８の期間で同時に低レベルになる。
【００２１】
オフ制御回路２０は、第１及び第２のスイッチＱ１ 、Ｑ２ のオフを指令する信号を発生するものであり、第１及び第２のスイッチＱ１ 、Ｑ２ のゲートに供給する第１及び第２の制御信号Ｇ１ 、Ｇ２ を強制的に低レベルにするための制御信号を発生し、オフ制御スイッチ２１をオン操作する。オフ制御スイッチ２１は第１及び第２のスイッチＱ１ 、Ｑ２ をオフにするための手段であって、第１及び第２の三角波電圧Ｖｔ１、Ｖｔ２の最大値以上のバイアス電圧＋Ｖを供給するバイアス電圧端子２２とライン１４ａとの間に接続されている。従って、オフ制御スイッチ２１がオンになると、ライン１４ａがバイアス電圧端子２２のバイアス電圧＋Ｖになり、第１及び第２の比較器１７、１９の出力が低レベルになり、第１及び第２のスイッチＱ１ 、Ｑ２ がオフ制御状態になる。なお、第１及び第２のスイッチＱ１ 、Ｑ２ をオフ制御する時にライン１４ａにバイアス電圧＋Ｖを加える代りに、第１及び第２の比較器１７、１９の駆動電源をオフに制御すること、又は第１及び第２の比較器１７、１９の出力ラインにそれぞれスイッチを接続し、これ等をオフに制御することができる。要するに、第１及び第２のスイッチＱ１ 、Ｑ２ のオフ制御は、何らかの方法で第１及び第２のスイッチＱ１ 、Ｑ２ のための第１及び第２の制御信号Ｇ１ 、Ｇ２ をオフにすればよい。
【００２２】
【動作】
次に、図２のＤＣ−ＤＣコンバータの動作を図５を参照して説明する。図５のｔ９ 時点より前の期間は図４のｔ１１時点よりも前の期間と同様な定常負荷状態の動作を示し、ｔ９ 時点よりも後は停止制御の時の動作を示す。
【００２３】
（Ｑ１ 、Ｑ２ オン期間）
図５のｔ９ 時点よりも前ではｔ１ 〜ｔ２ 、ｔ３ 〜ｔ４ 、ｔ５ 〜ｔ６ 、ｔ７ 〜ｔ８ の期間で第１及び第２の制御信号Ｇ１ 、Ｇ２ の両方が高レベルとなり、第１及び第２のスイッチＱ１ 、Ｑ２ が同時にオン状態になる。第１及び第２のスイッチＱ１ 、Ｑ２ が同時にオンになる期間には、電源１、第１のインダクタＬ１ ，１次巻線Ｎ１ の第１の部分Ｎ１ａ、及び第１のスイッチＱ１ から成る第１の経路と、電源１、第１のインダクタＬ１ 、１次巻線Ｎ１ の第２の部分Ｎ１ｂ、及び第２のスイッチＱ２ から成る第２の経路との両方に電流が流れる。この時、１次巻線Ｎ１ の第１及び第２の部分Ｎ１ａ、Ｎ１ｂに流れる電流は、トランスＴの磁気コアに互いに打ち消し合いの磁束を生じさせる方向性を有しているので、１次巻線Ｎ１ の第１及び第２の部分Ｎ１ａ、Ｎ１ｂの電圧及び２次巻線Ｎ２ の電圧は零ボルトである。この結果、トランスＴの２次巻線Ｎ２ から平滑コンデンサＣ及び負荷３に電力が供給されない。しかし、負荷３には平滑コンデンサＣから電力が供給される。上記第１及び第２の経路によって第１のインダクタＬ１ に流れる電流ＩＬ１は図５（Ｅ）の例えばｔ１ 〜ｔ２ 期間に示すように時間と共に徐々に増大し、第１のインダクタＬ１ に磁気エネルギが蓄積される。なお、第１及び第２のスイッチＱ１ 、Ｑ２ が同時にオン状態の時には、第１のインダクタＬ１ に電磁結合されている第２のインダクタＬ２ に逆流阻止用ダイオードＤ５ を逆バイアスする向きの電圧が発生するので、第１のインダクタＬ１ からのエネルギの放出は生じない。
【００２４】
（Ｑ１ オン、Ｑ２ オフ期間）
図５の例えばｔ２ 〜ｔ３ 期間には第１のスイッチＱ１ がオン、第２のスイッチＱ２ がオフになる。この結果、トランスＴが正常に動作し、２次巻線Ｎ２ に電圧が発生し、２次巻線Ｎ２ 、第１のダイオードＤ１ 、平滑コンデンサＣと負荷３との並列回路、及び第４のダイオードＤ４ から成る経路に電流が流れる。トランスＴの１次側においては、ｔ２ 〜ｔ３ 期間に、電源１、第１のインダクタＬ１ 、１次巻線Ｎ１ の第１の部分Ｎ１ａ、及び第１のスイッチＱ１ から成る経路に電流が流れる。この時、１次巻線Ｎ１ の第１の部分Ｎ１ａには、電源１の電圧Ｖｉ に第１のインダクタＬ１ の電圧ＶＬ１を加算した値Ｖｉ ＋ＶＬ１が印加され、２次巻線Ｎ２ には第１のインダクタＬ１ を設けない場合よりも高い電圧が得られる。この結果、トランスＴの２次巻線Ｎ２ に１次巻線Ｎ１ の第１の部分Ｎ１ａの巻数ｎ１ と２次巻線Ｎ２ の巻数ｎ２ との巻数比よりも高い電圧を得ることができる。ｔ２ 〜ｔ３ 期間において第１のインダクタＬ１ の蓄積エネルギの放出が進むに従ってここを流れる電流ＩＬ１は図５（Ｅ）に示すように徐々に低下する。ｔ２ 〜ｔ３ 期間に第１のインダクタＬ１ に印加される電圧ＶＬ１は、第１及び第２のスイッチＱ１ 、Ｑ２ を損失のない理想スイッチと考えると、次式で示すことができる。
ＶＬ１＝Ｖｏ （ｎ１ ／ｎ２ ）−Ｖｉ
第１及び第２のインダクタＬ１ 、Ｌ２ の巻数をｎａ 、ｎｂ とすると、第２のインダクタＬ２ に誘起する電圧ＶＬ２を次式で示すことができる。
ＶＬ２＝｛Ｖｏ （ｎ１／ｎ２ ）−Ｖｉ ｝ｎｂ ／ｎａ
第２のインダクタＬ２ に誘起する電圧ＶＬ２は出力電圧Ｖｏ よりも低いので、逆流阻止用ダイオードＤ５ は逆バイアスされ、この電流Ｉｄ５は図５（Ｆ）に示すように零である。ｔ２ 〜ｔ３ 期間に１次巻線Ｎ１ の第１及び第２の部分Ｎ１ａ、Ｎ１ｂに生じる電圧をそれぞれｅ１ とすると、オフ状態中の第２のスイッチＱ２ の電圧Ｖｑ２を次式で示すことができる。
Ｖｑ２＝Ｖｉ ＋ＶＬ１＋ｅ１
【００２５】
（Ｑ１ オフ、Ｑ２ オン期間）
図５の例えばｔ４ 〜ｔ５ 期間に示すように第１のスイッチＱ１ がオフ、第２のスイッチＱ２ がオンの期間には、電源１、第１のインダクタＬ１ 、１次巻線Ｎ１ の第２の部分Ｎ１ｂ、及び第２のスイッチＱ２ から成る経路に電流が流れる。また、トランスＴの２次側において、２次巻線Ｎ２ 、第３のダイオードＤ３ 、平滑コンデンサＣと負荷３との並列回路、及び第２のダイオードＤ２ から成る経路に電流が流れる。第１のスイッチＱ１ がオフ、第２のスイッチＱ２ がオンになるｔ４ 〜ｔ５ 期間の動作は電流通路が変わる他は第１のスイッチＱ１ がオン、第２のスイッチＱ２ がオフのｔ２ 〜ｔ３ 期間の動作と本質的に同一である。
図５（Ｃ）に示すｔ４ 〜ｔ５ 期間における第１のスイッチＱ１ の電圧Ｖｑ１は、ｔ２ 〜ｔ３ 期間中の第２のスイッチＱ２ の電圧Ｖｑ２と本質的に同一である。
【００２６】
（停止動作）
ＤＣ−ＤＣコンバータを停止制御するために、オフ制御回路２０から第１及び第２のスイッチＱ１ 、Ｑ２ のオフ指令を発生させると、これに応答してオフ制御スイッチ２１が例えば図５のｔ９ 時点でオンになる。オフ制御スイッチ２１がオンになると、第１及び第２の比較器１７、１９の出力電圧即ち第１及び第２の制御信号Ｇ１ 、Ｇ２ が図５（Ａ）（Ｂ）に示すように低レベルとなり、第１及び第２のスイッチＱ１ 、Ｑ２ がオフになる。このため、トランスＴの１次側において第１のインダクタＬ１の蓄積エネルギの放出経路が消滅する。しかし、第１のインダクタＬ１ に磁気コアＭ２ を介して第２のインダクタＬ２ が電磁結合されているので、フライバック回路の動作で第２のインダクタＬ２ に第１のインダクタＬ１ のエネルギ放出に基づく電圧ＶＬ２が発生し、この電圧ＶＬ２が平滑コンデンサＣの電圧Ｖｏ よりも高くなり、図５（Ｆ）に示すように逆流阻止用ダイオードＤ５ の電流Ｉｄ５が流れ、第１のインダクタＬ１ のエネルギが平滑コンデンサＣ及び負荷３に回生される。また、図５のｔ９ 〜ｔ１０期間においてはトランスＴの蓄積エネルギの放出が２次巻線Ｎ２ 、第３のダイオードＤ３ 、平滑コンデンサＣと負荷３の並列回路、及び第２のダイオードＤ２ から成る経路で行われる。第１のインダクタＬ１ 及びトランスＴの蓄積エネルギがトランスＴの２次側に放出されるので、ｔ９ 時点で第１及び第２のスイッチＱ１ 、Ｑ２ を同時にオフにしても、第１及び第２のスイッチＱ１ 、Ｑ２ に印加される電圧がさほど高くならない。図５のｔ１０時点でトランスＴの蓄積エネルギの放出終了後は第１のインダクタＬ１ の蓄積エネルギの放出がｔ１１時点まで続く。
【００２７】
（軽負荷動作）
負荷３が定常負荷状態よりも軽い軽負荷状態になると、図４のｔ１２時点よりも後に示すように第１のスイッチＱ１ がｔ１４〜ｔ１５、ｔ１８〜ｔ１９でオン状態となり、第２のスイッチＱ２ がｔ１２〜ｔ１３、ｔ１６〜ｔ１７でオン状態となり、ｔ１３〜ｔ１４、ｔ１５〜ｔ１６、ｔ１７〜ｔ１８及びｔ１９以後の期間で第１及び第２のスイッチＱ１ 、Ｑ２ の両方がオフ状態となる。ｔ１２以後において第１及び第２のスイッチＱ１ 、Ｑ２ の一方がオンの時の動作はｔ１１よりも前の期間で第１及び第２のスイッチＱ１ 、Ｑ２ の一方がオンの時の動作と実質的に同一である。また、第１及び第２のスイッチＱ１ 、Ｑ２ が同時にオフ状態になる期間の動作は、図５のｔ９ 時点より後の停止動作と実質的に同一であり、第１及び第２のスイッチＱ１ 、Ｑ２ に過電圧が印加されない。
【００２８】
本実施形態のＤＣ−ＤＣコンバータは次の効果を有する。
（１） 第１及び第２のスイッチＱ１ 、Ｑ２ の停止制御時、及び軽負荷時において第１及び第２のスイッチＱ１ 、Ｑ２ の両方をオフにした時に、第１のインダクタＬ１ の蓄積エネルギが第２のインダクタＬ２ を介してトランスＴの２次側に回生されるので、第１及び第２のスイッチＱ１ 、Ｑ２ に対する過電圧の印加を防止することができ、第１及び第２のスイッチＱ１ 、Ｑ２ として安価な低耐圧素子を使用することができる。
（２） 第１のインダクタＬ１ の蓄積エネルギがトランスＴの２次側に回生されるので、電力損失が低減する。
（３） トランスＴの１次側に第１のインダクタＬ１ を設けるので、電源１を投入する時に突入電流が流れない。従って、電源１が蓄電池又は電池の場合には、この交換時等において図示されていない接続用コネクタの溶着、及び保護用ヒューズの溶断（誤動作）を防ぐことができる。
（４） トランスＴの１次側に電解コンデンサを使用しないので、ＤＣ−ＤＣコンバータの長寿命化、及び信頼性の向上を図ることができる。
（５） 比較的簡単な制御回路４によって第１及び第２のスイッチＱ１ 、Ｑ２ の制御を達成することができる。
【００２９】
【第２の実施形態】
第２の実施形態のＤＣ−ＤＣコンバータは図３の制御回路４を図６に示す制御回路４ａに変形し、この他は図２と同一に形成したものである。従って、図６において図３と実質的に同一の部分には同一の符号を付し、その説明を省略する。また、制御回路４ａ以外は図２を参照する。
【００３０】
図６の制御回路４ａは、１つの三角波発生回路１６を第１及び第２の比較器１７、１９で共用している。第１の比較器１７の正入力端子はライン１４ａに接続され、負入力端子は三角波発生回路１６に接続されている。従って、第１の比較器１７からは図７（Ｂ）に示す第１の制御信号Ｇ１ が得られる。
【００３１】
第２の比較器１９の正入力端子は三角波発生回路１６に接続され、負入力端子は演算回路２３に接続されている。演算回路２３はライン１４ａから電圧帰還信号Ｖｆ を得て次式の演算を行う。
Ｖｆ ′＝Ｖｒ −（Ｖｆ −Ｖｒ ）
ここで、Ｖｒ は図７（Ａ）に示す三角波電圧Ｖｔ の最小値Ｖａ と最大値Ｖｂ との中間値即ち（Ｖｂ −Ｖａ ）／２を示し、Ｖｆ ′は演算回路２３から得られる変形電圧帰還信号を示す。第２の比較器１９は図７（Ａ）に示すように三角波電圧Ｖｔ と変形電圧帰還信号Ｖｆ ′とを比較して図７（Ｃ）に示す第２の制御信号を形成する。
【００３２】
図６のオフ制御スイッチ２１は制御電源端子２２ａと第１及び第２の比較器１７、１９の電源端子との間に接続されている。オフ制御スイッチ２１がオフになると、第１及び第２の比較器１７、１９の出力が低レベルとなり、第１及び第２のスイッチＱ１ 、Ｑ２ がオフになる。
【００３３】
第２の実施形態の制御回路４ａから第１の実施形態の制御回路４と同一の第１及び第２の制御信号Ｇ１ 、Ｇ２ を得ることができるので、第２の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００３４】
【第３の実施形態】
第３の実施形態のＤＣ−ＤＣコンバータは図３の制御回路４を図８の制御回路４ｂに変形し、この他は図２と同一に形成したものである。従って、第３の実施形態の説明において制御回路４ｂ以外は図２を参照する。また、図８において図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００３５】
図８の制御回路４ｂは、出力電圧検出回路３０と、第１及び第２の比較器３１、３２と、第１及び第２の基準電圧源３３、３４と、オフ制御用パルス形成手段としてのＲＳフリップフロップ３５と、パルス発生手段３６と、第１及び第２のオフ制御スイッチ３７ａ、３７ｂとから成る。
【００３６】
出力電圧検出回路３０はライン８、９によって図２の一対の出力端子３ａ、３ｂに接続され、出力電圧Ｖｏ に比例した検出電圧Ｖｏ ′をライン３０ａに出力する。第１の比較器３１の正入力端子はライン３０ａに接続され、負入力端子は第１の基準電圧源３３に接続されている。第１の基準電圧源３３は検出電圧Ｖｏ ′の許容上限値を示す第１の基準電圧Ｖｒ１を発生する。従って、図９（Ａ）のｔ１ 及びｔ３ に示すように検出電圧Ｖｏ ′が第１の基準電圧Ｖｒ１に達した時に第１の比較器３１から図９（Ｂ）に示すパルス信号Ｖ３１が得られる。
【００３７】
第２の比較器３２の負入力端子はライン３０ａに接続され、正入力端子は第２の基準電圧源３４に接続されている。第２の基準電圧源３４は第１の基準電圧Ｖｒ１よりも所定値だけ低い第２の基準電圧Ｖｒ２を発生する。第２の基準電圧Ｖｒ２は検出電圧Ｖｏ ′の許容下限値を示している。なお、第１及び第２の基準電圧Ｖｒ１、Ｖｒ２の中間値が目標検出電圧値を示す。第２の比較器３２からは図９（Ｃ）のｔ２ 時点に示すパルス信号Ｖ３２が得られる。
【００３８】
ＲＳフリップフロップ３５のセット入力端子Ｓは第１の比較器３１に接続され、そのリセット入力端子Ｒは第２の比較器３２に接続されている。従って、ＲＳフリップフロップ３５から図９（Ｄ）に示す出力信号Ｖ３５が得られる。
【００３９】
パルス発生手段３６は方形波パルス発生回路３８と位相反転回路３９とから成る。方形波パルス発生回路３８は図９（Ｅ）に示す方形波パルス信号Ｖｐ を所定の周期で発生する。方形波パルス信号Ｖｐ の周期はＲＳフリップフロップ３５のセット期間ｔ１ 〜ｔ２ よりも十分に短く設定されている。また、方形波パルス信号Ｖｐは一定のパルス幅を有し且つ５０％のデュ−テイ比を有する。
【００４０】
方形波パルス発生回路３８の出力ライン４０は第１のオフ制御スイッチ３７ａを介してライン６に接続され、且つ位相反転回路３９に接続されている。位相反転回路３９は図９（Ｅ）の方形波パルス信号Ｖｐ と１８０度の位相差を有する方形パルス信号をライン４１に出力する。ライン４１は第２のオフ制御スイッチ３７ｂを介してライン７に接続されている。
オフ制御手段としての第１及び第２のオフ制御スイッチ３７ａ、３７ｂの制御端子はＲＳフリップフロップ３５の出力端子Ｑにそれぞれ接続されている。第１及び第２のオフ制御スイッチ３７ａ、３７ｂは図９（Ｄ）に示すＲＳフリップフロップ３５の出力信号Ｖ３５が高レベルの時にオフ状態に制御される。この結果、図９（Ｆ）（Ｇ）に示すようにライン６、７の第１及び第２の制御信号Ｇ１ 、Ｇ２ はｔ１ 〜ｔ２ で連続的に低レベルになる。第１及び第２の制御信号Ｇ１ 、Ｇ２ は互いに１８０度の位相差を有している。従って、第１及び第２のスイッチＱ１ 、Ｑ２ は一定のオン時間幅を有するパルスによってプッシュ・プル駆動される。
【００４１】
第３の実施形態においても図９のｔ１ 及びｔ３ 時点で第１及び第２のスイッチＱ１ 、Ｑ２ の両方がオフ状態になるが、第２のインダクタＬ２ が設けられているので、第１の実施形態と同一の効果を得ることができる。
【００４２】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図３及び図６のオフ制御回路２０を異常電流又は異常電圧を検出した時にオフ制御指令を発生するように構成することができる。
（２） 図３及び図６の制御回路４、４ａにおいてもライン６、７に図８の第１及び第２のオフ制御スイッチ３７ａ、３７ｂに相当するものを設け、第１及び第２の制御信号Ｇ１ 、Ｇ２ を選択的にオフにすることができる。
また、図８で第１及び第２のオフ制御スイッチ３７ａ、３７ｂを設ける代りに、ＲＳフリップフロップ３５及びオフ制御回路２０のオフを示す高レベル出力を点線４２で示すようにパルス発生手段３６に送り、この電源をオフにして第１及び第２の制御信号Ｇ１、Ｇ２をオフにすることができる。
（３） ダイオードブリッジ形式の全波整流回路２の代りに、２次巻線Ｎ２ にセンタタップを設け、２次巻線Ｎ２ の一端に第１のダイオードを接続し、２次巻線Ｎ２ の他端に第２のダイオードを接続し、第１及び第２のダイオードのカソードを共通接続し、この共通接続点とセンタタップとの間に平滑コンデンサＣを接続する形式の全波整流回路を設けることができる。
（４） 第１及び第２のスイッチＱ１ 、Ｑ２ をトランジスタ、ＩＧＢＴ等の半導体スイッチで構成することができる。
（５） 第１のインダクタＬ１ をグランド側直流端子１ｂと第１及び第２のスイッチＱ１ 、Ｑ２ との間に接続することもできる。
【図面の簡単な説明】
【図１】従来のＤＣ−ＤＣコンバータを示す回路図である。
【図２】本発明に従う第１の実施形態のＤＣ−ＤＣコンバータを示す回路図である。
【図３】図２の制御回路を詳しく示す回路図である。
【図４】図３の各部の状態を示す波形図である。
【図５】図２の各部の状態を示す波形図である。
【図６】第２の実施形態の制御回路を示す回路図である。
【図７】図６の各部の状態を示す波形図である。
【図８】第３の実施形態の制御回路を示す回路図である。
【図９】図８の各部の状態を示す波形図である。
【符号の説明】
１ 電源
１ａ、１ｂ 直流端子
２ 全波整流回路
３ 負荷
３ａ、３ｂ 出力端子
４ 制御回路
Ｔ トランス
Ｑ１ 、Ｑ２ 第１及び第２のスイッチ
Ｌ１ 、Ｌ２ 第１及び第２のインダクタ
Ｄ５ 逆流阻止用ダイオード
Ｃ 平滑コンデンサ
【発明の属する技術分野】
本発明は、無停電電源装置等に好適なＤＣ−ＤＣコンバータ即ち直流−直流変換器に関する。
【０００２】
【従来の技術】
従来の電圧形のＤＣ−ＤＣコンバータは入力段に容量の大きなコンデンサを有する。この種のＤＣ−ＤＣコンバータの電源が蓄電池の場合に、蓄電池を交換する時にコンデンサに対する過大な突入電流が流れ、接続用コネクタの溶着や保護用ヒューズの溶断（誤動作）が生じる恐れがあった。また、蓄電池とＤＣ−ＤＣコンバータとの間の配線距離が長いと、配線インダクタンスの影響で電流や電圧にリップルが生じる恐れがあった。
【０００３】
上述の電圧形ＤＣ−ＤＣコンバータの問題を解決するために、本件出願人は図１に示す電流形ＤＣ−ＤＣコンバータを作成した。図１のＤＣ−ＤＣコンバータは、蓄電池から成る電源１が接続される一対の直流端子１ａ、１ｂと、トランスＴと、第１及び第２のスイッチＱ１ 、Ｑ２ と、第１及び第２の並列ダイオードＤｑ１、Ｄｑ２と、インダクタＬ１ と、全波整流回路２と、平滑コンデンサＣと、負荷３を接続する一対の出力端子３ａ、３ｂと、制御回路４とから成る。
【０００４】
トランスＴは磁気コアＭ１ に巻回された１次巻線Ｎ１ と２次巻線Ｎ２とから成る。１次巻線Ｎ１ はこれを第１及び第２の部分Ｎ１ａ、Ｎ１ｂに分割するタップ５を有する。インダクタＬ１ は一方の直流端子１ａと１次巻線Ｎ１ のタップ５との間に接続されている。絶縁ゲート型電界効果トランジスタから成る第１及び第２のスイッチＱ１ 、Ｑ２ はプッシュプル回路を形成するために１次巻線Ｎ１ の第１及び第２の部分Ｎ１ａ、Ｎ１ｂ及びインダクタＬ１を介して一対の直流端子１ａ、１ｂ間に接続されている。第１及び第２のスイッチＱ１ 、Ｑ２ を制御するために第１及び第２のスイッチＱ１ 、Ｑ２ の制御端子がライン６、７によって制御回路４に接続されている。第１及び第２の並列ダイオードＤｑ１、Ｄｑ２は第１及び第２のスイッチＱ１ 、Ｑ２ の内蔵即ち寄生ダイオードであって、第１及び第２のスイッチＱ１ 、Ｑ２ に逆方向並列に接続されている。この第１及び第２の並列ダイオードＤｑ１、Ｄｑ２を個別ダイオードとすることもできる。２次巻線Ｎ２ に接続された全波整流回路２は第１、第２、第３及び第４のダイオードＤ１ 、Ｄ２ 、Ｄ３ 、Ｄ４ のブリッジ回路から成る。平滑コンデンサＣは全波整流回路２の一対の出力端子間に接続されている。負荷３が接続された一対の出力端子３ａ、３ｂは平滑コンデンサＣに接続されている。出力端子３ａ、３ｂ間の電圧を所定値に制御するために出力端子３ａ、３ｂと制御回路４とがライン８、９で接続されている。
【０００５】
図１のＤＣ−ＤＣコンバータにおいて、第１及び第２のスイッチＱ１ 、Ｑ２ を同時にオンにすると、インダクタＬ１ にエネルギが蓄積される。その後、第１及び第２のスイッチＱ１ 、Ｑ２ を交互にオフにすると、インダクタＬ１ による昇圧作用のためにトランスＴの巻数比のみで決まる電圧よりも大きな電圧を２次巻線Ｎ２ に得ることができる。
【０００６】
【発明が解決しようとする課題】
ところで、図１に示すように入力段にインダクタＬ１ を接続して電流形ＤＣ−ＤＣコンバータを構成すると、電圧形ＤＣ−ＤＣコンバータの問題点は解決される。しかし、第１及び第２のスイッチＱ１ 、Ｑ２ の両方を同時にオフにすると、第１及び第２のスイッチＱ１ 、Ｑ２ に高電圧が印加される。このため、第１及び第２のスイッチＱ１ 、Ｑ２ として高価な高耐圧素子を使用しなければならない。
【０００７】
そこで、本発明の目的は、ＤＣ−ＤＣ変換用スイッチの低耐圧化を図ることができる電流形ＤＣ−ＤＣコンバータを提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、直流電圧を供給する一対の直流端子と、タップによって分割された第１及び第２の部分を有する１次巻線及び前記１次巻線に電磁結合された２次巻線を有するトランスと、前記一対の直流端子間に第１のインダクタと前記１次巻線の前記第１の部分とを介して接続された第１のスイッチと、前記一対の直流端子間に前記第１のインダクタと前記１次巻線の前記第２の部分とを介して接続された第２のスイッチと、前記２次巻線に接続された全波整流回路と、前記全波整流回路の一対の直流出力端子間に接続された平滑コンデンサと、前記全波整流回路の前記一対の直流出力端子間に逆流阻止用ダイオードを介して接続され且つ前記第１のインダクタに電磁結合された第２のインダクタと、前記第１のスイッチを所定の周期を有してオン・オフ制御する第１の制御信号を形成して前記第１のスイッチに供給し、且つ前記第１の制御信号と異なる位相で前記第２のスイッチをオン・オフ制御する第２の制御信号を形成して前記第２のスイッチに供給するスイッチ制御回路とから成るＤＣ−ＤＣコンバータに係わるものである。
【０００９】
なお、請求項２に示すように、前記制御回路は、前記平滑コンデンサの電圧の変化を示す電圧帰還信号を形成する電圧帰還信号形成回路と、第１の三角波電圧を発生する第１の三角波発生回路と、前記第１の三角波電圧と１８０度の位相差を有する第２の三角波電圧を発生する第２の三角波発生回路と、前記電圧帰還信号形成回路と前記第１の三角波発生回路とに接続され、前記電圧帰還信号と前記第１の三角波電圧とを比較して第１の制御信号を形成し、前記第１の制御信号を前記第１のスイッチに供給する第１の比較器と、前記電圧帰還信号形成回路と前記第２の三角波発生回路とに接続され、前記電圧帰還信号と前記第２の三角波電圧とを比較して第２の制御信号を形成し、前記第２の制御信号を前記第２のスイッチに供給する第２の比較器とから成ることが望ましい。
また、請求項３に示すように、前記制御回路は、前記平滑コンデンサの電圧の変化を示す電圧帰還信号を形成する電圧帰還信号形成回路と、三角波電圧を発生する三角波発生回路と、前記三角波電圧の振幅の最小値と最大値との中間値を基準にして前記電圧帰還信号と対称の値を有する変形電圧帰還信号を求める演算回路と、前記電圧帰還信号形成回路と前記三角波発生回路とに接続され、前記電圧帰還信号と前記三角波電圧とを比較して第１の制御信号を形成し、前記第１の制御信号を前記第１のスイッチに供給する第１の比較器と、前記演算回路と前記三角波発生回路とに接続され、前記変形電圧帰還信号と前記三角波電圧とを比較して第２の制御信号を形成し、前記第２の制御信号を前記第２のスイッチに供給する第２の比較器とから成ることが望ましい。
また、請求項４に示すように、前記制御回路は、前記平滑コンデンサの電圧に比例した電圧を検出する電圧検出回路と、前記電圧検出回路から得られた検出電圧の許容上限値を示す第１の基準電圧を発生する第１の基準電圧源と、前記検出電圧の許容下限値を示す第２の基準電圧を発生する第２の基準電圧源と、前記電圧検出回路と前記第１の基準電圧源とに接続され、前記検出電圧が前記第１の基準電圧より高くなる時点を示す信号を出力する第１の比較器と、前記電圧検出回路と前記第２の基準電圧源とに接続され、前記検出電圧が前記第２の基準電圧よりも低くなる時点を示す信号を出力する第２の比較器と、前記第１及び第２の比較器に接続され、前記検出電圧が前記第１の基準電圧よりも高くなった時点から前記検出電圧が前記第２の基準電圧よりも低くなった時点までの期間に相当するパルス幅を有するオフ制御用パルスを形成するオフ制御用パルス形成手段と、前記オフ制御用パルスの幅よりも短い所定周期を有して第１の方形波パルスを繰返して発生すると共に、前記第１の方形波パルスと１８０度の位相差を有する第２の方形波パルスを発生するパルス発生手段と、前記パルス発生手段の前記第１の方形波パルスの出力端子と前記第１のスイッチの制御端子との間を接続する第１のラインと、前記パルス発生手段の前記第２の方形波パルスの出力端子と前記第２のスイッチの制御端子との間を接続する第２のラインと、前記オフ制御用パルス形成手段から出力された前記オフ制御用パルスに応答して前記第１及び第２の方形波パルスの前記第１及び第２のスイッチへの供給を停止する停止制御手段とから成ることが望ましい。
また、請求項５に示すように、前記制御回路は、更に、前記第１及び第２のスイッチのオフを指令する信号に応答して前記第１及び第２の制御信号をオフにする手段を有していることが望ましい。
【００１０】
【発明の効果】
各請求項の発明によれば次の効果が得られる。
（１） 第１及び第２のスイッチの両方がオフになる期間に高電圧が第１及び第２のスイッチに印加されることを、第２のインダクタの働きによって防止できる。従って、第１及び第２のスイッチの低耐圧化及び小型化が可能になる。
（２） 第１のインダクタのエネルギがトランスの２次側に回生されるので、電力損失が低減する。
（３） 第１のインダクタの働きによって突入電流を防止することができる。
また、請求項２〜５の発明によれば、簡単な制御回路によって第１及び第２のスイッチを制御することができる。
【００１１】
【第１の実施形態】
次に、図２〜図５を参照して本発明の第１の実施形態のＤＣ−ＤＣコンバータを説明する。
【００１２】
図２に示す第１の実施形態に従う電流形のＤＣ−ＤＣコンバータは、図１の電流形のＤＣ−ＤＣコンバータと同様に、蓄電池、整流平滑回路等から成る電源１の直流電圧Ｖｉ を異なるレベルの直流電圧又は安定化された直流電圧に変換するように構成され、電源１が接続された一対の直流端子１ａ、１ｂと、トランスＴと、第１及び第２のスイッチＱ１ 、Ｑ２ と、第１及び第２の並列ダイオードＤｑ１、Ｄｑ２と、第１のインダクタＬ１ と、全波整流回路２と、平滑コンデンサＣと、負荷３を接続する一対の出力端子３ａ、３ｂと、制御回路４とを有し、更に、本発明に従う第２のインダクタＬ２ と、逆流阻止用ダイオードＤ５ とを有する。
【００１３】
トランスＴは第１及び第２の部分Ｎ１ａ、Ｎ１ｂを有する１次巻線Ｎ１ 及び２次巻線Ｎ２ から成る。１次巻線Ｎ１ 及び２次巻線Ｎ２ は磁気コアＭ１に巻回され且つ相互に電磁結合されている。第１のインダクタＬ１ は一方の直流端子１ａと１次巻線Ｎ１ のタップ５との間に接続されている。絶縁ゲート型電界効果トランジスタから成る第１及び第２のスイッチＱ１ 、Ｑ２ はプッシュプル回路を形成するために１次巻線Ｎ１ の一端及び他端とグランド側の直流端子１ｂとの間に接続されている。即ち、第１のスイッチＱ１ は１次巻線Ｎ１ の第１の部分Ｎ１ａと第１のインダクタＬ１ とを介して一対の直流端子１ａ、１ｂ間に接続され、第２のスイッチＱ２ は１次巻線Ｎ１ の第２の部分Ｎ１ｂと第１のインダクタＬ１ とを介して一対の直流端子１ａ、１ｂ間に接続されている。第１及び第２のスイッチＱ１ 、Ｑ２ の制御端子即ちゲートはライン６、７によって制御回路４に接続されている。第１及び第２の並列ダイオードＤｑ１、Ｄｑ２は第１及び第２のスイッチＱ１ 、Ｑ２ の内蔵即ち寄生ダイオードであって、第１及び第２のスイッチＱ１ 、Ｑ２ に逆方向並列に接続されている。この第１及び第２の並列ダイオードＤｑ１、Ｄｑ２を個別ダイオードとすることもできる。
【００１４】
２次巻線Ｎ２ に接続された全波整流回路２は第１、第２、第３及び第４のダイオードＤ１ 、Ｄ２ 、Ｄ３ 、Ｄ４ のブリッジ回路から成る。平滑コンデンサＣは全波整流回路２の一対の出力端子間に接続されている。負荷３が接続された一対の出力端子３ａ、３ｂは平滑コンデンサＣに接続されている。一対の出力端子３ａ、３ｂ間の出力電圧Ｖｏ を所定値に制御するために一対の出力端子３ａ、３ｂと制御回路４とがライン８、９で接続されている。
【００１５】
本発明に従う第２のインダクタＬ２ は逆流阻止用ダイオードＤ５ を介して一対の出力端子３ａ、３ｂ間に接続されている。また、第２のインダクタＬ２ は磁気コアＭ２ によって第１のインダクタＬ１ に電磁結合されている。即ち、第１及び第２のインダクタＬ１ 、Ｌ２ は共通の磁気コアＭ２ に巻回されたコイルから成り、第１及び第２のスイッチＱ１ 、Ｑ２ のオフの時に第１のインダクタＬ１ の蓄積エネルギを第２のインダクタＬ２ を介して放出するように相互に関連付けられている。
【００１６】
図３は図２の制御回路４の詳細を示す。この制御回路４は、大別して電圧帰還信号形成回路１０と第１及び第２の制御信号形成回路１１、１２とオフ制御回路２０とオフ制御スイッチ２１とから成る。
【００１７】
電圧帰還信号形成回路１０は、ライン８、９によって出力端子３ａ、３ｂに接続された出力電圧検出回路１３と、誤差増幅器１４と、基準電圧源１５とから成る。誤差増幅器１４の正入力端子は電圧分割回路から成る出力電圧検出回路１３の電圧分割点に接続され、その負入力端子は基準電圧源１５に接続されている。従って、誤差増幅器１４からは出力電圧検出回路１３の出力と基準電圧源１５の基準電圧との差を示す値を有する電圧帰還信号Ｖｆ が得られる。図３では図示を簡略化するために誤差増幅器１４がライン１４ａによって第１及び第２の制御信号形成回路１１、１２に直接に接続されているが、ライン１４ａに周知の発光ダイオードとホトトランジスタとから成る光結合回路を介在させることができる。
【００１８】
第１の制御信号形成回路１１は第１の三角波発生回路１６と第１の比較器１７とから成り、第２の制御信号形成回路１２は第２の三角波発生回路１８と第２の比較器１９とから成る。第１の三角波発生回路１６は商用交流電圧の周波数よりも十分に高い例えば２０〜１００ｋＨｚ の繰返し周波数で図４（Ａ）に示す第１の三角波電圧Ｖｔ１を発生する。第２の三角波発生回路１８は第１の三角波発生回路１６に接続され、第１の三角波電圧Ｖｔ１と同一の繰返し周波数と同一の振幅を有し且つ１８０度の位相差を有している第２の三角波電圧Ｖｔ２を図４（Ｂ）に示すように発生する。第１の比較器１７の負入力端子はライン１４ａに接続され、その正入力端子は第１の三角波発生回路１６に接続され、その出力端子はライン６によって図２の第１のスイッチＱ１ のゲートに接続されている。従って、第１の比較器１７は図４（Ａ）に示すように第１の三角波電圧Ｖｔ１と電圧帰還信号Ｖｆ とを比較して図４（Ｃ）に示す２値信号から成る第１の制御信号Ｇ１ を形成し、これを第１のスイッチＱ１ に送る。第２の比較器１９の正入力端子は第２の三角波発生回路１８に接続され、その負入力端子はライン１４ａに接続され、その出力端子はライン７によって図２の第２のスイッチＱ２ のゲートに接続されている。従って、第２の比較器１９は図４（Ｂ）に示すように第２の三角波電圧Ｖｔ２と電圧帰還信号Ｖｆ とを比較して図４（Ｄ）に示す２値信号から成る第２の制御信号Ｇ２ を形成し、これを第２のスイッチＱ２ に送る。
【００１９】
図４（Ｃ）（Ｄ）の第１及び第２の制御信号Ｇ１ 、Ｇ２ は相互に１８０度の位相差を有している。電圧帰還信号Ｖｆ は図４の実施形態では出力電圧Ｖｏ に対して比例的に変化する。図４のｔ１１時点よりも前の期間では電圧帰還信号Ｖｆ が第１及び第２の三角波電圧Ｖｔ１、Ｖｔ２の振幅の中心値Ｖｒ よりも低いので、第１及び第２の制御信号Ｇ１ 、Ｇ２ の高レベルのオン期間の重なりが生じる。即ち、第１の制御信号Ｇ１ はｔ１ 〜ｔ５ 、ｔ７ 〜ｔ１０の期間に高レベルになり、第２の制御信号Ｇ２ はｔ２ よりも前、ｔ４ 〜ｔ８ 、ｔ９ よりも後の期間に高レベルになっている。従って、ｔ１ 〜ｔ２ 、ｔ４ 〜ｔ５ 、ｔ７ 〜ｔ８ 、ｔ９ 〜ｔ１０期間には第１及び第２の制御信号Ｇ１ 、Ｇ２ の両方が高レベルになっている。
【００２０】
図４のｔ１１よりも後に示すように電圧帰還信号Ｖｆ が第１及び第２の三角波電圧Ｖｔ１、Ｖｔ２の中間値Ｖｒ よりも高い期間には、第１の制御信号Ｇ１ がｔ１４〜ｔ１５、ｔ１８〜ｔ１９の期間で高レベルになり、第２の制御信号Ｇ２ がｔ１２〜ｔ１３、ｔ１６〜ｔ１７の期間で高レベルになる。従って、第１及び第２の制御信号Ｇ１ 、Ｇ２ がｔ１３〜ｔ１４、ｔ１５〜ｔ１６、ｔ１７〜ｔ１８の期間で同時に低レベルになる。
【００２１】
オフ制御回路２０は、第１及び第２のスイッチＱ１ 、Ｑ２ のオフを指令する信号を発生するものであり、第１及び第２のスイッチＱ１ 、Ｑ２ のゲートに供給する第１及び第２の制御信号Ｇ１ 、Ｇ２ を強制的に低レベルにするための制御信号を発生し、オフ制御スイッチ２１をオン操作する。オフ制御スイッチ２１は第１及び第２のスイッチＱ１ 、Ｑ２ をオフにするための手段であって、第１及び第２の三角波電圧Ｖｔ１、Ｖｔ２の最大値以上のバイアス電圧＋Ｖを供給するバイアス電圧端子２２とライン１４ａとの間に接続されている。従って、オフ制御スイッチ２１がオンになると、ライン１４ａがバイアス電圧端子２２のバイアス電圧＋Ｖになり、第１及び第２の比較器１７、１９の出力が低レベルになり、第１及び第２のスイッチＱ１ 、Ｑ２ がオフ制御状態になる。なお、第１及び第２のスイッチＱ１ 、Ｑ２ をオフ制御する時にライン１４ａにバイアス電圧＋Ｖを加える代りに、第１及び第２の比較器１７、１９の駆動電源をオフに制御すること、又は第１及び第２の比較器１７、１９の出力ラインにそれぞれスイッチを接続し、これ等をオフに制御することができる。要するに、第１及び第２のスイッチＱ１ 、Ｑ２ のオフ制御は、何らかの方法で第１及び第２のスイッチＱ１ 、Ｑ２ のための第１及び第２の制御信号Ｇ１ 、Ｇ２ をオフにすればよい。
【００２２】
【動作】
次に、図２のＤＣ−ＤＣコンバータの動作を図５を参照して説明する。図５のｔ９ 時点より前の期間は図４のｔ１１時点よりも前の期間と同様な定常負荷状態の動作を示し、ｔ９ 時点よりも後は停止制御の時の動作を示す。
【００２３】
（Ｑ１ 、Ｑ２ オン期間）
図５のｔ９ 時点よりも前ではｔ１ 〜ｔ２ 、ｔ３ 〜ｔ４ 、ｔ５ 〜ｔ６ 、ｔ７ 〜ｔ８ の期間で第１及び第２の制御信号Ｇ１ 、Ｇ２ の両方が高レベルとなり、第１及び第２のスイッチＱ１ 、Ｑ２ が同時にオン状態になる。第１及び第２のスイッチＱ１ 、Ｑ２ が同時にオンになる期間には、電源１、第１のインダクタＬ１ ，１次巻線Ｎ１ の第１の部分Ｎ１ａ、及び第１のスイッチＱ１ から成る第１の経路と、電源１、第１のインダクタＬ１ 、１次巻線Ｎ１ の第２の部分Ｎ１ｂ、及び第２のスイッチＱ２ から成る第２の経路との両方に電流が流れる。この時、１次巻線Ｎ１ の第１及び第２の部分Ｎ１ａ、Ｎ１ｂに流れる電流は、トランスＴの磁気コアに互いに打ち消し合いの磁束を生じさせる方向性を有しているので、１次巻線Ｎ１ の第１及び第２の部分Ｎ１ａ、Ｎ１ｂの電圧及び２次巻線Ｎ２ の電圧は零ボルトである。この結果、トランスＴの２次巻線Ｎ２ から平滑コンデンサＣ及び負荷３に電力が供給されない。しかし、負荷３には平滑コンデンサＣから電力が供給される。上記第１及び第２の経路によって第１のインダクタＬ１ に流れる電流ＩＬ１は図５（Ｅ）の例えばｔ１ 〜ｔ２ 期間に示すように時間と共に徐々に増大し、第１のインダクタＬ１ に磁気エネルギが蓄積される。なお、第１及び第２のスイッチＱ１ 、Ｑ２ が同時にオン状態の時には、第１のインダクタＬ１ に電磁結合されている第２のインダクタＬ２ に逆流阻止用ダイオードＤ５ を逆バイアスする向きの電圧が発生するので、第１のインダクタＬ１ からのエネルギの放出は生じない。
【００２４】
（Ｑ１ オン、Ｑ２ オフ期間）
図５の例えばｔ２ 〜ｔ３ 期間には第１のスイッチＱ１ がオン、第２のスイッチＱ２ がオフになる。この結果、トランスＴが正常に動作し、２次巻線Ｎ２ に電圧が発生し、２次巻線Ｎ２ 、第１のダイオードＤ１ 、平滑コンデンサＣと負荷３との並列回路、及び第４のダイオードＤ４ から成る経路に電流が流れる。トランスＴの１次側においては、ｔ２ 〜ｔ３ 期間に、電源１、第１のインダクタＬ１ 、１次巻線Ｎ１ の第１の部分Ｎ１ａ、及び第１のスイッチＱ１ から成る経路に電流が流れる。この時、１次巻線Ｎ１ の第１の部分Ｎ１ａには、電源１の電圧Ｖｉ に第１のインダクタＬ１ の電圧ＶＬ１を加算した値Ｖｉ ＋ＶＬ１が印加され、２次巻線Ｎ２ には第１のインダクタＬ１ を設けない場合よりも高い電圧が得られる。この結果、トランスＴの２次巻線Ｎ２ に１次巻線Ｎ１ の第１の部分Ｎ１ａの巻数ｎ１ と２次巻線Ｎ２ の巻数ｎ２ との巻数比よりも高い電圧を得ることができる。ｔ２ 〜ｔ３ 期間において第１のインダクタＬ１ の蓄積エネルギの放出が進むに従ってここを流れる電流ＩＬ１は図５（Ｅ）に示すように徐々に低下する。ｔ２ 〜ｔ３ 期間に第１のインダクタＬ１ に印加される電圧ＶＬ１は、第１及び第２のスイッチＱ１ 、Ｑ２ を損失のない理想スイッチと考えると、次式で示すことができる。
ＶＬ１＝Ｖｏ （ｎ１ ／ｎ２ ）−Ｖｉ
第１及び第２のインダクタＬ１ 、Ｌ２ の巻数をｎａ 、ｎｂ とすると、第２のインダクタＬ２ に誘起する電圧ＶＬ２を次式で示すことができる。
ＶＬ２＝｛Ｖｏ （ｎ１／ｎ２ ）−Ｖｉ ｝ｎｂ ／ｎａ
第２のインダクタＬ２ に誘起する電圧ＶＬ２は出力電圧Ｖｏ よりも低いので、逆流阻止用ダイオードＤ５ は逆バイアスされ、この電流Ｉｄ５は図５（Ｆ）に示すように零である。ｔ２ 〜ｔ３ 期間に１次巻線Ｎ１ の第１及び第２の部分Ｎ１ａ、Ｎ１ｂに生じる電圧をそれぞれｅ１ とすると、オフ状態中の第２のスイッチＱ２ の電圧Ｖｑ２を次式で示すことができる。
Ｖｑ２＝Ｖｉ ＋ＶＬ１＋ｅ１
【００２５】
（Ｑ１ オフ、Ｑ２ オン期間）
図５の例えばｔ４ 〜ｔ５ 期間に示すように第１のスイッチＱ１ がオフ、第２のスイッチＱ２ がオンの期間には、電源１、第１のインダクタＬ１ 、１次巻線Ｎ１ の第２の部分Ｎ１ｂ、及び第２のスイッチＱ２ から成る経路に電流が流れる。また、トランスＴの２次側において、２次巻線Ｎ２ 、第３のダイオードＤ３ 、平滑コンデンサＣと負荷３との並列回路、及び第２のダイオードＤ２ から成る経路に電流が流れる。第１のスイッチＱ１ がオフ、第２のスイッチＱ２ がオンになるｔ４ 〜ｔ５ 期間の動作は電流通路が変わる他は第１のスイッチＱ１ がオン、第２のスイッチＱ２ がオフのｔ２ 〜ｔ３ 期間の動作と本質的に同一である。
図５（Ｃ）に示すｔ４ 〜ｔ５ 期間における第１のスイッチＱ１ の電圧Ｖｑ１は、ｔ２ 〜ｔ３ 期間中の第２のスイッチＱ２ の電圧Ｖｑ２と本質的に同一である。
【００２６】
（停止動作）
ＤＣ−ＤＣコンバータを停止制御するために、オフ制御回路２０から第１及び第２のスイッチＱ１ 、Ｑ２ のオフ指令を発生させると、これに応答してオフ制御スイッチ２１が例えば図５のｔ９ 時点でオンになる。オフ制御スイッチ２１がオンになると、第１及び第２の比較器１７、１９の出力電圧即ち第１及び第２の制御信号Ｇ１ 、Ｇ２ が図５（Ａ）（Ｂ）に示すように低レベルとなり、第１及び第２のスイッチＱ１ 、Ｑ２ がオフになる。このため、トランスＴの１次側において第１のインダクタＬ１の蓄積エネルギの放出経路が消滅する。しかし、第１のインダクタＬ１ に磁気コアＭ２ を介して第２のインダクタＬ２ が電磁結合されているので、フライバック回路の動作で第２のインダクタＬ２ に第１のインダクタＬ１ のエネルギ放出に基づく電圧ＶＬ２が発生し、この電圧ＶＬ２が平滑コンデンサＣの電圧Ｖｏ よりも高くなり、図５（Ｆ）に示すように逆流阻止用ダイオードＤ５ の電流Ｉｄ５が流れ、第１のインダクタＬ１ のエネルギが平滑コンデンサＣ及び負荷３に回生される。また、図５のｔ９ 〜ｔ１０期間においてはトランスＴの蓄積エネルギの放出が２次巻線Ｎ２ 、第３のダイオードＤ３ 、平滑コンデンサＣと負荷３の並列回路、及び第２のダイオードＤ２ から成る経路で行われる。第１のインダクタＬ１ 及びトランスＴの蓄積エネルギがトランスＴの２次側に放出されるので、ｔ９ 時点で第１及び第２のスイッチＱ１ 、Ｑ２ を同時にオフにしても、第１及び第２のスイッチＱ１ 、Ｑ２ に印加される電圧がさほど高くならない。図５のｔ１０時点でトランスＴの蓄積エネルギの放出終了後は第１のインダクタＬ１ の蓄積エネルギの放出がｔ１１時点まで続く。
【００２７】
（軽負荷動作）
負荷３が定常負荷状態よりも軽い軽負荷状態になると、図４のｔ１２時点よりも後に示すように第１のスイッチＱ１ がｔ１４〜ｔ１５、ｔ１８〜ｔ１９でオン状態となり、第２のスイッチＱ２ がｔ１２〜ｔ１３、ｔ１６〜ｔ１７でオン状態となり、ｔ１３〜ｔ１４、ｔ１５〜ｔ１６、ｔ１７〜ｔ１８及びｔ１９以後の期間で第１及び第２のスイッチＱ１ 、Ｑ２ の両方がオフ状態となる。ｔ１２以後において第１及び第２のスイッチＱ１ 、Ｑ２ の一方がオンの時の動作はｔ１１よりも前の期間で第１及び第２のスイッチＱ１ 、Ｑ２ の一方がオンの時の動作と実質的に同一である。また、第１及び第２のスイッチＱ１ 、Ｑ２ が同時にオフ状態になる期間の動作は、図５のｔ９ 時点より後の停止動作と実質的に同一であり、第１及び第２のスイッチＱ１ 、Ｑ２ に過電圧が印加されない。
【００２８】
本実施形態のＤＣ−ＤＣコンバータは次の効果を有する。
（１） 第１及び第２のスイッチＱ１ 、Ｑ２ の停止制御時、及び軽負荷時において第１及び第２のスイッチＱ１ 、Ｑ２ の両方をオフにした時に、第１のインダクタＬ１ の蓄積エネルギが第２のインダクタＬ２ を介してトランスＴの２次側に回生されるので、第１及び第２のスイッチＱ１ 、Ｑ２ に対する過電圧の印加を防止することができ、第１及び第２のスイッチＱ１ 、Ｑ２ として安価な低耐圧素子を使用することができる。
（２） 第１のインダクタＬ１ の蓄積エネルギがトランスＴの２次側に回生されるので、電力損失が低減する。
（３） トランスＴの１次側に第１のインダクタＬ１ を設けるので、電源１を投入する時に突入電流が流れない。従って、電源１が蓄電池又は電池の場合には、この交換時等において図示されていない接続用コネクタの溶着、及び保護用ヒューズの溶断（誤動作）を防ぐことができる。
（４） トランスＴの１次側に電解コンデンサを使用しないので、ＤＣ−ＤＣコンバータの長寿命化、及び信頼性の向上を図ることができる。
（５） 比較的簡単な制御回路４によって第１及び第２のスイッチＱ１ 、Ｑ２ の制御を達成することができる。
【００２９】
【第２の実施形態】
第２の実施形態のＤＣ−ＤＣコンバータは図３の制御回路４を図６に示す制御回路４ａに変形し、この他は図２と同一に形成したものである。従って、図６において図３と実質的に同一の部分には同一の符号を付し、その説明を省略する。また、制御回路４ａ以外は図２を参照する。
【００３０】
図６の制御回路４ａは、１つの三角波発生回路１６を第１及び第２の比較器１７、１９で共用している。第１の比較器１７の正入力端子はライン１４ａに接続され、負入力端子は三角波発生回路１６に接続されている。従って、第１の比較器１７からは図７（Ｂ）に示す第１の制御信号Ｇ１ が得られる。
【００３１】
第２の比較器１９の正入力端子は三角波発生回路１６に接続され、負入力端子は演算回路２３に接続されている。演算回路２３はライン１４ａから電圧帰還信号Ｖｆ を得て次式の演算を行う。
Ｖｆ ′＝Ｖｒ −（Ｖｆ −Ｖｒ ）
ここで、Ｖｒ は図７（Ａ）に示す三角波電圧Ｖｔ の最小値Ｖａ と最大値Ｖｂ との中間値即ち（Ｖｂ −Ｖａ ）／２を示し、Ｖｆ ′は演算回路２３から得られる変形電圧帰還信号を示す。第２の比較器１９は図７（Ａ）に示すように三角波電圧Ｖｔ と変形電圧帰還信号Ｖｆ ′とを比較して図７（Ｃ）に示す第２の制御信号を形成する。
【００３２】
図６のオフ制御スイッチ２１は制御電源端子２２ａと第１及び第２の比較器１７、１９の電源端子との間に接続されている。オフ制御スイッチ２１がオフになると、第１及び第２の比較器１７、１９の出力が低レベルとなり、第１及び第２のスイッチＱ１ 、Ｑ２ がオフになる。
【００３３】
第２の実施形態の制御回路４ａから第１の実施形態の制御回路４と同一の第１及び第２の制御信号Ｇ１ 、Ｇ２ を得ることができるので、第２の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００３４】
【第３の実施形態】
第３の実施形態のＤＣ−ＤＣコンバータは図３の制御回路４を図８の制御回路４ｂに変形し、この他は図２と同一に形成したものである。従って、第３の実施形態の説明において制御回路４ｂ以外は図２を参照する。また、図８において図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００３５】
図８の制御回路４ｂは、出力電圧検出回路３０と、第１及び第２の比較器３１、３２と、第１及び第２の基準電圧源３３、３４と、オフ制御用パルス形成手段としてのＲＳフリップフロップ３５と、パルス発生手段３６と、第１及び第２のオフ制御スイッチ３７ａ、３７ｂとから成る。
【００３６】
出力電圧検出回路３０はライン８、９によって図２の一対の出力端子３ａ、３ｂに接続され、出力電圧Ｖｏ に比例した検出電圧Ｖｏ ′をライン３０ａに出力する。第１の比較器３１の正入力端子はライン３０ａに接続され、負入力端子は第１の基準電圧源３３に接続されている。第１の基準電圧源３３は検出電圧Ｖｏ ′の許容上限値を示す第１の基準電圧Ｖｒ１を発生する。従って、図９（Ａ）のｔ１ 及びｔ３ に示すように検出電圧Ｖｏ ′が第１の基準電圧Ｖｒ１に達した時に第１の比較器３１から図９（Ｂ）に示すパルス信号Ｖ３１が得られる。
【００３７】
第２の比較器３２の負入力端子はライン３０ａに接続され、正入力端子は第２の基準電圧源３４に接続されている。第２の基準電圧源３４は第１の基準電圧Ｖｒ１よりも所定値だけ低い第２の基準電圧Ｖｒ２を発生する。第２の基準電圧Ｖｒ２は検出電圧Ｖｏ ′の許容下限値を示している。なお、第１及び第２の基準電圧Ｖｒ１、Ｖｒ２の中間値が目標検出電圧値を示す。第２の比較器３２からは図９（Ｃ）のｔ２ 時点に示すパルス信号Ｖ３２が得られる。
【００３８】
ＲＳフリップフロップ３５のセット入力端子Ｓは第１の比較器３１に接続され、そのリセット入力端子Ｒは第２の比較器３２に接続されている。従って、ＲＳフリップフロップ３５から図９（Ｄ）に示す出力信号Ｖ３５が得られる。
【００３９】
パルス発生手段３６は方形波パルス発生回路３８と位相反転回路３９とから成る。方形波パルス発生回路３８は図９（Ｅ）に示す方形波パルス信号Ｖｐ を所定の周期で発生する。方形波パルス信号Ｖｐ の周期はＲＳフリップフロップ３５のセット期間ｔ１ 〜ｔ２ よりも十分に短く設定されている。また、方形波パルス信号Ｖｐは一定のパルス幅を有し且つ５０％のデュ−テイ比を有する。
【００４０】
方形波パルス発生回路３８の出力ライン４０は第１のオフ制御スイッチ３７ａを介してライン６に接続され、且つ位相反転回路３９に接続されている。位相反転回路３９は図９（Ｅ）の方形波パルス信号Ｖｐ と１８０度の位相差を有する方形パルス信号をライン４１に出力する。ライン４１は第２のオフ制御スイッチ３７ｂを介してライン７に接続されている。
オフ制御手段としての第１及び第２のオフ制御スイッチ３７ａ、３７ｂの制御端子はＲＳフリップフロップ３５の出力端子Ｑにそれぞれ接続されている。第１及び第２のオフ制御スイッチ３７ａ、３７ｂは図９（Ｄ）に示すＲＳフリップフロップ３５の出力信号Ｖ３５が高レベルの時にオフ状態に制御される。この結果、図９（Ｆ）（Ｇ）に示すようにライン６、７の第１及び第２の制御信号Ｇ１ 、Ｇ２ はｔ１ 〜ｔ２ で連続的に低レベルになる。第１及び第２の制御信号Ｇ１ 、Ｇ２ は互いに１８０度の位相差を有している。従って、第１及び第２のスイッチＱ１ 、Ｑ２ は一定のオン時間幅を有するパルスによってプッシュ・プル駆動される。
【００４１】
第３の実施形態においても図９のｔ１ 及びｔ３ 時点で第１及び第２のスイッチＱ１ 、Ｑ２ の両方がオフ状態になるが、第２のインダクタＬ２ が設けられているので、第１の実施形態と同一の効果を得ることができる。
【００４２】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図３及び図６のオフ制御回路２０を異常電流又は異常電圧を検出した時にオフ制御指令を発生するように構成することができる。
（２） 図３及び図６の制御回路４、４ａにおいてもライン６、７に図８の第１及び第２のオフ制御スイッチ３７ａ、３７ｂに相当するものを設け、第１及び第２の制御信号Ｇ１ 、Ｇ２ を選択的にオフにすることができる。
また、図８で第１及び第２のオフ制御スイッチ３７ａ、３７ｂを設ける代りに、ＲＳフリップフロップ３５及びオフ制御回路２０のオフを示す高レベル出力を点線４２で示すようにパルス発生手段３６に送り、この電源をオフにして第１及び第２の制御信号Ｇ１、Ｇ２をオフにすることができる。
（３） ダイオードブリッジ形式の全波整流回路２の代りに、２次巻線Ｎ２ にセンタタップを設け、２次巻線Ｎ２ の一端に第１のダイオードを接続し、２次巻線Ｎ２ の他端に第２のダイオードを接続し、第１及び第２のダイオードのカソードを共通接続し、この共通接続点とセンタタップとの間に平滑コンデンサＣを接続する形式の全波整流回路を設けることができる。
（４） 第１及び第２のスイッチＱ１ 、Ｑ２ をトランジスタ、ＩＧＢＴ等の半導体スイッチで構成することができる。
（５） 第１のインダクタＬ１ をグランド側直流端子１ｂと第１及び第２のスイッチＱ１ 、Ｑ２ との間に接続することもできる。
【図面の簡単な説明】
【図１】従来のＤＣ−ＤＣコンバータを示す回路図である。
【図２】本発明に従う第１の実施形態のＤＣ−ＤＣコンバータを示す回路図である。
【図３】図２の制御回路を詳しく示す回路図である。
【図４】図３の各部の状態を示す波形図である。
【図５】図２の各部の状態を示す波形図である。
【図６】第２の実施形態の制御回路を示す回路図である。
【図７】図６の各部の状態を示す波形図である。
【図８】第３の実施形態の制御回路を示す回路図である。
【図９】図８の各部の状態を示す波形図である。
【符号の説明】
１ 電源
１ａ、１ｂ 直流端子
２ 全波整流回路
３ 負荷
３ａ、３ｂ 出力端子
４ 制御回路
Ｔ トランス
Ｑ１ 、Ｑ２ 第１及び第２のスイッチ
Ｌ１ 、Ｌ２ 第１及び第２のインダクタ
Ｄ５ 逆流阻止用ダイオード
Ｃ 平滑コンデンサ
Claims (5)
- 直流電圧を供給する一対の直流端子と、
タップによって分割された第１及び第２の部分を有する１次巻線及び前記１次巻線に電磁結合された２次巻線を有するトランスと、
前記一対の直流端子間に第１のインダクタと前記１次巻線の前記第１の部分とを介して接続された第１のスイッチと、
前記一対の直流端子間に前記第１のインダクタと前記１次巻線の前記第２の部分とを介して接続された第２のスイッチと、
前記２次巻線に接続された全波整流回路と、
前記全波整流回路の一対の直流出力端子間に接続された平滑コンデンサと、
前記全波整流回路の前記一対の直流出力端子間に逆流阻止用ダイオードを介して接続され且つ前記第１のインダクタに電磁結合された第２のインダクタと、
前記第１のスイッチを所定の周期を有してオン・オフ制御する第１の制御信号を形成して前記第１のスイッチに供給し、且つ前記第１の制御信号と異なる位相で前記第２のスイッチをオン・オフ制御する第２の制御信号を形成して前記第２のスイッチに供給するスイッチ制御回路と
から成るＤＣ−ＤＣコンバータ。 - 前記制御回路は、
前記平滑コンデンサの電圧の変化を示す電圧帰還信号を形成する電圧帰還信号形成回路と、
第１の三角波電圧を発生する第１の三角波発生回路と、
前記第１の三角波電圧と１８０度の位相差を有する第２の三角波電圧を発生する第２の三角波発生回路と、
前記電圧帰還信号形成回路と前記第１の三角波発生回路とに接続され、前記電圧帰還信号と前記第１の三角波電圧とを比較して第１の制御信号を形成し、前記第１の制御信号を前記第１のスイッチに供給する第１の比較器と、
前記電圧帰還信号形成回路と前記第２の三角波発生回路とに接続され、前記電圧帰還信号と前記第２の三角波電圧とを比較して第２の制御信号を形成し、前記第２の制御信号を前記第２のスイッチに供給する第２の比較器と
から成ることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。 - 前記制御回路は、
前記平滑コンデンサの電圧の変化を示す電圧帰還信号を形成する電圧帰還信号形成回路と、
三角波電圧を発生する三角波発生回路と、
前記三角波電圧の振幅の最小値と最大値との中間値を基準にして前記電圧帰還信号と対称の値を有する変形電圧帰還信号を求める演算回路と、
前記電圧帰還信号形成回路と前記三角波発生回路とに接続され、前記電圧帰還信号と前記三角波電圧とを比較して第１の制御信号を形成し、前記第１の制御信号を前記第１のスイッチに供給する第１の比較器と、
前記演算回路と前記三角波発生回路とに接続され、前記変形電圧帰還信号と前記三角波電圧とを比較して第２の制御信号を形成し、前記第２の制御信号を前記第２のスイッチに供給する第２の比較器と
から成ることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。 - 前記制御回路は、
前記平滑コンデンサの電圧に比例した電圧を検出する電圧検出回路と、
前記電圧検出回路から得られた検出電圧の許容上限値を示す第１の基準電圧を発生する第１の基準電圧源と、
前記検出電圧の許容下限値を示す第２の基準電圧を発生する第２の基準電圧源と、
前記電圧検出回路と前記第１の基準電圧源とに接続され、前記検出電圧が前記第１の基準電圧より高くなる時点を示す信号を出力する第１の比較器と、
前記電圧検出回路と前記第２の基準電圧源とに接続され、前記検出電圧が前記第２の基準電圧よりも低くなる時点を示す信号を出力する第２の比較器と、
前記第１及び第２の比較器に接続され、前記検出電圧が前記第１の基準電圧よりも高くなった時点から前記検出電圧が前記第２の基準電圧よりも低くなった時点までの期間に相当するパルス幅を有するオフ制御用パルスを形成するオフ制御用パルス形成手段と、
前記オフ制御用パルスの幅よりも短い所定周期を有して第１の方形波パルスを繰返して発生すると共に、前記第１の方形波パルスと１８０度の位相差を有する第２の方形波パルスを発生するパルス発生手段と、
前記パルス発生手段の前記第１の方形波パルスの出力端子と前記第１のスイッチの制御端子との間を接続する第１のラインと、
前記パルス発生手段の前記第２の方形波パルスの出力端子と前記第２のスイッチの制御端子との間を接続する第２のラインと、
前記オフ制御用パルス形成手段から出力された前記オフ制御用パルスに応答して前記第１及び第２の方形波パルスの前記第１及び第２のスイッチへの供給を停止する停止制御手段と
から成ることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。 - 前記制御回路は、更に、前記第１及び第２のスイッチのオフを指令する信号に応答して前記第１及び第２の制御信号をオフにする手段を有していることを特徴とする請求項１乃至４のいずれかに記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310163A JP2004147436A (ja) | 2002-10-24 | 2002-10-24 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310163A JP2004147436A (ja) | 2002-10-24 | 2002-10-24 | Ｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004147436A true JP2004147436A (ja) | 2004-05-20 |
Family
ID=32455759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002310163A Pending JP2004147436A (ja) | 2002-10-24 | 2002-10-24 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004147436A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007104741A (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 昇降圧コンバータ用制御回路 |
| JP2010098806A (ja) * | 2008-10-15 | 2010-04-30 | Mitsubishi Electric Corp | スイッチング電源装置 |
| JP2012005265A (ja) * | 2010-06-17 | 2012-01-05 | Tdk-Lambda Corp | Ｄｃｄｃコンバータ |
| WO2012109783A1 (en) * | 2011-02-14 | 2012-08-23 | Intersil Americas Inc. | Isolated boost dc/dc converter |
| JP2016049013A (ja) * | 2014-03-05 | 2016-04-07 | 株式会社デンソー | 電力変換装置 |
| JP2016226166A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社デンソー | 電力変換装置 |
| JP2017034862A (ja) * | 2015-07-31 | 2017-02-09 | 株式会社デンソー | 電力変換装置の制御装置 |
-
2002
- 2002-10-24 JP JP2002310163A patent/JP2004147436A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007104741A (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 昇降圧コンバータ用制御回路 |
| JP2010098806A (ja) * | 2008-10-15 | 2010-04-30 | Mitsubishi Electric Corp | スイッチング電源装置 |
| JP2012005265A (ja) * | 2010-06-17 | 2012-01-05 | Tdk-Lambda Corp | Ｄｃｄｃコンバータ |
| WO2012109783A1 (en) * | 2011-02-14 | 2012-08-23 | Intersil Americas Inc. | Isolated boost dc/dc converter |
| JP2016049013A (ja) * | 2014-03-05 | 2016-04-07 | 株式会社デンソー | 電力変換装置 |
| JP2016226166A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社デンソー | 電力変換装置 |
| JP2017034862A (ja) * | 2015-07-31 | 2017-02-09 | 株式会社デンソー | 電力変換装置の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4158054B2 (ja) | スイッチング電源装置 | |
| JP4735072B2 (ja) | スイッチング電源装置 | |
| JP5169135B2 (ja) | スイッチング電源装置 | |
| US8154269B2 (en) | Control apparatus and control method for a power factor correction power converter | |
| WO2014192290A1 (ja) | スイッチング電源装置 | |
| JPWO2004023633A1 (ja) | Ｄｃ−ｄｃ変換器 | |
| JP2006141125A (ja) | スイッチング電源装置 | |
| JP4678429B2 (ja) | スイッチング電源システム | |
| US9979297B2 (en) | Current resonant power supply device | |
| JP6356545B2 (ja) | スイッチング電源装置 | |
| US8817490B2 (en) | DC-DC converter | |
| US8437151B2 (en) | Self-excited switching power supply circuit | |
| JP2004147436A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4400426B2 (ja) | スイッチング電源装置 | |
| JP2008072840A (ja) | 電源回路 | |
| JP7006840B2 (ja) | スイッチング制御回路、電源回路 | |
| JP2017028783A (ja) | スイッチング電源装置 | |
| JP4681437B2 (ja) | 電源装置 | |
| JPWO2007116481A1 (ja) | 電源装置 | |
| JP7404905B2 (ja) | スイッチング制御回路、及び電源回路 | |
| JP4359973B2 (ja) | 電源回路 | |
| JP2019194974A (ja) | 発光素子駆動装置及びその駆動方法 | |
| JP2023058933A (ja) | 電源回路 | |
| CN109428470B (zh) | 电流谐振电源装置 | |
| JP4721937B2 (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080917 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
| A02 | Decision of refusal |
Effective date: 20090729 Free format text: JAPANESE INTERMEDIATE CODE: A02 |