JP2004147278A - 固体電子撮像装置およびその駆動方法 - Google Patents
固体電子撮像装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2004147278A JP2004147278A JP2002379044A JP2002379044A JP2004147278A JP 2004147278 A JP2004147278 A JP 2004147278A JP 2002379044 A JP2002379044 A JP 2002379044A JP 2002379044 A JP2002379044 A JP 2002379044A JP 2004147278 A JP2004147278 A JP 2004147278A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion elements
- image sensor
- signal
- specific
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
【目的】フレーム・レートを短くする。
【構成】ストロボ発光するときのように,CMOS型イメージ・センサのすべてのフォトダイオードが同時に露光(ストロボ発光タイミングΔts)される必要があるときには,CMOS型イメージ・センサから出力される映像信号に寄与するフォトダイオードの数を少くするようにCMOS型イメージ・センサの読み出し画素が間引かれる。CMOS型イメージ・センサの後段に接続されるアナログ処理回路における処理時間Δtp2 (1行分の処理時間)が短くなり,フレーム・レートが短くなる。
【選択図】 図10
【構成】ストロボ発光するときのように,CMOS型イメージ・センサのすべてのフォトダイオードが同時に露光(ストロボ発光タイミングΔts)される必要があるときには,CMOS型イメージ・センサから出力される映像信号に寄与するフォトダイオードの数を少くするようにCMOS型イメージ・センサの読み出し画素が間引かれる。CMOS型イメージ・センサの後段に接続されるアナログ処理回路における処理時間Δtp2 (1行分の処理時間)が短くなり,フレーム・レートが短くなる。
【選択図】 図10
Description
【0001】
【技術分野】
この発明は,二次元的に配置された多数の光電変換素子(画素)を含む,選択読出し(または,ランダム・アクセス)可能なイメージ・センサを備えた固体電子撮像装置およびその駆動方法,ならびにそのような固体電子撮像装置を含む電子カメラに関する。
【0002】
【発明の背景】
選択読出し可能なイメージ・センサ(たとえばCMOS(Complementary Metal−Oxide Semiconductor)型,CID(Charge Injection Device)型などのイメージ・センサ)では,図13に示すように,各光電変換素子に蓄積された信号電荷が1画素(1光電変換素子)分ずつ順に1駒分の映像信号として出力される。イメージ・センサから出力される映像信号は,増幅回路,相関二重サンプリング回路,アナログ/ディジタル変換回路などのアナログ処理回路に入力する。アナログ処理回路において1画素分のアナログ処理(図13では単に「処理」と記載)が終了するまでは,次の画素の映像信号をアナログ処理回路に入力させることはできない。アナログ処理回路における1画素分の映像信号(信号電荷)のアナログ処理に要する時間をピクセル・レート(単位は,周波数,またはその逆数すなわち周期または時間)と呼ぶと,1駒の映像信号のアナログ処理に要する時間(フレーム・レート:単位は周波数または時間)は,ピクセル・レートとイメージ・センサの画素数(光電変換素子数)との積に相当する時間以上となる。
【0003】
上記のようなイメージ・センサでは各光電変換素子の信号電荷蓄積時間(露光時間)を任意に設定できるので,ピクセル・レートを小さくする限界があったとしても,シャッタ・スピードに影響を与えることはない。
【0004】
ところが,エレクトロニック・フラッシュ(ストロボ・フラッシュ)撮像の場合には,ストロボ・フラッシュ発光時間帯において,イメージ・センサ上のすべての光電変換素子が同時に露光されなければならない(フラッシュ同調)。このため,シャッタ・スピードも遅くなるし,フレーム・レートも長くなる。
【0005】
【発明の開示】
この発明は,フレーム・レートを短くすることを目的とする。
【0006】
この発明はまた,フラッシュ同調をとりながらシャッタ・スピードを比較的速いものに保つことを目的とする。
【0007】
この発明による固体電子撮像装置は,二次元的に配置された多数の光電変換素子を含み,個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサ,および上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて,上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように,上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動する駆動回路を備えているものである。
【0008】
この発明による固体電子撮像装置の駆動方法は,二次元的に配置された多数の光電変換素子を含み,個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサを用い,上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて,上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように,上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動するものである。
【0009】
ここでイメージ・センサの総光電変換素子とは,撮像画像を表わす映像信号の生成に寄与する有効光電変換素子のすべてを意味し,黒レベルを定める遮光された光電変換素子,ダミー光電変換素子など,映像信号に実質的に寄与しない光電変換素子を除く趣旨である。
【0010】
特定光電変換素子の数は(すなわち総光電変換素子の一部とは),この発明による効果を達成するために,好ましくは,総光電変換素子の数の半分以下,または整数分の1以下である。
【0011】
一実施態様では,上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が,上記イメージ・センサのセンサ面における一部の領域に配置されている光電変換素子である。
【0012】
好ましくは,上記一部の領域がセンサ面の中央の領域である。
【0013】
他の実施態様では,上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が,上記イメージ・センサのセンサ面内において規則的に選択された一または複数の光電変換素子の集合である。
【0014】
上記イメージ・センサが行方向および列方向にそれぞれ配列された多数の光電変換素子を含むイメージ・センサの場合には,上記特定光電変換素子は上記行方向および列方向に規則的に間引いて選択された一または複数の光電変換素子の集合である。
【0015】
各光電変換素子における信号電荷の蓄積時間が露光時間であり,これは光電変換素子がリセットされてから信号電荷の読出しが開始されるまでの時間である。
【0016】
特定光電変換素子が順次一定時間間隔で駆動されるとは,定められた順序にしたがって,ほぼピクセル・レート(アナログ処理時間)の時間間隔で各光電変換素子からの信号電荷の読出しが開始される(およびそれに先だつリセットが行なわれる)ことである。より具体的には,各光電変換素子からの信号電荷の読出しのために,対応するスイッチング素子を制御することである。
【0017】
この発明によると,イメージ・センサに設けられた総光電変換素子のうちの一部の限られた数の光電変換素子について順次一定時間間隔で信号電荷の読出しが行なわれるから,ピクセル・レートを短くするのに限界があっても,フレーム・レートを短くすることができる。
【0018】
さらに,特定の光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯が設けられているので,ストロボ同調を達成することができる。
【0019】
すなわち,この発明においては,ストロボ発光(エレクトロニック・フラッシュ)モードにおいて(手動で,または自動的にストロボ発光モードが設定される),上記イメージ・センサが上記特定モードで駆動されるとともに,上記共通時間帯においてストロボ発光するようにストロボ発光装置が制御される。ストロボ発光モードが(手動で,または自動的に)設定されると,上記駆動回路は上記特定モードとなる。
【0020】
このようにして,上記共通時間帯においては,上記特定光電変換素子のすべてがストロボ・フラッシュにより同時に露光されるので,適切なストロボ撮像が可能となる。しかも特定光電変換素子の数は総光電変換素子の数に比べて少ないから,各光電変換素子における信号電荷蓄積時間,すなわち,シャッタ・スピードを比較的速いものにすることが可能である。
【0021】
イメージ・センサの総光電変換素子のすべてから信号電荷を読出す通常モードにおいては,上記総光電変換素子における信号電荷蓄積時間が等しくなるように(共通時間帯は必ずしも設ける必要はない),上記総光電変換素子が順次一定時間間隔で駆動される。固定電子撮像装置は,特定モードと通常モードの少なくとも2つのモードを有し,これらのモードが選択的に設定可能である。
【0022】
この発明は多重読出し(インターレースを含む)の駆動にも適用可能であるし,またモノクロ,カラーを問わず選択読出し可能なすべてのイメージ・センサに適用可能である。
【0023】
この発明の一実施態様では,上記イメージ・センサが,撮像領域の行方向および列方向に配列された多数の光電変換素子,上記光電変換素子の各列に隣接して形成され,上記光電変換素子に蓄積された信号電荷に相当する信号を垂直方向に伝送する垂直信号ライン,上記光電変換素子と上記垂直信号ラインとの間に設けられた第1の半導体スイッチング素子,上記垂直信号ラインから伝送された信号を水平方向に伝送する水平信号ライン,および各列の上記垂直信号ラインと上記水平信号ラインとの間に設けられた第2の半導体スイッチング素子を備え,上記各光電変換素子に蓄積された信号電荷を映像信号として上記水平信号ラインから出力するイメージ・センサである。上記駆動回路は,上記各特定光電変換素子からの信号電荷の読出しにおいて,上記各特定光電変換素子に対応する第1および第2の半導体スイッチング素子を,行および列の方向にしたがって,順次一定時間間隔で,各特定光電変換素子を選択するように,制御するものである。ここで,行方向,列方向は多少ジグザグであってもよい。
【0024】
この発明による電子カメラは,撮像装置として上記の固体電子撮像装置を含み,上記固体電子撮像装置から出力される映像信号(アナログ映像信号,ディジタル画像データを含む)を記録媒体(メモリを含む)に記録する記録制御手段を備えていることを特徴とする。この電子カメラも,特定モードと通常モードの少なくとも2つのモードを有し,これらのモードが選択的に設定可能である。この電子カメラに,上記のストロボ発光装置,および特定モード(ストロボ発光モード)において上記共通時間帯においてストロボ発光するようにストロボ発光装置を制御する制御装置を備えることができる。
【0025】
この電子カメラにおいてもフレーム・レートを短くできるので,撮影間隔を短くできる。また,撮影シーンが限定されるという問題を解消できる。
【0026】
【実施例の説明】
図1は,CMOS型イメージ・センサを備えたディジタル・スチル・カメラの電気的構成の一部を示すブロック図である。
【0027】
ディジタル・スチル・カメラは,制御回路10によって全体の動作が統括される。
【0028】
ディジタル・スチル・カメラは,ストロボ(エレクトロニック・フラッシュ)撮影が可能なようにストロボ発光(エレクトロニック・フラッシュ)装置12が設けられている。ストロボ発光モード・スイッチ13によってストロボ発光モードが設定される(ストロボ発光モードは露光条件等に応じて制御装置10が自動的に設定してもよい。)。ストロボ発光モード信号を示す信号が制御回路10に入力するとストロボ発光モードとなり,ストロボ発光装置12が撮像タイミングに応じて発光する(このストロボ発光タイミングについて詳しくは後述する)。
【0029】
タイミング・ジェネレータ11から各種クロック・パルス等が出力され,CMOS型イメージ・センサ1の駆動回路9に与えられる。駆動回路9は,タイミング・ジェネレータ11から与えられる各種クロック・パルスおよび制御回路10から与えられる設定モードに応じた制御信号に基づいてCMOS型イメージ・センサ1を駆動する。
【0030】
撮像モード(撮像モードには後述するように,特定モード(ストロボ発光モード)と通常モードとが含まれる)が設定されると,CMOS型イメージ・センサ1によって一定周期で被写体が撮像される。被写体像を表す映像信号が所定のフレーム・レートで出力され,アナログ処理回路20を構成する増幅回路14に入力する。増幅回路14において増幅された映像信号は,CDS(Correlated Double sampling)およびA/D変換回路15において相関二重サンプリング処理およびアナログ/ディジタル変換処理がそれぞれ行われる。A/D変換回路15の出力画像データがアナログ処理回路20の出力となり信号処理回路16に入力する。
【0031】
イメージ・センサ1からは1画素(1光電変換素子)ごとに信号電荷(映像信号)が読出される。この1画素の信号電荷の読出しタイミングは,アナログ処理回路20における1画素分の信号電荷のアナログ処理時間(ピクセル・レート)によって規定される。
【0032】
信号処理回路16において,画素データのゲイン・コントロール処理,白バランス調整処理,ガンマ補正処理,輝度データおよび色差データ生成処理などの所定の信号処理が行われる。信号処理回路16から出力される画像データが表示装置(図示略,たとえばビュー・ファインダ)に与えられる。表示装置(たとえば,液晶表示装置)の表示画面上に,撮像によって得られた被写体像が表示されることとなる。
【0033】
ストロボ発光モード・スイッチ13によりストロボ発光モードが設定されているときに(この実施例では,ストロボ発光モードでないときを通常モードという),シャッタ・レリーズ・ボタン(図示略)が押されると,シャッタ・レリーズ・ボタンの押下タイミングに同期して後述する共通時間帯のタイミングでストロボ発光装置12が発光する。
【0034】
信号処理回路16から出力された画像データは,圧縮回路17を介してメモリ18に与えられ,一時的に記憶される。画像データは,メモリ18から読み出され,圧縮回路17においてjpeg(joint photographic experts group)などのデータ圧縮が行われる。圧縮された画像データが出力され,メモリ・カードなどの記録媒体に記録される。
【0035】
図2は,CMOS型イメージ・センサ1の電気的構成例を模式的に示している。CMOS型イメージ・センサには,フォトダイオードごとにスイッチ素子や増幅素子を設けたものがある。
【0036】
CMOS型イメージ・センサ1は,行方向(480個)および列方向(640個)に配列された多数のフォトダイオード(光電変換素子)2を備えている。フォトダイオード2の各列に隣接して垂直信号ライン4が形成されている。これらの垂直信号ライン4とフォトダイオード2との間には,第1の半導体スイッチング素子3が設けられている。
【0037】
第1のスイッチング素子3は,その制御端子がそれぞれ垂直走査回路8に接続されている。垂直走査回路8から出力されるスイッチング制御信号(第1スイッチ制御パルス)に応じて,所望の行の第1のスイッチング素子3がオンとされる。第1のスイッチング素子3がオンとされることにより,フォトダイオード2に蓄積されている一画素分の信号電荷が垂直信号ライン4にシフトされる。
【0038】
CMOS型イメージ・センサ1には,1本の映像信号ライン(水平信号ライン)6が形成されている。この映像信号ライン6に,第2の半導体スイッチング素子5を介して各列の垂直信号ライン4が接続されている。第2のスイッチング素子5に,水平走査回路7から出力されるスイッチング制御信号(第2スイッチ制御パルス)が与えられることにより,所望の第2のスイッチング素子5がオンされる。第2のスイッチング素子5がオンされることにより,垂直信号ライン4から伝送される信号(1画素分の信号電荷)が映像信号としてCMOS型イメージ・センサ1から出力される。
【0039】
多数のフォトダイオード2,スイッチング素子3,5,垂直信号ライン4および水平信号ライン6は一般的には一半導体基板上に集積してつくられる。水平走査回路7および垂直走査回路8は駆動回路9を構成し,後述する通常モードおよび特定モード(ストロボ発光モード)に応じて,選択された一対のスイッチング素子3,5を一定の順序で順次駆動する。図2では簡略化のために図示を省略したが,スイッチング素子3,5,垂直信号ライン4および水平信号ライン6からなる回路と同じようなフォトダイオード2のリセットのための(信号電荷の蓄積時間,すなわち露光時間の開始を規定する)回路が設けられている。
【0040】
この実施例によるディジタル・スチル・カメラは,ストロボ発光モード(特定モード)が設定されると,1/2画素間引き(他の間引き方法であってもよいし,一部の領域の画素のみを選択してそれらの選択された画素から映像信号を取出すものでもよい)が行われる。1/2画素間引きと全画素読み出しとの違いを明らかにするために,まず全画素読み出し(通常モードの動作)について説明する(分りやすくするために,この全画素読出しにおいてもストロボ発光のための共通時間帯が設けられているが,必ずしも共通時間帯を設ける必要はない。なぜなら,ストロボ発光のときには後述する特定モードになるからである。)。
【0041】
図3は,CMOS型イメージ・センサ1の受光面(センサ面)の一部を表している。
【0042】
各区画21がフォトダイオード2の1つ1つに対応しており,各画素に対応する。フォトダイオード2の受光面上に,緑色の光成分を透過する特性を有するG色フィルタ(Gで示す),赤色の光成分を透過する特性を有するR色フィルタ(Rで示す)または青色の光成分を透過する特性を有するB色フィルタ(Bで示す)が設けられている(ベイヤ配列)。
【0043】
図4は,一駒分の全画素読み出し(CMOS型イメージ・センサ1のすべてのフォトダイオード2に蓄積された信号電荷を読み出すとき)においてストロボ発光するときの各行ごとのタイム・チャートを示すものであり,図5は,図4の一部を拡大した,すなわち1行を各画素の単位に拡大したタイム・チャートである。
【0044】
ストロボ発光を行う場合には,すべてのフォトダイオード2が信号電荷を蓄積している時間帯(発光時間)(ΔT1(Δts)の時間)でストロボ発光する必要がある。すなわち,ストロボ発光する時間帯ではフォトダイオード2のすべてが信号電荷を蓄積していなければならない(すなわち,露光時間帯)。全画素読み出しにおいてストロボ発光する場合には,フォトダイオード2の蓄積時間は,すべてのフォトダイオード2に同時に信号電荷が蓄積される時間(共通時間帯)ΔT1をもつように,すべてt1とされる。
【0045】
フォトダイオードが信号電荷を蓄積している時間は露光時間である。露光時間は,フォトダイオードのリセットの時点から信号電荷の読出し開始の時点(この読出しが上記スイッチング素子3,5によって制御される)までの時間である。逆にいえば,スイッチング素子3,5の制御によって信号電荷の読出しが開始されるフォトダイオードについては,その読出しの開始よりも露光時間遡った時点で,リセットのためのスイッチング素子(図示略)により,リセット処理(それまでに蓄積されていた電荷の放出)が行なわれる。
【0046】
図2から図5を参照して,全画素読み出しをする場合には,まず時刻t11sにおいて,図2において左上端に位置する第1行第1列にあるフォトダイオード2がリセットされ,第1行第1列のフォトダイオード2への信号電荷の蓄積が開始される。図5において第1行第1列のフォトダイオード2への信号電荷の蓄積は,時刻t11sから時刻t1が経過する時刻t11eまで続けられる。時刻t11eとなると,垂直走査回路8からの制御信号(第1スイッチ制御パルス)により第1行第1列のフォトダイオード2に対応する第1のスイッチング素子3がオンとされ,これと同時に第1列の垂直信号ライン4に接続されている第2のスイッチング素子5がオンとなるように水平走査回路7から制御信号が出力される。すると,第1行第1列目のフォトダイオード2に蓄積された信号電荷の蓄積量に対応した電流が第1列の垂直信号ライン4から水平信号ライン6に生じ,映像信号としてCMOS型イメージ・センサ1から出力される。CMOS型イメージ・センサ1から出力された映像信号は,上述したようにアナログ処理回路20に入力し,アナログ処理が行われる。1行のすべてのフォトダイオードからの信号電荷のアナログ処理に要する時間(Δtp1)が「処理1」として図4および図5に示されている。したがって,一つのフォトダイオード2から出力された信号電荷のアナログ処理時間は,Δtp1を1行に属するフォトダイオードの数(たとえば640個)で除した時間(これがピクセル・レート)である。
【0047】
同様にして,時刻t12sにおいて第1行第2列にあるフォトダイオード2がリセットされ,第1行第2列のフォトダイオード2への信号電荷の蓄積が開始される。第1行第2列のフォトダイオード2への信号電荷の蓄積は,時刻t12sから時刻t1が経過する時刻t12eまで続けられる。上述したのと同様に,第1行第2列のフォトダイオード2に蓄積された信号電荷にもとづいて得られる映像信号がCMOS型イメージ・センサ1から出力され,アナログ処理回路20においてアナログ処理が行われる。
【0048】
このようにして第1行のフォトダイオード2にそれぞれ蓄積された信号電荷にもとづいて得られる映像信号がCMOS型イメージ・センサ1から1画素ずつ順次ピクセル・レートの時間間隔で出力され,この過程でアナログ処理回路20において同じように1画素分ずつピクセル・レートの時間間隔でアナログ処理が行われることとなる。1行分のアナログ処理に要する時間は,各行に属するフォトダイオードの個数が同じであれば,すべてΔtp1の時間である。
【0049】
第1行に属するすべてのフォトダイオードからの信号電荷の読出しとアナログ処理が終了すると,次に第2行に属するフォトダイオードの信号電荷の読出しに移る。第2行のフォトダイオード2(第2行第1列のフォトダイオード2)への信号電荷の蓄積開始時点(リセット)は,第1行のフォトダイオード2(第1行第1列のフォトダイオード2)のリセット時点からΔtp1 経過した時刻t21sとなる。同様に,第3行のフォトダイオード2への信号電荷の蓄積開始時点は,第2行のフォトダイオード2の蓄積開始時点からΔtp1 経過した時刻t31sとなり,第4行のフォトダイオード2への信号電荷の蓄積開始時点は,第3行のフォトダイオード2の蓄積開始時点からΔtp1経過した時刻t41sとなる。
【0050】
以上のことから,全画素読み出しをする場合フレーム・レートは時間t1+Δtp1×(1列に属するフォトダイオードの個数,たとえば480)となる。
【0051】
図6は,CMOS型イメージ・センサ1の受光面の一部を示すものであり,1/2画素間引き処理において,信号電荷読出しの対象となる画素についてのみR,G,Bの記号を描いたものである。
【0052】
列方向および行方向に隣接する4つのRGBの画素を表す画像データを用いて1つのカラーの画素が生成される。このために1/2画素間引きにおいては,4つのGRBGの画素を1つの組22と考え,その組22の画素が列方向および行方向に1組置きに現れるような画像となるようにCMOS型イメージ・センサ1の映像信号の読み出しが制御される。R,GまたはBと示されている区画21が映像信号が読み出される区画であり,空欄となっている区画21が間引かれる区画である。
【0053】
CMOS型イメージ・センサ1の第(4n+1)行(nは0以上の整数)および第(4n+2)行については,第(4n+1)列および第(4n+2)列の画素を表す映像信号が読み出され,第(4n+3)行および第(4n+4)行については,第(4n+3)列および第(4n+4)列の画素を表す映像信号が読み出されるように,垂直走査回路8および水平走査回路7からスイッチング制御パルスが出力され,第1のスイッチング素子3および第2のスイッチング素子5に与えられる。
【0054】
第1のスイッチング素子3を制御するために垂直走査回路8から出力される制御信号(第1のスイッチング制御パルス)の一部が図8に,第2のスイッチング素子5を制御するために水平走査回路7から出力される制御信号(第2のスイッチング制御パルス)の一部が図7にそれぞれ示されている。Δtpはピクセル・レートに相当する時間である。列方向および行方向に,それぞれ,2画素分飛ばして2画素の連続的読出しを行なうことを繰返していることが分る。
【0055】
図9は,1/2画素間引き読み出し(特定モードの1つ)における図4に相当するタイム・チャートである。
【0056】
全画素読み出しとの相違を明らかにするために,各フォトダイオード2の蓄積時間は,全画素読み出しの場合と同じくt1とする。
【0057】
1/2画素間引き読み出しにおいては,CMOS型イメージ・センサ1から出力される映像信号を生じさせるフォトダイオードの数は,全画素読み出しの場合の半分となる。このために,アナログ処理回路20における1行分のアナログ処理の時間は,全画素読み出しの場合における1行分のアナログ処理の時間の半分(Δtp2=Δtp1/2)となる。
【0058】
1行分のアナログ処理時間が短縮されることにより,次の行のフォトダイオード2への蓄積の開始時間がその短縮された時間分だけ早くなる。たとえば,第1行のフォトダイオード2の蓄積開始時点をt11s2 とすると,第2行のフォトダイオード2の蓄積開始時点はそのΔtp2経過後のt21s2となる。同様に,第3行,第4行のフォトダイオード2の蓄積開始時点はそれぞれ第1行の蓄積開始時点よりも2Δtp2,3Δtp2遅れたt31s2 ,t41s2 となる。このように,各行において信号電荷を読出すべきフォトダイオードの数が減り,アナログ処理時間が少なくなったことにより,それぞれの行におけるフォトダイオード2の蓄積開始時点が早くなると,蓄積時間(露光時間)をt1に保ったとしても,すべてのフォトダイオード2に同時に信号電荷が蓄積される共通時間帯はΔT2となり,全画素読み出しにおける同時蓄積時間(共通時間帯)ΔT1に比べて長くなる。
【0059】
同時蓄積共通時間帯は,ストロボ発光時間Δtsが含まれる程度あればよいから,同時蓄積時間ΔT2をΔT1程度まで短くすることができる。
【0060】
図10は,1/2画素読出しにおいて同時蓄積時間ΔT2をΔT3まで(ΔT3>Δts)短縮した場合のタイム・チャートである。
【0061】
同時蓄積共通時間帯は,ストロボ発光時間Δtsより少し長い時間であるΔT3とされている。同時蓄積共通時間帯がΔT3に設定されることにより,それぞれの行ごとの蓄積時間(露光時間)t2も全画素読出しのときの蓄積時間(露光時間)t1に比べて短縮することができる。結果的に,シャッタ・スピードの向上を図り,次の駒の撮像の開始時点を早くすることができ,フレーム・レートを上げることができるようになる。
【0062】
図11は,CMOS型イメージ・センサ1の受光面上を表すもので,1/9画素間引きを行う場合のものである。ここでも,信号電荷が読出される画素にR,G,Bの記号を付してある。
【0063】
1/9画素間引きが行われる場合,第(3n+1)行第(3m+1)列(mは0または正の整数)の画素に相当する映像信号が読み出され,そのほかの第(3n+2)行および第(3n+3)行の画素(フォトダイオード)ならびに第(3n+2)列および第(3n+3)列の画素(フォトダイオード)からの信号電荷の読出しは行なわれない。この信号電荷読み出しは,上述した1/2読み出しと同様に対応するスイッチング制御素子3および5をオンするようにスイッチング制御パルスの出力を制御することにより実現できる。
【0064】
この場合には,1/2画素読み出しのときよりもさらにCMOS型イメージ・センサ1から出力される映像信号に寄与するフォトダイオードの数が少なくなるので,さらにフレーム・レートを短くできることが理解されよう。
【0065】
図12は,CMOS型イメージ・センサ1の受光面上を表すもので,ズーム読み出しを行う場合のものである。
【0066】
撮像領域(CMOS型イメージ・センサ1のすべての受光面の相当する領域)23の中の一部であるズーム領域24に相当するフォトダイオード2に蓄積された信号電荷にもとづく映像信号が出力されるようにCMOS型イメージ・センサ1が駆動される。
【0067】
このようなズーム領域は,あらかじめ設定しておいてもよいし,ユーザが設定できるようにしてもよい。
【0068】
ズーム読み出しが行われる場合でも,CMOS型イメージ・センサ1から出力される一駒分の映像信号に寄与するフォトダイオードの数は少なくなるのでフレーム・レートが短くなる。要するに,CMOS型イメージ・センサ1から出力される映像信号に寄与するフォトダイオードの数が少なくなればよい。
【0069】
このように,イメージ・センサから信号電荷を読出すべきフォトダイオードの数を減少させ,かつこれらの信号電荷を読出すべきフォトダイオードに共通の信号電荷蓄積時間帯を設けることを特定モードという。
【0070】
信号電荷を読出すべきフォトダイオードに共通の信号電荷蓄積時間帯(共通時間帯)において,制御装置10の制御の下にストロボ発光装置12からストロボが発光される。
【0071】
なお,ストロボ発光しない場合であっても,CMOSイメージ・センサ1から出力される映像信号に寄与するフォトダイオードの数を少なくするようにしてもよいのはいうまでもない(この場合に,共通時間帯を設けても,設けなくてもどちらでもよい)。
【0072】
上述した実施例においては,撮像領域23のズーム領域24に相当するフォトダイオード2に蓄積された信号電荷にもとづく映像信号が出力されているが,ズーム領域24に限らず,撮像領域23のうちの一部の領域(中央部分だけでなく,中央部分以外の部分でもよい)に相当するフォトダイオードに蓄積された信号電荷にもとづく映像信号が出力されるようにしてもよい。たとえば,被写体像のピントが合っている領域を検出し(合焦領域検出回路が設けられよう),ピントが合っている領域に相当するフォトダイオードに蓄積された信号電荷にもとづく映像信号が出力されるようにしてもよい。
【0073】
上述した実施例は,イメージ・センサにCMOS型のものを用いた場合について説明したが,CMOS型イメージ・センサだけでなく,CID型イメージ・センサなど他のイメージ・センサを利用することができるのはいうまでもない。さらに,イメージ・センサを用いて被写体を撮像するカメラだけでなく,いわゆる銀塩フイルムに光学的に被写体像を記録する機能も有するハイブリッド型カメラにも適用できる。また,ディジタル画像データをディジタル記録媒体に記録するディジタル・カメラだけでなく,アナログ映像信号をアナログ記録媒体に記録する電子カメラにも適用できる。
【図面の簡単な説明】
【図1】ディジタル・スチル・カメラの電気的構成を示すブロック図である。
【図2】CMOS型イメージ・センサの電気的構成を示している。
【図3】CMOS型イメージ・センサの受光面の一部を表している。
【図4】全画素読み出しのタイム・チャートである。
【図5】図4に示すタイム・チャートの一部拡大図である。
【図6】CMOS型イメージ・センサの受光面の一部を表している(1/2画素間引き)。
【図7】1/2画素読出しにおける水平走査回路の出力信号を示す波形図である。
【図8】1/2画素読出しにける垂直走査回路の出力信号を示す波形図である。
【図9】1/2画素読み出しのタイム・チャートである。
【図10】1/2画素読み出しのタイム・チャートである(共通時間帯を短くした場合)。
【図11】CMOS型イメージ・センサの受光面の一部を表している(1/9が素間引き)。
【図12】CMOS型イメージ・センサの受光面の一部を表している(ズーム読出し)。
【図13】従来のイメージ・センサからの読出し動作の一例を示すタイム・チャートである。
【符号の説明】
1 CMOS型イメージ・センサ
2 フォトダイオード
3 第1のスイッチング素子
4 垂直信号ライン
5 第2のスイッチング素子
6 映像信号ライン(水平信号ライン)
7 水平走査回路(駆動回路)
8 垂直走査回路(駆動回路)
9 駆動回路
10 制御回路
11 タイミング・ジェネレータ
12 ストロボ発光装置
20 アナログ処理回路
【技術分野】
この発明は,二次元的に配置された多数の光電変換素子(画素)を含む,選択読出し(または,ランダム・アクセス)可能なイメージ・センサを備えた固体電子撮像装置およびその駆動方法,ならびにそのような固体電子撮像装置を含む電子カメラに関する。
【0002】
【発明の背景】
選択読出し可能なイメージ・センサ(たとえばCMOS(Complementary Metal−Oxide Semiconductor)型,CID(Charge Injection Device)型などのイメージ・センサ)では,図13に示すように,各光電変換素子に蓄積された信号電荷が1画素(1光電変換素子)分ずつ順に1駒分の映像信号として出力される。イメージ・センサから出力される映像信号は,増幅回路,相関二重サンプリング回路,アナログ/ディジタル変換回路などのアナログ処理回路に入力する。アナログ処理回路において1画素分のアナログ処理(図13では単に「処理」と記載)が終了するまでは,次の画素の映像信号をアナログ処理回路に入力させることはできない。アナログ処理回路における1画素分の映像信号(信号電荷)のアナログ処理に要する時間をピクセル・レート(単位は,周波数,またはその逆数すなわち周期または時間)と呼ぶと,1駒の映像信号のアナログ処理に要する時間(フレーム・レート:単位は周波数または時間)は,ピクセル・レートとイメージ・センサの画素数(光電変換素子数)との積に相当する時間以上となる。
【0003】
上記のようなイメージ・センサでは各光電変換素子の信号電荷蓄積時間(露光時間)を任意に設定できるので,ピクセル・レートを小さくする限界があったとしても,シャッタ・スピードに影響を与えることはない。
【0004】
ところが,エレクトロニック・フラッシュ(ストロボ・フラッシュ)撮像の場合には,ストロボ・フラッシュ発光時間帯において,イメージ・センサ上のすべての光電変換素子が同時に露光されなければならない(フラッシュ同調)。このため,シャッタ・スピードも遅くなるし,フレーム・レートも長くなる。
【0005】
【発明の開示】
この発明は,フレーム・レートを短くすることを目的とする。
【0006】
この発明はまた,フラッシュ同調をとりながらシャッタ・スピードを比較的速いものに保つことを目的とする。
【0007】
この発明による固体電子撮像装置は,二次元的に配置された多数の光電変換素子を含み,個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサ,および上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて,上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように,上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動する駆動回路を備えているものである。
【0008】
この発明による固体電子撮像装置の駆動方法は,二次元的に配置された多数の光電変換素子を含み,個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサを用い,上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて,上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように,上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動するものである。
【0009】
ここでイメージ・センサの総光電変換素子とは,撮像画像を表わす映像信号の生成に寄与する有効光電変換素子のすべてを意味し,黒レベルを定める遮光された光電変換素子,ダミー光電変換素子など,映像信号に実質的に寄与しない光電変換素子を除く趣旨である。
【0010】
特定光電変換素子の数は(すなわち総光電変換素子の一部とは),この発明による効果を達成するために,好ましくは,総光電変換素子の数の半分以下,または整数分の1以下である。
【0011】
一実施態様では,上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が,上記イメージ・センサのセンサ面における一部の領域に配置されている光電変換素子である。
【0012】
好ましくは,上記一部の領域がセンサ面の中央の領域である。
【0013】
他の実施態様では,上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が,上記イメージ・センサのセンサ面内において規則的に選択された一または複数の光電変換素子の集合である。
【0014】
上記イメージ・センサが行方向および列方向にそれぞれ配列された多数の光電変換素子を含むイメージ・センサの場合には,上記特定光電変換素子は上記行方向および列方向に規則的に間引いて選択された一または複数の光電変換素子の集合である。
【0015】
各光電変換素子における信号電荷の蓄積時間が露光時間であり,これは光電変換素子がリセットされてから信号電荷の読出しが開始されるまでの時間である。
【0016】
特定光電変換素子が順次一定時間間隔で駆動されるとは,定められた順序にしたがって,ほぼピクセル・レート(アナログ処理時間)の時間間隔で各光電変換素子からの信号電荷の読出しが開始される(およびそれに先だつリセットが行なわれる)ことである。より具体的には,各光電変換素子からの信号電荷の読出しのために,対応するスイッチング素子を制御することである。
【0017】
この発明によると,イメージ・センサに設けられた総光電変換素子のうちの一部の限られた数の光電変換素子について順次一定時間間隔で信号電荷の読出しが行なわれるから,ピクセル・レートを短くするのに限界があっても,フレーム・レートを短くすることができる。
【0018】
さらに,特定の光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯が設けられているので,ストロボ同調を達成することができる。
【0019】
すなわち,この発明においては,ストロボ発光(エレクトロニック・フラッシュ)モードにおいて(手動で,または自動的にストロボ発光モードが設定される),上記イメージ・センサが上記特定モードで駆動されるとともに,上記共通時間帯においてストロボ発光するようにストロボ発光装置が制御される。ストロボ発光モードが(手動で,または自動的に)設定されると,上記駆動回路は上記特定モードとなる。
【0020】
このようにして,上記共通時間帯においては,上記特定光電変換素子のすべてがストロボ・フラッシュにより同時に露光されるので,適切なストロボ撮像が可能となる。しかも特定光電変換素子の数は総光電変換素子の数に比べて少ないから,各光電変換素子における信号電荷蓄積時間,すなわち,シャッタ・スピードを比較的速いものにすることが可能である。
【0021】
イメージ・センサの総光電変換素子のすべてから信号電荷を読出す通常モードにおいては,上記総光電変換素子における信号電荷蓄積時間が等しくなるように(共通時間帯は必ずしも設ける必要はない),上記総光電変換素子が順次一定時間間隔で駆動される。固定電子撮像装置は,特定モードと通常モードの少なくとも2つのモードを有し,これらのモードが選択的に設定可能である。
【0022】
この発明は多重読出し(インターレースを含む)の駆動にも適用可能であるし,またモノクロ,カラーを問わず選択読出し可能なすべてのイメージ・センサに適用可能である。
【0023】
この発明の一実施態様では,上記イメージ・センサが,撮像領域の行方向および列方向に配列された多数の光電変換素子,上記光電変換素子の各列に隣接して形成され,上記光電変換素子に蓄積された信号電荷に相当する信号を垂直方向に伝送する垂直信号ライン,上記光電変換素子と上記垂直信号ラインとの間に設けられた第1の半導体スイッチング素子,上記垂直信号ラインから伝送された信号を水平方向に伝送する水平信号ライン,および各列の上記垂直信号ラインと上記水平信号ラインとの間に設けられた第2の半導体スイッチング素子を備え,上記各光電変換素子に蓄積された信号電荷を映像信号として上記水平信号ラインから出力するイメージ・センサである。上記駆動回路は,上記各特定光電変換素子からの信号電荷の読出しにおいて,上記各特定光電変換素子に対応する第1および第2の半導体スイッチング素子を,行および列の方向にしたがって,順次一定時間間隔で,各特定光電変換素子を選択するように,制御するものである。ここで,行方向,列方向は多少ジグザグであってもよい。
【0024】
この発明による電子カメラは,撮像装置として上記の固体電子撮像装置を含み,上記固体電子撮像装置から出力される映像信号(アナログ映像信号,ディジタル画像データを含む)を記録媒体(メモリを含む)に記録する記録制御手段を備えていることを特徴とする。この電子カメラも,特定モードと通常モードの少なくとも2つのモードを有し,これらのモードが選択的に設定可能である。この電子カメラに,上記のストロボ発光装置,および特定モード(ストロボ発光モード)において上記共通時間帯においてストロボ発光するようにストロボ発光装置を制御する制御装置を備えることができる。
【0025】
この電子カメラにおいてもフレーム・レートを短くできるので,撮影間隔を短くできる。また,撮影シーンが限定されるという問題を解消できる。
【0026】
【実施例の説明】
図1は,CMOS型イメージ・センサを備えたディジタル・スチル・カメラの電気的構成の一部を示すブロック図である。
【0027】
ディジタル・スチル・カメラは,制御回路10によって全体の動作が統括される。
【0028】
ディジタル・スチル・カメラは,ストロボ(エレクトロニック・フラッシュ)撮影が可能なようにストロボ発光(エレクトロニック・フラッシュ)装置12が設けられている。ストロボ発光モード・スイッチ13によってストロボ発光モードが設定される(ストロボ発光モードは露光条件等に応じて制御装置10が自動的に設定してもよい。)。ストロボ発光モード信号を示す信号が制御回路10に入力するとストロボ発光モードとなり,ストロボ発光装置12が撮像タイミングに応じて発光する(このストロボ発光タイミングについて詳しくは後述する)。
【0029】
タイミング・ジェネレータ11から各種クロック・パルス等が出力され,CMOS型イメージ・センサ1の駆動回路9に与えられる。駆動回路9は,タイミング・ジェネレータ11から与えられる各種クロック・パルスおよび制御回路10から与えられる設定モードに応じた制御信号に基づいてCMOS型イメージ・センサ1を駆動する。
【0030】
撮像モード(撮像モードには後述するように,特定モード(ストロボ発光モード)と通常モードとが含まれる)が設定されると,CMOS型イメージ・センサ1によって一定周期で被写体が撮像される。被写体像を表す映像信号が所定のフレーム・レートで出力され,アナログ処理回路20を構成する増幅回路14に入力する。増幅回路14において増幅された映像信号は,CDS(Correlated Double sampling)およびA/D変換回路15において相関二重サンプリング処理およびアナログ/ディジタル変換処理がそれぞれ行われる。A/D変換回路15の出力画像データがアナログ処理回路20の出力となり信号処理回路16に入力する。
【0031】
イメージ・センサ1からは1画素(1光電変換素子)ごとに信号電荷(映像信号)が読出される。この1画素の信号電荷の読出しタイミングは,アナログ処理回路20における1画素分の信号電荷のアナログ処理時間(ピクセル・レート)によって規定される。
【0032】
信号処理回路16において,画素データのゲイン・コントロール処理,白バランス調整処理,ガンマ補正処理,輝度データおよび色差データ生成処理などの所定の信号処理が行われる。信号処理回路16から出力される画像データが表示装置(図示略,たとえばビュー・ファインダ)に与えられる。表示装置(たとえば,液晶表示装置)の表示画面上に,撮像によって得られた被写体像が表示されることとなる。
【0033】
ストロボ発光モード・スイッチ13によりストロボ発光モードが設定されているときに(この実施例では,ストロボ発光モードでないときを通常モードという),シャッタ・レリーズ・ボタン(図示略)が押されると,シャッタ・レリーズ・ボタンの押下タイミングに同期して後述する共通時間帯のタイミングでストロボ発光装置12が発光する。
【0034】
信号処理回路16から出力された画像データは,圧縮回路17を介してメモリ18に与えられ,一時的に記憶される。画像データは,メモリ18から読み出され,圧縮回路17においてjpeg(joint photographic experts group)などのデータ圧縮が行われる。圧縮された画像データが出力され,メモリ・カードなどの記録媒体に記録される。
【0035】
図2は,CMOS型イメージ・センサ1の電気的構成例を模式的に示している。CMOS型イメージ・センサには,フォトダイオードごとにスイッチ素子や増幅素子を設けたものがある。
【0036】
CMOS型イメージ・センサ1は,行方向(480個)および列方向(640個)に配列された多数のフォトダイオード(光電変換素子)2を備えている。フォトダイオード2の各列に隣接して垂直信号ライン4が形成されている。これらの垂直信号ライン4とフォトダイオード2との間には,第1の半導体スイッチング素子3が設けられている。
【0037】
第1のスイッチング素子3は,その制御端子がそれぞれ垂直走査回路8に接続されている。垂直走査回路8から出力されるスイッチング制御信号(第1スイッチ制御パルス)に応じて,所望の行の第1のスイッチング素子3がオンとされる。第1のスイッチング素子3がオンとされることにより,フォトダイオード2に蓄積されている一画素分の信号電荷が垂直信号ライン4にシフトされる。
【0038】
CMOS型イメージ・センサ1には,1本の映像信号ライン(水平信号ライン)6が形成されている。この映像信号ライン6に,第2の半導体スイッチング素子5を介して各列の垂直信号ライン4が接続されている。第2のスイッチング素子5に,水平走査回路7から出力されるスイッチング制御信号(第2スイッチ制御パルス)が与えられることにより,所望の第2のスイッチング素子5がオンされる。第2のスイッチング素子5がオンされることにより,垂直信号ライン4から伝送される信号(1画素分の信号電荷)が映像信号としてCMOS型イメージ・センサ1から出力される。
【0039】
多数のフォトダイオード2,スイッチング素子3,5,垂直信号ライン4および水平信号ライン6は一般的には一半導体基板上に集積してつくられる。水平走査回路7および垂直走査回路8は駆動回路9を構成し,後述する通常モードおよび特定モード(ストロボ発光モード)に応じて,選択された一対のスイッチング素子3,5を一定の順序で順次駆動する。図2では簡略化のために図示を省略したが,スイッチング素子3,5,垂直信号ライン4および水平信号ライン6からなる回路と同じようなフォトダイオード2のリセットのための(信号電荷の蓄積時間,すなわち露光時間の開始を規定する)回路が設けられている。
【0040】
この実施例によるディジタル・スチル・カメラは,ストロボ発光モード(特定モード)が設定されると,1/2画素間引き(他の間引き方法であってもよいし,一部の領域の画素のみを選択してそれらの選択された画素から映像信号を取出すものでもよい)が行われる。1/2画素間引きと全画素読み出しとの違いを明らかにするために,まず全画素読み出し(通常モードの動作)について説明する(分りやすくするために,この全画素読出しにおいてもストロボ発光のための共通時間帯が設けられているが,必ずしも共通時間帯を設ける必要はない。なぜなら,ストロボ発光のときには後述する特定モードになるからである。)。
【0041】
図3は,CMOS型イメージ・センサ1の受光面(センサ面)の一部を表している。
【0042】
各区画21がフォトダイオード2の1つ1つに対応しており,各画素に対応する。フォトダイオード2の受光面上に,緑色の光成分を透過する特性を有するG色フィルタ(Gで示す),赤色の光成分を透過する特性を有するR色フィルタ(Rで示す)または青色の光成分を透過する特性を有するB色フィルタ(Bで示す)が設けられている(ベイヤ配列)。
【0043】
図4は,一駒分の全画素読み出し(CMOS型イメージ・センサ1のすべてのフォトダイオード2に蓄積された信号電荷を読み出すとき)においてストロボ発光するときの各行ごとのタイム・チャートを示すものであり,図5は,図4の一部を拡大した,すなわち1行を各画素の単位に拡大したタイム・チャートである。
【0044】
ストロボ発光を行う場合には,すべてのフォトダイオード2が信号電荷を蓄積している時間帯(発光時間)(ΔT1(Δts)の時間)でストロボ発光する必要がある。すなわち,ストロボ発光する時間帯ではフォトダイオード2のすべてが信号電荷を蓄積していなければならない(すなわち,露光時間帯)。全画素読み出しにおいてストロボ発光する場合には,フォトダイオード2の蓄積時間は,すべてのフォトダイオード2に同時に信号電荷が蓄積される時間(共通時間帯)ΔT1をもつように,すべてt1とされる。
【0045】
フォトダイオードが信号電荷を蓄積している時間は露光時間である。露光時間は,フォトダイオードのリセットの時点から信号電荷の読出し開始の時点(この読出しが上記スイッチング素子3,5によって制御される)までの時間である。逆にいえば,スイッチング素子3,5の制御によって信号電荷の読出しが開始されるフォトダイオードについては,その読出しの開始よりも露光時間遡った時点で,リセットのためのスイッチング素子(図示略)により,リセット処理(それまでに蓄積されていた電荷の放出)が行なわれる。
【0046】
図2から図5を参照して,全画素読み出しをする場合には,まず時刻t11sにおいて,図2において左上端に位置する第1行第1列にあるフォトダイオード2がリセットされ,第1行第1列のフォトダイオード2への信号電荷の蓄積が開始される。図5において第1行第1列のフォトダイオード2への信号電荷の蓄積は,時刻t11sから時刻t1が経過する時刻t11eまで続けられる。時刻t11eとなると,垂直走査回路8からの制御信号(第1スイッチ制御パルス)により第1行第1列のフォトダイオード2に対応する第1のスイッチング素子3がオンとされ,これと同時に第1列の垂直信号ライン4に接続されている第2のスイッチング素子5がオンとなるように水平走査回路7から制御信号が出力される。すると,第1行第1列目のフォトダイオード2に蓄積された信号電荷の蓄積量に対応した電流が第1列の垂直信号ライン4から水平信号ライン6に生じ,映像信号としてCMOS型イメージ・センサ1から出力される。CMOS型イメージ・センサ1から出力された映像信号は,上述したようにアナログ処理回路20に入力し,アナログ処理が行われる。1行のすべてのフォトダイオードからの信号電荷のアナログ処理に要する時間(Δtp1)が「処理1」として図4および図5に示されている。したがって,一つのフォトダイオード2から出力された信号電荷のアナログ処理時間は,Δtp1を1行に属するフォトダイオードの数(たとえば640個)で除した時間(これがピクセル・レート)である。
【0047】
同様にして,時刻t12sにおいて第1行第2列にあるフォトダイオード2がリセットされ,第1行第2列のフォトダイオード2への信号電荷の蓄積が開始される。第1行第2列のフォトダイオード2への信号電荷の蓄積は,時刻t12sから時刻t1が経過する時刻t12eまで続けられる。上述したのと同様に,第1行第2列のフォトダイオード2に蓄積された信号電荷にもとづいて得られる映像信号がCMOS型イメージ・センサ1から出力され,アナログ処理回路20においてアナログ処理が行われる。
【0048】
このようにして第1行のフォトダイオード2にそれぞれ蓄積された信号電荷にもとづいて得られる映像信号がCMOS型イメージ・センサ1から1画素ずつ順次ピクセル・レートの時間間隔で出力され,この過程でアナログ処理回路20において同じように1画素分ずつピクセル・レートの時間間隔でアナログ処理が行われることとなる。1行分のアナログ処理に要する時間は,各行に属するフォトダイオードの個数が同じであれば,すべてΔtp1の時間である。
【0049】
第1行に属するすべてのフォトダイオードからの信号電荷の読出しとアナログ処理が終了すると,次に第2行に属するフォトダイオードの信号電荷の読出しに移る。第2行のフォトダイオード2(第2行第1列のフォトダイオード2)への信号電荷の蓄積開始時点(リセット)は,第1行のフォトダイオード2(第1行第1列のフォトダイオード2)のリセット時点からΔtp1 経過した時刻t21sとなる。同様に,第3行のフォトダイオード2への信号電荷の蓄積開始時点は,第2行のフォトダイオード2の蓄積開始時点からΔtp1 経過した時刻t31sとなり,第4行のフォトダイオード2への信号電荷の蓄積開始時点は,第3行のフォトダイオード2の蓄積開始時点からΔtp1経過した時刻t41sとなる。
【0050】
以上のことから,全画素読み出しをする場合フレーム・レートは時間t1+Δtp1×(1列に属するフォトダイオードの個数,たとえば480)となる。
【0051】
図6は,CMOS型イメージ・センサ1の受光面の一部を示すものであり,1/2画素間引き処理において,信号電荷読出しの対象となる画素についてのみR,G,Bの記号を描いたものである。
【0052】
列方向および行方向に隣接する4つのRGBの画素を表す画像データを用いて1つのカラーの画素が生成される。このために1/2画素間引きにおいては,4つのGRBGの画素を1つの組22と考え,その組22の画素が列方向および行方向に1組置きに現れるような画像となるようにCMOS型イメージ・センサ1の映像信号の読み出しが制御される。R,GまたはBと示されている区画21が映像信号が読み出される区画であり,空欄となっている区画21が間引かれる区画である。
【0053】
CMOS型イメージ・センサ1の第(4n+1)行(nは0以上の整数)および第(4n+2)行については,第(4n+1)列および第(4n+2)列の画素を表す映像信号が読み出され,第(4n+3)行および第(4n+4)行については,第(4n+3)列および第(4n+4)列の画素を表す映像信号が読み出されるように,垂直走査回路8および水平走査回路7からスイッチング制御パルスが出力され,第1のスイッチング素子3および第2のスイッチング素子5に与えられる。
【0054】
第1のスイッチング素子3を制御するために垂直走査回路8から出力される制御信号(第1のスイッチング制御パルス)の一部が図8に,第2のスイッチング素子5を制御するために水平走査回路7から出力される制御信号(第2のスイッチング制御パルス)の一部が図7にそれぞれ示されている。Δtpはピクセル・レートに相当する時間である。列方向および行方向に,それぞれ,2画素分飛ばして2画素の連続的読出しを行なうことを繰返していることが分る。
【0055】
図9は,1/2画素間引き読み出し(特定モードの1つ)における図4に相当するタイム・チャートである。
【0056】
全画素読み出しとの相違を明らかにするために,各フォトダイオード2の蓄積時間は,全画素読み出しの場合と同じくt1とする。
【0057】
1/2画素間引き読み出しにおいては,CMOS型イメージ・センサ1から出力される映像信号を生じさせるフォトダイオードの数は,全画素読み出しの場合の半分となる。このために,アナログ処理回路20における1行分のアナログ処理の時間は,全画素読み出しの場合における1行分のアナログ処理の時間の半分(Δtp2=Δtp1/2)となる。
【0058】
1行分のアナログ処理時間が短縮されることにより,次の行のフォトダイオード2への蓄積の開始時間がその短縮された時間分だけ早くなる。たとえば,第1行のフォトダイオード2の蓄積開始時点をt11s2 とすると,第2行のフォトダイオード2の蓄積開始時点はそのΔtp2経過後のt21s2となる。同様に,第3行,第4行のフォトダイオード2の蓄積開始時点はそれぞれ第1行の蓄積開始時点よりも2Δtp2,3Δtp2遅れたt31s2 ,t41s2 となる。このように,各行において信号電荷を読出すべきフォトダイオードの数が減り,アナログ処理時間が少なくなったことにより,それぞれの行におけるフォトダイオード2の蓄積開始時点が早くなると,蓄積時間(露光時間)をt1に保ったとしても,すべてのフォトダイオード2に同時に信号電荷が蓄積される共通時間帯はΔT2となり,全画素読み出しにおける同時蓄積時間(共通時間帯)ΔT1に比べて長くなる。
【0059】
同時蓄積共通時間帯は,ストロボ発光時間Δtsが含まれる程度あればよいから,同時蓄積時間ΔT2をΔT1程度まで短くすることができる。
【0060】
図10は,1/2画素読出しにおいて同時蓄積時間ΔT2をΔT3まで(ΔT3>Δts)短縮した場合のタイム・チャートである。
【0061】
同時蓄積共通時間帯は,ストロボ発光時間Δtsより少し長い時間であるΔT3とされている。同時蓄積共通時間帯がΔT3に設定されることにより,それぞれの行ごとの蓄積時間(露光時間)t2も全画素読出しのときの蓄積時間(露光時間)t1に比べて短縮することができる。結果的に,シャッタ・スピードの向上を図り,次の駒の撮像の開始時点を早くすることができ,フレーム・レートを上げることができるようになる。
【0062】
図11は,CMOS型イメージ・センサ1の受光面上を表すもので,1/9画素間引きを行う場合のものである。ここでも,信号電荷が読出される画素にR,G,Bの記号を付してある。
【0063】
1/9画素間引きが行われる場合,第(3n+1)行第(3m+1)列(mは0または正の整数)の画素に相当する映像信号が読み出され,そのほかの第(3n+2)行および第(3n+3)行の画素(フォトダイオード)ならびに第(3n+2)列および第(3n+3)列の画素(フォトダイオード)からの信号電荷の読出しは行なわれない。この信号電荷読み出しは,上述した1/2読み出しと同様に対応するスイッチング制御素子3および5をオンするようにスイッチング制御パルスの出力を制御することにより実現できる。
【0064】
この場合には,1/2画素読み出しのときよりもさらにCMOS型イメージ・センサ1から出力される映像信号に寄与するフォトダイオードの数が少なくなるので,さらにフレーム・レートを短くできることが理解されよう。
【0065】
図12は,CMOS型イメージ・センサ1の受光面上を表すもので,ズーム読み出しを行う場合のものである。
【0066】
撮像領域(CMOS型イメージ・センサ1のすべての受光面の相当する領域)23の中の一部であるズーム領域24に相当するフォトダイオード2に蓄積された信号電荷にもとづく映像信号が出力されるようにCMOS型イメージ・センサ1が駆動される。
【0067】
このようなズーム領域は,あらかじめ設定しておいてもよいし,ユーザが設定できるようにしてもよい。
【0068】
ズーム読み出しが行われる場合でも,CMOS型イメージ・センサ1から出力される一駒分の映像信号に寄与するフォトダイオードの数は少なくなるのでフレーム・レートが短くなる。要するに,CMOS型イメージ・センサ1から出力される映像信号に寄与するフォトダイオードの数が少なくなればよい。
【0069】
このように,イメージ・センサから信号電荷を読出すべきフォトダイオードの数を減少させ,かつこれらの信号電荷を読出すべきフォトダイオードに共通の信号電荷蓄積時間帯を設けることを特定モードという。
【0070】
信号電荷を読出すべきフォトダイオードに共通の信号電荷蓄積時間帯(共通時間帯)において,制御装置10の制御の下にストロボ発光装置12からストロボが発光される。
【0071】
なお,ストロボ発光しない場合であっても,CMOSイメージ・センサ1から出力される映像信号に寄与するフォトダイオードの数を少なくするようにしてもよいのはいうまでもない(この場合に,共通時間帯を設けても,設けなくてもどちらでもよい)。
【0072】
上述した実施例においては,撮像領域23のズーム領域24に相当するフォトダイオード2に蓄積された信号電荷にもとづく映像信号が出力されているが,ズーム領域24に限らず,撮像領域23のうちの一部の領域(中央部分だけでなく,中央部分以外の部分でもよい)に相当するフォトダイオードに蓄積された信号電荷にもとづく映像信号が出力されるようにしてもよい。たとえば,被写体像のピントが合っている領域を検出し(合焦領域検出回路が設けられよう),ピントが合っている領域に相当するフォトダイオードに蓄積された信号電荷にもとづく映像信号が出力されるようにしてもよい。
【0073】
上述した実施例は,イメージ・センサにCMOS型のものを用いた場合について説明したが,CMOS型イメージ・センサだけでなく,CID型イメージ・センサなど他のイメージ・センサを利用することができるのはいうまでもない。さらに,イメージ・センサを用いて被写体を撮像するカメラだけでなく,いわゆる銀塩フイルムに光学的に被写体像を記録する機能も有するハイブリッド型カメラにも適用できる。また,ディジタル画像データをディジタル記録媒体に記録するディジタル・カメラだけでなく,アナログ映像信号をアナログ記録媒体に記録する電子カメラにも適用できる。
【図面の簡単な説明】
【図1】ディジタル・スチル・カメラの電気的構成を示すブロック図である。
【図2】CMOS型イメージ・センサの電気的構成を示している。
【図3】CMOS型イメージ・センサの受光面の一部を表している。
【図4】全画素読み出しのタイム・チャートである。
【図5】図4に示すタイム・チャートの一部拡大図である。
【図6】CMOS型イメージ・センサの受光面の一部を表している(1/2画素間引き)。
【図7】1/2画素読出しにおける水平走査回路の出力信号を示す波形図である。
【図8】1/2画素読出しにける垂直走査回路の出力信号を示す波形図である。
【図9】1/2画素読み出しのタイム・チャートである。
【図10】1/2画素読み出しのタイム・チャートである(共通時間帯を短くした場合)。
【図11】CMOS型イメージ・センサの受光面の一部を表している(1/9が素間引き)。
【図12】CMOS型イメージ・センサの受光面の一部を表している(ズーム読出し)。
【図13】従来のイメージ・センサからの読出し動作の一例を示すタイム・チャートである。
【符号の説明】
1 CMOS型イメージ・センサ
2 フォトダイオード
3 第1のスイッチング素子
4 垂直信号ライン
5 第2のスイッチング素子
6 映像信号ライン(水平信号ライン)
7 水平走査回路(駆動回路)
8 垂直走査回路(駆動回路)
9 駆動回路
10 制御回路
11 タイミング・ジェネレータ
12 ストロボ発光装置
20 アナログ処理回路
Claims (10)
- 二次元的に配置された多数の光電変換素子を含み,個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサ,および
上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて,上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように,上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動する駆動回路,
を備えた固体電子撮像装置。 - ストロボ発光モードにおいて上記駆動回路に上記特定モードの動作を行なわせ,かつ上記共通時間帯においてストロボ発光するようにストロボ発光装置を制御する制御装置をさらに備えた請求項1に記載の固体電子撮像装置。
- 上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が,上記イメージ・センサのセンサ面内における一部の領域に配置されている光電変換素子である,請求項1または請求項2に記載の固体電子撮像装置。
- 上記一部の領域がセンサ面の中央の領域である,請求項3に記載の固体電子撮像装置。
- 上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子が,上記イメージ・センサのセンサ面内において規則的に選択された一または複数の光電変換素子の集合である,請求項1または請求項2に記載の固体電子撮像装置。
- 上記イメージ・センサが行方向および列方向にそれぞれ配列された多数の光電変換素子を含むイメージ・センサであり,上記特定光電変換素子が上記行方向および列方向に間引いて選択された一または複数の光電変換素子の集合である請求項1または請求項2に記載の固体電子撮像装置。
- 上記イメージ・センサが,センサ面の行方向および列方向に配列された多数の光電変換素子,上記光電変換素子の各列に隣接して形成され,上記光電変換素子に蓄積された信号電荷に相当する信号を垂直方向に伝送する垂直信号ライン,上記光電変換素子と上記垂直信号ラインとの間に設けられた第1の半導体スイッチング素子,上記垂直信号ラインから伝送された信号を水平方向に伝送する水平信号ライン,および各列の上記垂直信号ラインと上記水平信号ラインとの間に設けられた第2の半導体スイッチング素子を備え,上記各光電変換素子に蓄積された信号電荷を映像信号として上記水平信号ラインから出力するイメージ・センサであり,
上記駆動回路は,上記の各特定光電変換素子からの信号電荷の読出しにおいて,上記各特定光電変換素子に対応する第1および第2の半導体スイッチング素子を,行および列の方向にしたがって,順次一定時間間隔で,各特定光電変換素子を選択するように,制御するものである,
請求項1から請求項6のいずれか一項に記載の固体電子撮像装置。 - 撮像装置として請求項1から7のいずれか一項に記載の固体電子撮像装置を含み,
上記固体電子撮像装置から出力される映像信号を記録媒体に記録する記録制御手段を備えた電子カメラ。 - 二次元的に配置された多数の光電変換素子を含み,個々の光電変換素子ごとに信号電荷の蓄積時間と信号電荷の読出しタイミングが制御可能なイメージ・センサを用い,
上記イメージ・センサの総光電変換素子の一部の複数の特定光電変換素子から信号電荷を読出す特定モードにおいて,上記特定光電変換素子における信号電荷蓄積時間が等しくかつ上記特定光電変換素子の信号電荷蓄積時間の一部が重複する共通時間帯を持つように,上記イメージ・センサの上記特定光電変換素子を順次一定時間間隔で駆動する固体電子撮像装置の駆動方法。 - ストロボ発光モードにおいて,上記イメージ・センサを上記特定モードで駆動し,かつ上記共通時間帯においてストロボ発光するようにストロボ発光装置を制御する請求項9に記載の固体電子撮像装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002379044A JP2004147278A (ja) | 2001-12-28 | 2002-12-27 | 固体電子撮像装置およびその駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001399616 | 2001-12-28 | ||
JP2002246181 | 2002-08-27 | ||
JP2002379044A JP2004147278A (ja) | 2001-12-28 | 2002-12-27 | 固体電子撮像装置およびその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004147278A true JP2004147278A (ja) | 2004-05-20 |
Family
ID=32475118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002379044A Pending JP2004147278A (ja) | 2001-12-28 | 2002-12-27 | 固体電子撮像装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004147278A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006013945A1 (ja) * | 2004-08-05 | 2006-02-09 | Sony Corporation | 撮像装置、撮像方法および撮像制御プログラム |
JP2007235893A (ja) * | 2006-03-03 | 2007-09-13 | Canon Inc | 撮像装置及び固体撮像装置の制御方法 |
JP2008035279A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 画素情報読出方法および撮像装置 |
US7944501B2 (en) | 2004-12-28 | 2011-05-17 | Canon Kabushiki Kaisha | Image sensing apparatus and image sensing apparatus control method |
US7944482B2 (en) | 2006-07-28 | 2011-05-17 | Sanyo Electric Co., Ltd. | Pixel information readout method and image pickup apparatus |
US8248520B2 (en) | 2008-10-10 | 2012-08-21 | Sony Corporation | Imaging apparatus and imaging method |
-
2002
- 2002-12-27 JP JP2002379044A patent/JP2004147278A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006013945A1 (ja) * | 2004-08-05 | 2006-02-09 | Sony Corporation | 撮像装置、撮像方法および撮像制御プログラム |
US7834931B2 (en) | 2004-08-05 | 2010-11-16 | Sony Corporation | Apparatus and method for capturing an image using a flash and a solid-state image pickup device |
US7944501B2 (en) | 2004-12-28 | 2011-05-17 | Canon Kabushiki Kaisha | Image sensing apparatus and image sensing apparatus control method |
JP2007235893A (ja) * | 2006-03-03 | 2007-09-13 | Canon Inc | 撮像装置及び固体撮像装置の制御方法 |
JP2008035279A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 画素情報読出方法および撮像装置 |
US7944482B2 (en) | 2006-07-28 | 2011-05-17 | Sanyo Electric Co., Ltd. | Pixel information readout method and image pickup apparatus |
US8248520B2 (en) | 2008-10-10 | 2012-08-21 | Sony Corporation | Imaging apparatus and imaging method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209170B2 (en) | Solid-state electronic image pickup apparatus and method of driving the same | |
JP4484944B2 (ja) | 撮像装置及び撮像装置の駆動方法 | |
US8026961B2 (en) | Solid-state image pickup apparatus having effective and non-effective pixel portions, and driving method therefor | |
KR100633506B1 (ko) | 동일 컬러 성분을 포함하는 신호를 가산하는 촬상 장치 | |
JP4622790B2 (ja) | 撮像素子および撮像装置 | |
US20020141002A1 (en) | Image pickup apparatus | |
JP2003032694A (ja) | 固体撮像素子およびディジタルカメラ | |
JP4160179B2 (ja) | 固体撮像装置および信号読出し方法 | |
JP2009017459A (ja) | Ccd型固体撮像素子及びその駆動方法並びに撮像装置 | |
JP2011055327A (ja) | 撮影装置及びその制御方法 | |
CN111800591B (zh) | 摄像元件及其控制方法和摄像装置 | |
JP4311776B2 (ja) | 撮像装置 | |
JP2004147278A (ja) | 固体電子撮像装置およびその駆動方法 | |
JP5452269B2 (ja) | 撮像装置 | |
JP2008187614A (ja) | 撮影装置 | |
JP2005217955A (ja) | 撮像装置及びその制御方法及びプログラム及び記憶媒体 | |
JP6635133B2 (ja) | 撮像装置 | |
JP2000013685A (ja) | 撮像装置 | |
JP3738654B2 (ja) | デジタルカメラ | |
JP4875399B2 (ja) | 撮像装置及びその制御方法並びに撮像システム | |
JP6773206B2 (ja) | 撮像装置 | |
WO2023162483A1 (ja) | 撮像装置及びその制御方法 | |
JP4999958B2 (ja) | 撮影装置 | |
JP2010081422A (ja) | 撮影装置 | |
JP2004153710A (ja) | 撮像装置の制御方法および撮像装置 |