JP2004140744A - 符号変換回路、及び光送信回路 - Google Patents
符号変換回路、及び光送信回路 Download PDFInfo
- Publication number
- JP2004140744A JP2004140744A JP2002305641A JP2002305641A JP2004140744A JP 2004140744 A JP2004140744 A JP 2004140744A JP 2002305641 A JP2002305641 A JP 2002305641A JP 2002305641 A JP2002305641 A JP 2002305641A JP 2004140744 A JP2004140744 A JP 2004140744A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- logic
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
【課題】本発明は、光デュオバイナリ信号の生成にあたり、必要な電気回路の駆動速度を低減し高速伝送を可能とする、符号変換回路及び光送信回路を提供することを目的とする。
【解決手段】ｎ多重符号変換回路１０１は、２論理データの「０」の入力には、３論理データの「０」を出力する。また、２論理データの「＋１」の入力に対して、３論理データの出力時点ｔ１の１つ前の３論理データが「＋１」又は「＋２」の場合は、同じ論理を出力する。また、時点ｔ１より１つ前の３論理データが「０」の場合は、時点ｔ１より時間を遡り、３論理データの出力が初めて「＋１」または「＋２」となる時点ｔ２までの間の「０」の連続する個数を調べ、偶数の場合は、時点ｔ２の出力と同じ論理を出力し、「０」の個数が奇数であり、時点ｔ２の出力が「＋１」であれば「＋２」を、「＋２」であれば「＋１」を出力する。
【選択図】 図１
【解決手段】ｎ多重符号変換回路１０１は、２論理データの「０」の入力には、３論理データの「０」を出力する。また、２論理データの「＋１」の入力に対して、３論理データの出力時点ｔ１の１つ前の３論理データが「＋１」又は「＋２」の場合は、同じ論理を出力する。また、時点ｔ１より１つ前の３論理データが「０」の場合は、時点ｔ１より時間を遡り、３論理データの出力が初めて「＋１」または「＋２」となる時点ｔ２までの間の「０」の連続する個数を調べ、偶数の場合は、時点ｔ２の出力と同じ論理を出力し、「０」の個数が奇数であり、時点ｔ２の出力が「＋１」であれば「＋２」を、「＋２」であれば「＋１」を出力する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、光デュオバイナリ信号もしくはＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）光デュオバイナリ信号の生成にあたり、必要な電気回路の駆動速度を低減することで高速伝送を可能とし、大容量光伝送を実現する、符号変換回路および光送信回路に関する。
【０００２】
【従来の技術】
光ファイバを用いた光伝送においては、光ファイバの持つ非線形光学効果および波長分散特性により光波形に歪みが生じる。この歪みは光伝送距離および光伝送速度を制限する要因となる。
【０００３】
この歪みを抑えるため、狭帯域符号化技術、分散等化技術等の研究が行われている。分散量に応じた分散等化用のデバイスを追加する必要のある分数等化技術に対し、伝送路符号の変更で実現可能な狭帯域符号化技術は、安価で自由度の高い伝送技術として注目されている。
【０００４】
狭帯域符号化技術の一つである光デュオバイナリ信号（例えば、非特許文献１参照）は、光信号の占有帯域を同伝送速度のＮＲＺ信号の約半分にまで圧縮でき、かつＮＲＺ信号の受信機構をそのまま適用可能であるため注目されている。光デュオバイナリ信号はパーシャルレスポンス符号の一つで、電気の３値符号として知られるデュオバイナリ信号を２値光伝送に適用したものである。デュオバイナリ信号では、‘０’、‘１’の２値の信号を送るに当たり、‘＋１’、‘０’、‘−１’の３値を用い、‘１’を‘＋１’または‘−１’で表すこととする。‘＋１’または‘−１’の決定は「間に奇数個の‘０’を挟む‘１’の符号を反転する」という規則に従うこととし、これにより隣接するビットの識別点における干渉を抑圧すること、および生成信号の狭帯域化の両者を実現している。
光デュオバイナリ信号では光キャリヤの位相（‘０’または‘π’）を用いて、この３値を光信号の‘１’（位相‘０’）、‘０’、‘−１’（位相‘π’）に対応させている。しかし、図１０に示す通り、光デュオバイナリ信号生成回路には、電気段において１ｂｉｔのフィードバック回路（デュオバイナリプリコーダ９０１）およびアナログフィルタ（光デュオバイナリフィルタ９０２）が含まれ、これらの素子が高速化の課題となっている。
【０００５】
この課題に対し、光変調器（例えば、非特許文献２参照）または最終的な光変調の直前（例えば、特許文献１参照）において信号の多重化を行うことで、低速な電気回路を用いて高速な光信号を生成する方式が提案されている。しかし、「非特許文献２」の方式では２多重が限界であり、「特許文献１」の方式では最終段の多重化回路に光信号と同じ動作速度が要求される。なお、光デュオバイナリ信号をＲＺ化したＲＺ光デュオバイナリ信号という信号も研究されている。高速または長距離ＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）伝送方式においては、ＲＺ符号を用いることでＦＷＭ（Ｆｏｕｒ Ｗａｖｅ Ｍｉｘｉｎｇ）の影響を低減することが出来、さらにＲＺ符号によるクロック抽出上の利点やデュオバイナリ方式であることの狭帯域性も同時に得られるという利点がある。
【０００６】
また、低速な電気回路により高速な光伝送を実現する方式としてはＯＴＤＭ（Ｏｐｔｉｃａｌ Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）によるビット多重技術があるが、ＯＴＤＭにより光デュオバイナリ信号を生成するには、まずＯＴＤＭ後の光信号における光キャリヤ位相変化が光デュオバイナリ信号の位相変化に一致するような光信号を生成する必要があり、「非特許文献１」、「非特許文献２」、「特許文献１」に開示された方式に直接ＯＴＤＭを適用することは不可能である。
【０００７】
また、ＯＴＤＭにより光デュオバイナリ信号を生成する方法としては、光変調器を多重化数分だけ直列に繋げる方式（例えば、特許文献２参照）が提案されている。しかしこの方式にはＯＴＤＭでよく用いられる光パルス圧縮による伝送速度の高速化を適用できないため、伝送速度と同程度の帯域を持つ電気回路が必要となり、やはり電気回路が高速化の制限要因となる。
【０００８】
よって、従来技術による光デュオバイナリ信号生成では、多重化電気回路の速度、またはその２倍程度が伝送速度の上限となっていた。
【０００９】
【特許文献１】
特開平１１−１２２２０５号公報「符号変換機能を備えた２値信号多重装置及び符号変換機能を備えた２値信号分離装置」
【特許文献２】
特開２００１−３２６６０９号公報「光ＲＺ信号生成装置，光ＲＺ信号生成方法，光時分割多重化装置および光時分割多重化方法」
【非特許文献１】
Ｋ．Ｙｏｎｅｎａｇａ ａｎｄ Ｓ． Ｋｕｗａｎｏ，”Ｄｉｓｐｅｒｓｉｏｎ−ｔｏｌｅｒａｎｔ ｏｐｔｉｃａｌ ｔｒａｎｓｍｉｓｓｉｏｎ ｓｙｓｔｅｍ ｕｓｉｎｇ ｄｕｏｂｉｎａｒｙ ｔｒａｎｓｍｉｔｔｅｒ ａｎｄ ｂｉｎａｒｙ ｒｅｃｅｉｖｅｒ，”Ｊ．Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌ．， ＬＴ−１５，ｐｐ． １５３０−１５３７，１９９７．
【非特許文献２】
松浦暁彦，片岡智由，宮本裕，“ＭＺ変調器多重による光デュオバイナリ送信回路の提案”，信学会２００２総合大会，Ｂ−１０−９０，２００２．
【００１０】
【発明が解決しようとする課題】
低速な電気回路により高速な光伝送を実現する方式としては、前述のＯＴＤＭによるビット多重技術があるが、従来の方式に直接ＯＴＤＭを適用することは不可能であるため、ＯＴＤＭに適用可能な光デュオバイナリ信号多重方式の実現が課題となっていた。
【００１１】
本発明はかかる課題を解決するためになされたものであり、本発明は、光デュオバイナリ信号の生成にあたり、必要な電気回路の駆動速度を低減し高速伝送を可能とする、符号変換回路及び光送信回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上記課題を解決するためになされたものであり、本発明の符号変換回路は、等しい信号速度を有するｎ並列の２論理データ信号を入力とし、該信号速度と等しい信号速度を有するｎ並列の３論理データ信号を出力とする符号変換回路であって、前記ｎ並列の入力信号を１タイムスロット毎に時分割多重して得られる第１の電気信号（２論理データ）および前記ｎ並列の出力信号を１タイムスロット毎に時分割多重して得られる第２の電気信号（３論理データ）における、前記第２の電気信号（３論理データ）の出力論理を決定するために、前記第１の電気信号（２論理データ）として第１の論理（０）が入力された場合は、第２の電気信号（３論理データ）として第１の論理（０）を出力する手段と、前記第１の電気信号（２論理データ）として第２の論理（＋１）が入力された場合に、第２の電気信号（３論理データ）を、前記第１の電気信号（２論理データ）に対応する第２の電気信号（３論理データ）の論理出力時点である時点１において、該時点１の以前の第２の電気信号（３論理データ）の論理出力パターンによって決定するための、第２の論理（＋１）または第３の論理（＋２）の出力論理決定手段と、前記出力論理決定手段により出力論理を決定する場合に、前記時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理がなく、すなわち時点１が第２の電気信号（３論理データ）の出力の開始時点であった場合は、時点１において第２の論理（＋１）を出力する手段と、前記出力論理決定手段により出力論理を決定する場合に、時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理が第２の論理（＋１）であった場合は、時点１において第２の論理（＋１）を出力する手段と、前記出力論理決定手段により出力論理を決定する場合に、前記時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理が第３の論理（＋２）であった場合は、時点１において第３の論理（＋２）を出力する手段と、前記出力論理決定手段により出力論理を決定する場合に、前記時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理が第１の論理（０）であった場合は、時点１より時間を遡って第２の電気信号（３論理データ）の出力論理を調べ、第２の電気信号の出力論理が初めて第２の論理（＋１）または第３の論理（＋２）となる時点２において、時点１から時点２までの間の第１の論理（０）が連続するタイムスロット数を計数するタイムスロット計数手段と、前記タイムスロット計数手段の計数結果により、第１の論理（０）の連続するタイムスロットが偶数の場合には、時点２における出力論理と同じ論理を時点１において出力する手段と、前記タイムスロット計数手段の計数結果により、第１の論理（０）の連続するタイムスロットが奇数であって、時点２における出力論理が第２の論理（＋１）であれば時点１において第３の論理（＋２）を出力し、第１の論理（０）の連続するタイムスロットが奇数であって、時点２における出力論理が第３の論理（＋２）であれば時点１において第２の論理（＋１）を出力する手段とを備えることを特徴とする。これにより、光時分割多重した後の光信号が、ＲＺ光デュオバイナリ信号もしくは光デュオバイナリ信号となる、光送信回路を構成することができると共に、光送信回路で用いる電気回路の動作速度を、光信号速度の１／ｎとすることができる。
【００１３】
また、本発明の符号変換回路は、符号変換回路の並列数ｎを２とし、３論理データ信号を２個の２値信号により表現し、該表現においては、２個の２値信号の第１の論理（０）および第２の論理（＋１）により３論理データ信号の第１の論理（０）を表し、前記２個の２値信号の第３の論理（＋２）により３論理データ信号の第２の論理（＋１）を表し、前記２個の２値信号の第４の論理（＋３）により３論理データ信号の第３の論理（＋２）を表すと共に、前記符号変換回路には、１タイムスロットの遅延を与える第１の遅延回路と、１タイムスロットの遅延を与える第２の遅延回路と、第１の２論理データ入力信号、および前記第１の遅延回路の出力を入力とし、両者の排他的論理和を出力する第１の排他的論理和回路と、第２の２論理データ入力信号、および前記第１の排他的論理和回路の出力を入力とし、両者の排他的論理和を第１の遅延回路および第２の遅延回路へ出力する第２の排他的論理和回路とを備え、さらに、前記符号変換回路においては、前記第１の排他的論理和回路より出力される２値信号と第２の排他的論理和回路より出力される２値信号の対により１個の３論理データ信号を表現し、前記第１の排他的論理和回路より出力される２値信号と第２の遅延回路より出力される２値信号の対により１個の３論理データ信号を表現することを特徴とする。
これにより、符号変換回路を簡単な回路構成とすることができ、電気回路の高速化が容易になる。また、市販部品の利用が可能になる。さらに、２多重符号変換回路を複数個配列して、ｎ多重符号変換回路を容易に構成することができる。
【００１４】
また、本発明の符号変換回路は、符号変換回路の並列数ｎを２とし、３論理データ信号を２個の２値信号により表現し、該表現においては、２個の２値信号の第１の論理（０）および第２の論理（＋１）により３論理データ信号の第１の論理（０）を表し、２個の２値信号の第３の論理（＋２）により３論理データ信号の第２の論理（＋１）を表し、２個の２値信号の第４の論理（＋３）により３論理データ信号の第３の論理（＋２）を表すと共に、前記符号変換回路には、第１の２論理データ入力信号を入力とし、反転論理を出力する第１の論理反転回路と、第２の２論理データ入力信号を入力とし、反転論理を出力する第２の論理反転回路と、１タイムスロットの遅延を与える遅延回路と、前記第１の論理反転回路の出力、および前記遅延回路の出力を入力とし、両者の排他的論理和を出力する第１の排他的論理和回路と、前記第２の論理反転回路の出力、および前記第１の排他的論理和回路の出力を入力とし、両者の排他的論理和を遅延回路へ出力する第２の排他的論理和回路と、前記第１の２論理データ入力信号、および前記第１の排他的論理和回路の出力を入力とし、両者の論理積を出力する第１の論理積回路と、前記第１の排他的論理和回路の出力を入力とし、反転論理を出力する第３の論理反転回路と、前記第１の２論理データ入力信号、および前記第３の論理反転回路を入力とし、両者の論理積を出力する第２の論理積回路と、前記第２の２論理データ入力信号、および前記第２の排他的論理和回路の出力を入力とし、同者の論理積を出力する第３の論理積回路と、前記第２の排他的論理和回路の出力を入力とし、反転論理を出力する第４の論理反転回路と、前記第２の２論理データ入力信号、および前記第４の論理反転回路を入力とし、両者の論理積を出力する第４の論理積回路とを備え、さらに、前記符号変換回路においては、第１の論理積回路より出力される２値信号と第２の論理積回路より出力される２値信号の対により１個の３論理データ信号を表現し、第３の論理積回路より出力される２値信号と第４の論理積回路より出力される２値信号の対により１個の３論理データ信号を表現することを特徴とする。
これにより、符号変換回路を簡単な回路構成とすることができ、電気回路の高速化が容易になる。また、市販部品の利用が可能になる。さらに、２多重符号変換回路を複数個配列して、ｎ多重符号変換回路を容易に構成することができる。
【００１５】
また、本発明の光送信回路は、伝送速度の等しいｎ並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成する光送信回路であって、前記光送信回路には、本発明による符号変換回路と、光パルス列を出力するパルス光源と、該光パルス列を入力とする光分岐回路であって、入力光をｎ分岐して出力する光分岐回路と、前記ｎ分岐された光出力の各々を各々の入力とするｎ個の光変調回路であって、第ｋ番目の光変調回路は、入力光を前記符号変換回路の第ｋ番目の３論理データ信号によって所定の光変調規則に従って変調する光変調回路とを備え、また、前記光変調規則を、第１の論理（０）に対しては光強度を最小にし、第２の論理（＋１）および第３の論理（＋２）に対しては光強度を最大にし、第２の論理（＋１）および第３の論理（＋２）に対する光位相は互いにπの位相差を有するものとし、さらに、前記ｎ個の光変調回路の各々の出力を入力とし、入力光を結合して出力する光結合回路とを備えることを特徴とする。
これにより、光時分割多重した後の光信号がＲＺ光デュオバイナリ信号となる、ｎ多重ＲＺ光デュオバイナリ信号送信回路を構成することができると共に、送信回路で用いる電気回路の動作速度を、光信号速度の１／ｎとすることができる。
【００１６】
また、本発明の光送信回路は、さらに、光結合回路の出力を入力とする光帯域通過フィルタであって、その通過帯域が、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しい光帯域通過フィルタを備え、光デュオバイナリ信号を生成することを特徴とする。
これにより、ｎ多重ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟いｎ多重光デュオバイナリ信号を生成することができる。
【００１７】
また、本発明の光送信回路は、伝送速度の等しい２並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成する光送信回路であって、前記光送信回路には、本発明による符号変換回路と、光パルス列を出力するパルス光源と、前記光パルス列を入力とする光分岐回路であって、入力光を２分岐して出力する第１の光分岐回路と、前記２分岐された光出力の各々を各々の入力とする２個の光変調回路であって、第ｋ番目の光変調回路は、入力光を前記符号変換回路の第ｋ番目の３論理データ信号によって所定の光変調規則に従って変調する光変調回路とを備え、前記光変調規則を、第１の論理（０）に対しては光強度を最小にし、第２の論理（＋１）および第３の論理（＋２）に対しては光強度を最大にし、第２の論理（＋１）および第３の論理（＋２）に対する光位相は互いにπの位 相差を有するものとし、さらに、各々の光変調信号を各々の入力とし、遅延制御信号に従って遅延を与えて出力を行う２個の遅延調整回路と、前記２個の遅延調整回路の各々の出力を入力とし、入力光を結合して出力する光結合回路と、前記光結合回路の出力を入力とし、入力光の一部を光スペクトル観測回路へ分岐する第２の光分岐回路と、前記光スペクトル観測回路であって、入力光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように前記２個の遅延調整回路の遅延量を調整する光スペクトル観測回路とを備え、さらに、前記遅延量の調整を行うために、初期状態においては、光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように遅延量の調整を行ってＲＺ光デュオバイナリ信号の生成を確認するための手段と、通常時には、光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（２／３）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が前記最大値における周波数成分の強度に対し所定の値以下となるように該遅延量を調整するための手段とを備えることを特徴とする。
これにより、光時分割多重した後の光信号が、ＲＺ光デュオバイナリ信号となる、２多重ＲＺ光デュオバイナリ信号送信回路を構成することができると共に、送信回路で用いる電気回路の動作速度を、光信号速度の１／２とすることができる。
【００１８】
また、本発明の光送信回路は、伝送速度の等しい２並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有する光デュオバイナリ信号を生成する光送信回路であって、前記光送信回路には、本発明による符号変換回路と、光パルス列を出力するパルス光源と、前記光パルス列を入力とする光分岐回路であって、入力光を２分岐して出力する第１の光分岐回路と、前記２分岐された光出力の各々を各々の入力とする２個の光変調回路であって、第ｋ番目の光変調回路は、入力光を前記符号変換回路の第ｋ番目の３論理データ信号によって所定の光変調規則に従って変調する光変調回路とを備え、前記光変調規則を、第１の論理（０）に対しては光強度を最小にし、第２の論理（＋１）および第３の論理（＋２）に対しては光強度を最大にし、第２の論理（＋１）および第３の論理（＋２）に対する光位相は互いにπの位相差を有するものとし、さらに、各々の光変調信号を各々の入力とし、遅延制御信号に従って遅延を与えて出力を行う２個の遅延調整回路と、前記２個の遅延調整回路の各々の出力を入力とし、入力光を結合して出力する光結合回路と、前記光結合回路の出力を入力とする光帯域通過フィルタであって、通過帯域が、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しい光帯域通過フィルタと、前記光帯域通過フィルタの出力を入力とし、入力光の一部を光スペクトル観測回路へ分岐する第２の光分岐回路と、前記光スペクトル観測回路であって、入力光スペクトルが光デュオバイナリ信号のスペクトルとなるように前記２個の遅延調整回路の遅延量を調整する光スペクトル観測回路とを備え、さらに、前記遅延量の調整を行うために、初期状態においては、光スペクトルが光デュオバイナリ信号のスペクトルとなるように遅延量の調整を行い光デュオバイナリ信号の生成を確認するための手段と、通常時には、光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（１／２）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が前記最大値における周波数成分の強度に対し所定の値以下となるように該遅延量を調整する手段とを備えることを特徴とする。
これにより、２多重ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い２多重光デュオバイナリ信号を生成することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態例について、図面を参照して説明する。
［第１の実施の形態］
図１は、本発明によるｎ多重符号変換回路について説明するための図であり、図１（ａ）に示す符号変換回路１０１には、１番目の２論理データ１（例えば、「０」、「＋１」の値をとる）からｎ番目までの２論理データｎが並列入力され、１番目の３論理データ１（例えば、「０」、「＋１」「＋２」の値をとる）からｎ番目の３論理データｎが出力され、ｎ並列のデータは１〜ｎの順で１ビットずつ時分割多重して伝送される（図１（ｂ）参照）。なお、図１（ａ）中の３論理データ信号はかならずしも導線１本で３値信号を伝送しなくともよい。つまり、以下で説明する図２または図３の例に示すように、２値論理信号を伝送する導線２本を用いて３論理データ信号を伝送する構成とすることができる。
【００２０】
また、図１（ａ）に示すｎ多重符号変換回路１０１では、２論理データ信号を３論理データに変換する際に、以下のようにして符号変換する。
【００２１】
（１）２論理データとして第１の論理（例えば、「０」）が入力された際には、３論理データとして第１の論理（例えば、「０」）を出力する。
（２）また、２論理データとして第２の論理（例えば、「＋１」）が入力された際には、２論理データの第２の論理（例えば、「＋１」）に対応する３論理データの論理出力時点である時点ｔ１において、時点ｔ１以前の３論理データの論理出力パターンによって第２の論理（例えば、「＋１」）または第３の論理（例えば、「＋２」）を選択出力する。
・時点ｔ１より１タイムスロット前の３論理データの出力論理がなく、時点ｔ１が３論理データのスロット信号の出力の開始時点であった場合は、第２の論理（例えば、「＋１」）を出力する。
・時点ｔ１より１タイムスロット前の３論理データの出力論理が第２の論理（例えば、「＋１」）であった場合は、第２の論理（例えば、「＋１」）を出力する。
・時点ｔ１より１タイムスロット前の３論理データの出力論理が第３の論理（例えば、「＋２」）であった場合は、第３の論理（例えば、「＋２」）を出力する。
・時点ｔ１より１タイムスロット前の３論理データの出力論理が第１の論理（例えば、「０」）であった場合は、時点ｔ１より時間を遡って３論理データのスロット信号の出力論理を調ベ、該出力論理が初めて第２の論理（例えば、「＋１」）または第３の論理（例えば、「＋２」）となる時点ｔ２において、時点ｔ１から時点ｔ２までの間の第１の論理（例えば、「０」）が連続するタイムスロット数を計数する。
・第１の論理（例えば、「０」）の連続するタイムスロットが偶数の場合には、時点ｔ２における出力論理と同じ論理を時点ｔ１において出力する。
・第１の論理（例えば、「０」）の連続するタイムスロットが奇数であって、時点ｔ２における出力論理が第２の論理（例えば、「＋１」）であれば、時点ｔ１において第３の論理（例えば、「＋２」）を出力する。
・第１の論理（例えば、「０」）の連続するタイムスロットが奇数であって、時点ｔ２における出力論理が第３の論理（例えば、「＋２」）であれば時点ｔ１において、第２の論理（例えば、「＋１」）を出力する。
【００２２】
なお、図９に、「３論理データのスロット信号」の生成例を示す。
・図９中、時間ｔ１の時点では、２論理データの入力信号が「１」であり、１タイムスロット前の３論理データが「０」であるため、時点ｔ１より時間を遡って「３論理データのスロット信号」の出力論理を調ベ、該出力論理が初めて「＋１」または「＋２」となる時点ｔ２において、時点ｔ１から時点ｔ２までの間の「０」が連続するタイムスロット数を計数する。この場合、連続するタイムスロットが偶数（２個））であるので、時点ｔ２における出力論理と同じ論理「＋１」を時点ｔ１において出力する。
・時間ｔ３の時点では、２論理データの入力信号が「１」であり、１タイムスロット前の３論理データが「０」であるため、時点ｔ３より時間を遡って「３論理データのスロット信号」の出力論理を調ベ、該出力論理が初めて「＋１」または「＋２」となる時点ｔ４において、時点ｔ３から時点ｔ４までの間の「０」が連続するタイムスロット数を計数する。この場合、連続するタイムスロットが奇数（３個）であり、時点ｔ４における出力論理が「＋１」であるので、時点ｔ３において「＋２」を出力する。
【００２３】
［第２の実施の形態］
また、図２は、２多重符号変換回路の第１の構成例を示す図である。
図２（ａ）において、２０１及び２０２は排他的論理和（ＥＸＯＲ）回路、２０３及び２０４は遅延回路を示しており、図２（ａ）に示す符号変換回路は、以下のようにして構成される。
・遅延回路２０３及び遅延回路２０４は、１タイムスロットの遅延を与える遅延回路である。
・排他的論理和回路２０１は、２論理データ入力信号ａ（ｄａｔａ １）、遅延回路２０３の出力ｃを入力とし、両者の排他的論理和を出力する。
・排他的論理和回路２０２は、２論理データ入力信号ｂ（ｄａｔａ ２）、および排他的論理和回路２０１の出力ｄを入力とし、両者の排他的論理和を遅延回路２０３および遅延回路２０４へ出力する。
【００２４】
また、図２に示す例では、並列数ｎを２とし、３論理データ信号を２個の２値信号により、以下のように表現することができる。
・２個の２値信号の第１の論理（例えば、「０」）および第２の論理（例えば、「＋１」）により３論理データ信号の第１の論理（例えば、「０」）を表す。
・２個の２値信号の第３の論理（例えば、「＋２」）により３論理データ信号の第２の論理（例えば、「＋１」）を表す。
・２個の２値信号の第４の論理（例えば、「＋３」）により３論理データ信号の第３の論理（例えば、「＋２」）を表す。
【００２５】
この多重符号変換回路中の各点ａ〜ｈの出力信号は、図２（ｂ）のテーブル中の論理式により示される。なお、図２（ｂ）中の符号「＋」は排他的論理和（ＥＸＯＲ）を、符号「ｒ」は遅延回路の初期値を示している。また、ｒ、ａ１、ａ２、ｂ１、ｂ２で示す各信号は「０」または「１」の値を取るデータとする。
【００２６】
図２（ｂ）に示すように、ある時点ｔ１での入力ビットをａ１、ｂ１とすると、次の時刻ｔ２での入力ビットをａ２、ｂ２とし、ｄａｔａ１＿１、ｄａｔａ１＿２の間、およびｄａｔａ２＿１、ｄａｔａ２＿２の間で排他的論理和演算が行われるとすれば、各々ａ１とａ２、ｂ１とｂ２が得られ、入力データの値がそのまま出力されていることが分かる。また、並列数を増やすことによりｎ＝２以上のｎ多重符号変換回路への拡張も可能である。なお、図中の排他的論理和回路（ＥＸＯＲ）２０１及び２０２については数十ＧＨｚまで動作可能なものが市販されており、それらを用いてもよい。なお、遅延回路２０３及び２０４については、ケーブル長により遅延量を調整する方法などがある。
【００２７】
［第３の実施の形態］
また、図３は、２多重符号変換回路の第２の構成例を示す図である。
【００２８】
図３（ａ）に示す２多重符号変換回路は、以下のようにして構成される。
・論理反転回路３０１は、２論理データ入力信号ａ（ｄａｔａ １）を入力とし、反転論理信号ｃを出力する。論理反転回路３０２は、２論理データ入力信号ｂ（ｄａｔａ ２）を入力とし、反転論理信号ｄを出力する。
・遅延回路３０３は、１タイムスロットの遅延を与える遅延回路である。
・排他的論理和回路３０４は、論理反転回路３０１の出力ｃ、および遅延回路３０３の出力ｅを入力とし、両者の排他的論理和を出力する。
・排他的論理和回路３０５は、論理反転回路３０２の出力ｄ、および排他的論理和回路３０４の出力ｆを入力とし、両者の排他的論理和を遅延回路３０３へ出力する。
・論理積回路３０６は、２論理データ入力信号ａ及び排他的論理和回路３０４の出力ｆを入力とし、両者の論理積を出力する。
・論理積回路３０７は、論理反転回路３０８による排他的論理和回路３０４の反転出力ｈと、２論理データ入力信号ａを入力とし、両者の論理積を出力する論理積回路である。
・論理積回路３０９は、２論理データ入力信号ｂ及び排他的論理和回路３０５の出力ｇを入力とし、同者の論理積を出力する。
・論理積回路３１０は、２論理データ入力信号ｂ、及び論理反転回路３１１による排他的論理和回路３０５の反転出力ｉを入力とし、両者の論理積を出力する。
【００２９】
また、図３に示す例では、並列数ｎを２とし、３論理データ信号を２個の２値信号により、以下のように表現する。
・２個の２値信号の第１の論理（例えば、「０」）および第２の論理（例えば、「＋１」）により３論理データ信号の第１の論理（例えば、「０」）を表す。
・２個の２値信号の第３の論理（例えば、「＋２」）により３論理データ信号の第２の論理（例えば、「＋１」）を表す。
・２個の２値信号の第４の論理（例えば、「＋３」）により３論理データ信号の第３の論理（例えば、「＋２」）を表す。
【００３０】
また、この多重符号変換回路の各点ａ〜０の出力信号は、図３（ｂ）のテーブル中の論理式により示される。なお、図３（ｂ）中の符号「＋」は排他的論理和（ＥＸＯＲ）を、符号「・」は論理積（ＡＮＤ）を、符号「＾」は反転論理（ＮＯＴ）を、符号「ｒ」は遅延回路の初期値を示している。また、ｒ、ａ１、ａ２、ｂ１、ｂ２で示す各信号は「０」または「１」の値を取るデータとする。
【００３１】
今ある瞬間に遅延調整回路の出力が「ｒ」であり、この時「ｄａｔａ １」として「ａ１」が入力され、「ｄａｔａ ２」として「ｂ１」が入力されたとすると、
・点ａで観測される値は「ａ１」である。
・点ｃで観測される値は「＾ａ１」である。
・点ｆで観測される値は、点ｅの値と点ｃの値の排他的論理和なので「ｒ＋＾ａ１」となる。
以下、同様に論理演算が続き、最終の出力点「ｎ、ｏ」の値は、ａ１、ｂ１となる。このようして、２多重符号変換回路が実現される。
【００３２】
なお、図３に示す２多重符号変換回路の並列数を増やすことによりｎ＝２以上のｎ多重符号変換回路への拡張も可能である。
【００３３】
［第４の実施の形態］
また、図４は、２多重ＲＺ光デュオバイナリ信号送信回路の構成例を示しており、伝送速度の等しい２並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成するための光送信回路の例である。図４において、４０１は符号変換回路、４０２及び４０３は光変調回路、４０４及び４０５は遅延調整回路、４０６はパルス光源、４０７は光分岐回路、４０８は光結合回路、４０９は光分岐回路、４１０は光スペクトル観測回路を示している。
【００３４】
符号変換回路４０１は、本発明によるｎ多重符号変換回路（図１参照）か、または、２多重符号変換回路（図２、または図３参照）を用いた符号変換回路であり、パルス光源４０６は光パルス列を出力するパルス光源である。光分岐回路４０７は、パルス光源４０６からの光パルス列を入力し、入力光を２分岐して出力する。
【００３５】
２分岐された光出力の各々は、２個の光変調回路４０２及び４０３に送られ、例えば、第１番目の光変調回路４０３は、符号変換回路４０１の第１番目の３論理データ信号（ｄａｔａ １＿１ 及びｄａｔａ １＿２）により、以下に示す「光変調規則」に従って入力光の変調を行う。
・３論理データの第１の論理（例えば、「０」）に対しては、光強度を最小にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対しては光強度を最大にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対する光位相は互いにπの位相差を有するように変調する。
【００３６】
また、光変調回路４０２の出力光（光ｄａｔａ ２）は遅延調整回路４０４に入力され、光変調回路４０３の出力光（光ｄａｔａ １）は遅延調整回路４０５に入力される。遅延調整回路４０４及び４０５は、光スペクトル観測回路４１０から出力される「遅延制御信号」により遅延量が調整され、遅延量の調整は、以下のようして行われる。
・初期状態においては、光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように手動で遅延量の調整を行ってＲＺ光デュオバイナリ信号の生成を確認する。
・通常時には、該光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（２／３）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が、前記最大値における周波数成分の強度に対し所定の値以下となるように遅延量を調整する。なお、光スペクトル観測回路４１０により、入力光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように、２個の遅延調整回路４０４及び４０５の遅延量を調整する。
【００３７】
そして、２個の遅延調整回路４０４及び４０５の各々の出力を、光結合回路４０８で結合し、さらに光分岐回路４０９を介して所定のルートに向けて出力する。
【００３８】
なお、図４に示す光変調回路４０２及び４０３としては、両側電極駆動のマッハツェンダ型光変調器などが使用できる（詳細は、非特許文献２を参照）。両電極駆動のマッハツェンダ型光変調器は、例えば動作点を光透過率が最小となる点に取り、かつ駆動電圧を「Ｖ×（π／２）」とすることで、両極の電位差に応じて光キャリア位相が変化し、かつチャープのない光を生成することが出来る。
【００３９】
また、パルス光源４０６としては、ＤＦＢレーザーを用いてもよいし、あるいはＣＷ（連続）出力のレーザー出力をＥＡ変調器等の光変調器でパルス状に変調してもよい 光分岐回路４０７及び４０９、及び光結合回路４０８としては導波路型の３ｄｂカプラを用いてもよい。
【００４０】
なお、前述したように、本例においては、ＯＴＢＭ時に光キャリヤの位相レベルでのタイミング調整が必要となるが、前述したように、遅延調整回路４０４及び４０５を設け、外部からの遅延量の調整を行う構成とする他に、光分岐−光変調−光結合の光学系を光経路が等長となるように設計した導波路として実現してもよい。なお、遅延調整回路４０４及び４０５としては、反射境を用いて光の伝搬距離を変える光遅延器などが使用できる。
【００４１】
また、光スペクトル観測回路４１０による「遅延制御信号」の生成には、ＧＰ−ＩＢ（ Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａｓｅ Ｂｕｓ ）制御が可能な高分解能の光スペクトラムアナライザなどが使用できる。
【００４２】
［第５の実施の形態］
また、図５に、２多重光デュオバイナリ信号送信回路の構成例を示す。図５において、５０１は符号変換回路、５０２及び５０３は光変調回路、５０４及び５０５は遅延調整回路、５０６はパルス光源、５０７は光分岐回路、５０８は光結合回路、５０９は光ＢＰＦ（帯域通過フィルタ）、５１０は光分岐回路、５１１は光スペクトル観測回路を示している。図５に例示する「２多重光デュオバイナリ信号送信回路」は、図４に示す回路と基本的には同様な構成であるが、光ＢＰＦ５０９が追加されている点が異なる。
【００４３】
すなわち、図４に示す回路で生成したＲＺ光デュオバイナリ信号を、光デュオバイナリ信号の帯域をもつ光フィルタ（光ＢＰＦ）５０９に通すことで、ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い光デュオバイナリ信号を生成することができる。なお、光ＢＰＦ（帯域通過フィルタ）としては、ＡＷＧ（Ａｒｒａｙｅｄ Ｗａｖｅｇｕｉｄｅ Ｇｒａｔｉｎｇ ）や導波路型のものが使用できる。
【００４４】
図５において、符号変換回路５０１は、本発明によるｎ多重符号変換回路（図１参照）か、または２多重符号変換回路（図２、または図３参照）であり、パルス光源５０６は光パルス列を出力するパルス光源である。光分岐回路５０７は、パルス光源５０６からの光パルス列を入力し、入力光を２分岐して出力する。
【００４５】
２分岐された光出力の各々は、２個の光変調回路５０２及び５０３に送られ、例えば、第１番目の光変調回路５０２は、入力光を符号変換回路５０１の第１番目の３論理データ信号に（ｄａｔａ １＿１ 及びｄａｔａ １＿２）よって，以下に示す「光変調規則」に従って変調を行う。
・３論理データの第１の論理（例えば、「０」）に対しては、光強度を最小にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対しては光強度を最大にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対する光位相は互いにπの位相差を有するように変調する。
【００４６】
また、光変調回路５０２の出力光（光ｄａｔａ ２）は遅延調整回路５０４に入力され、光変調回路５０３の出力光（光ｄａｔａ １）は遅延調整回路５０５に入力される。遅延調整回路５０４及び５０５は、光スペクトル観測回路５１１から出力される「遅延制御信号」により遅延量が調整される。
【００４７】
遅延量の調整は、以下のようして行われる。
・初期状態においては、光スペクトルが光デュオバイナリ信号のスペクトルとなるように手動で遅延量の調整を行って光デュオバイナリ信号の生成を確認する。
・通常時には、該光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（１／２）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が、前記最大値における周波数成分の強度に対し所定の値以下となるように遅延量を調整する。なお、光スペクトル観測回路５１１により、入力光スペクトルが光デュオバイナリ信号のスペクトルとなるように、２個の遅延調整回路４０４及び４０５の遅延量を調整する。
【００４８】
そして、２個の遅延調整回路５０４及び５０５の各々の出力を、光結合回路５０８で結合し、結合した光を、光デュオバイナリ信号の帯域（通過帯域が、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しいもの）をもつ光フィルタ（光ＢＰＦ）５０９に通すことで、ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い光デュオバイナリ信号を生成することができる。
【００４９】
なお、図５に示す光変調回路５０２及び５０３としては、両側電極駆動のマッハツェンダ型光変調器などが使用できる（詳細は、非特許文献２を参照）。両電極駆動のマッハツェンダ型光変調器は、例えば動作点を光透過率が最小となる点に取り、かつ駆動電圧を「Ｖ×（π／２）」とすることで、両極の電位差に応じて光キャリア位相が変化し、かつチャープのない光を生成することが出来る。
【００５０】
また、パルス光源５０６としては、ＤＦＢレーザーを用いてもよいし、あるいはＣＷ（連続）出力のレーザー出力をＥＡ変調器等の光変調器でパルス状に変調してもよい 光分岐回路５０７及び５１０、及び光結合回路５０８としては導波路型の３ｄｂカプラを用いてもよい。
【００５１】
なお、前述したように、本例においては、ＯＴＢＭ時に光キャリヤの位相レベルでのタイミング調整が必要となるが、前述したように、遅延調整回路５０４及び５０５を設け、外部からの遅延量の調整を行う構成とする他に、光分岐−光変調−光結合の光学系を光経路が等長となるように設計した導波路として実現してもよい。なお、遅延調整回路５０４及び５０５としては、反射境を用いて光の伝搬距離を変える光遅延器などが使用できる。
【００５２】
また、光スペクトル観測回路５１０による「遅延制御信号」の生成には、ＧＰ−ＩＢ（ Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａｓｅ Ｂｕｓ ）制御が可能な高分解能の光スペクトラムアナライザなどが使用できる。
【００５３】
［第６の実施の形態］
また、図６は、図４に示す「２多重ＲＺ光デュオバイナリ信号送信回路」を、「ｎ多重ＲＺ光デュオバイナリ信号送信回路」として構成した例であり、伝送速度の等しいｎ並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成するための光送信回路である。
【００５４】
図６において、６０１はｎ多重符号変換回路、６０２はｎ番目のデータ（ｄａｔａｎ）に対応する光変調回路、６０３は２番目のデータ（ｄａｔａ ２）に対応する光変調回路、６０４は１番目のデータ（ｄａｔａ １）に対応する光変調回路、６０５はパルス光源、６０６は光分岐回路、６０７は光結合回路、６０８は光分岐回路を示している。
【００５５】
符号変換回路６０１は、本発明によるｎ多重符号変換回路（図１参照）であり、パルス光源６０５は光パルス列を出力するパルス光源である。光分岐回路６０６は、パルス光源６０５からの光パルス列を入力し、入力光をｎ分岐して出力する。
【００５６】
ｎ分岐された光出力の各々は、ｎ個の光変調回路６０２〜６０４に送られ、例えば、第１番目の光変調回路６０４は、入力光を符号変換回路６０１の第１番目の３論理データ信号（ｄａｔａ １＿１ 及びｄａｔａ １＿２）によって，以下に示す「光変調規則」に従って変調を行う。
・３論理データの第１の論理（例えば、「０」）に対しては、光強度を最小にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対しては光強度を最大にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対する光位相は互いにπの位相差を有するように変調する。
【００５７】
そして、ｎ個の光変調回路６０２〜６０４の各々の出力を、光結合回路６０７で結合し、光分岐回路６０８を介して所定のルートに向けて出力する。
【００５８】
［第７の実施の形態］
また、図７は、図５に示す「２多重光デュオバイナリ信号送信回路」を、「ｎ多重光デュオバイナリ信号送信回路」として構成した例である。
【００５９】
図７において、７０１は符号変換回路、７０２はｎ番目のデータ（ｄａｔａ ｎ）に対応する光変調回路、７０３は２番目のデータ（ｄａｔａ ２）に対応する光変調回路、７０４は１番目のデータ（ｄａｔａ １）に対応する光変調回路、７０５はパルス光源、７０６は光分岐回路、７０７は光結合回路、７０８は光ＢＰＦ（帯域通過フィルタ）、７０９は光分岐回路を示している。
【００６０】
図７に例示する送信回路は、図６に例示する「ｎ多重ＲＺ光デュオバイナリ信号送信回路」と基本的な構成は同じであるが、光ＢＰＦ７０８が追加されている点が異なる。
【００６１】
すなわち、図６に示す光送信回路で生成したＲＺ光デュオバイナリ信号を、光光ＢＰＦ７０８（通過帯域が、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しいもの）を通すことで、ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い光デュオバイナリ信号を生成することができる。なお、光ＢＰＦ（帯域通過フィルタ）としては、ＡＷＧ（Ａｒｒａｙｅｄ Ｗａｖｅｇｕｉｄｅ Ｇｒａｔｉｎｇ ）や導波路型のものが使用できる。
【００６２】
［第８の実施の形態］
なお、ｎ多重符号変換回路図の他の構成例として、図８に、２×２スイッチを用いたｎ多重符号変換回路の構成例を示す。
【００６３】
以上、本発明の実施の形態について説明したが、本発明の符号変換回路及び光送信回路は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００６４】
【発明の効果】
以上説明したように、本発明のｎ多重符号変換回路においては、２論理データを３論理データに符号変換する際に、２論理データの「０」の入力には、３論理データの「０」を出力する。また、２論理データの「＋１」の入力に対しては、３論理データを出力する時点ｔ１より１タイムスロット前の３論理データが「＋１」又は「＋２」であった場合は、同じ論理を出力する。また、時点ｔ１より１タイムスロット前の３論理データが「０」であった場合は、時点ｔ１より時間を遡り、３論理データの出力論理が初めて「＋１」または「＋２」となる時点ｔ２までの間の「０」の連続する個数を調べ、偶数の場合には、時点ｔ２における出力と同じ論理を時点ｔ１において出力し、「０」の連続する個数が奇数であって、時点ｔ２における出力論理が「＋１」であれば「＋２」を、論理が「＋２」であれば「＋１」を出力する。
これにより、光時分割多重した後の光信号が、ｎ多重ＲＺ光デュオバイナリ信号もしくはｎ多重光デュオバイナリ信号となる、光送信回路を構成することができると共に、光送信回路で用いる電気回路の動作速度を、光信号速度の１／ｎとすることができる。
【００６５】
また、本発明の２多重符号変換回路においては、２つの遅延回路と、２つの排他的論理和回路により２多重符号変換回路を構成する。
これにより、符号変換回路を簡単な回路構成とすることができ、電気回路の高速化が容易になる。また、市販部品の利用が可能になる。さらに、２多重符号変換回路を複数個配列して、ｎ多重符号変換回路を容易に構成することができる。
【００６６】
また、本発明の２多重符号変換回路においては、１つの遅延回路と、２つの排他的論理和回路と、４つの論理反転回路と、４つの論理積回路により、２多重符号変換回路を構成する。
これにより、符号変換回路を簡単な回路構成とすることができ、電気回路の高速化が容易になる。また、市販部品の利用が可能になる。さらに、２多重符号変換回路を複数個配列して、ｎ多重符号変換回路を容易に構成することができる。
【００６７】
また、本発明の光送信回路においては、本発明によるｎ多重符号変換回路を使用し、パルス光源の光パルス列を光分岐回路によりｎ分岐し、分岐された光出力の各々を、ｎ個の光変調回路により変調する。変調規則としては、３論理データの「０」に対しては光強度を最小にし、「＋１」および「＋２」に対しては光強度を最大にし、「＋１」および「＋２」に対する光位相は互いにπの位相差を与える。そして、ｎ個の光変調回路の各々の出力を光結合回路により結合し、ｎ多重ＲＺ光デュオバイナリ信号を出力する。
これにより、光時分割多重した後の光信号がＲＺ光デュオバイナリ信号となる、ｎ多重ＲＺ光デュオバイナリ信号送信回路を構成することができると共に、送信回路で用いる電気回路の動作速度を、光信号速度の１／ｎとすることができる。
【００６８】
また、本発明の光送信回路においては、本発明によるｎ多重ＲＺ光デュオバイナリ信号送信回路から出力されるＲＺ光デュオバイナリ信号を、光ＢＰＦ（光帯域通過フィルタ）によりフィルタリングを行い、ｎ多重光デュオバイナリ信号を得る。
これにより、ｎ多重ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟いｎ多重光デュオバイナリ信号を生成することができる。
【００６９】
また、本発明の光送信回路においては、本発明による２多重符号変換回路を使用し、パルス光源の光パルス列を光分岐回路により２分岐し、分岐された光出力の各々を、２個の光変調回路により変調する。変調規則としては、３論理データの「０」に対しては光強度を最小にし、「＋１」および「＋２」に対しては光強度を最大にし、「＋１」および「＋２」に対する光位相は互いにπの位相差を与える。また、光変調回路からの出力を遅延調整回路に入力し、遅延量を調整する。そして、２個の遅延調整回路の各々の出力を光結合回路により結合し、２多重ＲＺ光デュオバイナリ信号を出力する。
これにより、光時分割多重した後の光信号が、ＲＺ光デュオバイナリ信号となる２多重ＲＺ光デュオバイナリ信号送信回路を構成することができると共に、送信回路で用いる電気回路の動作速度を、光信号速度の１／２とすることができる。
【００７０】
また、本発明の光送信回路においては、本発明による２多重符号変換回路を使用し、パルス光源の光パルス列を光分岐回路により２分岐し、分岐された光出力の各々を、２個の光変調回路により変調する。変調規則としては、３論理データの「０」に対しては光強度を最小にし、「＋１」および「＋２」に対しては光強度を最大にし、「＋１」および「＋２」に対する光位相は互いにπの位相差を与える。また、光変調回路からの出力を遅延調整回路に入力し、遅延量を調整する。そして、２個の遅延調整回路の各々の出力を光結合回路により結合した光を、光ＢＰＦ（光帯域通過フィルタ）によりフィルタリングを行い、２多重光デュオバイナリ信号を得る。
これにより、２多重ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い２多重光デュオバイナリ信号を生成することができる。
【図面の簡単な説明】
【図１】本発明によるｎ多重符号変換回路について説明するための図である。
【図２】２多重符号変換回路の第１の構成例を示す図である。
【図３】２多重符号変換回路の第２の構成例を示す図である。
【図４】２多重ＲＺ光デュオバイナリ信号送信回路の構成例を示す図である。
【図５】２多重光デュオバイナリ信号送信回路の構成例を示す図である。
【図６】ｎ多重ＲＺ光デュオバイナリ信号送信回路の構成例を示す図である。
【図７】ｎ多重光デュオバイナリ信号送信回路の構成例を示す図である。
【図８】２×２スイッチを用いたｎ多重符号変換回路の構成例を示す図である。
【図９】３論理データのスロット信号の生成例を示す図である。
【図１０】従来の光デュオバイナリ信号生成回路を示す図である。
【符号の説明】
１０１ 符号変換回路
２０１、２０２ 排他的論理和回路
２０３、２０４ 遅延回路
３０１、３０２、３０８、３１１ 論理反転回路
３０３ 遅延回路
３０４、３０５ 排他的論理和回路
３０６、３０７、３０９、３１０ 論理積回路
４０１ 符号変換回路
４０２、４０３ 光変調回路
４０４、４０５ 遅延調整回路
４０６ パルス光源
４０７、４０９ 光分岐回路
４０８ 光結合回路
４１０ 光スペクトル観測回路
５０１ 符号変換回路
５０２、５０３ 光変調回路
５０４、５０５ 遅延調整回路
５０６ パルス光源
５０７、５１０ 光分岐回路
５０８ 光結合回路
５０９ 光ＢＰＦ
５１１ 光スペクトル観測回路
６０１ 符号変換回路
６０２、６０３、６０４ 光変調回路
６０５ パルス光源
６０６、６０８ 光分岐回路
６０７ 光結合回路
７０１ 符号変換回路
７０２、７０３、７０４ 光変調回路
７０５ パルス光源
７０６、７０９ 光分岐回路
７０７ 光結合回路
７０８ 光ＢＰＦ
【発明の属する技術分野】
本発明は、光デュオバイナリ信号もしくはＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）光デュオバイナリ信号の生成にあたり、必要な電気回路の駆動速度を低減することで高速伝送を可能とし、大容量光伝送を実現する、符号変換回路および光送信回路に関する。
【０００２】
【従来の技術】
光ファイバを用いた光伝送においては、光ファイバの持つ非線形光学効果および波長分散特性により光波形に歪みが生じる。この歪みは光伝送距離および光伝送速度を制限する要因となる。
【０００３】
この歪みを抑えるため、狭帯域符号化技術、分散等化技術等の研究が行われている。分散量に応じた分散等化用のデバイスを追加する必要のある分数等化技術に対し、伝送路符号の変更で実現可能な狭帯域符号化技術は、安価で自由度の高い伝送技術として注目されている。
【０００４】
狭帯域符号化技術の一つである光デュオバイナリ信号（例えば、非特許文献１参照）は、光信号の占有帯域を同伝送速度のＮＲＺ信号の約半分にまで圧縮でき、かつＮＲＺ信号の受信機構をそのまま適用可能であるため注目されている。光デュオバイナリ信号はパーシャルレスポンス符号の一つで、電気の３値符号として知られるデュオバイナリ信号を２値光伝送に適用したものである。デュオバイナリ信号では、‘０’、‘１’の２値の信号を送るに当たり、‘＋１’、‘０’、‘−１’の３値を用い、‘１’を‘＋１’または‘−１’で表すこととする。‘＋１’または‘−１’の決定は「間に奇数個の‘０’を挟む‘１’の符号を反転する」という規則に従うこととし、これにより隣接するビットの識別点における干渉を抑圧すること、および生成信号の狭帯域化の両者を実現している。
光デュオバイナリ信号では光キャリヤの位相（‘０’または‘π’）を用いて、この３値を光信号の‘１’（位相‘０’）、‘０’、‘−１’（位相‘π’）に対応させている。しかし、図１０に示す通り、光デュオバイナリ信号生成回路には、電気段において１ｂｉｔのフィードバック回路（デュオバイナリプリコーダ９０１）およびアナログフィルタ（光デュオバイナリフィルタ９０２）が含まれ、これらの素子が高速化の課題となっている。
【０００５】
この課題に対し、光変調器（例えば、非特許文献２参照）または最終的な光変調の直前（例えば、特許文献１参照）において信号の多重化を行うことで、低速な電気回路を用いて高速な光信号を生成する方式が提案されている。しかし、「非特許文献２」の方式では２多重が限界であり、「特許文献１」の方式では最終段の多重化回路に光信号と同じ動作速度が要求される。なお、光デュオバイナリ信号をＲＺ化したＲＺ光デュオバイナリ信号という信号も研究されている。高速または長距離ＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）伝送方式においては、ＲＺ符号を用いることでＦＷＭ（Ｆｏｕｒ Ｗａｖｅ Ｍｉｘｉｎｇ）の影響を低減することが出来、さらにＲＺ符号によるクロック抽出上の利点やデュオバイナリ方式であることの狭帯域性も同時に得られるという利点がある。
【０００６】
また、低速な電気回路により高速な光伝送を実現する方式としてはＯＴＤＭ（Ｏｐｔｉｃａｌ Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）によるビット多重技術があるが、ＯＴＤＭにより光デュオバイナリ信号を生成するには、まずＯＴＤＭ後の光信号における光キャリヤ位相変化が光デュオバイナリ信号の位相変化に一致するような光信号を生成する必要があり、「非特許文献１」、「非特許文献２」、「特許文献１」に開示された方式に直接ＯＴＤＭを適用することは不可能である。
【０００７】
また、ＯＴＤＭにより光デュオバイナリ信号を生成する方法としては、光変調器を多重化数分だけ直列に繋げる方式（例えば、特許文献２参照）が提案されている。しかしこの方式にはＯＴＤＭでよく用いられる光パルス圧縮による伝送速度の高速化を適用できないため、伝送速度と同程度の帯域を持つ電気回路が必要となり、やはり電気回路が高速化の制限要因となる。
【０００８】
よって、従来技術による光デュオバイナリ信号生成では、多重化電気回路の速度、またはその２倍程度が伝送速度の上限となっていた。
【０００９】
【特許文献１】
特開平１１−１２２２０５号公報「符号変換機能を備えた２値信号多重装置及び符号変換機能を備えた２値信号分離装置」
【特許文献２】
特開２００１−３２６６０９号公報「光ＲＺ信号生成装置，光ＲＺ信号生成方法，光時分割多重化装置および光時分割多重化方法」
【非特許文献１】
Ｋ．Ｙｏｎｅｎａｇａ ａｎｄ Ｓ． Ｋｕｗａｎｏ，”Ｄｉｓｐｅｒｓｉｏｎ−ｔｏｌｅｒａｎｔ ｏｐｔｉｃａｌ ｔｒａｎｓｍｉｓｓｉｏｎ ｓｙｓｔｅｍ ｕｓｉｎｇ ｄｕｏｂｉｎａｒｙ ｔｒａｎｓｍｉｔｔｅｒ ａｎｄ ｂｉｎａｒｙ ｒｅｃｅｉｖｅｒ，”Ｊ．Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌ．， ＬＴ−１５，ｐｐ． １５３０−１５３７，１９９７．
【非特許文献２】
松浦暁彦，片岡智由，宮本裕，“ＭＺ変調器多重による光デュオバイナリ送信回路の提案”，信学会２００２総合大会，Ｂ−１０−９０，２００２．
【００１０】
【発明が解決しようとする課題】
低速な電気回路により高速な光伝送を実現する方式としては、前述のＯＴＤＭによるビット多重技術があるが、従来の方式に直接ＯＴＤＭを適用することは不可能であるため、ＯＴＤＭに適用可能な光デュオバイナリ信号多重方式の実現が課題となっていた。
【００１１】
本発明はかかる課題を解決するためになされたものであり、本発明は、光デュオバイナリ信号の生成にあたり、必要な電気回路の駆動速度を低減し高速伝送を可能とする、符号変換回路及び光送信回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上記課題を解決するためになされたものであり、本発明の符号変換回路は、等しい信号速度を有するｎ並列の２論理データ信号を入力とし、該信号速度と等しい信号速度を有するｎ並列の３論理データ信号を出力とする符号変換回路であって、前記ｎ並列の入力信号を１タイムスロット毎に時分割多重して得られる第１の電気信号（２論理データ）および前記ｎ並列の出力信号を１タイムスロット毎に時分割多重して得られる第２の電気信号（３論理データ）における、前記第２の電気信号（３論理データ）の出力論理を決定するために、前記第１の電気信号（２論理データ）として第１の論理（０）が入力された場合は、第２の電気信号（３論理データ）として第１の論理（０）を出力する手段と、前記第１の電気信号（２論理データ）として第２の論理（＋１）が入力された場合に、第２の電気信号（３論理データ）を、前記第１の電気信号（２論理データ）に対応する第２の電気信号（３論理データ）の論理出力時点である時点１において、該時点１の以前の第２の電気信号（３論理データ）の論理出力パターンによって決定するための、第２の論理（＋１）または第３の論理（＋２）の出力論理決定手段と、前記出力論理決定手段により出力論理を決定する場合に、前記時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理がなく、すなわち時点１が第２の電気信号（３論理データ）の出力の開始時点であった場合は、時点１において第２の論理（＋１）を出力する手段と、前記出力論理決定手段により出力論理を決定する場合に、時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理が第２の論理（＋１）であった場合は、時点１において第２の論理（＋１）を出力する手段と、前記出力論理決定手段により出力論理を決定する場合に、前記時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理が第３の論理（＋２）であった場合は、時点１において第３の論理（＋２）を出力する手段と、前記出力論理決定手段により出力論理を決定する場合に、前記時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理が第１の論理（０）であった場合は、時点１より時間を遡って第２の電気信号（３論理データ）の出力論理を調べ、第２の電気信号の出力論理が初めて第２の論理（＋１）または第３の論理（＋２）となる時点２において、時点１から時点２までの間の第１の論理（０）が連続するタイムスロット数を計数するタイムスロット計数手段と、前記タイムスロット計数手段の計数結果により、第１の論理（０）の連続するタイムスロットが偶数の場合には、時点２における出力論理と同じ論理を時点１において出力する手段と、前記タイムスロット計数手段の計数結果により、第１の論理（０）の連続するタイムスロットが奇数であって、時点２における出力論理が第２の論理（＋１）であれば時点１において第３の論理（＋２）を出力し、第１の論理（０）の連続するタイムスロットが奇数であって、時点２における出力論理が第３の論理（＋２）であれば時点１において第２の論理（＋１）を出力する手段とを備えることを特徴とする。これにより、光時分割多重した後の光信号が、ＲＺ光デュオバイナリ信号もしくは光デュオバイナリ信号となる、光送信回路を構成することができると共に、光送信回路で用いる電気回路の動作速度を、光信号速度の１／ｎとすることができる。
【００１３】
また、本発明の符号変換回路は、符号変換回路の並列数ｎを２とし、３論理データ信号を２個の２値信号により表現し、該表現においては、２個の２値信号の第１の論理（０）および第２の論理（＋１）により３論理データ信号の第１の論理（０）を表し、前記２個の２値信号の第３の論理（＋２）により３論理データ信号の第２の論理（＋１）を表し、前記２個の２値信号の第４の論理（＋３）により３論理データ信号の第３の論理（＋２）を表すと共に、前記符号変換回路には、１タイムスロットの遅延を与える第１の遅延回路と、１タイムスロットの遅延を与える第２の遅延回路と、第１の２論理データ入力信号、および前記第１の遅延回路の出力を入力とし、両者の排他的論理和を出力する第１の排他的論理和回路と、第２の２論理データ入力信号、および前記第１の排他的論理和回路の出力を入力とし、両者の排他的論理和を第１の遅延回路および第２の遅延回路へ出力する第２の排他的論理和回路とを備え、さらに、前記符号変換回路においては、前記第１の排他的論理和回路より出力される２値信号と第２の排他的論理和回路より出力される２値信号の対により１個の３論理データ信号を表現し、前記第１の排他的論理和回路より出力される２値信号と第２の遅延回路より出力される２値信号の対により１個の３論理データ信号を表現することを特徴とする。
これにより、符号変換回路を簡単な回路構成とすることができ、電気回路の高速化が容易になる。また、市販部品の利用が可能になる。さらに、２多重符号変換回路を複数個配列して、ｎ多重符号変換回路を容易に構成することができる。
【００１４】
また、本発明の符号変換回路は、符号変換回路の並列数ｎを２とし、３論理データ信号を２個の２値信号により表現し、該表現においては、２個の２値信号の第１の論理（０）および第２の論理（＋１）により３論理データ信号の第１の論理（０）を表し、２個の２値信号の第３の論理（＋２）により３論理データ信号の第２の論理（＋１）を表し、２個の２値信号の第４の論理（＋３）により３論理データ信号の第３の論理（＋２）を表すと共に、前記符号変換回路には、第１の２論理データ入力信号を入力とし、反転論理を出力する第１の論理反転回路と、第２の２論理データ入力信号を入力とし、反転論理を出力する第２の論理反転回路と、１タイムスロットの遅延を与える遅延回路と、前記第１の論理反転回路の出力、および前記遅延回路の出力を入力とし、両者の排他的論理和を出力する第１の排他的論理和回路と、前記第２の論理反転回路の出力、および前記第１の排他的論理和回路の出力を入力とし、両者の排他的論理和を遅延回路へ出力する第２の排他的論理和回路と、前記第１の２論理データ入力信号、および前記第１の排他的論理和回路の出力を入力とし、両者の論理積を出力する第１の論理積回路と、前記第１の排他的論理和回路の出力を入力とし、反転論理を出力する第３の論理反転回路と、前記第１の２論理データ入力信号、および前記第３の論理反転回路を入力とし、両者の論理積を出力する第２の論理積回路と、前記第２の２論理データ入力信号、および前記第２の排他的論理和回路の出力を入力とし、同者の論理積を出力する第３の論理積回路と、前記第２の排他的論理和回路の出力を入力とし、反転論理を出力する第４の論理反転回路と、前記第２の２論理データ入力信号、および前記第４の論理反転回路を入力とし、両者の論理積を出力する第４の論理積回路とを備え、さらに、前記符号変換回路においては、第１の論理積回路より出力される２値信号と第２の論理積回路より出力される２値信号の対により１個の３論理データ信号を表現し、第３の論理積回路より出力される２値信号と第４の論理積回路より出力される２値信号の対により１個の３論理データ信号を表現することを特徴とする。
これにより、符号変換回路を簡単な回路構成とすることができ、電気回路の高速化が容易になる。また、市販部品の利用が可能になる。さらに、２多重符号変換回路を複数個配列して、ｎ多重符号変換回路を容易に構成することができる。
【００１５】
また、本発明の光送信回路は、伝送速度の等しいｎ並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成する光送信回路であって、前記光送信回路には、本発明による符号変換回路と、光パルス列を出力するパルス光源と、該光パルス列を入力とする光分岐回路であって、入力光をｎ分岐して出力する光分岐回路と、前記ｎ分岐された光出力の各々を各々の入力とするｎ個の光変調回路であって、第ｋ番目の光変調回路は、入力光を前記符号変換回路の第ｋ番目の３論理データ信号によって所定の光変調規則に従って変調する光変調回路とを備え、また、前記光変調規則を、第１の論理（０）に対しては光強度を最小にし、第２の論理（＋１）および第３の論理（＋２）に対しては光強度を最大にし、第２の論理（＋１）および第３の論理（＋２）に対する光位相は互いにπの位相差を有するものとし、さらに、前記ｎ個の光変調回路の各々の出力を入力とし、入力光を結合して出力する光結合回路とを備えることを特徴とする。
これにより、光時分割多重した後の光信号がＲＺ光デュオバイナリ信号となる、ｎ多重ＲＺ光デュオバイナリ信号送信回路を構成することができると共に、送信回路で用いる電気回路の動作速度を、光信号速度の１／ｎとすることができる。
【００１６】
また、本発明の光送信回路は、さらに、光結合回路の出力を入力とする光帯域通過フィルタであって、その通過帯域が、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しい光帯域通過フィルタを備え、光デュオバイナリ信号を生成することを特徴とする。
これにより、ｎ多重ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟いｎ多重光デュオバイナリ信号を生成することができる。
【００１７】
また、本発明の光送信回路は、伝送速度の等しい２並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成する光送信回路であって、前記光送信回路には、本発明による符号変換回路と、光パルス列を出力するパルス光源と、前記光パルス列を入力とする光分岐回路であって、入力光を２分岐して出力する第１の光分岐回路と、前記２分岐された光出力の各々を各々の入力とする２個の光変調回路であって、第ｋ番目の光変調回路は、入力光を前記符号変換回路の第ｋ番目の３論理データ信号によって所定の光変調規則に従って変調する光変調回路とを備え、前記光変調規則を、第１の論理（０）に対しては光強度を最小にし、第２の論理（＋１）および第３の論理（＋２）に対しては光強度を最大にし、第２の論理（＋１）および第３の論理（＋２）に対する光位相は互いにπの位 相差を有するものとし、さらに、各々の光変調信号を各々の入力とし、遅延制御信号に従って遅延を与えて出力を行う２個の遅延調整回路と、前記２個の遅延調整回路の各々の出力を入力とし、入力光を結合して出力する光結合回路と、前記光結合回路の出力を入力とし、入力光の一部を光スペクトル観測回路へ分岐する第２の光分岐回路と、前記光スペクトル観測回路であって、入力光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように前記２個の遅延調整回路の遅延量を調整する光スペクトル観測回路とを備え、さらに、前記遅延量の調整を行うために、初期状態においては、光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように遅延量の調整を行ってＲＺ光デュオバイナリ信号の生成を確認するための手段と、通常時には、光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（２／３）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が前記最大値における周波数成分の強度に対し所定の値以下となるように該遅延量を調整するための手段とを備えることを特徴とする。
これにより、光時分割多重した後の光信号が、ＲＺ光デュオバイナリ信号となる、２多重ＲＺ光デュオバイナリ信号送信回路を構成することができると共に、送信回路で用いる電気回路の動作速度を、光信号速度の１／２とすることができる。
【００１８】
また、本発明の光送信回路は、伝送速度の等しい２並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有する光デュオバイナリ信号を生成する光送信回路であって、前記光送信回路には、本発明による符号変換回路と、光パルス列を出力するパルス光源と、前記光パルス列を入力とする光分岐回路であって、入力光を２分岐して出力する第１の光分岐回路と、前記２分岐された光出力の各々を各々の入力とする２個の光変調回路であって、第ｋ番目の光変調回路は、入力光を前記符号変換回路の第ｋ番目の３論理データ信号によって所定の光変調規則に従って変調する光変調回路とを備え、前記光変調規則を、第１の論理（０）に対しては光強度を最小にし、第２の論理（＋１）および第３の論理（＋２）に対しては光強度を最大にし、第２の論理（＋１）および第３の論理（＋２）に対する光位相は互いにπの位相差を有するものとし、さらに、各々の光変調信号を各々の入力とし、遅延制御信号に従って遅延を与えて出力を行う２個の遅延調整回路と、前記２個の遅延調整回路の各々の出力を入力とし、入力光を結合して出力する光結合回路と、前記光結合回路の出力を入力とする光帯域通過フィルタであって、通過帯域が、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しい光帯域通過フィルタと、前記光帯域通過フィルタの出力を入力とし、入力光の一部を光スペクトル観測回路へ分岐する第２の光分岐回路と、前記光スペクトル観測回路であって、入力光スペクトルが光デュオバイナリ信号のスペクトルとなるように前記２個の遅延調整回路の遅延量を調整する光スペクトル観測回路とを備え、さらに、前記遅延量の調整を行うために、初期状態においては、光スペクトルが光デュオバイナリ信号のスペクトルとなるように遅延量の調整を行い光デュオバイナリ信号の生成を確認するための手段と、通常時には、光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（１／２）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が前記最大値における周波数成分の強度に対し所定の値以下となるように該遅延量を調整する手段とを備えることを特徴とする。
これにより、２多重ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い２多重光デュオバイナリ信号を生成することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態例について、図面を参照して説明する。
［第１の実施の形態］
図１は、本発明によるｎ多重符号変換回路について説明するための図であり、図１（ａ）に示す符号変換回路１０１には、１番目の２論理データ１（例えば、「０」、「＋１」の値をとる）からｎ番目までの２論理データｎが並列入力され、１番目の３論理データ１（例えば、「０」、「＋１」「＋２」の値をとる）からｎ番目の３論理データｎが出力され、ｎ並列のデータは１〜ｎの順で１ビットずつ時分割多重して伝送される（図１（ｂ）参照）。なお、図１（ａ）中の３論理データ信号はかならずしも導線１本で３値信号を伝送しなくともよい。つまり、以下で説明する図２または図３の例に示すように、２値論理信号を伝送する導線２本を用いて３論理データ信号を伝送する構成とすることができる。
【００２０】
また、図１（ａ）に示すｎ多重符号変換回路１０１では、２論理データ信号を３論理データに変換する際に、以下のようにして符号変換する。
【００２１】
（１）２論理データとして第１の論理（例えば、「０」）が入力された際には、３論理データとして第１の論理（例えば、「０」）を出力する。
（２）また、２論理データとして第２の論理（例えば、「＋１」）が入力された際には、２論理データの第２の論理（例えば、「＋１」）に対応する３論理データの論理出力時点である時点ｔ１において、時点ｔ１以前の３論理データの論理出力パターンによって第２の論理（例えば、「＋１」）または第３の論理（例えば、「＋２」）を選択出力する。
・時点ｔ１より１タイムスロット前の３論理データの出力論理がなく、時点ｔ１が３論理データのスロット信号の出力の開始時点であった場合は、第２の論理（例えば、「＋１」）を出力する。
・時点ｔ１より１タイムスロット前の３論理データの出力論理が第２の論理（例えば、「＋１」）であった場合は、第２の論理（例えば、「＋１」）を出力する。
・時点ｔ１より１タイムスロット前の３論理データの出力論理が第３の論理（例えば、「＋２」）であった場合は、第３の論理（例えば、「＋２」）を出力する。
・時点ｔ１より１タイムスロット前の３論理データの出力論理が第１の論理（例えば、「０」）であった場合は、時点ｔ１より時間を遡って３論理データのスロット信号の出力論理を調ベ、該出力論理が初めて第２の論理（例えば、「＋１」）または第３の論理（例えば、「＋２」）となる時点ｔ２において、時点ｔ１から時点ｔ２までの間の第１の論理（例えば、「０」）が連続するタイムスロット数を計数する。
・第１の論理（例えば、「０」）の連続するタイムスロットが偶数の場合には、時点ｔ２における出力論理と同じ論理を時点ｔ１において出力する。
・第１の論理（例えば、「０」）の連続するタイムスロットが奇数であって、時点ｔ２における出力論理が第２の論理（例えば、「＋１」）であれば、時点ｔ１において第３の論理（例えば、「＋２」）を出力する。
・第１の論理（例えば、「０」）の連続するタイムスロットが奇数であって、時点ｔ２における出力論理が第３の論理（例えば、「＋２」）であれば時点ｔ１において、第２の論理（例えば、「＋１」）を出力する。
【００２２】
なお、図９に、「３論理データのスロット信号」の生成例を示す。
・図９中、時間ｔ１の時点では、２論理データの入力信号が「１」であり、１タイムスロット前の３論理データが「０」であるため、時点ｔ１より時間を遡って「３論理データのスロット信号」の出力論理を調ベ、該出力論理が初めて「＋１」または「＋２」となる時点ｔ２において、時点ｔ１から時点ｔ２までの間の「０」が連続するタイムスロット数を計数する。この場合、連続するタイムスロットが偶数（２個））であるので、時点ｔ２における出力論理と同じ論理「＋１」を時点ｔ１において出力する。
・時間ｔ３の時点では、２論理データの入力信号が「１」であり、１タイムスロット前の３論理データが「０」であるため、時点ｔ３より時間を遡って「３論理データのスロット信号」の出力論理を調ベ、該出力論理が初めて「＋１」または「＋２」となる時点ｔ４において、時点ｔ３から時点ｔ４までの間の「０」が連続するタイムスロット数を計数する。この場合、連続するタイムスロットが奇数（３個）であり、時点ｔ４における出力論理が「＋１」であるので、時点ｔ３において「＋２」を出力する。
【００２３】
［第２の実施の形態］
また、図２は、２多重符号変換回路の第１の構成例を示す図である。
図２（ａ）において、２０１及び２０２は排他的論理和（ＥＸＯＲ）回路、２０３及び２０４は遅延回路を示しており、図２（ａ）に示す符号変換回路は、以下のようにして構成される。
・遅延回路２０３及び遅延回路２０４は、１タイムスロットの遅延を与える遅延回路である。
・排他的論理和回路２０１は、２論理データ入力信号ａ（ｄａｔａ １）、遅延回路２０３の出力ｃを入力とし、両者の排他的論理和を出力する。
・排他的論理和回路２０２は、２論理データ入力信号ｂ（ｄａｔａ ２）、および排他的論理和回路２０１の出力ｄを入力とし、両者の排他的論理和を遅延回路２０３および遅延回路２０４へ出力する。
【００２４】
また、図２に示す例では、並列数ｎを２とし、３論理データ信号を２個の２値信号により、以下のように表現することができる。
・２個の２値信号の第１の論理（例えば、「０」）および第２の論理（例えば、「＋１」）により３論理データ信号の第１の論理（例えば、「０」）を表す。
・２個の２値信号の第３の論理（例えば、「＋２」）により３論理データ信号の第２の論理（例えば、「＋１」）を表す。
・２個の２値信号の第４の論理（例えば、「＋３」）により３論理データ信号の第３の論理（例えば、「＋２」）を表す。
【００２５】
この多重符号変換回路中の各点ａ〜ｈの出力信号は、図２（ｂ）のテーブル中の論理式により示される。なお、図２（ｂ）中の符号「＋」は排他的論理和（ＥＸＯＲ）を、符号「ｒ」は遅延回路の初期値を示している。また、ｒ、ａ１、ａ２、ｂ１、ｂ２で示す各信号は「０」または「１」の値を取るデータとする。
【００２６】
図２（ｂ）に示すように、ある時点ｔ１での入力ビットをａ１、ｂ１とすると、次の時刻ｔ２での入力ビットをａ２、ｂ２とし、ｄａｔａ１＿１、ｄａｔａ１＿２の間、およびｄａｔａ２＿１、ｄａｔａ２＿２の間で排他的論理和演算が行われるとすれば、各々ａ１とａ２、ｂ１とｂ２が得られ、入力データの値がそのまま出力されていることが分かる。また、並列数を増やすことによりｎ＝２以上のｎ多重符号変換回路への拡張も可能である。なお、図中の排他的論理和回路（ＥＸＯＲ）２０１及び２０２については数十ＧＨｚまで動作可能なものが市販されており、それらを用いてもよい。なお、遅延回路２０３及び２０４については、ケーブル長により遅延量を調整する方法などがある。
【００２７】
［第３の実施の形態］
また、図３は、２多重符号変換回路の第２の構成例を示す図である。
【００２８】
図３（ａ）に示す２多重符号変換回路は、以下のようにして構成される。
・論理反転回路３０１は、２論理データ入力信号ａ（ｄａｔａ １）を入力とし、反転論理信号ｃを出力する。論理反転回路３０２は、２論理データ入力信号ｂ（ｄａｔａ ２）を入力とし、反転論理信号ｄを出力する。
・遅延回路３０３は、１タイムスロットの遅延を与える遅延回路である。
・排他的論理和回路３０４は、論理反転回路３０１の出力ｃ、および遅延回路３０３の出力ｅを入力とし、両者の排他的論理和を出力する。
・排他的論理和回路３０５は、論理反転回路３０２の出力ｄ、および排他的論理和回路３０４の出力ｆを入力とし、両者の排他的論理和を遅延回路３０３へ出力する。
・論理積回路３０６は、２論理データ入力信号ａ及び排他的論理和回路３０４の出力ｆを入力とし、両者の論理積を出力する。
・論理積回路３０７は、論理反転回路３０８による排他的論理和回路３０４の反転出力ｈと、２論理データ入力信号ａを入力とし、両者の論理積を出力する論理積回路である。
・論理積回路３０９は、２論理データ入力信号ｂ及び排他的論理和回路３０５の出力ｇを入力とし、同者の論理積を出力する。
・論理積回路３１０は、２論理データ入力信号ｂ、及び論理反転回路３１１による排他的論理和回路３０５の反転出力ｉを入力とし、両者の論理積を出力する。
【００２９】
また、図３に示す例では、並列数ｎを２とし、３論理データ信号を２個の２値信号により、以下のように表現する。
・２個の２値信号の第１の論理（例えば、「０」）および第２の論理（例えば、「＋１」）により３論理データ信号の第１の論理（例えば、「０」）を表す。
・２個の２値信号の第３の論理（例えば、「＋２」）により３論理データ信号の第２の論理（例えば、「＋１」）を表す。
・２個の２値信号の第４の論理（例えば、「＋３」）により３論理データ信号の第３の論理（例えば、「＋２」）を表す。
【００３０】
また、この多重符号変換回路の各点ａ〜０の出力信号は、図３（ｂ）のテーブル中の論理式により示される。なお、図３（ｂ）中の符号「＋」は排他的論理和（ＥＸＯＲ）を、符号「・」は論理積（ＡＮＤ）を、符号「＾」は反転論理（ＮＯＴ）を、符号「ｒ」は遅延回路の初期値を示している。また、ｒ、ａ１、ａ２、ｂ１、ｂ２で示す各信号は「０」または「１」の値を取るデータとする。
【００３１】
今ある瞬間に遅延調整回路の出力が「ｒ」であり、この時「ｄａｔａ １」として「ａ１」が入力され、「ｄａｔａ ２」として「ｂ１」が入力されたとすると、
・点ａで観測される値は「ａ１」である。
・点ｃで観測される値は「＾ａ１」である。
・点ｆで観測される値は、点ｅの値と点ｃの値の排他的論理和なので「ｒ＋＾ａ１」となる。
以下、同様に論理演算が続き、最終の出力点「ｎ、ｏ」の値は、ａ１、ｂ１となる。このようして、２多重符号変換回路が実現される。
【００３２】
なお、図３に示す２多重符号変換回路の並列数を増やすことによりｎ＝２以上のｎ多重符号変換回路への拡張も可能である。
【００３３】
［第４の実施の形態］
また、図４は、２多重ＲＺ光デュオバイナリ信号送信回路の構成例を示しており、伝送速度の等しい２並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成するための光送信回路の例である。図４において、４０１は符号変換回路、４０２及び４０３は光変調回路、４０４及び４０５は遅延調整回路、４０６はパルス光源、４０７は光分岐回路、４０８は光結合回路、４０９は光分岐回路、４１０は光スペクトル観測回路を示している。
【００３４】
符号変換回路４０１は、本発明によるｎ多重符号変換回路（図１参照）か、または、２多重符号変換回路（図２、または図３参照）を用いた符号変換回路であり、パルス光源４０６は光パルス列を出力するパルス光源である。光分岐回路４０７は、パルス光源４０６からの光パルス列を入力し、入力光を２分岐して出力する。
【００３５】
２分岐された光出力の各々は、２個の光変調回路４０２及び４０３に送られ、例えば、第１番目の光変調回路４０３は、符号変換回路４０１の第１番目の３論理データ信号（ｄａｔａ １＿１ 及びｄａｔａ １＿２）により、以下に示す「光変調規則」に従って入力光の変調を行う。
・３論理データの第１の論理（例えば、「０」）に対しては、光強度を最小にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対しては光強度を最大にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対する光位相は互いにπの位相差を有するように変調する。
【００３６】
また、光変調回路４０２の出力光（光ｄａｔａ ２）は遅延調整回路４０４に入力され、光変調回路４０３の出力光（光ｄａｔａ １）は遅延調整回路４０５に入力される。遅延調整回路４０４及び４０５は、光スペクトル観測回路４１０から出力される「遅延制御信号」により遅延量が調整され、遅延量の調整は、以下のようして行われる。
・初期状態においては、光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように手動で遅延量の調整を行ってＲＺ光デュオバイナリ信号の生成を確認する。
・通常時には、該光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（２／３）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が、前記最大値における周波数成分の強度に対し所定の値以下となるように遅延量を調整する。なお、光スペクトル観測回路４１０により、入力光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように、２個の遅延調整回路４０４及び４０５の遅延量を調整する。
【００３７】
そして、２個の遅延調整回路４０４及び４０５の各々の出力を、光結合回路４０８で結合し、さらに光分岐回路４０９を介して所定のルートに向けて出力する。
【００３８】
なお、図４に示す光変調回路４０２及び４０３としては、両側電極駆動のマッハツェンダ型光変調器などが使用できる（詳細は、非特許文献２を参照）。両電極駆動のマッハツェンダ型光変調器は、例えば動作点を光透過率が最小となる点に取り、かつ駆動電圧を「Ｖ×（π／２）」とすることで、両極の電位差に応じて光キャリア位相が変化し、かつチャープのない光を生成することが出来る。
【００３９】
また、パルス光源４０６としては、ＤＦＢレーザーを用いてもよいし、あるいはＣＷ（連続）出力のレーザー出力をＥＡ変調器等の光変調器でパルス状に変調してもよい 光分岐回路４０７及び４０９、及び光結合回路４０８としては導波路型の３ｄｂカプラを用いてもよい。
【００４０】
なお、前述したように、本例においては、ＯＴＢＭ時に光キャリヤの位相レベルでのタイミング調整が必要となるが、前述したように、遅延調整回路４０４及び４０５を設け、外部からの遅延量の調整を行う構成とする他に、光分岐−光変調−光結合の光学系を光経路が等長となるように設計した導波路として実現してもよい。なお、遅延調整回路４０４及び４０５としては、反射境を用いて光の伝搬距離を変える光遅延器などが使用できる。
【００４１】
また、光スペクトル観測回路４１０による「遅延制御信号」の生成には、ＧＰ−ＩＢ（ Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａｓｅ Ｂｕｓ ）制御が可能な高分解能の光スペクトラムアナライザなどが使用できる。
【００４２】
［第５の実施の形態］
また、図５に、２多重光デュオバイナリ信号送信回路の構成例を示す。図５において、５０１は符号変換回路、５０２及び５０３は光変調回路、５０４及び５０５は遅延調整回路、５０６はパルス光源、５０７は光分岐回路、５０８は光結合回路、５０９は光ＢＰＦ（帯域通過フィルタ）、５１０は光分岐回路、５１１は光スペクトル観測回路を示している。図５に例示する「２多重光デュオバイナリ信号送信回路」は、図４に示す回路と基本的には同様な構成であるが、光ＢＰＦ５０９が追加されている点が異なる。
【００４３】
すなわち、図４に示す回路で生成したＲＺ光デュオバイナリ信号を、光デュオバイナリ信号の帯域をもつ光フィルタ（光ＢＰＦ）５０９に通すことで、ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い光デュオバイナリ信号を生成することができる。なお、光ＢＰＦ（帯域通過フィルタ）としては、ＡＷＧ（Ａｒｒａｙｅｄ Ｗａｖｅｇｕｉｄｅ Ｇｒａｔｉｎｇ ）や導波路型のものが使用できる。
【００４４】
図５において、符号変換回路５０１は、本発明によるｎ多重符号変換回路（図１参照）か、または２多重符号変換回路（図２、または図３参照）であり、パルス光源５０６は光パルス列を出力するパルス光源である。光分岐回路５０７は、パルス光源５０６からの光パルス列を入力し、入力光を２分岐して出力する。
【００４５】
２分岐された光出力の各々は、２個の光変調回路５０２及び５０３に送られ、例えば、第１番目の光変調回路５０２は、入力光を符号変換回路５０１の第１番目の３論理データ信号に（ｄａｔａ １＿１ 及びｄａｔａ １＿２）よって，以下に示す「光変調規則」に従って変調を行う。
・３論理データの第１の論理（例えば、「０」）に対しては、光強度を最小にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対しては光強度を最大にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対する光位相は互いにπの位相差を有するように変調する。
【００４６】
また、光変調回路５０２の出力光（光ｄａｔａ ２）は遅延調整回路５０４に入力され、光変調回路５０３の出力光（光ｄａｔａ １）は遅延調整回路５０５に入力される。遅延調整回路５０４及び５０５は、光スペクトル観測回路５１１から出力される「遅延制御信号」により遅延量が調整される。
【００４７】
遅延量の調整は、以下のようして行われる。
・初期状態においては、光スペクトルが光デュオバイナリ信号のスペクトルとなるように手動で遅延量の調整を行って光デュオバイナリ信号の生成を確認する。
・通常時には、該光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（１／２）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が、前記最大値における周波数成分の強度に対し所定の値以下となるように遅延量を調整する。なお、光スペクトル観測回路５１１により、入力光スペクトルが光デュオバイナリ信号のスペクトルとなるように、２個の遅延調整回路４０４及び４０５の遅延量を調整する。
【００４８】
そして、２個の遅延調整回路５０４及び５０５の各々の出力を、光結合回路５０８で結合し、結合した光を、光デュオバイナリ信号の帯域（通過帯域が、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しいもの）をもつ光フィルタ（光ＢＰＦ）５０９に通すことで、ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い光デュオバイナリ信号を生成することができる。
【００４９】
なお、図５に示す光変調回路５０２及び５０３としては、両側電極駆動のマッハツェンダ型光変調器などが使用できる（詳細は、非特許文献２を参照）。両電極駆動のマッハツェンダ型光変調器は、例えば動作点を光透過率が最小となる点に取り、かつ駆動電圧を「Ｖ×（π／２）」とすることで、両極の電位差に応じて光キャリア位相が変化し、かつチャープのない光を生成することが出来る。
【００５０】
また、パルス光源５０６としては、ＤＦＢレーザーを用いてもよいし、あるいはＣＷ（連続）出力のレーザー出力をＥＡ変調器等の光変調器でパルス状に変調してもよい 光分岐回路５０７及び５１０、及び光結合回路５０８としては導波路型の３ｄｂカプラを用いてもよい。
【００５１】
なお、前述したように、本例においては、ＯＴＢＭ時に光キャリヤの位相レベルでのタイミング調整が必要となるが、前述したように、遅延調整回路５０４及び５０５を設け、外部からの遅延量の調整を行う構成とする他に、光分岐−光変調−光結合の光学系を光経路が等長となるように設計した導波路として実現してもよい。なお、遅延調整回路５０４及び５０５としては、反射境を用いて光の伝搬距離を変える光遅延器などが使用できる。
【００５２】
また、光スペクトル観測回路５１０による「遅延制御信号」の生成には、ＧＰ−ＩＢ（ Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｔｅｒｆａｓｅ Ｂｕｓ ）制御が可能な高分解能の光スペクトラムアナライザなどが使用できる。
【００５３】
［第６の実施の形態］
また、図６は、図４に示す「２多重ＲＺ光デュオバイナリ信号送信回路」を、「ｎ多重ＲＺ光デュオバイナリ信号送信回路」として構成した例であり、伝送速度の等しいｎ並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成するための光送信回路である。
【００５４】
図６において、６０１はｎ多重符号変換回路、６０２はｎ番目のデータ（ｄａｔａｎ）に対応する光変調回路、６０３は２番目のデータ（ｄａｔａ ２）に対応する光変調回路、６０４は１番目のデータ（ｄａｔａ １）に対応する光変調回路、６０５はパルス光源、６０６は光分岐回路、６０７は光結合回路、６０８は光分岐回路を示している。
【００５５】
符号変換回路６０１は、本発明によるｎ多重符号変換回路（図１参照）であり、パルス光源６０５は光パルス列を出力するパルス光源である。光分岐回路６０６は、パルス光源６０５からの光パルス列を入力し、入力光をｎ分岐して出力する。
【００５６】
ｎ分岐された光出力の各々は、ｎ個の光変調回路６０２〜６０４に送られ、例えば、第１番目の光変調回路６０４は、入力光を符号変換回路６０１の第１番目の３論理データ信号（ｄａｔａ １＿１ 及びｄａｔａ １＿２）によって，以下に示す「光変調規則」に従って変調を行う。
・３論理データの第１の論理（例えば、「０」）に対しては、光強度を最小にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対しては光強度を最大にする。
・３論理データの第２の論理（例えば、「＋１」）および第３の論理（例えば、「＋２」）に対する光位相は互いにπの位相差を有するように変調する。
【００５７】
そして、ｎ個の光変調回路６０２〜６０４の各々の出力を、光結合回路６０７で結合し、光分岐回路６０８を介して所定のルートに向けて出力する。
【００５８】
［第７の実施の形態］
また、図７は、図５に示す「２多重光デュオバイナリ信号送信回路」を、「ｎ多重光デュオバイナリ信号送信回路」として構成した例である。
【００５９】
図７において、７０１は符号変換回路、７０２はｎ番目のデータ（ｄａｔａ ｎ）に対応する光変調回路、７０３は２番目のデータ（ｄａｔａ ２）に対応する光変調回路、７０４は１番目のデータ（ｄａｔａ １）に対応する光変調回路、７０５はパルス光源、７０６は光分岐回路、７０７は光結合回路、７０８は光ＢＰＦ（帯域通過フィルタ）、７０９は光分岐回路を示している。
【００６０】
図７に例示する送信回路は、図６に例示する「ｎ多重ＲＺ光デュオバイナリ信号送信回路」と基本的な構成は同じであるが、光ＢＰＦ７０８が追加されている点が異なる。
【００６１】
すなわち、図６に示す光送信回路で生成したＲＺ光デュオバイナリ信号を、光光ＢＰＦ７０８（通過帯域が、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しいもの）を通すことで、ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い光デュオバイナリ信号を生成することができる。なお、光ＢＰＦ（帯域通過フィルタ）としては、ＡＷＧ（Ａｒｒａｙｅｄ Ｗａｖｅｇｕｉｄｅ Ｇｒａｔｉｎｇ ）や導波路型のものが使用できる。
【００６２】
［第８の実施の形態］
なお、ｎ多重符号変換回路図の他の構成例として、図８に、２×２スイッチを用いたｎ多重符号変換回路の構成例を示す。
【００６３】
以上、本発明の実施の形態について説明したが、本発明の符号変換回路及び光送信回路は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００６４】
【発明の効果】
以上説明したように、本発明のｎ多重符号変換回路においては、２論理データを３論理データに符号変換する際に、２論理データの「０」の入力には、３論理データの「０」を出力する。また、２論理データの「＋１」の入力に対しては、３論理データを出力する時点ｔ１より１タイムスロット前の３論理データが「＋１」又は「＋２」であった場合は、同じ論理を出力する。また、時点ｔ１より１タイムスロット前の３論理データが「０」であった場合は、時点ｔ１より時間を遡り、３論理データの出力論理が初めて「＋１」または「＋２」となる時点ｔ２までの間の「０」の連続する個数を調べ、偶数の場合には、時点ｔ２における出力と同じ論理を時点ｔ１において出力し、「０」の連続する個数が奇数であって、時点ｔ２における出力論理が「＋１」であれば「＋２」を、論理が「＋２」であれば「＋１」を出力する。
これにより、光時分割多重した後の光信号が、ｎ多重ＲＺ光デュオバイナリ信号もしくはｎ多重光デュオバイナリ信号となる、光送信回路を構成することができると共に、光送信回路で用いる電気回路の動作速度を、光信号速度の１／ｎとすることができる。
【００６５】
また、本発明の２多重符号変換回路においては、２つの遅延回路と、２つの排他的論理和回路により２多重符号変換回路を構成する。
これにより、符号変換回路を簡単な回路構成とすることができ、電気回路の高速化が容易になる。また、市販部品の利用が可能になる。さらに、２多重符号変換回路を複数個配列して、ｎ多重符号変換回路を容易に構成することができる。
【００６６】
また、本発明の２多重符号変換回路においては、１つの遅延回路と、２つの排他的論理和回路と、４つの論理反転回路と、４つの論理積回路により、２多重符号変換回路を構成する。
これにより、符号変換回路を簡単な回路構成とすることができ、電気回路の高速化が容易になる。また、市販部品の利用が可能になる。さらに、２多重符号変換回路を複数個配列して、ｎ多重符号変換回路を容易に構成することができる。
【００６７】
また、本発明の光送信回路においては、本発明によるｎ多重符号変換回路を使用し、パルス光源の光パルス列を光分岐回路によりｎ分岐し、分岐された光出力の各々を、ｎ個の光変調回路により変調する。変調規則としては、３論理データの「０」に対しては光強度を最小にし、「＋１」および「＋２」に対しては光強度を最大にし、「＋１」および「＋２」に対する光位相は互いにπの位相差を与える。そして、ｎ個の光変調回路の各々の出力を光結合回路により結合し、ｎ多重ＲＺ光デュオバイナリ信号を出力する。
これにより、光時分割多重した後の光信号がＲＺ光デュオバイナリ信号となる、ｎ多重ＲＺ光デュオバイナリ信号送信回路を構成することができると共に、送信回路で用いる電気回路の動作速度を、光信号速度の１／ｎとすることができる。
【００６８】
また、本発明の光送信回路においては、本発明によるｎ多重ＲＺ光デュオバイナリ信号送信回路から出力されるＲＺ光デュオバイナリ信号を、光ＢＰＦ（光帯域通過フィルタ）によりフィルタリングを行い、ｎ多重光デュオバイナリ信号を得る。
これにより、ｎ多重ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟いｎ多重光デュオバイナリ信号を生成することができる。
【００６９】
また、本発明の光送信回路においては、本発明による２多重符号変換回路を使用し、パルス光源の光パルス列を光分岐回路により２分岐し、分岐された光出力の各々を、２個の光変調回路により変調する。変調規則としては、３論理データの「０」に対しては光強度を最小にし、「＋１」および「＋２」に対しては光強度を最大にし、「＋１」および「＋２」に対する光位相は互いにπの位相差を与える。また、光変調回路からの出力を遅延調整回路に入力し、遅延量を調整する。そして、２個の遅延調整回路の各々の出力を光結合回路により結合し、２多重ＲＺ光デュオバイナリ信号を出力する。
これにより、光時分割多重した後の光信号が、ＲＺ光デュオバイナリ信号となる２多重ＲＺ光デュオバイナリ信号送信回路を構成することができると共に、送信回路で用いる電気回路の動作速度を、光信号速度の１／２とすることができる。
【００７０】
また、本発明の光送信回路においては、本発明による２多重符号変換回路を使用し、パルス光源の光パルス列を光分岐回路により２分岐し、分岐された光出力の各々を、２個の光変調回路により変調する。変調規則としては、３論理データの「０」に対しては光強度を最小にし、「＋１」および「＋２」に対しては光強度を最大にし、「＋１」および「＋２」に対する光位相は互いにπの位相差を与える。また、光変調回路からの出力を遅延調整回路に入力し、遅延量を調整する。そして、２個の遅延調整回路の各々の出力を光結合回路により結合した光を、光ＢＰＦ（光帯域通過フィルタ）によりフィルタリングを行い、２多重光デュオバイナリ信号を得る。
これにより、２多重ＲＺ光デュオバイナリ信号をＮＲＺ化し、より占有帯域の挟い２多重光デュオバイナリ信号を生成することができる。
【図面の簡単な説明】
【図１】本発明によるｎ多重符号変換回路について説明するための図である。
【図２】２多重符号変換回路の第１の構成例を示す図である。
【図３】２多重符号変換回路の第２の構成例を示す図である。
【図４】２多重ＲＺ光デュオバイナリ信号送信回路の構成例を示す図である。
【図５】２多重光デュオバイナリ信号送信回路の構成例を示す図である。
【図６】ｎ多重ＲＺ光デュオバイナリ信号送信回路の構成例を示す図である。
【図７】ｎ多重光デュオバイナリ信号送信回路の構成例を示す図である。
【図８】２×２スイッチを用いたｎ多重符号変換回路の構成例を示す図である。
【図９】３論理データのスロット信号の生成例を示す図である。
【図１０】従来の光デュオバイナリ信号生成回路を示す図である。
【符号の説明】
１０１ 符号変換回路
２０１、２０２ 排他的論理和回路
２０３、２０４ 遅延回路
３０１、３０２、３０８、３１１ 論理反転回路
３０３ 遅延回路
３０４、３０５ 排他的論理和回路
３０６、３０７、３０９、３１０ 論理積回路
４０１ 符号変換回路
４０２、４０３ 光変調回路
４０４、４０５ 遅延調整回路
４０６ パルス光源
４０７、４０９ 光分岐回路
４０８ 光結合回路
４１０ 光スペクトル観測回路
５０１ 符号変換回路
５０２、５０３ 光変調回路
５０４、５０５ 遅延調整回路
５０６ パルス光源
５０７、５１０ 光分岐回路
５０８ 光結合回路
５０９ 光ＢＰＦ
５１１ 光スペクトル観測回路
６０１ 符号変換回路
６０２、６０３、６０４ 光変調回路
６０５ パルス光源
６０６、６０８ 光分岐回路
６０７ 光結合回路
７０１ 符号変換回路
７０２、７０３、７０４ 光変調回路
７０５ パルス光源
７０６、７０９ 光分岐回路
７０７ 光結合回路
７０８ 光ＢＰＦ
Claims (7)
- 等しい信号速度を有するｎ並列の２論理データ信号を入力とし、該信号速度と等しい信号速度を有するｎ並列の３論理データ信号を出力とする符号変換回路であって、
前記ｎ並列の入力信号を１タイムスロット毎に時分割多重して得られる第１の電気信号（２論理データ）および前記ｎ並列の出力信号を１タイムスロット毎に時分割多重して得られる第２の電気信号（３論理データ）における、前記第２の電気信号（３論理データ）の出力論理を決定するために、
前記第１の電気信号（２論理データ）として第１の論理（０）が入力された場合は、第２の電気信号（３論理データ）として第１の論理（０）を出力する手段と、
前記第１の電気信号（２論理データ）として第２の論理（＋１）が入力された場合に、第２の電気信号（３論理データ）を、前記第１の電気信号（２論理データ）に対応する第２の電気信号（３論理データ）の論理出力時点である時点１において、該時点１の以前の第２の電気信号（３論理データ）の論理出力パターンによって決定するための、第２の論理（＋１）または第３の論理（＋２）の出力論理決定手段と、
前記出力論理決定手段により出力論理を決定する場合に、前記時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理がなく、すなわち時点１が第２の電気信号（３論理データ）の出力の開始時点であった場合は、時点１において第２の論理（＋１）を出力する手段と、
前記出力論理決定手段により出力論理を決定する場合に、時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理が第２の論理（＋１）であった場合は、時点１において第２の論理（＋１）を出力する手段と、
前記出力論理決定手段により出力論理を決定する場合に、前記時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理が第３の論理（＋２）であった場合は、時点１において第３の論理（＋２）を出力する手段と、
前記出力論理決定手段により出力論理を決定する場合に、前記時点１より１タイムスロット前の第２の電気信号（３論理データ）の出力論理が第１の論理（０）であった場合は、時点１より時間を遡って第２の電気信号（３論理データ）の出力論理を調べ、第２の電気信号の出力論理が初めて第２の論理（＋１）または第３の論理（＋２）となる時点２において、時点１から時点２までの間の第１の論理（０）が連続するタイムスロット数を計数するタイムスロット計数手段と、前記タイムスロット計数手段の計数結果により、第１の論理（０）の連続するタイムスロットが偶数の場合には、時点２における出力論理と同じ論理を時点１において出力する手段と、
前記タイムスロット計数手段の計数結果により、第１の論理（０）の連続するタイムスロットが奇数であって、時点２における出力論理が第２の論理（＋１）であれば時点１において第３の論理（＋２）を出力し、第１の論理（０）の連続するタイムスロットが奇数であって、時点２における出力論理が第３の論理（＋２）であれば時点１において第２の論理（＋１）を出力する手段と
を備えることを特徴とする符号変換回路。 - 請求項１に記載の符号変換回路であって、
符号変換回路の並列数ｎを２とし、
３論理データ信号を２個の２値信号により表現し、該表現においては、２個の２値信号の第１の論理（０）および第２の論理（＋１）により３論理データ信号の第１の論理（０）を表し、前記２個の２値信号の第３の論理（＋２）により３論理データ信号の第２の論理（＋１）を表し、前記２個の２値信号の第４の論理（＋３）により３論理データ信号の第３の論理（＋２）を表すと共に、
前記符号変換回路には、
１タイムスロットの遅延を与える第１の遅延回路と、
１タイムスロットの遅延を与える第２の遅延回路と、
第１の２論理データ入力信号、および前記第１の遅延回路の出力を入力とし、両者の排他的論理和を出力する第１の排他的論理和回路と、
第２の２論理データ入力信号、および前記第１の排他的論理和回路の出力を入力とし、両者の排他的論理和を第１の遅延回路および第２の遅延回路へ出力する第２の排他的論理和回路と
を備え、
さらに、前記符号変換回路においては、
前記第１の排他的論理和回路より出力される２値信号と第２の排他的論理和回路より出力される２値信号の対により１個の３論理データ信号を表現し、
前記第１の排他的論理和回路より出力される２値信号と第２の遅延回路より出力される２値信号の対により１個の３論理データ信号を表現する
ことを特徴とする符号変換回路。 - 請求項１に記載の符号変換回路であって、
符号変換回路の並列数ｎを２とし、
３論理データ信号を２個の２値信号により表現し、該表現においては、２個の２値信号の第１の論理（０）および第２の論理（＋１）により３論理データ信号の第１の論理（０）を表し、２個の２値信号の第３の論理（＋２）により３論理データ信号の第２の論理（＋１）を表し、２個の２値信号の第４の論理（＋３）により３論理データ信号の第３の論理（＋２）を表すと共に、
前記符号変換回路には、
第１の２論理データ入力信号を入力とし、反転論理を出力する第１の論理反転回路と、
第２の２論理データ入力信号を入力とし、反転論理を出力する第２の論理反転回路と、
１タイムスロットの遅延を与える遅延回路と、
前記第１の論理反転回路の出力、および前記遅延回路の出力を入力とし、両者の排他的論理和を出力する第１の排他的論理和回路と、
前記第２の論理反転回路の出力、および前記第１の排他的論理和回路の出力を入力とし、両者の排他的論理和を遅延回路へ出力する第２の排他的論理和回路と、
前記第１の２論理データ入力信号、および前記第１の排他的論理和回路の出力を入力とし、両者の論理積を出力する第１の論理積回路と、
前記第１の排他的論理和回路の出力を入力とし、反転論理を出力する第３の論理反転回路と、
前記第１の２論理データ入力信号、および前記第３の論理反転回路を入力とし、両者の論理積を出力する第２の論理積回路と、
前記第２の２論理データ入力信号、および前記第２の排他的論理和回路の出力を入力とし、同者の論理積を出力する第３の論理積回路と、
前記第２の排他的論理和回路の出力を入力とし、反転論理を出力する第４の論理反転回路と、
前記第２の２論理データ入力信号、および前記第４の論理反転回路を入力とし、両者の論理積を出力する第４の論理積回路と
を備え、
さらに、前記符号変換回路においては、
第１の論理積回路より出力される２値信号と第２の論理積回路より出力される２値信号の対により１個の３論理データ信号を表現し、
第３の論理積回路より出力される２値信号と第４の論理積回路より出力される２値信号の対により１個の３論理データ信号を表現する
ことを特徴とする符号変換回路。 - 伝送速度の等しいｎ並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成する光送信回路であって、
前記光送信回路には、
請求項１に記載の符号変換回路と、
光パルス列を出力するパルス光源と、
該光パルス列を入力とする光分岐回路であって、入力光をｎ分岐して出力する光分岐回路と、
前記ｎ分岐された光出力の各々を各々の入力とするｎ個の光変調回路であって、第ｋ番目の光変調回路は、入力光を前記符号変換回路の第ｋ番目の３論理データ信号によって所定の光変調規則に従って変調する光変調回路と
を備え、
また、前記光変調規則を、
第１の論理（０）に対しては光強度を最小にし、
第２の論理（＋１）および第３の論理（＋２）に対しては光強度を最大にし、第２の論理（＋１）および第３の論理（＋２）に対する光位相は互いにπの位相差を有するものとし、
さらに、前記ｎ個の光変調回路の各々の出力を入力とし、入力光を結合して出力する光結合回路と
を備えることを特徴とする光送信回路。 - 請求項４に記載の光送信回路に、さらに、光結合回路の出力を入力とする光帯域通過フィルタであって、その通過帯域が、多重化前の各々の光パルスデータ信号のｎ倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しい光帯域通過フィルタを備え、光デュオバイナリ信号を生成する
ことを特徴とする光送信回路。 - 伝送速度の等しい２並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有するＲＺ光デュオバイナリ信号を生成する光送信回路であって、
前記光送信回路には、
請求項１から３のいずれかに記載の符号変換回路と、
光パルス列を出力するパルス光源と、
前記光パルス列を入力とする光分岐回路であって、入力光を２分岐して出力する第１の光分岐回路と、
前記２分岐された光出力の各々を各々の入力とする２個の光変調回路であって、第ｋ番目の光変調回路は、入力光を前記符号変換回路の第ｋ番目の３論理データ信号によって所定の光変調規則に従って変調する光変調回路と
を備え、
前記光変調規則を、
第１の論理（０）に対しては光強度を最小にし、
第２の論理（＋１）および第３の論理（＋２）に対しては光強度を最大にし、第２の論理（＋１）および第３の論理（＋２）に対する光位相は互いにπの位相差を有するものとし、
さらに、各々の光変調信号を各々の入力とし、遅延制御信号に従って遅延を与えて出力を行う２個の遅延調整回路と、
前記２個の遅延調整回路の各々の出力を入力とし、入力光を結合して出力する光結合回路と、
前記光結合回路の出力を入力とし、入力光の一部を光スペクトル観測回路へ分岐する第２の光分岐回路と、
前記光スペクトル観測回路であって、入力光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように前記２個の遅延調整回路の遅延量を調整する光スペクトル観測回路と
を備え、
さらに、前記遅延量の調整を行うために、
初期状態においては、光スペクトルがＲＺ光デュオバイナリ信号のスペクトルとなるように遅延量の調整を行ってＲＺ光デュオバイナリ信号の生成を確認するための手段と、
通常時には、光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（２／３）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が前記最大値における周波数成分の強度に対し所定の値以下となるように該遅延量を調整するための手段と
を備えることを特徴とする光送信回路。 - 伝送速度の等しい２並列の光パルスデータ信号を光時分割多重により多重化し、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有する光デュオバイナリ信号を生成する光送信回路であって、
前記光送信回路には、
請求項１から３のいずれかに記載の符号変換回路と、
光パルス列を出力するパルス光源と、
前記光パルス列を入力とする光分岐回路であって、入力光を２分岐して出力する第１の光分岐回路と、
前記２分岐された光出力の各々を各々の入力とする２個の光変調回路であって、第ｋ番目の光変調回路は、入力光を前記符号変換回路の第ｋ番目の３論理データ信号によって所定の光変調規則に従って変調する光変調回路と
を備え、
前記光変調規則を、
第１の論理（０）に対しては光強度を最小にし、
第２の論理（＋１）および第３の論理（＋２）に対しては光強度を最大にし、第２の論理（＋１）および第３の論理（＋２）に対する光位相は互いにπの位相差を有するものとし、
さらに、各々の光変調信号を各々の入力とし、遅延制御信号に従って遅延を与えて出力を行う２個の遅延調整回路と、
前記２個の遅延調整回路の各々の出力を入力とし、入力光を結合して出力する光結合回路と、
前記光結合回路の出力を入力とする光帯域通過フィルタであって、通過帯域が、多重化前の各々の光パルスデータ信号の２倍の伝送速度を有する光デュオバイナリ信号の基本波成分の占有する帯域に等しい光帯域通過フィルタと、
前記光帯域通過フィルタの出力を入力とし、入力光の一部を光スペクトル観測回路へ分岐する第２の光分岐回路と、
前記光スペクトル観測回路であって、入力光スペクトルが光デュオバイナリ信号のスペクトルとなるように前記２個の遅延調整回路の遅延量を調整する光スペクトル観測回路と
を備え、
さらに、前記遅延量の調整を行うために、
初期状態においては、光スペクトルが光デュオバイナリ信号のスペクトルとなるように遅延量の調整を行い光デュオバイナリ信号の生成を確認するための手段と、
通常時には、光スペクトルの最大値におけるパワー、および最大値における周波数成分の強度、および光伝送速度をＲ［ｂｉｔ／ｓ］とした際に、キャリア周波数より（１／２）×Ｒだけ高域側および低域側の周波数成分の強度を観測し、該両周波数成分の強度が前記最大値における周波数成分の強度に対し所定の値以下となるように該遅延量を調整する手段と
を備えることを特徴とする光送信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305641A JP3953934B2 (ja) | 2002-10-21 | 2002-10-21 | 符号変換回路、及び光送信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305641A JP3953934B2 (ja) | 2002-10-21 | 2002-10-21 | 符号変換回路、及び光送信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140744A true JP2004140744A (ja) | 2004-05-13 |
| JP3953934B2 JP3953934B2 (ja) | 2007-08-08 |
Family
ID=32452688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002305641A Expired - Lifetime JP3953934B2 (ja) | 2002-10-21 | 2002-10-21 | 符号変換回路、及び光送信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3953934B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7428692B2 (en) | 2005-09-05 | 2008-09-23 | Mitsubishi Denki Kabushiki Kaisha | Parallel precoder circuit |
-
2002
- 2002-10-21 JP JP2002305641A patent/JP3953934B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7428692B2 (en) | 2005-09-05 | 2008-09-23 | Mitsubishi Denki Kabushiki Kaisha | Parallel precoder circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3953934B2 (ja) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6643046B2 (en) | Apparatus and method for optical modulation | |
| US7340182B2 (en) | Multiplexer | |
| EP1716648B1 (en) | System for generating optical return-to-zero signals with alternating bi-phase shift and frequency chirp | |
| JP2003329989A (ja) | 光送信装置 | |
| WO2011061886A1 (ja) | 光変調装置及び光変調方法 | |
| WO2007148377A1 (ja) | 光信号処理装置 | |
| JP3984220B2 (ja) | デュオバイナリ光伝送装置 | |
| JP2005039493A (ja) | 光受信方法、光受信装置及びこれを用いた光伝送システム | |
| JP2005102221A (ja) | プリコーダ及びこれを利用した光デュオバイナリー伝送装置 | |
| KR100492971B1 (ko) | 듀오바이너리 광 전송장치 | |
| JP3011235B2 (ja) | 符号変換機能を備えた２値信号多重装置及び符号変換機能を備えた２値信号分離装置 | |
| JP4053473B2 (ja) | 光送信器 | |
| JP3993597B2 (ja) | デュオバイナリエンコーダ及びこれを用いた光デュオバイナリ伝送装置 | |
| JP4181532B2 (ja) | デュオバイナリーエンコーダ及びこれを利用した光デュオバイナリー伝送装置 | |
| JP3447664B2 (ja) | 光送信器および光送信器制御方法 | |
| CN101141199A (zh) | 一种光发送系统及其方法 | |
| JP3953934B2 (ja) | 符号変換回路、及び光送信回路 | |
| EP1716650B1 (en) | System for generating optical return-to-zero signals with alternating bi-phase shift | |
| JP6304035B2 (ja) | 光送信システム、光位相変調器、及び光送信方法 | |
| EP1515461A1 (en) | Duobinary optical transmitter | |
| KR100469740B1 (ko) | 듀오바이너리 광 전송장치 | |
| JP4080948B2 (ja) | 光送信回路および光受信回路 | |
| KR100547746B1 (ko) | 듀오바이너리 광 전송장치 | |
| JP4249093B2 (ja) | Ｃｓ−ｒｚ出力波長変換装置 | |
| EP1326353A1 (en) | Optical transmitter for generation of an optical data signal out of at least two input modulation signals and modulation means |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3953934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |