JP2004135414A - Charge pump for flash memory - Google Patents

Charge pump for flash memory Download PDF

Info

Publication number
JP2004135414A
JP2004135414A JP2002296617A JP2002296617A JP2004135414A JP 2004135414 A JP2004135414 A JP 2004135414A JP 2002296617 A JP2002296617 A JP 2002296617A JP 2002296617 A JP2002296617 A JP 2002296617A JP 2004135414 A JP2004135414 A JP 2004135414A
Authority
JP
Japan
Prior art keywords
output terminal
voltage
terminal
conductive
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002296617A
Other languages
Japanese (ja)
Inventor
Itei O
王 懿 諦
Ibu Ryo
廖 緯 武
Bunseki So
蘇 文 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Priority to JP2002296617A priority Critical patent/JP2004135414A/en
Publication of JP2004135414A publication Critical patent/JP2004135414A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a charge pump of a flash memory for maintaining normal operation by preventing a breakdown of a capacitor and a transistor. <P>SOLUTION: This charge pump consists of a conductive circuit, first, second and third charging elements. The conductive circuit includes first, second and third output terminals and a plurality of conductive elements. One of the plurality of conductive elements comprises positive and negative terminals connected to the first and the second output terminals. In another plurality of conductive elements, the positive and the negative terminals are connected to the second and the third output terminals. The charging elements comprise both ends, one end of the first charging element is connected to the first output terminal, one end of the second charging element is connected to the second output element, one end of the third charging element is connected to te third output terminal, and the other end of the third charging element is connected to the first output terminal and substantially forms a short-circuit with the first output terminal. After an electric charge is stored in the first charging element, the voltage of one end which is connected to the first output terminal of the third charging element is made substantially different from that of the one end which is not connected to the first output terminal of the first charging element. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
この発明はフラッシュメモリのチャージポンプに関し、特にキャパシタを直列し、キャパシタの酸化層のブレークダウンを防ぐチャージポンプに関する。
【0002】
【従来の技術】
各種の記憶媒体において、フラッシュメモリは電子を応用して読み取り、書き込みにアクセスすることができるため、目下電子産業において最も重要視される記憶媒体となっている。フラッシュメモリは、フローティングゲートを具える複数の金属酸化膜半導体によってディジタルデータを保存する。フローティングゲートは金属酸化膜半導体の酸化層に形成され、フラッシュメモリにデータを書き込む場合、電子が酸化層をトンネルしてフローティングゲートに保存され、不揮発性のデータ保存の目的を達成する。即ち、フラッシュメモリは電子を応用してアクセスするのであって、例えばハードディスクのように機械的動作を必要としない。よって、フラッシュメモリは体積が小さくて、かつ高速操作が得られるなどの特徴を有する。
【0003】
但し、フラッシュメモリは、データを書き込むため電子に酸化層をトンネルさせてフローティングゲートに注入する場合においても、もしくはデータを消去するために電子をフローティングゲートから移動させる場合においても、かなり高い駆動電圧を有し、はじめて電子を駆動させるトンネル効果が得られる。通常かかる駆動電圧は、一般のディジタル・ロジック回路を駆動する場合のバイアスより高い。よって、フラッシュメモリは、特別な回路によるチャージポンプ回路で高駆動電圧を発生させなければならない。一般にはフラッシュメモリ内のロジック回路を駆動するバイアスは約3Vか、もしくはこれよりも低い。但し、電子を駆動させて、トンネルさせるための電圧は10Vに至るか、もしくはこれよりも高い。よって、高駆動電圧を発生させるためのチャージポンプは特殊な構造を有する。
【0004】
図1に従来のフラッシュメモリのチャージポンプ10の回路を開示する。チャージポンプ10は導電回路12と、充電素子となる複数のキャパシタ図1においては4つのキャパシタCp1〜Cp4を開示すると、ロード効果をシミュレートし、等価ロード素子となるキャパシタCLpとを含む。また、Cp1〜Cp4及び、CLpの5つのキャパシタに合わせ、導電回路12には5つのn型金属酸化膜半導体トランジスタT1〜T5を設ける。それぞれのトランジスタはダイオードの形式に接続し、導電素子となる。それぞれのトランジスタのドレインはゲートに接続してプラス端となり、ソースはマイナス端となるとともに導電回路12の出力端となる。すなわち、導電回路12は5つの出力端を有し、すなわちノートNp1〜Np5である。それぞれの出力端は図1に開示するようにキャパシタの一端に接続する。
キャパシタCp1、Cp3の他端はクロックCK+に接続し、キャパシタCp2、Cp4は別のクロックCK−に接続する。また、トランジスタT1のドレインはバイアス用の直流電源に接続し、電圧Vddでバイアスを行う。ノードNp5はロード出力端となり、キャパシタCLpの一端に接続し、キャパシタCLpの他端は接地端に接続する。また、キャパシタCLpを跨ぐ電圧Vp0がチャージポンプ10の提供する駆動電圧となる。
【0005】
導電回路12におけるそれぞれの出力端の間に導電素子とするトランジスタが接続されてあり、それぞれの出力端の間に所定の対応関係が発生する。例えば、ノードNp1はノードNp2に対応し、ノードNp1の電圧がノードNp2の電圧より高くなり、かつノードNp1とノードNp2との電圧の差がトランジスタT2の閾電圧Vtを超えた場合、トランジスタT2は通電状態となり、電流がノードNp1からNp2に流れる。逆にノードNp1とノードNp2との電圧の差が閾電圧を超えない場合、もしくはノードNp2の電圧がノードNp1の電圧より大きい場合、トランジスタT2は通電状態にならず電流はノードT2からノードT1に流れない。即ち、ノードNp1、Np2、Np3、Np4の電圧がそれぞれNp2、Np3、Np4、Np5の電圧より高くなり、かつそれぞれの電圧差が閾電圧Vtの幅を超える場合、通電状態となるそれぞれのトランジスタT2、T3、T4、T5を介してノードNp2、Np3、Np4、Np5に電流が提供される。逆にノードNp2、Np3、Np4、Np5は逆バイアスのトランジスタT2、T3、T4、T5を介して電流をノードNp1、Np2、Np3、Np4に逆流させることができない。
【0006】
また、クロックCK+及び、クロックCK−は互いに相反する高周波クロックである。すなわち、クロックCK+の電圧が高レベルの場合、クロックCK−の電圧は低レベルとなる。また、クロックCK+の電圧が低レベルの場合、クロックCK−の電圧は高レベルになる。通常この2つのクロックの高レベル電圧は電源の電圧Vddであって、低レベルは接地端の電圧(すなわち、電圧が0である)である。
【0007】
図1と合わせ、図2について以下に説明する。図2はチャージポンプ10を駆動した場合のノードにおける電圧の時間的変化を表す表である。図2の縦軸は時間を表し、カラム14A〜14Eに各ノードNp1〜Np5の電圧をそれぞれ開示する。また、「H」「L」によってクロックCK+及び、CK−のレベル状態が高レベル(すなわち電圧Vdd)であるか、低レベル(電圧0)であるかを表す。該2つのクロックの電圧が高レベルと低レベルの間に一回移り返る時間を周期Tとする。仮に時点tp0の前において、それぞれのキャパシタに電荷が保存されてない。時点tp0において、クロックCK−は電圧が上昇して高レベル「H」となり、電圧が上昇した瞬間キャパシタCp2、Cp4に作用し、該キャパシタCp2、Cp4の両端の電圧を同時に上昇させて電圧Vddにする。よって、ノードNp2、Np4の電圧は瞬時に上昇して電圧Vddとなる。また、クロックCK+は低レベル「L」となり、キャパシタCp1、Cp3のそれぞれの両端における電圧は変わらない。この場合、トランジスタT1のドレインの電圧、及びノードNp2、Np4の電圧はそれぞれノードNp1、Np3、及びNp5の電圧よりも高くなり、トランジスタT1、T3、T5が通電状態となり、それぞれノードNp1、Np3、及びNp5からキャパシタCp1、Cp3、及びCLpに電流が提供されて充電され、キャパシタ内の電荷が増加し、ノードNp1、Np3、及びNp5の電圧は電圧dVの幅を増加する。チャージポンプ10はクロックCK+、CK−のレベル変動によって瞬時にそれぞれのキャパシタ両端の電圧を同期して上昇させる。さらに導電回路12を利用し、それぞれの出力端間の電圧の差によって充電を蓄積する。よって、クロックCK+、CK−の周波数はかなり高くなり、高低レベル間の変化の周期が短くなって、はじめてレベル変動を頻繁に利用して瞬時に電圧差を発生させることができる。即ち、クロックCK−が時点tp0〜tp1の間において高レベルを維持する時間は短い。このためキャパシタCp1、Cp3、CLpには、電圧dVに対応する電荷(通常電圧dVは電圧Vdd及び閾電圧Vtより遥かに低い)を低い幅で充電するしかない。
【0008】
時点tp1に至ると、クロックCK+は高レベルになり、クロックCK−は低レベルになる。この場合、クロックCK+はキャパシタCp1、Cp3両端の電圧を同期して電圧Vddの幅で上昇させて、ノードNp1、Np3の電圧を瞬時に上昇させてVdd+dvとする。(電圧dVはキャパシタCp1、Cp3が時点tp0からtp1に至る間に充電される電荷に対応する電圧である)また、相対的にクロックCK−はCp2、Cp4に作用し、両端の電圧を同期して下降させ、時点tp1前の電圧Vddから電圧Vddの幅だけ下降させて0電圧とする。この場合、ノードNp1、Np3の電圧はそれぞれノードNp2、Np4の電圧より高くなり、トランジスタT2、T4は通電状態となり、ノードNp2、Np4はそれぞれキャパシタCp2、Cp4に流れる充電電流を得て充電が行われる。この場合、ノードNp4の電圧は、ノードNp5の電圧より高くなり、その電圧差が閾電圧Vtの幅を超えることはない。よってトランジスタT5が通電状態とならず、ノードNp5に接続するキャパシタCLpは充電されない。
【0009】
t2bの時点に至ると、キャパシタCp2、Cp4にもそれぞれ電圧dVに対応する電荷が注入される。キャパシタCp2、Cp4のクロックCK−に接続する一端は低レベル(0電圧)であり、さらにキャパシタ内に電荷が保存されて電圧が発生することによって、ノードNp2、Np4の電圧は、やや上昇して電圧dVとなる。時点tp2において、クロックCK+は、再度低レベルに転じ、クロックCK−は再度上昇して高レベルとなる。クロックCK+はキャパシタCp1、Cp3に作用して、その両端の電圧を同期して電圧Vddの幅だけ下降させ、ノードNp1、Np3の電圧を時点tp1における電圧dVに戻るまで下降させる。相対的に、クロックCK−はキャパシタCp2、Cp4の両端の電圧を同期して電圧Vddの幅だけ上昇させ、キャパシタCp2、Cp4の時点tp1からtp2に至る間に保存した電荷に対応する電圧dVとともに、ノードNp2、Np4の電圧をVdd+dVに至るまで上昇させる。この場合、ノードNp1、Np3及びNp5の電圧が再度下降し、ノードNp2、Np4の電圧が再度上昇するため、再度トランジスタT1、T3、及びT5が通電状態となり、キャパシタCp1、Cp3、及びCLpは電圧dVの幅だけ
充電される。即ち、時点tp0からtp1に至る間に注入された電荷とともに、キャパシタCp1、Cp3、及びCLpに保存された電荷に対応する電圧が増加して電圧2dVに至る。
【0010】
クロックCK+、CK−の絶え間ないレベルの変更に伴いチャージポンプ10内のそれぞれのキャパシタも、導電回路12のそれぞれの出力端と、これらに対応する出力端との電圧差が閾電圧Vtより低くなるまで、絶え間なく電荷を蓄積させる。例えば、時点tp3において、キャパシタCp1、Cp3、及びCLp内には電圧Vdd−Vtに対応する電荷がすでに注入されている。時点tp4に至ると、トランジスタT1の両端の電圧差はすでに閾電圧Vtを超えることがなくなり、キャパシタCp1に対して充電しなくなる。この場合、キャパシタCp1内の電荷は安定した状態に至る。故に、キャパシタCp1における安定した飽和電荷に対応する電圧は、Vdd−Vtである。但し、時点tp4において、ノードNp2の電圧はクロックCK−の高レベルの作用を受けて上昇し、ノードNp3の電圧より高くなり、その電圧差が閾電圧Vtを超える。故に、トランジスタT3は通電状態となり、電流を流通させてCp3を充電する。
【0011】
同様に、トランジスタT5も通電状態となり、キャパシタCLpが継続して充電される。時点tp5に至るとキャパシタCp2に保存された電荷に対応する電圧がすでに2Vdd−2Vtに至る。即ち、ノードNp1の電圧がクロックCK+の作用によって上昇して電圧2Vdd−Vtに至っても、ノードNp1とNP2との間の電圧差も閾電圧Vtを超えなくなり、キャパシタCp2に保存された電荷が安定した飽和状態となり、継続して増加することが無くなる。同様に、キャパシタCp3、Cp4に保存された電荷も順に安定した飽和状態になる。
【0012】
時点tp6に至ると、それぞれのキャパシタの電荷が安定した飽和状態になる、クロックCK−はノードNp2、Np4に作用して電圧を上昇させるが、但し、ノードNp3、Np5との電圧の差は閾電圧を超えることがなく、キャパシタCp3、CLpを充電しなくなる。同様に、時点tp7に至ると、クロックCK+はノードNp1、Np3に作用して電圧を上昇させるが、但し、この両ノードは、それぞれNp2、Np4との電圧の差が、いずれも閾電圧Vtを超えることがなく、トランジスタT2、T4も、引き続いて通電状態によってキャパシタCP2、Cp4を充電することがなくなる。以上をまとめると、それぞれのキャパシタは、保存された電荷が安定した飽和状態に達すると、キャパシタCp1、Cp2、Cp3、CP4に保存された電荷に対応する電圧は、それぞれVdd−Vt、2(Vdd−Vt)、3(Vdd−Vt)、4(Vdd−Vt)となる。また等価ロードのキャパシタCLpにおいては、電圧5(Vdd−Vt)に至るまで蓄積され、チャージポンプ10が提供する出力電圧となる。通常、電圧5(Vdd−Vt)は、バイアスとされる電圧Vddより高くなる。仮に出力電圧を増加させるのであれば、充電回路に充電素子となるキャパシタと、該キャパシタに対応するトランジスタをさらに設ける。
【0013】
図1に開示する従来のチャージポンプ10は、次に掲げる欠点を有する。先ず、充電回路10におけるそれぞれの充電素子となるキャパシタCp1からCp4は、それぞれのキャパシタに保存しなければならない安定状態の電荷が次々と増加し、Cp4に至るとCp4に保存される電荷に対応する電圧が、すでに4(Vdd−Vt)に達する。仮にチャージポンプ10に、さらにその他充電素子設けられていれば、ロード出力端に近づくほどキャパシタにはさらに多くの電荷が注入されることになり、安定状態の飽和電荷も多くなる。当業者が熟知するように、電荷は酸化層が両導電層を隔離することによって発生する。キャパシタに保存される電荷が多くなればなるほど、両導電層の電圧差が大きくなり、電圧差が一定の程度を超えると酸化層のブレークダウンが発生し、酸化層の絶縁作用が毀損されるためチャージポンプ10が正確に作動できなくなる。
【0014】
また、従来のチャージポンプ10はn型金属酸化膜半導体トランジスタT1からT5を導電素子とする。当業者が熟知するように、n型金属酸化膜半導体は、一般に共用p型基板に形成される。即ち、該p型基板は、それぞれのn型金属酸化膜半導体トランジスタが共用するボディであって、通常にかかるボディは接地端に接続する。図1に開示するようにそれぞれのトランジスタT1〜T5のベースは同一のp型ボディを介して接地端に接続する。かかる構造は、ボディエフェクト(body effect)を発生させるためそれぞれのトランジスタT1〜T5の閾電圧がいずれも異なり、回路の設計と、作動上の困難を招くことになる。さらには、トランジスタのブレークダウンを容易に招くという重大な欠点を有する。ロード出力端に最も近いトランジスタT5を例に挙げれば、トランジスタT5のソース(ノードNp5に接続する)の電圧は、最高値が電圧5(Vdd−Vt)に達する。(図2参照)またトランジスタT5のドレイン(ノードNp4に接続する)の電圧は、最高値が電圧5Vdd―4Vtに達する。但しトランジスタT5のボディは、相対的に接地の0電圧を維持する。このためトランジスタT5において、ソースとボディ、及びドレインとボディとの間の電圧差が過大となり、トランジスタT5のブレークダウンが発生し損傷を受けることになる。このような現象が発生すると、従来のチャージポンプ10は正常に作動することができなくなる。
【0015】
【発明が解決しようとする課題】
この発明は、キャパシタとトランジスタのブレークダウンを効果的に防ぎキャパシタの正常な操作を維持することのできるフラッシュメモリのチャージポンプを提供することを課題とする。
【0016】
【課題を解決するための手段】
そこで、本発明者は従来の技術に見られる欠点に鑑み鋭意研究を重ねた結果、導電回路と、第1、第2、第3の充電素子とによってチャージポンプを構成し、該導電回路は第1、第2、第3の出力端と、複数の導電素子を含み、該複数の導電素子は、それぞれがプラス端とマイナス端を有し、それぞれのプラス端の電圧が該マイナス端に比して高くなり、その電圧差が所定値を超えた場合、該導電素子は該マイナス端を介して電流を提供し、該マイナス端の電圧が該プラス端の電圧より高くなった場合、該導電素子は電流が該マイナス端から該プラス端に流れることを防ぐ。また、該導電素子の一はプラス端とマイナス端がそれぞれ該第1出力端と第2出力端とに接続し、該導電素子の他の一はプラス端とマイナス端がそれぞれ該第2出力端と第3出力端とに接続し、該第1充電素子は両端を有し、一端が電流を受けた後、該電流に対応する電荷を保存し、かつ該両端の間から保存した電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにする。さらに、該第1充電素子の一端は、該第1出力端に接続し、該第2充電素子の一端は、該第2出力端に接続し、該第3充電素子の一端は、該第3出力端に接続し、該第3充電素子の他端は、該第1出力端に接続して該第1出力端と実質的に短絡を形成し、かつ該第1充電素子に電荷を保存した後、該第3充電素子に接続する第1出力端の一端の電圧が実質的に該第1充電素子の該第1出力端の一端に接続しない一端の電圧と異なるようにする構造によって、課題を解決できる点に着眼し、かかる知見に基づいて、本発明を完成させた。
【0017】
以下、この発明について具体的に説明する。
【0018】
請求項1に記載するチャージポンプは、導電回路と、第1、第2、第3の充電素子とを具えてなるチャージポンプにおいて、
該導電回路は第1、第2、第3の出力端と、複数の導電素子を含み、
該複数の導電素子は、それぞれプラス端とマイナス端を有し、それぞれのプラス端の電圧が該マイナス端に比して高くなり所定値を超えた場合、該導電素子は該マイナス端を介して電流を提供し、該マイナス端の電圧が該プラス端の電圧より高くなった場合、該導電素子は電流が該マイナス端から該プラス端に流れることを防ぎ、
該導電素子の一は、プラス端とマイナス端がそれぞれ該第1出力端と第2出力端とに接続し、
該導電素子の他の一は、プラス端とマイナス端がそれぞれ該第2出力端と第3出力端とに接続し、
該第1、第2、第3充電素子は、それぞれ両端を有し、一端が電流を受けた後、該電流に対応する電荷を保存し、かつ該両端の間から保存した電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、
該第1充電素子の一端は、該第1出力端に接続し、該第2充電素子の一端は、該第2出力端に接続し、該第3充電素子の一端は、該第3出力端に接続し、該第3充電素子の他端は、該第1出力端に接続して該第1出力端と実質的に短絡を形成し、
該第1充電素子に電荷を保存した後、該第3充電素子の該第1出力端に接続する一端の電圧が実質的に該第1充電素子の該第1出力端に接続しない一端の電圧と異なるようにする。
【0019】
請求項2に記載するチャージポンプは、請求項1におけるそれぞれの導電素子がダイオードである。
【0020】
請求項3に記載するチャージポンプは、請求項1におけるそれぞれの導電素子がトランジスタであって、該トランジスタはゲートと、ソースと、ドレインとを含んでなり、該ソースは該導電素子のプラス端となり、該ゲートは該ドレインに接続して該導電素子のマイナス端となる。
【0021】
請求項4に記載するチャージポンプは、請求項3におけるトランジスタがp型金属酸化膜トランジスタである。
【0022】
請求項5に記載するチャージポンプは、請求項1における第1、第2、及び第3充電素子が、いずれもキャパシタである。
【0023】
請求項6に記載するチャージポンプは、請求項5におけるキャパシタが、トランジスタを連接してなる。
【0024】
請求項7に記載するチャージポンプは、請求項1における導電回路が、外部接続方式でロード素子と接続するロード出力端をさらに具え、また別途該導電回路の導電素子は、該第3出力端と該ロード出力端とにそれぞれ接続するプラス端とマイナス端とを具え、該ロード素子の一端が該ロード出力端に接続し、他端が接地端に接続し、かつ該ロード素子の一端に電流が入力されると該ロード素子に該電流に対応する電荷を保存し、該ロード素子の両端間から出力電圧を出力する。
【0025】
請求項8に記載するチャージポンプは、請求項7における導電回路が、別途導電素子のプラス端が該第2出力端に接続し、該導電素子のマイナス端が該ロード出力端に接続する。
【0026】
請求項9に記載するチャージポンプは、請求項7におけるチャージポンプが、さらに第2導電回路と及び第4、第5、第6充電素子とを含んでなり、
該第2導電回路は、第4出力端と、第5出力端と、第6出力端と、第2ロード端と、及び複数の導電素子を具え、
該複数の導電素子は、それぞれプラス端とマイナス端とを具え、該導電素子のプラス端の電圧が、該マイナス端の電圧より高くなり、所定の数値を超えると、該導電素子が該マイナス端を介して電流を供給し、
該マイナス端の電圧が該プラス端の電圧より高くなると、該導電素子は電流が該マイナス端から該プラス端に流れることを防ぎ、
該導電素子の一はプラス端とマイナス端が、それぞれ該第4出力端と第5出力端とに接続し、
該導電素子の他の一は、プラス端とマイナス端がそれぞれ該第5出力端と第6出力端とに接続し、
該導電素子の他の一は、プラス端とマイナス端がそれぞれ該第6出力端と該第2ロード端とに接続し、
該第4、第5、及び第6充電素子は、それぞれ両端を具え、かつ電流が一端に入力されると、該電流に対応する電荷を保存し、該両端間から保存した電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、
該第4充電素子の一端は、該第4出力端に接続し、該第5充電素子の一端は、該第5出力端に接続し、該第6充電素子の一端は、該第6出力端に接続し、かつ該第2ロード端は、該ロード出力端に接続する。
【0027】
請求項10に記載するチャージポンプは、請求項9における第6充電素子が該第6出力端の一端に接続することなく、該第4出力端に接続する。
【0028】
請求項11に記載するチャージポンプは、導電回路と、第1充電素子及び第2充電素子とを具えてなるチャージポンプにおいて、
該導電回路は、第1出力端、及び第2出力端とロード出力端と、複数の導電素子を具え、
該ロード出力端はロード素子に接続し、該ロード素子は該ロード出力端に電流が入力されると、該電流に対応する電荷を保存し、かつ該ロード出力端は出力電圧を出力し、
該複数の導電素子は、それぞれプラス端とマイナス端を有し、それぞれのプラス端の電圧が該マイナス端に比して高くなり所定値を超えた場合、該導電素子は該マイナス端を介して電流を提供し、該マイナス端の電圧が該プラス端の電圧より高くなった場合、該導電素子は電流が該マイナス端から該プラス端に流れることを防ぎ、
該導電素子の一は、プラス端とマイナス端がそれぞれ該第1出力端と該第2出力端とに接続し、
該導電素子の他の一は、プラス端とマイナス端とがそれぞれ該第2出力端及び該ロード出力端に接続し、
該導電素子の他の一は、プラス端とマイナス端とがそれぞれ該第1出力端と該ロード出力端に接続し、
該第1、第2充電素子は、それぞれ両端を有し、一端が電流を受けた場合、該電流に対応する電荷を保存し、かつ該両端間から保存した電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、かつ該第1充電素子の一端は、該第1出力端に接続し、該第2充電素子の一端は、該第2出力端に接続する。
【0029】
請求項12に記載するチャージポンプは、請求項11における導電回路が、別途第3出力端を具え、該導電回路はさらに他の一つ導電素子のプラス端とマイナス端とがそれぞれ該第3出力端と該第1出力端とに接続し、
また該チャージポンプは、別途第3充電素子を具え、該第3充電素子は両端を有し、その内の一端に電流が入力されると、該電流に対応する電荷を保存し、該両端間から保存した電荷に対応する電圧を出力し、電荷の保存量の差によって対応する電圧も異なるようにし、
該第3充電素子の一端は、該第3出力端に接続し、かつ該第2充電素子の該第2出力端に接続しない一端が該第3出力端に接続する。
【0030】
請求項13に記載する前記電荷ポチャージは、さらに請求項11における第2導電回路と、及び第4、第5充電素子とを含んでなり、
該第2導電回路は、第4出力端と、第5出力端と、第2ロード端と、及び複数の導電素子とを具え、
該複数の導電素子は、それぞれプラス端とマイナス端とを具え、該導電素子のプラス端の電圧が、該マイナス端の電圧より高くなり、所定の数値を超えると、該導電素子は該マイナス端を介して電流を提供し、
該マイナス端の電圧が該プラス端の電圧より高くなった場合、該導電素子は電流が該マイナス端から該プラス端に流れることを防ぎ、
該導電素子の一は、プラス端とマイナス端がそれぞれ該第4出力端と該第5出力端に接続し、
該導電素子の他の一は、プラス端とマイナス端がそれぞれ該第5出力端と第ロード端に接続し、
該第4、第5充電素子は、それぞれ両端を具え、かつ該充電素子の一端に電流が入力されると、該電流に対応する電荷を保存し、該両端間から保存した電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、
該第4充電素子の一端は、該第4出力端に接続し、該第5充電素子の一端は、該第5出力端に接続し、かつ該第2ロード端は、該ロード出力端に接続する。
【0031】
請求項14に記載するチャージポンプは、請求項13における第2導電回路が、該複数の導電素子の他の一は、さらにプラス端が該第4出力端に接続し、マイナス端が該第2ロード端に接続する。
【0032】
請求項15に記載するチャージポンプは、請求項13における第2導電回路が、さらに第6出力端を有し、該第2導電回路は、該導電素子の一のプラス端とマイナス端がそれぞれ該第6出力端と該第4出力端に接続し、
また、該チャージポンプは両端を有する第6充電素子を別途具え、該第6充電素子の一端に電流が入力されると該電流に対応する電荷が保存され、かつ該両端間から保存された電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、
該第6充電素子の一端は該第6出力端に接続し、かつ該第5充電素子の該第5出力端に接続しない一端が該第6出力端に接続する。
【0033】
請求項16に記載するチャージポンプは、請求項11における導電回路がいずれもダイオードである。
【0034】
請求項17に記載するチャージポンプは、請求項16における前記ダイオードがp型金属酸化膜半導体を接続してなる。
【0035】
【発明の実施の形態】
この発明はフラッシュメモリのチャージポンプに関し、特にキャパシタを直列し、キャパシタの酸化層のブレークダウンを防ぐチャージポンプを提供するものであって、導電回路と、第1、第2、第3の充電素子とを含み構成される。
【0036】
かかるチャージポンプの構造と特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【0037】
【第1の実施例】
図3、この発明の一実施例であるチャージポンプ20の回路を開示する。チャージポンプ20は、導電回路22と、充電素子となるキャパシタC1〜C4、及びロード素子となり、チャージポンプ20の等価ローディングをシミュレートするキャパシタCLとを含んでなり、キャパシタCLを跨ぐ電圧がチャージポンプ20の提供する出力電圧V0となる。それぞれのキャパシタに対応させて、導電回路22内にp型金属酸化膜半導体トランジスタM1〜M5を設ける。それぞれのトランジスタは導電素子として接続してダイオードとなり、ソースを正極端とするとともに、ドレインをゲートに接続して負極端とする。ボディがドレインに接続してもよい。
【0038】
それぞれのトランジスタによって形成される導電素子は、プラス端の電圧がマイナス端に比して高く、その差がそれぞれのトランジスタの閾電圧を超えた場合、トランジスタは通電状態となり、電流がプラス端からマイナス端に流れる。逆に、導電素子のプラス端の電圧がマイナス端に比して高いが、その差が閾電圧を超えない場合、導電素子は通電状態にならない。
【0039】
トランジスタM1のドレイン(プラス端)は、電圧Vddの直流バイアス電源に接続し、それぞれの導電素子のマイナス端は導電回路22の出力端となる。よって、導電回路22内のノードN1〜N5が出力端となる。ノードN1〜N4はそれぞれキャパシタC1〜C4の一端に接続し、ノードN5はロード出力端となり、ロード素子に接続する。キャパシタC1の他端は、クロックCK+に接続し、キャパシタC2の他端はクロックCK−に接続する。
【0040】
実施例のチャージポンプ20と、従来の技術との違いについて、キャパシタC3の他端はクロックに接続することなく、ノードN1に接続する、また、キャパシタC4の他端はノードN2に接続する。クロックCK+及びクロックCK−は従来のチャージポンプ10に用いられるクロックと同様に、互いに相反するものとなる。
【0041】
従来のチャージポンプ10を運用する場合と同様に、この発明によるチャージポンプ20も、クロックCK+、クロックCK−が交互にそれぞれのノードに作用して、ノードの電圧を瞬時に変化させ、それぞれの導電素子のプラス、マイナス端の電圧の差を導電素子であるトランジスタの閾電圧Vtより高くしてトランジスタを通電状態とし、さらにマイナス端に向かって充電する電流を伝送して、キャパシタC1〜C4のそれぞれに充電するとともに、それぞれのノードの電圧を高める。それぞれの導電素子のプラス、マイナス端の電圧の差が閾電圧を超えなくなると、導電素子は通電しない状態となり、それぞれのキャパシタの充電は飽和状態を達する。
【0042】
図4は、チャージポンプ20におけるそれぞれのキャパシタの電荷が安定した飽和状態に至った後、それぞれのノードN1〜N5の電圧がクロックに従って変化する状況を表わす。図示によれば、クロックCK+が低レベル(記号「L」で表示する)の0電圧で、クロックCK−が高レベル(記号「H」で表示する)の電圧Vddであった場合、ノードN1〜N5の電圧は、それぞれ(Vdd−Vt)、(3Vdd−2Vt)、(3Vdd−3Vt)、(5Vdd−4Vt)、及び(5Vdd−5Vt)となる。逆に、クロックCK+が高レベルとなり、クロックCK−が低レベルとなった場合、ノードN1〜N5の電圧はそれぞれ(2Vdd−Vt)、(2Vdd−2Vt)、(4Vdd−3Vt)、(4Vdd−4Vt)、及び(5Vdd−5Vt)となる。それぞれのキャパシタの電荷が安定状態に至ると、チャージポンプ20のそれぞれのノードの電圧は、従来のチャージポンプ10の電圧と同様の状況になる。但し、この発明におけるチャージポンプ20におけるそれぞれのキャパシタに保存される安定状態の電荷は大幅に減少して充電素子であるそれぞれのキャパシタのブレークダウンを効果的に防ぐことができる。チャージポンプ20におけるノードN3はキャパシタC3、C1を介し、さらにクロックCK+に接続する。ノードN3の電圧は、キャパシタC3、C1を跨ぐ電圧にクロックCK+を駆動する電圧レベルを加えた電圧に等しい。よって、ノードN3の電圧が電圧(4Vdd−3Vt)に至るまで上昇しても、実際にはキャパシタC3に保存された安定した電荷に対応する電圧は(2Vdd−2Vt)である。同様にノードN4の電圧は、キャパシタC4にキャパシタC2をまたぐ電圧とクロックCK−を駆動させるレベルを加えて得られる。ノードN4の電圧が最高値である(5Vdd−4Vd)に達したとしてもキャパシタC4に保存される安定状態の電荷に対応する電圧はわずかに(2Vdd−2Vt)である。以上をまとめると、この発明によるチャージポンプ20におけるキャパシタC1〜C4に保存される安定状態の電荷に対する電圧は、それぞれ(Vdd−Vtt)、(2Vdd−2Vt)、(2Vdd−2Vt)、及び(2Vdd−2Vt)となる。
【0043】
ここで注意すべき点は、ロード出力端に最も近いキャパシタC4としても、保存される最大の電荷に対応する電圧についても、僅か(2Vdd−2Vt)にしかならない点である。但し従来のチャージポンプ10に於いては、キャパシタCp1からCp4に保存される安定状態の電荷に対応する電圧は、それぞれ(Vdd−Vt)、(2Vdd−2Vt)、(3Vdd−3Vt)、(4Vdd−4Vt)となる。両者を比較した場合、この発明におけるチャージポンプの充電素子は、保存する電荷を高くすることなく効果的に高い出力電圧を提供できることがわかる。
【0044】
図5に、一般的な接続の方法で構成したこの発明によるチャージポンプの回路を開示する。図示によればチャージポンプ20Bは、導電回路22BにK個のダイオードの形式で接続するトランジスタM1、M2、M3等を設けて導電素子とし、ロード出力端となるノードNkに至るまでのノードN1、N2、N3等を出力端とし、ロード素子となるキャパシタCL0至るまでのキャパシタC1、C2、C3を充電素子とする。また、それぞれのキャパシタは対応する出力端に接続する。例えば、ロード出力端に接続するキャパシタCL0に至るまでのキャパシタC1はノードN1に接続し、キャパシタC2はノードN2に接続し、第k個のキャパシタCkはノードNkに接続する。キャパシタC1C2の他端はそれぞれクロックCK+、CK−に接続する。但し、これ以外の第k個のキャパシタCkの他端はノードNk−2に接続する。このためキャパシタCkは、実際にはノードNkとノードNk−2とにそれぞれ接続する。言い換えれば、ロード出力端以外の第k個のノードNkはキャパシタCk、キャパシタCk−2、キャパシタCk−4等からキャパシタC1に至るまで仮にkが奇数であれば、もしくはキャパシタC2に至るまで仮にkが偶数であればを介してクロックCK+か、クロックCK−に接続する。よってクロックがこれらキャパシタを介してノードNkに作用し、電圧を上昇させるか、もしくは下降させて逐一電荷を蓄積する目的を達成する。
またそれぞれのノードNkにおける電圧の蓄積は複数の充電素子であるキャパシタが各自蓄積した電荷を加算した総計によって得られる。よって単一のキャパシタに保存される電荷の量が多量でなくてもそれぞれのノードに高電圧を蓄積し、ロード出力端は高圧の出力電圧を蓄積することができる。ノードNkがロード出力端に近づけば近づく程、即ちk値が大きくなれば大きくなる程、数多くのキャパシタCk−2、Ck−4等の直列を介してクロックに接続する。よってノードNkはロード出力端に近づけば近づく程、電圧が高くなるが、但しさらに多くのキャパシタによって電圧を分担する。この発明において充電素子となるキャパシタをいくつ設けようともそのロード出力端に最も近い充電素子は最大であっても僅か電圧(2Vdt−2Vt)に対応する安定状態の電荷を保存するだけでよい。
(前述のチャージポンプ20に関する説明の通り)但し従来のチャージポンプにおける充電素子はいずれも直接クロックに接続する。仮に従来のチャージポンプにL個の充電素子を設けたとすればロード出力端に最も近いキャパシタは保存する電荷に対応する電圧がL(Vdt−Vt)となる。図1に開示する従来のチャージポンプ10のように、充電素子が増えるにつれて、それぞれのノードに電圧を蓄積するために保存する電荷も増えなければならないことになる。このため最終的にそれぞれの充電素子は極めて容易にブレークダウンが発生する。
【0045】
【第2の実施例】
図6に、第2の実施例を開示する。第2の実施例によるチャージポンプ30は4つの充電素子となるキャパシタCb1〜Cb4と、及びロード効果をシミュレートするロード素子であるキャパシタCL2とを具える。該4つの充電素子に合わせ導電回路32は6つのダイオード形式で接続するp型金属酸化膜半導体トランジスタQ1〜Q6を設けて導電素子とする。ノードNb1〜Nb5は出力端であって、Nb1〜Nb4は、一端がそれぞれキャパシタCb1〜Cb4の一端に接続する。ノードNb5はロード出力端であって、キャパシタCL2に接続する。チャージポンプ20に類似した接続方式によって、これら素子を接続する。即ちキャパシタCb1、Cb2はそれぞれクロックCK+、CK−に接続しキャパシタCb3、Cb4はそれぞれノードNb1、Nb2に接続する。第2の実施例のチャージポンプ30は、導電素子となるトランジスタQ6がノードNb3とロード出力端のノードNb5との間に接続する。この点が前記チャージポンプ20と異なる。かかる接続の特徴はロード素子であるキャパシタCL2の充電速度を高めることができる。図3に開示するチャージポンプ20は通電状態にあるトランジスタM5しかロードとするキャパシタCLを充電できない。但し図6に開示するチャージポンプ30は、2つのトランジスタMb5、Mb6がロードとするキャパシタCL2を充電する。それぞれのキャパシタCb1〜Cb4と、及びロードとするキャパシタCL2を充電する過程において、クロックCK−が低レベルとなった場合、トランジスタQ5のノードNb4における電圧がノードNb5の電圧より低くなる。この場合、トランジスタQ5は通電状態となってキャパシタCL2に充電電流を伝送することができない。但し、この場合クロックCK+が高レベルとなり、ノードNb3に作用してレベルを上昇させ、トランジスタQ6が通電状態となりCL2を充電する。
【0046】
同様に、クロックCK−が高レベルに転移し、クロックCK+が低レベルに転移した場合、トランジスタQ6はノードNb3の電圧が低下して通電しなくなるが、ただし、トランジスタQ5のノードNb4はクロックCK−の作用を受けて電圧が上昇し、トランジスタQ5が通電状態となってキャパシタCL2が充電される。よって、クロックの高低レベルが互いに転移する一周期において、周期の前半であろうと後半であろうと、それぞれのキャパシタが保存する電荷が安定した飽和状態に至るまで、1トランジスタが通電状態となってロードとするキャパシタCL2を充電する。
【0047】
図7は、図6に開示するチャージポンプ30について、実際にトランジスタを充電素子とした場合の回路を開示する。図6において、充電素子となるキャパシタCb1〜Cb4は、図7において、それぞれp型金属酸化膜半導体トランジスタQC1〜QC4によって形成する。該p型金属酸化膜半導体トランジスタQC1〜QC4において、ゲートをキャパシタの一端とし、ソース、ドレイン、ボディは互いに接続してキャパシタの他端とする。上述のとおり、この発明におけるそれぞれのキャパシタは、電荷を多く保存する必要がない。よって、トランジスタを接続してなるキャパシタを充電素子とする構造に適する。
【0048】
【第3の実施例】
図8に第3の実施例を開示する。第3の実施例によるチャージポンプ40は、2つの導電回路42A、42Bを具える。導電回路42AはトランジスタK1〜K6をダイオード形式の導電素子とし、ノードNb1〜Nb4を出力端として充電素子であるキャパシタCc1〜Cc4に接続する。ノードNc5はロード出力端とし、ロード効果を代表するためのキャパシタCL3に接続する。キャパシタCL3の両端を跨ぐ電圧が、すなわちチャージポンプ40の提供する出力電圧である。トランジスタK6は、図6に開示するチャージポンプと同様にノードNc3とNc5との間に設けられる。同様のレイアウトによって、導電回路42Bは、トランジスタD1〜D6をダイオード形式の導電素子とし、ノードNd1〜Nd4を出力端として充電素子となるキャパシタCd1〜Cd4に接続する。ノードNd5は、他のロード出力端とし、ノードNc5とともにキャパシタCL3に接続する。キャパシタCc3、Cc4、Cd3、Cd4の他端はそれぞれノードNe1、Ne2、Nd1、Nd2に接続する。
【0049】
また、ここで注意すべき点は、クロックCK+がキャパシタCc1、Cd2を介して2つの導電回路をそれぞれ制御し、クロックCK−はキャパシタCc2、Cd1を介して2つの導電回路に電気的に接続する点である。チャージポンプ40は、等価ロードのキャパシタCL3に対する充電速度をさらに高めることができる。例えば、それぞれの充電素子に安定した飽和状態の電荷を充電する過程において、クロックCK+が高レベルでクロックCK−が低レベルの場合、ノードNc3、Nd4の電圧はクロックCK+の作用によって上昇し、トランジスタK6、D5が通電状態となり、同時にロードとするキャパシタCL3を充電する。
クロックCK+が低レベルでクロックCK−高レベルの場合、ノードNc4、Nd3の電圧はクロックCK−の作用によって上昇し、トランジスタK5、D6が通電状態となり、それぞれの充電素子の電荷が安定状態に達するまでキャパシタCL3を充電する。よって、それぞれの充電素子が充電され、電荷を安定させる過程において、クロックの高低のレベルが転移する一周期の前半であろうと後半であろうと最大2個のトランジスタがキャパシタCL3を充電する。
【0050】
また、前述の通り、チャージポンプはフラッシュメモリの書き込み、もしくは消去のステップにおいて、高電圧の出力電圧を提供する。該出力電圧は、駆動電圧としてトンネル効果を発生させるために用いられる。実際に操作する場合、チャージポンプは高出力電圧を提供する以外にある程度の電流駆動能力を提供しなければならない。言い換えれば、等価ロード素子であるキャパシタCL3は電荷を損失して電流を駆動する。キャパシタCL3が一旦電荷を損失すると、その両端を跨ぐ電圧が降下する。この場合、チャージポンプ40は、再度キャパシタCL3を充電する。チャージポンプ40は、チャージポンプ20及び30のようにそれぞれの充電素子に安定状態の飽和電荷が保存されると、それぞれのノードNc1〜Nc4、Nd1〜Nd4は最大電圧に達する。そのじつ図4に開示するようにチャージポンプ20のノードN1〜N4が最大電圧に達する場合と同様である。それぞれのキャパシタに保存された電荷が安定した飽和状態に達すると、例えばキャパシタCL3の両端を跨ぐ電圧が再度電圧5Vdd−6Vtに下がった場合、図3に開示するチャージポンプであろうと図6に開示するチャージポンプであろうと、ロード出力端に最も近いトランジスタM5かQ5が、クロックCK−が高レベルに転移することによって、キャパシタCL3を充電する。言い換えれば、クロックが高低レベルに転移する一周期において、周期の半分しかの時間内にロードとするキャパシタに電荷が補充されない。但し、同様の状況が図8に開示するチャージポンプ40に発生した場合、クロックCK+が高レベルに転移すると(一周期の前半)、ノードNd4の電圧は、駆動されて電圧5Vdd−4Vtに至り、トランジスタD5を通電状態にしてロードとするキャパシタCL3を充電する。また、クロックCK+が低レベルに転移すると(一周期の後半)、クロックCK−は、逆に高レベルに転移し、ノードNc4に作用して電圧を5Vdd−4Vtに上昇させ、トランジスタK5を通電状態にしてロードとするキャパシタCL3を充電する。よって、クロックが高低に転移する一周期において、それが前半であろうと後半であろうと、いずれも少なくも一トランジスタが充電電流を伝送し、キャパシタCL3を再充電し、キャパシタCL3の電圧回復の速度を高める。
【0051】
従来の技術によるチャージポンプは、それぞれの導電素子がn型金属酸化膜半導体トランジスタを接続してなる。よって、容易にボディエフェクト(body effect)が発生し、さらに電極間の電圧の差が過大になり、トランジスタの損傷を招く場合がある。甚だしくは、従来のチャージポンプにおけるそれぞれの充電素子は、いずれも直接クロックに接続されるため、大量の電荷を保存して電圧を蓄積し、高出力電圧を発生させることから大量の電荷を保存するキャパシタに酸化層のブレークダウンが極めて容易に発生して毀損を招く。この場合、従来のチャージポンプは作動できなくなる。但しこの発明によるチャージポンプはp型金属酸化膜半導体トランジスタを採用する。p型金属酸化膜半導体トランジスタは、n型ウェルをボディとする。よって、p型金属酸化膜半導体トランジスタは、ドレインを高電圧に接続することができ、ボディエフェクトの発生を防ぐとともに、トランジスタのブレークダウンを防ぐことができる。さらにこの発明においては、チャージポンプにおけるそれぞれの充電素子(即ちキャパシタ)を直列で接続し、高電圧を蓄積する。即ち単一の充電素子に保存される電荷の量は多くないが、それぞれの直列される充電素子を結合することによって高出力電圧を蓄積することができる。しかも充電素子であるキャパシタのブレークダウンが発生することなく、チャージポンプの正常な作動を確保することができる。またこの発明は、異なる実施例を開示することによって充電を加速し、高速で出力電圧を発生させ、ロードで流失した電荷を高速で補充できる技術を提供する。
【0052】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲の範囲に属するものとする。
【0053】
【発明の効果】
この発明によるチャージポンプは、キャパシタとトランジスタのブレークダウンを効果的に防ぎ、正常な操作を維持する効果を有する。また、この発明によるチャージポンプは、ロードとするキャパシタの電荷の流失を高速で補充することができる。
【図面の簡単な説明】
【図1】従来のチャージポンプの構造を表わす説明図である。
【図2】図1に開示するチャージポンプを作動させる場合の、関連するノードの電圧にかかる時間の経過による変化を表わす表である。
【図3】この考案によるチャージポンプの構造を表わす説明図である。
【図4】図3に開示するチャージポンプの充電が安定した状態における各ノードの電圧を表わす表である。
【図5】図3に開示するチャージポンプを応用した態様を表わす説明図である。
【図6】第2の実施例によるチャージポンプ構造を表わす説明図である。
【図7】図6に開示するチャージポンプを応用した態様を表わす説明図である。
【図8】第3の実施例によるチャージポンプ構造を表わす説明図である。
【符号の説明】
10、20、30        チャージポンプ
12、22、32        導電回路
14A〜14E         カラム
CK+、CK−         クロック
Vdd、dV          電圧
T               周期
tp0〜tp7         時点
Vt              閾電圧
Vp0、V0          出力電圧
Cp1〜Cp4、CLp、C1〜C4、Cb1〜Cb4、Cc1〜Cc4、Cd1〜Cd4、CL、CL0、CL2、CL3
キャパシタ
Np1〜Np5、N1〜N5、Nb1〜Nb5、Nc1〜Nc5、
Nd1〜Nd5         ノード
T1〜T5、M1〜M5、Q1〜Q6、QC1〜QC4、K1〜K6、D1〜D6               トランジスタ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a charge pump for a flash memory, and more particularly, to a charge pump in which capacitors are connected in series to prevent breakdown of an oxide layer of the capacitors.
[0002]
[Prior art]
In various types of storage media, a flash memory is a storage medium that is currently most regarded as important in the electronics industry because it can access reading and writing by applying electrons. Flash memory stores digital data using a plurality of metal oxide semiconductors having floating gates. The floating gate is formed in an oxide layer of a metal oxide semiconductor, and when data is written to a flash memory, electrons are tunneled through the oxide layer and stored in the floating gate, thereby achieving a non-volatile data storage purpose. That is, the flash memory is accessed by applying electrons, and does not require a mechanical operation unlike a hard disk, for example. Therefore, the flash memory has features such as small volume and high speed operation.
[0003]
However, a flash memory requires a considerably high drive voltage whether it is used for tunneling an oxide layer to electrons for writing data and injecting it into a floating gate, or for moving electrons from the floating gate to erase data. And a tunnel effect that drives electrons for the first time is obtained. Usually, such a driving voltage is higher than a bias for driving a general digital logic circuit. Therefore, the flash memory must generate a high drive voltage by a charge pump circuit using a special circuit. Generally, a bias for driving a logic circuit in a flash memory is about 3 V or lower. However, the voltage for driving and tunneling the electrons reaches 10 V or higher. Therefore, a charge pump for generating a high drive voltage has a special structure.
[0004]
FIG. 1 shows a circuit of a charge pump 10 of a conventional flash memory. The charge pump 10 includes a conductive circuit 12 and a plurality of capacitors serving as charging elements. In FIG. 1, when four capacitors Cp1 to Cp4 are disclosed, a load effect is simulated, and a capacitor CLp serving as an equivalent load element is included. The conductive circuit 12 is provided with five n-type metal oxide semiconductor transistors T1 to T5 in accordance with the five capacitors Cp1 to Cp4 and CLp. Each transistor is connected in the form of a diode and becomes a conductive element. The drain of each transistor is connected to the gate and becomes a positive terminal, and the source becomes the negative terminal and becomes the output terminal of the conductive circuit 12. That is, the conductive circuit 12 has five output terminals, that is, the notes Np1 to Np5. Each output is connected to one end of a capacitor as disclosed in FIG.
The other ends of the capacitors Cp1 and Cp3 are connected to a clock CK +, and the capacitors Cp2 and Cp4 are connected to another clock CK-. In addition, the drain of the transistor T1 is connected to a DC power source for bias, and the bias is performed with the voltage Vdd. The node Np5 becomes a load output terminal, and is connected to one end of the capacitor CLp, and the other end of the capacitor CLp is connected to the ground terminal. Further, the voltage Vp0 across the capacitor CLp is the drive voltage provided by the charge pump 10.
[0005]
A transistor serving as a conductive element is connected between each output terminal of the conductive circuit 12, and a predetermined correspondence relationship occurs between each output terminal. For example, when the voltage at the node Np1 is higher than the voltage at the node Np2 and the voltage difference between the nodes Np1 and Np2 exceeds the threshold voltage Vt of the transistor T2, the transistor T2 is turned on. The current is turned on, and current flows from node Np1 to Np2. Conversely, if the voltage difference between node Np1 and node Np2 does not exceed the threshold voltage, or if the voltage at node Np2 is greater than the voltage at node Np1, transistor T2 does not conduct and current flows from node T2 to node T1. Not flowing. That is, when the voltages of the nodes Np1, Np2, Np3, and Np4 become higher than the voltages of Np2, Np3, Np4, and Np5, respectively, and the respective voltage differences exceed the width of the threshold voltage Vt, the respective transistors T2 that are turned on. , T3, T4, T5, a current is provided to nodes Np2, Np3, Np4, Np5. Conversely, the nodes Np2, Np3, Np4, and Np5 cannot cause current to flow back to the nodes Np1, Np2, Np3, and Np4 via the reverse-biased transistors T2, T3, T4, and T5.
[0006]
The clock CK + and the clock CK- are high-frequency clocks that are mutually contradictory. That is, when the voltage of the clock CK + is at a high level, the voltage of the clock CK- is at a low level. When the voltage of the clock CK + is low, the voltage of the clock CK- is high. Usually, the high level voltage of these two clocks is the power supply voltage Vdd, and the low level is the voltage of the ground terminal (that is, the voltage is 0).
[0007]
FIG. 2 is described below in combination with FIG. FIG. 2 is a table showing a temporal change of a voltage at a node when the charge pump 10 is driven. The vertical axis in FIG. 2 represents time, and the voltages of the nodes Np1 to Np5 are disclosed in columns 14A to 14E, respectively. Also, “H” and “L” indicate whether the level state of the clocks CK + and CK− is high (that is, the voltage Vdd) or low (voltage 0). A period in which the voltages of the two clocks change once between a high level and a low level is defined as a period T. Before the time point tp0, no charge is stored in each capacitor. At the time point tp0, the clock CK- rises in voltage to a high level “H” and acts on the capacitors Cp2 and Cp4 at the moment when the voltage rises, and simultaneously raises the voltage across the capacitors Cp2 and Cp4 to the voltage Vdd. I do. Therefore, the voltages at the nodes Np2 and Np4 instantaneously rise to the voltage Vdd. Further, the clock CK + becomes the low level “L”, and the voltage at both ends of the capacitors Cp1 and Cp3 does not change. In this case, the voltage at the drain of the transistor T1 and the voltage at the nodes Np2 and Np4 are higher than the voltages at the nodes Np1, Np3 and Np5, respectively, and the transistors T1, T3 and T5 become conductive, and the nodes Np1, Np3 and Np3, respectively. And Np5, a current is provided to the capacitors Cp1, Cp3, and CLp to be charged, the charge in the capacitors increases, and the voltages of the nodes Np1, Np3, and Np5 increase the width of the voltage dV. The charge pump 10 instantaneously raises the voltage across both capacitors in synchronization with the level fluctuation of the clocks CK + and CK-. Further, by using the conductive circuit 12, the charge is accumulated by the voltage difference between the respective output terminals. Therefore, the frequencies of the clocks CK + and CK- become considerably high, and the period of the change between the high and low levels is shortened. For the first time, a voltage difference can be instantaneously generated by frequently using the level fluctuation. In other words, the time during which the clock CK- maintains the high level between the time points tp0 and tp1 is short. For this reason, the capacitors Cp1, Cp3, and CLp must be charged with a charge corresponding to the voltage dV (usually, the voltage dV is much lower than the voltage Vdd and the threshold voltage Vt) in a small width.
[0008]
At time point tp1, clock CK + goes high and clock CK- goes low. In this case, the clock CK + synchronously raises the voltage across the capacitors Cp1 and Cp3 with the width of the voltage Vdd, and instantaneously raises the voltages of the nodes Np1 and Np3 to Vdd + dv. (The voltage dV is a voltage corresponding to the electric charge of the capacitors Cp1 and Cp3 during the period from the time tp0 to the time tp1.) Further, the clock CK- acts on Cp2 and Cp4 to synchronize the voltages at both ends. And lowers the voltage Vdd before the time tp1 by the width of the voltage Vdd to be 0 voltage. In this case, the voltages of the nodes Np1 and Np3 become higher than the voltages of the nodes Np2 and Np4, respectively, the transistors T2 and T4 become conductive, and the nodes Np2 and Np4 obtain charging currents flowing through the capacitors Cp2 and Cp4, respectively, to perform charging. Is In this case, the voltage of node Np4 becomes higher than the voltage of node Np5, and the voltage difference does not exceed the width of threshold voltage Vt. Therefore, the transistor T5 is not turned on, and the capacitor CLp connected to the node Np5 is not charged.
[0009]
At time t2b, charges corresponding to the voltage dV are injected into the capacitors Cp2 and Cp4, respectively. One end of the capacitors Cp2 and Cp4 connected to the clock CK- is at a low level (0 voltage), and further, the charge is stored in the capacitors and a voltage is generated, so that the voltages of the nodes Np2 and Np4 slightly increase. The voltage becomes dV. At the time point tp2, the clock CK + changes to the low level again, and the clock CK- rises again to the high level. The clock CK + acts on the capacitors Cp1 and Cp3, synchronously lowers the voltage between both ends by the width of the voltage Vdd, and lowers the voltage of the nodes Np1 and Np3 until the voltage returns to the voltage dV at the time point tp1. In comparison, the clock CK- synchronously raises the voltage across the capacitors Cp2 and Cp4 by the width of the voltage Vdd, and together with the voltage dV corresponding to the charge stored between the time tp1 and the time tp2 of the capacitors Cp2 and Cp4. , The voltages of the nodes Np2 and Np4 are increased to Vdd + dV. In this case, the voltages of the nodes Np1, Np3, and Np5 decrease again, and the voltages of the nodes Np2, Np4 increase again, so that the transistors T1, T3, and T5 are turned on again, and the capacitors Cp1, Cp3, and CLp are set to the voltage. only the width of dV
Charged. That is, the voltage corresponding to the charge stored in the capacitors Cp1, Cp3, and CLp together with the charge injected during the period from the time tp0 to the time tp1 increases to a voltage of 2 dV.
[0010]
As the clocks CK + and CK- constantly change, the respective capacitors in the charge pump 10 also have a voltage difference between each output terminal of the conductive circuit 12 and the corresponding output terminal lower than the threshold voltage Vt. Until the charge is constantly accumulated. For example, at time tp3, charges corresponding to the voltage Vdd-Vt have already been injected into the capacitors Cp1, Cp3, and CLp. At time tp4, the voltage difference between both ends of the transistor T1 no longer exceeds the threshold voltage Vt, and the capacitor Cp1 is not charged. In this case, the charge in the capacitor Cp1 reaches a stable state. Therefore, the voltage corresponding to the stable saturation charge in the capacitor Cp1 is Vdd-Vt. However, at time tp4, the voltage of the node Np2 rises under the action of the high level of the clock CK-, becomes higher than the voltage of the node Np3, and the voltage difference exceeds the threshold voltage Vt. Therefore, the transistor T3 is turned on, and charges Cp3 by flowing current.
[0011]
Similarly, the transistor T5 is turned on, and the capacitor CLp is continuously charged. At time tp5, the voltage corresponding to the charge stored in the capacitor Cp2 has already reached 2Vdd-2Vt. That is, even if the voltage of the node Np1 rises to the voltage 2Vdd-Vt by the action of the clock CK +, the voltage difference between the nodes Np1 and NP2 does not exceed the threshold voltage Vt, and the charge stored in the capacitor Cp2 is stable. The saturation state is reached, and it does not increase continuously. Similarly, the charges stored in the capacitors Cp3 and Cp4 are also in a stable and saturated state in order.
[0012]
When the time point tp6 is reached, the charge of each capacitor becomes a stable saturated state, and the clock CK- acts on the nodes Np2 and Np4 to increase the voltage, provided that the voltage difference between the nodes Np3 and Np5 is a threshold. The voltage does not exceed and the capacitors Cp3 and CLp are not charged. Similarly, when reaching the time point tp7, the clock CK + acts on the nodes Np1 and Np3 to increase the voltage, but the difference between the voltages of the two nodes Np2 and Np4 respectively becomes the threshold voltage Vt. As a result, the transistors T2 and T4 no longer charge the capacitors CP2 and Cp4 depending on the energized state. In summary, when the stored charge reaches a stable saturation state, the voltage corresponding to the charge stored in the capacitors Cp1, Cp2, Cp3, and CP4 is Vdd-Vt, 2 (Vdd, respectively). −Vt), 3 (Vdd−Vt), and 4 (Vdd−Vt). In the equivalent load capacitor CLp, the charge is accumulated up to the voltage 5 (Vdd−Vt), and becomes the output voltage provided by the charge pump 10. Normally, the voltage 5 (Vdd-Vt) is higher than the biased voltage Vdd. If the output voltage is to be increased, a capacitor serving as a charging element and a transistor corresponding to the capacitor are further provided in the charging circuit.
[0013]
The conventional charge pump 10 disclosed in FIG. 1 has the following disadvantages. First, in the capacitors Cp1 to Cp4 serving as respective charging elements in the charging circuit 10, the charge in a stable state that must be stored in each capacitor increases one after another, and when reaching Cp4, it corresponds to the charge stored in Cp4. The voltage has already reached 4 (Vdd-Vt). If the charge pump 10 is further provided with another charging element, more charge is injected into the capacitor as the charge pump 10 approaches the load output terminal, and the saturated charge in the stable state increases. As those skilled in the art are familiar with, charge is generated by the oxide layer separating both conductive layers. The greater the charge stored in the capacitor, the greater the voltage difference between the two conductive layers, and if the voltage difference exceeds a certain level, breakdown of the oxide layer occurs and the insulating action of the oxide layer is impaired. The charge pump 10 cannot operate correctly.
[0014]
Further, the conventional charge pump 10 uses the n-type metal oxide semiconductor transistors T1 to T5 as conductive elements. As those skilled in the art are familiar, an n-type metal oxide semiconductor is generally formed on a shared p-type substrate. That is, the p-type substrate is a body shared by the respective n-type metal oxide semiconductor transistors, and the normal body is connected to the ground terminal. As disclosed in FIG. 1, the bases of the transistors T1 to T5 are connected to the ground terminal via the same p-type body. In such a structure, the threshold voltages of the respective transistors T1 to T5 are different from each other in order to generate a body effect, which causes difficulty in circuit design and operation. Furthermore, it has a serious drawback that the breakdown of the transistor is easily caused. Taking the transistor T5 closest to the load output end as an example, the maximum value of the voltage of the source of the transistor T5 (connected to the node Np5) reaches the voltage 5 (Vdd-Vt). (See FIG. 2) The maximum value of the voltage of the drain of the transistor T5 (connected to the node Np4) reaches 5Vdd-4Vt. However, the body of the transistor T5 relatively maintains the zero voltage of the ground. For this reason, in the transistor T5, the voltage difference between the source and the body and between the drain and the body becomes excessive, so that the transistor T5 is broken down and damaged. When such a phenomenon occurs, the conventional charge pump 10 cannot operate normally.
[0015]
[Problems to be solved by the invention]
An object of the present invention is to provide a charge pump for a flash memory that can effectively prevent breakdown of a capacitor and a transistor and maintain normal operation of the capacitor.
[0016]
[Means for Solving the Problems]
The inventor of the present invention has conducted intensive studies in view of the drawbacks of the prior art, and as a result, has formed a charge pump with a conductive circuit and first, second, and third charging elements. A first, a second, and a third output terminal and a plurality of conductive elements, each of the plurality of conductive elements has a positive terminal and a negative terminal, and a voltage of each positive terminal is smaller than that of the negative terminal. When the voltage difference exceeds a predetermined value, the conductive element provides a current through the negative terminal, and when the voltage at the negative terminal is higher than the voltage at the positive terminal, the conductive element Prevents current from flowing from the minus end to the plus end. One end of the conductive element has a plus end and a minus end connected to the first output end and the second output end, respectively, and the other end of the conductive element has a plus end and a negative end respectively connected to the second output end. And a third output terminal, wherein the first charging element has both ends, and stores a charge corresponding to the current after receiving a current at one end, and corresponds to the stored charge from between both ends. The corresponding voltage varies depending on the difference in the amount of charge to be output and stored. Further, one end of the first charging element is connected to the first output terminal, one end of the second charging element is connected to the second output terminal, and one end of the third charging element is connected to the third output terminal. Connected to an output end, the other end of the third charging element connected to the first output end to form a substantially short circuit with the first output end, and stored a charge in the first charging element. Then, a problem is caused by the structure in which the voltage at one end of the first output terminal connected to the third charging element is substantially different from the voltage at one end of the first charging element not connected to one end of the first output terminal. The present invention has been completed based on such knowledge, with a focus on the point that can be solved.
[0017]
Hereinafter, the present invention will be described specifically.
[0018]
A charge pump according to claim 1, comprising: a conductive circuit; and first, second, and third charging elements.
The conductive circuit includes first, second, and third output terminals and a plurality of conductive elements,
The plurality of conductive elements each have a positive terminal and a negative terminal, and when the voltage of each positive terminal is higher than the negative terminal and exceeds a predetermined value, the conductive element is connected via the negative terminal. Providing a current, wherein when the voltage at the minus end is higher than the voltage at the plus end, the conductive element prevents current from flowing from the minus end to the plus end;
One of the conductive elements has a positive terminal and a negative terminal connected to the first output terminal and the second output terminal, respectively.
The other end of the conductive element has a positive terminal and a negative terminal connected to the second output terminal and the third output terminal, respectively.
The first, second, and third charging elements each have both ends, and after receiving a current at one end, store a charge corresponding to the current and a voltage corresponding to the stored charge from between the both ends. And the corresponding voltage also differs depending on the difference in the amount of charge stored.
One end of the first charging device is connected to the first output terminal, one end of the second charging device is connected to the second output terminal, and one end of the third charging device is connected to the third output terminal. And the other end of the third charging element is connected to the first output to form a substantially short circuit with the first output;
After storing the charge in the first charging element, the voltage at one end connected to the first output terminal of the third charging element is substantially equal to the voltage at one end not connected to the first output terminal of the first charging element. To be different.
[0019]
In the charge pump according to the second aspect, each of the conductive elements in the first aspect is a diode.
[0020]
The charge pump according to claim 3, wherein each of the conductive elements according to claim 1 is a transistor, the transistor including a gate, a source, and a drain, and the source is a positive terminal of the conductive element. The gate is connected to the drain and becomes a negative end of the conductive element.
[0021]
According to a fourth aspect of the present invention, the transistor according to the third aspect is a p-type metal oxide film transistor.
[0022]
In a charge pump according to a fifth aspect, each of the first, second and third charging elements in the first aspect is a capacitor.
[0023]
According to a sixth aspect of the present invention, in the charge pump, the capacitor is connected to the transistor.
[0024]
The charge pump according to claim 7, wherein the conductive circuit according to claim 1 further includes a load output end connected to the load element by an external connection method, and the conductive element of the conductive circuit is connected to the third output end. A plus end and a minus end respectively connected to the load output end, one end of the load element is connected to the load output end, the other end is connected to the ground end, and a current is applied to one end of the load element. When input, the charge corresponding to the current is stored in the load element, and an output voltage is output between both ends of the load element.
[0025]
According to a charge pump described in claim 8, in the conductive circuit in claim 7, the positive terminal of the conductive element is connected to the second output terminal, and the negative terminal of the conductive element is connected to the load output terminal.
[0026]
A charge pump according to a ninth aspect is the charge pump according to the seventh aspect, further comprising a second conductive circuit, and fourth, fifth, and sixth charge elements.
The second conductive circuit includes a fourth output terminal, a fifth output terminal, a sixth output terminal, a second load terminal, and a plurality of conductive elements,
Each of the plurality of conductive elements has a positive terminal and a negative terminal, and when the voltage of the positive terminal of the conductive element becomes higher than the voltage of the negative terminal and exceeds a predetermined value, the conductive element becomes the negative terminal. Supply current through the
When the voltage at the minus end is higher than the voltage at the plus end, the conductive element prevents current from flowing from the minus end to the plus end,
One of the conductive elements has a plus end and a minus end connected to the fourth output end and the fifth output end, respectively.
The other end of the conductive element has a positive terminal and a negative terminal connected to the fifth output terminal and the sixth output terminal, respectively.
The other end of the conductive element has a positive terminal and a negative terminal connected to the sixth output terminal and the second load terminal, respectively.
The fourth, fifth, and sixth charging elements each have both ends, and when a current is input to one end, store the charge corresponding to the current, and apply a voltage corresponding to the stored charge from between both ends. And the corresponding voltage also differs depending on the difference in the amount of charge stored.
One end of the fourth charging element is connected to the fourth output terminal, one end of the fifth charging element is connected to the fifth output terminal, and one end of the sixth charging element is connected to the sixth output terminal. And the second load end is connected to the load output end.
[0027]
According to a tenth aspect of the present invention, in the charge pump according to the ninth aspect, the sixth charging element is connected to the fourth output terminal without being connected to one end of the sixth output terminal.
[0028]
A charge pump according to claim 11, comprising: a conductive circuit; and a first charging element and a second charging element.
The conductive circuit includes a first output terminal, a second output terminal, a load output terminal, and a plurality of conductive elements;
The load output terminal is connected to a load element, the load element stores a charge corresponding to the current when a current is input to the load output terminal, and the load output terminal outputs an output voltage,
The plurality of conductive elements each have a positive terminal and a negative terminal, and when the voltage of each positive terminal is higher than the negative terminal and exceeds a predetermined value, the conductive element is connected via the negative terminal. Providing a current, wherein when the voltage at the minus end is higher than the voltage at the plus end, the conductive element prevents current from flowing from the minus end to the plus end;
One of the conductive elements has a positive terminal and a negative terminal connected to the first output terminal and the second output terminal, respectively.
The other end of the conductive element has a plus end and a minus end connected to the second output end and the load output end, respectively.
The other end of the conductive element has a plus end and a minus end connected to the first output end and the load output end, respectively.
The first and second charging elements each have both ends, and when one end receives a current, store the charge corresponding to the current and output a voltage corresponding to the stored charge from between both ends. The voltage corresponding to the difference in the amount of stored charge is also different, and one end of the first charging device is connected to the first output terminal, and one end of the second charging device is connected to the second output terminal. I do.
[0029]
According to a twelfth aspect of the present invention, in the charge pump according to the twelfth aspect, the conductive circuit according to the twelfth aspect further includes a third output terminal, and the conductive circuit further includes a third output terminal having a positive terminal and a negative terminal connected to the third output terminal. Terminal and the first output terminal,
The charge pump further includes a third charging element. The third charging element has both ends. When a current is input to one end of the third charging element, a charge corresponding to the current is stored. And outputs a voltage corresponding to the stored charge, so that the voltage corresponding to the difference in the amount of stored charge is also different,
One end of the third charging element is connected to the third output terminal, and one end of the second charging element not connected to the second output terminal is connected to the third output terminal.
[0030]
The charge pocharge according to claim 13 further includes the second conductive circuit according to claim 11, and fourth and fifth charge elements,
The second conductive circuit includes a fourth output terminal, a fifth output terminal, a second load terminal, and a plurality of conductive elements,
Each of the plurality of conductive elements has a positive terminal and a negative terminal, and when the voltage at the positive terminal of the conductive element becomes higher than the voltage at the negative terminal and exceeds a predetermined value, the conductive element becomes the negative terminal. Provide current through the
When the voltage at the minus end is higher than the voltage at the plus end, the conductive element prevents current from flowing from the minus end to the plus end,
One of the conductive elements has a positive terminal and a negative terminal connected to the fourth output terminal and the fifth output terminal, respectively.
The other end of the conductive element has a plus end and a minus end connected to the fifth output end and the load end, respectively.
The fourth and fifth charging elements each have both ends, and when a current is input to one end of the charging element, store the charge corresponding to the current, and apply a voltage corresponding to the stored charge from between the both ends. And the corresponding voltage also differs depending on the difference in the amount of charge stored.
One end of the fourth charging device is connected to the fourth output terminal, one end of the fifth charging device is connected to the fifth output terminal, and the second load terminal is connected to the load output terminal. I do.
[0031]
In the charge pump according to claim 14, the second conductive circuit according to claim 13 is configured such that the other end of the plurality of conductive elements further has a plus terminal connected to the fourth output terminal and a minus terminal connected to the second output terminal. Connect to load end.
[0032]
According to a charge pump described in claim 15, the second conductive circuit in claim 13 further has a sixth output terminal, and the second conductive circuit has one positive terminal and one negative terminal of the conductive element, respectively. Connected to the sixth output terminal and the fourth output terminal,
The charge pump further includes a sixth charging element having both ends. When a current is input to one end of the sixth charging element, a charge corresponding to the current is stored, and the stored charge is stored between the both ends. And output a voltage corresponding to the difference in the amount of charge to be stored, so that the corresponding voltage also differs,
One end of the sixth charging device is connected to the sixth output terminal, and one end of the fifth charging device not connected to the fifth output terminal is connected to the sixth output terminal.
[0033]
In a charge pump according to a sixteenth aspect, each of the conductive circuits according to the eleventh aspect is a diode.
[0034]
According to a charge pump described in claim 17, the diode in claim 16 is formed by connecting a p-type metal oxide semiconductor.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge pump for a flash memory, and more particularly, to a charge pump for connecting a capacitor in series and preventing a breakdown of an oxide layer of the capacitor, comprising a conductive circuit, first, second, and third charging elements. And is configured.
[0036]
In order to describe the structure and features of such a charge pump in detail, a specific embodiment will be described below with reference to the drawings.
[0037]
[First Embodiment]
FIG. 3 discloses a circuit of a charge pump 20 according to an embodiment of the present invention. The charge pump 20 includes a conductive circuit 22, capacitors C1 to C4 serving as charging elements, and a capacitor CL serving as a load element, which simulates equivalent loading of the charge pump 20, and a voltage across the capacitor CL is applied to the charge pump. 20 provides the output voltage V0. P-type metal oxide semiconductor transistors M1 to M5 are provided in conductive circuit 22 corresponding to the respective capacitors. Each transistor is connected as a conductive element to form a diode, and has a source as a positive terminal and a drain connected to a gate as a negative terminal. The body may be connected to the drain.
[0038]
When the voltage at the positive terminal of the conductive element formed by each transistor is higher than that at the negative terminal, and the difference exceeds the threshold voltage of each transistor, the transistor is energized and the current becomes minus from the positive terminal. Flows to the edge. Conversely, if the voltage at the positive terminal of the conductive element is higher than the negative terminal, but the difference does not exceed the threshold voltage, the conductive element is not energized.
[0039]
The drain (positive terminal) of the transistor M1 is connected to a DC bias power supply of the voltage Vdd, and the negative terminal of each conductive element is the output terminal of the conductive circuit 22. Therefore, the nodes N1 to N5 in the conductive circuit 22 become output terminals. The nodes N1 to N4 are connected to one ends of the capacitors C1 to C4, respectively, and the node N5 is a load output end and is connected to a load element. The other end of the capacitor C1 is connected to the clock CK +, and the other end of the capacitor C2 is connected to the clock CK-.
[0040]
The difference between the charge pump 20 of the embodiment and the conventional technique is that the other end of the capacitor C3 is connected to the node N1 without being connected to a clock, and the other end of the capacitor C4 is connected to the node N2. The clock CK + and the clock CK− are opposite to each other, like the clock used in the conventional charge pump 10.
[0041]
As in the case where the conventional charge pump 10 is operated, the charge pump 20 according to the present invention also causes the clock CK + and the clock CK- to alternately act on each node, instantaneously change the voltage of the node, and change the conduction of each node. The voltage difference between the positive and negative ends of the element is made higher than the threshold voltage Vt of the transistor which is a conductive element to make the transistor conductive, and further, a current for charging toward the negative end is transmitted to each of the capacitors C1 to C4. And raise the voltage of each node. When the voltage difference between the positive and negative terminals of each conductive element does not exceed the threshold voltage, the conductive element is turned off, and the charging of each capacitor reaches a saturation state.
[0042]
FIG. 4 shows a situation in which the voltages of the respective nodes N1 to N5 change according to the clock after the charge of each capacitor in the charge pump 20 reaches a stable saturated state. According to the drawing, when the clock CK + is a low voltage (represented by the symbol “L”) of 0 voltage and the clock CK− is a high level (represented by the symbol “H”) of the voltage Vdd, the nodes N1 to The voltages of N5 are (Vdd-Vt), (3Vdd-2Vt), (3Vdd-3Vt), (5Vdd-4Vt), and (5Vdd-5Vt), respectively. Conversely, when the clock CK + goes high and the clock CK- goes low, the voltages at the nodes N1 to N5 are (2Vdd-Vt), (2Vdd-2Vt), (4Vdd-3Vt), and (4Vdd-, respectively). 4Vt) and (5Vdd-5Vt). When the charge of each capacitor reaches a stable state, the voltage of each node of the charge pump 20 becomes similar to the voltage of the conventional charge pump 10. However, the charge in the stable state stored in each capacitor in the charge pump 20 in the present invention is greatly reduced, so that breakdown of each capacitor as a charging element can be effectively prevented. The node N3 in the charge pump 20 is further connected to the clock CK + via the capacitors C3 and C1. The voltage at the node N3 is equal to a voltage obtained by adding a voltage level for driving the clock CK + to a voltage across the capacitors C3 and C1. Therefore, even if the voltage of the node N3 rises to the voltage (4Vdd-3Vt), the voltage corresponding to the stable charge stored in the capacitor C3 is actually (2Vdd-2Vt). Similarly, the voltage of the node N4 is obtained by adding a voltage across the capacitor C2 and a level for driving the clock CK- to the capacitor C4. Even if the voltage at the node N4 reaches the highest value (5Vdd-4Vd), the voltage corresponding to the steady state charge stored in the capacitor C4 is only (2Vdd-2Vt). In summary, the voltages for the stable state charges stored in the capacitors C1 to C4 in the charge pump 20 according to the present invention are (Vdd-Vtt), (2Vdd-2Vt), (2Vdd-2Vt), and (2Vdd), respectively. -2Vt).
[0043]
It should be noted here that the capacitor C4 closest to the load output terminal and the voltage corresponding to the maximum stored electric charge are only a little (2Vdd-2Vt). However, in the conventional charge pump 10, the voltages corresponding to the charges in the stable state stored in the capacitors Cp1 to Cp4 are (Vdd-Vt), (2Vdd-2Vt), (3Vdd-3Vt), and (4Vdd), respectively. -4Vt). A comparison of the two shows that the charging element of the charge pump according to the present invention can effectively provide a high output voltage without increasing the stored charge.
[0044]
FIG. 5 discloses a circuit of a charge pump according to the present invention configured by a general connection method. As shown in the figure, the charge pump 20B is provided with transistors M1, M2, M3, etc. connected in the form of K diodes to the conductive circuit 22B to form conductive elements, and the nodes N1 to Nk, which are load output terminals, are connected. N2, N3, etc. are output terminals, and capacitors C1, C2, C3 up to the capacitor CL0, which is a load element, are charging elements. Each capacitor is connected to a corresponding output terminal. For example, the capacitor C1 connected to the capacitor CL0 connected to the load output terminal is connected to the node N1, the capacitor C2 is connected to the node N2, and the k-th capacitor Ck is connected to the node Nk. The other ends of the capacitors C1C2 are connected to clocks CK + and CK-, respectively. However, the other ends of the other k-th capacitors Ck are connected to the node Nk-2. Therefore, the capacitor Ck is actually connected to the nodes Nk and Nk-2. In other words, the k-th node Nk other than the load output terminal is assumed to be an odd number from the capacitors Ck, Ck-2, Ck-4, etc. to the capacitor C1, or if k is an odd number until the capacitor C2. Are connected to the clock CK + or the clock CK− via the clock signal if the number is an even number. Therefore, the clock acts on the node Nk via these capacitors to increase or decrease the voltage, thereby achieving the purpose of accumulating charges one by one.
Further, the accumulation of the voltage at each node Nk is obtained by the sum total of the electric charges accumulated by the capacitors as a plurality of charging elements. Therefore, even if the amount of electric charge stored in a single capacitor is not large, a high voltage can be stored at each node, and the load output terminal can store a high output voltage. As the node Nk approaches the load output end, that is, as the k value increases, the node Nk is connected to the clock via a series of a large number of capacitors Ck-2 and Ck-4. Thus, the closer the node Nk is to the load output end, the higher the voltage will be, but the voltage will be shared by more capacitors. In the present invention, no matter how many capacitors are provided as charge elements, the charge element closest to the load output terminal needs only to store a stable state charge corresponding to a slight voltage (2Vdt-2Vt) at the maximum.
However, any of the charging elements in the conventional charge pump is directly connected to the clock. Assuming that the conventional charge pump is provided with L charging elements, the voltage corresponding to the charge stored in the capacitor closest to the load output terminal is L (Vdt-Vt). As in the conventional charge pump 10 disclosed in FIG. 1, as the number of charging elements increases, the amount of charge stored to accumulate voltage at each node must also increase. For this reason, each of the charging elements eventually breaks down very easily.
[0045]
[Second embodiment]
FIG. 6 discloses a second embodiment. The charge pump 30 according to the second embodiment includes four capacitors Cb1 to Cb4 serving as charging elements, and a capacitor CL2 serving as a load element for simulating a load effect. According to the four charging elements, the conductive circuit 32 is provided with p-type metal oxide semiconductor transistors Q1 to Q6 connected in the form of six diodes to form conductive elements. Nodes Nb1 to Nb5 are output terminals, and one ends of Nb1 to Nb4 are connected to one ends of capacitors Cb1 to Cb4, respectively. The node Nb5 is a load output terminal and is connected to the capacitor CL2. These elements are connected by a connection method similar to the charge pump 20. That is, the capacitors Cb1 and Cb2 are connected to the clocks CK + and CK-, respectively, and the capacitors Cb3 and Cb4 are connected to the nodes Nb1 and Nb2, respectively. In the charge pump 30 of the second embodiment, a transistor Q6 serving as a conductive element is connected between a node Nb3 and a node Nb5 at a load output terminal. This point is different from the charge pump 20. This connection feature can increase the charging speed of the capacitor CL2, which is a load element. The charge pump 20 disclosed in FIG. 3 can only charge the capacitor CL loaded only with the transistor M5 in an energized state. However, the charge pump 30 disclosed in FIG. 6 charges the capacitor CL2 loaded by the two transistors Mb5 and Mb6. In the process of charging the capacitors Cb1 to Cb4 and the load capacitor CL2, when the clock CK- goes low, the voltage at the node Nb4 of the transistor Q5 becomes lower than the voltage at the node Nb5. In this case, the transistor Q5 is turned on and cannot transmit the charging current to the capacitor CL2. However, in this case, the clock CK + goes high and acts on the node Nb3 to raise the level, so that the transistor Q6 is turned on and charges CL2.
[0046]
Similarly, when the clock CK- transitions to the high level and the clock CK + transitions to the low level, the voltage of the node Nb3 decreases and the transistor Q6 stops conducting, except that the node Nb4 of the transistor Q5 connects the clock CK-. , The voltage rises, transistor Q5 is turned on, and capacitor CL2 is charged. Therefore, in one cycle in which the high and low levels of the clock transition to each other, whether in the first half or the second half of the cycle, one transistor is energized and loaded until the charge stored in each capacitor reaches a stable saturated state. Is charged.
[0047]
FIG. 7 discloses a circuit of the charge pump 30 disclosed in FIG. 6 when a transistor is actually used as a charging element. In FIG. 6, capacitors Cb1 to Cb4 serving as charging elements are formed by p-type metal oxide semiconductor transistors QC1 to QC4 in FIG. 7, respectively. In the p-type metal oxide semiconductor transistors QC1 to QC4, the gate is used as one end of the capacitor, and the source, drain and body are connected to each other and used as the other end of the capacitor. As described above, each capacitor in the present invention does not need to store a large amount of charge. Therefore, it is suitable for a structure in which a capacitor formed by connecting transistors is used as a charging element.
[0048]
[Third embodiment]
FIG. 8 shows a third embodiment. The charge pump 40 according to the third embodiment includes two conductive circuits 42A and 42B. The conductive circuit 42A uses the transistors K1 to K6 as diode-type conductive elements, and connects the nodes Nb1 to Nb4 to the capacitors Cc1 to Cc4, which are charging elements, as output terminals. The node Nc5 serves as a load output terminal and is connected to a capacitor CL3 for representing a load effect. The voltage across both ends of the capacitor CL3 is the output voltage provided by the charge pump 40. The transistor K6 is provided between the nodes Nc3 and Nc5 similarly to the charge pump disclosed in FIG. With a similar layout, the conductive circuit 42B uses the transistors D1 to D6 as diode-type conductive elements and uses the nodes Nd1 to Nd4 as output terminals to connect to the capacitors Cd1 to Cd4 serving as charging elements. The node Nd5 serves as another load output terminal, and is connected to the capacitor CL3 together with the node Nc5. The other ends of the capacitors Cc3, Cc4, Cd3, Cd4 are connected to nodes Ne1, Ne2, Nd1, Nd2, respectively.
[0049]
It should be noted that the clock CK + controls the two conductive circuits via the capacitors Cc1 and Cd2, respectively, and the clock CK- is electrically connected to the two conductive circuits via the capacitors Cc2 and Cd1. Is a point. The charge pump 40 can further increase the charging speed of the equivalently loaded capacitor CL3. For example, in the process of charging each of the charging elements with a stable saturated charge, when the clock CK + is at a high level and the clock CK− is at a low level, the voltages of the nodes Nc3 and Nd4 increase due to the action of the clock CK +, K6 and D5 are turned on, and simultaneously charge the capacitor CL3 to be loaded.
When the clock CK + is at a low level and the clock CK- is at a high level, the voltages of the nodes Nc4 and Nd3 rise due to the action of the clock CK-, the transistors K5 and D6 are turned on, and the charges of the respective charging elements reach a stable state. Until the capacitor CL3 is charged. Therefore, in the process of charging each charging element and stabilizing the charge, a maximum of two transistors charge the capacitor CL3 regardless of the first half or the second half of one cycle in which the level of the clock transitions.
[0050]
As described above, the charge pump provides a high output voltage in the step of writing or erasing the flash memory. The output voltage is used to generate a tunnel effect as a driving voltage. In actual operation, the charge pump must provide some current drive capability in addition to providing a high output voltage. In other words, the capacitor CL3, which is an equivalent load element, drives a current by losing charge. Once the capacitor CL3 loses charge, the voltage across the two ends drops. In this case, the charge pump 40 charges the capacitor CL3 again. In the charge pump 40, when stable charge in a stable state is stored in each charging element like the charge pumps 20 and 30, the nodes Nc1 to Nc4 and Nd1 to Nd4 reach the maximum voltage. This is similar to the case where the nodes N1 to N4 of the charge pump 20 reach the maximum voltage as disclosed in FIG. When the charge stored in each capacitor reaches a stable saturation state, for example, when the voltage across both ends of the capacitor CL3 drops again to the voltage 5Vdd-6Vt, the charge pump disclosed in FIG. 3 will be disclosed in FIG. Regardless of the charge pump, the transistor M5 or Q5 closest to the load output charges the capacitor CL3 by transitioning the clock CK- to a high level. In other words, in one cycle in which the clock transitions to a high or low level, the charge is not replenished to the capacitor to be loaded in only half of the cycle. However, when the same situation occurs in the charge pump 40 disclosed in FIG. 8, when the clock CK + transitions to the high level (the first half of one cycle), the voltage of the node Nd4 is driven to reach the voltage 5Vdd-4Vt, The transistor CL is turned on to charge the capacitor CL3 to be loaded. When the clock CK + shifts to the low level (the latter half of one cycle), the clock CK- shifts to the high level, and acts on the node Nc4 to increase the voltage to 5Vdd-4Vt, thereby turning on the transistor K5. Then, the capacitor CL3 to be loaded is charged. Thus, in one cycle in which the clock transitions high or low, at least one transistor, whether in the first half or the second half, transmits the charging current, recharges the capacitor CL3, and the speed of the voltage recovery of the capacitor CL3. Enhance.
[0051]
In a conventional charge pump, each conductive element connects an n-type metal oxide semiconductor transistor. Therefore, a body effect may easily occur, and the voltage difference between the electrodes may be excessively large, which may cause damage to the transistor. Excessively, each of the charging elements in the conventional charge pump is directly connected to a clock, so that it stores a large amount of electric charge and accumulates a voltage, and generates a high output voltage, so that a large amount of electric charge is stored. Breakdown of the oxide layer in the capacitor occurs very easily, causing damage. In this case, the conventional charge pump cannot operate. However, the charge pump according to the present invention employs a p-type metal oxide semiconductor transistor. The p-type metal oxide semiconductor transistor has an n-type well as a body. Therefore, the drain of the p-type metal oxide semiconductor transistor can be connected to a high voltage, so that the occurrence of a body effect and the breakdown of the transistor can be prevented. Further, in the present invention, each charging element (that is, a capacitor) in the charge pump is connected in series to store a high voltage. That is, although the amount of charge stored in a single charging element is not large, a high output voltage can be accumulated by combining the respective charging elements in series. Moreover, the normal operation of the charge pump can be ensured without the breakdown of the capacitor as the charging element. The present invention also discloses a different embodiment to provide a technique capable of accelerating charging, generating an output voltage at a high speed, and replenishing a charge lost at a load at a high speed.
[0052]
The above is a preferred embodiment of the present invention, and does not limit the scope of the present invention. Therefore, any modifications or changes that can be made by those skilled in the art, which are made in the spirit of the present invention and which have an equivalent effect on the present invention, fall within the scope of the claims of the present invention. Shall be.
[0053]
【The invention's effect】
The charge pump according to the present invention has an effect of effectively preventing breakdown of a capacitor and a transistor and maintaining normal operation. Further, the charge pump according to the present invention can replenish the loss of charge of the capacitor to be loaded at a high speed.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing a structure of a conventional charge pump.
FIG. 2 is a table showing a change with time of a voltage of an associated node when the charge pump disclosed in FIG. 1 is operated.
FIG. 3 is an explanatory diagram showing a structure of a charge pump according to the present invention.
FIG. 4 is a table showing voltages of respective nodes in a state where charging of the charge pump disclosed in FIG. 3 is stabilized.
FIG. 5 is an explanatory diagram showing a mode in which the charge pump disclosed in FIG. 3 is applied.
FIG. 6 is an explanatory diagram showing a charge pump structure according to a second embodiment.
FIG. 7 is an explanatory diagram showing a mode in which the charge pump disclosed in FIG. 6 is applied.
FIG. 8 is an explanatory diagram showing a charge pump structure according to a third embodiment.
[Explanation of symbols]
10, 20, 30 charge pump
12, 22, 32 conductive circuit
14A-14E column
CK +, CK- clock
Vdd, dV voltage
T period
tp0 to tp7
Vt threshold voltage
Vp0, V0 output voltage
Cp1 to Cp4, CLp, C1 to C4, Cb1 to Cb4, Cc1 to Cc4, Cd1 to Cd4, CL, CL0, CL2, CL3
Capacitor
Np1 to Np5, N1 to N5, Nb1 to Nb5, Nc1 to Nc5,
Nd1 to Nd5 nodes
T1 to T5, M1 to M5, Q1 to Q6, QC1 to QC4, K1 to K6, D1 to D6 Transistors

Claims (17)

導電回路と、第1、第2、第3の充電素子とを具えてなるチャージポンプにおいて、
該導電回路は第1、第2、第3の出力端と、複数の導電素子を含み、
該複数の導電素子は、それぞれプラス端とマイナス端を有し、それぞれのプラス端の電圧が該マイナス端に比して高くなり所定値を超えた場合、該導電素子は該マイナス端を介して電流を提供し、該マイナス端の電圧が該プラス端の電圧より高くなった場合、該導電素子は電流が該マイナス端から該プラス端に流れることを防ぎ、
該導電素子の一は、プラス端とマイナス端がそれぞれ該第1出力端と第2出力端とに接続し、
該導電素子の他の一は、プラス端とマイナス端がそれぞれ該第2出力端と第3出力端とに接続し、
該第1、第2、第3充電素子は、それぞれ両端を有し、一端が電流を受けた後、該電流に対応する電荷を保存し、かつ該両端の間から保存した電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、
該第1充電素子の一端は、該第1出力端に接続し、該第2充電素子の一端は、該第2出力端に接続し、該第3充電素子の一端は、該第3出力端に接続し、該第3充電素子の他端は、該第1出力端に接続して該第1出力端と実質的に短絡を形成し、
該第1充電素子に電荷を保存した後、該第3充電素子の該第1出力端に接続する一端の電圧が実質的に該第1充電素子の該第1出力端に接続しない一端の電圧と異なるようにすることを特徴とするチャージポンプ。
In a charge pump including a conductive circuit and first, second, and third charging elements,
The conductive circuit includes first, second, and third output terminals and a plurality of conductive elements,
The plurality of conductive elements each have a positive terminal and a negative terminal, and when the voltage of each positive terminal is higher than the negative terminal and exceeds a predetermined value, the conductive element is connected via the negative terminal. Providing a current, wherein when the voltage at the minus end is higher than the voltage at the plus end, the conductive element prevents current from flowing from the minus end to the plus end;
One of the conductive elements has a positive terminal and a negative terminal connected to the first output terminal and the second output terminal, respectively.
The other end of the conductive element has a positive terminal and a negative terminal connected to the second output terminal and the third output terminal, respectively.
The first, second, and third charging elements each have both ends, and after receiving a current at one end, store a charge corresponding to the current and a voltage corresponding to the stored charge from between the both ends. And the corresponding voltage also differs depending on the difference in the amount of charge stored.
One end of the first charging device is connected to the first output terminal, one end of the second charging device is connected to the second output terminal, and one end of the third charging device is connected to the third output terminal. And the other end of the third charging element is connected to the first output to form a substantially short circuit with the first output;
After storing the charge in the first charging element, the voltage at one end connected to the first output terminal of the third charging element is substantially equal to the voltage at one end not connected to the first output terminal of the first charging element. A charge pump characterized by being different from the above.
前記それぞれの導電素子がダイオードであることを特徴とする請求項1に記載のチャージポンプ。The charge pump according to claim 1, wherein each of the conductive elements is a diode. 前記それぞれの導電素子がトランジスタであって、該トランジスタはゲートと、ソースと、ドレインとを含んでなり、該ソースは該導電素子のプラス端となり、該ゲートは該ドレインに接続して該導電素子のマイナス端となることを特徴とする請求項1に記載のチャージポンプ。Wherein each of the conductive elements is a transistor, the transistor comprising a gate, a source, and a drain, wherein the source is a positive end of the conductive element, and the gate is connected to the drain to form the conductive element. The charge pump according to claim 1, wherein a negative end of the charge pump is provided. 前記トランジスタはp型金属酸化膜トランジスタであることを特徴とする請求項3に記載のチャージポンプ。The charge pump according to claim 3, wherein the transistor is a p-type metal oxide film transistor. 前記第1、第2、及び第3充電素子が、いずれもキャパシタであることを特徴とする請求項1に記載のチャージポンプ。The charge pump according to claim 1, wherein the first, second, and third charging elements are all capacitors. 前記キャパシタが、トランジスタを連接してなることを特徴とする請求項5に記載のチャージポンプ。The charge pump according to claim 5, wherein the capacitor is formed by connecting transistors. 前記導電回路は、外部接続方式でロード素子と接続するロード出力端をさらに具え、また別途該導電回路の導電素子は、該第3出力端と該ロード出力端とにそれぞれ接続するプラス端とマイナス端とを具え、該ロード素子の一端が該ロード出力端に接続し、他端が接地端に接続し、かつ該ロード素子の一端に電流が入力されると該ロード素子に該電流に対応する電荷を保存し、該ロード素子の両端間から出力電圧を出力することを特徴とする請求項1に記載のチャージポンプ。The conductive circuit further includes a load output terminal connected to the load element by an external connection method, and the conductive element of the conductive circuit separately includes a positive terminal and a negative terminal connected to the third output terminal and the load output terminal, respectively. And one end of the load element is connected to the load output end, the other end is connected to the ground end, and when a current is input to one end of the load element, the load element corresponds to the current. The charge pump according to claim 1, wherein the charge is stored, and an output voltage is output between both ends of the load element. 前記導電回路は、別途導電素子のプラス端が該第2出力端に接続し、該導電素子のマイナス端が該ロード出力端に接続することを特徴とする請求項7に記載のチャージポンプ。8. The charge pump according to claim 7, wherein the conductive circuit has a positive terminal of the conductive element connected to the second output terminal and a negative terminal of the conductive element connected to the load output terminal. 前記チャージポンプは、さらに第2導電回路と及び第4、第5、第6充電素子とを含んでなり、
該第2導電回路は、第4出力端と、第5出力端と、第6出力端と、第2ロード端と、及び複数の導電素子を具え、
該複数の導電素子は、それぞれプラス端とマイナス端とを具え、該導電素子のプラス端の電圧が、該マイナス端の電圧より高くなり、所定の数値を超えると、該導電素子が該マイナス端を介して電流を供給し、
該マイナス端の電圧が該プラス端の電圧より高くなると、該導電素子は電流が該マイナス端から該プラス端に流れることを防ぎ、
該導電素子の一はプラス端とマイナス端が、それぞれ該第4出力端と第5出力端とに接続し、
該導電素子の他の一は、プラス端とマイナス端がそれぞれ該第5出力端と第6出力端とに接続し、
該導電素子の他の一は、プラス端とマイナス端がそれぞれ該第6出力端と該第2ロード端とに接続し、
該第4、第5、及び第6充電素子は、それぞれ両端を具え、かつ電流が一端に入力されると、該電流に対応する電荷を保存し、該両端間から保存した電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、
該第4充電素子の一端は、該第4出力端に接続し、該第5充電素子の一端は、該第5出力端に接続し、該第6充電素子の一端は、該第6出力端に接続し、かつ該第2ロード端は、該ロード出力端に接続することを特徴とする請求項7に記載のチャージポンプ。
The charge pump further includes a second conductive circuit and fourth, fifth, and sixth charging elements.
The second conductive circuit includes a fourth output terminal, a fifth output terminal, a sixth output terminal, a second load terminal, and a plurality of conductive elements,
Each of the plurality of conductive elements has a positive terminal and a negative terminal, and when the voltage of the positive terminal of the conductive element becomes higher than the voltage of the negative terminal and exceeds a predetermined value, the conductive element becomes the negative terminal. Supply current through the
When the voltage at the minus end is higher than the voltage at the plus end, the conductive element prevents current from flowing from the minus end to the plus end,
One of the conductive elements has a plus end and a minus end connected to the fourth output end and the fifth output end, respectively.
The other end of the conductive element has a positive terminal and a negative terminal connected to the fifth output terminal and the sixth output terminal, respectively.
The other end of the conductive element has a positive terminal and a negative terminal connected to the sixth output terminal and the second load terminal, respectively.
The fourth, fifth, and sixth charging elements each have both ends, and when a current is input to one end, store the charge corresponding to the current, and apply a voltage corresponding to the stored charge from between both ends. And the corresponding voltage also differs depending on the difference in the amount of charge stored.
One end of the fourth charging element is connected to the fourth output terminal, one end of the fifth charging element is connected to the fifth output terminal, and one end of the sixth charging element is connected to the sixth output terminal. 8. The charge pump according to claim 7, wherein the second load terminal is connected to the load output terminal.
前記第6充電素子が該第6出力端の一端に接続することなく、該第4出力端に接続することを特徴とする請求項9に記載のチャージポンプ。The charge pump according to claim 9, wherein the sixth charging element is connected to the fourth output terminal without being connected to one end of the sixth output terminal. 導電回路と、第1充電素子及び第2充電素子とを具えてなるチャージポンプにおいて、
該導電回路は、第1出力端、及び第2出力端とロード出力端と、複数の導電素子を具え、
該ロード出力端はロード素子に接続し、該ロード素子は該ロード出力端に電流が入力されると、該電流に対応する電荷を保存し、かつ該ロード出力端は出力電圧を出力し、
該複数の導電素子は、それぞれプラス端とマイナス端を有し、それぞれのプラス端の電圧が該マイナス端に比して高くなり所定値を超えた場合、該導電素子は該マイナス端を介して電流を提供し、該マイナス端の電圧が該プラス端の電圧より高くなった場合、該導電素子は電流が該マイナス端から該プラス端に流れることを防ぎ、
該導電素子の一は、プラス端とマイナス端がそれぞれ該第1出力端と該第2出力端とに接続し、
該導電素子の他の一は、プラス端とマイナス端とがそれぞれ該第2出力端及び該ロード出力端に接続し、
該導電素子の他の一は、プラス端とマイナス端とがそれぞれ該第1出力端と該ロード出力端に接続し、
該第1、第2充電素子は、それぞれ両端を有し、一端が電流を受けた場合、該電流に対応する電荷を保存し、かつ該両端間から保存した電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、かつ該第1充電素子の一端は、該第1出力端に接続し、該第2充電素子の一端は、該第2出力端に接続することを特徴とするチャージポンプ。
In a charge pump including a conductive circuit, a first charging element and a second charging element,
The conductive circuit includes a first output terminal, a second output terminal, a load output terminal, and a plurality of conductive elements;
The load output terminal is connected to a load element, the load element stores a charge corresponding to the current when a current is input to the load output terminal, and the load output terminal outputs an output voltage,
The plurality of conductive elements each have a positive terminal and a negative terminal, and when the voltage of each positive terminal is higher than the negative terminal and exceeds a predetermined value, the conductive element is connected via the negative terminal. Providing a current, wherein when the voltage at the minus end is higher than the voltage at the plus end, the conductive element prevents current from flowing from the minus end to the plus end;
One of the conductive elements has a positive terminal and a negative terminal connected to the first output terminal and the second output terminal, respectively.
The other end of the conductive element has a plus end and a minus end connected to the second output end and the load output end, respectively.
The other end of the conductive element has a plus end and a minus end connected to the first output end and the load output end, respectively.
The first and second charging elements each have both ends, and when one end receives a current, store the charge corresponding to the current and output a voltage corresponding to the stored charge from between both ends. The voltage corresponding to the difference in the amount of stored charge is also different, and one end of the first charging device is connected to the first output terminal, and one end of the second charging device is connected to the second output terminal. A charge pump.
前記導電回路は、別途第3出力端を具え、該導電回路はさらに他の一つ導電素子のプラス端とマイナス端とがそれぞれ該第3出力端と該第1出力端とに接続し、
また該チャージポンプは、別途第3充電素子を具え、該第3充電素子は両端を有し、その内の一端に電流が入力されると、該電流に対応する電荷を保存し、該両端間から保存した電荷に対応する電圧を出力し、電荷の保存量の差によって対応する電圧も異なるようにし、
該第3充電素子の一端は、該第3出力端に接続し、かつ該第2充電素子の該第2出力端に接続しない一端が該第3出力端に接続することを特徴とする請求項11に記載のチャージポンプ。
The conductive circuit further includes a third output terminal, and the conductive circuit further includes a positive terminal and a negative terminal of another conductive element connected to the third output terminal and the first output terminal, respectively.
The charge pump further includes a third charging element. The third charging element has both ends. When a current is input to one end of the third charging element, a charge corresponding to the current is stored. And outputs a voltage corresponding to the stored charge, so that the voltage corresponding to the difference in the amount of stored charge is also different,
The one end of the third charging element is connected to the third output terminal, and the other end of the second charging element that is not connected to the second output terminal is connected to the third output terminal. 12. The charge pump according to item 11.
前記電荷ポチャージは、さらに第2導電回路と、及び第4、第5充電素子とを含んでなり、
該第2導電回路は、第4出力端と、第5出力端と、第2ロード端と、及び複数の導電素子とを具え、
該複数の導電素子は、それぞれプラス端とマイナス端とを具え、該導電素子のプラス端の電圧が、該マイナス端の電圧より高くなり、所定の数値を超えると、該導電素子は該マイナス端を介して電流を提供し、
該マイナス端の電圧が該プラス端の電圧より高くなった場合、該導電素子は電流が該マイナス端から該プラス端に流れることを防ぎ、
該導電素子の一は、プラス端とマイナス端がそれぞれ該第4出力端と該第5出力端に接続し、
該導電素子の他の一は、プラス端とマイナス端がそれぞれ該第5出力端と第ロード端に接続し、
該第4、第5充電素子は、それぞれ両端を具え、かつ該充電素子の一端に電流が入力されると、該電流に対応する電荷を保存し、該両端間から保存した電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、
該第4充電素子の一端は、該第4出力端に接続し、該第5充電素子の一端は、該第5出力端に接続し、かつ該第2ロード端は、該ロード出力端に接続することを特徴とする請求項11に記載のチャージポンプ。
The charge pocharge further includes a second conductive circuit, and fourth and fifth charging elements,
The second conductive circuit includes a fourth output terminal, a fifth output terminal, a second load terminal, and a plurality of conductive elements,
Each of the plurality of conductive elements has a positive terminal and a negative terminal, and when the voltage at the positive terminal of the conductive element becomes higher than the voltage at the negative terminal and exceeds a predetermined value, the conductive element becomes the negative terminal. Provide current through the
When the voltage at the minus end is higher than the voltage at the plus end, the conductive element prevents current from flowing from the minus end to the plus end,
One of the conductive elements has a positive terminal and a negative terminal connected to the fourth output terminal and the fifth output terminal, respectively.
The other end of the conductive element has a plus end and a minus end connected to the fifth output end and the load end, respectively.
The fourth and fifth charging elements each have both ends, and when a current is input to one end of the charging element, store the charge corresponding to the current, and apply a voltage corresponding to the stored charge from between the both ends. And the corresponding voltage also differs depending on the difference in the amount of charge stored.
One end of the fourth charging device is connected to the fourth output terminal, one end of the fifth charging device is connected to the fifth output terminal, and the second load terminal is connected to the load output terminal. The charge pump according to claim 11, wherein:
前記第2導電回路は、該複数の導電素子の他の一は、さらにプラス端が該第4出力端に接続し、マイナス端が該第2ロード端に接続することを特徴とする請求項13に記載のチャージポンプ。14. The second conductive circuit according to claim 13, wherein the other end of the plurality of conductive elements further has a plus end connected to the fourth output end, and a minus end connected to the second load end. The charge pump according to 1. 前記第2導電回路は、さらに第6出力端を有し、該第2導電回路は、該導電素子の一のプラス端とマイナス端がそれぞれ該第6出力端と該第4出力端に接続し、
また、該チャージポンプは両端を有する第6充電素子を別途具え、該第6充電素子の一端に電流が入力されると該電流に対応する電荷が保存され、かつ該両端間から保存された電荷に対応する電圧を出力して保存する電荷量の差によって対応する電圧も異なるようにし、
該第6充電素子の一端は該第6出力端に接続し、かつ該第5充電素子の該第5出力端に接続しない一端が該第6出力端に接続することを特徴とする請求項13に記載のチャージポンプ。
The second conductive circuit further has a sixth output terminal, and the second conductive circuit has one positive terminal and one negative terminal of the conductive element connected to the sixth output terminal and the fourth output terminal, respectively. ,
The charge pump further includes a sixth charging element having both ends. When a current is input to one end of the sixth charging element, a charge corresponding to the current is stored, and the stored charge is stored between the both ends. And output a voltage corresponding to the difference in the amount of charge to be stored, so that the corresponding voltage also differs,
The one end of the sixth charging device is connected to the sixth output terminal, and the other end of the fifth charging device not connected to the fifth output terminal is connected to the sixth output terminal. The charge pump according to 1.
前記導電回路がいずれもダイオードであることを特徴とする請求項11に記載のチャージポンプ。The charge pump according to claim 11, wherein each of the conductive circuits is a diode. 前記ダイオードがp型金属酸化膜半導体を接続してなることを特徴とする請求項16に記載のチャージポンプ。17. The charge pump according to claim 16, wherein the diode is formed by connecting a p-type metal oxide semiconductor.
JP2002296617A 2002-10-09 2002-10-09 Charge pump for flash memory Pending JP2004135414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002296617A JP2004135414A (en) 2002-10-09 2002-10-09 Charge pump for flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002296617A JP2004135414A (en) 2002-10-09 2002-10-09 Charge pump for flash memory

Publications (1)

Publication Number Publication Date
JP2004135414A true JP2004135414A (en) 2004-04-30

Family

ID=32286547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002296617A Pending JP2004135414A (en) 2002-10-09 2002-10-09 Charge pump for flash memory

Country Status (1)

Country Link
JP (1) JP2004135414A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344766B2 (en) 2006-11-14 2013-01-01 Sanyo Semiconductor Co., Ltd. Reset circuit of high voltage circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344766B2 (en) 2006-11-14 2013-01-01 Sanyo Semiconductor Co., Ltd. Reset circuit of high voltage circuit

Similar Documents

Publication Publication Date Title
US10192594B2 (en) Semiconductor device
JP4851903B2 (en) Semiconductor charge pump
CN100359606C (en) Boosting circuit and non-volatile semiconductor storage device containing the same
NL8702734A (en) VOLTAGE MULTIPLICATING CIRCUIT AND rectifying element.
US6480057B2 (en) Charge pump circuit allowing efficient electric charge transfer
JP2010283992A (en) Source voltage generating circuit, and semiconductor device
US20030184360A1 (en) Charge pump for flash memory with serially connected capacitors for preventing breakdown
KR100309236B1 (en) Charge pump circuit and a step-up circuit provided with the same
US20140197881A1 (en) Charge pump and method of biasing deep n-well in charge pump
US7616032B2 (en) Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof
JPH04309258A (en) Substrate bias voltage generation circuit
JP5200506B2 (en) Memory device
US8421522B2 (en) High voltage generator and method of generating high voltage
US20100097097A1 (en) Semiconductor device using power gating
KR100364427B1 (en) High efficiency pump circuit for semiconductor memory device
KR101476910B1 (en) Post driver for high density integrated circuits
JP2004135414A (en) Charge pump for flash memory
US8143939B2 (en) Charge pump driving circuit and charge pump system
CN106027031B (en) Anti-electrostatic discharge bi-stable latch
KR100825021B1 (en) Inner-voltage generator
JPH1069796A (en) Semiconductor integrated circuit provided with high speed test function
KR0132023B1 (en) Voltage generator using pump circuit
US20070222499A1 (en) Swing width control circuit and high voltage pumping circuit using the same
KR100349349B1 (en) Charge pump circuit
KR100922885B1 (en) Internal voltage generation circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511