JP2004134575A - Assembly of layered ceramic capacitors and method for producing layered ceramic capacitor - Google Patents

Assembly of layered ceramic capacitors and method for producing layered ceramic capacitor Download PDF

Info

Publication number
JP2004134575A
JP2004134575A JP2002297555A JP2002297555A JP2004134575A JP 2004134575 A JP2004134575 A JP 2004134575A JP 2002297555 A JP2002297555 A JP 2002297555A JP 2002297555 A JP2002297555 A JP 2002297555A JP 2004134575 A JP2004134575 A JP 2004134575A
Authority
JP
Japan
Prior art keywords
ceramic
ceramic layer
external
internal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002297555A
Other languages
Japanese (ja)
Inventor
Atsushi Otsuka
大塚 淳
Hideo Tange
丹下 秀夫
Manabu Sato
佐藤 学
Hisato Kashima
加島 壽人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2002297555A priority Critical patent/JP2004134575A/en
Publication of JP2004134575A publication Critical patent/JP2004134575A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make break grooves appropriately without damaging a terminal. <P>SOLUTION: Break grooves 70 are made on the side of a first outer ceramic layer 52 where a plurality of terminals 62 and 66 are arranged on the surface, i.e. on the side of a multilayer body becoming the terminal side. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、エリアアレイタイプ(ビアアレイタイプ)の積層セラミックコンデンサに係り、特に、分割されることより、複数のそのような積層セラミックコンデンサを得ることが可能な積層セラミックコンデンサ集合体、または、そのような積層セラミックコンデンサを製造するための積層セラミックコンデンサ製造方法に関するものである。
【0002】
【従来の技術】
従来の積層セラミックコンデンサとしては、例えば、下記の特許文献1に記載のものが知られている。
【0003】
【特許文献1】
特開平5−347227号公報
【0004】
かかる既提案例においては、平面状のRC基板上に内部電極のパターンを印刷し、その上にセラミックグリーシートを積層して、ビアホールを形成し、そのビアホールに導電材料を充填して、さらに、そのセラミックグリーンシート上に内部電極のパターンを印刷し、以下、これを所望回数繰り返して、積層体を形成している。このとき、RC基板またはセラミックグリーンシート上には、内部電極のパターンとして、積層セラミックコンデンサの複数個分の内部電極を一度に印刷する。その後、積層体を熱圧着して、焼成した後、縦横のカットラインに沿って切断することにより、複数個の積層セラミックコンデンサを一度に製造するようにしている。
【0005】
このようにして製造された積層セラミックコンデンサでは、RC基板とオーバーコートとの間に、複数の内部電極がそれぞれセラミック層を間に挟んで積層されており、各内部電極は2つあるビアホールに形成された垂直なビア電極のいずれかに交互に接続している。また、ビア電極は外部にある端子に接続されており、その端子はRC基板の表面にそれぞれ設けられている。
【0006】
【発明が解決しようとする課題】
上記した既提案例においては、焼成した積層体を切断する際に用いるカットラインは、オーバーコート側、すなわち、表面に端子が設けられているRC基板とは反対側に付されていた。
【0007】
そのため、積層体を作業ステージに載せて、積層体にカットラインを付す際には、表面に端子が設けられているRC基板を、作業ステージ側に向けて、積層体を作業ステージに載せなければならず、そのため、端子が作業ステージに接触して、端子を傷つける恐れがあった。また、載せた積層体も、端子の存在によって、姿勢が安定せず、そのため、カットラインを適正に付すことができない場合があった。
【0008】
従って、本発明の目的は、上記した従来技術の問題点を解決し、端子を傷つけることなく、しかも、適正に、カットラインに相当する溝を形成することが可能な技術を提供することにある。
【0009】
【課題を解決するための手段およびその作用・効果】
上記した目的の少なくとも一部を達成するために、本発明の積層セラミックコンデンサ集合体は、複数のコンデンサ形成部と、各コンデンサ形成部間に配置される境界部と、を含むセラミック積層体を焼成して成り、各々が1つのコンデンサ形成部を含むように分割されることより、複数の積層セラミックコンデンサを得ることが可能な積層セラミックコンデンサ集合体であって、
前記セラミック積層体は、
前記コンデンサ形成部では、第1の外部セラミック層と第2の外部セラミック層との間に、第1の内部電極と第2の内部電極とを、内部セラミック層を間に介して、複数交互に積層し、前記第1の外部セラミック層の上に複数配置される第1及び第2の端子のうち、前記第1の端子と前記第1の内部電極とを、前記第1の外部セラミック層及び内部セラミック層を貫いて電気的に接続する第1のビア電極と、前記第2の端子と前記第2の内部電極とを、前記第1の外部セラミック層及び内部セラミック層を貫いて電気的に接続する第2のビア電極と、を複数形成して成り、
前記境界部では、前記第1の外部セラミック層と前記第2の外部セラミック層との間に、前記内部セラミック層を複数積層して成ると共に、
前記セラミック積層体は、さらに、前記境界部における前記第1の外部セラミック層側の面に、分割されるための溝を有することを要旨とする。
【0010】
本発明の積層セラミックコンデンサ集合体では、分割されるための溝を、端子が複数配置される第1の外部セラミック層側の面に設けるため、溝を形成する際に、セラミック積層体を、端子が複数配置され得る第1の外部セラミック層側を上向きとして、作業ステージ上に載置することができる。従って、作業ステージに接触するのは、端子となるべきパンプも何も形成されていない第2の外部セラミック層側であるので、溝を形成する際に、端子となるべきバンプなどを傷つけることもなく、また、載置したセラミック積層体も姿勢が安定するため、溝を適正に形成することができる。
【0011】
また、分割されるための溝の位置を決める際に、端子の位置を基準として、溝の位置を決めることができるため、正確な位置に溝を形成することができる。
【0012】
本発明の積層セラミックコンデンサ集合体において、前記溝の深さは、前記積層セラミックコンデンサ集合体の厚さの20%以上、70%以下であることが好ましい。
【0013】
溝の深さを積層セラミックコンデンサ集合体の厚さの20%以上とすれば、積層セラミックコンデンサ集合体をブレークする際に、溝に沿って容易にブレークすることができる。また、積層セラミックコンデンサ集合体の厚さの70%以下とすれば、溝形成後における脱脂,焼成の処理中や、搬送中などにおいて、積層セラミックコンデンサ集合体が溝の部分で割れたり、欠けたりする恐れが少ない。また、個々の積層セラミックコンデンサではなく、溝を設けた積層セラミックコンデンサ集合体として取り扱うことができるので、メッキ工程や検査工程での作業を効率化することができ、それにより、コストダウンを図ることができる。
【0014】
本発明の積層セラミックコンデンサ集合体において、前記第1の外部セラミック層は、前記第2のセラミック層の厚さより厚いことが好ましい。
【0015】
このように構成することにより、焼成後において、全体として反りの少ない積層セラミックコンデンサ集合体を得ることができる。
【0016】
すなわち、第1の外部セラミック層の上に複数の端子が配置されており、第1の外部セラミック層が端子側の外部セラミック層となるため、第1の外部セラミック層は、貫通するビア電極が多数存在する。このため、焼成時におけるビア電極の収縮率を、セラミックス層の収縮率よりも小さくなるように設定したとすると、焼成時において、第1の外部セラミック層の収縮量は、背面側の外部セラミック層である第2のセラミック層の収縮量に比べて、小さくなるため、全体として端子側に凸となるように反る応力が発生する。一方、焼成時における内部電極の収縮のタイミングが、セラミック層の収縮のタイミングよりも早くなるように、設定したとすると、セラミック積層体を焼成する際には、焼成により、まず、内部電極が収縮し始めようとするが、まだ、収縮しようとしないセラミックス層によって、内部電極は拘束されるため、積層面方向に収縮できずに、積層方向(厚み方向)に収縮する。その後、内部電極がある程度収縮すると、セラミック層が収縮し始めようとするが、既に収縮した内部電極によって、セラミック層は積層面方向において収縮を抑制されてしまう。従って、セラミック積層体において、内部電極の少ない部分では、内部電極の多い部分に比較して、積層面方向の収縮量が大きくなる。
【0017】
従って、上述した如く、端子側の外部セラミック層である第1の外部セラミック層の厚さが、背面側の外部セラミック層である第2の外部セラミック層の厚さよりも厚くなるよう構成すると、セラミック積層体において、端子側の部分は内部電極の少ない部分となり、背面側の部分は内部電極の多い部分となり、従って、焼成時には、端子側の部分が、背面側の部分に比較して、積層面方向の収縮量が大きくなるため、全体として背面側に凸となるように反る応力が発生することになり、その応力は、前述した端子側に凸となるように反る応力と相殺される。この結果、焼成後において、全体として反りの少ない積層セラミックコンデンサ集合体を得ることができる。
【0018】
本発明の積層セラミックコンデンサ製造方法は、複数のコンデンサ形成部と、各コンデンサ形成部間に配置される境界部と、を含むセラミック積層体から、複数の積層セラミックコンデンサを製造するための積層セラミックコンデンサ製造方法であって、
(a)前記セラミック積層体として、前記コンデンサ形成部では、第1の外部セラミック層と第2の外部セラミック層との間に、第1の内部電極と第2の内部電極とを、内部セラミック層を間に介して、複数交互に積層し前記第1の外部セラミック層の上に複数配置される第1及び第2の端子のうち、前記第1の端子と前記第1の内部電極とを、前記第1の外部セラミック層及び内部セラミック層を貫いて電気的に接続する第1のビア電極と、前記第2の端子と前記第2の内部電極とを、前記第1の外部セラミック層及び内部セラミック層を貫いて電気的に接続する第2のビア電極と、を複数形成して成り、前記境界部では、前記第1の外部セラミック層と前記第2の外部セラミック層との間に、前記内部セラミック層のみを複数積層して成る積層体を用意する工程と、
(b)前記セラミック積層体の前記境界部における前記第1の外部セラミック層側の面に、分割するための溝を形成する工程と、
(c)前記セラミック積層体を焼成する工程と、
(d)前記セラミック積層体を前記溝に沿って分割し、複数の前記積層セラミックコンデンサを得る工程と、
を備えることを要旨とする。
【0019】
このようにして、分割するための溝を形成する際に、セラミック積層体の第1の外部セラミック層側の面に形成するようにすることにより、セラミック積層体を、端子が複数配置され得る第1の外部セラミック層側を上向きとして、作業ステージ上に載置することができる。よって、溝を形成する際に、端子となるべきバンプなどを傷つけることもなく、しかも、載置したセラミック積層体も姿勢が安定するため、溝を適正に形成することができる。
【0020】
また、分割されるための溝の位置を決める際に、端子の位置を基準として、溝の位置を決めることができるため、正確な位置に溝を形成することができる。
【0021】
本発明の積層セラミックコンデンサ製造方法において、前記工程(d)で形成する前記溝の深さは、前記積層セラミックコンデンサ集合体の厚さの20%以上、70%以下であることが好ましい。
【0022】
このような深さとすることにより、積層セラミックコンデンサ集合体をブレークする際に、溝に沿って容易にブレークすることができると共に、溝形成後における脱脂,焼成の処理中や、搬送中などにおいて、積層セラミックコンデンサ集合体が溝の部分で割れたり、欠けたりする恐れが少ない。また、個々の積層セラミックコンデンサではなく、溝を設けた積層セラミックコンデンサ集合体として取り扱うことができるので、メッキ工程や検査工程での作業を効率化することができ、それにより、コストダウンを図ることができる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
A.積層セラミックコンデンサ集合体の構成:
B.積層セラミックコンデンサ集合体の製造方法の概略
C.実施例の効果:
D.変形例:
【0024】
A.積層セラミックコンデンサ集合体の構成:
図1は本発明の一実施例としての積層セラミックコンデンサ集合体を上方から見た場合の平面図であり、図2は図1におけるX−X方向の断面を一部破断して示した断面図である。なお、図1では、図を見やすくするために、図2やそれ以降の図に比較して、端子の数を減らして描いてある。
【0025】
本実施例の積層セラミックコンデンサ集合体50は、エリアアレイタイプの積層セラミックコンデンサを製造するための集合体であって、後述するように、ブレーク溝70に沿って分割することにより、16個の積層セラミックコンデンサを得ることができる。
【0026】
本実施例の特徴としては、ブレーク溝70が、上記した既提案例の場合と異なり、表面に端子62,66が複数配置されている第1の外部セラミック層52側に設けられている点である。
【0027】
それでは、本実施例の積層セラミックコンデンサ集合体50の構成について詳細に説明する。
【0028】
積層セラミックコンデンサ集合体50は、図1に示すように、実質的にコンデンサが形成される部分であるコンデンサ形成部aと、各コンデンサ形成部a間をつなぐ境界部bと、積層セラミックコンデンサ集合体50の周囲を成す周辺部cと、に分けられる。
【0029】
最終的に得られる1個の積層セラミックコンデンサは1つのコンデンサ形成部aを有することになるため、積層セラミックコンデンサ集合体50には、図1に示すように、縦に4つ,横に4つの碁盤目状に、16個のコンデンサ形成部aが配置されている。一方、境界部bは、これら16個のコンデンサ形成部aをそれぞれ仕切るように、格子状に配置されている。
【0030】
これらのうち、コンデンサ形成部aでは、図2に示すように、2つの外部セラミック層52,54の間に、互いにパターンの異なる第1及び第2の内部電極56,58が、内部セラミック層60を間に介して、複数交互に積層されている。
【0031】
図3は図2におけるコンデンサ形成部aに用いられる第1及び第2の内部電極56,58のパターンを示す説明図である。図3に示すように、第1及び第2の内部電極56,58のパターンとしては、各々の内部電極56,58に、千鳥状に配置された複数の円形窓80が開けられているが、それら円形窓80の配置が第1の内部電極56と第2の内部電極58とで異なっている。
【0032】
図4は図1におけるコンデンサ形成部aを電極面に沿って切断した場合の断面を示す断面図である。図4において、(A)は第1の内部電極56の面に沿って切断した場合を、(B)は第2の内部電極58の面に沿って切断した場合を、それぞれ示している。
【0033】
図3に示すようなパターンを成す第1及び第2の内部電極56,58を、上記したとおり、交互に積層することによって、それらの電極面に沿った切断面を上方から見た場合に、図4に示すように、上に位置する内部電極に開けられた円形窓80同士の間の中間点に、それぞれ、下に位置する内部電極に開けられた円形窓80が来るように配置されることになる。
【0034】
コンデンサ形成部aでは、さらに、図2に示すように、各セラミック層を積層方向に貫くように、第1及び第2のビア電極64,68がそれぞれ複数形成されており、このうち、第1のビア電極64は端子62に電気的に接続され、第2のビア電極68は端子66に電気的に接続されている。
【0035】
また、これら第1及び第2のビア電極64,68は、図4に示すように、第1及び第2の内部電極56,58に開けられた円形窓80の中心部をそれぞれ通るように配置されている。この結果、第1のビア電極64は、図4(A)に示すように、第1の内部電極56を貫くため、第1の内部電極56と電気的に接続されることになるが、図4(B)に示すように、第2の内部電極58とは、第1のビア電極64の周囲に、第2の内部電極58に開けられた円形窓80が来るため、電気的に絶縁されることになる。反対に、第2のビア電極68は、図4(B)に示すように、第2の内部電極58を貫くため、第2の内部電極58と電気的に接続されることになるが、図4(B)に示すように、第1の内部電極56とは、第2のビア電極68の周囲に、第1の内部電極56に開けられた円形窓80が来るため、電気的に絶縁されることになる。
【0036】
従って、図2に示すように、第1のビア電極64は、外側にある端子62と、内部にある複数の第1の内部電極56と、をそれぞれ電気的に接続するが、複数の第2の内部電極58とは電気的に絶縁されることになる。反対に、第2のビア電極68は、外側にある端子66と、内部にある複数の第2の内部電極58と、をそれぞれ電気的に接続することになるが、複数の第1の内部電極56とは電気的に絶縁されることになる。
【0037】
また、各端子62,66は、図2に示すように、コンデンサ形成部aにおいて、2つの外部セラミック層52,54のうち、外部セラミック層52の側にのみ配置されている。従って、端子側の外部セラミック層52では、端子62,66と内部電極56,58との接続を図るために、第1及び第2のビア電極64,68がそれぞれ貫通しているのに対し、背面側の外部セラミック層54では、何れのビア電極も貫通していない。
【0038】
本実施例において、端子側の外部セラミック層52は、図2に示すように、その厚さt1が、背面側の外部セラミック層54の厚さt2よりも厚くなる(t1>t2)ように、構成されている。
【0039】
一方、境界部b及び周辺部cでは、図2に示すように、2つの外部セラミック層52,54の間に、内部セラミック層60のみが複数積層されている。
【0040】
このうち、境界部bには、前述したとおり、積層セラミックコンデンサ集合体50を分割して個々の積層セラミックコンデンサを得るためのブレーク溝70が、表面に端子62,66が複数配置されている第1の外部セラミック層52側の面に形成されている。
【0041】
本実施例において、このブレーク溝70は、図1に示すように、境界部bのほぼ中央に形成されており、その深さは、図2に示すように、積層セラミックコンデンサ集合体50の厚さに対して、20%以上、70%以下となるように、形成されている。
【0042】
B.積層セラミックコンデンサ集合体の製造方法の概略
以上のような積層セラミックコンデンサ集合体50は、次のような手順にて製造される。
【0043】
まず、何も印刷されていないセラミックグリーンシートの上に、第1の内部電極56のパターンが16個印刷されたセラミックグリーンシートを積層し、その上に、第2の内部電極58のパターンが16個印刷されたセラミックグリーンシートを積層し、以下、第1の内部電極56のパターンが16個印刷されたセラミックグリーンシートと第2の内部電極58のパターンが16個印刷されたセラミックグリーンシートを交互に所望の枚数だけ積層する。こうして、端子側となるべき側から背面側となるべき側に向かってセラミックグリーンシートを順次積層することによって、積層セラミックコンデンサ集合体50の基となる積層体を生成する。
【0044】
ここで、セラミックグリーンシートは、PET(ポリエチレンテレフタレート)フィルム等のキャリアフィルム上に、チタン酸バリウム(BaTiO)などから成るセラミックスラリを均一に薄く塗布し、乾燥させることによって形成されている。また、内部電極のパターンは、セラミックグリーンシートの表面に、スクリーン印刷などによって銀(Ag)などを印刷することによって、16個が一度に形成される。
【0045】
次に、この積層体に、各内部電極56,58に開けられた円形窓80の中心部を通って貫通するように、レーザによって複数のスルーホールを開け、続いて、それらのスルーホールに銀などを含む電極ペーストを充填して第1及び第2のビア電極64,68を形成する。
【0046】
なお、本実施例においては、最も近接するビア電極間の距離(ビアピッチ)を100μm以上、1000μm以下に設定している。
【0047】
次に、その積層体に対し、背面側となるべき側に、何も印刷されていないセラミックグリーンシートをベースとしてさらに積層し、続いて、その積層体全体をプレスによって圧着する。そして、端子側となるべき側において、付いたままとなっているキャリアフィルム(すなわち、一番初めに積層された、何も印刷されていないセラミックグリーンシートに付いていたキャリアフィルム)を剥離することによって、第1及び第2のビア電極64,68を形成するためにスルーホール充填した電極ペーストの一部を、端子側となるべき表面に凸部として露出させ、端子62,66となるべきパンプを形成する。あるいは、表層印刷などにより、外部電極を別途形成してもよい。
【0048】
次に、その積層体に対し、本実施例の特徴であるブレーク溝70の形成を行う。すなわち、まず、積層体を、パンプの形成された側(すなわち、端子側となるべき側)を上向きとして、作業ステージ上に載置して、位置決めする。そして、カッタによって、積層体の所定の辺と平行な方向で、且つ、境界部bの中央となる位置に、上記した所望の深さまで、順次切り込みを入れる。そして、上記方向について、全ての境界部bに切り込みを入れたら、次に、積層体を載置している作業ステージを90度回転させ、上記した方向と直交する方向で、且つ、境界部bの中央となる位置に、上記した所望の深さまで、順次切り込みを入れる。こうして、直交方向についても、全ての境界部bに切り込みを入れたら、処理を終了する。この結果、積層体に対し、端子側となるべき側の面に、格子状にブレーク溝70を形成することができる。
【0049】
続いて、その積層体に対し、セラミックグリーンシートに含まれていた樹脂分を除去するために、脱脂を行い、その後、その積層体を焼成して、積層セラミックコンデンサ集合体50を得る。
【0050】
こうして、得られた積層セラミックコンデンサ集合体50は、その後、ブレーク溝70に沿ってブレークして分割することによって、16個の積層セラミックコンデンサを得ることができる。なお、通常、得られる積層セラミックコンデンサは、3〜10mm角ぐらいの製品となる
【0051】
なお、本実施例においては、焼成後において、端子側の外部セラミック層52の厚さt1が、背面側の外部セラミック層54の厚さt2よりも厚くなる(t1>t2)ように、外部セラミック層52,54を構成する部分のセラミックグリーンシートの厚さを予め調整しておく。
【0052】
C.実施例の効果:
本実施例においては、分割する際に用いるブレーク溝70を、表面に端子62,66が複数配置される第1の外部セラミック層52側(すなわち、上記した積層体における端子側となるべき側)の面に設けるため、ブレーク溝70を形成する際に、上述したとおり、積層体を、端子側となるべき側を上向きとして、作業ステージ上に載置することができる。従って、作業ステージに接触するのは、端子となるべきパンプも何も形成されていない、背面側となるべき側であるので、ブレーク溝70を形成する際に、端子となるべきバンプを傷つけることもなく、また、載置した積層体も姿勢が安定するため、ブレーク溝70を適正に形成することができる。
【0053】
また、分割されるための溝の位置を決める際に、端子の位置を基準として、溝の位置を決めることができるため、正確な位置に溝を形成することができる。
【0054】
また、本実施例においては、上記したように、ブレーク溝70の深さを、積層セラミックコンデンサ集合体50の厚さに対して、20%以上、70%以下となるように、形成している。従って、積層セラミックコンデンサ集合体50の厚さの20%以上であるので、積層セラミックコンデンサ集合体50をブレークする際に、ブレーク溝70に沿って容易にブレークすることができる。また、積層セラミックコンデンサ集合体50の厚さの70%以下であるので、ブレーク溝形成後における脱脂,焼成の処理中や、搬送中などにおいて、積層セラミックコンデンサ集合体50がブレーク溝70の部分で割れたり、欠けたりする恐れが少ない。また、個々の積層セラミックコンデンサではなく、溝を設けた積層セラミックコンデンサ集合体として取り扱うことができるので、メッキ工程や検査工程での作業を効率化することができ、それにより、コストダウンを図ることができる。
【0055】
また、本実施例においては、上記したように、端子側の外部セラミック層52の厚さt1が、背面側の外部セラミック層54の厚さt2よりも厚くなる(t1>t2)ように、構成している。
【0056】
一般に、ビア電極と内部電極との間の接続部において、十分な接続性を得るためには、焼成時におけるビア電極の収縮率を、セラミックス層の収縮率よりも小さくなるように設定することが望ましい。従って、端子側の外部セラミック層52は、貫通するビア電極が多数存在するため、焼成時におけるビア電極62,66の収縮率を、セラミックス層52,54,60の収縮率よりも小さくなるように設定したとすると、焼成時において、端子側の外部セラミック層52の収縮量は、背面側の外部セラミック層54の収縮量に比べて、小さくなるため、全体として端子側に凸となるように反る応力が発生する。一方、焼成時における内部電極56,58の収縮のタイミングが、セラミック層52,54,60の収縮のタイミングよりも早くなるように、設定したとすると、積層体を焼成する際には、焼成により、まず、内部電極56,58が収縮し始めようとするが、まだ、収縮しようとしないセラミックス層52,54,60によって、内部電極56,58は拘束されるため、積層面方向(図2における左右方向)に収縮できずに、積層方向(図2における上下方向)に収縮する。その後、内部電極56,58がある程度収縮すると、セラミック層52,54,60が収縮し始めようとするが、既に収縮した内部電極56,58によって、セラミック層52,54,60は積層面方向において収縮を抑制されてしまう。従って、積層体において、内部電極56,58の少ない部分では、内部電極56,58の多い部分に比較して、積層面方向の収縮量が大きくなる。
【0057】
従って、上述した如く、端子側の外部セラミック層52の厚さが、背面側の外部セラミック層54の厚さよりも厚くなるよう構成すると、積層体において、端子側の部分は内部電極の少ない部分となり、背面側の部分は内部電極の多い部分となり、従って、焼成時には、端子側の部分が、背面側の部分に比較して、積層面方向の収縮量が大きくなるため、全体として背面側に凸となるように反る応力が発生することになり、その応力は、前述した端子側に凸となるように反る応力と相殺される。この結果、焼成後において、全体として反りの少ない積層セラミックコンデンサ集合体を得ることができる。
【0058】
なお、本実施例では、ブレーク溝70の深さを、積層セラミックコンデンサ集合体50の厚さに対して、20%以上、70%以下となるように、形成していたが、上述した深さに関わる効果を一層高めるためには、30%以上、50%以下となるように、形成することが好ましい。
【0059】
D.変形例:
なお、本発明は上記した実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様にて実施することが可能である。
【0060】
上記した実施例では、セラミックグリーンシート、すなわち、セラミック層を構成するセラミック材料として、BaTiOを主成分とする高誘電体セラミックを用いたが、本発明はこれに限定されるものではなく、例えば、PbTiO,PbZrO,TiO,SrTiO,CaTiO,MgTiO,KNbO,NaTiO,KTaO,RbTaO,(Na1/2Bi1/2)TiO,Pb(Mg1/21/2)O,(K1/2Bi1/2)TiO などの何れかを成分とするセラミックを用いるようにしてもよい。何れを用いるかは、要求されるコンデンサの静電容量その他に応じて適宜決定すればよい。
【0061】
また、上記した実施例では、内部電極56,58やビア電極64,68を構成する導電材料として、Agなどを用いたが、本発明はこれに限定されるものではなく、例えば、Pt,Pd,Ag−Pt,Ag−Pd,Cu,Au,Niなどを用いるようにしてもよい。何れの材料を用いるかは、セラミック層の材質等との適合性を考慮して決定すればよい。
【図面の簡単な説明】
【図1】本発明の一実施例としての積層セラミックコンデンサ集合体を上方から見た場合の平面図である。
【図2】図1におけるX−X方向の断面を一部破断して示した断面図である。
【図3】図2におけるコンデンサ形成部aに用いられる第1及び第2の内部電極56,58のパターンを示す説明図である。
【図4】図1におけるコンデンサ形成部aを電極面に沿って切断した場合の断面を示す断面図である。
【符号の説明】
50…積層セラミックコンデンサ集合体
52…第1の外部セラミック層
54…第2の外部セラミック層
56…第1の内部電極
58…第2の内部電極
60…内部セラミック層
62,66…端子
64…第1のビア電極
68…第2のビア電極
70…ブレーク溝
80…円形窓
a…コンデンサ形成部
b…境界部
c…周辺部
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an area array type (via array type) monolithic ceramic capacitor, and more particularly to a monolithic ceramic capacitor aggregate capable of obtaining a plurality of such monolithic ceramic capacitors by being divided, or a multi-layer ceramic capacitor assembly thereof. The present invention relates to a multilayer ceramic capacitor manufacturing method for manufacturing such a multilayer ceramic capacitor.
[0002]
[Prior art]
As a conventional multilayer ceramic capacitor, for example, the one described in Patent Document 1 below is known.
[0003]
[Patent Document 1]
JP-A-5-347227
In such a proposed example, a pattern of an internal electrode is printed on a planar RC substrate, a ceramic green sheet is laminated thereon, a via hole is formed, and the via hole is filled with a conductive material. A pattern of the internal electrode is printed on the ceramic green sheet, and thereafter, this is repeated a desired number of times to form a laminate. At this time, a plurality of internal electrodes of the multilayer ceramic capacitor are printed at a time on the RC substrate or the ceramic green sheet as a pattern of the internal electrodes. Thereafter, the multilayer body is thermocompression-bonded, fired, and then cut along vertical and horizontal cut lines to manufacture a plurality of multilayer ceramic capacitors at once.
[0005]
In the multilayer ceramic capacitor manufactured in this manner, a plurality of internal electrodes are stacked between the RC substrate and the overcoat with the ceramic layer interposed therebetween, and each internal electrode is formed in two via holes. Alternately connected to one of the vertical via electrodes. The via electrode is connected to an external terminal, and the terminal is provided on the surface of the RC substrate.
[0006]
[Problems to be solved by the invention]
In the above-mentioned proposed example, the cut line used for cutting the fired laminate is provided on the overcoat side, that is, on the side opposite to the RC substrate having the terminals provided on the surface.
[0007]
Therefore, when placing the laminate on the work stage and adding a cut line to the laminate, the RC substrate provided with the terminals on the surface must face the work stage, and the laminate must be placed on the work stage. However, for this reason, there is a risk that the terminal may come into contact with the work stage and damage the terminal. In addition, the posture of the mounted laminate is not stable due to the presence of the terminals, so that the cut line may not be properly formed.
[0008]
Accordingly, it is an object of the present invention to solve the above-mentioned problems of the prior art and to provide a technique capable of properly forming a groove corresponding to a cut line without damaging a terminal. .
[0009]
[Means for Solving the Problems and Their Functions and Effects]
In order to achieve at least a part of the above-described object, a multilayer ceramic capacitor assembly of the present invention includes a step of firing a ceramic laminate including a plurality of capacitor forming portions and a boundary portion disposed between the capacitor forming portions. A multi-layer ceramic capacitor assembly capable of obtaining a plurality of multi-layer ceramic capacitors by being divided so as to include one capacitor forming portion,
The ceramic laminate,
In the capacitor forming unit, a plurality of first internal electrodes and a plurality of second internal electrodes are alternately provided between the first external ceramic layer and the second external ceramic layer via the internal ceramic layer. The first terminal and the first internal electrode among the first and second terminals stacked and arranged on the first external ceramic layer are a plurality of first and second terminals. A first via electrode that is electrically connected through the internal ceramic layer, and a second terminal and the second internal electrode that are electrically connected to each other through the first external ceramic layer and the internal ceramic layer. A plurality of second via electrodes to be connected,
In the boundary portion, a plurality of the internal ceramic layers are stacked between the first external ceramic layer and the second external ceramic layer,
The gist of the present invention is that the ceramic laminate further has a groove for division on a surface of the boundary portion on the side of the first external ceramic layer.
[0010]
In the multilayer ceramic capacitor assembly of the present invention, the grooves for division are provided on the surface on the first external ceramic layer side where a plurality of terminals are arranged. Can be placed on the work stage with the first external ceramic layer side on which a plurality of can be arranged facing upward. Therefore, since the contact with the work stage is on the side of the second external ceramic layer on which no pump to be a terminal is formed, no bump or the like to be a terminal may be damaged when a groove is formed. In addition, since the posture of the placed ceramic laminate is stable, the groove can be formed properly.
[0011]
Further, when determining the position of the groove to be divided, the position of the groove can be determined based on the position of the terminal, so that the groove can be formed at an accurate position.
[0012]
In the multilayer ceramic capacitor assembly of the present invention, it is preferable that the depth of the groove is not less than 20% and not more than 70% of the thickness of the multilayer ceramic capacitor assembly.
[0013]
When the depth of the groove is set to 20% or more of the thickness of the multilayer ceramic capacitor assembly, it is possible to easily break along the groove when breaking the multilayer ceramic capacitor assembly. If the thickness is set to 70% or less of the thickness of the multilayer ceramic capacitor assembly, the multilayer ceramic capacitor assembly may be broken or chipped at the groove during the degreasing and firing processes after forming the groove or during transportation. Less likely to Also, since it can be handled not as individual multilayer ceramic capacitors but as a multilayer ceramic capacitor assembly with grooves, the work in the plating process and inspection process can be made more efficient, thereby reducing costs. Can be.
[0014]
In the multilayer ceramic capacitor assembly of the present invention, it is preferable that the first external ceramic layer is thicker than the second ceramic layer.
[0015]
With such a configuration, it is possible to obtain a multilayer ceramic capacitor assembly having less warpage as a whole after firing.
[0016]
That is, a plurality of terminals are arranged on the first external ceramic layer, and the first external ceramic layer serves as an external ceramic layer on the terminal side. There are many. For this reason, if the shrinkage rate of the via electrode during firing is set to be smaller than the shrinkage rate of the ceramic layer, the shrinkage amount of the first external ceramic layer during firing is reduced by the external ceramic layer on the back side. The amount of shrinkage of the second ceramic layer is smaller than that of the second ceramic layer. On the other hand, if the timing of contraction of the internal electrode during firing is set to be earlier than the timing of contraction of the ceramic layer, when firing the ceramic laminate, first, the internal electrode contracts due to firing. However, the internal electrode is restrained by the ceramic layer that is not yet shrunk, so that it cannot shrink in the stacking direction but shrinks in the stacking direction (thickness direction). Thereafter, when the internal electrode contracts to some extent, the ceramic layer starts to contract, but the contraction of the ceramic layer in the direction of the laminated surface is suppressed by the already contracted internal electrode. Therefore, in the ceramic laminated body, the amount of shrinkage in the direction of the lamination surface is larger in a portion having few internal electrodes than in a portion having many internal electrodes.
[0017]
Therefore, as described above, if the thickness of the first external ceramic layer, which is the external ceramic layer on the terminal side, is larger than the thickness of the second external ceramic layer, which is the external ceramic layer on the back side, the ceramic can be formed. In the laminate, the terminal-side portion has a smaller number of internal electrodes, and the back-side portion has a larger number of internal electrodes. Therefore, at the time of firing, the terminal-side portion has a lower laminated surface than the rear-side portion. Since the amount of shrinkage in the direction is large, a warp stress is generated so as to be convex on the back side as a whole, and the stress is offset by the stress warped to be convex on the terminal side described above. . As a result, it is possible to obtain a multilayer ceramic capacitor assembly having less warpage as a whole after firing.
[0018]
A multilayer ceramic capacitor manufacturing method according to the present invention is directed to a multilayer ceramic capacitor for manufacturing a plurality of multilayer ceramic capacitors from a ceramic multilayer body including a plurality of capacitor forming portions and a boundary portion disposed between the capacitor forming portions. A manufacturing method,
(A) As the ceramic laminate, in the capacitor forming portion, a first internal electrode and a second internal electrode are provided between a first external ceramic layer and a second external ceramic layer. The first terminal and the first internal electrode of the plurality of first and second terminals alternately stacked and arranged on the first external ceramic layer, A first via electrode that electrically connects through the first external ceramic layer and the internal ceramic layer, and a second terminal and the second internal electrode that are electrically connected to the first external ceramic layer and the inside; A plurality of second via electrodes that are electrically connected to each other through the ceramic layer, and at the boundary, the second external ceramic layer is provided between the first external ceramic layer and the second external ceramic layer. It is formed by laminating multiple internal ceramic layers only. A step of preparing a laminate,
(B) forming a groove for division on a surface of the ceramic laminate on the side of the first external ceramic layer at the boundary portion;
(C) firing the ceramic laminate;
(D) dividing the ceramic laminate along the groove to obtain a plurality of the multilayer ceramic capacitors;
The gist is to provide
[0019]
In this way, by forming the grooves for division on the surface of the ceramic laminate on the side of the first external ceramic layer, the ceramic laminate can be arranged with a plurality of terminals. 1 can be placed on a work stage with the external ceramic layer side facing upward. Therefore, when the groove is formed, the groove or the like which does not become a terminal is not damaged, and the mounted ceramic laminate has a stable posture, so that the groove can be formed properly.
[0020]
Further, when determining the position of the groove to be divided, the position of the groove can be determined based on the position of the terminal, so that the groove can be formed at an accurate position.
[0021]
In the multilayer ceramic capacitor manufacturing method of the present invention, it is preferable that the depth of the groove formed in the step (d) is 20% or more and 70% or less of the thickness of the multilayer ceramic capacitor assembly.
[0022]
With such a depth, when the multilayer ceramic capacitor assembly is broken, it can be easily broken along the groove, and during the degreasing and firing processing after the groove is formed, during transportation, and the like. There is little possibility that the multilayer ceramic capacitor assembly is cracked or chipped at the groove. Also, since it can be handled not as individual multilayer ceramic capacitors but as a multilayer ceramic capacitor assembly with grooves, the work in the plating process and inspection process can be made more efficient, thereby reducing costs. Can be.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in the following order based on examples.
A. Composition of multilayer ceramic capacitor assembly:
B. B. Outline of manufacturing method of multilayer ceramic capacitor assembly Effects of the embodiment:
D. Modification:
[0024]
A. Composition of multilayer ceramic capacitor assembly:
FIG. 1 is a plan view of a multilayer ceramic capacitor assembly as one embodiment of the present invention when viewed from above, and FIG. 2 is a cross-sectional view of the cross section taken along line X-X in FIG. It is. In FIG. 1, the number of terminals is reduced in comparison with FIGS. 2 and subsequent figures to make the figure easier to see.
[0025]
The multilayer ceramic capacitor assembly 50 of this embodiment is an assembly for manufacturing an area array type multilayer ceramic capacitor, and as described later, is divided along break grooves 70 to form 16 multilayer ceramic capacitors. A ceramic capacitor can be obtained.
[0026]
The feature of the present embodiment is that, unlike the case of the above-mentioned proposed example, the break groove 70 is provided on the first external ceramic layer 52 side on which a plurality of terminals 62 and 66 are arranged. is there.
[0027]
Now, the configuration of the multilayer ceramic capacitor assembly 50 of the present embodiment will be described in detail.
[0028]
As shown in FIG. 1, the multilayer ceramic capacitor assembly 50 includes a capacitor forming portion a where a capacitor is substantially formed, a boundary portion b connecting between the capacitor forming portions a, and a multilayer ceramic capacitor assembly 50. And a peripheral portion c that forms the periphery of 50.
[0029]
Since one finally obtained multilayer ceramic capacitor has one capacitor forming portion a, the multilayer ceramic capacitor assembly 50 includes four vertically and four horizontally as shown in FIG. Sixteen capacitor forming portions a are arranged in a grid pattern. On the other hand, the boundary portions b are arranged in a lattice so as to partition these 16 capacitor forming portions a.
[0030]
Among these, in the capacitor forming portion a, as shown in FIG. 2, between the two external ceramic layers 52 and 54, the first and second internal electrodes 56 and 58 having different patterns are provided with the internal ceramic layer 60. Are interleaved with each other.
[0031]
FIG. 3 is an explanatory diagram showing the patterns of the first and second internal electrodes 56 and 58 used in the capacitor forming portion a in FIG. As shown in FIG. 3, as a pattern of the first and second internal electrodes 56 and 58, a plurality of circular windows 80 arranged in a staggered manner are opened in each of the internal electrodes 56 and 58. The arrangement of the circular windows 80 is different between the first internal electrode 56 and the second internal electrode 58.
[0032]
FIG. 4 is a cross-sectional view showing a cross section when the capacitor forming portion a in FIG. 1 is cut along the electrode surface. 4A shows a case where the semiconductor device is cut along the surface of the first internal electrode 56, and FIG. 4B shows a case where the semiconductor device is cut along the surface of the second internal electrode 58.
[0033]
As described above, the first and second internal electrodes 56 and 58 forming a pattern as shown in FIG. 3 are alternately stacked to form a cut surface along those electrode surfaces when viewed from above. As shown in FIG. 4, the circular windows 80 opened in the lower internal electrode are respectively arranged at intermediate points between the circular windows 80 opened in the upper internal electrode. Will be.
[0034]
In the capacitor forming portion a, a plurality of first and second via electrodes 64 and 68 are further formed so as to penetrate the respective ceramic layers in the laminating direction, as shown in FIG. The via electrode 64 is electrically connected to the terminal 62, and the second via electrode 68 is electrically connected to the terminal 66.
[0035]
As shown in FIG. 4, the first and second via electrodes 64 and 68 are arranged so as to pass through the center portions of the circular windows 80 opened in the first and second internal electrodes 56 and 58, respectively. Have been. As a result, as shown in FIG. 4A, the first via electrode 64 penetrates through the first internal electrode 56, so that it is electrically connected to the first internal electrode 56. As shown in FIG. 4B, the second internal electrode 58 is electrically insulated from the first via electrode 64 because the circular window 80 opened in the second internal electrode 58 comes around the first via electrode 64. Will be. Conversely, the second via electrode 68 penetrates through the second internal electrode 58 as shown in FIG. 4B, so that it is electrically connected to the second internal electrode 58. As shown in FIG. 4B, the first internal electrode 56 is electrically insulated from the second via electrode 68 because the circular window 80 opened in the first internal electrode 56 comes around the second via electrode 68. Will be.
[0036]
Therefore, as shown in FIG. 2, the first via electrode 64 electrically connects the terminal 62 on the outside and the plurality of first internal electrodes 56 inside, but the plurality of second via electrodes 64 Is electrically insulated from the internal electrode 58 of the first embodiment. Conversely, the second via electrode 68 electrically connects the external terminal 66 to the internal second internal electrodes 58, respectively. 56 is electrically insulated.
[0037]
Further, as shown in FIG. 2, the terminals 62 and 66 are arranged only on the side of the external ceramic layer 52 of the two external ceramic layers 52 and 54 in the capacitor forming portion a. Accordingly, in the external ceramic layer 52 on the terminal side, the first and second via electrodes 64 and 68 penetrate to connect the terminals 62 and 66 and the internal electrodes 56 and 58, respectively. None of the via electrodes penetrate the outer ceramic layer 54 on the back side.
[0038]
In the present embodiment, as shown in FIG. 2, the external ceramic layer 52 on the terminal side has a thickness t1 greater than the thickness t2 of the external ceramic layer 54 on the rear side (t1> t2). It is configured.
[0039]
On the other hand, at the boundary part b and the peripheral part c, as shown in FIG. 2, only a plurality of internal ceramic layers 60 are laminated between the two external ceramic layers 52 and 54.
[0040]
Among them, as described above, at the boundary portion b, a break groove 70 for dividing the multilayer ceramic capacitor assembly 50 to obtain individual multilayer ceramic capacitors, and a plurality of terminals 62 and 66 on the surface are arranged. One external ceramic layer 52 is formed on the surface thereof.
[0041]
In the present embodiment, the break groove 70 is formed substantially at the center of the boundary part b as shown in FIG. 1, and the depth thereof is the thickness of the multilayer ceramic capacitor assembly 50 as shown in FIG. On the other hand, it is formed so as to be 20% or more and 70% or less.
[0042]
B. Outline of Manufacturing Method of Multilayer Ceramic Capacitor Assembly The multilayer ceramic capacitor assembly 50 as described above is manufactured by the following procedure.
[0043]
First, a ceramic green sheet on which 16 patterns of the first internal electrodes 56 are printed is laminated on a ceramic green sheet on which nothing is printed, and a pattern of the second internal electrodes 58 is formed on the ceramic green sheet. The ceramic green sheets printed with 16 patterns of the first internal electrodes 56 and the ceramic green sheets printed with 16 patterns of the second internal electrodes 58 are alternately stacked. In a desired number. In this way, by sequentially laminating the ceramic green sheets from the side to be the terminal side to the side to be the back side, a laminated body as a basis of the laminated ceramic capacitor assembly 50 is generated.
[0044]
Here, the ceramic green sheet is formed by uniformly applying a ceramic slurry made of barium titanate (BaTiO 3 ) on a carrier film such as a PET (polyethylene terephthalate) film and drying the ceramic slurry. Further, 16 patterns of internal electrodes are formed at a time by printing silver (Ag) or the like on the surface of the ceramic green sheet by screen printing or the like.
[0045]
Next, a plurality of through-holes are opened in the laminated body by a laser so as to penetrate through the center of the circular window 80 opened in each of the internal electrodes 56 and 58. The first and second via electrodes 64 and 68 are formed by filling an electrode paste containing the same.
[0046]
In this embodiment, the distance (via pitch) between the via electrodes closest to each other is set to 100 μm or more and 1000 μm or less.
[0047]
Next, the laminated body is further laminated on the side to be the back side based on the ceramic green sheet on which nothing is printed, and then the entire laminated body is pressed by pressing. Then, on the side to be the terminal side, peel off the carrier film that has been attached (that is, the carrier film attached to the first laminated, unprinted ceramic green sheet). As a result, a part of the electrode paste filled with the through holes for forming the first and second via electrodes 64 and 68 is exposed as a projection on the surface to be the terminal side, and the pump to be the terminals 62 and 66 is formed. To form Alternatively, the external electrodes may be separately formed by surface printing or the like.
[0048]
Next, a break groove 70, which is a feature of this embodiment, is formed on the laminate. That is, first, the laminate is placed and positioned on the work stage with the side on which the pump is formed (that is, the side to be the terminal) facing upward. Then, a notch is sequentially cut by a cutter in a direction parallel to a predetermined side of the stacked body and at a position which is the center of the boundary portion b to the above-described desired depth. Then, after making cuts in all the boundary portions b in the above direction, the work stage on which the laminate is placed is rotated by 90 degrees, and a direction perpendicular to the above-mentioned direction and the boundary portion b Are sequentially cut to the center position of the above to the desired depth described above. In this way, when the cuts are made in all the boundary portions b in the orthogonal direction, the process is terminated. As a result, the break grooves 70 can be formed in a lattice pattern on the surface of the laminate that is to be the terminal side.
[0049]
Subsequently, the laminated body is degreased in order to remove the resin contained in the ceramic green sheet, and then the laminated body is fired to obtain a laminated ceramic capacitor assembly 50.
[0050]
The multilayer ceramic capacitor assembly 50 thus obtained is then broken along the break groove 70 and divided, whereby 16 multilayer ceramic capacitors can be obtained. Usually, the obtained laminated ceramic capacitor is a product of about 3 to 10 mm square.
In the present embodiment, after firing, the external ceramic layer 52 is formed such that the thickness t1 of the external ceramic layer 52 on the terminal side is larger than the thickness t2 of the external ceramic layer 54 on the back side (t1> t2). The thickness of the ceramic green sheet constituting the layers 52 and 54 is adjusted in advance.
[0052]
C. Effects of the embodiment:
In the present embodiment, the break groove 70 used for the division is formed on the first external ceramic layer 52 side where a plurality of terminals 62 and 66 are arranged on the surface (that is, the side to be the terminal side in the above-mentioned laminated body). As described above, when forming the break groove 70, the laminated body can be placed on the work stage with the side to be the terminal side facing upward. Therefore, since the contact with the work stage is on the side to be the back side where no pump to be the terminal is formed, the bump to be the terminal when the break groove 70 is formed may be damaged. Also, since the posture of the mounted laminate is stable, the break groove 70 can be appropriately formed.
[0053]
Further, when determining the position of the groove to be divided, the position of the groove can be determined based on the position of the terminal, so that the groove can be formed at an accurate position.
[0054]
In the present embodiment, as described above, the depth of the break groove 70 is formed so as to be 20% or more and 70% or less with respect to the thickness of the multilayer ceramic capacitor assembly 50. . Therefore, since the thickness is not less than 20% of the thickness of the multilayer ceramic capacitor assembly 50, when the multilayer ceramic capacitor assembly 50 breaks, it can be easily broken along the break groove 70. Since the thickness of the multilayer ceramic capacitor assembly 50 is 70% or less of the thickness of the multilayer ceramic capacitor assembly 50, the multilayer ceramic capacitor assembly 50 is formed at the break groove 70 during the degreasing and firing processes after the formation of the break groove and during transportation. There is little risk of cracking or chipping. In addition, since it can be handled not as an individual multilayer ceramic capacitor but as a multilayer ceramic capacitor assembly with grooves, the work in the plating process and inspection process can be made more efficient, thereby reducing costs. Can be.
[0055]
Further, in the present embodiment, as described above, the configuration is such that the thickness t1 of the external ceramic layer 52 on the terminal side is larger than the thickness t2 of the external ceramic layer 54 on the back side (t1> t2). are doing.
[0056]
In general, at the connection between the via electrode and the internal electrode, in order to obtain sufficient connectivity, it is necessary to set the contraction rate of the via electrode during firing to be smaller than the contraction rate of the ceramic layer. desirable. Therefore, since the terminal-side external ceramic layer 52 has a large number of penetrating via electrodes, the contraction rate of the via electrodes 62 and 66 during firing is set to be smaller than the contraction rate of the ceramic layers 52, 54 and 60. If set, the amount of shrinkage of the external ceramic layer 52 on the terminal side during firing becomes smaller than the amount of shrinkage of the external ceramic layer 54 on the back side, so that the entire surface is convex so as to project toward the terminal side. Stress occurs. On the other hand, if the contraction timing of the internal electrodes 56, 58 during firing is set to be earlier than the timing of contraction of the ceramic layers 52, 54, 60, when firing the laminated body, First, the internal electrodes 56 and 58 start to contract, but the internal electrodes 56 and 58 are restrained by the ceramic layers 52, 54 and 60 which are not yet contracting. It does not shrink in the left-right direction but shrinks in the laminating direction (vertical direction in FIG. 2). Thereafter, when the internal electrodes 56, 58 shrink to some extent, the ceramic layers 52, 54, 60 begin to shrink, but the ceramic layers 52, 54, 60 are shrunk in the laminating plane direction by the already shrunk internal electrodes 56, 58. Shrinkage is suppressed. Therefore, in the laminated body, the amount of shrinkage in the direction of the lamination surface is larger in a portion having less internal electrodes 56 and 58 than in a portion having more internal electrodes 56 and 58.
[0057]
Therefore, as described above, if the thickness of the external ceramic layer 52 on the terminal side is configured to be thicker than the thickness of the external ceramic layer 54 on the back side, the terminal side portion of the laminate becomes a portion with less internal electrodes. On the other hand, the rear side has a large number of internal electrodes, and therefore, during firing, the terminal side has a larger amount of shrinkage in the stacking surface direction than the rear side, so that the whole is convex to the rear side. Is generated, and the stress is offset by the above-described stress warped so as to protrude toward the terminal. As a result, it is possible to obtain a multilayer ceramic capacitor assembly having less warpage as a whole after firing.
[0058]
In the present embodiment, the depth of the break groove 70 is formed so as to be not less than 20% and not more than 70% with respect to the thickness of the multilayer ceramic capacitor assembly 50. In order to further enhance the effect related to the above, it is preferable that the thickness is not less than 30% and not more than 50%.
[0059]
D. Modification:
The present invention is not limited to the above-described examples and embodiments, and can be implemented in various modes without departing from the gist thereof.
[0060]
In the above embodiment, the ceramic green sheet, that is, the high dielectric ceramic containing BaTiO 3 as a main component was used as the ceramic material constituting the ceramic layer. However, the present invention is not limited to this. , PbTiO 3, PbZrO 3, TiO 2, SrTiO 3, CaTiO 3, MgTiO 3, KNbO 3, NaTiO 3, KTaO 3, RbTaO 3, (Na 1/2 Bi 1/2) TiO 3, Pb (Mg 1/2 A ceramic containing any of W 1/2 ) O 3 and (K 1/2 Bi 1/2 ) TiO 3 may be used. Which one to use may be appropriately determined according to the required capacitance of the capacitor and the like.
[0061]
Further, in the above-described embodiment, Ag or the like is used as the conductive material forming the internal electrodes 56 and 58 and the via electrodes 64 and 68. However, the present invention is not limited to this. For example, Pt, Pd , Ag-Pt, Ag-Pd, Cu, Au, Ni, etc. may be used. Which material is used may be determined in consideration of compatibility with the material of the ceramic layer and the like.
[Brief description of the drawings]
FIG. 1 is a plan view of a multilayer ceramic capacitor assembly as one embodiment of the present invention when viewed from above.
FIG. 2 is a cross-sectional view showing a cross section in the XX direction in FIG.
FIG. 3 is an explanatory diagram showing patterns of first and second internal electrodes 56 and 58 used in a capacitor forming part a in FIG.
FIG. 4 is a cross-sectional view showing a cross section when the capacitor forming portion a in FIG. 1 is cut along an electrode surface.
[Explanation of symbols]
50 multilayer ceramic capacitor assembly 52 first external ceramic layer 54 second external ceramic layer 56 first internal electrode 58 second internal electrode 60 internal ceramic layers 62 and 66 terminals 64 1 via electrode 68 2nd via electrode 70 break groove 80 circular window a capacitor forming section b boundary section c peripheral section

Claims (5)

複数のコンデンサ形成部と、各コンデンサ形成部間に配置される境界部と、を含むセラミック積層体を焼成して成り、各々が1つのコンデンサ形成部を含むように分割されることより、複数の積層セラミックコンデンサを得ることが可能な積層セラミックコンデンサ集合体であって、
前記セラミック積層体は、
前記コンデンサ形成部では、第1の外部セラミック層と第2の外部セラミック層との間に、第1の内部電極と第2の内部電極とを、内部セラミック層を間に介して、複数交互に積層し、前記第1の外部セラミック層の上に複数配置される第1及び第2の端子のうち、前記第1の端子と前記第1の内部電極とを、前記第1の外部セラミック層及び内部セラミック層を貫いて電気的に接続する第1のビア電極と、前記第2の端子と前記第2の内部電極とを、前記第1の外部セラミック層及び内部セラミック層を貫いて電気的に接続する第2のビア電極と、を複数形成して成り、
前記境界部では、前記第1の外部セラミック層と前記第2の外部セラミック層との間に、前記内部セラミック層を複数積層して成ると共に、
前記セラミック積層体は、さらに、前記境界部における前記第1の外部セラミック層側の面に、分割されるための溝を有することを特徴とする積層セラミックコンデンサ集合体。
A ceramic laminate including a plurality of capacitor forming portions and a boundary portion disposed between the capacitor forming portions is fired, and each of the plurality of capacitor forming portions is divided so as to include one capacitor forming portion. A multilayer ceramic capacitor assembly capable of obtaining a multilayer ceramic capacitor,
The ceramic laminate,
In the capacitor forming unit, a plurality of first internal electrodes and a plurality of second internal electrodes are alternately provided between the first external ceramic layer and the second external ceramic layer via the internal ceramic layer. The first terminal and the first internal electrode among the first and second terminals stacked and arranged on the first external ceramic layer are a plurality of first and second terminals. A first via electrode that is electrically connected through the internal ceramic layer, and a second terminal and the second internal electrode that are electrically connected to each other through the first external ceramic layer and the internal ceramic layer. A plurality of second via electrodes to be connected,
In the boundary portion, a plurality of the internal ceramic layers are stacked between the first external ceramic layer and the second external ceramic layer,
The multilayer ceramic capacitor assembly according to claim 1, wherein the ceramic multilayer body further has a groove for division on a surface of the boundary portion on the side of the first external ceramic layer.
請求項1に記載の積層セラミックコンデンサ集合体において、
前記溝の深さは、前記積層セラミックコンデンサ集合体の厚さの20%以上、70%以下であることを特徴とする積層セラミックコンデンサ集合体。
The multilayer ceramic capacitor assembly according to claim 1,
The depth of the groove is 20% or more and 70% or less of the thickness of the multilayer ceramic capacitor assembly.
請求項1または請求項2に記載の積層セラミックコンデンサ集合体において、
前記第1の外部セラミック層は、前記第2のセラミック層の厚さより厚いことを特徴とする積層セラミックコンデンサ集合体。
The multilayer ceramic capacitor assembly according to claim 1 or 2,
The multilayer ceramic capacitor assembly according to claim 1, wherein the first external ceramic layer is thicker than the second ceramic layer.
複数のコンデンサ形成部と、各コンデンサ形成部間に配置される境界部と、を含むセラミック積層体から、複数の積層セラミックコンデンサを製造するための積層セラミックコンデンサ製造方法であって、
(a)前記セラミック積層体として、前記コンデンサ形成部では、第1の外部セラミック層と第2の外部セラミック層との間に、第1の内部電極と第2の内部電極とを、内部セラミック層を間に介して、複数交互に積層し前記第1の外部セラミック層の上に複数配置される第1及び第2の端子のうち、前記第1の端子と前記第1の内部電極とを、前記第1の外部セラミック層及び内部セラミック層を貫いて電気的に接続する第1のビア電極と、前記第2の端子と前記第2の内部電極とを、前記第1の外部セラミック層及び内部セラミック層を貫いて電気的に接続する第2のビア電極と、を複数形成して成り、前記境界部では、前記第1の外部セラミック層と前記第2の外部セラミック層との間に、前記内部セラミック層のみを複数積層して成る積層体を用意する工程と、
(b)前記セラミック積層体の前記境界部における前記第1の外部セラミック層側の面に、分割するための溝を形成する工程と、
(c)前記セラミック積層体を焼成する工程と、
(d)前記セラミック積層体を前記溝に沿って分割し、複数の前記積層セラミックコンデンサを得る工程と、
を備える積層セラミックコンデンサ製造方法。
A multilayer ceramic capacitor manufacturing method for manufacturing a plurality of multilayer ceramic capacitors from a ceramic laminate including a plurality of capacitor forming portions and a boundary portion disposed between the capacitor forming portions,
(A) As the ceramic laminate, in the capacitor forming portion, a first internal electrode and a second internal electrode are provided between a first external ceramic layer and a second external ceramic layer. The first terminal and the first internal electrode of the plurality of first and second terminals alternately stacked and arranged on the first external ceramic layer, A first via electrode that electrically connects through the first external ceramic layer and the internal ceramic layer, and a second terminal and the second internal electrode that are electrically connected to the first external ceramic layer and the inside; A plurality of second via electrodes that are electrically connected to each other through the ceramic layer, and at the boundary, the second external ceramic layer is provided between the first external ceramic layer and the second external ceramic layer. It is formed by laminating multiple internal ceramic layers only. A step of preparing a laminate,
(B) forming a groove for division on a surface of the ceramic laminate on the side of the first external ceramic layer at the boundary portion;
(C) firing the ceramic laminate;
(D) dividing the ceramic laminate along the groove to obtain a plurality of the multilayer ceramic capacitors;
A method for manufacturing a multilayer ceramic capacitor comprising:
請求項4に記載の積層セラミックコンデンサ製造方法において、
前記工程(d)で形成する前記溝の深さは、前記積層セラミックコンデンサ集合体の厚さの20%以上、70%以下であることを特徴とする積層セラミックコンデンサ集合体。
The method for manufacturing a multilayer ceramic capacitor according to claim 4,
The depth of the groove formed in the step (d) is 20% or more and 70% or less of the thickness of the multilayer ceramic capacitor assembly.
JP2002297555A 2002-10-10 2002-10-10 Assembly of layered ceramic capacitors and method for producing layered ceramic capacitor Pending JP2004134575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002297555A JP2004134575A (en) 2002-10-10 2002-10-10 Assembly of layered ceramic capacitors and method for producing layered ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002297555A JP2004134575A (en) 2002-10-10 2002-10-10 Assembly of layered ceramic capacitors and method for producing layered ceramic capacitor

Publications (1)

Publication Number Publication Date
JP2004134575A true JP2004134575A (en) 2004-04-30

Family

ID=32287228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002297555A Pending JP2004134575A (en) 2002-10-10 2002-10-10 Assembly of layered ceramic capacitors and method for producing layered ceramic capacitor

Country Status (1)

Country Link
JP (1) JP2004134575A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863662B2 (en) 2005-12-22 2011-01-04 Ngk Spark Plug Co., Ltd. Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863662B2 (en) 2005-12-22 2011-01-04 Ngk Spark Plug Co., Ltd. Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate
US8304321B2 (en) 2005-12-22 2012-11-06 Ngk Spark Plug Co., Ltd. Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate
US8350306B2 (en) 2005-12-22 2013-01-08 Ngk Spark Plug Co., Ltd. Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate
US8697534B2 (en) 2005-12-22 2014-04-15 Ngk Spark Plug Co., Ltd. Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate

Similar Documents

Publication Publication Date Title
JP5332475B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
CN1725396B (en) Thin film multi-layered ceramic capacitor and method of manufacturing the same
JP6496271B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JPH10270282A (en) Multilayer ceramic capacitor
JP7196946B2 (en) Manufacturing method for multilayer ceramic electronic component
JP6329978B2 (en) Manufacturing method of multilayer ceramic electronic component
JP6261855B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2976262B2 (en) Electronic component manufacturing method
JP2000340448A (en) Laminated ceramic capacitor
JP7089426B2 (en) Laminated ceramic electronic components, manufacturing method of laminated ceramic electronic components, and boards with built-in electronic components
JPH09260187A (en) Manufacture of ceramic electronic part
JP2000195754A (en) Laminated ceramic chip capacitor array and its manufacture
JP4539489B2 (en) Manufacturing method of multilayer capacitor
JP2004134575A (en) Assembly of layered ceramic capacitors and method for producing layered ceramic capacitor
JP7127720B2 (en) Manufacturing method for multilayer ceramic electronic component
JP2000106320A (en) Laminated ceramic capacitor
JP2007173627A (en) Capacitor incorporated into wiring board, and manufacturing method thereof
JP2004153043A (en) Multilayer ceramic capacitor and its producing process
KR100846079B1 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
JP2005108890A (en) Laminated ceramic capacitor
JPH06151999A (en) Manufacture of laminated piezoelectric/electrostrictive actuator element
JP2021057462A (en) Method of manufacturing multilayer ceramic electronic component, and multilayer ceramic electronic component
JP2001185440A (en) Laminated ceramic capacitor
JP4581744B2 (en) Ceramic element
JP2004134551A (en) Layered ceramic capacitor and its producing process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Effective date: 20090317

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929