JP2004134144A - 電子源およびその製造方法ならびに平面撮像素子 - Google Patents
電子源およびその製造方法ならびに平面撮像素子 Download PDFInfo
- Publication number
- JP2004134144A JP2004134144A JP2002295437A JP2002295437A JP2004134144A JP 2004134144 A JP2004134144 A JP 2004134144A JP 2002295437 A JP2002295437 A JP 2002295437A JP 2002295437 A JP2002295437 A JP 2002295437A JP 2004134144 A JP2004134144 A JP 2004134144A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- photoelectric conversion
- electron source
- electrode
- electron emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)
- Cold Cathode And The Manufacture (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】シェーディングや解像度の低下が軽減された光導電型の平面撮像素子を実現することができる電子源およびその製造方法ならびに平面撮像素子を提供する。
【解決手段】電子源１０は、基板１２上の領域が、光電変換部の走査領域に対応する矩形状領域Ａ１と、非走査領域に対応する枠体状領域Ａ２と、最外周の周辺領域Ａ３とに分けられる。矩形状領域Ａ１の第１のカソード電極１４ａ〜１４ｄ上に、第１のゲート電極２６ａ〜２６ｄに対向して電子放出源３２が形成されるとともに、枠体状領域Ａ２の第２のカソード電極１８ａ〜１８ｄ上等にも第２のゲート電極３０に対向して電子放出源３６が形成される。
【選択図】 図４
【解決手段】電子源１０は、基板１２上の領域が、光電変換部の走査領域に対応する矩形状領域Ａ１と、非走査領域に対応する枠体状領域Ａ２と、最外周の周辺領域Ａ３とに分けられる。矩形状領域Ａ１の第１のカソード電極１４ａ〜１４ｄ上に、第１のゲート電極２６ａ〜２６ｄに対向して電子放出源３２が形成されるとともに、枠体状領域Ａ２の第２のカソード電極１８ａ〜１８ｄ上等にも第２のゲート電極３０に対向して電子放出源３６が形成される。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、光導電型の平面撮像素子に用いられる電子源およびその製造方法ならびに平面撮像素子に関し、特に二次元画像情報を時系列の電気信号に変換して動画像を撮像する平面撮像素子に関する。
【０００２】
【従来の技術】
近年、半導体の微細加工技術が進展して微小な素子の製造が可能となり、真空マイクロエレクトロニクス技術の開発に大きく貢献している。
【０００３】
このような微細加工技術が活用されるデバイスの一種に電界放出型電子源（以下、単に電子源という。）がある。
【０００４】
電子源は、導体または半導体の表面に印加される電界を１０８〜１０９（Ｖ／ｍ）程度まで大きくしたときに、トンネル効果によって電子が障壁を通過して真空中に放出される現象を利用したものである。この電子源は、平面表示素子への応用とともに、平面撮像素子への応用が注目されている。
【０００５】
平面撮像素子へ電子源を応用したときに得られる画像の高精細化を図るために、電子源の陽極（ゲート電極）の開口部および陰極（カソード電極）の微細化が検討されている。また、画像の広ダイナミックレンジ化を図るために、陰極先端部の急峻化や、高効率陰極材料を用いた陰極の作製が検討されている。
【０００６】
例えば、図１に示す従来の電子源１および光電変換部２からなる光導電型の平面撮像素子において、電子源１は、所謂スピント型であり、基板１ａ上にカソード電極１ｂが設けられ、カソード電極１ｂ上に絶縁層１ｃが設けられている。絶縁層１ｃには細孔１ｄが形成され、細孔１ｄ内にカソード電極１ｂから突出した微小な電子放出源（エミッタ）１ｅが設けられている。絶縁層１ｃ上には、ゲート電極１ｆが設けられている。カソード電極１ｂとゲート電極１ｆは相互に直交する方向に配列されてＸＹマトリクスを構成している。そして、カソード電極１ｂおよびゲート電極１ｆをマトリクス駆動することにより、その交点位置にある電子放出源１ｅを選択して電子を放出することができる。
【０００７】
電子源１に対面して光電変換部２が設けられている。光電変換部２は、透光性基板２ａと、透光性基板２ａに積層された透光性導体膜（透明電極）２ｂおよび光電変換膜２ｃで構成される。外部からの光は、透光性基板２ａおよび透光性導体膜２ｂを介して光電変換膜２ｃに入射する。
【０００８】
上記の平面撮像素子では、光電変換膜２ｃが入射光量に応じて電荷を発生、蓄積し、この電荷を電子放出源１ｅから放出される電子ビームによって時系列的に外部回路に読み出す。このとき、光電変換膜２ｃ内の入射光量の空間的分布に対応した映像信号が読み出される。
【０００９】
しかしながら、上記の従来の平面撮像素子では、電子ビームが広がりをもって光電変換膜２ｃに到達するおそれがあり、その場合、隣り合う画素間で偽信号を生じる等の不具合がある。
【００１０】
この不具合を解消するために、図１に併せて示すように、電子源１および光電変換部２の間にシールド−グリッド電極４をさらに設けることにより、電子ビームの広がりを抑える方法が提案されている（特許文献１参照。）。
【００１１】
このような平面撮像素子を例えば撮像管に用いた場合、従来の撮像管のようにコイルや電極を用いて走査用の電子ビームを偏向する必要がないため、ＣＣＤ等の固体撮像素子と同様に、撮像管の薄型化や低消費電力化を図ることが可能である。
【００１２】
しかしながら、上記の平面撮像素子は、暗電流や入射光の漏れ等によって、光電変換膜２ｃの走査領域外、すなわち、非走査領域である光電変換膜２ｃの周縁部に電荷が蓄積されるおそれがある。この電荷の蓄積によって光電変換膜２ｃの周縁部の電位が上昇すると、映像信号を読み出す電子ビームの軌道に乱れが生じ、シェーディングや解像度の低下、画像歪み等の原因となる。
【００１３】
上記の不具合を軽減するために、例えば、図２に示す平面撮像素子が提案されている。
【００１４】
図２の平面撮像素子は、電子源の図示を省き、光電変換部３のみを表示している。
【００１５】
光電変換部３は、基板３ａ、透明電極３ｂおよび光電変換膜３ｃを有するとともに、走査領域（矢印ａで示す。）の周囲の非走査領域に無感度部（矢印ｂで示す。）が設けられている。無感度部ｂは、正孔捕獲層３ｄおよび正孔注入阻止層３ｅを有し、入射光により生成する正孔を捕獲し得る構造となっている。また、無感度部ｂは、開口３ｆを形成した光電変換膜３ｇをさらに有するとともに、開口３ｆ内に露出する光電変換膜３ｃの表面に電子ビーム注入阻止層３ｈを、第２の光電変換膜３ｇの表面に電子ビーム注入阻止強化層３ｉをそれぞれ有する。電子ビーム注入阻止層３ｈおよび電子ビーム注入阻止強化層３ｉにより無感度部ｂに位置する光電変換膜３ｇへの電子ビームの入射が阻止される。また、第２光電変換膜３ｇにより非走査領域の表面電位の上昇や変動が防止される（特許文献２参照。）。
【００１６】
【特許文献１】
特開２０００−４８７４３号公報
【特許文献２】
特開平７−２９５０７号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、上記図２に示す平面撮像素子は、光電変換部３の無感度部ｂで囲まれた走査領域と電子源の対応する部位の形状を揃えるとともに、両者を精密に位置合わせすることが必要であり、この条件を高精度に満たす平面撮像素子の作製は必ずしも容易ではない。
【００１８】
例えば、光電変換部３の走査領域と電子源の対応する部位の形状を完全に同一に形成することができたとしても、高精度の位置合わせが行われない場合、電子ビームの照射領域に無感度部が重なることにより、映像信号の一部が欠けるおそれがある。光電変換部の走査領域を電子源の対応する部位の形状よりも小さく形成したときも同様である。
【００１９】
これに対して、光電変換部３の走査領域を電子源の対応する部位の形状よりも大きく形成したときは、シェーディングや解像度の低下等の従来の問題を生じることになる。
【００２０】
本発明は、上記の課題に鑑みてなされたものであり、シェーディングや解像度の低下が軽減された光導電型の平面撮像素子を実現することができる電子源およびその製造方法ならびに平面撮像素子を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明に係る電子源は、透光性基板上に透明電極および光電変換膜を積層した構造を有する光電変換部と、該光電変換部の走査領域の各画素に対応させた電子放出源をマトリクス状に配置した電子源とを備えた光導電型の平面撮像素子に用いられる電子源であって、該光電変換部の走査領域の周辺部に対応する位置に電子放出源を設けてなることを特徴とする。
【００２２】
ここで、走査領域の周辺部とは、走査領域に近接した、映像信号に影響を与えるおそれのある領域、言い換えれば所謂非走査領域をいい、その範囲は設計条件として適宜設定することができる。
【００２３】
本発明の上記の構成により、走査領域の周辺部に対応する位置に設けた電子放出源を駆動して走査領域の周辺部に蓄積し得る電荷を除去（蓄積電荷掃き出し）することで、シェーディングや解像度の低下が軽減された光導電型の平面撮像素子を実現することができる。なお、電子放出源を駆動するとは、電子放出源に電圧を印加して電子を放出させることをいう。
【００２４】
この場合、前記走査領域の各画素に対応させた電子放出源が電気的に接続される帯状の第１のカソード電極、および絶縁層を介して該第１のカソード電極と直交して配列される帯状の第１のゲート電極、ならびに、前記周辺部に対応して設けた電子放出源が電気的に接続される帯状の第２のカソード電極、および該絶縁層を介して該第２のカソード電極と直交して配列される第２のゲート電極を有し、 該第１のカソード電極および該第２のカソード電極が同一平面上に設けられるとともに、該第１のゲート電極および該第２のゲート電極が同一平面上に設けられてなると、走査領域に対応する位置と走査領域の周辺部に対応する位置に別々に電子放出源等が設けられる電子源を簡易な製造プロセスで得ることができる。
【００２５】
また、この場合、前記走査領域の各画素に対応させた電子放出源と、前記周辺部に対応して設けた電子放出源とがそれぞれ独立して駆動可能に設けられてなると、周辺部に対応して設けた電子放出源を、読み出し期間外に駆動させることにより、本発明の効果を好適に奏することができる。
【００２６】
また、本発明に係る平面撮像素子は、上記の電子源を備えてなると、上記電子源の効果を好適に得ることができる。
【００２７】
この場合、前記光電変換部の走査領域に対応する位置に設けた電子放出源が時系列映像信号の読み出し期間に引き続く読み出し期間外にさらに駆動可能に設けられてなると、走査領域に過剰に蓄積する電荷が除去され、白つぶれやスミア・残像等を軽減することができて好適である。
【００２８】
また、本発明に係る電子源の製造方法は、上記の電子源の製造方法であって、透光性基板上の光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にカソード電極をパターニング形成する第１の工程と、 絶縁層を積層形成する第２の工程と、該絶縁層の該カソード電極に対応する部位に孔を形成した後、該孔に電子放出源を充填形成する第３の工程と、光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にゲート電極をパターニング形成する第４の工程と、を有することを特徴とする。
【００２９】
これにより、簡易な製造プロセスで本発明の電子源を得ることができる。
【００３０】
【発明の実施の形態】
本発明に係る電子源およびその製造方法ならびに平面撮像素子の好適な実施の形態（以下、本実施の形態例という。）について、図を参照して、以下に説明する。
【００３１】
まず、本実施の形態例に係る電子源について図３および図４を参照して説明する。図３は本実施の形態例に係る電子源の平面図であり、図４は図３の電子源の右上隅角部分をＩＶ−ＩＶ線で切り出して示した破断部分図である。
【００３２】
本実施の形態例に係る電子源１０は、電界放出型である。
【００３３】
電子源１０は、従来の電界放出型電子源と同様に、基本構成として、絶縁層と、絶縁層を挟んで直交して配列される複数の帯状のカソード電極およびゲート電極と、カソード電極に電気的に接続される電子放出源とを有する。
【００３４】
電子源１０は、基板１２上の領域が、電子源１０の中央に位置する矩形状領域Ａ１と、その矩形状領域Ａ１の周囲に位置する枠体状領域Ａ２と、最外周に位置する周辺領域Ａ３とに分けられる。図３中、矢印Ｃで示す囲み破線は矩形状領域Ａ１および枠体状領域Ａ２の境界線である。矩形状領域Ａ１は後述する光電変換部の走査領域に、また、枠体状領域Ａ２は光電変換部の非走査領域に、それぞれ対応する。
【００３５】
カソード電極、ゲート電極および電子放出源は、矩形状領域Ａ１と、枠体状領域Ａ２とにそれぞれ別々に設けられている。
【００３６】
すなわち、基板１２の上面には、この場合４×４のマトリクス状に形成される画像の画素に対応して、４つの第１のカソード電極１４ａ〜１４ｄが、画素のピッチに対応した所定の間隔で、図３中上下方向に、矩形状領域Ａ１および矩形状領域Ａ１から図３中下側に続く枠体状領域Ａ２および周辺領域Ａ３に延出して帯状に形成されている。第１のカソード電極１４ａ〜１４ｄのうちの周辺領域Ａ３に形成された部分（矢印Ｂで示す。）は、引き出し電極となる。
【００３７】
また、基板１２上の第１のカソード電極１４ａ〜１４ｄと同一平面上の図３中左右両端には、矩形状領域Ａ１の端部分から枠体状領域Ａ２をとおって周辺領域Ａ３の最外縁にかけて、８つの第１のゲート引き出し電極１６ａ〜１６ｈが、画素のピッチに対応した所定の間隔で、図３中左右方向に対称に延出して短尺の帯状に形成されている。
【００３８】
さらに、同じく基板１２上の第１のカソード電極１４ａ〜１４ｄと同一平面上の、周辺領域Ａ３から枠体状領域Ａ２にわたって占める四隅には、矩形状の第２のカソード電極１８ａ〜１８ｄが形成されている。
【００３９】
またさらに、第２のカソード電極１８ａ〜１８ｄと８つのゲート引き出し電極１６ａ〜１６ｈとの間には、第２のカソード電極１８ａ〜１８ｄに近接して、４つの第２のゲート引き出し電極２０ａ〜２０ｄが図３中左右方向に延出して第１のゲート引き出し電極１６ａ〜１６ｈと同形の帯状に形成されている。
【００４０】
各電極１４ａ〜１４ｄ、１６ａ〜１６ｈ、１８ａ〜１８ｄ、２０ａ〜２０ｄの外部回路との接続部分（図示せず。）となる周辺領域Ａ３の部分を除いて、矩形状領域Ａ１および枠体状領域Ａ２に位置する各電極１４ａ〜１４ｄ、１６ａ〜１６ｈ、１８ａ〜１８ｄ、２０ａ〜２０ｄおよび基板１２の露出部の全面にわたって、アルミニウム陽極酸化膜（陽極酸化Ａｌ２Ｏ３膜）からなる絶縁層２２が形成されている。絶縁層２２には、全面にわたって多数の微細孔２４が形成されている。微細孔２４は、各電極に接する側の端部および基板に接する側の端部がそれぞれ閉塞されている。すなわち、各微細孔２４は、絶縁層２２の上面側のみが開放されている。微細孔２４の底の絶縁層２２が残存した部分は、バリア層とされる。なお、絶縁層２２は、アルミニウム陽極酸化膜に変えて他の材料の陽極酸化膜を用いてもよい。
【００４１】
絶縁層２２の上面には、矩形状領域Ａ１に、４つの第１のゲート電極２６ａ〜２６ｄが、第１のカソード電極１４ａ〜１４ｄと直交して、画素のピッチに対応した所定の間隔で図３中左右方向に延出して帯状に形成されている。第１のゲート電極２６ａ〜２６ｄは、絶縁層２２の微細孔２４と対応する部位に貫通孔２８が形成されており、これにより、微細孔２４および貫通孔２８が連通している。
【００４２】
また、絶縁層２２の上面には、第１のゲート電極２６ａ〜２６ｄを取り囲んで、枠体状領域Ａ２の略全面にわたって第２のゲート電極３０が形成されている。第２のゲート電極３０は、第２のゲート引き出し電極２０ａ〜２０ｄと重なる部分を除いて、第１のゲート電極２６ａ〜２６ｄと同様に、絶縁層２２の微細孔２４と対応する部位に貫通孔２８が形成されており、これにより、微細孔２４および貫通孔２８が連通している。なお、本実施の形態例の説明において、重なるとは、特に断らない限り空間的に離間して上下に重なった状態をいう。また、第２のゲート電極３０は、第２のカソード電極１８ａ〜１８ｄと重なる部分の絶縁層２２の微細孔２４と対応する部位にも貫通孔２８が形成されており、これにより、微細孔２４および貫通孔２８が連通している。
【００４３】
第１のゲート電極２６ａ〜２６ｄおよび第１のカソード電極１４ａ〜１４ｄが直交する部分（矢印Ｄで示す。）が画素に対応する。なお、本実施の形態例の説明において、直交するとは、特に断らない限り空間的に交差した状態をいう。この直交する部分の微細孔２４の内部には、貫通孔２８から露出する微小な円柱状の電子放出源３２が設けられている。電子放出源３２は、微細孔２４の底の絶縁層２２の部分（バリア層）を介して第１のカソード電極１４ａ〜１４ｄと電気的に接続されている。一方、電子放出源３２は、微細孔２４および貫通孔２８とは空隙によって隔てられている。この空隙の形成により、電流のリークを防止することができ、また、各電極間の電気容量を低減することができる。
【００４４】
第１のゲート電極２６ａ〜２６ｄが第１のゲート引き出し電極１６ａ〜１６ｈと重なる部分の絶縁層２２の微細孔２４の内部には円柱状の第１のゲート接続電極３４が充填形成されており、これにより、第１のゲート電極２６ａ〜２６ｄおよび第１のゲート引き出し電極１６ａ〜１６ｈが電気的に接続されている。
【００４５】
第２のゲート電極３０が、枠体状領域Ａ２において、第１のカソード電極１４ａ〜１４ｄ、第２のカソード電極１８ａ〜１８ｄおよび第１のゲート引き出し電極１６ａ〜１６ｈと重なる部分の絶縁層２２の微細孔２４の内部には貫通孔３８に露出して微小な円柱状の電子放出源３６が形成されており、各電子放出源３６は、それぞれ第１のカソード電極１４ａ〜１４ｄ、第２のカソード電極１８ａ〜１８ｄまたは第１のゲート引き出し電極１６ａ〜１６ｈのいずれかに電気的に接続されている。
【００４６】
また、第２のゲート電極３０が、枠体状領域Ａ２において、第２のゲート引き出し電極２０ａ〜２０ｄと重なる部分の絶縁層２２の微細孔２４の内部には第２のゲート接続電極３９が充填形成されており、これにより、第２のゲート電極３０および第２のゲート引き出し電極２０ａ〜２０ｄが電気的に接続されている。
【００４７】
上記のように構成した本実施の形態例に係る電子源１０は、基板１２の上面の同一の平面上に、第１のカソード電極１４ａ〜１４ｄ、第２のカソード電極１８ａ〜１８ｄ、第１のゲート引き出し電極１６ａ〜１６ｈ、第２のゲート引き出し電極２０ａ〜２０ｄが形成されている。そして、第１のカソード電極１４ａ〜１４ｄの矩形状領域Ａ１の部位上に電子放出源３２が形成されるとともに、さらに第１のカソード電極１４ａ〜１４ｄの枠体状領域Ａ２の部位、第２のカソード電極１８ａ〜１８ｄおよび第１のゲート引き出し電極１６ａ〜１６ｈ上にも電子放出源３６が形成されている。また、第１のゲート電極２６ａ〜２６ｄと第１のゲート引き出し電極１６ａ〜１６ｈとが第１のゲート接続電極３４により、また、第２のゲート電極３０と第２のゲート引き出し電極２０ａ〜２０ｄとが第２のゲート接続電極３９により、それぞれ電気的に接続されている。
【００４８】
そして、第１のカソード電極１４ａ〜１４ｄの矩形状領域Ａ１の部分を介して電子放出源３２に、また、第１のカソード電極１４ａ〜１４ｄの枠体状領域Ａ２の部分を含む枠体状領域Ａ２の各電極を介して電子放出源３６に、それぞれ別々に独立して電圧を印加することができるため、電子放出源３２および電子放出源３６を別々に選択して駆動することができる。
【００４９】
本実施の形態例に係る電子源１０は、枠体状領域Ａ２に形成された電子放出源３６を駆動することにより、暗電流や入射光の漏れ等によって、光電変換膜の走査領域外、すなわち、非走査領域である光電変換膜の周縁部に蓄積された電荷を放電することができ、これにより、シェーディングや解像度の低下、画像歪み等を軽減することができる。この点については、後でさらに詳述する。
【００５０】
また、本実施の形態例に係る電子源１０は、上記のように電子源のみの構造で上記の効果を得ることができ、光電変換膜の走査領域に対する位置決めを精密に行う必要がないため、例えば後述する製造方法等により、電子源１０を容易かつ安価に形成することができる。
【００５１】
また、本実施の形態例に係る電子源１０は、上記のように第１および第２のゲート電極２６ａ〜２６ｄ、３０が絶縁層２２の微細孔２４に形成された第１および第２のゲート接続電極３４、３９を介して外部との接続端子である第１および第２のゲート引き出し電極１６ａ〜１６ｈ、２０ａ〜２０ｄと電気的に接続されており、ボンディング接続していないため、ボンディング接続の際に生じる絶縁層２２の変形や損壊のおそれがない。また、第１および第２のゲート電極２６ａ〜２６ｄ、３０を基板１２まで直接延長し、外部との接続端子とする従来の方法では厚みの厚い絶縁層の段差部の箇所で接続不良を生じうるが、本発明ではそのおそれがない。
【００５２】
上記電子源１０の製造方法について、図５〜図１０を参照して説明する。なお、図５〜図１０は、電子源１０の一隅を表示した図４に対応して、電子源１０の一隅を表示したものであり、各図中（ａ）は側断面を、（ｂ）は平面を示す。
【００５３】
基板１２は、例えばガラス材料を用いる。但し、ガラス材料に変えて、セラミックス、合成樹脂等の絶縁体材料や、シリコン等の半導体材料を用いてもよい。
【００５４】
図示しないフォトマスクを用い、例えば銅材料をスパッタリング法や真空蒸着法等により基板１２上に例えば幅２０μｍ、厚み０．４〜１μｍ程度の帯状に成膜し、第１のカソード電極１４（１４ａ〜１４ｄ）、第１のゲート引き出し電極１６（１６ａ〜１６ｈ）、第２のゲート引き出し電極２０（２０ａ〜２０ｄ）をパターン形成する。同時に、例えば幅２００μｍ、厚み０．４〜１μｍ程度の第２のカソード電極１８（１８ａ〜１８ｄ）を基板１２の四隅にパターン形成する。なお、銅材料に変えて、銅材料と同様の良好な導電性を有する銀、白金等の材料を用いてもよい。その後、例えば銅材料をスパッタリング法や真空蒸着法等により、周縁部（周辺領域Ａ３に対応する部分）を除いて、各電極１４、１６、１８、２０の上および各電極１４、１６、１８、２０間に露出した基板１２の部分の上に高純度のアルミニウム層２２ａを厚み１〜５μｍ程度に形成する（図５（ａ）、図５（ｂ））。
【００５５】
つぎに、アルミニウム層２２ａを陽極酸化処理する。具体的には、例えば、アルミニウム層２２ａの表面をアルカリ脱脂処理、水洗、酸による中和、水洗の手順により清浄化した後、電解液として２〜５％シュウ酸水溶液を用い、アルミニウム層２２ａを陽極として例えば液温１７℃で４０Ｖの定電圧電解を行う。これにより、アルミニウム層２２ａが陽極酸化され、例えば直径が０．０３μｍ程度の微細孔２４が例えば０．１μｍ程度のピッチで無数に形成された酸化アルミニウム層からなる絶縁層２２が容易に得られる（図６（ａ）、図６（ｂ））。
【００５６】
微細孔２４の底部分には陽極酸化処理により除去されなかった絶縁層の部分（矢印Ｅで示す。）が残り、バリア層として機能する。絶縁層２２をさらに上記の電解液や酸浴中で電圧が十分低い値なるまで定電流電解を行い、各バリア層を均一に薄くする。さらに、後述する工程で内部に電子源または金属電極を設ける微細孔２４のバリア層のみをフォトマスクでマスクし、ホウ酸アンモニウムや酒石酸アンモニウム等の電解液中で、１０Ｖ以上、より好ましくは４０Ｖ以上の電圧で再電解することにより、電子源または金属電極を設ける微細孔２４以外の微細孔２４のバリア層の厚みを厚くする（図６（ａ）中、バリア層の厚みの違いは明示していない。図７（ａ）参照。）。これらの処理により、絶縁層２２の微細孔２４の底のバリア層の厚みは、容易に、選択的に調整される。なお、バリア層の厚みを厚くする方法としては、上記の方法のほかに、日本印刷学会論文集，第１６巻，第３号（１９７６），ｐｐ．１３７〜１４２に記載されている公知の電解印刷法によっても、短時間で容易に処理することができる。
【００５７】
つぎに、ニッケル、鉄、コバルト等の磁性体金属や、あるいはスズ、銅等の非磁性体金属の硫酸塩溶液等に適宜の量のホウ酸とアンモニウムを加えた混合液中で、絶縁層２２を含む基板１２を変形交流電解処理する。これにより、バリア層の厚みの薄い微細孔２４のバリア層上に磁性体または非磁性体の金属が選択的に電析され、微細孔２４の上端、すなわち絶縁層２２表面まで充填された円柱金属４０が微細孔２４内に形成される（図７（ａ），図７（ｂ））。さらに、後述する電子放出源となる円柱金属４０の先端部と後述する第１および第２のゲート電極との高さ方向の位置を調整すべく、絶縁層２２の表面を、リン酸と三酸化クロムの混合水溶液中で０．０２〜１μｍ程度エッチング除去してもよい。
【００５８】
つぎに、ニッケル、コバルト、銅、タングステン等の良好な導電性を有する金属材料をスパッタリング法や真空蒸着法等を用いて、金属層を成膜した後、図示しないフォトマスクを用いてエッチングして、または、マスクを使用したスパッタリング法や真空蒸着法により形状を制御して成膜して、例えば幅２０μｍ、厚み０．４〜１μｍ程度の第１のゲート電極となる帯状の金属層４２、および例えば幅２００μｍ、厚み０．４〜１μｍ程度の第２のゲート電極となる枠体帯状の金属層４４を形成する（図８（ａ）、図８（ｂ））。なお、金属層４４は図８では枠体状に形成されているが、金属層４２を囲むものであれば、金属層４４の形状は枠体に限定されない。
【００５９】
つぎに、絶縁層２２を介して第２のゲート引き出し電極２０と重なる金属層４４の部分にフォトレジスト膜を塗布した後、第１のカソード電極１４、第２のカソード電極１８、第１のゲート引き出し電極１６および第２のゲート引き出し電極２０を電極として、公知の電解研磨液中で電解研磨処理（アノード溶解）する。このとき、円柱金属４０に接している金属層４２、４４の部分に電界が集中して選択的に溶解され、円柱金属４０に接している金属層４２、４４の部分に貫通孔２８が形成される。この貫通孔２８により、円柱金属４０と金属層４２、４４とが電気的に絶縁され、金属層４２および金属層４４は、それぞれ第１のゲート電極２６（２６ａ〜２６ｄ）および第２のゲート電極３０となる（図９（ａ）、図９（ｂ））。ここで、第１のゲート電極２６および第２のゲート電極３０を電極として再度電解研磨して貫通孔２８の径を大きくすると、第１のゲート電極２６および第２のゲート電極３０と円柱金属４０との絶縁性をさらに高めることができる。
【００６０】
つぎに、第１のゲート電極２６、第２のゲート電極３０、第１のゲート引き出し電極１６および第２のゲート引き出し電極２０を電極として、リン酸浴中で定電流電解を行い、絶縁層２２の微細孔２４の側面を溶解する。これにより、微細孔２４の側面と円柱金属４０の側面との間に空隙４６が形成され、微細孔２４と円柱金属４０とが電気的に絶縁される。最後に、フォトレジスト膜を公知の方法で除去する。これにより、電子源１０が完成する（図１０）。
【００６１】
以上説明した電子源の製造方法によれば、簡易な方法で本発明の電子源を得ることができる。
【００６２】
つぎに、上記した方法とは別の製造方法により電子源１０を製造する方法について、図１１〜図１６を参照して説明する。なお、図１１〜図１６の電子源１０ａの部分は、図５〜図１０の電子源１０の部分と同じ部分を取り出して示している。以下の説明において、上記した方法の説明と重複する部分は詳細な説明を省略することがある。なお、各図において（ａ）、（ｂ）の各要素は厳密には位置関係が対応していない。
【００６３】
まず、上記した方法と同様の手順で、基板１２上に例えば幅５０μｍ、厚み０．１μｍ程度の帯状の第１のカソード電極１４、第１のゲート引き出し電極１６、第２のゲート引き出し電極２０を形成する。同時に、例えば幅３００μｍ、厚み０．１μｍ程度の第２のカソード電極１８を基板１２の四隅にパターン形成する。その後、例えば化学気相成長法やスパッタリング法により、周縁部（周辺領域）を除いて、各電極１４、１６、１８、２０の上および各電極１４、１６、１８、２０間に露出した基板１２の部分の上に酸化シリコン層を厚み０．８μｍ程度に形成する。酸化シリコン層は絶縁層２２となる（図１１（ａ）、図１１（ｂ））。
【００６４】
つぎに、絶縁層２２の上に、良好な導電性を有する金属材料をスパッタリング法や真空蒸着法等を用いて、金属層を成膜した後、図示しないフォトマスクを用いたエッチング処理により直径が１μｍ程度の多数の貫通孔２８を有する、第１のゲート電極となる部分および第２のゲート電極となる部分を含む金属層４６を形成する（図１２（ａ）、図１２（ｂ））。
【００６５】
つぎに、反応性イオンエッチング等の異方性ドライエッチング方法および等方性ウエットエッチング方法を併用して、金属層４６をマスクとして絶縁層２２の内部に貫通孔２８と連通する微細孔２４を形成する。その後、金属層４６上のみに、傾斜角度２０°の斜め方向蒸着法で、リフトオフ用アルミニウム層４８を厚み０．３〜０．７μｍ程度に形成する（図１３（ａ）、図１３（ｂ））。
【００６６】
つぎに、リフトオフ用アルミニウム層４８の上から、スパッタリング法や真空蒸着法等を用いて、高融点で導電性の良好なモリブデン等の金属を成膜して厚みが１μｍ程度の金属層５０を形成することにより、絶縁層２２の微細孔２４の内部にモリブデン等の金属からなる円錐状の微小な電子放出源５２が形成される（図１４（ａ）、図１４（ｂ））。
【００６７】
つぎに、リフトオフ用アルミニウム層４８をウエットエッチング法でリフトオフすることにより、金属層５０を除去する（図１５（ａ）、図１５（ｂ））。
【００６８】
つぎに、金属層４６が第１のゲート引き出し電極１６および第２のゲート引き出し電極２０と重なる部分に位置する貫通孔２８を除いた部分を図示しない粘性の高いフォトレジスト膜で覆った後、再度モリブデン等の金属をスパッタリングすることで、第１および第２のゲート接続電極３４、３９を形成する。そして、最後に、フォトレジスト膜を剥離した後、金属層４６をフォトエッチングすることにより、幅５０μｍの帯状の第１のゲート電極２６（２６ａ〜２６ｄ）および幅３００μｍの第２のゲート電極３０を形成することで、電子源１０が得られる。
【００６９】
上記の電子源１０の製造方法において、先に、金属層４６が第１のゲート引き出し電極１６および第２のゲート引き出し電極２０と重なる部分に位置する貫通孔２８を除いた部分を図示しない粘性の高いフォトレジスト膜で覆い、その後、リフトオフ用アルミニウム層４８を形成した後、フォトレジスト膜を除去し、スパッタリング法または真空蒸着法等により金属を堆積させると、電子放出源５２と第１および第２のゲート接続電極３４、３９とを同時に形成することができて好適である。
【００７０】
つぎに、本実施の形態例に係る平面撮像素子の動作方法について、図１７および図１８を参照して説明する。
【００７１】
平面撮像素子は、例えば図１の平面撮像素子において、電子源として本実施の形態例に係る電子源１０を用いたものとすることができる。図１中、記号Ｏ．Ｐ．は後述する出力端子を示す。なお、光電変換膜２ｃとして、例えば１インチサイズ、厚み８μｍのＨＡＲＰ（Ｈｉｇｈ−ｇａｉｎ Ａｖａｌａｎｃｈｅ Ｒｕｓｈｉｎｇ ａｍｏｒｐｈｏｕｓ Ｐｈｏｔｏｃｏｎｄｕｃｔｏｒ）膜を用いる。この場合、標準ＴＶ規格の白１００％を得るための基準信号量を例えば２００ｎＡとしたとき、光電変換膜２ｃの走査面電位（基準走査面電位）は約３．２Ｖ程度となる。電子源１０は、垂直（Ｙ）方向の画素選択には第１のゲート電極２６（２６ａ〜２６ｄ）を用い、水平（Ｘ）方向の画素選択には第１のカソード電極１４（１４ａ〜１４ｄ）を用いる。
【００７２】
図１７に示す例えば任意の１ライン（水平方向）選択期間Ｔ３を６３．５μｓｅｃとし、このライン選択期間Ｔ３のうち、ライン読出し期間Ｔ５を５２．６μｓｅｃ、水平ブランキング期間Ｔ６を１０．９μｓｅｃとする。一方、画素選択期間Ｔ４を例えば１６０ｎｓｅｃとする。このとき、１ラインは約２５０画素となる。
【００７３】
走査領域内の蓄積電荷を読み出すには、ライン選択期間Ｔ３の間、第１のゲート電極（ｉ）に例えば４０Ｖの電圧を印加するとともに、画素選択期間Ｔ４の間、任意の第１のカソード電極（ｊ）を例えば０Ｖとする。
【００７４】
このとき、選択された、第１のゲート電極（ｉ）と第１のカソード電極（ｊ）とが交差する領域（画素に相当。）に位置する電子放出源３２から電子ビームが放出され、光電変換膜２ｃの走査面電位がカソード電位と平衡状態となるまで出力端子Ｏ．Ｐ．に電流が流れ、１画素の出力信号として読み出される。
【００７５】
ところが、入射光が非常に強い場合、画素選択期間Ｔ４内に光電変換膜２ｃの走査面電位がカソード電位と平衡状態になるまでに至らず、つぎのフィールドで再度読み出すことにより残像を生じたり、あるいは、隣接した画素の電子ビームが広がって残留電荷を読むことにより解像度の劣化を生じるおそれがある。
【００７６】
そこで、１ライン上の画素信号を読み出した後も、残留電荷掃き出し期間Ｔ７の間、第１のゲート電極（ｉ）に引き続き電圧を印加しておくとともに、全ての第１のカソード電極（ｊ）、（ｊ＋１）の電位を０Ｖにすることで、読み残した残留電荷を掃き出すことができる。
【００７７】
その後、過蓄積電荷掃き出し期間Ｔ８から、つぎのラインの第１のゲート電極（ｉ＋１）に電圧を印加するとともに、全ての第１のカソード電極（ｊ）、（ｊ＋１）の電位を基準走査面電位の５倍の１６Ｖ程度に設定することで、電子ビームが画素選択期間Ｔ４中に読み出せる以上の蓄積電荷を予め掃き出すことができる。
【００７８】
これにより、高輝度な被写体を撮像した場合であっても、固体撮像素子の電子シャッタと同様の作用を奏し、白つぶれ、スミア・残像、解像度の劣化を解消することができる。
【００７９】
一方、同じ水平ブランキング期間Ｔ６の間、選択されている第１のゲート電極（ｉ）、（ｉ＋１）が接続されている第１のゲート引き出し電極を除く他の第１のゲート引き出し電極および第２のカソード電極の電位を０Ｖに設定し、第２のゲート電極に例えば第１のゲート電極と同じ４０Ｖの電圧を印加することで、上記他の第１のゲート引き出し電極および第２のカソード電極と第２のゲート電極とが交差する非走査領域の電子放出源から電子ビームが放出され、光電変換膜の非走査領域の漏れ光や暗電流等による走査面側の電位をリセットできるので、走査領域周辺部でのシェーディングや解像度の劣化を解消することができる。なお、この場合、第２のカソード電極のみの電位を０Ｖに設定してもよい。
【００８０】
さらに、１フィールド読出し期間Ｔ１中に、全走査ライン上の蓄積電荷を出力信号として読み出した後、新たに光電変換膜２ｃ上に蓄積された電荷のうち、本実施の形態例の平面撮像素子のダイナミックレンジを超える電荷および非走査領域に蓄積された電荷を垂直ブランキング期間Ｔ２中に掃き出すことで上記の不良現象を一層容易に解決することができる。
【００８１】
すなわち、図１８に示すように、垂直ブランキング期間Ｔ２中、第２のゲート電極の電位を高くするとともに、全ての第１のカソード電極（ｊ）、（ｊ＋１）および第２のカソード電極の電位を０Ｖに設定することで、走査領域周辺部の蓄積電荷を全て掃き出せ、シェーディングや解像度の劣化を防止することができる。
【００８２】
また、この垂直ブランキング期間Ｔ２中に、全ての第１のゲート電極（ｉ）、（ｉ＋１）の電位を高くするとともに、全ての第１のカソード電極（ｊ）、（ｊ＋１）の電位を例えば１６Ｖ程度にすることで、白つぶれ、スミア・残像、解像度の劣化を解消することができる。
【００８３】
以上説明した本実施の形態例に係る平面撮像素子の動作方法によれば、走査領域全面において特性が一様で、残像やスミア等の偽信号を生じない平面撮像素子を容易に実現することができる。
【００８４】
なお、以上説明した本実施の形態例に関わらず、本発明の要旨内で各種の変形、変更が可能である。
【００８５】
【発明の効果】
本発明に係る電子源によれば、光電変換部の走査領域の周辺部に対応する位置に電子放出源を設けてなるため、シェーディングや解像度の低下が軽減された光導電型の平面撮像素子を実現することができる。
【００８６】
また、本発明に係る電子源によれば、走査領域の各画素に対応させた電子放出源が電気的に接続される帯状の第１のカソード電極、および絶縁層を介して第１のカソード電極と直交して配列される帯状の第１のゲート電極、ならびに、周辺部に対応して設けた電子放出源が電気的に接続される帯状の第２のカソード電極、および絶縁層を介して第２のカソード電極と直交して配列される第２のゲート電極を有し、第１のカソード電極および第２のカソード電極が同一平面上に設けられるとともに、第１のゲート電極および第２のゲート電極が同一平面上に設けられてなるため、走査領域に対応する位置と走査領域の周辺部に対応する位置に別々に電子放出源等が設けられる電子源を簡易な製造プロセスで得ることができる。
【００８７】
また、本発明に係る平面撮像素子によれば、上記の電子源を備えてなるため、上記電子源の効果を好適に得ることができる。
【００８８】
また、本発明に係る平面撮像素子によれば、光電変換部の走査領域に対応する位置に設けた電子放出源が時系列映像信号の読み出し期間に引き続く読み出し期間外にさらに駆動可能に設けられてなるため、走査領域に過剰に蓄積する電荷が除去され、白つぶれやスミア・残像等を軽減することができる。
【００８９】
また、本発明に係る電子源の製造方法によれば、透光性基板上の光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にカソード電極をパターニング形成する第１の工程と、絶縁層を積層形成する第２の工程と、絶縁層のカソード電極に対応する部位に孔を形成した後、孔に電子放出源を充填形成する第３の工程と、光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にゲート電極をパターニング形成する第４の工程と、を有するため、簡易な製造プロセスで本発明の電子源を得ることができる。
【図面の簡単な説明】
【図１】従来の平面撮像素子の一例の概略構成を示す図である。
【図２】従来の平面撮像素子の他の一例の光電変換部の概略構成を示す図である。
【図３】本実施の形態例に係る電子源の平面図である。
【図４】本実施の形態例に係る電子源の一部を破断して取り出した状態を示す部分斜視図である。
【図５】本実施の形態例に係る電子源の製造法を説明するためのものであり、基板に絶縁層を積層するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図６】本実施の形態例に係る電子源の製造法を説明するためのものであり、絶縁層に微細孔を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図７】本実施の形態例に係る電子源の製造法を説明するためのものであり、微細孔内に電子放出源を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図８】本実施の形態例に係る電子源の製造法を説明するためのものであり、絶縁層上にゲート電極を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図９】本実施の形態例に係る電子源の製造法を説明するためのものであり、ゲート電極に貫通孔を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１０】本実施の形態例に係る電子源の製造法を説明するためのものであり、完成した電子源の部分側断面図である。
【図１１】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、基板に絶縁層を積層するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１２】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、絶縁層上に金属層を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１３】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、リフトオフ用アルミニウム層を形成した後、リフトオフ用アルミニウム層を開口し、微細孔および貫通を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１４】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、リフトオフ用アルミニウム層上にさらに金属層を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１５】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、リフトオフ用アルミニウム層をリフトオフするまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１６】本実施の形態例に係る電子源の製造法を説明するためのものであり、完成した電子源の部分側断面図である。
【図１７】本実施の形態例に係る平面撮像素子の動作方法を説明するためのものであり、ライン読み出しの駆動パターンを示す図である。
【図１８】本実施の形態例に係る平面撮像素子の動作方法を説明するためのものであり、フィールド読み出しの駆動パターンを示す図である。
【符号の説明】
１０ 電子源
１２ 基板
１４、１４ａ〜１４ｄ 第１のカソード電極
１６、１６ａ〜１６ｈ 第１のゲート引き出し電極
１８ａ〜１８ｄ 第２のカソード電極
２０、２０ａ〜２０ｄ 第２のゲート引き出し電極
２２ 絶縁層
２２ａ アルミニウム層
２６、２６ａ〜２６ｄ 第１のゲート電極
３０ 第２のゲート電極
３２、３６、５２ 電子放出源
３４ 第１のゲート接続電極
３９ 第２のゲート接続電極
４０ 円柱金属
４２、４４、４６、５０ 金属層
４８ リフトオフ用アルミニウム層
【発明の属する技術分野】
本発明は、光導電型の平面撮像素子に用いられる電子源およびその製造方法ならびに平面撮像素子に関し、特に二次元画像情報を時系列の電気信号に変換して動画像を撮像する平面撮像素子に関する。
【０００２】
【従来の技術】
近年、半導体の微細加工技術が進展して微小な素子の製造が可能となり、真空マイクロエレクトロニクス技術の開発に大きく貢献している。
【０００３】
このような微細加工技術が活用されるデバイスの一種に電界放出型電子源（以下、単に電子源という。）がある。
【０００４】
電子源は、導体または半導体の表面に印加される電界を１０８〜１０９（Ｖ／ｍ）程度まで大きくしたときに、トンネル効果によって電子が障壁を通過して真空中に放出される現象を利用したものである。この電子源は、平面表示素子への応用とともに、平面撮像素子への応用が注目されている。
【０００５】
平面撮像素子へ電子源を応用したときに得られる画像の高精細化を図るために、電子源の陽極（ゲート電極）の開口部および陰極（カソード電極）の微細化が検討されている。また、画像の広ダイナミックレンジ化を図るために、陰極先端部の急峻化や、高効率陰極材料を用いた陰極の作製が検討されている。
【０００６】
例えば、図１に示す従来の電子源１および光電変換部２からなる光導電型の平面撮像素子において、電子源１は、所謂スピント型であり、基板１ａ上にカソード電極１ｂが設けられ、カソード電極１ｂ上に絶縁層１ｃが設けられている。絶縁層１ｃには細孔１ｄが形成され、細孔１ｄ内にカソード電極１ｂから突出した微小な電子放出源（エミッタ）１ｅが設けられている。絶縁層１ｃ上には、ゲート電極１ｆが設けられている。カソード電極１ｂとゲート電極１ｆは相互に直交する方向に配列されてＸＹマトリクスを構成している。そして、カソード電極１ｂおよびゲート電極１ｆをマトリクス駆動することにより、その交点位置にある電子放出源１ｅを選択して電子を放出することができる。
【０００７】
電子源１に対面して光電変換部２が設けられている。光電変換部２は、透光性基板２ａと、透光性基板２ａに積層された透光性導体膜（透明電極）２ｂおよび光電変換膜２ｃで構成される。外部からの光は、透光性基板２ａおよび透光性導体膜２ｂを介して光電変換膜２ｃに入射する。
【０００８】
上記の平面撮像素子では、光電変換膜２ｃが入射光量に応じて電荷を発生、蓄積し、この電荷を電子放出源１ｅから放出される電子ビームによって時系列的に外部回路に読み出す。このとき、光電変換膜２ｃ内の入射光量の空間的分布に対応した映像信号が読み出される。
【０００９】
しかしながら、上記の従来の平面撮像素子では、電子ビームが広がりをもって光電変換膜２ｃに到達するおそれがあり、その場合、隣り合う画素間で偽信号を生じる等の不具合がある。
【００１０】
この不具合を解消するために、図１に併せて示すように、電子源１および光電変換部２の間にシールド−グリッド電極４をさらに設けることにより、電子ビームの広がりを抑える方法が提案されている（特許文献１参照。）。
【００１１】
このような平面撮像素子を例えば撮像管に用いた場合、従来の撮像管のようにコイルや電極を用いて走査用の電子ビームを偏向する必要がないため、ＣＣＤ等の固体撮像素子と同様に、撮像管の薄型化や低消費電力化を図ることが可能である。
【００１２】
しかしながら、上記の平面撮像素子は、暗電流や入射光の漏れ等によって、光電変換膜２ｃの走査領域外、すなわち、非走査領域である光電変換膜２ｃの周縁部に電荷が蓄積されるおそれがある。この電荷の蓄積によって光電変換膜２ｃの周縁部の電位が上昇すると、映像信号を読み出す電子ビームの軌道に乱れが生じ、シェーディングや解像度の低下、画像歪み等の原因となる。
【００１３】
上記の不具合を軽減するために、例えば、図２に示す平面撮像素子が提案されている。
【００１４】
図２の平面撮像素子は、電子源の図示を省き、光電変換部３のみを表示している。
【００１５】
光電変換部３は、基板３ａ、透明電極３ｂおよび光電変換膜３ｃを有するとともに、走査領域（矢印ａで示す。）の周囲の非走査領域に無感度部（矢印ｂで示す。）が設けられている。無感度部ｂは、正孔捕獲層３ｄおよび正孔注入阻止層３ｅを有し、入射光により生成する正孔を捕獲し得る構造となっている。また、無感度部ｂは、開口３ｆを形成した光電変換膜３ｇをさらに有するとともに、開口３ｆ内に露出する光電変換膜３ｃの表面に電子ビーム注入阻止層３ｈを、第２の光電変換膜３ｇの表面に電子ビーム注入阻止強化層３ｉをそれぞれ有する。電子ビーム注入阻止層３ｈおよび電子ビーム注入阻止強化層３ｉにより無感度部ｂに位置する光電変換膜３ｇへの電子ビームの入射が阻止される。また、第２光電変換膜３ｇにより非走査領域の表面電位の上昇や変動が防止される（特許文献２参照。）。
【００１６】
【特許文献１】
特開２０００−４８７４３号公報
【特許文献２】
特開平７−２９５０７号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、上記図２に示す平面撮像素子は、光電変換部３の無感度部ｂで囲まれた走査領域と電子源の対応する部位の形状を揃えるとともに、両者を精密に位置合わせすることが必要であり、この条件を高精度に満たす平面撮像素子の作製は必ずしも容易ではない。
【００１８】
例えば、光電変換部３の走査領域と電子源の対応する部位の形状を完全に同一に形成することができたとしても、高精度の位置合わせが行われない場合、電子ビームの照射領域に無感度部が重なることにより、映像信号の一部が欠けるおそれがある。光電変換部の走査領域を電子源の対応する部位の形状よりも小さく形成したときも同様である。
【００１９】
これに対して、光電変換部３の走査領域を電子源の対応する部位の形状よりも大きく形成したときは、シェーディングや解像度の低下等の従来の問題を生じることになる。
【００２０】
本発明は、上記の課題に鑑みてなされたものであり、シェーディングや解像度の低下が軽減された光導電型の平面撮像素子を実現することができる電子源およびその製造方法ならびに平面撮像素子を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明に係る電子源は、透光性基板上に透明電極および光電変換膜を積層した構造を有する光電変換部と、該光電変換部の走査領域の各画素に対応させた電子放出源をマトリクス状に配置した電子源とを備えた光導電型の平面撮像素子に用いられる電子源であって、該光電変換部の走査領域の周辺部に対応する位置に電子放出源を設けてなることを特徴とする。
【００２２】
ここで、走査領域の周辺部とは、走査領域に近接した、映像信号に影響を与えるおそれのある領域、言い換えれば所謂非走査領域をいい、その範囲は設計条件として適宜設定することができる。
【００２３】
本発明の上記の構成により、走査領域の周辺部に対応する位置に設けた電子放出源を駆動して走査領域の周辺部に蓄積し得る電荷を除去（蓄積電荷掃き出し）することで、シェーディングや解像度の低下が軽減された光導電型の平面撮像素子を実現することができる。なお、電子放出源を駆動するとは、電子放出源に電圧を印加して電子を放出させることをいう。
【００２４】
この場合、前記走査領域の各画素に対応させた電子放出源が電気的に接続される帯状の第１のカソード電極、および絶縁層を介して該第１のカソード電極と直交して配列される帯状の第１のゲート電極、ならびに、前記周辺部に対応して設けた電子放出源が電気的に接続される帯状の第２のカソード電極、および該絶縁層を介して該第２のカソード電極と直交して配列される第２のゲート電極を有し、 該第１のカソード電極および該第２のカソード電極が同一平面上に設けられるとともに、該第１のゲート電極および該第２のゲート電極が同一平面上に設けられてなると、走査領域に対応する位置と走査領域の周辺部に対応する位置に別々に電子放出源等が設けられる電子源を簡易な製造プロセスで得ることができる。
【００２５】
また、この場合、前記走査領域の各画素に対応させた電子放出源と、前記周辺部に対応して設けた電子放出源とがそれぞれ独立して駆動可能に設けられてなると、周辺部に対応して設けた電子放出源を、読み出し期間外に駆動させることにより、本発明の効果を好適に奏することができる。
【００２６】
また、本発明に係る平面撮像素子は、上記の電子源を備えてなると、上記電子源の効果を好適に得ることができる。
【００２７】
この場合、前記光電変換部の走査領域に対応する位置に設けた電子放出源が時系列映像信号の読み出し期間に引き続く読み出し期間外にさらに駆動可能に設けられてなると、走査領域に過剰に蓄積する電荷が除去され、白つぶれやスミア・残像等を軽減することができて好適である。
【００２８】
また、本発明に係る電子源の製造方法は、上記の電子源の製造方法であって、透光性基板上の光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にカソード電極をパターニング形成する第１の工程と、 絶縁層を積層形成する第２の工程と、該絶縁層の該カソード電極に対応する部位に孔を形成した後、該孔に電子放出源を充填形成する第３の工程と、光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にゲート電極をパターニング形成する第４の工程と、を有することを特徴とする。
【００２９】
これにより、簡易な製造プロセスで本発明の電子源を得ることができる。
【００３０】
【発明の実施の形態】
本発明に係る電子源およびその製造方法ならびに平面撮像素子の好適な実施の形態（以下、本実施の形態例という。）について、図を参照して、以下に説明する。
【００３１】
まず、本実施の形態例に係る電子源について図３および図４を参照して説明する。図３は本実施の形態例に係る電子源の平面図であり、図４は図３の電子源の右上隅角部分をＩＶ−ＩＶ線で切り出して示した破断部分図である。
【００３２】
本実施の形態例に係る電子源１０は、電界放出型である。
【００３３】
電子源１０は、従来の電界放出型電子源と同様に、基本構成として、絶縁層と、絶縁層を挟んで直交して配列される複数の帯状のカソード電極およびゲート電極と、カソード電極に電気的に接続される電子放出源とを有する。
【００３４】
電子源１０は、基板１２上の領域が、電子源１０の中央に位置する矩形状領域Ａ１と、その矩形状領域Ａ１の周囲に位置する枠体状領域Ａ２と、最外周に位置する周辺領域Ａ３とに分けられる。図３中、矢印Ｃで示す囲み破線は矩形状領域Ａ１および枠体状領域Ａ２の境界線である。矩形状領域Ａ１は後述する光電変換部の走査領域に、また、枠体状領域Ａ２は光電変換部の非走査領域に、それぞれ対応する。
【００３５】
カソード電極、ゲート電極および電子放出源は、矩形状領域Ａ１と、枠体状領域Ａ２とにそれぞれ別々に設けられている。
【００３６】
すなわち、基板１２の上面には、この場合４×４のマトリクス状に形成される画像の画素に対応して、４つの第１のカソード電極１４ａ〜１４ｄが、画素のピッチに対応した所定の間隔で、図３中上下方向に、矩形状領域Ａ１および矩形状領域Ａ１から図３中下側に続く枠体状領域Ａ２および周辺領域Ａ３に延出して帯状に形成されている。第１のカソード電極１４ａ〜１４ｄのうちの周辺領域Ａ３に形成された部分（矢印Ｂで示す。）は、引き出し電極となる。
【００３７】
また、基板１２上の第１のカソード電極１４ａ〜１４ｄと同一平面上の図３中左右両端には、矩形状領域Ａ１の端部分から枠体状領域Ａ２をとおって周辺領域Ａ３の最外縁にかけて、８つの第１のゲート引き出し電極１６ａ〜１６ｈが、画素のピッチに対応した所定の間隔で、図３中左右方向に対称に延出して短尺の帯状に形成されている。
【００３８】
さらに、同じく基板１２上の第１のカソード電極１４ａ〜１４ｄと同一平面上の、周辺領域Ａ３から枠体状領域Ａ２にわたって占める四隅には、矩形状の第２のカソード電極１８ａ〜１８ｄが形成されている。
【００３９】
またさらに、第２のカソード電極１８ａ〜１８ｄと８つのゲート引き出し電極１６ａ〜１６ｈとの間には、第２のカソード電極１８ａ〜１８ｄに近接して、４つの第２のゲート引き出し電極２０ａ〜２０ｄが図３中左右方向に延出して第１のゲート引き出し電極１６ａ〜１６ｈと同形の帯状に形成されている。
【００４０】
各電極１４ａ〜１４ｄ、１６ａ〜１６ｈ、１８ａ〜１８ｄ、２０ａ〜２０ｄの外部回路との接続部分（図示せず。）となる周辺領域Ａ３の部分を除いて、矩形状領域Ａ１および枠体状領域Ａ２に位置する各電極１４ａ〜１４ｄ、１６ａ〜１６ｈ、１８ａ〜１８ｄ、２０ａ〜２０ｄおよび基板１２の露出部の全面にわたって、アルミニウム陽極酸化膜（陽極酸化Ａｌ２Ｏ３膜）からなる絶縁層２２が形成されている。絶縁層２２には、全面にわたって多数の微細孔２４が形成されている。微細孔２４は、各電極に接する側の端部および基板に接する側の端部がそれぞれ閉塞されている。すなわち、各微細孔２４は、絶縁層２２の上面側のみが開放されている。微細孔２４の底の絶縁層２２が残存した部分は、バリア層とされる。なお、絶縁層２２は、アルミニウム陽極酸化膜に変えて他の材料の陽極酸化膜を用いてもよい。
【００４１】
絶縁層２２の上面には、矩形状領域Ａ１に、４つの第１のゲート電極２６ａ〜２６ｄが、第１のカソード電極１４ａ〜１４ｄと直交して、画素のピッチに対応した所定の間隔で図３中左右方向に延出して帯状に形成されている。第１のゲート電極２６ａ〜２６ｄは、絶縁層２２の微細孔２４と対応する部位に貫通孔２８が形成されており、これにより、微細孔２４および貫通孔２８が連通している。
【００４２】
また、絶縁層２２の上面には、第１のゲート電極２６ａ〜２６ｄを取り囲んで、枠体状領域Ａ２の略全面にわたって第２のゲート電極３０が形成されている。第２のゲート電極３０は、第２のゲート引き出し電極２０ａ〜２０ｄと重なる部分を除いて、第１のゲート電極２６ａ〜２６ｄと同様に、絶縁層２２の微細孔２４と対応する部位に貫通孔２８が形成されており、これにより、微細孔２４および貫通孔２８が連通している。なお、本実施の形態例の説明において、重なるとは、特に断らない限り空間的に離間して上下に重なった状態をいう。また、第２のゲート電極３０は、第２のカソード電極１８ａ〜１８ｄと重なる部分の絶縁層２２の微細孔２４と対応する部位にも貫通孔２８が形成されており、これにより、微細孔２４および貫通孔２８が連通している。
【００４３】
第１のゲート電極２６ａ〜２６ｄおよび第１のカソード電極１４ａ〜１４ｄが直交する部分（矢印Ｄで示す。）が画素に対応する。なお、本実施の形態例の説明において、直交するとは、特に断らない限り空間的に交差した状態をいう。この直交する部分の微細孔２４の内部には、貫通孔２８から露出する微小な円柱状の電子放出源３２が設けられている。電子放出源３２は、微細孔２４の底の絶縁層２２の部分（バリア層）を介して第１のカソード電極１４ａ〜１４ｄと電気的に接続されている。一方、電子放出源３２は、微細孔２４および貫通孔２８とは空隙によって隔てられている。この空隙の形成により、電流のリークを防止することができ、また、各電極間の電気容量を低減することができる。
【００４４】
第１のゲート電極２６ａ〜２６ｄが第１のゲート引き出し電極１６ａ〜１６ｈと重なる部分の絶縁層２２の微細孔２４の内部には円柱状の第１のゲート接続電極３４が充填形成されており、これにより、第１のゲート電極２６ａ〜２６ｄおよび第１のゲート引き出し電極１６ａ〜１６ｈが電気的に接続されている。
【００４５】
第２のゲート電極３０が、枠体状領域Ａ２において、第１のカソード電極１４ａ〜１４ｄ、第２のカソード電極１８ａ〜１８ｄおよび第１のゲート引き出し電極１６ａ〜１６ｈと重なる部分の絶縁層２２の微細孔２４の内部には貫通孔３８に露出して微小な円柱状の電子放出源３６が形成されており、各電子放出源３６は、それぞれ第１のカソード電極１４ａ〜１４ｄ、第２のカソード電極１８ａ〜１８ｄまたは第１のゲート引き出し電極１６ａ〜１６ｈのいずれかに電気的に接続されている。
【００４６】
また、第２のゲート電極３０が、枠体状領域Ａ２において、第２のゲート引き出し電極２０ａ〜２０ｄと重なる部分の絶縁層２２の微細孔２４の内部には第２のゲート接続電極３９が充填形成されており、これにより、第２のゲート電極３０および第２のゲート引き出し電極２０ａ〜２０ｄが電気的に接続されている。
【００４７】
上記のように構成した本実施の形態例に係る電子源１０は、基板１２の上面の同一の平面上に、第１のカソード電極１４ａ〜１４ｄ、第２のカソード電極１８ａ〜１８ｄ、第１のゲート引き出し電極１６ａ〜１６ｈ、第２のゲート引き出し電極２０ａ〜２０ｄが形成されている。そして、第１のカソード電極１４ａ〜１４ｄの矩形状領域Ａ１の部位上に電子放出源３２が形成されるとともに、さらに第１のカソード電極１４ａ〜１４ｄの枠体状領域Ａ２の部位、第２のカソード電極１８ａ〜１８ｄおよび第１のゲート引き出し電極１６ａ〜１６ｈ上にも電子放出源３６が形成されている。また、第１のゲート電極２６ａ〜２６ｄと第１のゲート引き出し電極１６ａ〜１６ｈとが第１のゲート接続電極３４により、また、第２のゲート電極３０と第２のゲート引き出し電極２０ａ〜２０ｄとが第２のゲート接続電極３９により、それぞれ電気的に接続されている。
【００４８】
そして、第１のカソード電極１４ａ〜１４ｄの矩形状領域Ａ１の部分を介して電子放出源３２に、また、第１のカソード電極１４ａ〜１４ｄの枠体状領域Ａ２の部分を含む枠体状領域Ａ２の各電極を介して電子放出源３６に、それぞれ別々に独立して電圧を印加することができるため、電子放出源３２および電子放出源３６を別々に選択して駆動することができる。
【００４９】
本実施の形態例に係る電子源１０は、枠体状領域Ａ２に形成された電子放出源３６を駆動することにより、暗電流や入射光の漏れ等によって、光電変換膜の走査領域外、すなわち、非走査領域である光電変換膜の周縁部に蓄積された電荷を放電することができ、これにより、シェーディングや解像度の低下、画像歪み等を軽減することができる。この点については、後でさらに詳述する。
【００５０】
また、本実施の形態例に係る電子源１０は、上記のように電子源のみの構造で上記の効果を得ることができ、光電変換膜の走査領域に対する位置決めを精密に行う必要がないため、例えば後述する製造方法等により、電子源１０を容易かつ安価に形成することができる。
【００５１】
また、本実施の形態例に係る電子源１０は、上記のように第１および第２のゲート電極２６ａ〜２６ｄ、３０が絶縁層２２の微細孔２４に形成された第１および第２のゲート接続電極３４、３９を介して外部との接続端子である第１および第２のゲート引き出し電極１６ａ〜１６ｈ、２０ａ〜２０ｄと電気的に接続されており、ボンディング接続していないため、ボンディング接続の際に生じる絶縁層２２の変形や損壊のおそれがない。また、第１および第２のゲート電極２６ａ〜２６ｄ、３０を基板１２まで直接延長し、外部との接続端子とする従来の方法では厚みの厚い絶縁層の段差部の箇所で接続不良を生じうるが、本発明ではそのおそれがない。
【００５２】
上記電子源１０の製造方法について、図５〜図１０を参照して説明する。なお、図５〜図１０は、電子源１０の一隅を表示した図４に対応して、電子源１０の一隅を表示したものであり、各図中（ａ）は側断面を、（ｂ）は平面を示す。
【００５３】
基板１２は、例えばガラス材料を用いる。但し、ガラス材料に変えて、セラミックス、合成樹脂等の絶縁体材料や、シリコン等の半導体材料を用いてもよい。
【００５４】
図示しないフォトマスクを用い、例えば銅材料をスパッタリング法や真空蒸着法等により基板１２上に例えば幅２０μｍ、厚み０．４〜１μｍ程度の帯状に成膜し、第１のカソード電極１４（１４ａ〜１４ｄ）、第１のゲート引き出し電極１６（１６ａ〜１６ｈ）、第２のゲート引き出し電極２０（２０ａ〜２０ｄ）をパターン形成する。同時に、例えば幅２００μｍ、厚み０．４〜１μｍ程度の第２のカソード電極１８（１８ａ〜１８ｄ）を基板１２の四隅にパターン形成する。なお、銅材料に変えて、銅材料と同様の良好な導電性を有する銀、白金等の材料を用いてもよい。その後、例えば銅材料をスパッタリング法や真空蒸着法等により、周縁部（周辺領域Ａ３に対応する部分）を除いて、各電極１４、１６、１８、２０の上および各電極１４、１６、１８、２０間に露出した基板１２の部分の上に高純度のアルミニウム層２２ａを厚み１〜５μｍ程度に形成する（図５（ａ）、図５（ｂ））。
【００５５】
つぎに、アルミニウム層２２ａを陽極酸化処理する。具体的には、例えば、アルミニウム層２２ａの表面をアルカリ脱脂処理、水洗、酸による中和、水洗の手順により清浄化した後、電解液として２〜５％シュウ酸水溶液を用い、アルミニウム層２２ａを陽極として例えば液温１７℃で４０Ｖの定電圧電解を行う。これにより、アルミニウム層２２ａが陽極酸化され、例えば直径が０．０３μｍ程度の微細孔２４が例えば０．１μｍ程度のピッチで無数に形成された酸化アルミニウム層からなる絶縁層２２が容易に得られる（図６（ａ）、図６（ｂ））。
【００５６】
微細孔２４の底部分には陽極酸化処理により除去されなかった絶縁層の部分（矢印Ｅで示す。）が残り、バリア層として機能する。絶縁層２２をさらに上記の電解液や酸浴中で電圧が十分低い値なるまで定電流電解を行い、各バリア層を均一に薄くする。さらに、後述する工程で内部に電子源または金属電極を設ける微細孔２４のバリア層のみをフォトマスクでマスクし、ホウ酸アンモニウムや酒石酸アンモニウム等の電解液中で、１０Ｖ以上、より好ましくは４０Ｖ以上の電圧で再電解することにより、電子源または金属電極を設ける微細孔２４以外の微細孔２４のバリア層の厚みを厚くする（図６（ａ）中、バリア層の厚みの違いは明示していない。図７（ａ）参照。）。これらの処理により、絶縁層２２の微細孔２４の底のバリア層の厚みは、容易に、選択的に調整される。なお、バリア層の厚みを厚くする方法としては、上記の方法のほかに、日本印刷学会論文集，第１６巻，第３号（１９７６），ｐｐ．１３７〜１４２に記載されている公知の電解印刷法によっても、短時間で容易に処理することができる。
【００５７】
つぎに、ニッケル、鉄、コバルト等の磁性体金属や、あるいはスズ、銅等の非磁性体金属の硫酸塩溶液等に適宜の量のホウ酸とアンモニウムを加えた混合液中で、絶縁層２２を含む基板１２を変形交流電解処理する。これにより、バリア層の厚みの薄い微細孔２４のバリア層上に磁性体または非磁性体の金属が選択的に電析され、微細孔２４の上端、すなわち絶縁層２２表面まで充填された円柱金属４０が微細孔２４内に形成される（図７（ａ），図７（ｂ））。さらに、後述する電子放出源となる円柱金属４０の先端部と後述する第１および第２のゲート電極との高さ方向の位置を調整すべく、絶縁層２２の表面を、リン酸と三酸化クロムの混合水溶液中で０．０２〜１μｍ程度エッチング除去してもよい。
【００５８】
つぎに、ニッケル、コバルト、銅、タングステン等の良好な導電性を有する金属材料をスパッタリング法や真空蒸着法等を用いて、金属層を成膜した後、図示しないフォトマスクを用いてエッチングして、または、マスクを使用したスパッタリング法や真空蒸着法により形状を制御して成膜して、例えば幅２０μｍ、厚み０．４〜１μｍ程度の第１のゲート電極となる帯状の金属層４２、および例えば幅２００μｍ、厚み０．４〜１μｍ程度の第２のゲート電極となる枠体帯状の金属層４４を形成する（図８（ａ）、図８（ｂ））。なお、金属層４４は図８では枠体状に形成されているが、金属層４２を囲むものであれば、金属層４４の形状は枠体に限定されない。
【００５９】
つぎに、絶縁層２２を介して第２のゲート引き出し電極２０と重なる金属層４４の部分にフォトレジスト膜を塗布した後、第１のカソード電極１４、第２のカソード電極１８、第１のゲート引き出し電極１６および第２のゲート引き出し電極２０を電極として、公知の電解研磨液中で電解研磨処理（アノード溶解）する。このとき、円柱金属４０に接している金属層４２、４４の部分に電界が集中して選択的に溶解され、円柱金属４０に接している金属層４２、４４の部分に貫通孔２８が形成される。この貫通孔２８により、円柱金属４０と金属層４２、４４とが電気的に絶縁され、金属層４２および金属層４４は、それぞれ第１のゲート電極２６（２６ａ〜２６ｄ）および第２のゲート電極３０となる（図９（ａ）、図９（ｂ））。ここで、第１のゲート電極２６および第２のゲート電極３０を電極として再度電解研磨して貫通孔２８の径を大きくすると、第１のゲート電極２６および第２のゲート電極３０と円柱金属４０との絶縁性をさらに高めることができる。
【００６０】
つぎに、第１のゲート電極２６、第２のゲート電極３０、第１のゲート引き出し電極１６および第２のゲート引き出し電極２０を電極として、リン酸浴中で定電流電解を行い、絶縁層２２の微細孔２４の側面を溶解する。これにより、微細孔２４の側面と円柱金属４０の側面との間に空隙４６が形成され、微細孔２４と円柱金属４０とが電気的に絶縁される。最後に、フォトレジスト膜を公知の方法で除去する。これにより、電子源１０が完成する（図１０）。
【００６１】
以上説明した電子源の製造方法によれば、簡易な方法で本発明の電子源を得ることができる。
【００６２】
つぎに、上記した方法とは別の製造方法により電子源１０を製造する方法について、図１１〜図１６を参照して説明する。なお、図１１〜図１６の電子源１０ａの部分は、図５〜図１０の電子源１０の部分と同じ部分を取り出して示している。以下の説明において、上記した方法の説明と重複する部分は詳細な説明を省略することがある。なお、各図において（ａ）、（ｂ）の各要素は厳密には位置関係が対応していない。
【００６３】
まず、上記した方法と同様の手順で、基板１２上に例えば幅５０μｍ、厚み０．１μｍ程度の帯状の第１のカソード電極１４、第１のゲート引き出し電極１６、第２のゲート引き出し電極２０を形成する。同時に、例えば幅３００μｍ、厚み０．１μｍ程度の第２のカソード電極１８を基板１２の四隅にパターン形成する。その後、例えば化学気相成長法やスパッタリング法により、周縁部（周辺領域）を除いて、各電極１４、１６、１８、２０の上および各電極１４、１６、１８、２０間に露出した基板１２の部分の上に酸化シリコン層を厚み０．８μｍ程度に形成する。酸化シリコン層は絶縁層２２となる（図１１（ａ）、図１１（ｂ））。
【００６４】
つぎに、絶縁層２２の上に、良好な導電性を有する金属材料をスパッタリング法や真空蒸着法等を用いて、金属層を成膜した後、図示しないフォトマスクを用いたエッチング処理により直径が１μｍ程度の多数の貫通孔２８を有する、第１のゲート電極となる部分および第２のゲート電極となる部分を含む金属層４６を形成する（図１２（ａ）、図１２（ｂ））。
【００６５】
つぎに、反応性イオンエッチング等の異方性ドライエッチング方法および等方性ウエットエッチング方法を併用して、金属層４６をマスクとして絶縁層２２の内部に貫通孔２８と連通する微細孔２４を形成する。その後、金属層４６上のみに、傾斜角度２０°の斜め方向蒸着法で、リフトオフ用アルミニウム層４８を厚み０．３〜０．７μｍ程度に形成する（図１３（ａ）、図１３（ｂ））。
【００６６】
つぎに、リフトオフ用アルミニウム層４８の上から、スパッタリング法や真空蒸着法等を用いて、高融点で導電性の良好なモリブデン等の金属を成膜して厚みが１μｍ程度の金属層５０を形成することにより、絶縁層２２の微細孔２４の内部にモリブデン等の金属からなる円錐状の微小な電子放出源５２が形成される（図１４（ａ）、図１４（ｂ））。
【００６７】
つぎに、リフトオフ用アルミニウム層４８をウエットエッチング法でリフトオフすることにより、金属層５０を除去する（図１５（ａ）、図１５（ｂ））。
【００６８】
つぎに、金属層４６が第１のゲート引き出し電極１６および第２のゲート引き出し電極２０と重なる部分に位置する貫通孔２８を除いた部分を図示しない粘性の高いフォトレジスト膜で覆った後、再度モリブデン等の金属をスパッタリングすることで、第１および第２のゲート接続電極３４、３９を形成する。そして、最後に、フォトレジスト膜を剥離した後、金属層４６をフォトエッチングすることにより、幅５０μｍの帯状の第１のゲート電極２６（２６ａ〜２６ｄ）および幅３００μｍの第２のゲート電極３０を形成することで、電子源１０が得られる。
【００６９】
上記の電子源１０の製造方法において、先に、金属層４６が第１のゲート引き出し電極１６および第２のゲート引き出し電極２０と重なる部分に位置する貫通孔２８を除いた部分を図示しない粘性の高いフォトレジスト膜で覆い、その後、リフトオフ用アルミニウム層４８を形成した後、フォトレジスト膜を除去し、スパッタリング法または真空蒸着法等により金属を堆積させると、電子放出源５２と第１および第２のゲート接続電極３４、３９とを同時に形成することができて好適である。
【００７０】
つぎに、本実施の形態例に係る平面撮像素子の動作方法について、図１７および図１８を参照して説明する。
【００７１】
平面撮像素子は、例えば図１の平面撮像素子において、電子源として本実施の形態例に係る電子源１０を用いたものとすることができる。図１中、記号Ｏ．Ｐ．は後述する出力端子を示す。なお、光電変換膜２ｃとして、例えば１インチサイズ、厚み８μｍのＨＡＲＰ（Ｈｉｇｈ−ｇａｉｎ Ａｖａｌａｎｃｈｅ Ｒｕｓｈｉｎｇ ａｍｏｒｐｈｏｕｓ Ｐｈｏｔｏｃｏｎｄｕｃｔｏｒ）膜を用いる。この場合、標準ＴＶ規格の白１００％を得るための基準信号量を例えば２００ｎＡとしたとき、光電変換膜２ｃの走査面電位（基準走査面電位）は約３．２Ｖ程度となる。電子源１０は、垂直（Ｙ）方向の画素選択には第１のゲート電極２６（２６ａ〜２６ｄ）を用い、水平（Ｘ）方向の画素選択には第１のカソード電極１４（１４ａ〜１４ｄ）を用いる。
【００７２】
図１７に示す例えば任意の１ライン（水平方向）選択期間Ｔ３を６３．５μｓｅｃとし、このライン選択期間Ｔ３のうち、ライン読出し期間Ｔ５を５２．６μｓｅｃ、水平ブランキング期間Ｔ６を１０．９μｓｅｃとする。一方、画素選択期間Ｔ４を例えば１６０ｎｓｅｃとする。このとき、１ラインは約２５０画素となる。
【００７３】
走査領域内の蓄積電荷を読み出すには、ライン選択期間Ｔ３の間、第１のゲート電極（ｉ）に例えば４０Ｖの電圧を印加するとともに、画素選択期間Ｔ４の間、任意の第１のカソード電極（ｊ）を例えば０Ｖとする。
【００７４】
このとき、選択された、第１のゲート電極（ｉ）と第１のカソード電極（ｊ）とが交差する領域（画素に相当。）に位置する電子放出源３２から電子ビームが放出され、光電変換膜２ｃの走査面電位がカソード電位と平衡状態となるまで出力端子Ｏ．Ｐ．に電流が流れ、１画素の出力信号として読み出される。
【００７５】
ところが、入射光が非常に強い場合、画素選択期間Ｔ４内に光電変換膜２ｃの走査面電位がカソード電位と平衡状態になるまでに至らず、つぎのフィールドで再度読み出すことにより残像を生じたり、あるいは、隣接した画素の電子ビームが広がって残留電荷を読むことにより解像度の劣化を生じるおそれがある。
【００７６】
そこで、１ライン上の画素信号を読み出した後も、残留電荷掃き出し期間Ｔ７の間、第１のゲート電極（ｉ）に引き続き電圧を印加しておくとともに、全ての第１のカソード電極（ｊ）、（ｊ＋１）の電位を０Ｖにすることで、読み残した残留電荷を掃き出すことができる。
【００７７】
その後、過蓄積電荷掃き出し期間Ｔ８から、つぎのラインの第１のゲート電極（ｉ＋１）に電圧を印加するとともに、全ての第１のカソード電極（ｊ）、（ｊ＋１）の電位を基準走査面電位の５倍の１６Ｖ程度に設定することで、電子ビームが画素選択期間Ｔ４中に読み出せる以上の蓄積電荷を予め掃き出すことができる。
【００７８】
これにより、高輝度な被写体を撮像した場合であっても、固体撮像素子の電子シャッタと同様の作用を奏し、白つぶれ、スミア・残像、解像度の劣化を解消することができる。
【００７９】
一方、同じ水平ブランキング期間Ｔ６の間、選択されている第１のゲート電極（ｉ）、（ｉ＋１）が接続されている第１のゲート引き出し電極を除く他の第１のゲート引き出し電極および第２のカソード電極の電位を０Ｖに設定し、第２のゲート電極に例えば第１のゲート電極と同じ４０Ｖの電圧を印加することで、上記他の第１のゲート引き出し電極および第２のカソード電極と第２のゲート電極とが交差する非走査領域の電子放出源から電子ビームが放出され、光電変換膜の非走査領域の漏れ光や暗電流等による走査面側の電位をリセットできるので、走査領域周辺部でのシェーディングや解像度の劣化を解消することができる。なお、この場合、第２のカソード電極のみの電位を０Ｖに設定してもよい。
【００８０】
さらに、１フィールド読出し期間Ｔ１中に、全走査ライン上の蓄積電荷を出力信号として読み出した後、新たに光電変換膜２ｃ上に蓄積された電荷のうち、本実施の形態例の平面撮像素子のダイナミックレンジを超える電荷および非走査領域に蓄積された電荷を垂直ブランキング期間Ｔ２中に掃き出すことで上記の不良現象を一層容易に解決することができる。
【００８１】
すなわち、図１８に示すように、垂直ブランキング期間Ｔ２中、第２のゲート電極の電位を高くするとともに、全ての第１のカソード電極（ｊ）、（ｊ＋１）および第２のカソード電極の電位を０Ｖに設定することで、走査領域周辺部の蓄積電荷を全て掃き出せ、シェーディングや解像度の劣化を防止することができる。
【００８２】
また、この垂直ブランキング期間Ｔ２中に、全ての第１のゲート電極（ｉ）、（ｉ＋１）の電位を高くするとともに、全ての第１のカソード電極（ｊ）、（ｊ＋１）の電位を例えば１６Ｖ程度にすることで、白つぶれ、スミア・残像、解像度の劣化を解消することができる。
【００８３】
以上説明した本実施の形態例に係る平面撮像素子の動作方法によれば、走査領域全面において特性が一様で、残像やスミア等の偽信号を生じない平面撮像素子を容易に実現することができる。
【００８４】
なお、以上説明した本実施の形態例に関わらず、本発明の要旨内で各種の変形、変更が可能である。
【００８５】
【発明の効果】
本発明に係る電子源によれば、光電変換部の走査領域の周辺部に対応する位置に電子放出源を設けてなるため、シェーディングや解像度の低下が軽減された光導電型の平面撮像素子を実現することができる。
【００８６】
また、本発明に係る電子源によれば、走査領域の各画素に対応させた電子放出源が電気的に接続される帯状の第１のカソード電極、および絶縁層を介して第１のカソード電極と直交して配列される帯状の第１のゲート電極、ならびに、周辺部に対応して設けた電子放出源が電気的に接続される帯状の第２のカソード電極、および絶縁層を介して第２のカソード電極と直交して配列される第２のゲート電極を有し、第１のカソード電極および第２のカソード電極が同一平面上に設けられるとともに、第１のゲート電極および第２のゲート電極が同一平面上に設けられてなるため、走査領域に対応する位置と走査領域の周辺部に対応する位置に別々に電子放出源等が設けられる電子源を簡易な製造プロセスで得ることができる。
【００８７】
また、本発明に係る平面撮像素子によれば、上記の電子源を備えてなるため、上記電子源の効果を好適に得ることができる。
【００８８】
また、本発明に係る平面撮像素子によれば、光電変換部の走査領域に対応する位置に設けた電子放出源が時系列映像信号の読み出し期間に引き続く読み出し期間外にさらに駆動可能に設けられてなるため、走査領域に過剰に蓄積する電荷が除去され、白つぶれやスミア・残像等を軽減することができる。
【００８９】
また、本発明に係る電子源の製造方法によれば、透光性基板上の光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にカソード電極をパターニング形成する第１の工程と、絶縁層を積層形成する第２の工程と、絶縁層のカソード電極に対応する部位に孔を形成した後、孔に電子放出源を充填形成する第３の工程と、光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にゲート電極をパターニング形成する第４の工程と、を有するため、簡易な製造プロセスで本発明の電子源を得ることができる。
【図面の簡単な説明】
【図１】従来の平面撮像素子の一例の概略構成を示す図である。
【図２】従来の平面撮像素子の他の一例の光電変換部の概略構成を示す図である。
【図３】本実施の形態例に係る電子源の平面図である。
【図４】本実施の形態例に係る電子源の一部を破断して取り出した状態を示す部分斜視図である。
【図５】本実施の形態例に係る電子源の製造法を説明するためのものであり、基板に絶縁層を積層するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図６】本実施の形態例に係る電子源の製造法を説明するためのものであり、絶縁層に微細孔を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図７】本実施の形態例に係る電子源の製造法を説明するためのものであり、微細孔内に電子放出源を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図８】本実施の形態例に係る電子源の製造法を説明するためのものであり、絶縁層上にゲート電極を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図９】本実施の形態例に係る電子源の製造法を説明するためのものであり、ゲート電極に貫通孔を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１０】本実施の形態例に係る電子源の製造法を説明するためのものであり、完成した電子源の部分側断面図である。
【図１１】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、基板に絶縁層を積層するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１２】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、絶縁層上に金属層を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１３】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、リフトオフ用アルミニウム層を形成した後、リフトオフ用アルミニウム層を開口し、微細孔および貫通を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１４】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、リフトオフ用アルミニウム層上にさらに金属層を形成するまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１５】本実施の形態例に係る電子源の他の製造法を説明するためのものであり、リフトオフ用アルミニウム層をリフトオフするまでの工程を示す、部分側断面図（ａ）および部分平面図（ｂ）である。
【図１６】本実施の形態例に係る電子源の製造法を説明するためのものであり、完成した電子源の部分側断面図である。
【図１７】本実施の形態例に係る平面撮像素子の動作方法を説明するためのものであり、ライン読み出しの駆動パターンを示す図である。
【図１８】本実施の形態例に係る平面撮像素子の動作方法を説明するためのものであり、フィールド読み出しの駆動パターンを示す図である。
【符号の説明】
１０ 電子源
１２ 基板
１４、１４ａ〜１４ｄ 第１のカソード電極
１６、１６ａ〜１６ｈ 第１のゲート引き出し電極
１８ａ〜１８ｄ 第２のカソード電極
２０、２０ａ〜２０ｄ 第２のゲート引き出し電極
２２ 絶縁層
２２ａ アルミニウム層
２６、２６ａ〜２６ｄ 第１のゲート電極
３０ 第２のゲート電極
３２、３６、５２ 電子放出源
３４ 第１のゲート接続電極
３９ 第２のゲート接続電極
４０ 円柱金属
４２、４４、４６、５０ 金属層
４８ リフトオフ用アルミニウム層
Claims (6)
- 透光性基板上に透明電極および光電変換膜を積層した構造を有する光電変換部と、該光電変換部の走査領域の各画素に対応させた電子放出源をマトリクス状に配置した電子源とを備えた光導電型の平面撮像素子に用いられる電子源であって、
該光電変換部の走査領域の周辺部に対応する位置に電子放出源を設けてなることを特徴とする電子源。 - 前記走査領域の各画素に対応させた電子放出源が電気的に接続される帯状の第１のカソード電極、および絶縁層を介して該第１のカソード電極と直交して配列される帯状の第１のゲート電極、ならびに、前記周辺部に対応して設けた電子放出源が電気的に接続される帯状の第２のカソード電極、および該絶縁層を介して該第２のカソード電極と直交して配列される第２のゲート電極を有し、
該第１のカソード電極および該第２のカソード電極が同一平面上に設けられるとともに、該第１のゲート電極および該第２のゲート電極が同一平面上に設けられてなることを特徴とする請求項１記載の電子源。 - 前記走査領域の各画素に対応させた電子放出源と、前記周辺部に対応して設けた電子放出源とがそれぞれ独立して駆動可能に設けられてなることを特徴とする請求項２記載の電子源。
- 請求項１〜３のいずれか１項に記載の電子源を備えてなることを特徴とする光導電型の平面撮像素子。
- 前記光電変換部の走査領域に対応する位置に設けた電子放出源が時系列映像信号の読み出し期間に引き続く読み出し期間外にさらに駆動可能に設けられてなることを特徴とする請求項４記載の平面撮像素子。
- 請求項２記載の電子源の製造方法であって、
透光性基板上の光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にカソード電極をパターニング形成する第１の工程と、
絶縁層を積層形成する第２の工程と、
該絶縁層の該カソード電極に対応する部位に孔を形成した後、該孔に電子放出源を充填形成する第３の工程と、
光電変換部の走査領域に対応する位置と走査領域の周辺部に対応する位置とにそれぞれ別々にゲート電極をパターニング形成する第４の工程と、を有することを特徴とする電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002295437A JP3987408B2 (ja) | 2002-10-08 | 2002-10-08 | 平面撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002295437A JP3987408B2 (ja) | 2002-10-08 | 2002-10-08 | 平面撮像素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006332092A Division JP4272671B2 (ja) | 2006-12-08 | 2006-12-08 | 平面撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004134144A true JP2004134144A (ja) | 2004-04-30 |
| JP3987408B2 JP3987408B2 (ja) | 2007-10-10 |
Family
ID=32285697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002295437A Expired - Fee Related JP3987408B2 (ja) | 2002-10-08 | 2002-10-08 | 平面撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3987408B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128733A (ja) * | 2005-11-02 | 2007-05-24 | Rohm Co Ltd | 電子装置およびそれを利用したセンサ付表示装置 |
| JP2007157441A (ja) * | 2005-12-02 | 2007-06-21 | Rohm Co Ltd | 電界放出型撮像素子 |
| JP2008288177A (ja) * | 2007-05-21 | 2008-11-27 | Nippon Hoso Kyokai <Nhk> | 撮像装置 |
| JP2008288176A (ja) * | 2007-05-21 | 2008-11-27 | Nippon Hoso Kyokai <Nhk> | 撮像装置 |
| US8203611B2 (en) | 2007-05-21 | 2012-06-19 | Nippon Hoso Kyokai | Imaging apparatus having electron source array |
| JP2017203699A (ja) * | 2016-05-11 | 2017-11-16 | 国立大学法人京都大学 | 撮像板及びカメラ |
-
2002
- 2002-10-08 JP JP2002295437A patent/JP3987408B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128733A (ja) * | 2005-11-02 | 2007-05-24 | Rohm Co Ltd | 電子装置およびそれを利用したセンサ付表示装置 |
| JP2007157441A (ja) * | 2005-12-02 | 2007-06-21 | Rohm Co Ltd | 電界放出型撮像素子 |
| JP2008288177A (ja) * | 2007-05-21 | 2008-11-27 | Nippon Hoso Kyokai <Nhk> | 撮像装置 |
| JP2008288176A (ja) * | 2007-05-21 | 2008-11-27 | Nippon Hoso Kyokai <Nhk> | 撮像装置 |
| US7723664B2 (en) | 2007-05-21 | 2010-05-25 | Nippon Hoso Kyokai | Imaging apparatus having electron source array |
| US7834308B2 (en) | 2007-05-21 | 2010-11-16 | Nippon Hoso Kyokai | Imaging apparatus having electron source array that emits electrons during a blanking period |
| US8203611B2 (en) | 2007-05-21 | 2012-06-19 | Nippon Hoso Kyokai | Imaging apparatus having electron source array |
| JP2017203699A (ja) * | 2016-05-11 | 2017-11-16 | 国立大学法人京都大学 | 撮像板及びカメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3987408B2 (ja) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI266346B (en) | Field emission display | |
| US20150060809A1 (en) | Organic light emitting diode display device and method of fabricating the same | |
| JP3214256B2 (ja) | 電子パルス放出装置および表示装置 | |
| KR950008758B1 (ko) | 실리콘 전계방출 소자 및 그의 제조방법 | |
| CN112802878B (zh) | 一种显示面板和显示装置 | |
| JP2004355947A (ja) | 表示装置及びその製造方法 | |
| JP3987408B2 (ja) | 平面撮像素子 | |
| JP5005087B2 (ja) | マトリックス型冷陰極電子源装置 | |
| JP4272671B2 (ja) | 平面撮像素子 | |
| JP4966287B2 (ja) | 平面撮像素子 | |
| CN113169149A (zh) | 显示背板及其制备方法和显示装置 | |
| CN113629084B (zh) | 显示面板及其制备方法、显示装置 | |
| US3805126A (en) | Charge storage target and method of manufacture having a plurality of isolated charge storage sites | |
| JP4675578B2 (ja) | 撮像素子及びそれを用いた撮像装置 | |
| JP2002520770A (ja) | 電界放射素子 | |
| JP2002260524A (ja) | 冷陰極電子源とそれを用いて構成した撮像装置、表示装置 | |
| US6319082B1 (en) | Method of making an electron emission device by anode oxidation | |
| JP3425209B2 (ja) | 電界放出型冷陰極アレイ | |
| JP2003123624A (ja) | 積層型電子源およびその製造方法 | |
| CN114779543B (zh) | 显示面板及其制作方法 | |
| JPH06111712A (ja) | 電界放出陰極およびその製法 | |
| WO2022118602A1 (ja) | 受光素子、光検出装置及び測距システム | |
| TW201007932A (en) | Photo sensor and portable electronic apparatus | |
| KR100607044B1 (ko) | 실리콘의 오리엔테이션에 따른 비등방성 식각을 이용한 수평형 전계 방출소자 및 제조방법 | |
| JP2000268703A (ja) | 電界放出デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |