JP2004131207A

JP2004131207A - エレベータの制動制御装置

Info

Publication number: JP2004131207A
Application number: JP2002295229A
Authority: JP
Inventors: Junichiro Ishikawa; 石川　純一郎
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-10-08
Filing date: 2002-10-08
Publication date: 2004-04-30

Abstract

【課題】複数のブレーキコイルに流れる総電流のピーク電流を抑え、直流電源側ピーク負荷を減少させることにより制動制御装置のための電源容量の抑えることを可能にし、さらにインバータ用の平滑コンデンサの小型化を可能にしたエレベータの制動制御装置を提供する。
【解決手段】エレベータで使用される電磁ブレーキの複数の電磁ブレーキコイル１ａ，１ｂと、これらを駆動するための複数のインバータ２ａ，２ｂと、これらのインバータを複数の異なる位相の搬送波でＰＷＭ制御する制御部３０と、を備えた。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
この発明はエレベータの制動制御装置、特に電磁ブレーキのインバータ制御に関する。
【０００２】
【従来の技術】
まず、図９に電磁ブレーキの構成の一例を示す。電磁ブレーキでは、電磁ブレーキコイルｌａ、１ｂに流す電流によりプランジャｐａ，ｐｂが上下に移動してカム機構を動かし、両側のバネ力により中央のブレーキ車を両側からブレーキシュで抑えて制動を掛けるものがある。図１０には単一のインバータで複数の電磁ブレーキコイルを駆動する従来のこの種の制動制御装置の構成を示す。図１０において、エレベータの電磁ブレーキコイル（ＢＫ）ｌａ、１ｂはインバータ２の出力に接続され、インバータ２にはインバータの制御部３の制御信号４が接続されており、インバータ２の入力側には平滑コンデンサ５は挿入され、さらに電源入力６ａ、６ｂは図示されていない直流電力供給源に接続されている。図１１はインバータ２の制御部３の内部構成を示し、コンパレータ２０によりＰＷＭ変調用搬送波発振器１７の信号がブレーキ電流のパターン発生器１８の出力に合わせて制御信号４として出力される。
【０００３】
図１０において、上述の直流電力供給源が商用交流電源をトランスによって変圧し、整流回路により直流化して得られている場合、トランスの漏れインダクタンス及び電源に接続されている負荷の電流変動やスイッチング電流により電圧が不安定になり、電源に接続されている機器の安定動作が阻害される可能性がある。そこで通常、インバータ負荷など電源にスイッチング電流を流す機器の入力には平滑コンデンサ５を接続し、直流電力供給源の電圧安定化およびスイッチング電流によるノイズの輻射（発生）を抑制している。
【０００４】
次に平滑コンデンサに流れる電流について説明すると、ブレーキコイルの等価回路は簡易的に図１２に示すようにインダクタンス１５とレジスタンス１６で表される。また、ブレーキコイルに供給する電流を調整するインバータ２およびその周辺の回路例を図１３に示す。インバータ２は半導体スイッチング素子７、これの駆動回路９、そして整流素子８からなる。直流電力供給源の電圧がＥであるとした場合、ブレーキコイル電流がＥ／Ｒ以下で（但し、Ｒはブレーキコイルのレジスタンス成分）、インバータのスイッチング素子７が導通している場合、ブレーキコイル電流はブレーキコイル１のインダクタンス成分Ｌとレジスタンス成分Ｒ及びブレーキコイル電流の大きさ、電源電圧Ｅによって定まる速度で増加する。図１４の（ａ）にはブレーキコイルの電流波形を示し区間Ａ、Ａ’、Ａ’’、Ａ’’’がこれに当たる。この時、電流の流れる経路は図１３の経路１３を流れ、前記電流の交流分の一部は経路１３’（平滑コンデンサ５）を流れる。
【０００５】
一方、スイッチング素子７が非導通である場合、ブレーキコイル電流は経路１４を流れ、ブレーキコイル電流はブレーキコイル１のインダクタンス成分Ｌとレジスタンス成分Ｒ及びブレーキコイル電流の大きさによって定まる速度で低下する。図１４の（ａ）の区間Ｂ、Ｂ’、Ｂ’’がこれに当たる。ブレーキコイルの電流を調整する場合は、スイッチング素子７の導通期間を調整することにより行う。なお、図１４の（ｂ）は半導体スイッチング素子７を流れる電流、（ｃ）は整流素子８の電流を示す。
【０００６】
また、図１５〜１７は繰り返し周期（ＰＷＭ変調搬送波の周期）の時間に対する半導体スイッチング素子７の導通時間の比率（デューティー比）が０．２５、０．５、０．７５になった場合のエレベータ制動回路に流れる電流を順に示し、各図の（ａ）はスイッチング素子７を流れる電流のうちブレーキコイル１ａによる成分の電流波形、（ｂ）はスイッチング素子７を流れる電流のうちブレーキコイル１ｂによる成分の電流波形、（ｃ）はこれらの合成電流であるスイッチング素子７を流れる電流波形を示す。図中の横軸が時間を示し、Ａ〜Ｄの期間が１周期に相当する。縦軸は電流を示すものとする。なお、各波形をより誇張して描いた場合、図１４のように各区間で増減するが図１５〜１７では簡略化した。
【０００７】
各図の（ｃ）の図から分かるようにスイッチング素子７を流れる電流（うち交流分の一部は平滑コンデンサ５を流れる電流となる）は単純に各ブレーキコイル１ａ，１ｂの電流の合成和となり、駆動するブレーキコイルの数に応じて増加する。従って、インバータの電源電流容量はこの電流を上回る電流が必要となる。また、インバータ電源入力に接続されている平滑コンデンサ５には上述の合成電流の交流成分の一部が流れるが、この制御方法では電流の平均値と比較してピーク値が高くなりやすいため交流電流成分が大きくなる。従って、リップル電流耐量の大きいコンデンサが必要となる。後述するが図７、図８にスイッチング素子７を流れる電流のピーク値Ａ及び交流成分Ｂとデューティー比（スイッチングの導通期間／ＰＷＭ搬送波の周期）の関係がそれぞれ示されている（従来のピーク値Ａと交流成分Ｂとデューティー比の関係は両図で同じ）。
【０００８】
また、従来のあるエレベータの制動制御装置は、２つのブレーキコイルで構成されており、ブレーキコイルの落下特性を個別に制御できるよう、２つのインバータ及び２つのインバータ制御用信号を生成するコントローラを設けている。コントローラはそれぞれＰＷＭ回路を個別に有しているが、各ＰＷＭ信号の撤送波の位相関係に関してはとくに配慮がされていない（例えば特許文献１参照）。
【０００９】
【特許文献１】
特開平３−１１５０８０号公報
【００１０】
【発明が解決しようとする課題】
ブレーキコイルのエレベータシステム内における電力消費比率は大きな比重を占めており、さらにこれらを制御するインバータのスイッチング素子特有の発生するリップルも考慮すると、システムに必要な電源容量及びインバータの入力に接続されているコンデンサのリップル耐量を決定する大きな要素となっている。そして以上のように構成された従来のエレベータの制動制御装置のような回路では、ブレーキ駆動用に大きな電源容量を確保する必要があり、さらにはインバータ用平滑コンデンサを小型化、ローコスト化も難しいという問題があった。
【００１１】
この発明は上記の課題を解消するためになされたもので、複数のブレーキコイルに流れる総電流のピーク電流を抑え、直流電源側ピーク負荷を減少させさらに平滑コンデンサの小型化も図ったエレベータの制動制御装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】
上記の目的に鑑み、この発明は、エレベータで使用される電磁ブレーキの複数の電磁ブレーキコイルと、これらを駆動する複数のインバータと、これらのインバータを複数の異なる位相の搬送波でＰＷＭ制御する制御部と、を備えたことを特徴とするエレベータの制動制御装置にある。
【００１３】
また、前記制御部からの複数の搬送波間の位相差がそれぞれ等しく、かつ前記位相差が１周期を前記インバータの数で割った値に相当することを特徴とする。
【００１４】
また、エレベータで使用される電磁ブレーキの複数の電磁ブレーキコイルと、これらを駆動する複数のインバータと、これらのインバータを基準となる制御信号に所定時間の遅延をそれぞれかけた搬送波による複数の制御信号で制御する制御部と、を備えたことを特徴とするエレベータの制動制御装置にある。
【００１５】
また、前記制御部からの複数の制御信号間の遅延時間がそれぞれ等しく、かつ前記遅延時間が搬送波の周期を前記インバータの数で割った値に相当することを特徴とする。
【００１６】
この発明は、時分割された時間に対し、複数のブレーキコイルに対して電流を流す時間帯を重ならないようにし、ピーク電流を抑え、直流電源側ピーク負荷を減少させるものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１にはこの発明の一実施の形態によるエレベータの制動制御装置の構成を示し、図２には図１の制御部３０の構成の一例を示す。また従来のものと同一もしくは相当部分は同一符号で示し説明は省略する。図１において、電磁ブレーキコイル１ａ、１ｂはそれぞれ個々にインバータ２ａ、２ｂの出力に接続され、インバータ２ａ、２ｂは図２に示すような２つのＰＷＭ変調制御信号４ａ，４ｂを有する制御部３０により制御される。制御部３０では、２つのコンパレータ２０ａ，２０ｂによりＰＷＭ変調用搬送波発振器１７の信号がブレーキ電流のパターン発生器１８の出力に合わせて制御信号４ａ，４ｂとして出力され、かつコンパレータ２０ａ，２０ｂに対するＰＷＭ変調用搬送波発振器１７からの搬送波にはディレー回路１９により互いに位相差が設けてある。また各インバータ２ａ，２ｂの入力には平滑コンデンサ５及び図示されていない直流電力供給源に接続されている。各インバータ２ａ，２ｂの構成は図１３に示したものと同じである。
【００１８】
図４〜６は繰り返し周期（ＰＷＭ変調搬送波の周期）Ｔに対する半導体スイッチング素子７の導通時間Ｔｏｎの時間比率Ｔｏｎ／Ｔすなわちデューティー比Ｄを順に０．２５、０．５、０．７５と変化させた場合のインバータのスイッチング素子に流れる電流を示し、図４〜６の（ａ）にはインバータ２ａのスイッチング素子７に流れる電流の波形を示した。また、図４〜６の（ｂ）にはインバータ２ｂの同波形を示した。図４〜６の（ｃ）にはインバータ２ａ、２ｂの各スイッチング素子７を流れる電流の合成電流波形（図１の配線２１の電流波形）を示した。尚、各図はブレーキコイル及びインバータが２個ある場合の波形であり、搬送波の位相は互いに１８０度ずらした場合を示す。すなわちディレー回路１９のディレー時間は拠送波の０．５周期である。図中の横軸が時間を表し、Ａ〜Ｄの期間が１周期に相当する。縦軸は電流を示すものとする。また、図７には前記デューティー比と配線２１に流れるピーク電流（Ａ’で示す）及び電流の交流成分（Ｂ’で示す）の関係を示した。図７のＤｕｔｙ比は（スイッチング素子の導通期間／ＰＷＭ搬送波の周期）である（図８も同様）。
【００１９】
ピーク電流に関し図７から波形を従来の回路の場合と比較した場合（従来Ａと本発明Ａ’の比較、相数＝１（従来），２（本発明）の場合）、各ブレーキコイルに流れる電流のタイミングが異なるため、デューティー比（スイッチングの導通期間／ＰＷＭ搬送波の周期）が低い場合には配線２１のピーク電流が低下し、デューティー比が増加した場合には従来の回路と同等になることが分かる。配線２１のピーク電流は以下の式に従う。
【００２０】
ピーク電流＝１相のピーク電流×インバータの相数×α
ただし、αはデューティー比が下記条件のときにおいて、
（Ｍ／インバータの相数）＜デューティー比＜｛（Ｍ＋１）／インバータの相数｝
Ｍ：０〜インバータの相数−１の整数
下記式に従う。
α＝（Ｍ＋１）／インバータの相数
【００２１】
従って、デューティー比Ｄが下記条件を満たしている限りピーク電流は従来回路を下回り、デューティーが下がるに従って段階的に低下する。
デューティー比＜（インバータの相数−１）／インバータの相数
【００２２】
参考のため図８に従来回路のピーク電流と、この発明の相数が４である場合のピーク電流とデューティー比の開係を示す（従来Ａと本発明Ａ’の比較）。
【００２３】
また、配線２１を流れる電流の交流成分について（図７の従来Ｂと本発明Ｂ’の比較、相数＝１（従来），２（本発明）の場合）、平滑コンデンサ５に流れるリップル電流の目安となる配線２１の交流成分は図４〜６の（ｃ）の波形から以下のように求められる。
【００２４】
交流成分＝１相分のピーク電流×√［相数｛デューティー比−（Ｎ／相数）｝−相数^２｛デューティー比−（Ｎ／相数｝^２］
ただし、上式のＮはデューティー比が下記範囲に収まるように選択するものとする。
（Ｎ／インバータの相数）≦デューティー比＜｛（Ｎ＋１）／インバータの相数｝
Ｎ：０〜インバータの相数−１の整数
【００２５】
参考のため図８に従来回路の交流電流と、この発明の相数が４である場合の交流電流とデューティー比の関係を示す（ＢとＢ’の比較）。
【００２６】
図から分かるように、交流成分の最大値が従来回路の相数分の１になっているころが分かる。すなわち２相である図７の場合は１／２、４相である図８の場合は１／４となっている。
【００２７】
実施の形態２．
図３には図１のこの発明によるエレベータの制動制御装置の制御部３０の別の構成を示す。図２の制御部３０では、エレベータの電磁ブレーキを駆動する複数のブレーキコイル１ａ，１ｂを駆動する際、これらを複数のインバータ２ａ，２ｂでそれぞれ異なる位相の搬送波でＰＷＭ制御する、すなわち、コンパレータ２０ｂに対するＰＷＭ変調用搬送波発振器１７からの搬送波にディレー回路１９により位相差を設けている。これに対して、図３の制御部３０ａでは、エレベータのブレーキを駆動する複数のブレーキコイル１ａ，１ｂを駆動する複数のインバータ２ａ，２ｂを、ＰＷＭ変調用搬送波発振器１７の信号をブレーキ電流のパターン発生器１８の出力に合わせて出力するコンパレータ２０は１つとし、その基準となる制御のための制御信号４ａと、これにディレー回路１９ａで所定時間の遅延をかけた制御信号４ｂとにより駆動制御する。これにより、コンパレータは１つでよく制御部の構成の簡素化が図れる。また相数をさらに増やす場合でもディレー回路１９ａを増やすだけでよい。
【００２８】
なお、上記各実施の形態の図２および図３の制御部はインバータが２つすなわち２相用のものをそれぞれ示したが、図２の構成のものではディレー回路およびコンパレータを増やし（但しディレー回路の移相値はそれぞれ変える）、また図３の構成のものではディレー回路を増やす（但しディレー回路の遅延時間はそれぞれ変える）ことで、所望の相、すなわち所望の数のインバータひいてはブレーキコイルの制御が行える。
【００２９】
また、上記位相差および遅延時間が各相間で同じでかつ、位相差であれば１周期をインバータ数で割った値（４相であれば９０°）、また遅延時間であれば搬送波の周期をインバータ数で割った値に相当するものとすることで、複数の電磁ブレーキコイルに流れる総電流のピーク電流を抑え、直流電源側ピーク負荷を減少させさらに平滑コンデンサも小型化することができる。
【００３０】
またさらに、上記各実施の形態においては、エレベータの電磁ブレーキについて説明したが、この発明はインバータ制御を行う他の装置、例えばモータの制御等にも適用できることは言うまでもない。
【００３１】
【発明の効果】
上記のようにこの発明によれば、電磁ブレーキの複数の電磁ブレーキコイルを複数のインバータで駆動しかつこれらのインバータを、複数の異なる位相の搬送波でＰＷＭ制御するようにしたので、複数の電磁ブレーキコイルに流れる総電流のピーク電流を抑え、直流電源側ピーク負荷を減少させさらに平滑コンデンサも小型化することができる。
【００３２】
また、電磁ブレーキの複数の電磁ブレーキコイルを複数のインバータで駆動しかつこれらのインバータを、基準となる制御信号に所定時間の遅延をそれぞれかけた搬送波による複数の制御信号で制御するようにしたので、基準となる制御信号に遅延するだけで複数の制御信号が得られ、より簡単な構成で上記効果が得られる。
【図面の簡単な説明】
【図１】この発明の一実施の形態によるエレベータの制動制御装置の構成を示す図である。
【図２】図１の制御部の構成の一例を示す図である。
【図３】図１の制御部の構成の他の例を示す図である。
【図４】図１の制動制御装置の導通比Ｄ＝０．２５の場合の各部の電流波形を示す図である。
【図５】図１の制動制御装置の導通比Ｄ＝０．５の場合の各部の電流波形を示す図である。
【図６】図１の制動制御装置の導通比Ｄ＝０．７５の場合の各部の電流波形を示す図である。
【図７】従来と本発明の制動制御装置における相数２の場合のピーク電流および交流電流のデューティー比との関係を示す図である。
【図８】従来と本発明の制動制御装置における相数４の場合のピーク電流および交流電流のデューティー比との関係を示す図である。
【図９】電磁ブレーキの構成の一例を示す図である。
【図１０】従来のエレベータの制動制御装置の構成を示す図である。
【図１１】図１０の制御部の構成を示す図である。
【図１２】電磁ブレーキコイルの等価回路を示す図である。
【図１３】インバータの内部構成および電流経路を説明するための図である。
【図１４】図１３の回路の各部の電流波形を示す図である。
【図１５】図１０の制動制御装置の導通比Ｄ＝０．２５の場合の各部の電流波形を示す図である。
【図１６】図１０の制動制御装置の導通比Ｄ＝０．５の場合の各部の電流波形を示す図である。
【図１７】図１０の制動制御装置の導通比Ｄ＝０．７５の場合の各部の電流波形を示す図である。
【符号の説明】
１ａ，１ｂ　電磁ブレーキコイル、２ａ，２ｂ　インバータ、４ａ，４ｂ　ＰＷＭ変調制御信号、５　平滑コンデンサ、７　半導体スイッチング素子、８　整流素子、９　駆動回路、１７　ＰＷＭ変調用搬送波発振器、１８　ブレーキ電流パターン発生器、１９，１９ａ　ディレー回路、２０ａ，２０ｂ　コンパレータ、３０，３０ａ　制御部。

Claims

エレベータで使用される電磁ブレーキの複数の電磁ブレーキコイルと、これらを駆動する複数のインバータと、これらのインバータを複数の異なる位相の搬送波でＰＷＭ制御する制御部と、を備えたことを特徴とするエレベータの制動制御装置。
前記制御部からの複数の搬送波間の位相差がそれぞれ等しく、かつ前記位相差が１周期を前記インバータの数で割った値に相当することを特徴とする請求項１に記載のエレベータの制動制御装置。
エレベータで使用される電磁ブレーキの複数の電磁ブレーキコイルと、これらを駆動する複数のインバータと、これらのインバータを基準となる制御信号に所定時間の遅延をそれぞれかけた搬送波による複数の制御信号で制御する制御部と、を備えたことを特徴とするエレベータの制動制御装置。
前記制御部からの複数の制御信号間の遅延時間がそれぞれ等しく、かつ前記遅延時間が搬送波の周期を前記インバータの数で割った値に相当することを特徴とする請求項３に記載のエレベータの制動制御装置。