JP2004128590A

JP2004128590A - Level shifter circuit

Info

Publication number: JP2004128590A
Application number: JP2002286178A
Authority: JP
Inventors: Kazuyuki Hiyoubu; 兵部　和之
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-09-30
Filing date: 2002-09-30
Publication date: 2004-04-22
Anticipated expiration: 2022-09-30
Also published as: JP3719671B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a level shifter which will not generate a through-current even at a power cut off time to reduce the power consumption in a semiconductor integrated circuit operative from a plurality of power sources different in voltage. <P>SOLUTION: The level shifter circuit comprises: an input circuit 150 for outputting a signal according to an input signal from a circuit operative with a lower-voltage power source; an output circuit 140 for outputting a signal according to the output signal from the input circuit 150 to a circuit operative with a higher-voltage power source including a latch circuit for holding the output signal to be fed to the circuit operative with the higher-voltage power source; switches (161, 162) for stopping the output signal from the input circuit 150 to the output circuit 140 according to an external control signal; and a switch 115 for stopping feeding the power to the output circuit 140 except the latch circuit according to a control signal. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、レベルシフタ回路に関し、特に電位の異なる複数の電源で動作する回路を１つに集積した半導体集積回路内において、異なる電圧で動作する回路間の信号伝達を実現するために信号振幅を変換するレベルシフタ回路に関するものである。
【０００２】
【従来の技術】
近年のＬＳＩ設計では、半導体集積回路内において、低電圧電源で動作する回路と高電圧電源で動作する回路に分割し、回路の大半を占める論理回路を低電圧で動作させることにより消費電力の削減を図り、また外部回路との電圧レベルの整合を取るため、入出力インターフェース回路は高電圧電源で動作する回路を使用している。このような半導体集積回路において、異なる電圧で動作する回路間で信号伝達を行うには信号振幅を変換する回路が必要であり、これを実現するため、レベルシフタ回路を搭載し半導体集積回路の低消費電力化に大きく貢献できるようにしている。
【０００３】
以下に従来のレベルシフタ回路について説明する。
図３に従来のレベルシフタ回路の例を示す（例えば、特許文献１参照）。図３に示すレベルシフタ回路は、低電圧電源で動作する回路からの入力を、高電圧電源で動作する回路へ出力する、振幅レベルアップ型のレベルシフタ回路である。図３において、入力端子Ａから入力される低電圧電源で動作する回路からの信号は、低電圧電源で動作するインバータ３０１，３０２によって逆位相と同位相の２つの信号に変換される。インバータ３０２の出力を、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ３０３のゲートで受け、また、インバータ３０１の出力をソースがＧＮＤレベルに接続されたＮｃｈトランジスタ３０４のゲートで受ける。Ｎｃｈトランジスタ３０３のドレインは、ソースを高電圧電源に接続されたＰｃｈトランジスタ３０５のドレインに接続されるとともに、ソースを高電圧電源に接続されたＰｃｈトランジスタ３０６のゲートに接続されている。また、Ｎｃｈトランジスタ３０４のドレインは、Ｐｃｈトランジスタ３０６のドレインに接続されるとともに、Ｐｃｈトランジスタ３０５のゲート、および、高電圧電源で動作するインバータ３０７の入力に接続されている。高電圧電源で動作するインバータ３０８はインバータ３０７の出力を入力とし、その出力がレベルシフタ回路の出力Ｙとなる。
【０００４】
以上のように構成されたレベルシフタ回路について、以下にその動作を説明する。動作例として、入力端子ＡにＨレベルの信号が入力されている場合を考える。
この時、Ｎｃｈトランジスタ３０３はゲートがＨレベルであるため、ＯＮ状態、逆にＮｃｈトランジスタ３０４はゲートがＬレベルであるため、ＯＦＦ状態になっている。Ｎｃｈトランジスタ３０３がＯＮ状態であると、Ｐｃｈトランジスタ３０６のゲートにはＧＮＤレベルが印加されるので、Ｐｃｈトランジスタ３０６はＯＮ状態に設定される。Ｐｃｈトランジスタ３０６がＯＮ状態であると、Ｐｃｈトランジスタ３０６のドレイン電圧がソース電位である高電圧電源電位まで上昇し、それをゲートに受けるＰｃｈトランジスタ３０５はＯＦＦ状態になる。また、インバータ３０７への入力電圧はＰｃｈトランジスタ３０６のドレインであるので、Ｈレベルと認識され、インバータ３０８への入力電圧はＬレベルとなり、レベルシフト回路の最終出力Ｙは、入力端子Ａと同位相のＨレベルに設定される。この時、高電圧電源からＧＮＤへの経路における、Ｐｃｈトランジスタ３０５、およびＮｃｈトランジスタ３０４はＯＦＦしており、該両トランジスタには電流は流れない。
【０００５】
入力端子Ａの信号がＬレベルに変化した時は、Ｎｃｈトランジスタ３０３およびＮｃｈトランジスタ３０４の状態が、入力端子Ａの信号がＨレベルの場合と逆、すなわち、Ｎｃｈトランジスタ３０３はＯＦＦ状態、Ｎｃｈトランジスタ３０４はＯＮ状態となり、これを受けてＰｃｈトランジスタ３０５およびＰｃｈトランジスタ３０６の状態も、入力端子Ａの信号がＨレベルの場合と逆、すなわち、Ｐｃｈトランジスタ３０５はＯＮ状態、Ｐｃｈトランジスタ３０６はＯＦＦ状態となる。よって、インバータ３０７への入力電圧はＮｃｈトランジスタ３０４のドレインであるので、Ｌレベルと認識され、インバータ３０８への入力電圧はＨレベルとなり、レベルシフト回路の最終出力Ｙは、入力端子Ａと同位相のＬレベルとなる。この時、高電圧電源からＧＮＤへの経路における、Ｐｃｈトランジスタ３０６、およびＮｃｈトランジスタ３０３はＯＦＦしており、該両トランジスタには電流は流れない。
【０００６】
また、図４に従来の別の形態のレベルシフト回路を示す。図４は、高電圧電源で動作する回路からの入力を、低電圧電源で動作する回路へ出力する、振幅レベルダウン型のレベルシフタ回路である。図４において、入力端子Ａから入力される高電圧電源で動作する回路からの信号は、高電圧電源で動作するインバータ４０１を介して、低電圧電源で動作する高耐圧のトランジスタからなるインバータ４０２に入力される。インバータ４０２の出力は低電圧電源で動作するインバータ４０３，およびインバータ４０４を介してレベルシフタ回路の出力Ｙとなる。
【０００７】
以上のように構成されたレベルシフタ回路について、以下にその動作を説明する。動作例として、入力端子ＡにＨレベルの信号が入力されている場合を考える。
この時、インバータ４０１の出力はＬレベルとなり、これを入力に受けるインバータ４０２は、高電圧電源と低電圧電源ともに同一レベルをＬレベルと認識するため、正しくＬレベルが入力されていると認識し、その電源電圧である低電圧電源におけるＨレベルを出力する。さらに、この電圧レベルが変換されたＨレベル信号は、インバータ４０３，およびインバータ４０４を介してレベルシフタ回路の最終出力Ｙより、入力端子Ａと同位相のＨレベル信号として出力される。
【０００８】
入力端子Ａの信号がＬレベルに変化した時は、インバータ４０１の出力が高電圧電源におけるＨレベルになる。これを入力に受けるインバータ４０２は、低電圧電源で動作しているが、入力されるＨレベルが自身の電源電圧より高い電位であるため、やはりＨレベルと認識し正しくＬレベルを出力する。さらにこのＬレベル信号は、インバータ４０３，およびインバータ４０４を介してレベルシフタ回路の最終出力Ｙより、入力端子Ａと同位相のＬレベル信号として出力される。
【０００９】
以上のような動作により、低電圧電源の信号を高電圧電源の信号に、あるいは、高電圧電源の信号を低電圧電源の信号に、レベル変換することが出来る。また、電流が流れるのは、信号が変化する時のみであり、このため、その消費電力は通常のＣＭＯＳ回路での消費電力と何ら変わらない。
【００１０】
【特許文献１】
特開２００１−３６３９８号公報
【００１１】
【発明が解決しようとする課題】
しかし、図３に示す従来のレベルシフタ回路では、低電圧電源が遮断された時のように低電圧電源で動作する回路からの出力が不定になった場合、Ｎｃｈトランジスタ３０３，Ｎｃｈトランジスタ３０４の状態が不定となり、これらのドレイン電位をゲートに受けるＰｃｈトランジスタ３０５，３０６の状態も不定となるため、Ｎｃｈトランジスタ３０３→Ｐｃｈトランジスタ３０５、もしくはＮｃｈトランジスタ３０４→Ｐｃｈトランジスタ３０６の経路で貫通電流が流れてしまい、更なる低消費電力化を狙った電源遮断を実現することはできなかった。
【００１２】
また、図４に示す従来のレベルシフタ回路では、低電圧電源を遮断した場合、インバータ４０２の電源が遮断されているにもかかわらず、インバータ４０１の電圧レベルがＨレベルにもＬレベルにもなり得るため、電源供給されていないインバータ４０２に異常なストレスがかかり、信頼性上の不具合、具体的にはインバータ４０２の特性変動を引き起こすという可能性があった。
【００１３】
本発明は、上記のような問題点を解消するためになされたもので、低電圧電源の遮断時における貫通電流の発生や、回路の特性変動等の不具合を防ぐことができるレベルシフタ回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明（請求項１）にかかるレベルシフタ回路は、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えたことを特徴とするものである。
【００１５】
また本発明（請求項２）にかかるレベルシフタ回路は、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、高電圧電源で動作する回路の信号振幅を、低電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記高電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記入力回路部が出力する信号を受け、該信号に応じた信号を前記低電圧電源で動作する回路への出力信号を出力する出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部からの信号を固定するスイッチ回路と、を備えたことを特徴とするものである。
【００１６】
【発明の実施の形態】
本発明の実施の形態によるレベルシフタ回路について図面を参照しながら具体的に説明する。
【００１７】
実施の形態１．
図１は、本発明の実施の形態１によるレベルシフタ回路の構成を示す回路図である。
図１において、入力端子Ａから入力される、低電圧電源で動作する回路からの信号は、入力回路部１５０を構成する、低電圧電源で動作するインバータ１０１，１０２によって逆位相・同位相の２つの信号に変換される。インバータ１０２の出力は、電源遮断制御を行う入力信号Ｃをゲートに受けるＮｃｈトランジスタ１１０と、高電圧電源で動作するインバータ１１６によって生成される入力信号Ｃの逆位相の信号をゲートに受けるＰｃｈトランジスタ１０９と、からなるアナログスイッチ１６１を介して、入力信号Ｃの逆位相の信号がゲートに接続され、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１１３のドレインに接続されるとともに、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１０３のゲートに接続される。インバータ１０１によって逆位相に変換された信号は、入力信号Ｃをゲートに受けるＮｃｈトランジスタ１１２と、インバータ１１６によって生成される入力信号Ｃの逆位相の信号をゲートに受けるＰｃｈトランジスタ１１１と、からなるアナログスイッチ１６２を介して、入力信号Ｃの逆位相の信号がゲートに接続され、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１１４のドレインに接続されるとともに、ソースがＧＮＤレベルに接続されたＮｃｈトランジスタ１０４のゲートに接続される。
【００１８】
また、Ｎｃｈトランジスタ１０３のドレインは、インバータ１１６によって生成される入力信号Ｃの逆位相の信号がゲートに接続され、ソースが高電圧電源に接続されたＰｃｈトランジスタ１１５のドレインがソースに接続されたＰｃｈトランジスタ１０５のドレインに接続されるとともに、Ｐｃｈトランジスタ１１５のドレインがソースに接続されたＰｃｈトランジスタ１０６のゲートに接続される。Ｎｃｈトランジスタ１０４のドレインは、Ｐｃｈトランジスタ１０５のゲートに接続されるとともに、Ｐｃｈトランジスタ１０６のドレインに接続され、高電圧電源で動作するインバータ１０７、１０８を介して、レベルシフタ回路の出力端子Ｙから出力される。
【００１９】
また、インバータ１０７の出力は、高電圧電源で動作するインバータ１１７を介してインバータ１０７の入力に戻されることにより、ラッチ回路Ｌを構成している。Ｎｃｈトランジスタ１０３，１０４、Ｐｃｈトランジスタ１０５、１０６、及びインバータ１０７，１０８，１１７により、出力回路部１４０が構成される。
【００２０】
以下、このように構成された本実施の形態１によるレベルシフタ回路の動作について説明する。動作例として、入力端子ＡにＨレベル、電源遮断制御入力端子ＣにＨレベルが設定されているとする。この時、第１のスイッチ回路を構成するアナログスイッチ１６１，１６２の、それぞれ形成するＰｃｈトランジスタ１０９，およびＰｃｈトランジスタ１１１は、それらのゲートに、入力信号Ｃがインバータ１１６により逆位相とされた、Ｌレベルの信号が入力されるため、ＯＮ状態に設定される。また、アナログスイッチ１６１，１６２を、それぞれ形成するＮｃｈトランジスタ１１０、およびＮｃｈトランジスタ１１２は、それらのゲートに、入力信号Ｃと同じＨレベルの信号が入力されるため、ＯＮ状態に設定される。よって、Ｎｃｈトランジスタ１０３はそのゲートがＨレベルとなり、ＯＮ状態に、逆にＮｃｈトランジスタ１０４はそのゲートがＬレベルとなり、ＯＦＦ状態に設定される。
【００２１】
Ｎｃｈトランジスタ１０３、１０４のゲートに接続されているＮｃｈトランジスタ１１３、１１４は、電源遮断制御入力端子Ｃから入力されるＨレベルの信号がインバータ１１６により逆位相とされた、Ｌレベルをゲートに受けるので、これらのＮｃｈトランジスタ１１３，１１４は、ＯＦＦ状態に設定され、上記電源遮断制御入力端子Ｃから入力される信号がＨレベルである間は、本回路の動作に影響を及ぼさない。また、Ｐｃｈトランジスタ１１５は、入力端子Ｃの逆位相であるＬレベルをゲートに受けるので、ＯＮ状態に設定される。したがって、上記電源遮断制御入力端子Ｃから入力される信号がＨレベルである、この状態では、本回路は従来のレベルシフタ回路と全く同一の動作をする。
【００２２】
上記電源遮断制御入力端子の信号ＣがＬレベルに変化した場合、Ｐｃｈトランジスタ１０９，１１１、及びＮｃｈトランジスタ１１０，１１２のゲート電圧が反転するため、アナログスイッチ１６１，１６２はＯＦＦ状態に設定され、かつ、Ｎｃｈトランジスタ１１３，１１４は、それらのゲートに入力信号Ｃの逆位相であるＨレベルが印加されることにより、ＯＮ状態となり、これによりＮｃｈトランジスタ１０３，１０４は、それらのゲートにＬレベルが印加され、共にＯＦＦ状態となる。また、入力信号Ｃの逆位相であるＨレベルをゲートに受けるＰｃｈトランジスタ１１５は、ＯＦＦ状態に設定されるため、Ｐｃｈトランジスタ１０５，１０６のソースが高電圧電源から切り離され、インバータ１０７の入力は、インバータ１１７により入力信号Ｃを切り替える直前の値に保持される。
【００２３】
このように、本実施の形態１によるレベルシフタ回路では、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えた構成とし、低電圧電源を遮断したときには、従来かかる時に不定となっていた入力回路部１５０の出力を、外部からの制御信号Ｃに応じて第１のスイッチ回路１６１，１６２で出力回路部１４０から切り離し、かつ、トランジスタ１１３，１１４によって出力回路部１４０に入力される電位を固定するとともに、第２のスイッチ回路１１５によって出力回路部１４０への電源供給を、同じく上記制御信号Ｃに応じて停止することにより、低電圧電源を遮断した際のＮｃｈトランジスタ１０３，１０４、およびＰｃｈトランジスタ１０５，１０６での貫通電流の発生を防ぐことができる。また、出力回路部１４０にインバータ１０７，１１７からなるラッチ回路を設けることにより、レベルシフタ回路からの出力を低電圧電源を遮断する直前の値に保持することができる。
【００２４】
実施の形態２．
次に、実施の形態２について、図面を参照しながら説明する。
図２は、本実施の形態２によるレベルシフト回路の構成を示す回路図である。
【００２５】
図２において、２０１は、入力端子Ａから入力される、高電圧電源で動作する回路からの信号を、一方の入力で受け、電源遮断制御を行う入力信号Ｃを高電圧電源で動作するインバータ２０５を介して他方の入力で受ける２入力ＮＯＲ回路である。ＮＯＲ回路２０１の出力は、低電圧電源で動作する高耐圧のトランジスタからなるインバータ２０２に入力され、さらに、低電圧電源で動作するインバータ２０３，２０４を介してレベルシフタ回路の出力Ｙとなる。
【００２６】
以下、このように構成された本実施の形態２によるレベルシフタ回路の動作について説明する。動作例として、入力端子ＡにＨレベル、電源遮断制御入力端子ＣにＨレベルが設定されているとする。この時、ＮＯＲ回路２０１において、入力端子Ｃの逆位相であるＬレベルを一方の入力に受けるため、動作上は単なるインバータと同様であり、従来のレベルシフタ回路と全く同一の動作をする。
【００２７】
入力信号ＣがＬレベルに変化した場合、インバータ２０５を介してＮＯＲ回路２０１に入力される信号がＨレベルに変化する為、ＮＯＲ回路２０１の出力はＬレベルに固定され、インバータ２０２に入力される。
【００２８】
このように、本実施の形態２によるレベルシフタ回路においては、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、高電圧電源で動作する回路の信号振幅を、低電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記高電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記入力回路部が出力する信号を受け、該信号に応じた信号を前記低電圧電源で動作する回路への出力信号を出力する出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部からの信号を固定するスイッチ回路と、を備えた構成とし、外部からの制御信号Ｃに応じて、スイッチ回路であるＮＯＲ回路２０１によって高電圧電源で動作する回路からの出力をＬレベルに確定させるようにしたから、低電圧電源を遮断した場合に電源遮断されているトランジスタにはＬレベルしか入力されず、従来発生する可能性があった低電圧電源で動作する高耐圧のトランジスタからなるインバータの特性変動といった信頼性上の問題の発生を防止することができる。
【００２９】
【発明の効果】
以上のように、本発明（請求項１）にかかるレベルシフタ回路によれば、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、低電圧電源で動作する回路の信号振幅を、高電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記低電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記高電圧電源で動作する回路への出力信号を保持するラッチ回路を含む出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部から前記出力回路部への信号の出力を停止させる第１のスイッチ回路と、外部から与えられる制御信号に応じて、前記ラッチ回路を除く出力回路部への電源の供給を停止させる第２のスイッチ回路と、を備えた構成としたので、低電圧電源を遮断した際に不定となる入力信号に起因する貫通電流を阻止することができ、かつ電源遮断する直前の出力状態を保持することを可能とでき、外部の回路構成に依らず電源遮断による更なる低消費電力を実現することができる効果がある。
【００３０】
また本発明（請求項２）にかかるレベルシフタ回路によれば、電位の異なる複数の電源によって動作する半導体集積回路内に設けられ、高電圧電源で動作する回路の信号振幅を、低電圧電源で動作する回路の信号振幅に変換するレベルシフタ回路において、前記高電圧電源で動作する回路からの入力信号を受ける入力回路部と、前記入力回路部が出力する信号を受け、該信号に応じた信号を前記低電圧電源で動作する回路への出力信号を出力する出力回路部と、外部から与えられる制御信号に応じて、前記入力回路部からの信号を固定するスイッチ回路と、を備えた構成としたので、低電圧電源を遮断した際に信頼性上問題となる過剰ストレス状態を阻止することができ、外部の回路構成に依らず、電源遮断による更なる低消費電力を実現することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるレベルシフタ回路の構成を示す回路図。
【図２】本発明の実施の形態２によるレベルシフタ回路の構成を示す回路図。
【図３】従来のレベルシフタ回路の一例を示す回路図。
【図４】従来のレベルシフタ回路の他の例を示す回路図。
【符号の説明】
Ａ　低電圧電源で動作する回路からの信号
Ｃ　電源遮断時にＬレベルに設定する信号
Ｙ　レベルシフタ回路出力
１０１，１０２　低電圧電源で動作するインバータ
１０３，１０４，１１０，１１２，１１３，１１４　Ｎｃｈトランジスタ
１０５，１０６，１０９，１１１，１１５　Ｐｃｈトランジスタ
１０７，１０８，１１６，１１７　高電圧電源で動作するインバータ
２０１　高電圧電源で動作する２入力ＮＯＲ回路
２０２　低電圧電源で動作する高耐圧トランジスタを使用したインバータ
２０３，２０４　低電圧電源で動作するインバータ
３０１，３０２　低電圧電源で動作するインバータ
３０３，３０４　Ｎｃｈトランジスタ
３０５，３０６　Ｐｃｈトランジスタ
３０７，３０８　高電圧電源で動作するインバータ
４０１　高電圧電源で動作するインバータ
４０２　低電圧電源で動作する高耐圧トランジスタを使用したインバータ
４０３，４０４　低電圧電源で動作するインバータ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a level shifter circuit, and in particular, converts a signal amplitude in a semiconductor integrated circuit in which circuits operated by a plurality of power supplies having different potentials are integrated into one to realize signal transmission between circuits operated at different voltages. And a level shifter circuit.
[0002]
[Prior art]
In recent LSI design, power consumption is reduced by dividing a semiconductor integrated circuit into a circuit operating on a low-voltage power supply and a circuit operating on a high-voltage power supply, and operating a logic circuit that occupies most of the circuit at a low voltage. The input / output interface circuit uses a circuit that operates on a high-voltage power supply in order to achieve the same level of voltage with external circuits. In such a semiconductor integrated circuit, a circuit for converting a signal amplitude is necessary to transmit a signal between circuits operating at different voltages. To realize this, a level shifter circuit is mounted to reduce the power consumption of the semiconductor integrated circuit. It is designed to greatly contribute to electric power.
[0003]
Hereinafter, a conventional level shifter circuit will be described.
FIG. 3 shows an example of a conventional level shifter circuit (for example, see Patent Document 1). The level shifter circuit illustrated in FIG. 3 is an amplitude level-up type level shifter circuit that outputs an input from a circuit that operates on a low-voltage power supply to a circuit that operates on a high-voltage power supply. In FIG. 3, a signal input from an input terminal A from a circuit operated by a low-voltage power supply is converted into two signals having opposite phases and the same phase by inverters 301 and 302 operated by the low-voltage power supply. The output of inverter 302 is received at the gate of Nch transistor 303 whose source is connected to GND level, and the output of inverter 301 is received at the gate of Nch transistor 304 whose source is connected to GND level. The drain of the Nch transistor 303 has its source connected to the drain of the Pch transistor 305 connected to the high voltage power supply, and has its source connected to the gate of the Pch transistor 306 connected to the high voltage power supply. Further, the drain of the Nch transistor 304 is connected to the drain of the Pch transistor 306, and is also connected to the gate of the Pch transistor 305 and the input of the inverter 307 that operates on a high voltage power supply. The inverter 308 operated by the high voltage power supply receives the output of the inverter 307 as an input, and the output is the output Y of the level shifter circuit.
[0004]
The operation of the level shifter circuit configured as described above will be described below. As an operation example, consider a case where an H-level signal is input to the input terminal A.
At this time, the Nch transistor 303 is ON because the gate is at the H level, and conversely, the Nch transistor 304 is OFF because the gate is at the L level. When the Nch transistor 303 is in the ON state, a GND level is applied to the gate of the Pch transistor 306, so that the Pch transistor 306 is set to the ON state. When the Pch transistor 306 is in the ON state, the drain voltage of the Pch transistor 306 rises to the high voltage power supply potential which is the source potential, and the Pch transistor 305 receiving the gate at the gate is turned off. Further, since the input voltage to the inverter 307 is the drain of the Pch transistor 306, it is recognized as H level, the input voltage to the inverter 308 becomes L level, and the final output Y of the level shift circuit is in phase with the input terminal A. H level is set. At this time, the Pch transistor 305 and the Nch transistor 304 in the path from the high voltage power supply to GND are OFF, and no current flows through both transistors.
[0005]
When the signal at the input terminal A changes to the L level, the states of the Nch transistors 303 and 304 are opposite to those when the signal at the input terminal A is at the H level, that is, the Nch transistor 303 is in the OFF state and the Nch transistor 304 Is turned on, and accordingly, the states of the Pch transistor 305 and the Pch transistor 306 are also opposite to the case where the signal of the input terminal A is at the H level, that is, the Pch transistor 305 is turned on and the Pch transistor 306 is turned off. . Therefore, since the input voltage to the inverter 307 is the drain of the Nch transistor 304, it is recognized as L level, the input voltage to the inverter 308 becomes H level, and the final output Y of the level shift circuit is in phase with the input terminal A. L level. At this time, the Pch transistor 306 and the Nch transistor 303 in the path from the high voltage power supply to GND are off, and no current flows through both transistors.
[0006]
FIG. 4 shows another conventional level shift circuit. FIG. 4 shows an amplitude level down type level shifter circuit which outputs an input from a circuit operated by a high voltage power supply to a circuit operated by a low voltage power supply. In FIG. 4, a signal input from an input terminal A from a circuit operating on a high-voltage power supply is supplied to an inverter 402 including a high-voltage transistor operating on a low-voltage power supply via an inverter 401 operating on a high-voltage power supply. Is entered. The output of the inverter 402 becomes the output Y of the level shifter circuit via the inverter 403 and the inverter 404 operating on the low voltage power supply.
[0007]
The operation of the level shifter circuit configured as described above will be described below. As an operation example, consider a case where an H-level signal is input to the input terminal A.
At this time, the output of the inverter 401 is at the L level, and the inverter 402 receiving the input recognizes the same level as the L level for both the high voltage power supply and the low voltage power supply, and thus recognizes that the L level is correctly input. , The H level of the low voltage power supply which is the power supply voltage is output. Further, the H level signal whose voltage level has been converted is output from the final output Y of the level shifter circuit via an inverter 403 and an inverter 404 as an H level signal having the same phase as that of the input terminal A.
[0008]
When the signal at the input terminal A changes to L level, the output of the inverter 401 goes to H level in the high voltage power supply. The inverter 402 receiving this input operates on a low-voltage power supply. However, since the input H level is higher than its own power supply voltage, the inverter 402 also recognizes it as the H level and outputs the L level correctly. Further, this L-level signal is output from the final output Y of the level shifter circuit via the inverter 403 and the inverter 404 as an L-level signal having the same phase as that of the input terminal A.
[0009]
With the above operation, the level of the signal of the low-voltage power supply can be converted into the signal of the high-voltage power supply, or the signal of the high-voltage power supply can be converted into the signal of the low-voltage power supply. Further, the current flows only when the signal changes, so that the power consumption is no different from the power consumption in a normal CMOS circuit.
[0010]
[Patent Document 1]
JP 2001-36398 A
[Problems to be solved by the invention]
However, in the conventional level shifter circuit shown in FIG. 3, when the output from the circuit operating with the low-voltage power supply becomes unstable, such as when the low-voltage power supply is cut off, the states of the Nch transistors 303 and 304 are changed. Since the states of the Pch transistors 305 and 306 receiving these drain potentials at the gates are also undefined, a through current flows through the path of the Nch transistor 303 → Pch transistor 305 or the Nch transistor 304 → Pch transistor 306, It was not possible to achieve power cut-off aiming at further lower power consumption.
[0012]
Further, in the conventional level shifter circuit shown in FIG. 4, when the low-voltage power supply is cut off, the voltage level of the inverter 401 can be H level or L level even though the power supply of the inverter 402 is cut off. Therefore, an abnormal stress is applied to the inverter 402 to which power is not supplied, and there is a possibility that a defect in reliability, specifically, a change in characteristics of the inverter 402 is caused.
[0013]
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a level shifter circuit capable of preventing problems such as generation of a through current when a low-voltage power supply is shut off and fluctuations in circuit characteristics. The purpose is to:
[0014]
[Means for Solving the Problems]
In order to solve the above problem, a level shifter circuit according to the present invention (claim 1) is provided in a semiconductor integrated circuit operated by a plurality of power supplies having different potentials, and adjusts a signal amplitude of a circuit operated by a low voltage power supply. In a level shifter circuit for converting into a signal amplitude of a circuit operated by a high-voltage power supply, an input circuit section receiving an input signal from the circuit operated by the low-voltage power supply and holding an output signal to a circuit operated by the high-voltage power supply An output circuit unit including a latch circuit to perform the operation, a first switch circuit for stopping output of a signal from the input circuit unit to the output circuit unit in response to an externally applied control signal, and an externally applied control signal And a second switch circuit for stopping supply of power to the output circuit unit except for the latch circuit.
[0015]
Further, a level shifter circuit according to the present invention (claim 2) is provided in a semiconductor integrated circuit that operates with a plurality of power supplies having different potentials, and adjusts the signal amplitude of a circuit that operates on a high-voltage power supply with a low-voltage power supply. A level shifter circuit for converting the signal amplitude into a signal amplitude, an input circuit section receiving an input signal from a circuit operated by the high voltage power supply, a signal received by the input circuit section, and a signal corresponding to the signal being converted to a low voltage. An output circuit for outputting an output signal to a circuit operated by a power supply; and a switch circuit for fixing a signal from the input circuit in response to an externally applied control signal. It is.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
A level shifter circuit according to an embodiment of the present invention will be specifically described with reference to the drawings.
[0017]
Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a configuration of the level shifter circuit according to the first embodiment of the present invention.
In FIG. 1, a signal input from an input terminal A from a circuit operating on a low-voltage power supply is supplied to inverters 101 and 102 operating on the low-voltage power supply, which constitute the input circuit unit 150, to output two signals having opposite phases and the same phase. Is converted into two signals. The output of the inverter 102 includes an Nch transistor 110 receiving at its gate an input signal C for performing power supply cutoff control, and a Pch transistor 109 receiving at its gate a signal having the opposite phase of the input signal C generated by the inverter 116 operating at a high voltage power supply. And a signal having the opposite phase to the input signal C is connected to the gate, the source is connected to the drain of the Nch transistor 113 connected to the GND level, and the source is connected to the GND level via the analog switch 161. Connected to the gate of the Nch transistor 103. The signal converted to the opposite phase by the inverter 101 is an analog consisting of an Nch transistor 112 receiving the input signal C at the gate and a Pch transistor 111 receiving the signal of the opposite phase of the input signal C generated by the inverter 116 at the gate. Through the switch 162, a signal having an opposite phase to the input signal C is connected to the gate, the source is connected to the drain of the Nch transistor 114 whose source is connected to the GND level, and the Nch transistor 104 whose source is connected to the GND level. Connected to the gate.
[0018]
The drain of the Nch transistor 103 has a gate connected to a signal having a phase opposite to that of the input signal C generated by the inverter 116, a source connected to a high-voltage power supply, and a drain connected to a Pch transistor 115 connected to a high-voltage power supply. The drain of the Pch transistor 115 is connected to the gate of the Pch transistor 106 connected to the source while being connected to the drain of the transistor 105. The drain of the Nch transistor 104 is connected to the gate of the Pch transistor 105 and connected to the drain of the Pch transistor 106. The drain of the Nch transistor 104 is output from the output terminal Y of the level shifter circuit via the inverters 107 and 108 operated by a high voltage power supply. You.
[0019]
The output of the inverter 107 is returned to the input of the inverter 107 via the inverter 117 operated by a high-voltage power supply, thereby forming the latch circuit L. An output circuit unit 140 is configured by the Nch transistors 103 and 104, the Pch transistors 105 and 106, and the inverters 107, 108, and 117.
[0020]
Hereinafter, the operation of the level shifter circuit according to the first embodiment thus configured will be described. As an operation example, it is assumed that the H level is set to the input terminal A and the H level is set to the power cutoff control input terminal C. At this time, the Pch transistor 109 and the Pch transistor 111 of the analog switches 161 and 162 forming the first switch circuit have their gates whose input signal C is inverted by the inverter 116 at L level. Since a level signal is input, it is set to the ON state. Further, the N-channel transistor 110 and the N-channel transistor 112 forming the analog switches 161 and 162, respectively, are set to the ON state because the same H-level signal as the input signal C is input to their gates. Therefore, the gate of the Nch transistor 103 is set to the H level and turned on, and conversely, the gate of the Nch transistor 104 is set to the L level and set to the OFF state.
[0021]
The N-channel transistors 113 and 114 connected to the gates of the N-channel transistors 103 and 104 receive at their gates an L-level signal whose H-level signal input from the power cutoff control input terminal C is inverted by the inverter 116. The Nch transistors 113 and 114 are set to the OFF state, and do not affect the operation of this circuit while the signal input from the power cutoff control input terminal C is at the H level. Further, the Pch transistor 115 is set to the ON state because the gate receives the L level, which is the opposite phase of the input terminal C, at the gate. Therefore, the signal inputted from the power cutoff control input terminal C is at the H level. In this state, this circuit operates exactly the same as the conventional level shifter circuit.
[0022]
When the signal C at the power cutoff control input terminal changes to the L level, the gate voltages of the Pch transistors 109 and 111 and the Nch transistors 110 and 112 are inverted, so that the analog switches 161 and 162 are set to the OFF state, and , Nch transistors 113 and 114 are turned on when H level, which is the opposite phase of input signal C, is applied to their gates, whereby Nch transistors 103 and 104 apply L level to their gates. And both are turned off. Further, the Pch transistor 115 receiving the H level which is the opposite phase of the input signal C to the gate is set to the OFF state, so that the sources of the Pch transistors 105 and 106 are disconnected from the high voltage power supply, and the input of the inverter 107 is The input signal C is held at the value immediately before the input signal C is switched by the inverter 117.
[0023]
As described above, in the level shifter circuit according to the first embodiment, the signal amplitude of the circuit that operates on the low-voltage power supply and is provided in the semiconductor integrated circuit that operates on the plurality of power supplies having different potentials is controlled by the high-voltage power supply. A level shifter circuit for converting the signal amplitude into an output signal, comprising: an input circuit section receiving an input signal from a circuit operated by the low-voltage power supply; and an latch circuit holding an output signal to the circuit operated by the high-voltage power supply. Unit, a first switch circuit for stopping output of a signal from the input circuit unit to the output circuit unit according to a control signal given from outside, and the latch circuit according to a control signal given from outside And a second switch circuit for stopping the supply of power to the output circuit section except for the case where the low-voltage power supply is interrupted. The output of the input circuit unit 150 is disconnected from the output circuit unit 140 by the first switch circuits 161 and 162 according to the control signal C from the outside, and is input to the output circuit unit 140 by the transistors 113 and 114. The potential supplied to the Nch transistor 103 when the low-voltage power supply is cut off is fixed by stopping the power supply to the output circuit unit 140 by the second switch circuit 115 in accordance with the control signal C. It is possible to prevent a through current from occurring in the transistor 104 and the Pch transistors 105 and 106. Further, by providing a latch circuit including the inverters 107 and 117 in the output circuit section 140, the output from the level shifter circuit can be held at the value immediately before the low-voltage power supply is cut off.
[0024]
Embodiment 2 FIG.
Next, a second embodiment will be described with reference to the drawings.
FIG. 2 is a circuit diagram showing a configuration of the level shift circuit according to the second embodiment.
[0025]
In FIG. 2, reference numeral 201 denotes an inverter 205 which receives a signal input from an input terminal A from a circuit operating on a high-voltage power supply at one input, and receives an input signal C for performing power-off control on the high-voltage power supply. Is a two-input NOR circuit which receives the other input through the NOR circuit. The output of the NOR circuit 201 is input to an inverter 202 composed of a high-voltage transistor that operates on a low-voltage power supply, and further becomes an output Y of a level shifter circuit via inverters 203 and 204 that operate on a low-voltage power supply.
[0026]
Hereinafter, the operation of the thus configured level shifter circuit according to the second embodiment will be described. As an operation example, it is assumed that the H level is set to the input terminal A and the H level is set to the power cutoff control input terminal C. At this time, since the NOR circuit 201 receives the L level, which is the opposite phase of the input terminal C, at one input, the operation is the same as that of a mere inverter, and performs exactly the same operation as the conventional level shifter circuit.
[0027]
When the input signal C changes to L level, the signal input to the NOR circuit 201 via the inverter 205 changes to H level, so that the output of the NOR circuit 201 is fixed to L level and input to the inverter 202. .
[0028]
As described above, in the level shifter circuit according to the second embodiment, the signal amplitude of a circuit that operates on a high-voltage power supply and is provided in a semiconductor integrated circuit that operates on a plurality of power supplies having different potentials operates on a low-voltage power supply. In a level shifter circuit that converts the signal into a signal amplitude of a circuit, an input circuit unit that receives an input signal from a circuit that operates on the high voltage power supply, a signal that is output from the input circuit unit, and a signal corresponding to the signal is output to the low level. A configuration including an output circuit unit that outputs an output signal to a circuit that operates on a voltage power supply, and a switch circuit that fixes a signal from the input circuit unit in accordance with a control signal given from the outside; In response to the control signal C, the output from the circuit operating on the high-voltage power supply is fixed to the L level by the NOR circuit 201 as a switch circuit. When the voltage power supply is cut off, only the L level is input to the transistor whose power supply is cut off, which may cause a change in characteristics of an inverter composed of a high voltage transistor operating on a low voltage power supply, which may possibly occur in the past. Can be prevented from occurring.
[0029]
【The invention's effect】
As described above, according to the level shifter circuit of the present invention (claim 1), the signal amplitude of a circuit that is provided in a semiconductor integrated circuit that operates with a plurality of power supplies having different potentials and operates with a low-voltage power supply has a high amplitude. In a level shifter circuit for converting into a signal amplitude of a circuit operated by a voltage power supply, an input circuit portion receiving an input signal from the circuit operated by the low voltage power supply and an output signal to a circuit operated by the high voltage power supply are held. An output circuit unit including a latch circuit, a first switch circuit for stopping output of a signal from the input circuit unit to the output circuit unit in response to a control signal supplied from the outside, and a control signal supplied from the outside. And a second switch circuit for stopping the supply of power to the output circuit section except for the latch circuit. It is possible to prevent a shoot-through current caused by an input signal, and to maintain an output state immediately before power-off, thereby realizing further lower power consumption by power-off regardless of an external circuit configuration. There are effects that can be.
[0030]
Further, according to the level shifter circuit of the present invention (claim 2), the signal amplitude of a circuit operated by a high voltage power supply provided in a semiconductor integrated circuit operated by a plurality of power supplies having different potentials is operated by a low voltage power supply. A level shifter circuit that converts an input signal from a circuit that operates with the high-voltage power supply, a signal that receives an output signal from the input circuit unit, and converts a signal corresponding to the signal into a signal corresponding to the signal. The output circuit unit that outputs an output signal to a circuit that operates on a low-voltage power supply, and a switch circuit that fixes a signal from the input circuit unit according to a control signal given from the outside, are provided. In addition, it is possible to prevent an overstress state, which is a problem in reliability when the low-voltage power supply is cut off, and realize further lower power consumption by shutting down the power supply regardless of an external circuit configuration. There is an effect that can be.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a level shifter circuit according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a level shifter circuit according to a second embodiment of the present invention.
FIG. 3 is a circuit diagram showing an example of a conventional level shifter circuit.
FIG. 4 is a circuit diagram showing another example of a conventional level shifter circuit.
[Explanation of symbols]
A signal from a circuit operating on a low voltage power supply C signal set to L level when power is cut off Y level shifter circuit output 101, 102 inverters 103, 104, 110, 112, 113, 114 operating on low voltage power supply Nch transistor 105, 106, 109, 111, 115 Pch transistors 107, 108, 116, 117 Inverter 201 operated by high voltage power supply 2-input NOR circuit 202 operated by high voltage power supply Inverter 203 using high voltage transistor operated by low voltage power supply 204 Inverters 301 and 302 operated by low voltage power supply Inverters 303 and 304 operated by low voltage power supply Nch transistors 305 and 306 Pch transistors 307 and 308 Inverters operated by high voltage power supply 401 Inverters operated by high voltage power supply 02 inverter which operates an inverter 403 and 404 at a low voltage power supply using a high withstand voltage transistors operating at low voltage power supply

Claims

In a level shifter circuit provided in a semiconductor integrated circuit operated by a plurality of power supplies having different potentials and converting a signal amplitude of a circuit operated by a low-voltage power supply into a signal amplitude of a circuit operated by a high-voltage power supply,
An input circuit unit that receives an input signal from a circuit that operates on the low-voltage power supply;
An output circuit unit including a latch circuit that holds an output signal to a circuit that operates on the high-voltage power supply;
A first switch circuit for stopping output of a signal from the input circuit unit to the output circuit unit according to a control signal given from the outside;
A second switch circuit for stopping supply of power to an output circuit unit excluding the latch circuit in accordance with a control signal given from the outside.
A level shifter circuit, characterized in that:

In a level shifter circuit provided in a semiconductor integrated circuit which operates with a plurality of power supplies having different potentials and converts a signal amplitude of a circuit which operates with a high-voltage power supply into a signal amplitude of a circuit which operates with a low-voltage power supply,
An input circuit unit that receives an input signal from a circuit that operates on the high-voltage power supply;
An output circuit unit that receives a signal output by the input circuit unit, and outputs an output signal to a circuit that operates on the low-voltage power supply, according to the signal;
A switch circuit for fixing a signal from the input circuit unit according to a control signal given from the outside,
A level shifter circuit, characterized in that: