【０００１】
【発明の属する技術分野】
本発明はマトリックス配線とスイッチング素子と、記憶素子を有する不揮発メモリ装置に関する。
【０００２】
【従来の技術】
近年、有機物半導体材料を用いた、電子デバイスの開発が広く行なわれており、発行素子である有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、有機半導体レーザー等の開発が報告されている。中でも、有機トランジスタの一種である、有機ＴＦＴは、ローコストでガラスや樹脂のような安価な基板上に集積回路を形成する技術として有望視されている。
【０００３】
有機トランジスタの構造に関し、ソース、ドレイン電極とゲート絶縁膜、ゲート電極を有する素子が提案されている（特許文献１乃至３）。
【０００４】
一方、有機トランジスタとともに、ガラスや樹脂のような安価な基板上に不揮発メモリ素子を構成できることが望まれるが、現状では、シリコン基板上に作製されるようなＦｌａｓｈメモリ、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に匹敵する機能を有するメモリ構造は得られていない。特開２００１−１８９４３１号公報に、有機物のインピーダンスを電圧により変動させることにより、１個のセルに多値記憶できる構成を開示しているが、ガラスや樹脂基板上に集積回路を形成し、所望のセルを選択することが出来るような構成は示されていない。
【０００５】
【特許文献１】
特開平０８−２２８０３４号公報
【特許文献２】
特開平０９−２３２５８９号公報
【特許文献３】
特開平１０−２７０７１２号公報
【０００６】
【発明が解決しようとする課題】
本発明は、従来の技術による構成が、ガラスや樹脂のような安価な基板上に所望のセルを選択できるような不揮発メモリ装置を形成することが困難であるという課題を解決しようとするものである。したがって、本発明の目的は、有機物を用いた素子構成することにより、ガラスや樹脂のような安価な基板上に集積回路を形成でき、所望のセルを選択することができるような不揮発メモリ装置を提供することにある。
【０００７】
【課題を解決するための手段】
よって本発明は、マトリックス配線とスイッチング素子と、記憶素子を有する不揮発メモリ装置であって、
前記記憶素子はインピーダンスが変化する記憶素子であり、前記スイッチング素子及び前記記憶素子とも有機物半導体あるいは有機物電気伝導体の少なくとも何れか一方を有することを提供する。
【０００８】
【発明の実施の形態】
本発明の不揮発メモリ装置は、記憶素子はインピーダンスが変化する記憶素子であり、スイッチング素子及び記憶素子が有機物の半導体あるいは有機物の電気伝導体の少なくとも何れか一方を有する。ここでは、メモリ素子における有機物電気伝導体が、読み出し動作電圧より大きな書き込み電圧を印加されることにより、読み出し動作電圧における前記有機物導電体のインピーダンスが変化する動作が基本となる。
【０００９】
特に、メモリ素子における有機物電気伝導体が、読み出し動作電流より大きな書き込み電圧を印加されることにより、読み出し動作電流における前記有機物導電体のインピーダンスが不可逆的に増大することがより好ましい。このことにより、一旦書き込まれた情報は、書き換え不可能となり、セキュリティー上好都合となるばかりでなく、ＥＥＰＲＯＭなどに比べ簡単な駆動方法を選択することが出来る。
【００１０】
スイッチング素子が、有機物半導体または有機物電気伝導体を含むトランジスタであることがより好ましい。このことにより、所望のメモリセルを選択することが出来る。トランジスタには、電界効果型、薄膜型、接合型などがあるが、いずれでも使用可能である。有機半導体とは、その有機物が持つバンドギャップの間にフェルミレベルがあるような物質で、半導体特性を持つ。有機物電気伝導体とは、その有機物が持つ導電帯付近にフェルミレベルがあるような物質で、主に金属的な電気伝導特性を持つ。
【００１１】
スイッチング素子が、有機物半導体または有機物電気伝導体を含むダイオードであっても良い。この場合、比較的単純なマトリックス構造を持ったメモリ装置を構成することが出来る。
【００１２】
ビット線、ワード線のほかに、接地線を設け、トランジスタの１端子がビット線の１つに接続され、トランジスタのさらに別の１端子がワード線の１つに接続され、トランジスタのさらに別の１端子がメモリ素子を介して接地線の１つに接続されることがより好ましい。
【００１３】
メモリ素子が、基板面内方向に離れた２つの電極の隙間をまたぐ構造を持っても良い。このことにより、メモリ素子を印刷等の手段で形成させることが出来る。
【００１４】
不揮発メモリ装置が、樹脂基板上に形成されることがより好ましい。このことにより、前記不揮発メモリ装置は、ＩＣカードまたはＩＣタグに利用することが可能である。このようなＩＣカードまたはＩＣタグは、定期券、身分証あるいは荷物配送にかかわる不揮発メモリ装置として、用いてもよいし、あるいはレーザービームプリンタや複写機といった電子写真方式の画像形成装置におけるカートリッジ（すなわち感光体ドラムあるいはトナーなどを収容するための手段）に取り付けられていてもよく、あるいはピエゾ方式あるいはバブルジェット（Ｒ）方式といったインクジェットプリンタのインクを収容するカートリッジに取り付けられていてもよい。その場合、さまざまな情報、あるいは大量の情報を製品出荷前乃至製品使用時に記憶することができるので好ましい。
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。
【００１６】
図１に示す本実施形態の不揮発メモリ装置の構成について説明する。
【００１７】
ビット線ＢＬ１〜ＢＬ４とこれに交差するワード線ＷＬ１〜ＷＬ４と、マトリックス状に配置された、有機物半導体を含むスイッチング素子として有機ＴＦＴ（薄膜トランジスタ）Ｔ１１〜Ｔ４４、記憶素子であるメモリ素子Ｒ１１〜Ｒ４４各１個からなる単位セルＣ１１〜Ｃ４４からなる１６ビットメモリ装置の構成を示す。各有機ＴＦＴ Ｔ１１〜Ｔ４４のゲート電極はワード線に、ドレイン電極はビット線に、ソース電極はメモリ素子Ｒ１１〜Ｒ４４の一方の端子に接続され、メモリ素子Ｒ１１〜Ｒ４４の他方の端子は接地される。
【００１８】
メモリ素子として注目すべき構造は、有機物電気伝導体からなる材料が、ギャップがある電極間に配置された構造である。配置には一例として液状の材料を電極間に塗布し乾燥させることを行うことができる。一例として、メモリ素子の特性を図２に示す。電極間に印加する電圧を０Ｖから５Ｖまで挿引するが、１回目と２回目で特性が大きく異なる。１回目の挿引では、印加電圧４Ｖ付近で電流量が大きく減少し高抵抗状態になり、２回目の挿引でもこの高抵抗状態が維持する。この抵抗の変化は不可逆的であり、一旦高抵抗状態になると、低抵抗状態に戻ることはない。読み出し動作電圧を３Ｖ程度とすると、メモリ素子の抵抗値は、高抵抗状態と低抵抗状態とで２桁程度異なることになる。つまりインピーダンスが不可逆的に増大する。
【００１９】
前記有機物電気伝導体の具体例としては、ポリチオフェン誘導体、ポリピロール誘導体、ポリアニリン誘導体、ポリパラフェニレンビニレン誘導体などが挙げられる。
【００２０】
次に、本メモリ装置の駆動方法について一例をあげて説明する。
【００２１】
まず、読み出し動作について説明する。各ＴＦＴは、ｐチャネル動作するとする。参照電圧として（図１における「Ｒｅｆ．」）、−２Ｖ（電源電圧３Ｖの２／３に相当）をセンスアンプに印加する。次に、Ｃ２３のセルの情報を読み出す動作を行なう。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−３Ｖを限度に、数μＡの定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３が低抵抗状態のときは、電流がＢＬ２→Ｔ２３→接地と流れ、ＢＬ２の電位は、接地電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より大きくなり、センスアンプＳＡ２は、「１」を出力する。一方、Ｒ２３が高抵抗のときは、ＢＬ２→Ｔ２３→接地と流れる電流はほとんどなくなり、ＢＬ２は電源電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より小さくなり、センスアンプＳＡ２は、「０」を出力する。
【００２２】
次に書き込み動作について説明する。Ｒ２３は初期状態として、低抵抗状態にあるとする。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−６Ｖを限度に、１０μＡ程度の定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３に５Ｖ以上の電圧が印加され、１０μＡの電流が流れる。このとき、Ｒ２３は高抵抗状態に不可逆的に変移する。この動作によって、Ｃ２３に情報が書き込まれたことになる。
【００２３】
（第１の実施形態）
次に、本実施形態の一例として、メモリ装置の試作工程について説明する。
【００２４】
図３乃至６は本実施形態に係るメモリ素子の作成工程を説明するための模式図である。
【００２５】
符号１は基板、２はコンタクト、３はメモリ素子電極、４は接地線、５はゲート電極、６はゲート絶縁膜、７はドレイン電極、８はソース電極、９は有機半導体層、１０は保護膜、１１はメモリ素子、１２は保護膜である。
【００２６】
まず、図３に示すように、エポキシ樹脂からなる基板１の両面（表裏面）に銅箔をエッチング加工したメモリ素子電極３および接地線４およびゲート電極５を形成し、スルーホールを銅めっきにて埋め込んだコンタクト２を形成した、基板部分を用意する。ここで、ゲート電極５は、ワード線に接続される。基板１の一方の面にメモリ素子電極３と接地線４が、他方の面にゲート電極５が設けられている。
【００２７】
次に、図４に示すように、ゲート絶縁膜６として、スパッタリング法により酸化アルミニウム薄膜を形成する。ゲート絶縁膜は、金属のマスクを通して、ゲート電極５を覆うように選択的に形成される。さらに、ドレイン電極７とソース電極８として、真空蒸着法により金薄膜を形成する。ゲート絶縁膜６と同様に、金属マスクにより選択的に形成される。このとき、ドレイン電極７はビット線に接続される。また、ソース電極８は、コンタクトホールと接続されることになる。
【００２８】
次に、図５に示すように、有機半導体層９として、ペンタセンを真空蒸着した。ゲート絶縁膜６と同様に、有機半導体層９は金属マスクにより、ソース電極８、ドレイン電極７にはさまれた領域と各電極の一部を含めて、即ち電極間を覆うように、選択的に形成される。次に、保護膜として１０として、ノボラック樹脂を塗布、硬化させた。
【００２９】
次に、図６に示すように、メモリ素子電極３と接地線４の空隙をまたぐように、具体的にはメモリ素子電極３と接地線の間とそれぞれの一部とに、有機物電気伝導体ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）を塗布乾燥し、メモリ素子１１を形成した。
【００３０】
また、図示していないが、前記ビット線は、センスアンプの１端子に接続され、他方の端子の参照電圧と比較し、前記ビット線電位が参照電圧より高い場合は、「１」（高電位：電源電圧に近い電圧）を出力し、前記ビット線電位が参照電圧より低い場合は、「０」（低電位：接地電圧に近い電圧）を出力する。
【００３１】
このようにして試作したメモリ装置について、読み出し動作−３Ｖ、書き込み動作−６Ｖを前提に駆動させる場合について説明する。
【００３２】
まず、読み出し動作について説明する。参照電圧として（図１における「Ｒｅｆ．」）、−２Ｖ（電源電圧２Ｖの２／３に相当）をセンスアンプに印加する。次に、Ｃ２３のセルの情報を読み出す動作を行なう。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−３Ｖを限度に、５μＡの定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３が低抵抗状態のときは、電流がＢＬ２→Ｔ２３→接地と流れ、ＢＬ２の電位は、接地電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より大きくなり、センスアンプＳＡ２は、「１」を出力する。一方、Ｒ２３が高抵抗のときは、ＢＬ２→Ｔ２３→接地と流れる電流はほとんどなくなり、ＢＬ２は電源電圧に近くなる。よって、ビット線ＢＬ２の電位は、参照電圧より小さくなり、センスアンプＳＡ２は、「０」を出力する。
【００３３】
次に書き込み動作について説明する。Ｒ２３は初期状態として、低抵抗状態にあるとする。ワード線ＷＬ３に−３Ｖを印加し、選択トランジスタＴ２３をＯＮ状態にする。次にビット線ＢＬ２に、−６Ｖを限度に、１０μＡの定電流を流す。このとき、Ｃ２３が選択され、Ｒ２３に５Ｖ以上の電圧が印加され、１０μＡの電流が流れる。このとき、Ｒ２３は高抵抗状態に不可逆的に変移する。この動作によって、Ｃ２３に情報が書き込まれたことになる。
【００３４】
本実施形態に係る不揮発メモリ装置はスイッチング素子として、ダイオードを用いることができる。また本実施形態に係る不揮発メモリ装置はスイッチング素子として、接合型トランジスタを用いることができる。
【００３５】
（第２の実施の形態）
本実施形態に係る不揮発メモリ装置はスイッチング素子として、ダイオードを用いることができる形態である。図７に本実施形態に係る構成の一例を示す。
【００３６】
本実施形態では第１の実施の形態と同様に、１つのセルがスイッチング素子とメモリ素子とを有している。第１の実施の形態においてセルはスイッチング素子としてトランジスタ素子を有しているのに対して、第２の実施の形態ではダイオード素子を有している。
【００３７】
図７に示すように本実施形態に係る不揮発メモリ装置はそのようなセルを行方向および列方向に複数有している（Ｃ１１乃至Ｃ４４）。ひとつのセルを例にあげれば、セルＣ１１はダイオードＤ１１とメモリ素子Ｍ１１とを有している。それぞれのメモリ素子は一方がそれぞれのセルのダイオードに接続されており、他方が共通して１つのワードラインＷＬに接続されている。ワードラインＷＬは複数ありそれぞれが複数のメモリ素子と列単位で接続されている。またダイオードの一端で、メモリ素子と接続していない側の一端は、共通して１つのラインＢＬに接続されている。ラインＢＬは複数あり、それぞれが複数のダイオードの一端と行単位に接続されている。
【００３８】
読み出し動作について説明する。例えばセルＣ２２を選択するとき、ＢＬ２に定電圧Ｖｃｃを印加し、抵抗Ｒ２を経て接地されたＢＬ２に電流が流れるようにする。この際、他のワードラインＷＬには、Ｖｃｃ以上の電圧を印加し、選択した以外のセルには電流が流れないようにする。このときのＢＬ２の電位を、参照電圧Ｒｅｆ．と比較することで、情報を読み出すことができる。
【００３９】
書き込み動作について説明する。例えばセルＣ２２を選択するとき、ＢＬ２に定電圧２Ｖｃｃを印加し、Ｒ２を経てＢＬ２に電流が流れるようにする。この際、他のワードラインＷＬには、２Ｖｃｃ以上の電圧を印加し、選択した以外のセルには電流が流れないようにする。このようにすると、選択されたＣ２２の記憶素子Ｄ２２には大きな電圧が印加され、インピーダンスが変化することになる。
【００４０】
【発明の効果】
本発明によれば、ガラスや樹脂基板上に形成可能で、所望のセルを選択できる機構を持つ、不揮発メモリ装置を構築することができる。
【図面の簡単な説明】
【図１】回路構成を示す回路図である。
【図２】メモリ素子の電気特性を示すグラフである。
【図３】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図４】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図５】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図６】第１の実施形態のトランジスタ素子を示す要部断面図である。
【図７】第２の実施の形態の回路構成を示す回路図である。
【符号の説明】
１ 基板
２ コンタクト
３ メモリ素子電極
４ 接地線
５ ゲート電極
６ ゲート絶縁膜
７ ドレイン電極
８ ソース電極
９ 有機半導体層
１０ 保護膜
１１ メモリ素子
１２ 保護膜[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a nonvolatile memory device having a matrix wiring, a switching element, and a storage element.
[0002]
[Prior art]
2. Description of the Related Art In recent years, electronic devices using organic semiconductor materials have been widely developed, and development of organic EL (Electro-Luminescence), organic TFT (Thin Film Transistor), organic semiconductor laser, and the like as issuing elements has been reported. I have. Among them, an organic TFT, which is a kind of an organic transistor, is regarded as a promising technology for forming an integrated circuit on an inexpensive substrate such as glass or resin at low cost.
[0003]
With respect to the structure of an organic transistor, devices having source and drain electrodes, a gate insulating film, and a gate electrode have been proposed (Patent Documents 1 to 3).
[0004]
On the other hand, it is desired that a nonvolatile memory element can be formed on an inexpensive substrate such as glass or resin together with an organic transistor. No memory structure having a function comparable to that of (Memory) has been obtained. Japanese Patent Application Laid-Open No. 2001-189431 discloses a configuration in which multi-value storage can be performed in one cell by changing the impedance of an organic substance according to a voltage. Is not shown.
[0005]
[Patent Document 1]
JP 08-228034 A [Patent Document 2]
Japanese Patent Application Laid-Open No. 09-232589 [Patent Document 3]
JP 10-270712 A
[Problems to be solved by the invention]
An object of the present invention is to solve the problem that it is difficult to form a nonvolatile memory device that can select a desired cell on an inexpensive substrate such as glass or resin by a conventional technology. is there. Therefore, an object of the present invention is to provide a nonvolatile memory device in which an integrated circuit can be formed over an inexpensive substrate such as glass or resin by forming an element using an organic substance, and a desired cell can be selected. To provide.
[0007]
[Means for Solving the Problems]
Therefore, the present invention is a nonvolatile memory device having a matrix wiring, a switching element, and a storage element,
The storage element is a storage element whose impedance changes, and the switching element and the storage element each include at least one of an organic semiconductor and an organic electric conductor.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
In the nonvolatile memory device according to the present invention, the storage element is a storage element whose impedance changes, and the switching element and the storage element include at least one of an organic semiconductor and an organic electric conductor. Here, the basic operation is that the impedance of the organic conductor at the read operation voltage changes when a write voltage higher than the read operation voltage is applied to the organic conductor in the memory element.
[0009]
In particular, it is more preferable that the impedance of the organic conductor in the read operation current is irreversibly increased by applying a write voltage larger than the read operation current to the organic electric conductor in the memory element. As a result, the information once written cannot be rewritten, which is not only convenient for security but also makes it possible to select a driving method simpler than that of an EEPROM or the like.
[0010]
More preferably, the switching element is a transistor including an organic semiconductor or an organic electric conductor. Thus, a desired memory cell can be selected. The transistor includes a field effect type, a thin film type, a junction type, and the like, and any of them can be used. An organic semiconductor is a substance having a Fermi level between the band gaps of the organic substance and has semiconductor characteristics. An organic electric conductor is a substance having a Fermi level near a conductive band of the organic substance, and mainly has metallic electric conduction characteristics.
[0011]
The switching element may be a diode including an organic semiconductor or an organic electric conductor. In this case, a memory device having a relatively simple matrix structure can be configured.
[0012]
In addition to the bit line and the word line, a ground line is provided, one terminal of the transistor is connected to one of the bit lines, another terminal of the transistor is connected to one of the word lines, and another terminal of the transistor is connected. More preferably, one terminal is connected to one of the ground lines via the memory element.
[0013]
The memory element may have a structure that straddles a gap between two electrodes separated in the in-plane direction of the substrate. Thus, the memory element can be formed by printing or the like.
[0014]
More preferably, the nonvolatile memory device is formed on a resin substrate. Thus, the nonvolatile memory device can be used for an IC card or an IC tag. Such an IC card or IC tag may be used as a non-volatile memory device related to a commuter pass, an ID card, or package delivery, or may be used as a cartridge (ie, a cartridge in an electrophotographic image forming apparatus such as a laser beam printer or a copying machine). (A means for accommodating a photoreceptor drum or a toner), or may be attached to a cartridge for accommodating ink of an ink jet printer such as a piezo method or a bubble jet (R) method. In that case, it is preferable because various information or a large amount of information can be stored before the product is shipped or when the product is used.
[0015]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0016]
The configuration of the nonvolatile memory device of the present embodiment shown in FIG. 1 will be described.
[0017]
Bit lines BL1 to BL4, word lines WL1 to WL4 intersecting with the bit lines, organic TFTs (thin film transistors) T11 to T44 as switching elements including organic semiconductors arranged in a matrix, and memory elements R11 to R44 as storage elements 1 shows a configuration of a 16-bit memory device including one unit cell C11 to C44. The gate electrodes of the organic TFTs T11 to T44 are connected to word lines, the drain electrodes are connected to bit lines, the source electrodes are connected to one terminal of the memory elements R11 to R44, and the other terminals of the memory elements R11 to R44 are grounded. .
[0018]
A structure that should be noted as a memory element is a structure in which a material made of an organic electric conductor is disposed between electrodes having a gap. As an example of the arrangement, a liquid material can be applied between the electrodes and dried. As an example, characteristics of the memory element are shown in FIG. The voltage applied between the electrodes is subtracted from 0 V to 5 V, but the characteristics are greatly different between the first time and the second time. In the first sweep, the amount of current greatly decreases near the applied voltage of 4 V, and the state changes to a high resistance state. This high resistance state is maintained in the second sweep. This change in resistance is irreversible and does not return to the low resistance state once in the high resistance state. When the read operation voltage is about 3 V, the resistance value of the memory element differs by about two digits between the high resistance state and the low resistance state. That is, the impedance increases irreversibly.
[0019]
Specific examples of the organic electric conductor include a polythiophene derivative, a polypyrrole derivative, a polyaniline derivative, and a polyparaphenylenevinylene derivative.
[0020]
Next, a driving method of the present memory device will be described with reference to an example.
[0021]
First, a read operation will be described. Each TFT operates on a p-channel. As a reference voltage (“Ref.” In FIG. 1), −2 V (corresponding to ／ of the power supply voltage 3 V) is applied to the sense amplifier. Next, an operation of reading information from the cell C23 is performed. A voltage of -3 V is applied to the word line WL3 to turn on the select transistor T23. Next, a constant current of several μA is allowed to flow through the bit line BL2 up to -3V. At this time, when C23 is selected and R23 is in the low resistance state, the current flows from BL2 to T23 to ground, and the potential of BL2 becomes close to the ground voltage. Therefore, the potential of the bit line BL2 becomes higher than the reference voltage, and the sense amplifier SA2 outputs “1”. On the other hand, when R23 has a high resistance, almost no current flows from BL2 to T23 to ground, and BL2 approaches the power supply voltage. Therefore, the potential of the bit line BL2 becomes lower than the reference voltage, and the sense amplifier SA2 outputs “0”.
[0022]
Next, a write operation will be described. It is assumed that R23 is in a low resistance state as an initial state. A voltage of -3 V is applied to the word line WL3 to turn on the select transistor T23. Next, a constant current of about 10 μA is applied to the bit line BL2, with a limit of -6V. At this time, C23 is selected, a voltage of 5 V or more is applied to R23, and a current of 10 μA flows. At this time, R23 irreversibly changes to the high resistance state. By this operation, information has been written to C23.
[0023]
(1st Embodiment)
Next, as an example of the present embodiment, a trial manufacturing process of the memory device will be described.
[0024]
3 to 6 are schematic views for explaining a process of manufacturing the memory element according to the present embodiment.
[0025]
Reference numeral 1 denotes a substrate, 2 denotes a contact, 3 denotes a memory element electrode, 4 denotes a ground line, 5 denotes a gate electrode, 6 denotes a gate insulating film, 7 denotes a drain electrode, 8 denotes a source electrode, 9 denotes an organic semiconductor layer, and 10 denotes protection. A film, 11 is a memory element, and 12 is a protective film.
[0026]
First, as shown in FIG. 3, a memory element electrode 3 and a ground line 4 and a gate electrode 5 are formed by etching a copper foil on both surfaces (front and back surfaces) of a substrate 1 made of epoxy resin. A substrate portion on which the buried contact 2 is formed is prepared. Here, the gate electrode 5 is connected to a word line. The memory element electrode 3 and the ground line 4 are provided on one surface of the substrate 1, and the gate electrode 5 is provided on the other surface.
[0027]
Next, as shown in FIG. 4, an aluminum oxide thin film is formed as the gate insulating film 6 by a sputtering method. The gate insulating film is selectively formed so as to cover the gate electrode 5 through a metal mask. Further, a gold thin film is formed as the drain electrode 7 and the source electrode 8 by a vacuum deposition method. Like the gate insulating film 6, it is selectively formed using a metal mask. At this time, the drain electrode 7 is connected to the bit line. Further, the source electrode 8 is connected to the contact hole.
[0028]
Next, as shown in FIG. 5, pentacene was vacuum-deposited as the organic semiconductor layer 9. Similarly to the gate insulating film 6, the organic semiconductor layer 9 is selectively covered with a metal mask so as to include a region sandwiched between the source electrode 8 and the drain electrode 7 and a part of each electrode, that is, to cover between the electrodes. Formed. Next, as a protective film 10, a novolak resin was applied and cured.
[0029]
Next, as shown in FIG. 6, an organic electric conductor is provided across the gap between the memory element electrode 3 and the ground line 4, specifically, between the memory element electrode 3 and the ground line and at a part thereof. PEDOT / PSS (polyethylenedioxythiophene / polystyrenesulfonic acid) was applied and dried to form the memory element 11.
[0030]
Although not shown, the bit line is connected to one terminal of a sense amplifier and compared with a reference voltage of the other terminal. When the bit line potential is higher than the reference voltage, "1" (high potential) : A voltage close to the power supply voltage), and outputs “0” (low potential: a voltage close to the ground voltage) when the bit line potential is lower than the reference voltage.
[0031]
A description will be given of a case where the prototype memory device is driven on the assumption that the read operation is −3 V and the write operation is −6 V.
[0032]
First, a read operation will be described. As a reference voltage (“Ref.” In FIG. 1), −2 V (corresponding to ／ of the power supply voltage 2 V) is applied to the sense amplifier. Next, an operation of reading information from the cell C23 is performed. A voltage of -3 V is applied to the word line WL3 to turn on the select transistor T23. Next, a constant current of 5 μA is allowed to flow through the bit line BL2 with a limit of -3V. At this time, when C23 is selected and R23 is in the low resistance state, the current flows from BL2 to T23 to ground, and the potential of BL2 becomes close to the ground voltage. Therefore, the potential of the bit line BL2 becomes higher than the reference voltage, and the sense amplifier SA2 outputs “1”. On the other hand, when R23 has a high resistance, almost no current flows from BL2 to T23 to ground, and BL2 approaches the power supply voltage. Therefore, the potential of the bit line BL2 becomes lower than the reference voltage, and the sense amplifier SA2 outputs “0”.
[0033]
Next, a write operation will be described. It is assumed that R23 is in a low resistance state as an initial state. A voltage of -3 V is applied to the word line WL3 to turn on the select transistor T23. Next, a constant current of 10 μA is applied to the bit line BL2 with a limit of -6V. At this time, C23 is selected, a voltage of 5 V or more is applied to R23, and a current of 10 μA flows. At this time, R23 irreversibly changes to the high resistance state. By this operation, information has been written to C23.
[0034]
In the nonvolatile memory device according to the present embodiment, a diode can be used as a switching element. In the nonvolatile memory device according to the present embodiment, a junction transistor can be used as a switching element.
[0035]
(Second embodiment)
The nonvolatile memory device according to this embodiment has a mode in which a diode can be used as a switching element. FIG. 7 shows an example of a configuration according to the present embodiment.
[0036]
In the present embodiment, as in the first embodiment, one cell has a switching element and a memory element. In the first embodiment, the cell has a transistor element as a switching element, whereas in the second embodiment, the cell has a diode element.
[0037]
As shown in FIG. 7, the nonvolatile memory device according to the present embodiment has a plurality of such cells in the row direction and the column direction (C11 to C44). Taking one cell as an example, the cell C11 has a diode D11 and a memory element M11. One of the memory elements is connected to the diode of each cell, and the other is commonly connected to one word line WL. There are a plurality of word lines WL, each of which is connected to a plurality of memory elements in a column unit. One end of the diode, which is not connected to the memory element, is commonly connected to one line BL. There are a plurality of lines BL, each of which is connected to one end of the plurality of diodes in row units.
[0038]
The read operation will be described. For example, when the cell C22 is selected, a constant voltage Vcc is applied to BL2 so that a current flows to BL2 which is grounded via the resistor R2. At this time, a voltage higher than Vcc is applied to the other word lines WL so that no current flows to cells other than the selected cells. At this time, the potential of BL2 is set to the reference voltage Ref. By comparing with, information can be read.
[0039]
The write operation will be described. For example, when selecting the cell C22, a constant voltage of 2 Vcc is applied to BL2 so that a current flows to BL2 via R2. At this time, a voltage of 2 Vcc or more is applied to the other word lines WL so that no current flows to cells other than the selected cells. In this way, a large voltage is applied to the selected storage element D22 of C22, and the impedance changes.
[0040]
【The invention's effect】
According to the present invention, a nonvolatile memory device that can be formed on a glass or resin substrate and has a mechanism for selecting a desired cell can be constructed.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a circuit configuration.
FIG. 2 is a graph showing electrical characteristics of a memory element.
FIG. 3 is a cross-sectional view of a principal part showing the transistor element of the first embodiment.
FIG. 4 is a cross-sectional view of a principal part showing the transistor element of the first embodiment.
FIG. 5 is a cross-sectional view of a main part showing the transistor element of the first embodiment.
FIG. 6 is a fragmentary cross-sectional view showing the transistor element of the first embodiment.
FIG. 7 is a circuit diagram illustrating a circuit configuration according to a second embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate 2 Contact 3 Memory element electrode 4 Ground line 5 Gate electrode 6 Gate insulating film 7 Drain electrode 8 Source electrode 9 Organic semiconductor layer 10 Protective film 11 Memory element 12 Protective film
