JP2004128420A - 半導体モジュールおよびその製造方法 - Google Patents
半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2004128420A JP2004128420A JP2002294181A JP2002294181A JP2004128420A JP 2004128420 A JP2004128420 A JP 2004128420A JP 2002294181 A JP2002294181 A JP 2002294181A JP 2002294181 A JP2002294181 A JP 2002294181A JP 2004128420 A JP2004128420 A JP 2004128420A
- Authority
- JP
- Japan
- Prior art keywords
- metal base
- insulating layer
- semiconductor module
- circuit element
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
【解決手段】1または複数の回路素子2,3を搭載し、成形樹脂で封止された半導体モジュールにおいて、回路素子2,3を搭載するための回路パターンが形成された導電層1aと、導電層1aの回路素子2,3が搭載された面と反対の面に接合された絶縁層1bとを備え、絶縁層1bは、導電層1aと接合された面と反対の面を露出する。半導体モジュールは、金属ベース板1cを除去することにより、絶縁層を露出させて完成する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、半導体モジュールおよびその製造方法に関し、より詳細には、1または複数の回路素子を搭載し、成形樹脂で封止された半導体モジュールおよびその製造方法に関する。
【0002】
【従来の技術】
電源装置に使用される半導体モジュールは、家庭用エアコン、冷蔵庫などの民生機器から、インバータ、サーボコントローラなどの産業機器まで、広範囲にわたって適用されている。半導体モジュールは、消費電力の点から、金属ベース基板や金属ケース枠が用いられている。金属ベース基板は、銅箔、絶縁層などを真空プレスで積層して、配線板を構成する。この配線板にパワー半導体などの1または複数の回路素子を搭載し、金属ケース枠に接着して、シリコンゲルで封止することによって半導体モジュールを構成する。
【0003】
一方、製造コストを低減するために、トランスファー成形方式によるフルモールド半導体モジュールが用いられている(例えば、特許文献1参照)。フルモールド半導体モジュールは、リードフレーム、ヒートシンクの間に封止樹脂を充填し、リードフレームとヒートシンクとを固定的に連結するとともに、電気的絶縁を確保している。図4に、従来のフルモールド半導体モジュールの第1例を示す。リードフレーム25の上には、パワー半導体22、駆動IC23が実装され、ボンディングワイヤ24,27により相互に接続されている。これら部品を、金型にセットして、成形樹脂26を流し込むことにより、フルモールド半導体モジュールを構成する。図5に、従来のフルモールド半導体モジュールの第2例を示す。図4に示したフルモールド半導体モジュールに加えて、ヒートシンク28を設けたものである。
【0004】
【特許文献1】
特開平9−139461号公報(段落番号0038、第1図)
【0005】
【発明が解決しようとする課題】
しかしながら、従来のフルモールド半導体モジュールは、消費電力からみた適用範囲は、200V,30A程度であった。電流容量が30Aを超えると、パワー半導体のロスが大きくなり、フルモールド半導体モジュールにおける冷却特性が不十分となるという問題があった。金属ベース基板を用いた半導体モジュールは、絶縁層を100〜150μmと薄くできるので、パワー半導体下部の熱抵抗を小さくすることができる。一方、フルモールド半導体モジュールでは、充填性を確保するために、成形樹脂の厚さを300μm以上にする必要があり、熱抵抗が高くなるからである。
【0006】
図4,5に示したフルモールド半導体モジュールにおいて、成形樹脂の厚さを200μm以下とすると、例えば、リードフレーム25とヒートシンク28との間隙に、成形樹脂の未充填部分が残留し、絶縁不良を生じる。成形時の樹脂注入圧力を高くすることにより、充填性は向上するが、ボンディングワイヤ24,27の変形、断線の原因となる。
【0007】
図6に、従来のフルモールド半導体モジュールの第3例を示す。ボンディングワイヤ24,27を予め樹脂29で封止することにより、成形樹脂の注入圧力を高めることができ、ボンディングワイヤ24,27の変形、断線を防ぐことができる。しかしながら、この方法では、樹脂29と封止のための工程が必要となり、製造コストが増大するという問題があった。
【0008】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、放熱性に優れた、低コストの半導体モジュールおよびその製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項1に記載の発明は、1または複数の回路素子を搭載し、成形樹脂で封止された半導体モジュールにおいて、前記回路素子を搭載するための回路パターンが形成された導電層と、該導電層の前記回路素子が搭載された面と反対の面に接合された絶縁層とを備え、該絶縁層は、前記導電層と接合された面と反対の面が露出されていることを特徴とする。
【0010】
この構成によれば、露出された絶縁層を薄くすることができ、これによって、回路素子下部の熱抵抗を小さくすることができるので、放熱性を向上することができる。
【0011】
請求項2に記載の発明は、請求項1に記載の前記回路素子は、パワー半導体と、該パワー半導体を駆動する駆動ICとを含み、前記絶縁層に接合されたヒートシンクをさらに備えたことを特徴とする。
【0012】
請求項3に記載の発明は、請求項1または2に記載の前記絶縁層は、熱伝導率が1〜7W/m・Kであり、厚さが50〜300μmであることを特徴とする。
【0013】
請求項4に記載の発明は、請求項1、2または3に記載の前記絶縁層は、酸化珪素、酸化アルミニウム、窒化珪素、窒化アルミニウム、窒化ホウ素からなるフィラー群の1種類以上を含むエポキシ樹脂からなることを特徴とする。
【0014】
請求項5に記載の発明は、1または複数の回路素子を搭載し、成形樹脂で封止された半導体モジュールの製造方法において、金属ベース板の上に接合された絶縁層と、該絶縁層の上に接合された導電層とを有する金属ベース基板の前記導電層に、前記回路素子を搭載するための回路パターンを形成する第1工程と、前記金属ベース基板に、前記回路素子と予め成形加工されたリードフレームとを接合する第2工程と、前記回路素子と前記リードフレームと前記導電層とを、ボンディングワイヤにより接続する第3工程と、前記回路素子と前記リードフレームとが接合された前記金属ベース基板を、成形樹脂により封止する第4工程と、前記金属ベース板を溶解して前記絶縁層を露出させる第5工程とを備えたことを特徴とする。
【0015】
この方法によれば、絶縁層は、金属ベース基板の一部分として予め形成されているので、薄くすることができ、これによって、回路素子下部の熱抵抗を小さくすることができるので、放熱性を向上することができる。
【0016】
請求項6に記載の発明は、請求項5に記載の前記金属ベース板は、Cuからなり、前記第5工程は、エッチングにより前記Cuを溶解することを特徴とする。
【0017】
請求項7に記載の発明は、1または複数の回路素子を搭載し、成形樹脂で封止された半導体モジュールの製造方法において、金属ベース板の上に接合された絶縁層と、該絶縁層の上に接合された導電層とを有する金属ベース基板の前記導電層に、前記回路素子を搭載するための回路パターンを形成する第1工程と、前記金属ベース基板に、前記回路素子と予め成形加工されたリードフレームとを接合する第2工程と、前記回路素子と前記リードフレームと前記導電層とを、ボンディングワイヤにより接続する第3工程と、前記回路素子と前記リードフレームとが接合された前記金属ベース基板を、成形樹脂により封止する第4工程と、前記金属ベース板を前記絶縁層から引き剥がして、前記絶縁層を露出させる第5工程とを備えたことを特徴とする。
【0018】
この方法によれば、絶縁層は、金属ベース基板の一部分として予め形成されているので、薄くすることができ、これによって、回路素子下部の熱抵抗を小さくすることができるので、放熱性を向上することができる。
【0019】
請求項8に記載の発明は、請求項7に記載の前記金属ベース基板の前記絶縁層は、前記金属ベース板の上に粗化処理を施さないで接合されていることを特徴とする。
【0020】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【0021】
図1に、本発明の第1の実施形態にかかる半導体モジュールを示す。図1(a)は、トランスファー成形により封止した状態の半導体モジュールである。金属ベース基板1は、導電層である銅箔1aと絶縁層1bと金属ベース板1cとから構成されている。金属ベース基板1の銅箔1aには回路パターンが形成され、その上に、回路素子であるパワー半導体2および駆動IC3と、リードフレーム5とが実装されている。これらの部品は、ボンディングワイヤ4,7により相互に接続されている。半導体モジュールは、これら部品が搭載された金属ベース基板1を、成形樹脂6により封止することによって構成されている。
【0022】
図1(b)は、絶縁層を露出して完成した半導体モジュールである。図1(a)に示した半導体モジュールの金属ベース板1cを除去することにより、絶縁層を露出させ、半導体モジュールが完成する。
【0023】
次に、半導体モジュールの作製方法について説明する。図2に、本発明の第1の実施形態にかかる半導体モジュールの作製方法を示す。最初に、厚さ0.3〜1.0mm程度の銅板を、プレス加工により、所定の回路パターンを打ち抜いて、リードフレーム5を製作する。リードフレーム5の半導体モジュール外部に露出する部分は、Niメッキを施しておく。
【0024】
一方、リードフレーム5を接合する金属ベース基板1を予め加工しておく(図2(a))。金属ベース基板1の絶縁層1bは、酸化珪素、酸化アルミニウム、窒化珪素、窒化アルミニウム、窒化ホウ素からなるフィラー群の1種類以上を含むエポキシ樹脂からなる。熱伝導率は、1〜7W/m・Kであり、その厚さは50〜300μmであり、好ましくは70〜150μmである。金属ベース基板1の銅箔1aを、所定の回路パターンにエッチング加工した後、所定の外形寸法に打ち抜く。金属ベース板1cには、Cu,Alを用いるが、溶解しやすいCuが好ましく、その厚さは、0.3〜1.0mmである。絶縁層1bと金属ベース板1cとは、接着力を高めるために、金属ベース板1cの接着面の粗化処理を施す。材料が銅板の場合には黒化処理、アルミニウム板の場合にはアルマイト処理を施して、接着面を数μm単位で粗化する。
【0025】
金属ベース基板1と、成形加工されたリードフレーム5、パワー半導体2および駆動IC3とを積層した状態で、半田付けにより接合する(図2(b))。半田付けは、ペレット上の半田を使用し、水素還元が可能な炉において行う。水素還元が可能な炉を使用するのは、リードフレーム5の表面の酸化膜を水素還元により除去し、活性化させることにより、半田との濡れ性を向上させるためである。半田材料には、例えば、SnPbからなる高温半田、SnAgCu系からなる鉛フリー半田を用いる。半田付けの温度は、半田の融点に応じて設定される。
【0026】
パワー半導体2とリードフレーム5の半田層にボイドが残留すると、熱抵抗が高くなり、パワー半導体2から生じる熱を効率よく放熱することができない。そこで、ボイドが発生しないように、半田が溶融している状態で、10Torr以下の真空引きを行う。
【0027】
次に、ボンディングワイヤ4,7による接続を行う(図2(c))。パワー半導体2と外部回路とを接続するボンディングワイヤ4は、線径が125〜500μmのAlワイヤを使用して超音波接合する。駆動IC3と外部回路とを接続するボンディングワイヤ7は、線径が10μm程度のAuワイヤを使用して超音波接合する。
【0028】
図2(c)に示した部品を、トランスファー成形機に取り付けられた金型にセットする。金型は、170〜180℃程度に保温されており、予熱後にタブレット状のエポキシ樹脂をプランジャーにて金型に流し込む。エポキシ樹脂は、酸化珪素、酸化アルミニウム、窒化珪素、窒化アルミニウム、窒化ホウ素からなるフィラー群の1種類以上を含むエポキシ樹脂からなり、熱伝導率は、2〜5W/m・Kである。エポキシ樹脂の注入を行うと数十秒で硬化するので、直ぐに金型から取り出し、恒温槽で後硬化を行って封止を完了る(図2(d))。
【0029】
最後に、金属ベース基板1の金属ベース板1cを溶解する(図2(e))。Cuを用いる場合には、銅箔のエッチング加工と同様に、FeCl2、CuCl2などのエッチング液を用いる。金属ベース板1cを溶解することにより、厚さが300μm以下の絶縁層1bが露出する。リードフレーム5を所定の形状に折り曲げて半導体モジュールが完成する。
【0030】
このような方法により、絶縁層1bは、金属ベース基板1の一部分として予め形成されているので、薄くすることができ、絶縁性に優れている。例えば、厚さ100μmで交流破壊電圧が8kV以上、厚さ150μmで交流破壊電圧が10kV以上を有しており、耐電圧が1200V以上のパワー半導体モジュールに適用することができる。
【0031】
図3に、本発明の第2の実施形態にかかる半導体モジュールを示す。第2の実施形態における半導体モジュールは、その作製方法が第1の実施形態と異なる。トランスファー成形により封止するまでの工程(図2(a)〜図2(d)、図3(a))は、第1の実施形態と同じである。第2の実施形態では、金属ベース基板1の金属ベース板1cを引き剥がすことにより、絶縁層1bを露出させる(図3(b)、図3(c))。従って、絶縁層1bと金属ベース板1cとは、容易に引き剥がせるように、接着力を弱くしておく。すなわち、上述した粗化処理を行わない。
【0032】
金属ベース基板1の絶縁層1bは、酸化珪素、酸化アルミニウム、窒化珪素、窒化アルミニウム、窒化ホウ素からなるフィラー群の1種類以上を含むエポキシ樹脂からなる。熱伝導率は、1〜7W/m・Kであり、その厚さは50〜300μmであり、好ましくは70〜150μmである。金属ベース基板1の銅箔1aを、所定の回路パターンにエッチング加工した後、所定の外形寸法に打ち抜く。金属ベース板1cには、Cu,Alを用いるが、溶解しやすいCuが好ましく、その厚さは、0.3〜1.0mmである。
【0033】
本実施形態によれば、半導体モジュールは、金属ベース基板1の一部分として、厚さ50〜300μmの絶縁層1bが露出されている。従って、回路素子下部の熱抵抗を小さくすることができるので、絶縁層1bに直接ヒートシンクを接合することにより、放熱性に優れた半導体モジュールを低コストで構成することができる。
【0034】
【発明の効果】
以上説明したように、本発明によれば、露出された絶縁層を薄くすることができ、これによって、回路素子下部の熱抵抗を小さくすることができるので、放熱性に優れた、低コストの半導体モジュールを構成することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかる半導体モジュールを示す断面図である。
【図2】本発明の第1の実施形態にかかる半導体モジュールの作製方法を示す図である。
【図3】本発明の第2の実施形態にかかる半導体モジュールを示す断面図である。
【図4】従来のフルモールド半導体モジュールの第1例を示す断面図である。
【図5】従来のフルモールド半導体モジュールの第2例を示す断面図である。
【図6】従来のフルモールド半導体モジュールの第3例を示す断面図である。
【符号の説明】
1 金属ベース基板
1a 銅箔
1b 絶縁層
1c 金属ベース板
2,22 パワー半導体
3,23 駆動IC
4,7,24,27 ボンディングワイヤ
5,25 リードフレーム
6,26 成形樹脂
28 ヒートシンク
29 樹脂
Claims (8)
- 1または複数の回路素子を搭載し、成形樹脂で封止された半導体モジュールにおいて、
前記回路素子を搭載するための回路パターンが形成された導電層と、
該導電層の前記回路素子が搭載された面と反対の面に接合された絶縁層とを備え、
該絶縁層は、前記導電層と接合された面と反対の面が露出されていることを特徴とする半導体モジュール。 - 前記回路素子は、パワー半導体と、該パワー半導体を駆動する駆動ICとを含み、
前記絶縁層に接合されたヒートシンクをさらに備えたことを特徴とする請求項1に記載の半導体モジュール。 - 前記絶縁層は、熱伝導率が1〜7W/m・Kであり、厚さが50〜300μmであることを特徴とする請求項1または2に記載の半導体モジュール。
- 前記絶縁層は、酸化珪素、酸化アルミニウム、窒化珪素、窒化アルミニウム、窒化ホウ素からなるフィラー群の1種類以上を含むエポキシ樹脂からなることを特徴とする請求項1、2または3に記載の半導体モジュール。
- 1または複数の回路素子を搭載し、成形樹脂で封止された半導体モジュールの製造方法において、
金属ベース板の上に接合された絶縁層と、該絶縁層の上に接合された導電層とを有する金属ベース基板の前記導電層に、前記回路素子を搭載するための回路パターンを形成する第1工程と、
前記金属ベース基板に、前記回路素子と予め成形加工されたリードフレームとを接合する第2工程と、
前記回路素子と前記リードフレームと前記導電層とを、ボンディングワイヤにより接続する第3工程と、
前記回路素子と前記リードフレームとが接合された前記金属ベース基板を、成形樹脂により封止する第4工程と、
前記金属ベース板を溶解して前記絶縁層を露出させる第5工程と
を備えたことを特徴とする半導体モジュールの製造方法。 - 前記金属ベース板は、Cuからなり、
前記第5工程は、エッチングにより前記Cuを溶解することを特徴とする請求項5に記載の半導体モジュールの製造方法。 - 1または複数の回路素子を搭載し、成形樹脂で封止された半導体モジュールの製造方法において、
金属ベース板の上に接合された絶縁層と、該絶縁層の上に接合された導電層とを有する金属ベース基板の前記導電層に、前記回路素子を搭載するための回路パターンを形成する第1工程と、
前記金属ベース基板に、前記回路素子と予め成形加工されたリードフレームとを接合する第2工程と、
前記回路素子と前記リードフレームと前記導電層とを、ボンディングワイヤにより接続する第3工程と、
前記回路素子と前記リードフレームとが接合された前記金属ベース基板を、成形樹脂により封止する第4工程と、
前記金属ベース板を前記絶縁層から引き剥がして、前記絶縁層を露出させる第5工程と
を備えたことを特徴とする半導体モジュールの製造方法。 - 前記金属ベース基板の前記絶縁層は、前記金属ベース板の上に粗化処理を施さないで接合されていることを特徴とする請求項7に記載の半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294181A JP4039196B2 (ja) | 2002-10-07 | 2002-10-07 | 半導体モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294181A JP4039196B2 (ja) | 2002-10-07 | 2002-10-07 | 半導体モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128420A true JP2004128420A (ja) | 2004-04-22 |
JP4039196B2 JP4039196B2 (ja) | 2008-01-30 |
Family
ID=32284855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002294181A Expired - Fee Related JP4039196B2 (ja) | 2002-10-07 | 2002-10-07 | 半導体モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4039196B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071102A (ja) * | 2007-09-14 | 2009-04-02 | Omron Corp | パワーモジュール構造 |
JP5114597B1 (ja) * | 2012-03-27 | 2013-01-09 | 積水化学工業株式会社 | 積層体及び切断積層体 |
JP2018078214A (ja) * | 2016-11-10 | 2018-05-17 | 富士電機株式会社 | 半導体装置 |
JP2020178032A (ja) * | 2019-04-18 | 2020-10-29 | 大分デバイステクノロジー株式会社 | パワー半導体モジュール |
CN113013106A (zh) * | 2019-12-19 | 2021-06-22 | 广东美的白色家电技术创新中心有限公司 | 智能功率模块及其制备方法、包含该智能功率模块的电器 |
US11456285B2 (en) | 2019-08-28 | 2022-09-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567697A (ja) * | 1991-09-10 | 1993-03-19 | Toshiba Corp | 樹脂封止型半導体装置 |
JPH09102580A (ja) * | 1995-08-02 | 1997-04-15 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
JP2000332423A (ja) * | 1999-05-21 | 2000-11-30 | North:Kk | 配線基板とその製造方法 |
JP2001144225A (ja) * | 1999-11-10 | 2001-05-25 | Toshiba Corp | 電子部品モジュール |
JP2002110858A (ja) * | 1994-03-18 | 2002-04-12 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
-
2002
- 2002-10-07 JP JP2002294181A patent/JP4039196B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567697A (ja) * | 1991-09-10 | 1993-03-19 | Toshiba Corp | 樹脂封止型半導体装置 |
JP2002110858A (ja) * | 1994-03-18 | 2002-04-12 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
JPH09102580A (ja) * | 1995-08-02 | 1997-04-15 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
JP2000332423A (ja) * | 1999-05-21 | 2000-11-30 | North:Kk | 配線基板とその製造方法 |
JP2001144225A (ja) * | 1999-11-10 | 2001-05-25 | Toshiba Corp | 電子部品モジュール |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071102A (ja) * | 2007-09-14 | 2009-04-02 | Omron Corp | パワーモジュール構造 |
JP5114597B1 (ja) * | 2012-03-27 | 2013-01-09 | 積水化学工業株式会社 | 積層体及び切断積層体 |
JP2018078214A (ja) * | 2016-11-10 | 2018-05-17 | 富士電機株式会社 | 半導体装置 |
JP2020178032A (ja) * | 2019-04-18 | 2020-10-29 | 大分デバイステクノロジー株式会社 | パワー半導体モジュール |
US11456285B2 (en) | 2019-08-28 | 2022-09-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
CN113013106A (zh) * | 2019-12-19 | 2021-06-22 | 广东美的白色家电技术创新中心有限公司 | 智能功率模块及其制备方法、包含该智能功率模块的电器 |
CN113013106B (zh) * | 2019-12-19 | 2023-08-11 | 广东美的白色家电技术创新中心有限公司 | 智能功率模块及其制备方法、包含该智能功率模块的电器 |
Also Published As
Publication number | Publication date |
---|---|
JP4039196B2 (ja) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (ja) | 半導体装置 | |
JP4635564B2 (ja) | 半導体装置 | |
JP4023397B2 (ja) | 半導体モジュールおよびその製造方法 | |
CN105612613B (zh) | 半导体装置 | |
US20100134979A1 (en) | Power semiconductor apparatus | |
JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP6835238B2 (ja) | 半導体装置およびその製造方法 | |
US20090237890A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP2006100640A (ja) | セラミックス回路基板及びこれを用いたパワー半導体モジュール | |
JP2006253354A (ja) | 回路装置およびその製造方法 | |
CN111276447B (zh) | 双侧冷却功率模块及其制造方法 | |
JP2008258547A (ja) | 半導体装置およびその製造方法 | |
JP4220641B2 (ja) | 樹脂モールド用回路基板と電子パッケージ | |
JP3935381B2 (ja) | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 | |
JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
JP4039196B2 (ja) | 半導体モジュールの製造方法 | |
JP6945418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20130083492A1 (en) | Power module package and method of manufacturing the same | |
TW200423342A (en) | Chip package structure and process for fabricating the same | |
JP3574026B2 (ja) | 回路装置およびその製造方法 | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
JP2011054889A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP3544757B2 (ja) | 半導体装置及びその製造方法 | |
JP2010114256A (ja) | 半導体装置、および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040123 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040123 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |