【０００１】
【発明の属する技術分野】
本発明は、大気圧近傍の圧力下で発生させた放電プラズマを用いて基板上に成膜するＣＶＤ装置及び半導体装置の製造方法に関し、例えばａ−ＳｉＴＦＴ作製プロセスなどに適用される。
【０００２】
【従来の技術】
従来、放電プラズマを用いて基板上に成膜を行うプラズマＣＶＤ装置として、上部電極と下部電極からなる平行平板型の対向電極を反応槽内に配置し、その対向電極間に基板を配置し、反応槽内に処理ガスを導入した状態で、対向電極間に電圧を印加することにより放電プラズマを発生させ、そのプラズマを基板に接触させることにより成膜を行う装置が提案されている（例えば、特許文献１、特許文献２参照。）。
【０００３】
一方、携帯電話、テレビジョン、モニター、デジタルカメラなどの表示部に用いられる液晶ディスプレイ（ＬＣＤ）は技術的にも市場的にも大きく発展してきている。液晶ディスプレイとしては、現在、アモルファスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）型の液晶ディスプレイが主流である。また、最近では、高画質化・高機能化・軽量化が可能な低温ポリシリコン薄膜トランジスタ（ＬＰＳ）型の液晶ディスプレイが注目されている。
【０００４】
このようなＬＳＰ液晶ディスプレイの１つとして、ガラス基板上に絶縁膜を介してａ−Ｓｉ膜を一様に積層し、そのａ−Ｓｉ膜をレーザーアニールまたは熱アニールにて結晶化してポリＳｉ膜を形成する。次に、ポリＳｉ膜をアイランド状にパターニングし、さらにポリＳｉ膜上にゲート絶縁膜を介してゲート電極を形成するというプロセスで作製される、トップゲート型ＴＦＴ液晶ディスプレイが知られている（例えば、特許文献３参照。）。
【０００５】
【特許文献１】
特開平６−２１４９号公報
【特許文献２】
特開平７−８５９９７号公報
【特許文献３】
特開２００２−１９０６０６号公報
【０００６】
【発明が解決しようとする課題】
ところで、ＴＦＴ液晶ディスプレイにおいては低価格が求められており、その中でも、ａ−ＳｉＴＦＴの作製プロセスにおけるマスク枚数の低減は重要な課題となっている。
【０００７】
例えば、現状の技術では、ａ−ＳｉＴＦＴの作製プロセスにおいて、下記の（１）〜（５）の各工程でパターニング用のマスク（５枚）が必要であり、そのマスクを１枚でも低減することが要求されている。
（１）ガラス基板上にＣｒを成膜し、フォトリソグラフィでパターニング（ゲート線形成）
（２）ゲート絶縁膜（ＳｉＮｘ）の成膜→ａ−Ｓｉの成膜・パターニング（活性層形成）→ｎ型Ｓｉ膜の成膜
（３）配線用金属膜の成膜した後、その配線用金属膜及び前記ｎ型Ｓｉ膜のパターニング（信号配線形成）
（４）層間膜の成膜→コンタクト部パターニング
（５）ＩＴＯ成膜→ＩＴＯ電極パターニング
なお、以上のプロセスにおいて、ゲート線形成工程の成膜にはスパッタ法が採用されている。また、ゲート絶縁膜及びａ−Ｓｉ膜の成膜にはＣＶＤ法、配線用金属膜の成膜にはスパッタ法、ｎ型Ｓｉ膜にはＣＶＤ法もしくはスパッタ法が採用されており、層間膜及びＩＴＯ膜の成膜にはＣＶＤ法が採用されている。
【０００８】
本発明は以上のような実情に鑑みてなされたもので、ａ−ＳｉＴＦＴの作製プロセスなどの半導体装置の製造工程において、パターニング用のマスクの枚数を低減することが可能なＣＶＤ装置の提供と、ＴＦＴ液晶ディスプレイなどの半導体装置の低価格化を達成することが可能な半導体装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
本発明のＣＶＤ装置は、対向する一対の電極からなる対向電極間に基板を配置し、大気圧近傍の圧力下で前記対向電極間に電界を印加してプラズマを発生させることにより基板上に成膜を行うＣＶＤ装置であって、前記対向電極の少なくとも一方の電極に、放電プラズマを局所的に発生させるための凸部が、基板の成膜領域に対応するパターン形状で形成されていることによって特徴づけられる。
【００１０】
なお、対向電極の具体的な形態としては、複数の凸部が櫛の歯状に形成されている構造を挙げることができる。
【００１１】
本発明のＣＶＤ装置によれば、対向電極に凸部を設けているので、プラズマが局所的に発生し、その発生プラズマが基板表面に局所的に接触することにより、基板の成膜領域のみに薄膜を選択的に成膜することができる。従って、例えば、ａ−ＳｉＴＦＴの作製プロセスにおいて、ＴＦＴの活性層（ａ−Ｓｉ層）を、マスクを用いたパターニング工程を実施することなく形成することが可能になり、プロセスの簡略化をはかることができる。
【００１２】
なお、基板の成膜領域のみへの局所的な成膜は、常圧近傍（大気圧近傍）でのプラズマ処理のみで可能であり、減圧プラズマ処理では、ガスの平均自由行程が長いため、このような局所的な成膜は不可能である。
【００１３】
また、対向電極に複数の凸部を櫛の歯状に形成する場合、電極凸部と基板との距離と、電極凸部間の間隔とのバランスが重要であり、電極凸部間の間隔よりも電極凸部−基板間の距離が大きいと、プラズマを局所的に閉じ込めることができない。そこで、本発明では、電極凸部−基板間の距離を電極凸部間の間隔よりも小さくすること、好ましくは電極凸部−基板間の距離Ｄを電極凸部間の間隔Ｃの１／２以下（Ｄ／Ｃ＜１／２）とすることで、放電プラズマを効果的に閉じ込められるようにする。
【００１４】
さらに、対向電極間のガスの流れについても、ガス導入系とガス排気系の配置などを工夫して、電極凸部の長手方向（櫛の歯と平行な方向）に沿うガス流が形成されるようにすることで、プラズマ空間から成膜寄与種が拡散することを防止する。
【００１５】
本発明の製造方法は、基板上に、ゲート線を形成する工程と、半導体層を形成する工程と、信号配線を形成する工程と、透明導電膜を形成する工程とを含む半導体装置の製造方法であって、前記半導体層の形成工程において、上記した特徴を有するＣＶＤ装置を用いて、プラズマを局所的に発生させて基板上に半導体層を選択的に成膜することを特徴としている。
【００１６】
本発明の製造方法によれば、基板の成膜領域のみに半導体層を選択的に成膜することができるので、例えば、ａ−ＳｉＴＦＴの作製プロセスにおいて、ＴＦＴの活性層（ａ−Ｓｉ層）を形成する際のパターニング工程を省略することができる。
【００１７】
次に、本発明の詳細を説明する。
【００１８】
まず、本発明は、常圧放電プラズマ処理、特に、大気圧近傍下の圧力下での処理に適している。なお、大気圧近傍の圧力下とは、１．３３３×１０４〜１０．６６４×１０４Ｐａの圧力下を指す。中でも、圧力調整が容易で、装置構成が簡便になる９．３３１×１０４〜１０．３９７×１０４Ｐａの範囲である。
【００１９】
プラズマを発生させる電極の材質としては、例えば、鉄、銅、アルミニウム等の金属単体、ステンレス、真鍮等の合金あるいは金属間化合物等などが挙げられる。電極は、電界集中によるアーク放電の発生を避けるために、プラズマ空間（電極間）の距離が一定となる構造であることが好ましい。より好ましくは平行平板型の対向電極である。
【００２０】
また、プラズマを発生させる電極（対向電極）は、一対のうち少なくとも一方の対向面に固体誘電体が配置されている必要がある。この際、固体誘電体と設置される側の電極が密着し、かつ、接する電極の対向面を完全に覆うようにすることが好ましい。固体誘電体によって覆われずに電極同士が直接対向する部位があると、そこからアーク放電が生じやすくなる。
【００２１】
上記固体誘電体の形状は、シート状もしくはフィルム状のいずれであってもよい。固体誘電体の厚みは、０．０１〜４ｍｍであることが好ましい。固体誘電体の厚みが厚すぎると放電プラズマを発生するのに高電圧を要することがあり、薄すぎると電圧印加時に絶縁破壊が起こり、アーク放電が発生することがある。なお、固体誘電体は溶射法にて電極表面にコーティングされた膜であってもよい。
【００２２】
上記固体誘電体としては、例えば、ポリテトラフルオロエチレン、ポリエチレンテレフタレート等のプラスチック、ガラス、二酸化珪素、酸化アルミニウム、二酸化ジルコニウム、二酸化チタン等の金属酸化物、チタン酸バリウム等の複酸化物等が挙げられる。
【００２３】
また、固体誘電体は、比誘電率が２以上（２５℃環境下、以下同じ）であることが好ましい。比誘電率が２以上の固体誘電体の具体例としては、ポリテトラフルオロエチレン、ガラス、金属酸化膜等を挙げることができる。さらに高密度の放電プラズマを安定して発生させるためには、比誘電率が１０以上の固体誘電体を用いることが好ましい。比誘電率の上限は特に限定されるものではないが、現実の材料では１８，５００程度のものが知られている。上記比誘電率が１０以上である固体誘電体としては、例えば、酸化チタニウム５〜５０重量％、酸化アルミニウム５０〜９５重量％で混合された金属酸化物被膜、または、酸化ジルコニウムを含有する金属酸化物被膜からなるものを挙げることができる。
【００２４】
固体誘電体の厚みは、０．０１〜４ｍｍであることが好ましい。厚すぎると放電プラズマを発生するのに高電圧を要することがあり、薄すぎると電圧印加時に絶縁破壊が起こり、アーク放電が発生することがある。
【００２５】
電極間の距離は、固体誘電体の厚さ、印加電圧の大きさ、プラズマを利用する目的等を考慮して適宜決定されるが、０．１〜５ｍｍであることが好ましい。電極間の距離が０．１ｍｍ未満であると、電極間の間隔を置いて設置するのに充分でないことがあり、一方、５ｍｍを超えると、均一な放電プラズマを発生させにくい。さらに好ましくは、放電が安定しやすい０．５〜３ｍｍの間隔である。
【００２６】
上記電極間には、高周波、パルス波、マイクロ波等の電界が印加され、プラズマを発生させるが、パルス電界を印加することが好ましく、特に、電界の立ち上がり及び／または立ち下がり時間が１０μｓ以下であるパルス電界が好ましい。１０μｓを超えると放電状態がアークに移行しやすく不安定なものとなり、パルス電界による高密度プラズマ状態を保持しにくくなる。また、立ち上がり時間及び立ち下がり時間が短いほどプラズマ発生の際のガスの電離が効率よく行われるが、４０ｎｓ未満の立ち上がり時間のパルス電界を実現することは、実際には困難である。立ち上がり時間及び立ち下がり時間のより好ましい範囲は５０ｎｓ〜５μｓである。なお、ここでいう立ち上がり時間とは、電圧（絶対値）が連続して増加する時間、立ち下がり時間とは、電圧（絶対値）が連続して減少する時間を指すものとする。
【００２７】
上記パルス電界の電界強度は、１〜１０００ｋＶ／ｃｍであり、好ましくは２０〜３００ｋＶ／ｃｍである。電界強度が１ｋＶ／ｃｍ未満であると処理に時間がかかりすぎ、１０００ｋＶ／ｃｍを超えるとアーク放電が発生しやすくなる。
【００２８】
上記パルス電界の周波数は、０．５ｋＨｚ以上であることが好ましい。０．５ｋＨｚ未満であると処理に時間がかかりすぎる。上限は特に限定されないが、常用されている１３．５６ＭＨｚ、試験的に使用されている５００ＭＨｚといった高周波帯でも構わない。負荷との整合性のとり易さや取扱い性を考慮すると、５００ｋＨｚ以下が好ましい。このようなパルス電界を印加することにより、処理速度を大きく向上させることができる。
【００２９】
また、上記パルス電界における１つのパルス継続時間は、２００μｓ以下であることが好ましく、より好ましくは３〜２００μｓである。２００μｓを超えるとアーク放電に移行しやすくなる。ここで、１つのパルス継続時間とは、ＯＮ／ＯＦＦの繰り返しからなるパルス電界における、１つのパルスの連続するＯＮ時間を言う。
【００３０】
本発明で用いるプロセスガスとしては、電界を印加することによってプラズマを発生するガスであれば、特に限定されず、処理目的により種々のガスを使用できる。
【００３１】
薄膜の原料としての原料ガスとして、例えば、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＣｌ４、ＳｉＨ２Ｃｌ２、Ｓｉ（ＣＨ３）４等のシリコン含有ガスからアモルファスシリコン膜、ポリシリコン膜、また上記シリコン含有ガスと無水アンモニア、窒素ガス等の窒素含有ガスからＳｉＮ膜が形成される。また、ＳｉＨ４、Ｓｉ２Ｈ６、テトラエトキシシラン等のシリコン含有ガスと酸素ガスからＳｉＯ２等の酸化膜が得られる。
【００３２】
さらに、ＣＦ４、Ｃ２Ｆ６、ＣＦ３ＣＦＣＦ２、Ｃ４Ｆ８等のフッ素含有化合物ガス、Ｏ２、Ｏ３、Ｈ２Ｏ、ＣＨ３ＯＨ、Ｃ２Ｈ５ＯＨ等の酸素含有化合物ガス、Ｎ２、ＮＨ３等の窒素含有化合物ガス、ＳＯ２、ＳＯ３等のイオウ含有化合物ガス、アクリル酸、メタクリルアミド、ポリエチレングリコールジメタクリル酸エステル等の重合性親水モノマーガス等をそれぞれの目的に応じて用いることができる。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３４】
＜実施形態１＞
図１及び図２はそれぞれ本発明のＣＶＤ装置の実施形態の構成を模式的に示す図である。図３はその実施形態に用いる対向電極を抽出して示す斜視図である。
【００３５】
この実施形態のＣＶＤ装置（ダイレクト方式）は、上部電極２と下部電極３からなる平行平板型の対向電極１、パルス電源４、ガス導入部５及びガス排気部６などを備えている。
【００３６】
対向電極１の上部電極２と下部電極３とは所定の間隔をあけて対向配置されており、下部電極３上に基板Ｓが置かれる。上部電極２にはパルス電源４が接続されており、下部電極３は接地に置かれている。
【００３７】
上部電極２の電極対向面には、複数のストリップ状の凸部２１が櫛の歯状に形成されている。具体的には、断面方形状の凸条が、１２本互いに平行に形成されている。上部電極２の凸部２１は、基板Ｓ上の成膜領域（例えば後述するａ−Ｓｉ層１０３の成膜領域）に対応するパターン形状で形成されている。上部電極２の凸部２１先端面との間の距離Ｄは、凸部２１間の間隔Ｃ（櫛の歯の間隔）の１／２以下（Ｄ／Ｃ＜１／２）となるように各部の寸法が設定されている。上部電極２及び下部電極３の各表面はそれぞれ固体誘電体（図示せず）によって被覆されている。
【００３８】
上部電極２の側方両側にはそれぞれガス導入部５とガス排気部６が配置されている。ガス導入部５とガス排気部６には、それぞれプロセスガス供給源と排気装置（ともに図示せず）が接続されている。これらガス導入部５及びガス排気部６は、上部電極２の凸部２１の長手方向（櫛の歯と平行な方向）に沿うガス流が形成されるように配置位置が設定されている。
【００３９】
そして、以上の構造のＣＶＤ装置において、対向電極１を大気圧近傍の圧力下に配置し、対向電極１の下部電極３上に基板Ｓを置く。次いで、上部電極２と下部電極３との間に、ガス導入部５からプロセスガス原料ガス（例えばＳｉＨ４とＨ２の混合ガス）を供給するとともに、ガス排気部６にて排気を行った状態（大気圧近傍の圧力下の状態）で、上部電極２と下部電極３との間にパルス電源４からの電界（例えば高電圧パルス電界）を印加する。この電界印加により、上部電極２の各凸部２１と下部電極３との間に形成される放電空間１０にグロー放電プラズマが局所的に発生し、その発生プラズマが基板Ｓの表面に局所的に接触することにより、基板Ｓの成膜領域に薄膜（例えばａ−Ｓｉ層）が選択的に成膜される。
【００４０】
このように、本実施形態では、基板Ｓの成膜領域のみに薄膜を選択的に成膜することができるので、例えばａ−ＳｉＴＦＴの作製プロセスにおいて、ＴＦＴの活性層（ａ−Ｓｉ層）を、マスクを用いたパターニング工程を実施することなく形成することができる。
【００４１】
また、上部電極２の凸部２１先端面との間の距離Ｄを、凸部２１間の間隔Ｃの１／２以下にしているので、放電プラズマを局所空間に効果的に閉じ込めることができる。さらに、対向電極１間のガスの流れについても、ガス導入部５とガス排気部６の位置を調整して、上部電極２の凸部２１の長手方向（櫛の歯と平行な方向）に沿うガス流を作っているので、プラズマ空間から成膜寄与種が拡散することを防止できる。
【００４２】
なお、以上の実施形態では、対向電極１の上部電極２にのみに凸部２１を設けているが、本発明は、これに限られることなく、下部電極３側にも凸部を上部電極２の凸部２１に対応する位置関係で設けておいてもよい。
【００４３】
また、凸部２１の形状は、図３に示すようなストリップ形状に限られることなく、例えばスポット形状などの他の任意の形状であってもよい。
【００４４】
＜実施形態２＞
まず、本発明の製造方法を適用するａ−ＳｉＴＦＴ型のＬＣＤ基板の構造を図４及び図５の模式図を参照しながら説明する。なお、図５は図４のＸ−Ｘ断面図である。
【００４５】
この例のａ−ＳｉＴＦＴ型のＬＣＤ基板においては、ガラス基板１００上に一方向に延びるストリップ状のゲート線１０１が積層されている。ゲート線１０１上にゲート絶縁膜（ＳｉＮｘ）１０２が形成されており、このゲート絶縁膜（ＳｉＮｘ）１０２上にａ−Ｓｉ層１０３が積層されている。ａ−Ｓｉ層１０３は、ゲート線１０１と直行する方向に延びている。
【００４６】
ａ−Ｓｉ層１０３の上にｎ型Ｓｉ膜１０４及び信号配線１０５が順次積層されている。信号配線１０５はａ−Ｓｉ層１０３と平行に形成されている。そして、図６に示すように、信号配線１０５上に層間膜１０６が積層されており、この層間膜１０６のコンタクトホールを通じて信号配線１０５に導通するＩＴＯ電極１０７が形成されている。
【００４７】
次に、以上の構造のａ−ＳｉＴＦＴ型のＬＣＤ基板の作製プロセス（本発明の製造方法の実施形態）を図６を参照しながら説明する。
【００４８】
（１）スパッタにて、ガラス基板１００上にＣｒ膜１１１を成膜（膜厚：３００ｎｍ）した後（図６（ａ））、そのＣｒ膜１１１をフォトリソグラフィにてパターニングしてゲート線１０１を形成する（図６（ｂ））。
【００４９】
（２）プラズマＣＶＤ法にて、ゲート絶縁膜（ＳｉＮｘ）１０２を成膜（膜厚：３０００Å）する（図６（ｃ））、
（３）ストリップ状の複数のａ−Ｓｉ層１０３を形成する（図６（ｄ））。
【００５０】
具体的には、図１〜図３に示すＣＶＤ装置において、上部電極２の複数の凸部２１を、ａ−Ｓｉ層１０３の成膜領域に対応するパターン形状に形成しておき、このＣＶＤ装置を用いて、大気圧近傍の圧力下で、上部電極２と下部電極３との間に、ＳｉＨ４とＨ２の混合ガスを供給した状態で高電圧パルス電界を印加し、グロー放電プラズマを成膜領域のみに局所的に発生させることにより、ガラス基板１００上（ゲート絶縁膜（ＳｉＮｘ）１０２の表面）に、互いに平行な複数のストリップ状のａ−Ｓｉ層１０３を選択的に成膜（膜厚３０００Å）する。
【００５１】
（４）ｎ型Ｓｉ膜１０４及び配線用金属膜１１５を積層する（図６（ｅ））。ｎ型Ｓｉ膜１０４は、プラズマＣＶＤ法もしくはスパッタ法にて形成する。この実施形態では、減圧プラズマＣＶＤにて、ＰＨ３、ＳｉＨ４、Ｈ２の混合ガスにＲＦ電界を印加することで形成する。配線用金属膜１１５については、ＴｉＮ（５００Å）とＡｌ（１０００Å）の積層膜をスパッタ法にて形成する。
【００５２】
次に、配線用金属膜１１５をフォトリソグラフィにてパターニングして信号配線１０５を形成するとともに、ｎ型Ｓｉ膜１０４をフォトリソグラフィにてパターニングする（図６（ｆ））。このパターニング工程において、配線用金属膜１１５はウェットエッチングにてパターニングし、ｎ型Ｓｉ膜１０４は、ＮＦ３雰囲気でドライエッチングにて除去する。なお、下地のａ−Ｓｉ層１０３をエッチングしすぎないように、エッチング時間を厳密に管理する必要がある。
【００５３】
（５）ＳｉＮｘを減圧プラズマＣＶＤ法で４０００Å成膜して層間膜１０６を形成する。
【００５４】
（６）層間膜１０６及びゲート絶縁膜（ＳｉＮｘ）１０２にコンタクトホールを開口する。コンタクトホールの開口はＨＦ系の薬液を用いたウェットエッチングにて実施する。
【００５５】
（７）最後にＩＴＯ膜を成膜し、所定の形状にパターニングすることによりＩＴＯ電極１０７を形成する（図６（ｇ））。
【００５６】
以上でａ−ＳｉＴＦＴが形成されたＬＣＤ基板１１０が完成する。このＬＣＤ基板１１０のＩＴＯ電極１０７に対応する位置関係でＩＴＯ電極がパターニングされた基板（対向基板）を別途作製しておき、この対向基板とＬＣＤ（ＴＦＴ基板）１１０とを対向配置した状態で、これら２つの基板間に液晶を封入することにより、ａ−ＳｉＴＦＴ型の液晶ディスプレイを得ることができる。
【００５７】
なお、以上の実施形態では、ａ−Ｓｉ層１０３のみを、常圧で選択的な成膜が可能なＣＶＤ装置で成膜しているが、ゲート絶縁膜（ＳｉＮｘ）１０２及びｎ型Ｓｉ膜１０４についても、同じＣＶＤ装置を用いて成膜するようにしてもよい。この場合、ゲート絶縁膜（ＳｉＮｘ）１０２、ａ−Ｓｉ層１０３及びｎ型Ｓｉ膜１０４の３層を連続成膜できるメリットがあり、より安価なプロセスを実現できる。
【００５８】
以上の実施形態では、ａ−Ｓｉ層１０３を信号配線１０５と平行に形成しているが、ａ−Ｓｉ層１０３は、ゲート線１０１と平行に形成してもよい。また、配線ピッチ・信号配線数などを考慮して適当な方向に沿うパターンのａ−Ｓｉ層を形成してもよい。さらに、ａ−Ｓｉ層は、アイランド状またはスポット状に形成してもよい。
【００５９】
本発明の製造方法は、ａ−ＳｉＴＦＴ型のＬＣＤ基板の作製プロセスに限られることなく、各種の半導体装置の作製プロセスに適用できる。
【００６０】
例えば、前記したトップゲート型ＴＦＴの作製プロセスにおいて、ガラス基板上に絶縁膜を積層した後、常圧で選択的な成膜が可能なＣＶＤ装置を用いて、絶縁膜上にアイランド状のａ−Ｓｉ層を選択的に成膜し、そのａ−Ｓｉ層をレーザーアニールまたは熱アニールにて結晶化してポリＳｉ層を形成することで、ポリＳｉ膜のパターニング工程を省略することができる。また、この場合、ポリＳｉ層界面の大気暴露を最小限に抑えることができるので、汚染による特性劣化を防止することも可能になる。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、プラズマを発生させる電極に、基板の成膜領域に対応するパターン形状の凸部を設けて、プラズマを局所的に発生するようにしているので、基板の成膜領域のみに薄膜を選択的に成膜することができる。従って、例えばａ−ＳｉＴＦＴの作製プロセスにおいて、ＴＦＴの活性層（ａ−Ｓｉ層）を、マスクを用いたパターニング工程を実施することなく形成することができ、プロセスの簡略化をはかることができる。
【図面の簡単な説明】
【図１】本発明のＣＶＤ装置の実施形態の構造を模式的に示す図である。
【図２】同じく実施形態の構造を模式的に示す図である。
【図３】図１及び図２の実施形態に用いる対向電極を抽出して示す斜視図である。
【図４】ａ−ＳｉＴＦＴ型のＬＣＤ基板の構造を模式的に示す平面図である。
【図５】図４のＸ−Ｘ断面図である。
【図６】本発明の製造方法を実施したａ−ＳｉＴＦＴ型ＬＣＤ基板の作製プロセスの説明図である。
【符号の説明】
１ 対向電極
２ 上部電極
２１ 凸部
３ 下部電極
４ パルス電源
５ ガス導入部
６ ガス排気部
１０ 放電空間
１０１ ゲート線
１０２ ゲート絶縁膜（ＳｉＮｘ）
１０３ ａ−Ｓｉ層
１０４ ｎ型Ｓｉ膜
１０５ 信号配線
１０６ 層間膜
１０７ ＩＴＯ電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a CVD apparatus for forming a film on a substrate by using discharge plasma generated under a pressure near the atmospheric pressure and a method for manufacturing a semiconductor device, and is applied to, for example, an a-Si TFT manufacturing process.
[0002]
[Prior art]
Conventionally, as a plasma CVD apparatus that forms a film on a substrate using discharge plasma, a parallel plate-type counter electrode composed of an upper electrode and a lower electrode is disposed in a reaction tank, and the substrate is disposed between the counter electrodes. An apparatus has been proposed in which a discharge gas is generated by applying a voltage between opposed electrodes while a processing gas is introduced into a reaction tank, and the plasma is brought into contact with a substrate to form a film (for example, See Patent Literature 1 and Patent Literature 2.)
[0003]
On the other hand, a liquid crystal display (LCD) used for a display unit of a mobile phone, a television, a monitor, a digital camera, and the like has been greatly developed both technically and commercially. Currently, as a liquid crystal display, an amorphous silicon thin film transistor (a-SiTFT) type liquid crystal display is mainly used. Recently, a low-temperature polysilicon thin film transistor (LPS) type liquid crystal display capable of achieving high image quality, high functionality, and light weight has been receiving attention.
[0004]
As one of such LSP liquid crystal displays, an a-Si film is uniformly laminated on a glass substrate via an insulating film, and the a-Si film is crystallized by laser annealing or thermal annealing to form a poly-Si film. To form Next, there is known a top-gate type TFT liquid crystal display manufactured by a process of patterning a poly-Si film into an island shape and forming a gate electrode on the poly-Si film via a gate insulating film (for example, And Patent Document 3.).
[0005]
[Patent Document 1]
JP-A-6-2149 [Patent Document 2]
JP-A-7-85997 [Patent Document 3]
JP-A-2002-190606
[Problems to be solved by the invention]
By the way, low prices are required for TFT liquid crystal displays, and among them, reduction of the number of masks in an a-Si TFT manufacturing process is an important issue.
[0007]
For example, in the current technology, a mask for patterning (five) is required in each of the following steps (1) to (5) in the process of fabricating an a-Si TFT, and the number of masks can be reduced by one. Is required.
(1) Cr film formation on a glass substrate and patterning by photolithography (gate line formation)
(2) After forming the gate insulating film forming → deposition patterning of a-Si (active layer formation) of (SiN x) → n-type Si film formation of (3) the wiring metal film, the wiring Of the metal film for use and the n-type Si film (signal wiring formation)
(4) Deposition of interlayer film → contact portion patterning (5) ITO deposition → ITO electrode patterning In the above process, a sputtering method is adopted for the deposition in the gate line forming step. Further, a CVD method is used for forming a gate insulating film and an a-Si film, a sputtering method is used for forming a wiring metal film, and a CVD method or a sputtering method is used for an n-type Si film. The CVD method is employed for forming the ITO film.
[0008]
The present invention has been made in view of the above circumstances, and provides a CVD apparatus capable of reducing the number of patterning masks in a semiconductor device manufacturing process such as an a-Si TFT manufacturing process. It is an object of the present invention to provide a semiconductor device capable of reducing the price of a semiconductor device such as a TFT liquid crystal display.
[0009]
[Means for Solving the Problems]
In the CVD apparatus of the present invention, a substrate is arranged between opposed electrodes consisting of a pair of opposed electrodes, and an electric field is applied between the opposed electrodes under a pressure near atmospheric pressure to generate plasma, thereby forming a plasma on the substrate. A CVD apparatus for performing a film, wherein at least one of the opposed electrodes has a projection for locally generating discharge plasma in a pattern shape corresponding to a film formation region of a substrate. Characterized.
[0010]
In addition, as a specific form of the counter electrode, a structure in which a plurality of convex portions are formed in a comb-teeth shape can be given.
[0011]
According to the CVD apparatus of the present invention, since the convex portion is provided on the counter electrode, plasma is locally generated, and the generated plasma locally contacts the substrate surface, so that only the film forming region of the substrate is formed. A thin film can be selectively formed. Therefore, for example, in an a-Si TFT manufacturing process, an active layer (a-Si layer) of a TFT can be formed without performing a patterning step using a mask, and the process can be simplified. Can be.
[0012]
Note that local film formation only on the film formation region of the substrate can be performed only by plasma processing near normal pressure (near atmospheric pressure). In the low-pressure plasma processing, the mean free path of gas is long. Such local film formation is impossible.
[0013]
Further, when a plurality of convex portions are formed in the shape of the teeth of a comb on the counter electrode, it is important to balance the distance between the electrode convex portions and the substrate and the distance between the electrode convex portions. Also, if the distance between the electrode protrusion and the substrate is large, plasma cannot be locally confined. Therefore, in the present invention, the distance between the electrode protrusions and the substrate is made smaller than the distance between the electrode protrusions, and preferably, the distance D between the electrode protrusions and the substrate is set to １ ／ of the distance C between the electrode protrusions. By setting (D / C <1/2) below, the discharge plasma can be effectively confined.
[0014]
Further, with respect to the flow of gas between the opposed electrodes, a gas flow is formed along the longitudinal direction of the electrode projection (the direction parallel to the comb teeth) by devising the arrangement of the gas introduction system and the gas exhaust system. This prevents the film-contributing species from diffusing from the plasma space.
[0015]
A manufacturing method according to the present invention includes a step of forming a gate line on a substrate, a step of forming a semiconductor layer, a step of forming a signal wiring, and a step of forming a transparent conductive film. In the step of forming a semiconductor layer, plasma is locally generated using a CVD apparatus having the above-described characteristics to selectively form a semiconductor layer on a substrate.
[0016]
According to the manufacturing method of the present invention, a semiconductor layer can be selectively formed only on a film formation region of a substrate. Therefore, for example, in an a-Si TFT manufacturing process, an active layer (a-Si layer) of a TFT is formed. Can be omitted in forming the pattern.
[0017]
Next, details of the present invention will be described.
[0018]
First, the present invention is suitable for normal pressure discharge plasma processing, particularly processing under a pressure near atmospheric pressure. Note that the pressure under the atmospheric pressure refers to a pressure of 1.333 × 10 4 to 10.664 × 10 4 Pa. Above all, the pressure is in the range of 9.331 × 10 4 to 10.297 × 10 4 Pa, which facilitates pressure adjustment and simplifies the device configuration.
[0019]
Examples of the material of the electrode that generates plasma include simple metals such as iron, copper, and aluminum, alloys such as stainless steel and brass, and intermetallic compounds. Preferably, the electrodes have a structure in which the distance between the plasma spaces (between the electrodes) is constant in order to avoid the occurrence of arc discharge due to electric field concentration. More preferably, it is a parallel plate type counter electrode.
[0020]
In addition, an electrode (counter electrode) for generating plasma needs to have a solid dielectric disposed on at least one opposing surface of the pair. At this time, it is preferable that the solid dielectric and the electrode on the side on which the solid dielectric is placed adhere to each other and completely cover the opposing surface of the contacting electrode. If there is a portion where the electrodes directly face each other without being covered by the solid dielectric, an arc discharge is likely to occur therefrom.
[0021]
The shape of the solid dielectric may be sheet-like or film-like. The thickness of the solid dielectric is preferably 0.01 to 4 mm. If the thickness of the solid dielectric is too large, a high voltage may be required to generate discharge plasma. If the thickness is too small, dielectric breakdown may occur when a voltage is applied, and arc discharge may occur. The solid dielectric may be a film coated on the electrode surface by a thermal spraying method.
[0022]
Examples of the solid dielectric include plastics such as polytetrafluoroethylene and polyethylene terephthalate, glass, silicon dioxide, aluminum oxide, zirconium dioxide, metal oxides such as titanium dioxide, and double oxides such as barium titanate. Can be
[0023]
Further, it is preferable that the solid dielectric has a relative dielectric constant of 2 or more (the same applies under a 25 ° C. environment). Specific examples of the solid dielectric having a relative dielectric constant of 2 or more include polytetrafluoroethylene, glass, and a metal oxide film. In order to stably generate high-density discharge plasma, it is preferable to use a solid dielectric having a relative dielectric constant of 10 or more. Although the upper limit of the relative dielectric constant is not particularly limited, about 18,500 of actual materials are known. Examples of the solid dielectric having a relative dielectric constant of 10 or more include, for example, a metal oxide film mixed with 5 to 50% by weight of titanium oxide and 50 to 95% by weight of aluminum oxide, or a metal oxide containing zirconium oxide. And those comprising a material coating.
[0024]
The thickness of the solid dielectric is preferably 0.01 to 4 mm. If it is too thick, a high voltage may be required to generate discharge plasma, and if it is too thin, dielectric breakdown may occur when a voltage is applied, and arc discharge may occur.
[0025]
The distance between the electrodes is appropriately determined in consideration of the thickness of the solid dielectric, the magnitude of the applied voltage, the purpose of using plasma, and the like, and is preferably 0.1 to 5 mm. If the distance between the electrodes is less than 0.1 mm, it may not be sufficient to install the electrodes at intervals, while if it exceeds 5 mm, it is difficult to generate uniform discharge plasma. More preferably, it is an interval of 0.5 to 3 mm in which discharge is easily stabilized.
[0026]
An electric field such as a high frequency wave, a pulse wave, or a microwave is applied between the electrodes to generate plasma, and it is preferable to apply a pulsed electric field. In particular, the rise and / or fall time of the electric field is 10 μs or less. Certain pulsed electric fields are preferred. If the time exceeds 10 μs, the discharge state easily shifts to an arc, and becomes unstable, making it difficult to maintain a high-density plasma state due to a pulsed electric field. The shorter the rise time and the fall time, the more efficiently the gas is ionized during the generation of plasma. However, it is actually difficult to realize a pulse electric field having a rise time of less than 40 ns. A more preferable range of the rise time and the fall time is 50 ns to 5 μs. Here, the rise time refers to the time during which the voltage (absolute value) continuously increases, and the fall time refers to the time during which the voltage (absolute value) continuously decreases.
[0027]
The electric field strength of the pulse electric field is 1 to 1000 kV / cm, preferably 20 to 300 kV / cm. If the electric field strength is less than 1 kV / cm, it takes too much time for the treatment, and if the electric field strength exceeds 1000 kV / cm, arc discharge is likely to occur.
[0028]
The frequency of the pulse electric field is preferably 0.5 kHz or more. If the frequency is less than 0.5 kHz, it takes too much time for processing. Although the upper limit is not particularly limited, a high frequency band such as 13.56 MHz commonly used or 500 MHz used experimentally may be used. Considering the easiness of matching with the load and the handling, the frequency is preferably 500 kHz or less. By applying such a pulsed electric field, the processing speed can be greatly improved.
[0029]
The duration of one pulse in the pulse electric field is preferably 200 μs or less, and more preferably 3 to 200 μs. If it exceeds 200 μs, the transition to arc discharge becomes easy. Here, one pulse duration refers to a continuous ON time of one pulse in a pulse electric field formed by repetition of ON / OFF.
[0030]
The process gas used in the present invention is not particularly limited as long as it is a gas that generates plasma by applying an electric field, and various gases can be used depending on the processing purpose.
[0031]
As a raw material gas as a raw material of the thin film, for example, a silicon-containing gas such as SiH 4 , Si 2 H 6 , SiCl 4 , SiH 2 Cl 2 , Si (CH 3 ) 4, and the like, an amorphous silicon film, a polysilicon film, or the silicon A SiN film is formed from the contained gas and a nitrogen-containing gas such as anhydrous ammonia and nitrogen gas. In addition, an oxide film such as SiO 2 is obtained from a silicon-containing gas such as SiH 4 , Si 2 H 6 , and tetraethoxysilane and an oxygen gas.
[0032]
Further, fluorine-containing compound gases such as CF 4 , C 2 F 6 , CF 3 CFCF 2 and C 4 F 8 , and oxygen-containing compounds such as O 2 , O 3 , H 2 O, CH 3 OH and C 2 H 5 OH Gas, nitrogen-containing compound gas such as N 2 and NH 3 , sulfur-containing compound gas such as SO 2 and SO 3 , and polymerizable hydrophilic monomer gas such as acrylic acid, methacrylamide, polyethylene glycol dimethacrylate, etc. Can be used according to
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0034]
<First embodiment>
FIG. 1 and FIG. 2 are diagrams schematically showing the configuration of an embodiment of the CVD apparatus of the present invention. FIG. 3 is a perspective view extracting and showing a counter electrode used in the embodiment.
[0035]
The CVD apparatus (direct method) of this embodiment includes a parallel-plate type counter electrode 1 including an upper electrode 2 and a lower electrode 3, a pulse power supply 4, a gas introduction unit 5, a gas exhaust unit 6, and the like.
[0036]
The upper electrode 2 and the lower electrode 3 of the counter electrode 1 are opposed to each other with a predetermined interval, and the substrate S is placed on the lower electrode 3. A pulse power source 4 is connected to the upper electrode 2, and the lower electrode 3 is grounded.
[0037]
A plurality of strip-shaped protrusions 21 are formed on the electrode facing surface of the upper electrode 2 in a comb-teeth shape. Specifically, twelve ridges having a rectangular cross section are formed in parallel with each other. The protrusion 21 of the upper electrode 2 is formed in a pattern shape corresponding to a film formation region on the substrate S (for example, a film formation region of the a-Si layer 103 described later). Each part is set so that the distance D between the upper electrode 2 and the tip end surface of the protrusion 21 is １ ／ or less (D / C <＜) of the space C between the protrusions 21 (the space between the teeth of the comb). Is set. Each surface of the upper electrode 2 and the lower electrode 3 is covered with a solid dielectric (not shown).
[0038]
A gas introduction part 5 and a gas exhaust part 6 are arranged on both sides of the upper electrode 2 respectively. A process gas supply source and an exhaust device (both not shown) are connected to the gas introduction unit 5 and the gas exhaust unit 6, respectively. The positions of the gas introduction unit 5 and the gas exhaust unit 6 are set such that a gas flow is formed along the longitudinal direction of the protrusion 21 of the upper electrode 2 (the direction parallel to the comb teeth).
[0039]
Then, in the CVD apparatus having the above structure, the counter electrode 1 is arranged under a pressure near the atmospheric pressure, and the substrate S is placed on the lower electrode 3 of the counter electrode 1. Next, a process gas source gas (for example, a mixed gas of SiH 4 and H 2 ) is supplied between the upper electrode 2 and the lower electrode 3 from the gas introduction unit 5, and the gas exhaust unit 6 exhausts the gas. An electric field (for example, a high-voltage pulse electric field) from the pulse power supply 4 is applied between the upper electrode 2 and the lower electrode 3 under a pressure close to the atmospheric pressure. By this electric field application, a glow discharge plasma is locally generated in a discharge space 10 formed between each projection 21 of the upper electrode 2 and the lower electrode 3, and the generated plasma is locally generated on the surface of the substrate S. By contact, a thin film (for example, an a-Si layer) is selectively formed in a film formation region of the substrate S.
[0040]
As described above, in the present embodiment, since a thin film can be selectively formed only on the film formation region of the substrate S, for example, in an a-Si TFT manufacturing process, an active layer (a-Si layer) of the TFT is formed. It can be formed without performing a patterning step using a mask.
[0041]
Further, since the distance D between the upper electrode 2 and the front end surface of the convex portion 21 is set to be equal to or less than 1/2 of the interval C between the convex portions 21, the discharge plasma can be effectively confined in the local space. Further, with respect to the flow of gas between the opposing electrodes 1, the positions of the gas introduction unit 5 and the gas exhaust unit 6 are adjusted so as to follow the longitudinal direction of the projection 21 of the upper electrode 2 (the direction parallel to the comb teeth). Since the gas flow is generated, it is possible to prevent the film-contributing species from diffusing from the plasma space.
[0042]
In the above embodiment, the convex portion 21 is provided only on the upper electrode 2 of the counter electrode 1. However, the present invention is not limited to this, and the convex portion 21 is also provided on the lower electrode 3 side. May be provided in a positional relationship corresponding to the convex portion 21 of FIG.
[0043]
Further, the shape of the convex portion 21 is not limited to the strip shape as shown in FIG. 3, but may be any other shape such as a spot shape.
[0044]
<Embodiment 2>
First, the structure of an a-Si TFT type LCD substrate to which the manufacturing method of the present invention is applied will be described with reference to the schematic diagrams of FIGS. FIG. 5 is a sectional view taken along line XX of FIG.
[0045]
In the a-Si TFT type LCD substrate of this example, a strip-shaped gate line 101 extending in one direction is laminated on a glass substrate 100. A gate insulating film (SiN x ) 102 is formed on the gate line 101, and an a-Si layer 103 is stacked on the gate insulating film (SiN x ) 102. The a-Si layer 103 extends in a direction perpendicular to the gate line 101.
[0046]
An n-type Si film 104 and a signal wiring 105 are sequentially stacked on the a-Si layer 103. The signal wiring 105 is formed in parallel with the a-Si layer 103. Then, as shown in FIG. 6, an interlayer film 106 is laminated on the signal wiring 105, and an ITO electrode 107 which is electrically connected to the signal wiring 105 through a contact hole of the interlayer film 106 is formed.
[0047]
Next, a manufacturing process (an embodiment of the manufacturing method of the present invention) of the a-Si TFT type LCD substrate having the above structure will be described with reference to FIG.
[0048]
(1) After forming a Cr film 111 (thickness: 300 nm) on a glass substrate 100 by sputtering (FIG. 6A), the Cr film 111 is patterned by photolithography to form a gate line 101. It is formed (FIG. 6B).
[0049]
(2) A gate insulating film (SiN x ) 102 is formed (film thickness: 3000 °) by a plasma CVD method (FIG. 6C).
(3) A plurality of strip-shaped a-Si layers 103 are formed (FIG. 6D).
[0050]
Specifically, in the CVD apparatus shown in FIGS. 1 to 3, the plurality of projections 21 of the upper electrode 2 are formed in a pattern shape corresponding to the film formation region of the a-Si layer 103. A high-voltage pulsed electric field is applied between the upper electrode 2 and the lower electrode 3 at a pressure close to the atmospheric pressure while supplying a mixed gas of SiH 4 and H 2 to form a glow discharge plasma. By locally generating only in the film region, a plurality of strip-shaped a-Si layers 103 parallel to each other are selectively formed on the glass substrate 100 (the surface of the gate insulating film (SiN x ) 102) ( (Thickness 3000 °).
[0051]
(4) The n-type Si film 104 and the wiring metal film 115 are stacked (FIG. 6E). The n-type Si film 104 is formed by a plasma CVD method or a sputtering method. In this embodiment, it is formed by applying an RF electric field to a mixed gas of PH 3 , SiH 4 , and H 2 by low-pressure plasma CVD. As for the wiring metal film 115, a laminated film of TiN (500 °) and Al (1000 °) is formed by a sputtering method.
[0052]
Next, the wiring metal film 115 is patterned by photolithography to form the signal wiring 105, and the n-type Si film 104 is patterned by photolithography (FIG. 6F). In this patterning step, the wiring metal film 115 is patterned by wet etching, and the n-type Si film 104 is removed by dry etching in an NF 3 atmosphere. Note that it is necessary to strictly control the etching time so that the underlying a-Si layer 103 is not excessively etched.
[0053]
(5) An interlayer film 106 is formed by depositing SiN x at a thickness of 4000 ° by a low pressure plasma CVD method.
[0054]
(6) Open contact holes in the interlayer film 106 and the gate insulating film (SiN x ) 102. The opening of the contact hole is performed by wet etching using an HF chemical.
[0055]
(7) Finally, an ITO film is formed and patterned into a predetermined shape to form an ITO electrode 107 (FIG. 6G).
[0056]
Thus, the LCD substrate 110 on which the a-Si TFT is formed is completed. A substrate (opposite substrate) in which ITO electrodes are patterned in a positional relationship corresponding to the ITO electrodes 107 of the LCD substrate 110 is prepared separately, and the opposing substrate and the LCD (TFT substrate) 110 are arranged facing each other. By enclosing the liquid crystal between these two substrates, an a-Si TFT type liquid crystal display can be obtained.
[0057]
In the above embodiment, only the a-Si layer 103 is formed by a CVD apparatus capable of selectively forming a film under normal pressure. However, the gate insulating film (SiN x ) 102 and the n-type Si film are formed. The film 104 may be formed using the same CVD apparatus. In this case, there is an advantage that three layers of the gate insulating film (SiN x ) 102, the a-Si layer 103, and the n-type Si film 104 can be continuously formed, and a more inexpensive process can be realized.
[0058]
In the above embodiment, the a-Si layer 103 is formed in parallel with the signal wiring 105. However, the a-Si layer 103 may be formed in parallel with the gate line 101. Further, the a-Si layer may be formed in a pattern along an appropriate direction in consideration of the wiring pitch, the number of signal wirings, and the like. Further, the a-Si layer may be formed in an island shape or a spot shape.
[0059]
The manufacturing method of the present invention is not limited to the manufacturing process of the a-Si TFT type LCD substrate, but can be applied to the manufacturing processes of various semiconductor devices.
[0060]
For example, in the above-described manufacturing process of a top gate TFT, after an insulating film is stacked on a glass substrate, an island-like a-type film is formed on the insulating film by using a CVD apparatus capable of selectively forming a film at normal pressure. By selectively forming a Si layer and crystallizing the a-Si layer by laser annealing or thermal annealing to form a polySi layer, a patterning step of the polySi film can be omitted. In this case, since exposure to the atmosphere at the interface of the poly-Si layer can be minimized, it is also possible to prevent characteristic deterioration due to contamination.
[0061]
【The invention's effect】
As described above, according to the present invention, a plasma-generating electrode is provided with a convex portion having a pattern shape corresponding to a film formation region of a substrate so that plasma is locally generated. It is possible to selectively form a thin film only in the film formation region. Therefore, for example, in a manufacturing process of an a-Si TFT, an active layer (a-Si layer) of the TFT can be formed without performing a patterning step using a mask, and the process can be simplified.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a structure of an embodiment of a CVD apparatus of the present invention.
FIG. 2 is a diagram schematically showing the structure of the embodiment.
FIG. 3 is a perspective view extracting and showing a counter electrode used in the embodiment of FIGS. 1 and 2;
FIG. 4 is a plan view schematically showing the structure of an a-SiTFT type LCD substrate.
FIG. 5 is a sectional view taken along line XX of FIG. 4;
FIG. 6 is an explanatory diagram of a manufacturing process of an a-SiTFT type LCD substrate in which the manufacturing method of the present invention is performed.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Counter electrode 2 Upper electrode 21 Convex part 3 Lower electrode 4 Pulse power supply 5 Gas introduction part 6 Gas exhaust part 10 Discharge space 101 Gate line 102 Gate insulating film (SiN x )
103 a-Si layer 104 n-type Si film 105 signal wiring 106 interlayer film 107 ITO electrode
